JP4112065B2 - 薄膜トランジスタ - Google Patents

Description

【０００１】
【発明が属する技術分野】
本願発明は薄膜半導体を利用した半導体装置および半導体装置の動作方法に関する技術である。特に、半導体装置として薄膜トランジスタ（ＴＦＴ）の構成および動作方法に関する。
【０００２】
なお、本明細書で定義する半導体装置とは、ＴＦＴの如き単体素子だけでなく、基板上に形成されたＴＦＴで構成される電気光学装置も含む。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上にＴＦＴを形成して半導体回路を構成する技術が急速に進んでいる。その様な半導体回路としてアクティブマトリクス型液晶表示装置の様な電気光学装置が代表例として挙げられる。
【０００４】
アクティブマトリクス型液晶表示装置は、同一基板上に画素マトリクス回路とドライバー回路とを設けたモノリシック型表示装置である。また、さらにメモリ回路やクロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
【０００５】
ドライバー回路やロジック回路（これらはまとめて周辺回路と呼ぶ）は高速動作を行う必要があるので、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いることは不適当である。そのため、現状では結晶性珪素膜（ポリシリコン膜）を活性層としたＴＦＴが主流になってきている。
【０００６】
【発明が解決しようとする課題】
本願発明は、高い信頼性を有する薄膜トランジスタおよび高い信頼性を確保するための薄膜トランジスタの動作方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
少なくともチャネル形成領域が、複数の棒状または偏平棒状結晶が互いに概略平行に特定の方向性をもって並んだ結晶構造体からなる薄膜トランジスタであって、
オン状態にある時の前記チャネル形成領域は８０〜２５０℃の温度に加熱されていることを特徴とする。
【０００８】
また、他の発明の構成は、
少なくともチャネル形成領域が、複数の棒状または偏平棒状結晶が互いに概略平行に特定の方向に規則性をもって並んだ結晶構造体からなり、該結晶構造体の結晶粒界の殆どで結晶格子に連続性を有する薄膜トランジスタであって、
オン状態にある時の前記チャネル形成領域は８０〜２５０℃の温度に加熱されていることを特徴とする。
【０００９】
また、他の発明の構成は、
複数の棒状または偏平棒状結晶が互いに概略平行に特定の方向性をもって並んだ結晶構造体からなるチャネル形成領域を有する薄膜トランジスタを、８０〜２５０℃の温度に加熱した状態で動作させることを特徴とする。
【００１０】
また、他の発明の構成は、
複数の棒状または偏平棒状結晶が互いに概略平行に特定の方向性をもって並んだ結晶構造体からなるチャネル形成領域のチャネル幅を１００μｍ以上とすることにより、８０〜２５０℃に自己発熱させることを特徴とする。
【００１１】
また、他の発明の構成は、
複数の棒状または偏平棒状結晶が互いに概略平行に特定の方向性をもって並んだ結晶構造体からなるチャネル形成領域を有する薄膜トランジスタを動作させるにあたって、
前記チャネル形成領域のチャネル長をＬ、チャネル幅をＷとした時、Ｌ／Ｗ＝０．０１以下とすることにより、８０〜２５０℃に自己発熱させることを特徴とする。
【００１２】
本願発明の最も特徴的な点は、薄膜トランジスタを動作させると同時にキンク効果（ホットキャリア注入などによって動作が暴走する現象）を防止または抑制することにある。
【００１３】
即ち、薄膜トランジスタの動作中、ホットキャリア注入等でゲイト絶縁膜中に捕獲された電荷を動作に伴う自己発熱によって放出することで、動作と同時にキンク効果を防ぐことができる。
【００１４】
本願発明の詳細について以下に示す実施例でもって説明する。
【００１５】
【実施例】
〔実施例１〕
本実施例では絶縁表面を有する基板上に本発明によるＴＦＴを形成するための作製工程について説明する。また、本発明によるＴＦＴの特徴についての説明を行う。
【００１６】
まず、絶縁表面を有する基板として石英基板３０１を準備する。石英基板の代わりに表面に 0.5〜5 μｍの厚さの絶縁膜を形成したセラミックス基板、シリコン基板等を用いることができる。なお、太陽電池に使用される様なグレードの低いシリコン基板は安価であるので反射型表示装置の様に透光性基板を用いる必要のない用途において有効である。
【００１７】
３０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が10〜75nm（好ましくは15〜45nm）となる様に調節する。本実施例で作製するＴＦＴは活性層が非常に薄いため、オン状態（チャネルが形成された状態）においてチャネル形成領域が完全に空防化するＦＤ（Full-Depletion）型ＴＦＴとなる。
【００１８】
なお、非晶質珪素膜３０２の成膜は減圧熱ＣＶＤ法またはプラズマＣＶＤ法によれば良い。また、非晶質珪素膜の代わりにＳｉ_1-X Ｇｅ_X で示される様なゲルマニウムを含有した珪素膜を用いても良い。
【００１９】
次に、非晶質珪素膜３０２の結晶化工程を行う。結晶化の手段としては本発明者による特開平7-130652号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本願発明では実施例２に記載した技術内容（特開平8-78329 号公報に詳しい）を利用するのが好ましい。
【００２０】
特開平8-78329 号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜３０３を形成する。マスク絶縁膜３０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【００２１】
そして、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層３０４を形成する。なお、触媒元素としてはニッケル以外にも、ゲルマニウム（Ｇｅ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる。（図３（Ａ））
【００２２】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００２３】
次に、触媒元素の添加工程が終了したら、450 ℃1 時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃）の温度で 4〜24時間の加熱処理を加えて非晶質珪素膜３０２の結晶化を行う。本実施例では窒素雰囲気で570 ℃14時間の加熱処理を行う。
【００２４】
この時、非晶質珪素膜３０２の結晶化はニッケルを添加した添加領域３０５から優先的に進行し、基板３０１の基板面に対してほぼ平行に成長した結晶領域３０６が形成される。本発明者らはこの結晶領域３０６を横成長領域と呼んでいる。（図３（Ｂ））
【００２５】
結晶化のための加熱処理が終了したら、マスク絶縁膜３０３を除去してパターニングを行い、横成長領域３０６のみでなる島状半導体層（活性層）３０７を形成する。
【００２６】
次に、珪素を含む絶縁膜でなるゲイト絶縁膜３０８を形成する。ゲイト絶縁膜３０８の膜厚は後の熱酸化工程による増加分も考慮して20〜250nm の範囲で調節すれば良い。また、成膜方法は公知の気相法（プラズマＣＶＤ法、スパッタ法等）を用いれば良い。
【００２７】
次に、図３（Ｃ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００２８】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700 ℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【００２９】
そのため本実施例ではこの加熱処理を700 ℃を超える温度で行い、好ましくは800 〜1000℃（代表的には950 ℃）とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1hrとする。
【００３０】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、950 ℃、30分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層３０７の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００３１】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ₃ 、ＨＢｒ、Ｃｌ₂ 、ＣｌＦ₃ 、ＢＣｌ₃ 、Ｆ₂ 、Ｂｒ₂ 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００３２】
この工程においては活性層３０７中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層３０７中のニッケルの濃度は 5×10¹⁷atoms/cm³ 以下にまで低減される。
【００３３】
なお、 5×10¹⁷atoms/cm³ という値はＳＩＭＳ（質量二次イオン分析）の検出下限である。即ち、現状ではＳＩＭＳの検出下限にまで低減されるとしか判明していないが、実際には 1×10¹⁴〜 1×10¹⁷atoms/cm³ の濃度にまでニッケルは低減されているものと思われる。
【００３４】
本発明者らが試作したＴＦＴを解析した結果、 1×10¹⁸atoms/cm³ 以下（好ましくは 5×10¹⁷atoms/cm³ 以下）ではＴＦＴ特性に対するニッケルの影響は確認されなかった。ただし、本明細書中における不純物濃度は、ＳＩＭＳ分析の測定結果の最小値でもって定義される。
【００３５】
また、上記加熱処理により活性層３０７とゲイト絶縁膜３０８の界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜３０８の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００３６】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の加熱処理を行なうことで、ゲイト絶縁膜３０８の膜質の向上を図ることも有効である。
【００３７】
なお、ＳＩＭＳ分析により活性層３０７中にはゲッタリング処理に使用したハロゲン元素が 1×10¹⁵〜 1×10²⁰atoms/cm³ の濃度で残存することも確認されている。また、その際、活性層３０７と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【００３８】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型３０９を形成する。本実施例では２wt% のスカンジウムを含有したアルミニウム膜を用いる。なお、これ以外にもタンタル膜、導電性を有する珪素膜等を用いることもできる。（図３（Ｄ））
【００３９】
ここで本発明者らによる特開平7-135318号公報記載の技術を利用する。同公報には、陽極酸化により形成した酸化膜を利用して自己整合的にソース／ドレイン領域と低濃度不純物領域とを形成する技術が開示されている。
【００４０】
まず、アルミニウム膜のパターニングに使用したレジストマスク（図示せず）を残したまま３％シュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸化膜３１１を形成する。
【００４１】
この多孔性の陽極酸化膜３１１は時間に比例して膜厚が増加する。また、上面にレジストマスクが残っているのでゲイト電極の原型３０９の側面のみに形成される。なお、特開平7-135318号公報記載の技術では、この膜厚が後に低濃度不純物領域（ＬＤＤ領域とも呼ばれる）の長さになる。本実施例では膜厚が700 nmとなる様な条件で陽極酸化処理を行う。
【００４２】
次に、図示しないレジストマスクを除去した後、エチレングリコール溶液に３％の酒石酸を混合した電解溶液中で陽極酸化処理を行う。この処理では緻密な無孔性の陽極酸化膜３１２が形成される。なお、多孔性の陽極酸化膜の内部にも電解溶液が浸透するので、その内側にも形成される。
【００４３】
この無孔性の陽極酸化膜３１２は印加する電圧に応じて膜厚が決定する。本実施例では、100 nm程度の膜厚で形成される様に印加電圧を80Ｖとして陽極酸化処理を行う。
【００４４】
そして、上述の２回に渡る陽極酸化処理の後に残ったアルミニウム膜３１３が実質的にゲイト電極として機能する。
【００４５】
こうして図３（Ｅ）の状態が得られたら、次にゲイト電極３１３、多孔性の陽極酸化膜３１１をマスクとしてゲイト絶縁膜３０８をドライエッチング法によりエッチングする。そして、多孔性の陽極酸化膜３１１を除去する。こうして形成されるゲイト絶縁膜３１４の端部は多孔性の陽極酸化膜３１１の膜厚分だけ露出した状態となる。（図４（Ａ））
【００４６】
次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
【００４７】
本実施例では、まず１回目の不純物添加を高加速電圧で行い、ｎ^- 領域３１５、３１６を形成する。この時、加速電圧が80keV 程度と高いので不純物元素は活性層表面だけでなく露出したゲイト絶縁膜の端部の下にも添加される。このｎ^- 領域３１５、３１６は不純物濃度が 1×10¹⁸〜 1×10¹⁹atoms/cm³ となる様に調節する。（図４（Ｂ））
【００４８】
さらに、２回目の不純物添加を低加速電圧で行い、ｎ⁺ 領域３１７、３１８を形成する。この時は加速電圧が10keV 程度と低いのでゲイト絶縁膜がマスクとして機能する。また、このｎ⁺ 領域３１７、３１８はシート抵抗が 500Ω以下（好ましくは 300Ω以下）となる様に調節する。（図４（Ｃ））
【００４９】
以上の工程で形成された不純物領域は、ｎ⁺ 領域がソース領域３１７、ドレイン領域３１８となり、ｎ^- 領域が低濃度不純物領域３１９となる。また、ゲイト電極直下の領域は不純物元素が添加されず、実質的に真性なチャネル形成領域３２０となる。
【００５０】
なお、低濃度不純物領域３１９はチャネル形成領域３２０とドレイン領域３１８との間にかかる高電界を緩和する効果があり、ＬＤＤ（ライトドープドレイン）領域とも呼ばれる。
【００５１】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物元素の活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００５２】
次に、層間絶縁膜３２１を500 nmの厚さに形成する。層間絶縁膜３２１としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそれらの積層膜を用いることができる。
【００５３】
なお、有機性樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、▲１▼成膜方法が簡単である点、▲２▼容易に膜厚を厚くできる点、▲３▼比誘電率が低いので寄生容量を低減できる点、▲４▼平坦性に優れている点などが挙げられる。
【００５４】
次に、コンタクトホールを形成した後、ソース電極３２２、ドレイン電極３２３を形成する。最後に、基板全体を350 ℃の水素雰囲気で１〜２hr加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。
【００５５】
以上の工程によって、図４（Ｄ）に示す様な構造のＴＦＴを作製することができる。以下に、こうして得られたＴＦＴの特徴について述べる。
【００５６】
（本発明で用いる結晶性珪素膜の特徴）
まず、本願発明で得られたＴＦＴの活性層の特徴について説明する。ハロゲン元素によるゲッタリングプロセス後の活性層は、非常に特徴的な構造の結晶性珪素膜で構成されている。
【００５７】
具体的には、棒状または偏平棒状結晶が巨視的に見て特定の方向性をもって並んだ結晶構造体からなることがＴＥＭ（透過型電子顕微鏡法）による観察で確認される。また、この時、各結晶同士は互いに概略平行に並ぶ。
【００５８】
なお、「特定の方向に規則性をもつ」とは、複数の棒状または偏平棒状結晶の成長方向がほぼ同一の方向に向かっていることを意味している。この場合、キャリアはまるで雨樋を流れる水の如く棒状または偏平棒状結晶の内部を優先的に進むと考えられるため、キャリアにとって異方性を有した結晶構造と言える。
【００５９】
本発明者らは、この成長方向とチャネル方向（ＴＦＴがオン状態にある時にキャリアが移動する方向）とを一致させることで、非常に動作速度の高いＴＦＴを得ている。
【００６０】
また、ゲッタリングプロセスによって結晶同士の境界（結晶粒界）ではＳｉ−Ｎｉ結合が切れ、Ｓｉ−Ｓｉ結合として再結合することにより不対結合手が激減する。即ち、結晶粒界の殆どは格子欠陥を形成せずに連続しており、結晶粒界は実質的にキャリアを捕獲しない。この事はキャリアの移動度が向上することを意味しており、後述するＴＦＴ特性はこの様な結晶構造に起因してなしうるものと考えられる。
【００６１】
この事に関して、本発明者らがＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）により結晶粒界付近の格子縞を観察した結果、異なる結晶間で格子縞が１対１に対応し、連続的に連なっていることが確認された。即ち、結晶粒界において結晶格子に連続性があり、不対結合手の如き結晶欠陥が殆ど存在しないことが判明している。
【００６２】
さらに、結晶化終了直後の結晶とゲッタリングプロセス後の結晶とを比べるとゲッタリング後の方が結晶の内部欠陥が少ないことがＴＥＭによる観察で確認された。これは 700℃を超える高い温度の加熱処理による効果と考えられる。
【００６３】
即ち、本発明の結晶シリコン膜を形成するにあたって結晶化温度以上の温度でのアニール工程（本実施例の場合、図３（Ｃ）に示す工程）は、結晶粒内の欠陥低減に関して重要な役割を果たしている。その事について説明する。
【００６４】
図１０（Ａ）は図３（Ｂ）に示した結晶化工程までを終了した時点での結晶シリコン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）に矢印で示される様なジグザグ状に見える欠陥が確認される。
【００６５】
この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図１０（Ａ）は｛１１１｝面に平行な欠陥面を有する積層欠陥と思われる。その事は、ジグザグ状に見える欠陥が約７０°の角をなして折れ曲がっていることから推測できる。
【００６６】
一方、図１０（Ｂ）に示す様に、同倍率で見た本発明の結晶シリコン膜は、結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することができる。
【００６７】
即ち、本発明の結晶シリコン膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。
【００６８】
この様に、図１０（Ａ）と（Ｂ）の写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。本発明の結晶シリコン膜が図１０（Ａ）に示した結晶シリコン膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。
【００６９】
以上の事から、本発明にとって図３（Ｃ）に示した工程は必要不可欠な工程であることが判る。本発明者らは、この工程によって起こる現象について次の様なモデルを考えている。
【００７０】
まず、図１０（Ａ）に示す状態では結晶粒内の欠陥（主として積層欠陥）には触媒元素（代表的にはニッケル）が偏析している。即ち、Si-Ni-Siといった形の結合が多数存在していると考えられる。
【００７１】
しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されると、Si-Ni 結合は切れる。そのため、シリコンの余った結合手はすぐにSi-Si 結合を形成して安定する。こうして欠陥が消滅する。
【００７２】
勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、本発明ではニッケルとの結合が切れて未結合手が多く発生するためシリコンの再結合がさらにスムーズに行われると推測できる。
【００７３】
また、同時に結晶シリコン膜が熱酸化される際に発生する余剰シリコン原子が安定性を求めて欠陥へと移動し、Si-Si 結合の生成に大きく寄与していると考えられる。この概念はいわゆる高温ポリシリコン膜の結晶粒内に欠陥が少ない理由として知られている。
【００７４】
また、本発明者らは結晶化温度を超える温度（代表的には 700〜1100℃）で加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルを考えている。
【００７５】
結晶シリコン膜と下地膜となる酸化珪素膜とでは、熱膨張係数に１０倍近くの差がある。従って、非晶質シリコン膜から結晶シリコン膜に変成した段階（図１０（Ａ））では、結晶シリコン膜が冷却される時に非常に大きな応力が結晶シリコン膜にかかる。
【００７６】
この事について、図１１を用いて説明する。図１１（Ａ）は結晶化工程後の結晶シリコン膜にかかる熱履歴を示している。まず、温度（ｔ₁ ）で結晶化された結晶シリコン膜は冷却期間（ａ）を経て室温まで冷やされる。
【００７７】
ここで図１１（Ｂ）に示すのは冷却期間（ａ）にある時の結晶シリコン膜であり、１０は石英基板、１１は結晶シリコン膜である。この時、結晶シリコン膜１１と石英基板１０との界面１２における密着性はあまり高くなく、それが原因となって多数の粒内欠陥を発生していると考えられる。
【００７８】
即ち、熱膨張係数の差によって引っ張られた結晶シリコン膜１１は石英基板１０上で非常に動きやすく、引っ張り応力などの力によって積層欠陥や転位などの欠陥１３を容易に生じてしまうと考えられる。
【００７９】
こうして得られた結晶シリコン膜が図１０（Ａ）に示した様な状態となるのである。そしてその後、図１１（Ａ）に示す様に温度（ｔ₂ ）で触媒元素のゲッタリング工程が施され、その結果、結晶シリコン膜中の欠陥が前述の理由によって消滅する。
【００８０】
ここで重要なことは触媒元素のゲッタリング工程が行われると同時に結晶シリコン膜石英基板に固着され、石英基板との密着性が高まる点である。即ち、このゲッタリング工程は結晶シリコン膜と石英基板（下地）との固着工程を兼ねていると考えられる。
【００８１】
こうしてゲッタリング＋固着工程を終了すると冷却期間（ｂ）を経て室温まで冷やされる。ここで結晶化工程の後の冷却期間（ａ）と異なる点は、石英基板１０とアニール後の結晶シリコン膜１４との界面１５が非常に密着性の高い状態となっている点である。（図１１（Ｃ））
【００８２】
この様に密着性が高いと石英基板１０に対して結晶シリコン膜１４が完全に固着されるので、結晶シリコン膜の冷却段階において結晶シリコン膜に応力が加わっても欠陥を発生するには至らない。即ち、再び欠陥が発生する様なことを防ぐことができる。
【００８３】
なお、図１１（Ａ）では結晶化工程後に室温まで下げるプロセスを例にとっているが、結晶化が終了したらそのまま温度を上げてゲッタリング＋固着工程を行うこともできる。その様なプロセスを経ても本発明の結晶シリコン膜を得ることは可能である。
【００８４】
こうして得られた本発明の結晶シリコン膜（図１０（Ｂ））は、単に結晶化を行っただけの結晶シリコン膜（図１０（Ａ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。
【００８５】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本発明の結晶シリコン膜のスピン密度は少なくとも 5×10¹⁷spins/cm³ 以下（好ましくは 3×10¹⁷spins/cm³ 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【００８６】
以上の様な結晶構造および特徴を有する本発明の結晶シリコン膜は、連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）と呼ばれる。
【００８７】
（本発明のＴＦＴの電気特性）
次に、本実施例に従って作製した薄膜トランジスタの電気特性を調べた結果について以下に述べる。測定は市販の装置（ヒューレットパッカード社製：型番４１４５Ｂ）を用いて行った。
【００８８】
まず、本発明者らが行った１回目の試験について説明する。本発明者らは上記装置を用いてＴＦＴを測定し、横軸にゲイト電圧、縦軸にドレイン電流をプロットしたグラフ（Ｉｄ−Ｖｇ特性と呼ぶ）を調べた。なお、測定時の試料温度は試料を支持するサーモチャック（温度制御機能を有する）で室温に制御した。
【００８９】
また、ＴＦＴサイズはＬ／Ｗ＝８／８μｍの場合（図１（Ａ））と、Ｌ／Ｗ＝８／２００μｍの場合（図１（Ｂ））について調べた。なお、Ｌはチャネル長、Ｗはチャネル幅である。
【００９０】
そして、まず初期特性としてイニシャル状態のＩｄ−Ｖｇ特性を調べ、次に、初期特性を測定した後、同条件１０回の繰り返し測定による劣化加速試験を行い、ＴＦＴが劣化する割合を調べた。
【００９１】
以上の試験の結果を図１（Ａ）、（Ｂ）に示す。図１（Ａ）において１０１（実線）、１０２（点線）で示されるグラフがＩｄ−Ｖｇ特性（またはＩｄ−Ｖｇ曲線）である。そして、１０１が初期特性であり、１０２が１０回繰り返し測定を行った後に測定した特性を表している。
【００９２】
また、図１（Ａ）において１０３（実線）、１０４（点線）はそれぞれ１０１、１０２に示すＩｄ−Ｖｇ特性に対応する電界効果移動度（モビリティ）の変動を表すグラフである。モビリティはＴＦＴの動作速度を表す指針であり、Ｉｄ−Ｖｇ特性のデータから理論的に計算で求めている。
【００９３】
また、同様に図１（Ｂ）において１０５（実線）、１０６（点線）はそれぞれイニシャルおよび加速試験後のＩｄ−Ｖｇ特性であり、１０７（実線）、１０８（点線）はそれぞれイニシャルおよび加速試験後のモビリティである。
【００９４】
この様な試験結果から本発明者らが得た知見を以下に示す。図１（Ａ）の場合、イニシャル時には最大で 300cm²/Vs近いモビリティを達成していたのであるが、加速試験後には最大値で 220cm²/Vs程度にまで劣化してしまっている。また、ゲイト電圧が０Ｖ以下の領域でのドレイン電流（ここではオフ電流と呼ぶ）も加速試験後には２倍程度に増加してしまっている。
【００９５】
ところが、図１（Ｂ）の場合、イニシャル時のモビリティ（１０７で示される）と加速試験後のモビリティ（１０８で示される）に大きな差は見られず、殆ど劣化していないことが確認された。また、オフ電流にも大きな変化は見られなかった。
【００９６】
これらの結果から、１０回繰り返し測定による加速試験ではチャネル幅の大きいＴＦＴの方が劣化に強いという傾向が確認された。なお、本発明者らは数十個のＴＦＴで同様の傾向を確認している。
【００９７】
これらの結果を受けてチャネル幅の長さが異なることによるＴＦＴの性質の違いを検討した結果、本発明者らはチャネル幅が大きい場合に起こる大電流による自己発熱に注目した。そこで、同一構造のＴＦＴを積極的に加熱し、その状態で繰り返し測定による加速試験を行った。
【００９８】
その結果を図２に示す。図２（Ａ）はＬ／Ｗ＝６．６／２μｍのトリプルゲイト型ＴＦＴを室温で調べた結果、図２（Ｂ）は同じトリプルゲイト型ＴＦＴを１２５℃に加熱して調べた結果である。
【００９９】
図２（Ａ）に示す様に、室温で加速試験を行った場合、イニシャル状態のＩｄ−Ｖｇ特性（実線）２０１と加速試験後のＩｄ−Ｖｇ特性（点線）２０２とでは変化が見られないが、イニシャル状態のモビリティ（実線）２０３に対して加速試験後のモビリティ（点線）２０４は最大値で２０％近くも劣化している。
【０１００】
一方、図２（Ｂ）に示す様に、１２５℃に加熱した状態で加速試験を行った場合、イニシャル状態のＩｄ−Ｖｇ特性（実線）２０５、加速試験後のＩｄ−Ｖｇ特性（点線）２０６は殆ど変化が見られず、イニシャル状態のモビリティ（実線）２０７と加速試験後のモビリティ（点線）２０８との間にも大きな変化は見られなかった。
【０１０１】
以上の結果から、本願発明によるＴＦＴは熱を加えることで劣化しにくくなる性質を持つことが確認された。この効果は、８０℃以上で顕著になり、２５０℃程度まで確認されている。本発明者らの実験では１００〜２００℃の温度範囲内で安定な効果が得られている。
【０１０２】
従って、図１に示した試験の結果は、チャネル幅の大きいＴＦＴが自己発熱により加熱され、結果的に劣化が抑制されていたと考えられる。なお、エミッション顕微鏡でチャネル幅が１００μｍ以上のＴＦＴを観察した場合、オン状態にある時のチャネル付近では発熱による発光が確認される。これは、おそらく１００℃以上に加熱されることにより発光が観測されたものと予想される。
【０１０３】
なお、チャネル長（Ｌ）とチャネル幅（Ｗ）を様々に変えて実験を行った結果、チャネル幅が１００μｍ以上であれば本願発明の効果を確認できた。特に、Ｌ／Ｗ＝０．０１以下（例えばＬ＝２μｍであればＷ＝２００μｍ以上）の関係にある時、顕著な効果を確認することができた。
【０１０４】
また、熱により劣化を防ぐまたは抑制するという効果は、本願発明のＴＦＴに特有の現象である。本発明者らがいわゆる低温ポリシリコンＴＦＴに対して同様の試験を行った結果、加熱によりしきい値電圧（Ｖ_th）が大きくシフトしてしまい使い物にならなかった。
【０１０５】
なお、低温ポリシリコンとしてニッケルの如き触媒元素を使用して結晶化したものと触媒元素を使用せずレーザーアニールのみで結晶化したものとを調べたが、どちらの場合も結果は同じであった。
【０１０６】
（本発明のＴＦＴに関する推測）
上述の様なＴＦＴの劣化は、特に電子がキャリアとなるＮ型ＴＦＴにおいて顕著である。実際のところ、本実施例に従って作製したＰ型ＴＦＴではどの様な条件でも殆ど劣化しないことが確認されている。
【０１０７】
これはＴＦＴの劣化原因の代表例が、ＣＨＥ（チャネルホットエレクトロン）注入とＤＡＨＣ（ドレインアバランシェホットキャリア）注入であることからも容易に理解できる。
【０１０８】
ＣＨＥ注入とは、チャネル内の電子がチャネルに沿った方向の電界により高いエネルギーを持ち、ついにはゲイト絶縁膜中に注入される現象である。また、ＤＡＨＣ注入とは、高エネルギーの電子が格子との衝突電離により電子−正孔対を形成し、それらがゲイト絶縁膜中に注入される現象である。（小柳光正：サブミクロンデバイスII，pp125 ，丸善株式会社，1998）
【０１０９】
これらの劣化現象は、ゲイト絶縁膜中に注入された電子が電気特性の変動を招くことにより引き起こされる。前述の繰り返し測定による劣化加速試験においてもＣＨＥ注入やＤＡＨＣ注入による劣化が進行していると考えられる。
【０１１０】
本発明者らは、本願発明によるＴＦＴを加熱することでＣＨＥ注入やＤＡＨＣ注入による劣化を抑制しうる理由として、熱エネルギーによってゲイト絶縁膜中に捕獲された電子が活性層中へ再放出されるためと推測している。
【０１１１】
本願発明のＴＦＴは完全空乏型（ＦＤ型）ＴＦＴであるので、非常にキャリアの移動度が高いという特徴がある。実際、図１、２に示す様にモビリティは平均で 200cm²/Vsを上回るものであり、一般的なＴＦＴでは到底なし得ない電気特性を実現している。
【０１１２】
従って、その反面としてＣＨＥ注入やＤＡＨＣ注入による劣化も生じやすいのであるが、加熱によりその様な劣化を防止または抑制することで非常に高い性能と高い信頼性を有するＴＦＴが実現される。
【０１１３】
〔実施例２〕
本実施例は、実施例１に示した作製工程をもとにＮ型ＴＦＴとＰ型ＴＦＴとでなるＣＭＯＳ回路を作製する例である。
【０１１４】
まず、実施例１に示す工程に従って図５（Ａ）に示す状態を得る。図５（Ａ）において、５０１は石英基板、５０２、５０３は活性層、５０４、５０５はゲイト絶縁膜、５０６、５０７はゲイト電極、５０８、５０９は無孔性の陽極酸化膜である。
【０１１５】
次に、Ｐ型ＴＦＴとなる領域をレジストマスク５１０で覆い、Ｎ型を付与する不純物元素（リンまたは砒素）を添加する。この工程は、実施例１に示した様に高加速電圧と低加速電圧の２回の工程に分けて行う。
【０１１６】
この工程によりＮ型ＴＦＴのソース領域５１１、ドレイン領域５１２、低濃度不純物領域５１３、チャネル形成領域５１４が形成される。（図５（Ｂ））
【０１１７】
次に、レジストマスク５１０を除去して、Ｎ型ＴＦＴとなる領域をレジストマスク５１５で覆い、Ｐ型を付与する不純物元素（ボロン）を添加する。この工程も高加速電圧と低加速電圧の２回に分けて行う。
【０１１８】
この工程によりＰ型ＴＦＴのソース領域５１６、ドレイン領域５１７、低濃度不純物領域５１８、チャネル形成領域５１９が形成される。（図５（Ｃ））
【０１１９】
次に、レジストマスク５１５を除去し、層間絶縁膜５２０を形成する。本実施例では、まず窒化珪素膜を25nmの厚さに形成し、その上に酸化珪素膜を900 nmの厚さに形成した積層膜を用いる。
【０１２０】
層間絶縁膜５２０を形成したら、コンタクトホールを形成してソース電極５２１、５２２およびドレイン電極５２３を形成する。ドレイン電極５２３はＮ型ＴＦＴとＰ型ＴＦＴとで共通化する。
【０１２１】
最後に、素子全体の水素化を行い、図５（Ｄ）に示した構造のＣＭＯＳ回路が完成する。この様なＣＭＯＳ回路はインバータ回路とも呼ばれ、消費電力が少ないという特徴がある。そのため、ＴＦＴで形成する様々な半導体回路の基本回路として多く用いられている。
【０１２２】
本実施例で作製したＣＭＯＳ回路は、実施例１で説明した様に１００〜２００℃の温度状況の下で優れた信頼性を実現するため、その様な環境に曝される回路または大電流が流れて自己発熱が大きい回路に極めて有効である。
【０１２３】
〔実施例３〕
本実施例では、加熱状況下で劣化耐性が向上するという本願発明のＴＦＴの特徴を最大限に生かすため、実施例２に示したＣＭＯＳ回路をバッファ回路に適用する例を示す。
【０１２４】
図６に示すのは、アクティブマトリクス型表示装置の回路配置の一例である。６０１はシリコン基板、６０２は下地膜であり、その上に画素マトリクス回路６０３、ソースドライバー回路６０４、ゲイトドライバー回路６０５、ロジック回路６０６がＴＦＴでもって形成されている。
【０１２５】
この場合、バッファ回路はソースドライバー回路６０４やゲイトドライバー回路６０５に組み込まれる。ここでソースドライバー回路６０４の基本的な回路構成を図７に示す。
【０１２６】
図７において、７０１はシフトレジスタ回路であって７０２に示す様なインバータ回路（クロックドインバータ回路も含む）で構成されている。そして、７０３がバッファ回路であり、複数のインバータ回路で構成されている。また、７０４はサンプリング回路であり、データ線から送られるビデオ信号をアナログスイッチ７０５で画素マトリクス回路へと送る。
【０１２７】
７０３で示されるバッファ回路の役割は電流増幅機能と考えれば良い。通常、画素マトリクス回路では１本のソース線に対して1000個を超えるＴＦＴが接続されるため非常に大きな負荷がかかる。そのため、ＴＦＴの充放電を効率良く行うためには大電流を流す必要がある。
【０１２８】
その様な理由からアナログスイッチ７０５のチャネル幅は300 〜400 μｍ程度と非常に広くなっている。しかし、シフトレジスタ回路７０１のチャネル幅はせいぜい10μｍ程度である。シフトレジスタ回路は大電流を流す必要がないのでチャネル幅を狭くして回路の集積度を高めているのである。
【０１２９】
ところが、シフトレジスタ回路７０１から送られる電流でアナログスイッチ７０５を駆動しようとすると、負荷が大きすぎて駆動できない。そこで、アナログスイッチ７０５を駆動するために、電流を増幅してやることが必要となる。
【０１３０】
図７に示す回路では、徐々にチャネル幅が大きくなる様に設計された複数のインバータ回路を直列につないでバッファ回路７０３を構成している。こうすることで円滑な電流増幅が行われる。
【０１３１】
以上の様に、バッファ回路とは非常に大きな電流を取り扱う必要があるため、自己発熱の問題が最も顕著になる回路でもある。しかしながら、本願発明のＴＦＴは自己発熱を逆手にとって劣化抑制に用いることができるため、まさにバッファ回路の信頼性を向上させる上で最適なＴＦＴであると言える。
【０１３２】
勿論、バッファ回路だけでなく大電流を取り扱うサンプリング回路（特にアナログスイッチ）に本願発明のＴＦＴを採用することは非常に有効である。
【０１３３】
〔実施例４〕
本実施例では、実施例１に示したハロゲン元素によるゲッタリング効果に加えてリン元素によるゲッタリング効果を得るための構成について説明する。説明には図８を用いる。
【０１３４】
まず、実施例１の工程に従ってハロゲン元素によるゲッタリングプロセスまで行い、図３（Ｃ）の状態を得る。次に、タンタルとタンタルを主成分とする材料との積層膜でなるゲイト電極８０１を形成する。
【０１３５】
次に、ゲイト電極８０１の表面を陽極酸化することによって陽極酸化膜８０２を形成する。陽極酸化膜８０２は保護膜として機能する。（図８（Ａ））
【０１３６】
次に、ゲイト電極８０１をマスクとしてゲイト絶縁膜３０８をドライエッチング法によりエッチングする。そして、その状態でリン元素をイオン注入法により添加して不純物領域８０３、８０４を形成する。（図８（Ｂ））
【０１３７】
次に、窒化珪素膜を厚く形成した後、ドライエッチング法によるエッチバックを行い、サイドウォール８０５を形成する。そして、サイドウォール８０５を形成した後、再びリン元素を添加してソース領域８０６、ドレイン領域８０７を形成する。（図８（Ｃ））
【０１３８】
なお、サイドウォール８０５の下は２度目のリン元素が添加されず、ソース／ドレイン領域よりも低濃度にリン元素を含む一対の低濃度不純物領域８０８となる。また、ゲイト電極８０１の下は不純物の添加されないチャネル形成領域８０９となる。
【０１３９】
こうして図８（Ｃ）の状態が得られたら、４５０〜６５０℃（代表的には６００℃）で８〜２４時間（代表的には１２時間）の加熱処理を行う。
【０１４０】
この加熱処理はリン元素による触媒元素（ここではニッケル）のゲッタリングを目的とした工程であるが、同時に不純物の活性化、活性層が受けたイオン注入時の損傷の回復が行われる。
【０１４１】
この工程では、加熱処理を行うことでチャネル形成領域８０９に残存するニッケルがソース／ドレイン領域８０６、８０７に移動し、そこでゲッタリングされて不活性化する。即ち、チャネル形成領域８０９内部に残存するニッケルを除去することが可能である。
【０１４２】
なお、ソース／ドレイン領域８０６、８０７は導電性を有していれば電極としての機能を果たすのでニッケルの有無が電気特性に影響を与える恐れがない。そのため、ゲッタリングサイトとして機能させうるのである。
【０１４３】
以上の様にして図８（Ｄ）の状態が得られたら、実施例１に従って層間絶縁膜８１０、ソース電極８１１、ドレイン電極８１２を形成して図８（Ｅ）に示す薄膜トランジスタが完成する。
【０１４４】
なお、本実施例ではゲイト電極としてタンタルを用いているが、導電性を有する結晶性珪素膜を用いても良い。また、低濃度不純物領域の形成方法は本実施例の手段に限定されるものではない。
【０１４５】
本実施例で最も重要な構成は、チャネル形成領域に残存する触媒元素をソース領域およびドレイン領域に移動させてゲッタリングすることにある。これは、リン元素による金属元素のゲッタリング効果に着目した発明である。
【０１４６】
なお、本実施例ではＮ型ＴＦＴの例を示したが、Ｐ型ＴＦＴの場合、ボロン元素だけではゲッタリング効果が得られないので、リン元素とボロン元素の両方をソース／ドレイン領域に添加することが必要である。
【０１４７】
〔実施例５〕
本実施例では、実施例１と異なる構造の薄膜トランジスタに本願発明を適用した場合の例について説明する。説明には図９を用いる。
【０１４８】
まず、石英基板９０１上にゲイト電極９０２を形成する。ゲイト電極９０２は後の熱酸化工程に耐えられる様にタンタル、シリコン等の耐熱性の高い電極を利用しておく。
【０１４９】
次に、ゲイト電極９０２を覆う様にしてゲイト絶縁膜９０３を形成する。その上には、後に活性層となる非晶質珪素膜を50nmの厚さに形成する。そして、実施例１と同様に開口部を有するマスク絶縁膜９０５を形成した後、ニッケル含有層９０６を形成する。
【０１５０】
こうして図９（Ａ）の状態が得られたら、結晶化のための加熱処理を行い、横成長領域でなる結晶性珪素膜９０７を得る。（図９（Ｂ））
【０１５１】
次に、マスク絶縁膜９０５を除去してハロゲン元素を含む雰囲気中で加熱処理を行う。条件は実施例１に従えば良い。この工程によって結晶性珪素膜９０７中からニッケルがゲッタリングされ、気相中へと除去される。（図９（Ｃ））
【０１５２】
こうしてゲッタリングプロセスが完了したら、パターニングにより横成長領域のみでなる活性層９０８を形成し、その上に窒化珪素膜でなるチャネルストッパー９０９を形成する。（図９（Ｄ））
【０１５３】
図９（Ｄ）の状態が得られたら、Ｎ型を呈する結晶性珪素膜を形成してパターニングを施し、ソース領域９１０、ドレイン領域９１１を形成する。さらに、ソース電極９１２、ドレイン電極９１３を形成する。
【０１５４】
最後に、素子全体に対して水素雰囲気中で加熱処理を行い、図９（Ｅ）に示す様な構造の逆スタガ型ＴＦＴが完成する。本実施例で示す逆スタガ型ＴＦＴも実施例１と同様の結晶性珪素膜で活性層を構成しているので、加熱状況下で耐劣化特性が向上するという特徴を有している。
【０１５５】
なお、本実施例に示した構造は逆スタガ型ＴＦＴの一例であり、本実施例の構造に限定されるものではない。また、逆スタガ型ＴＦＴだけでなく他のボトムゲイト型ＴＦＴに適用することも可能である。
【０１５６】
【発明の効果】
実施例１に示した工程で得られた本願発明のよるＴＦＴを８０〜２５０℃（好ましくは１００〜２００℃）の温度範囲で用いることでホットキャリア注入による劣化（キンク効果）が効果的に防止または抑制され、非常に高い信頼性を確保することができる。
【０１５７】
また、大電流を取り扱う回路に本願発明のＴＦＴを用いると、自己発熱によって常に加熱された状態となり、非常に高い信頼性を維持することができる。
【図面の簡単な説明】
【図１】 ＴＦＴの電気特性を説明するための図。
【図２】 ＴＦＴの電気特性を説明するための図。
【図３】 薄膜トランジスタの作製工程を示す図。
【図４】 薄膜トランジスタの作製工程を示す図。
【図５】 薄膜トランジスタの作製工程を示す図。
【図６】 アクティブマトリクス型表示装置の回路配置を示す図。
【図７】 ドライバー回路の回路構成を示す図。
【図８】 薄膜トランジスタの作製工程を示す図。
【図９】 薄膜トランジスタの構造を示す図。
【図１０】 活性層の結晶粒の様子を示すＴＥＭ写真。
【図１１】 欠陥の生成および消滅に関するモデルを説明するための図。

Claims (6)

1. 少なくともチャネル形成領域が、複数の棒状または偏平棒状結晶が互いに概略平行に特定の方向性をもって並んだ結晶構造体からなる薄膜トランジスタであって、
   前記チャネル形成領域を有する半導体層は、基板上に非晶質珪素膜を形成し、結晶化を助長する金属元素を前記非晶質珪素膜に選択的に添加し加熱処理を行うことによって前記非晶質珪素膜を前記基板に平行な方向に結晶化して結晶性珪素膜を形成し、ハロゲン元素を含む雰囲気中において７００℃を超える温度で加熱処理を行うことによって前記結晶性珪素膜中の前記金属元素を低減して形成されたものであり、
   前記チャネル形成領域は、チャネル長をＬ、チャネル幅をＷとした時、Ｌ／Ｗ＝０．０１以下、かつ、Ｗ＝１００μｍ以上であり、
   オン状態にある時の前記チャネル形成領域は自己発熱によって８０〜２５０℃の温度に加熱されていることを特徴とする薄膜トランジスタ。
2. 請求項１において、
   前記ハロゲン元素を含む雰囲気は、ＨＦ、ＮＦ _３ 、ＨＢｒ、Ｃｌ _２ 、ＣｌＦ _３ 、ＢＣｌ _３ 、Ｆ _２ 、Ｂｒ _２ から選ばれた一種または複数種を含む雰囲気であることを特徴とする薄膜トランジスタ。
3. 請求項１または２において、
   前記金属元素は、Ｎｉ、Ｇｅ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴とする薄膜トランジスタ。
4. 請求項１乃至３のいずれか一において、
   前記基板は石英基板であることを特徴とする薄膜トランジスタ。
5. 請求項１乃至４のいずれか一において、
   オン状態にある時の前記チャネル形成領域は完全に空乏化していることを特徴とする薄膜トランジスタ。
6. 請求項１乃至５のいずれか一において、
   前記薄膜トランジスタのゲート電極は側面にサイドウォールを有することを特徴とする薄膜トランジスタ。

Images