JP4107932B2 - A method of manufacturing an electronic component mounting apparatus - Google Patents

A method of manufacturing an electronic component mounting apparatus Download PDF

Info

Publication number
JP4107932B2
JP4107932B2 JP2002290544A JP2002290544A JP4107932B2 JP 4107932 B2 JP4107932 B2 JP 4107932B2 JP 2002290544 A JP2002290544 A JP 2002290544A JP 2002290544 A JP2002290544 A JP 2002290544A JP 4107932 B2 JP4107932 B2 JP 4107932B2
Authority
JP
Japan
Prior art keywords
electronic component
resin layer
insulating resin
wiring
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002290544A
Other languages
Japanese (ja)
Other versions
JP2004128230A (en
Inventor
洋 大平
健治 大澤
唯知 須賀
朝雄 飯島
Original Assignee
テセラ・インターコネクト・マテリアルズ,インコーポレイテッド
唯知 須賀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テセラ・インターコネクト・マテリアルズ,インコーポレイテッド, 唯知 須賀 filed Critical テセラ・インターコネクト・マテリアルズ,インコーポレイテッド
Priority to JP2002290544A priority Critical patent/JP4107932B2/en
Publication of JP2004128230A publication Critical patent/JP2004128230A/en
Application granted granted Critical
Publication of JP4107932B2 publication Critical patent/JP4107932B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、電子部品実装装置の製造方法に関する。 The present invention relates to a process for the production of an electronic component mounting apparatus.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
各種電子部品、例えば抵抗素子、誘導素子或いは容量素子、整流素子(ダイオード)等の受動素子、或いは増幅素子(トランジスタ等)、半導体集積回路素子(IC)は、従来、プリント配線基板の一方又は両方の主面の配線膜に電極を半田付け等でボンディングするというような方法により搭載され、そのプリント配線基板が各種電子機器その他の機器類等に取り付けられるのが普通であった。 Various electronic components, for example resistive elements, inductive elements or capacitive elements, passive elements such as a rectifier element (diode) or amplification element (transistor, etc.), a semiconductor integrated circuit device (IC) is conventionally one or both of the printed circuit board, of an electrode wiring layer of the main surface it is mounted by methods such as that bonding by soldering or the like, the printed wiring board was usually be mounted in various electronic apparatuses other devices and the like.
【0003】 [0003]
しかし、各種電子機器その他の機器類は小型化、多機能化の要求が強くなる一方であり、そのような要求に応えるには、電子部品の搭載密度を高める必要があるが、単にプリント配線基板の一方又は両方の主面の配線膜に電子部品の電極を半田付け等ボンディングするというような電子部品の搭載方法では、電子部品の搭載密度を高めることには大きな制約があり、電子部品の搭載密度を高める要求に充分に応えることが難しいのが実情である。 However, various electronic apparatuses other equipment is in one of downsizing, the multifunctional request is stronger, To meet such requirements, it is necessary to increase the mounting density of electronic components, simply printed wiring board one or a method for mounting electronic components, such as that the electrode of the electronic component to the wiring film of the both major surfaces are bonded by soldering or the like, is to increase the mounting density of electronic components has significant limitations, the electronic component the it is difficult to respond sufficiently to a request to increase the mounting density of circumstances.
【0004】 [0004]
そして、電子部品の搭載密度を高めるという要求に応えることができないことは、単に、それを用いる電子機器等の機器類の小型化、高機能化に寄与できないと言う問題をもたらすのみならず、電子部品及びプリント配線基板の配線からなる電子回路の電気的特性、例えば高周波特性、高速性の向上という要求にも応えることが難しいという問題ももたらす。 The inability to meet the demand of increasing the mounting density of electronic components, simply, compact equipment such as electronic equipment using it not only results in a problem that can not contribute to the high functionality, electronic electrical characteristics of electronic circuits consisting of parts and the printed circuit board wiring, for example high frequency characteristics, a problem that it is difficult to even meet the demands of improved high speed results.
【0005】 [0005]
即ち、電子部品、特にICは種々の技術開発により極めて高周波数特性、高速性の向上が進んでいるが、それをプリント配線基板に高密度の搭載できないが故に、配線長が長くなり、寄生抵抗、寄生容量、寄生誘導が大きくなり、折角のICの優れた電気的特性がプリント配線基板への搭載によって大きく損なわれてしまうという問題があったのである。 That is, the electronic components, in particular IC is very high frequency characteristics by a variety of techniques developed and improved for high speed has progressed, but it can not be mounted in high density on a printed wiring board, therefore, the wiring length becomes longer, the parasitic resistance , parasitic capacitance, parasitic induction increases, it's excellent electrical properties of the IC of much trouble there has been a problem that greatly impaired by mounting on a printed wiring board.
【0006】 [0006]
そのため、電子部品の高密度搭載のための各種試みが行われた。 Therefore, various attempts for the high density mounting of electronic components has been performed. 図14はそのような試みの一例を工程順に示す断面図である。 Figure 14 is a sectional view showing an example of such attempts in the order of steps.
(A)図14(A)に示すように、ICサポート板aを用意し、その上に所定の位置関係で複数の電子部品、例えばICb、b、・・・を配置する。 As shown in (A) FIG. 14 (A), the prepared IC support plate a, placing a plurality of electronic components in a predetermined positional relationship thereon, for example ICb, b, a,.
【0007】 [0007]
(B)次に、図14(B)に示すように、絶縁性樹脂cを、上記ICサポート板a上に上記ICb、b、・・・を覆うように圧着する。 (B) Next, as shown in FIG. 14 (B), the insulating resin c, the ICb onto the IC support plate a, b, crimped so as to cover the,. これにより、ICb、b、・・・を絶縁性樹脂cで封止した状態にする。 Thus, ICb, b, a ... a state sealed with the insulating resin c.
(C)次に、図14(C)に示すように、上記ICサポート板aを取り外す。 (C) Next, as shown in FIG. 14 (C), removing the IC support plate a.
【0008】 [0008]
(D)次に、図14(D)に示すように、上記絶縁性樹脂c及びICb、b、・・・のICサポート板aを取り外すことにより露出した表面に銅箔dをスパッタリング或いはメッキ等により形成する。 (D) Next, as shown in FIG. 14 (D), the insulating resin c and ICb, b, sputtering or plating a copper foil d on the exposed surface by removing the IC support plate a of ... etc. It is formed by.
(E)次に、上記銅箔dをパターニング(選択的エッチング)することにより、図14(E)に示すように、配線膜e、e、・・・を形成する。 (E) Next, by patterning (selectively etched) to the copper foil d, as shown in FIG. 14 (E), to form the wiring film e, e, a,.
【0009】 [0009]
このような技術によれば、プリント配線基板の本体を成す絶縁層に相当する絶縁樹脂層c内にICb、b、・・・を埋め込むことができ、その分、小型化、高集積化を図ることができる。 According to this technique, ICb the insulating resin layer c, which corresponds to the insulating layer constituting the body of the printed circuit board, b, can be embedded., Reduced by that amount, downsizing, high integration be able to. また、高密度実装ができるが故に、ICb、b、・・・相互間、或いは外部と各ICb、b・・・間を結ぶ配線の長さを比較的短くできるので、実装した状態におけるICb、b、・・・及び配線からなる回路の各種電気的特性、例えば高周波特性、高速性を改善することができるという利点があった。 Further, because although it is high-density mounting, ICb, b, between ... another or outside the ICb, since relatively short length of the wiring connecting the b ..., ICb in mounted state, b, various electrical characteristics of the circuit consisting of ... and wiring, for example high-frequency characteristics, there is the advantage that it is possible to improve the high speed.
【0010】 [0010]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、図14に示す従来技術には下記の問題があった。 However, there has been following problems in the prior art shown in FIG. 14.
第1の問題は、配線膜e、e、・・・が、ICbと絶縁樹脂層cとの境界の近傍にあたる部分[図14(E)のf参照]にて断線が生じ易いという問題である。 The first problem, the wiring film e, e, · · · is a problem that tends to occur breakage at the boundary vicinity portion corresponding to the ICb the insulating resin layer c [f See FIG 14 (E)] . これは、ICbと絶縁樹脂層cとの熱膨張係数が異なることから製造過程における、或いは使用時における温度変化により熱応力が配線膜e、e、・・・の上記fの部分に生じることに起因すると考えられる。 This is in the manufacturing process since the thermal expansion coefficient between ICb the insulating resin layer c are different, or thermal stress by temperature change wiring layer e in use, e, that occur in the portion of the ... of the f It is considered attributable to.
【0011】 [0011]
第2の問題は、ICサポート板a上に置いたICb、b、・・・が位置ずれし易く、各ICb、b、・・・を、その間の位置関係が精確に設定通りになるように位置決めして樹脂cにより封止することが難しく、不良品が生じ易いという問題である。 The second problem, ICb placed on IC support plate a, b, · · · are easily misaligned, each ICb, b, · · ·, and so the positional relationship therebetween becomes set as precisely it is difficult to seal by positioning to resin c, it is defective is liable to occur.
即ち、ICサポート板a上に各ICb、b、・・・を所定の位置関係に精確に置くことは現在の技術では可能ではあるが、しかし、その位置決めされたICb、b、・・・を絶縁樹脂層cで樹脂封止するまで各ICb、b、・・・の位置をICサポート板a上にて動かないように保つ有効な手段がなく、また、絶縁樹脂層cで樹脂封止する過程でもICb、b、・・・の位置がずれる可能性がある。 That is, each ICb on IC support plate a, b, although placing the ... precisely in a predetermined positional relationship is possible with current technology, however, that the positioned ICb, b, a ... each ICb until resin sealing with an insulating resin layer c, b, there is no effective means to maintain the position of ... immovably at IC support plate on a, also resin-sealed with an insulating resin layer c ICb in the process, b, there is a possibility that the shift position of .... 従って、各ICb、b、・・・を、その間の位置関係が精確に設定通りになるように位置決めして樹脂cにより封止することが難しいという問題が生じるのである。 Thus, each ICb, b, a ..., is the problem that it is difficult to seal occurs by the positioning to the resin c as the positional relationship therebetween becomes set as precisely.
【0012】 [0012]
第3の問題は、配線膜e、e、・・・を形成すべく、銅箔dを選択的にエッチングするときに、エッチング液がICbと絶縁樹脂層cとの境界に染み込み易く、染みこんだ場合、封止効果が低下し信頼性が低くなるおそれがあるという問題である。 A third problem, to form the wiring film e, e, a, ..., when selectively etching the copper foil d, easy etchant penetration at the boundary between the insulating resin layer c ICb, elaborate stains it if is a problem that reliability reduces the sealing effect tends to be low.
これは、電子部品実装装置としての信頼性を低くする大きな要因となるので、看過できない問題である。 Since this is a major factor to lower the reliability of the electronic component mounting apparatus, a problem that can not be overlooked.
【0013】 [0013]
第4の問題は、より一層の多層配線化が難しいという問題である。 A fourth problem is more problem further is difficult multilayered circuitized. 電子部品実装装置にはより一層の高集積化、高密度化が要求され、それに応えるには電子部品実装装置の多層配線化が有効と思われるが、上記従来技術によれば、多層配線化が難しく、より一層の高集積化、高密度化の要求に応える可能性が低いのである。 Even more highly integrated in the electronic component mounting apparatus, densified demand, but the multilayer wiring of the electronic component mounting apparatus to respond to it seems effective, according to the prior art, multi-layer wiring of the harder, more highly integrated, it is the less likely to meet the demand for higher density.
【0014】 [0014]
本発明はこのような問題点を解決すべく為されたものであり、電子部品の実装密度を高くし、配線長を短くして高周波特性、高速性等の特性を高くし、且つ信頼度を高くし、 更に、ベアのICの損傷を伴うことなくICの実装ができる電子部品実装装置の製造方法を提供することを目的とする。 The present invention has been made to solve the above problems, to increase the mounting density of electronic components, high frequency characteristics by shortening the wiring length, increasing the characteristics of high-speed, etc., and the reliability raised, further, an object of the invention to provide a method of manufacturing an electronic parts mounting apparatus capable of mounting the IC without damage bare the IC.
【0015】 [0015]
【課題を解決するための手段】 In order to solve the problems]
請求項1の電子部品実装装置の製造方法は、金属箔の一方の主面に金属からなる略コニーデ状のバンプを選択的に形成した金属部材の該各バンプに電子部品の各電極を接続することにより該電子部品を該金属部材へ取り付け、上記金属部材の上記金属箔を露出させつつ、電子部品を、その配線膜との間の部分及び反電極側の部分を含め囲繞するように層間絶縁樹脂層を形成し、上記層間絶縁樹脂層の上記金属部材と反対側の主面に金属箔を形成し、その後、上記層間絶縁樹脂層の両主面の金属箔を順次又は同時にパターニングすることにより配線膜を形成する電子部品実装装置の製造方法であって、前記層間絶縁樹脂層を、フィルム状の樹脂により形成することとし、更に、フィルム状の樹脂からなる該層間絶縁樹脂層の前記電子部品と対応 Method of manufacturing an electronic component mounting apparatus of claim 1, connects each electrode of the electronic component to respective bumps of selectively forming metal member substantially volcano-shaped bumps made of metal on one main surface of the metal foil the electronic component attached to the metal member by, while exposing the metal foil of the metal member, an electronic component, the interlayer insulating so as to surround including the part and part of the counter-electrode side between the wiring layer the resin layer was formed, a metal foil is formed on the opposite side of the main surface with the metal member of the interlayer insulating resin layer, followed by sequentially or simultaneously patterning the metal foil on both main surfaces of the interlayer insulating resin layer a method of manufacturing an electronic component mounting apparatus for forming a wiring film, the interlayer insulating resin layer, and forming a film-like resin, further, the electronic component of the interlayer insulating resin layer having a film-like resin corresponding to the る部分を切り欠いておき、これを、前記金属部材のバンプ形成面に、その切り欠いた部分が上記電子部品に整合するように位置合わせして重ねた状態で加熱処理することにより、前記金属部材の上記金属箔を露出させつつ上記電子部品をその配線膜との間の部分及び反電極側の部分を含め囲繞するように層間絶縁樹脂層の形成を行うことを特徴とする。 That a partially cut-out advance, this bump formation surface of the metal member, by cutting out portions thereof are heat treated in a stacked state by aligning to match to the electronic component, the metal while exposing the metal foil member and performing the formation of an interlayer insulating resin layer so as to surround including the part and part of the counter-electrode side between the wiring layer of the electronic component.
【0016】 [0016]
請求項2の電子部品実装装置の製造方法は、請求項1の電子部品実装装置の製造方法において、前記金属部材の前記各バンプに電子部品の各電極を接続する前に、該金属部材のバンプ形成面に該各バンプの頂部が露出するような厚さのバンプ保護絶縁樹脂層を形成しておくことを特徴とする。 Method of manufacturing an electronic component mounting apparatus of claim 2 is the method of manufacturing an electronic component mounting apparatus of claim 1, prior to connecting the respective electrodes of the electronic component to the respective bumps of the metal member, bumps of the metal member top of the respective bumps forming surface and wherein the to be formed thick bump protective insulating resin layer so as to expose.
【0017】 [0017]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、本発明を図示実施の形態例に従って詳細に説明する。 Hereinafter, it will be explained in detail in accordance with the illustrated example embodiment of the present invention.
【0018】 [0018]
(第1の実施の形態例) (Embodiment of the first embodiment)
図1(A)〜(G)は本発明に係る電子部品実装装置の第1の実施の形態例の製造方法を工程順に示す断面図である。 Figure 1 (A) ~ (G) are sectional views sequentially showing the steps of producing the first embodiment of the electronic component mounting apparatus according to the present invention. 以下にこの製造方法について説明する。 It describes this manufacturing method below.
(A)図1(A)に示すように、配線膜となる銅箔2の一方の主面に略コニーデ状の層間接続用のバンプ4、4、・・・を形成した金属部材5を用意する。 As shown in (A) FIG. 1 (A), the prepared metal member 5 substantially volcano-like bumps 4, 4 for interlayer connection, to form a ... on one main surface of the copper foil 2, which is intended for the wiring film to.
【0019】 [0019]
該部材5は例えば配線膜となる薄い銅層と、エッチングバリアとなる更に薄い例えばニッケル層と、バンプとなる比較的厚い銅層を積層した三層構造の金属板を用意し、そのバンプとなる比較的厚い銅層を選択的にエッチングすることによりバンプを形成し、その後、該バンプをマスクとしてニッケル膜をエッチングすることにより形成することができる。 The member 5 is provided with a thin copper layer formed, for example, the wiring layer, and a thinner for example, a nickel layer as an etching barrier, a metal plate having a three-layer structure formed by laminating a relatively thick copper layer serving as a bump, and the bump forming a bump by selectively etching the relatively thick copper layer can then be formed by etching the nickel layer the bump as a mask. 尚、このニッケル膜はバンプを形成するエッチングの際にエッチングバリアとして配線膜となる銅膜のエッチングを阻んだものであるが、もうその役割を終え、しかも今はバンプ間を相互にショートする存在なのでここで除去するのである。 Although the nickel film are those that hampered etching of the copper film to be the wiring film as an etch barrier during the etching for forming the bumps, other finished its role, yet now shorted together bumps each other in the presence so it is to remove here.
また、該部材5は、 層構造の銅板を一方の主面側から選択的にハーフエッチング(銅板の板厚より適宜薄い深さのエッチング)をすること等によっても形成することができ、その形成方法には種々のものが考えられ得る。 Moreover, the member 5 may be formed such as by a copper plate selectively half-etched from one main surface side of the single-layer structure (etched thickness from appropriately thin depth of the copper plate), the the forming method may be considered various ones.
【0020】 [0020]
(B)次に、図1(B)に示すように、ベアのIC(半導体集積回路素子)6を、その各電極8、8、・・・がそれに対応するバンプ4、4、・・・の頂部上に位置するように位置決めし、その各電極8、8、・・・とバンプ4、4、・・・とを接合する。 (B) Next, as shown in FIG. 1 (B), the IC (semiconductor integrated circuit device) 6 of bare, bumps 4, 4 that each electrode 8,8, ... corresponding thereto,. positioned so as to be positioned on top of, the respective electrodes 8, 8, ... and the bumps 4, 4, to join the .... そのベアのIC6の金属部材5への位置決めは例えばチップマウンタにより極めて精確に行うことができる。 Its positioning of the metal member 5 of IC6 Bear can be done very accurately, for example, by a chip mounter.
(C)次に、図1(C)に示すように、上記金属部材5のバンプ4、4、・・・側の面に層間絶縁樹脂層10を上記ベアIC6を完全に封止するように圧着形成する。 (C) Next, as shown in FIG. 1 (C), the bumps 4, 4, the interlayer insulating resin layer 10 on the surface of the ... side of the metal member 5 to completely seal the bare IC6 crimping formation.
【0021】 [0021]
(D)次に、図1(D)に示すように、上記層間絶縁樹脂層10の主面上に配線膜となる銅箔12を接着する。 (D) Next, as shown in FIG. 1 (D), to bond the copper foil 12 serving as a wiring film on a main surface of the interlayer insulating resin layer 10.
(E)次に、図1(E)に示すように、上記銅箔2、12を含め上記層間絶縁樹脂層10を貫通する貫通孔14を形成する。 (E) Next, as shown in FIG. 1 (E), to form the through-hole 14 which penetrates the interlayer insulating resin layer 10 including the copper foil 2, 12. 該貫通孔14は層間接続用のスルーホールとなるものである。 Through hole 14 and serves as a through hole for interlayer connection.
(F)次に、図1(F)に示すように、上記貫通孔14内面に金属からなる層間接続用導電層16を形成する。 (F) Next, as shown in FIG. 1 (F), to form an interlayer connection conductive layer 16 made of metal in the through-hole 14 inner surface. この形成は、例えば無電解メッキ処理と電解メッキ処理を施すことにより容易に為すことができる。 The formation can be readily made by subjecting for example electroless plating and electrolytic plating.
【0022】 [0022]
(G)次に、銅箔2、12に対する選択的エッチング処理を同時又は所定の順序で施すことにより配線膜2a、2a、・・・、12a、12a、・・・を形成し、その後、配線膜2a、2a、・・・、12a、12a、・・・に電子部品18、18、・・・の電極を接続することにより電子部品18、18、・・・を搭載する。 (G) Next, the wiring layer 2a by applying a selective etch process for copper 2,12 simultaneously or in a predetermined order, 2a, formed ..., 12a, 12a, a ..., then wiring film 2a, 2a, ..., 12a, 12a, the electronic components 18, 18, ..., the electronic components 18, 18 by connecting the electrodes of ..., equipped with .... 図1(G)は電子部品の搭載後の状態を示す。 Figure 1 (G) shows the state after mounting the electronic components. この図1(G)における、20が本発明に係る電子部品実装装置の第1の実施の形態例を示す。 In FIG. 1 (G), shows a configuration example of a first embodiment of the electronic component mounting apparatus according to 20 the present invention. 尚、本実施の形態例では、両面に電子部品18が搭載されていたが、片面のみに電子部品18を搭載するようにしても良い。 In the present embodiment, the electronic components 18 on both sides has been mounted, it may be only on one side so as to mount the electronic component 18.
【0023】 [0023]
このような電子部品実装装置20は、基板本体を構成する層間絶縁樹脂層10内にIC6を封止することができるので、回路の集積密度を顕著に高めることができる。 Such electronic component mounting apparatus 20, it is possible to seal the IC6 in the interlayer insulating resin layer 10 constituting the substrate main body, it is possible to increase the integration density of the circuit remarkably. 従って、従来のプリント配線基板の一方乃至双方の両主面に部材を取り付けるタイプのものに比較して顕著に回路の集積密度を高めることができる。 Therefore, it is possible to increase the integration density of significantly circuit compared to that of one or types of attaching the member to the both main surfaces of both the conventional printed wiring board.
そして、集積密度を高めることができることから、電子部品間の間隔をより短くすることが可能となり、延いては、電子部品間を互いに接続する配線膜の長さ(配線長)を短くすることが可能となり、延いては、高周波数特性、高速性を高め、性能の向上を図ることができる。 Then, since it is possible to increase the integration density, it is possible to shorten the distance between electronic components, and by extension, be the length of the wiring film for connecting the electronic components to each other (wire length) shorter possible and become, by extension, the high frequency characteristics, a high speed increase, it is possible to improve the performance.
【0024】 [0024]
そして、ベアのIC6を例えばベアマウンタ等により精確に位置決めしたら直ぐにその電極8と金属部材5のバンプ4、4、・・・とを接続して位置関係を強固に固定し、その後、その位置関係を強固に固定した状態で層間絶縁樹脂層10を形成してそのIC6を封止するので、図14に示す従来例におけるような、ICb、b、・・・が、サポート板a上に位置決めされた後、樹脂cが形成されそれにより封止されるまでの間に位置ずれを生じるというおそれは、ない。 Then, the bumps 4, 4 Soon the electrodes 8 and the metal member 5 After precisely positioned by the IC6 bare example Beamaunta like, connects the ... firmly fix the positional relationship, then the positional relationship because sealing the IC6 with an interlayer insulating resin layer 10 while firmly fixed, as in the conventional example shown in FIG. 14, ICb, b, · · · is positioned on the support plate a after, fear that the resin c is formed resulting in positional deviation between the time thereby sealed is not.
【0025】 [0025]
また、図14に示す従来例によれば、樹脂cとICbとの熱膨張係数の違いにより、配線膜e、e、・・・の樹脂cとICbとの境界部分f、f、・・・に熱応力による断線等が生じ易いという問題があるが、本実施の形態例20によれば、IC6が樹脂10中に深く埋もれており、配線膜12a、12a、・・・に樹脂10とIC6との熱膨張係数の違いによる熱応力が加わるおそれがなく、そのような問題は生じ得ない。 Further, according to the conventional example shown in FIG. 14, the difference in thermal expansion coefficient between the resin c and ICb, wiring film e, e, boundary f between ... resin c and ICb, f, ... there are broken due to thermal stress or the like is liable to occur, according to this embodiment 20, IC 6 are buried deep in the resin 10, wiring layer 12a, 12a, and the resin 10 in · · · IC 6 there is no possibility that the thermal stress is applied due to a difference in thermal expansion coefficient between, such problems can not occur.
また、図14に示す従来例によれば、銅箔dを選択的にエッチングすることにより配線膜e、e、・・・を形成する際に、樹脂cとICbとの境界に沿ってエッチング液が浸透してしまい、封止効果が低減するおそれがあるが、本実施の形態例20によれば、樹脂10とIC6との境界が樹脂10外部に露出していないので、銅箔2、12を選択的にエッチングするときにエッチング液が樹脂10とIC6との境界に沿って樹脂10内に深く浸透するおそれもない。 Further, according to the conventional example shown in FIG. 14, the wiring film e by selectively etching the copper foil d, e, when forming a ... etchant along the boundary between the resin c and ICb there will penetrate, but there is a possibility that the sealing effect is reduced, according to this embodiment 20, since the boundary between the resin 10 and IC6 is not exposed to the resin 10 outside, the copper foil 2, 12 no risk of etchant when selectively etched to penetrate deep into the resin 10 along the boundary between the resin 10 IC 6 a.
【0026】 [0026]
(第1の変形例) (First Modification)
図2(A)、(B)は図1に示した製造方法の第1の変形例の要部を工程順に示す断面図である。 Figure 2 (A), (B) is a sectional view showing a main part of a first modification of the manufacturing method shown in FIG. 1 in order of steps.
(A)銅箔2の一方の主面にバンプ4、4、・・・を形成した金属部材5のバンプ形成側の面に、図2(A)に示すように、バンプ4の高さよりも薄いバンプ保護絶縁樹脂層10aを形成する。 (A) bumps on one main surface of the copper foil 2 4,4, on the surface of the bump formation side of the metal member 5 formed with ..., as shown in FIG. 2 (A), than the height of bumps 4 to form a thin bump protective insulating resin layer 10a.
(B)その後、図2(B)に示すように、各バンプ4、4、・・・の露出した頂部にベアのIC6の各電極8、8、・・・を接続する。 (B) Thereafter, as shown in FIG. 2 (B), the bumps 4 and 4, each of the electrodes 8,8 Bear IC6 to exposed top of ..., connecting ....
【0027】 [0027]
その後は、図1に示した製造方法と同じ工程を行う。 Thereafter, the same steps as the manufacturing method shown in FIG.
この第1の変形例によれば、微細なるが故に折れたり曲がったりし易いバンプ4、4、・・・がIC6搭載前に或いは搭載の際に折れたり、曲がったりすることを層間絶縁樹脂層10aにより防止することができ、延いては、不良率の低減、信頼性の向上を図ることができる。 According to the first modification, easy bump 4,4 broken or bent because although micronization, or broken during ... are prior to or mounted mounting IC 6, an interlayer insulating resin layer to bend can be prevented by 10a, by extension, it is possible to reduce the failure rate, improve the reliability.
【0028】 [0028]
(第2の変形例) (Second Modification)
図3(A)〜(C)は図1に示した製造方法の第2の変形例の要部を工程順に示す断面図である。 Figure 3 (A) ~ (C) is a sectional view showing a main part of a second modification of the manufacturing method shown in FIG. 1 in order of steps.
(A)金属部材5にIC6を搭載した後、図3(A)に示すように、層間絶縁樹脂層として、IC6を逃げる逃げ孔10hを有するフィルム状の樹脂10を用意し、その逃げ孔10hがIC6と位置整合するようにその樹脂10を金属部材5上に臨ませる。 (A) after mounting the IC6 to the metal member 5, as shown in FIG. 3 (A), an interlayer insulating resin layer, providing a film-like resin 10 having a relief hole 10h escaping the IC6, its escape holes 10h There the resin 10 to be aligned with IC6 to face on the metal member 5. 尚、金属部材5はバンプ4の高さより薄いバンプ保護絶縁樹脂層10aが形成されていてもいなくても良い。 The metal member 5 may or may not be thin bump protective insulating resin layer 10a than the height of the bumps 4 are formed.
【0029】 [0029]
(B)次に、図3(B)に示すように、層間絶縁樹脂層10を金属部材5のバンプ形成面上に位置させる。 (B) Next, as shown in FIG. 3 (B), to position the interlayer insulating resin layer 10 on the bump formation surface of the metal member 5.
(C)その後、圧着処理すると、圧着処理により生じた層間絶縁樹脂層10の流動性により、図3(C)に示すように、IC6を覆った状態になり、硬化すると封止した状態になる。 (C) Thereafter, when the crimping process, the fluidity of the interlayer insulating resin layer 10 caused by the pressure bonding process, as shown in FIG. 3 (C), is ready for covering the IC 6, in a state of sealing when cured .
【0030】 [0030]
その後は、図1に示した製造方法と同じ工程を経て電子部品実装装置20を得る。 Thereafter, to obtain an electronic component mounting apparatus 20 through the same process as the manufacturing method shown in FIG.
このような変形例によれば、層間絶縁樹脂層10を形成するために、フィルム状の樹脂をあてがうときに、その樹脂によりベアのIC6が損傷を受けるおそれをなくすことができる。 According to this modified example, in order to form the interlayer insulating resin layer 10, when Ategau the filmy resin by the resin IC6 Bear can be eliminated the risk of damage.
【0031】 [0031]
(第2の実施の形態例) (Embodiment of the second embodiment)
図4は本発明に係る電子部品実装装置の第2の実施の形態例20aを示す断面図である。 Figure 4 is a sectional view showing a second embodiment 20a of the electronic component mounting apparatus according to the present invention. 本実施の形態例20aは、同じ領域内に2個のベアIC6、6が背中合わせの向きで上下に離間して重なるように層間絶縁樹脂層10内に封止されるように集積度を高めた点で図1(G)に示す電子部品実装装置20と異なっている。 Embodiment 20a of the present embodiment, the two bare IC6,6 higher integration and to be sealed in the interlayer insulating resin layer 10 so as to overlap at a distance from each other in up and down in a back-to-back orientation within the same region It is different from the electronic component mounting apparatus 20 shown in FIG. 1 (G) at a point. これにより電子部品実装装置の単位専有面積当たりの回路の集積度を略倍増することができる。 Thus the degree of integration of circuits per unit area occupied by the electronic component mounting apparatus can be substantially doubled.
【0032】 [0032]
図5(A)〜(C)は図4に示した電子部品実装装置20aの製造方法の要部を工程順に示す断面図である。 Figure 5 (A) ~ (C) is a sectional view showing a main portion of a manufacturing method of an electronic component mounting apparatus 20a shown in FIG. 4 in the order of steps.
(A)バンプ4、4、・・・にて電極8、8、・・・を介してベアのIC6、6、・・・が搭載された金属部材5を一対5a、5bを用意し、その一方5aのバンプ形成側の面に層間絶縁樹脂層10を圧着処理により該IC6、6、・・・を封止するように形成し、他方の金属部材5bをIC6、6、・・・の搭載側を一方の金属部材5aに向けて、所定の位置関係に位置合わせして臨ませる。 (A) bump 4,4, electrodes 8,8 at ..., IC6,6 Bear through ..., the metal member 5 ... are mounted to prepared a pair 5a, 5b, its Meanwhile the IC6,6 by pressure bonding treatment interlayer insulating resin layer 10 on the surface of the bump formation side 5a, formed so as to seal ..., mounting the other metal member 5b IC6,6, ... of toward the side on one of the metal members 5a, to face and aligned in a predetermined positional relationship. 図5(A)はその状態を示す。 5 (A) shows the state.
【0033】 [0033]
(B)次に、層間絶縁樹脂層10に対して加熱処理を施して軟化させながら上記他方の金属部材5bを金属部材5aに近接させ、その金属部材5bのIC6、6、・・・を該層間絶縁樹脂層10内に埋もれ、該樹脂層10によって封止された状態にする。 (B) Next, the other metal member 5b is brought close to the metal member 5a while softening heat treatment is performed with respect to interlayer insulating resin layer 10, IC6,6 of the metal member 5b, a ... the buried in the interlayer insulating resin layer 10, a state sealed by the resin layer 10. 図5(B)はその封止された状態を示す。 FIG. 5 (B) shows the sealed state.
【0034】 [0034]
(C)次に、図5(C)に示すように、樹脂層10に貫通孔14を形成し、更に、導電膜16を形成する。 (C) Next, as shown in FIG. 5 (C), a through hole 14 formed in the resin layer 10, further, a conductive film 16. その後は、例えば図1に示す製造方法と同じ工程を行う。 Thereafter, the same steps as the manufacturing method shown in FIG. 1, for example. すると、図4に示す電子部品実装装置20aが出来上がる。 Then, it is ready electronic component mounting apparatus 20a shown in FIG.
【0035】 [0035]
(第1の変形例) (First Modification)
図6は図4に示した電子部品実装装置の第1の変形例20bを示す断面図である。 6 is a sectional view showing a first modification 20b of the electronic component mounting apparatus shown in FIG. 本変形例20aは、図4に示した電子部品実装装置20bとは、一つの領域内に存するIC6は一個であり、上面(反電極側の面)が上向きに搭載されたIC6aと下面(電極側の面)が上向きに搭載されたIC6bを有するように層間絶縁樹脂層10に封止してなる点で異なる。 This modification 20a, the electronic component mounting apparatus 20b shown in FIG. 4, IC 6 existing in one region is one, IC 6a and a lower surface (electrode upper surface (the surface of the counter-electrode side) is upwardly mounted to have a IC6b the surface on the side) is upwardly mounted differs in that by encapsulating the interlayer insulating resin layer 10. このようにすれば、電子部品実装装置の単位専有面積当たりの回路の集積度を高めることは必ずしもできないが、IC6aの電極が下側の配線膜と多く接続され、IC6bの電極が上側の配線膜と多く接続される場合には比較的配線長を短くしつつ多くのIC6を搭載することができ、配線長が全体的に長くならないようにすることが容易に為し得る。 By this way, it is not always improved integration of circuits per unit area occupied by the electronic component mounting apparatus, is connected lot IC6a electrode and the lower wiring layer, upper IC6b electrode wiring films and is able to pack more IC6 while shortening relatively wiring length when it is often connected, that the wiring length are prevented from becoming totally long can easily None.
【0036】 [0036]
図7(A)〜(C)は図6に示した電子部品実装装置20bの製造方法の要部を工程順に示す断面図である。 Figure 7 (A) ~ (C) is a sectional view showing a main portion of a manufacturing method of an electronic component mounting apparatus 20b shown in FIG. 6 in the order of steps.
(A)バンプ4、4、・・・にて電極8、8、・・・を介してベアのIC6、6、・・・が搭載された金属部材5を一対5a、5bを用意し、その一方5aのバンプ形成側の面に層間絶縁樹脂層10を圧着処理により該IC6、6、・・・を封止するように形成し、他方の金属部材5bをIC6、6、・・・の搭載側を一方の金属部材5aに向けて、所定の位置関係に位置合わせして臨ませる。 (A) bump 4,4, electrodes 8,8 at ..., IC6,6 Bear through ..., the metal member 5 ... are mounted to prepared a pair 5a, 5b, its Meanwhile the IC6,6 by pressure bonding treatment interlayer insulating resin layer 10 on the surface of the bump formation side 5a, formed so as to seal ..., mounting the other metal member 5b IC6,6, ... of toward the side on one of the metal members 5a, to face and aligned in a predetermined positional relationship. 図7(A)はその状態を示す。 Figure 7 (A) shows the state.
【0037】 [0037]
(B)次に、層間絶縁樹脂層10に対して加熱処理を施して軟化させながら上記他方の金属部材5bを金属部材5aに近接させ、その金属部材5bのIC6、6、・・・を該層間絶縁樹脂層10内に埋もれ、該樹脂層10によって封止された状態にする。 (B) Next, the other metal member 5b is brought close to the metal member 5a while softening heat treatment is performed with respect to interlayer insulating resin layer 10, IC6,6 of the metal member 5b, a ... the buried in the interlayer insulating resin layer 10, a state sealed by the resin layer 10. 図7(B)はその封止された状態を示す。 Figure 7 (B) illustrates the sealed state.
【0038】 [0038]
(C)次に、図7(C)に示すように、樹脂層10に貫通孔14を形成し、更に、導電膜16を形成する。 (C) Next, as shown in FIG. 7 (C), a through hole 14 formed in the resin layer 10, further, a conductive film 16. その後は、例えば図1に示す製造方法と同じ工程を行う。 Thereafter, the same steps as the manufacturing method shown in FIG. 1, for example. すると、図6に示す電子部品実装装置20bが出来上がる。 Then, be ready electronic component mounting apparatus 20b shown in FIG.
【0039】 [0039]
(第3の実施の形態例) (Embodiment of the third embodiment)
図8は本発明に係る電子部品実装装置の第3の実施の形態例を示す断面図である。 Figure 8 is a sectional view showing an embodiment of a third embodiment of the electronic component mounting apparatus according to the present invention. 本実施の形態例20cは層間絶縁樹脂層10の両面の配線膜間をスルーホールによってではなく、バンプ24、24・・・によって電気的に接続するようにしたものであり、貫通孔を形成し、無電解メッキ、電解メッキを形成するという面倒な工程を経ることなく層間接続するようにすることができるという利点を有する。 Embodiment 20c of the present embodiment is that where the inter-sided wiring films of the interlayer insulating resin layer 10 and not by the through hole, so as to electrically connect the bumps 24, 24, ..., a through hole is formed has the advantage that it can be adapted to the interlayer connection without a cumbersome step of electroless plating, to form the electrolytic plating. 18は一方の主面に搭載された電子部品である。 18 is an electronic component mounted on one main surface. 本実施の形態例20cにおいては一方の主面のみに形成されているが、双方の主面に搭載するようにしても良いことは言うまでもない。 While the embodiment 20c of the present embodiment is formed only on one main surface, it is needless to say that may be mounted on both major faces.
【0040】 [0040]
図9(A)、(B)は図8に示す電子部品実装装置20cの製造方法の要部を工程順に示す断面図である。 Figure 9 (A), (B) is a sectional view showing a main portion of a manufacturing method of an electronic component mounting apparatus 20c shown in FIG. 8 in the order of steps.
(A)図9(A)に示すように、バンプ4、4、・・・にて電極8、8、・・・を介してベアのIC6、6、・・・が搭載された金属部材5aと、層間絶縁樹脂層10の厚さと同じ高さの層間接続用バンプ24、24、・・・を銅箔2の一方の主面に形成し、そのバンプ24形成面に層間絶縁樹脂層10を形成した金属部材5cを用意し、該金属部材5cを、そのバンプ24形成面が金属部材5aのバンプ4形成面に所定の位置関係になるように位置決めして臨ませる。 (A) As shown in FIG. 9 (A), the bump 4,4, electrodes 8,8 at ..., through ... bare IC6,6, metal ... are mounted member 5a When the interlayer connection bumps 24, 24 the same height as the thickness of the interlayer insulating resin layer 10, a ... is formed on one main surface of the copper foil 2, an interlayer insulating resin layer 10 on the bump 24 formation surface the formed metal member 5c is prepared, the metal member 5c, the bump 24 formation surface is to face and positioned so as to have a predetermined positional relationship to the bumps 4 formed surface of the metal member 5a. 図9(A)はその位置決めして臨ませた状態を示す。 Fig. 9 (A) shows a state in which face with their positioning.
【0041】 [0041]
(B)次に、図9(B)に示すように、層間絶縁樹脂層10に対する加熱処理を施して軟化させながら金属部材5aを金属部材5cに近接させ、バンプ24、24、・・・が金属部材5a 銅箔2に接続され、その層間絶縁樹脂層10によってベアのIC6、6、・・が封止され、金属部材5a及び5cの銅箔2・2間が絶縁された状態にする。 (B) Next, as shown in FIG. 9 (B), the metal member 5a is brought close to the metal member 5c while softening heat treatment is performed with respect to interlayer insulating resin layer 10, bumps 24, 24, ... are is connected to the copper foil 2 of the metal member 5a, IC6,6 bare by the interlayer insulating resin layer 10, ... is sealed, a state where the copper foil 2, 2 while is insulated metallic member 5a and 5c .
その後は、上下両面の銅箔2、2をパターニングして配線膜を形成し、更に、必要な電子部品18の搭載を行う。 Then, by patterning the copper foil 2, 2 upper and lower surfaces to form a wiring layer, further, it performs mounting of necessary electronic components 18. すると、図8に示す電子部品実装装置20cが出来上がる。 Then, it is ready electronic component mounting apparatus 20c shown in FIG.
【0042】 [0042]
(他の各種変形例) (Other various modifications)
尚、上記本発明に係る電子部品実装装置の第1乃至第3各実施の形態例20、20a〜20cにおいて、バンプ4、4、・・・とベアのIC6、6、・・・の電極8、8、・・・との接続が不可欠であるが、その接続において、そのバンプ4、4、・・・と電極8、8、・・・との間にACF等の異方性導電膜を介在させるようにしても良い。 In the first to third embodiment 20,20a~20c of each of the electronic component mounting apparatus according to the present invention, the bumps 4, 4, of ... and bare IC6,6, ... of the electrode 8 , 8, but it is essential to connect the., in that connection, the bumps 4, 4, ... and electrodes 8 and 8, the anisotropic conductive film ACF or the like between the ... it may be interposed.
また、バンプ4、4、・・・と電極8、8、・・・との接続は、ベアのIC6をチップマウンタにより位置決めし、その状態で適宜加圧することにより行うことができるが、その際に、超音波振動を加えるようにすると、接続性をより良好にすることができる。 The bump 4,4, ... and the electrodes 8 and 8, the connection between ... are, the IC6 bare positioned by a chip mounter can be carried out by applying appropriate pressure in that state, in which in, when so applying ultrasonic vibration, it can be made better connectivity.
【0043】 [0043]
更に、接続工程の直前に例えばチャンバー内にてバンプ4、4、・・・及び電極8、8、・・・の表面をクリーンにする処理をし、その後、上記接続をするようにすると、低い加圧力で良好な接続ができる。 Further, the bumps 4, 4 at just before the connection step for example in a chamber, ..., and electrodes 8 and 8, the surface of ... a process to clean, then when such that the connection, low it is a good connection with pressure.
更にまた、上記各種実施の形態例において、層間絶縁樹脂層10の一方の主面或いは双方の主面上に、厚膜或いは薄膜による抵抗素子、容量素子或いは誘導素子を形成するようにしても良いことは言うまでもない。 Furthermore, in the embodiment of the various embodiments, on one major surface or both major surfaces of the interlayer insulating resin layer 10, a thick film or thin film by the resistance element, it may be formed a capacitive element or an inductive element it goes without saying. 抵抗素子は、例えば銅箔として若干比抵抗の大きなものを用い、パターニングにより細くて長い(例えばジグザグ状にパターニングすることにより配線膜を長くする。)配線膜部分を形成することにより得ることができる。 Resistive element, for example, using a large slightly resistivity as copper foil, thinner (wiring film lengthening by patterning for example a zigzag shape.) Long by patterning can be obtained by forming a wiring layer portion .
【0044】 [0044]
また、容量素子は、薄膜或いは厚膜により例えば銅箔による下側電極を形成し、その下側電極を比較的誘電率の高い絶縁層により覆い、該絶縁層上に該下側電極とと対向する上側電極を形成することにより得ることができる。 The capacitor is to form the lower electrode by thin film or thick film according to, for example, copper foil, the lower electrode is covered with a relatively high dielectric constant insulating layer, and said lower electrode on the insulating layer and the counter it can be obtained by forming an upper electrode that. また、誘導素子は、厚膜又は薄膜により例えば渦巻き状のパターンを形成し、更に、絶縁膜として例えばセラミック粒子を含有した比較的透磁率の高い膜をその渦巻き状の膜間に介在するように形成することによっても得ることができる。 Further, the inductive element forms a thick or thin film by, for example, a spiral pattern, further, a relatively permeability high film containing e.g. ceramic particles as an insulating film so as to be interposed between the spiral membrane it can also be obtained by forming.
【0045】 [0045]
(第4の実施の形態例) (Embodiment of the fourth embodiment)
図10(A)〜(D)は本発明に係る第4の実施の形態例である、電子部品実装装置の製造方法を工程順に示す断面図である。 Figure 10 (A) ~ (D) is in the form of the fourth embodiment according to the present invention, is a cross-sectional view sequentially showing the steps of producing the electronic component mounting apparatus. 本実施の形態例は、後述する第5、第6の実施の形態例と同様に、半導体ウェハの状態で配線部分等との組付けをめるという点で、上述した第1乃至第3の実施の形態例とは異なり、製造効率を高めることができるという利点を有し、また、第1乃至第3の実施の形態例が図14に示した従来例と比較して優れた各利点も有する。 Embodiment of the present embodiment, the fifth will be described later, similarly to the embodiment of the sixth exemplary in that proceeding Mel the assembly of the wiring portion such as a state of the semiconductor wafer, first to 3 described above Unlike an exemplary embodiment, has the advantage that it is possible to enhance the production efficiency, also, each advantage first to third embodiments examples were superior to the conventional example shown in FIG. 14 also it has.
【0046】 [0046]
(A)図10(A)に示すように、銅箔52の一方の主表面に銅からなるバンプ54を形成した配線部分56の該バンプ54側の面に層間絶縁樹脂層58を該バンプ54、54、・・・に貫通されるようにして形成したものと、半導体ウェハ60を用意する。 (A) 10 (A), the one of the bumps 54 of the interlayer insulating resin layer 58 on the surface of the bump 54 side of the wiring portion 56 formed with bumps 54 made of copper on the main surface of the copper foil 52 , 54, as formed in the manner be penetrated in ..., a semiconductor wafer 60. 配線部分56は、複数の電子部品実装装置分の配線部分を一体に形成したものであり、また、半導体ウェハ60も複数の電子部品実装装置分のICを一体に形成したものである。 Wiring portions 56 are a plurality of wiring portions of the electronic component mounting apparatus minute but formed integrally and is obtained by forming integrally the semiconductor wafer 60 is also of a plurality of electronic component mounting apparatus minute IC.
【0047】 [0047]
(B)次に、図10(B)に示すように、上記配線部分56の各バンプ54、54、・・・を、上記半導体ウェハ60の各電極に接続する。 (B) Next, as shown in FIG. 10 (B), the bumps 54 of the wiring portion 56, a ..., connected to the electrodes of the semiconductor wafer 60.
(C)次に、図10(C)に示すように、上記銅箔52を選択的にエッチングすることにより配線膜52a、52、・・・を形成する。 (C) Next, as shown in FIG. 10 (C), the wiring layer 52a, 52 by selectively etching the copper foil 52 to form,.
【0048】 [0048]
(D)次に、上記半導体ウェハ60と、層間絶縁樹脂層58及び配線部分56をカットすることにより、個々の電子部品実装装置62、62、・・・に分離する。 (D) Next, the above-mentioned semiconductor wafer 60, by cutting the interlayer insulating resin layer 58 and the wiring portion 56, each electronic component mounting apparatus 62, 62, separated into ....
この電子部品実装装置62が本発明電子部品実装装置の実施の形態例の一つである。 The electronic component mounting apparatus 62 is one of the embodiment of the present invention an electronic component mounting apparatus.
このような実施の形態例によれば、電子部品であるIC60の電極と配線を直接接続するのではなく、バンプ58を介して接続するので、層間絶縁樹脂層58とIC60との熱膨張係数に違いがあってもその違いによる熱応力が配線に生じるおそれがなく、延いては配線の断線のおそれをなくすことができる。 According to this exemplary embodiment, instead of connecting the electrodes and wiring of an electronic component IC60 directly, so connected via the bumps 58, the thermal expansion coefficient between the interlayer insulating resin layer 58 and the IC60 difference is no possibility of causing a thermal stress due to the difference wiring even, by extension it is possible to eliminate the risk of disconnection of the wiring.
【0049】 [0049]
更には、IC60の電極と配線を直接接続する構造ではなく、バンプ58を介して接続するので、配線形成の際に、IC60と層間絶縁樹脂層58との境界が外部に露出していない。 Furthermore, rather than the structure for connecting directly the electrode and the wiring of the IC60, so connected via the bumps 58, in the wiring formation, a boundary between the IC60 and the interlayer insulating resin layer 58 is not exposed to the outside. 従って、配線形成の際にIC60と層間絶縁樹脂層58との境界を通じてエッチング液が該樹脂層58内部に侵入して封止効果が低下するおそれがなく、信頼度、耐久性が損なわれるおそれがない。 Therefore, there is no possibility that the etching solution sealing effect penetrates into the resin layer 58 is lowered through the boundary between the IC60 and the interlayer insulating resin layer 58 at the time of wiring formation, possibly reliability, durability is impaired Absent.
また、半導体ウェハ60単位で電子部品実装装置の製造を進め、最終的段階でカッティングにより個々の電子部品実装装置に分離することにより電子部品実装装置を得ることができ、半導体ウェハをカッティングしてチップに分離したものに配線部分を組み付ける場合に比較して、高い効率で電子部品実装装置の製造ができ、電子部品実装装置の低価格化を図ることができる。 Further, promoting the production of electronic component mounting apparatus in the semiconductor wafer 60 units by cutting the final stage it is possible to obtain an electronic component mounting apparatus by separating the individual electronic component mounting apparatus, and cutting the semiconductor wafer chip as compared with the case of assembling the wiring portion that is separated into can manufacture of electronic component mounting apparatus with high efficiency, it is possible to reduce the cost of the electronic component mounting apparatus.
【0050】 [0050]
図11(A)〜(D)は本発明に係る第5の実施の形態例である、電子部品実装装置の製造方法を工程順に示す断面図である。 Figure 11 (A) ~ (D) is a fifth embodiment of the embodiment of the present invention, it is a cross-sectional view sequentially showing the steps of producing the electronic component mounting apparatus.
(A)図10(A)、(B)に示したと同様の工程で、銅箔52のバンプ54、54、・・・を半導体ウェハ60の各電極に接続した状態を形成する。 (A) FIG. 10 (A), the similar process as shown in (B), a state of being connected to each electrode of the bumps 54, the semiconductor wafer 60 ... of the copper foil 52. 図11(A)はその状態を示す。 Figure 11 (A) shows the state.
【0051】 [0051]
(B)次に、上記銅箔52を選択的にエッチングすることにより、図11(B)に示すように、配線膜52a、52a、・・・を形成し、それに、図10(A)に示す配線部分と同様の構造の別の部材である配線部分56を用意し、図11(B)に示すように、その各バンプ54、54、・・・が対応する上記配線膜52a、52a、・・・と対向するように、半導体ウェハ60と接続された配線部分56に、別途用意した上記配線部分56を、これのバンプ54、54、・・・に貫通された状態の層間絶縁樹脂層58を介して臨ませる。 (B) Next, by selectively etching the copper foil 52, as shown in FIG. 11 (B), the wiring layer 52a, 52a, to form a ..., it, in FIG. 10 (A) providing a wire portion 56 which is another member of the same structure as the wiring portion shown, as shown in FIG. 11 (B), the wiring layer 52a of the respective bumps 54, 54, ... corresponding, 52a, so as to face the ..., the wiring part 56 connected to the semiconductor wafer 60, separately the wiring portion 56 which is prepared, this bump 54, the interlayer insulating resin layer in a state of being through the ... to face through the 58.
【0052】 [0052]
(C)次に、図11(C)に示すように、半導体ウェハ60と接続された配線部分56に、別途用意した上記配線部分56のバンプ54、54、・・・を接続し、その後、その配線部分56の銅箔52を選択的にエッチングすることにより配線膜52aを形成する。 (C) Next, as shown in FIG. 11 (C), the wiring portion 56 connected to the semiconductor wafer 60, the bump 54 of the wiring portion 56 which is separately prepared, connect ..., then, the wiring film 52a is formed by selectively etching the copper foil 52 of the wiring portion 56.
(D)次に、上記半導体ウェハ60と、層間絶縁樹脂層58、58及び配線部分56、56をカットすることにより、個々の電子部品実装装置62a、62a、・・・に分離する。 (D) Next, the above-mentioned semiconductor wafer 60, by cutting the interlayer insulating resin layer 58, 58 and the wiring portions 56, 56, separated individual electronic component mounting apparatus 62a, 62a, in ....
この分離された各電子部品実装装置62aも本発明に係る電子部品実装装置の実施の別の形態例である。 The separated each electronic component mounting apparatus 62a was also another form example of an electronic component mounting apparatus according to the present invention.
【0053】 [0053]
このような実施の形態例によれば、半導体ウェハ単位で電子部品実装装置の製造を進め、最終的段階でカッティングにより個々の電子部品実装装置に分離することにより電子部品実装装置を得ることができ、半導体ウェハをカッティングしてチップに分離したものに配線部分を組み付ける場合に比較して、高い効率で電子部品実装装置の製造ができ、電子部品実装装置の低価格化を図ることができるのみならず、配線部分56の銅箔52から形成された配線膜52aを複数層に形成することができ、例えば、第2層目の配線膜52a、52a、・・・によって一つのIC60aの電極相互の電気的接続を成すことが可能であり、IC60a内の一部の配線を配線部分56の配線膜52aに委ねることができ、IC60aの、或いは電子部品実 According to this embodiment example, advances the manufacture of electronic component mounting apparatus in a semiconductor wafer basis, cutting makes it possible to obtain an electronic component mounting apparatus by separating the individual electronic component mounting apparatus in the final stage , as compared with the case of assembling the wiring portion that is separated into chips by cutting the semiconductor wafer, if a high efficiency can be produced in an electronic component mounting apparatus, it can only reduce the cost of the electronic component mounting apparatus not, the wiring film 52a formed from the copper foil 52 of the wiring portion 56 can be formed in a plurality of layers, for example, second-layer wiring films 52a, 52a, one by ... electrode mutual IC60a it is possible to make the electrical connection, it is possible to delegate part of the wiring in IC60a wiring layer 52a of the wiring portion 56, the IC60a, or electronic component real 装置62aの設計の自由度を高めることができる。 It is possible to increase the freedom of design of the device 62a.
【0054】 [0054]
図12(A)〜(E)及び図13(F)、(G)は本発明に係る第6の実施の形態例である、電子部品実装装置の製造方法の工程(A)〜(G)を順に示す断面図である。 Figure 12 (A) ~ (E) and FIG. 13 (F), (G) is a sixth embodiment of the embodiment of the present invention, steps of a method for producing an electronic component mounting apparatus (A) ~ (G) the cross-sectional views illustrating in sequence.
(A)銅箔52の一方の主面にバンプ(第1のバンプ)54、54、・・・を形成した配線部分(第1の配線部分)56を用意し、そのバンプ54形成面に、層間絶縁樹脂層58を各バンプ54、54、・・・に貫通された状態で形成する。 (A) bumps on one main surface of the copper foil 52 (first bump) 54, 54, the wiring portion to form a ... prepared (first wiring part) 56, to the bump 54 formation surface, interlayer insulating resin layer 58 each bump 54 is formed in a state of being through the .... 図12(A)はその層間絶縁樹脂層54形成後の状態を示す【0055】 Figure 12 (A) is [0055] showing a state after the interlayer insulating resin layer 54 formed
(B)次に、上記バンプ(第1のバンプ)54、54、・・・に電子部品64、64、・・・の電極を接続することにより、図12(B)に示すように、配線部分(第1の配線部分)56に電子部品実装装置複数個分の電子部品64、64、・・・を搭載する。 (B) Next, the bump (first bump) 54, electronic components 64, 64 in., By connecting the electrodes of ..., as shown in FIG. 12 (B), wirings portion (first wiring part) 56 electronic component mounting apparatus a plurality minute electronic components 64, 64 to be mounted,.
(C)次に、図12(C)に示すように、上記電子部品64、64、・・・を搭載した配線部分56の電子部品64搭載側に、層間絶縁樹脂層72を介して、別の配線部分(第2の配線部分)66を臨ませる。 (C) Next, as shown in FIG. 12 (C), the electronic component 64, 64, the electronic component 64 mounted side of the wiring portion 56 provided with a ..., with an interlayer insulating resin layer 72, another portion of the wiring to face the (second wiring portions) 66.
【0055】 [0055]
該配線部分66は銅箔68の一方の主面にバンプ(第2のバンプ)70、70、・・・を形成したもので、該バンプ70、70、・・・は上記第1の配線部分56のバンプ(第1のバンプ)54よりも長さ(高さ)が電子部品64の厚さ以上長い(高い)。 Wiring portion 66 bumps on one main surface of the copper foil 68 (second bump) 70, 70, obtained by forming a., The bumps 70, 70, ... are the first wire portion 56 of the bump (first bump) 54 is also in length than (height) is longer than the thickness of the electronic component 64 (high). バンプ70、70、・・・は、配線部分56のバンプ54、54、・・・及びそれに電極が接続されて搭載された上記電子部品64と位置が逸れるように位置設定されている。 Bumps 70, 70, ... are, bumps 54 of the wiring portion 56, and is positioned such ... and it and the electronic component 64 on which electrodes are mounted are connected position deviates. そして、各バンプ70、70、・・・が配線部分56の電子部品64搭載側の面を向き、配線部分56・66間に層間絶縁樹脂層72が介在し、該配線部分56・66を位置合わせした状態で、配線部分56に配線部分66を臨ませるのである。 Then, the bumps 70, 70, ... are directed to the surface of the electronic component 64 mounted side of the wiring portion 56, and interposed interlayer insulating resin layer 72 between the wiring portions 56, 66, the position of the wiring portions 56, 66 in combined state, cause the wiring portion 56 faces the wiring portion 66.
【0056】 [0056]
(D)次に、図12(D)に示すように、層間絶縁樹脂層72を上記各第2のバンプ70、70、・・・で貫通しつつ、該バンプ70、70、・・・の先端が配線部分56の銅箔52のバンプ(第1のバンプ)形成面に接続させることにより、二つの配線部分56・66を一体化する。 (D) Next, as shown in FIG. 12 (D), the second bump 70, 70 each above the interlayer insulating resin layer 72 while penetrating in., The bumps 70, 70, ... of tip by connecting the bump (first bump) formed surface of the copper foil 52 of the wiring portion 56, to integrate the two wiring portions 56, 66. 72はその二つの配線部分56・66の銅箔52・68間の層間絶縁樹脂層72・58が互いに溶融してできた層間絶縁樹脂層で、銅箔52・68間において、バンプ70・54及び電子部品64相互間を絶縁分離し、更には、銅箔52・68を層間絶縁する。 72 an interlayer insulating resin layer interlayer insulating resin layer 72, 58 between the copper foil 52, 68 of the two wiring portions 56, 66 Deki by melting together, between the copper foil 52, 68, bumps 70, 54 and an electronic component 64 between each other dielectrically isolated, further, the interlayer insulating the copper foil 52, 68.
【0057】 [0057]
(E)次に、第2の配線部分66の銅箔68を選択的にエッチングすることにより配線膜68a、68a、・・・を形成すると共に、該各配線膜68a、68a、・・・形成側の面に、半導体ウェハ60を、自身の電極と各配線膜68a、68a、・・・が対応するように臨ませる。 (E) Next, the wiring layer 68a by selectively etching the copper foil 68 of the second wiring portion 66, 68a, to form a ..., respective wiring film 68a, 68a, ... formed the surface of the side, the semiconductor wafer 60, its electrodes and the wiring film 68a, 68a, · · · are to face to correspond. 図11(E)はその半導体ウェハ60を第1、第2の配線部分56・66を一体化したものに臨ませた状態を示す。 Figure 11 (E) shows a state in which to face the semiconductor wafer 60 to the first, obtained by integrating the second wiring portions 56, 66.
(F)次に、銅箔52を選択的にエッチングすることにより配線膜52a、52a、・・・を形成し、その後、図13(G)に示すように、半導体ウェハ60及び第1、第2の配線部分56・66を一体化したものをカッティングすることにより個々の電子部品実装装置62b、62b、・・・に分離する。 (F) Next, the wiring layer 52a by selectively etching the copper foil 52, 52a, to form a., Then, as shown in FIG. 13 (G), the semiconductor wafer 60 and the first and individual electronic component mounting apparatus 62b by cutting a formed by integrating the second wiring portions 56 · 66, 62b, separated into ....
【0058】 [0058]
このような実施の形態例によれば、半導体ウェハ単位で電子部品実装装置の製造を進め、最終的段階でカッティングにより個々の電子部品実装装置に分離することにより電子部品実装装置を得ることができ、半導体ウェハをカッティングしてチップに分離したものに配線部分を組み付ける場合に比較して、高い効率で電子部品実装装置の製造ができ、電子部品実装装置の低価格化を図ることができるのみならず、層間絶縁樹脂層72内に電子部品64を封止して内蔵することができ、IC60aとは別個に電子部品64を設けることができる。 According to this embodiment example, advances the manufacture of electronic component mounting apparatus in a semiconductor wafer basis, cutting makes it possible to obtain an electronic component mounting apparatus by separating the individual electronic component mounting apparatus in the final stage , as compared with the case of assembling the wiring portion that is separated into chips by cutting the semiconductor wafer, if a high efficiency can be produced in an electronic component mounting apparatus, it can only reduce the cost of the electronic component mounting apparatus not, can be incorporated to seal the electronic components 64 on the interlayer insulating resin layer 72 may be the IC60a separately provided electronic components 64.
このように、本発明は種々の形態で実施することができ、種々の変形例があり得る。 Thus, the present invention may be embodied in various forms, there can be various modifications.
【0059】 [0059]
【発明の効果】 【Effect of the invention】
請求項1の電子部品実装装置の製造方法によれば、 バンプを選択的に形成した金属部材の該各バンプに電子部品の各電極を接続することにより該電子部品を該金属部材への取り付けを行い、該金属部材の上記金属箔を露出させつつ、電子部品を、その配線膜との間の部分及び反電極側の部分を含め囲繞するように層間絶縁樹脂層を形成し、その上記金属部材と反対側の主面に金属箔を形成し、その後、上記層間絶縁樹脂層の両主面の金属箔を順次又は同時にパターニングすることにより配線膜を形成し、そして、前記層間絶縁樹脂層を、フィルム状の樹脂により形成することとし、その前記電子部品と対応する部分を切り欠いておくので、層間絶縁樹脂層を形成するために、フィルム状の樹脂をあてがうときに、その樹脂によりベアのICが According to the manufacturing method of the electronic component mounting apparatus of claim 1, the mounting of the electronic component to the metal member by connecting the electrodes of the electronic component to respective bumps of selectively forming metal member bumps performed, while exposing the metal foil of the metal member, an electronic component, an interlayer insulating resin layer so as to surround including the part and part of the counter-electrode side between the wiring layer, the said metal member and a metal foil formed on the main surface on the opposite side, then, the wiring film is formed by sequentially or simultaneously patterning the metal foil on both main surfaces of the interlayer insulating resin layer and the interlayer insulating resin layer, and be formed by a film-like resin, the previously cut out portions corresponding to the said electronic component in order to form the interlayer insulating resin layer, when Ategau the filmy resin, bare by the resin IC But 傷を受けるおそれを伴うことなく、電子部品実装装置を得ることができる Without danger of being scratched, it is possible to obtain an electronic component mounting apparatus.
【0060】 [0060]
請求項の電子部品実装装置の製造方法によれば、請求項の電子部品実装装置の製造方法において、前記金属部材の前記各バンプに電子部品の各電極を接続する前に、該金属部材のバンプ形成面に該各バンプの頂部が露出するような厚さのバンプ保護絶縁樹脂層を形成しておくので、電子部品の接続前におけるバンプの変形、損傷をそのバンプ保護絶縁樹脂層により防止することができるので、 請求項1の電子部品実装装置の製造方法による効果を奏するのみならず、電子部品の接続前におけるバンプの変形、損傷をそのバンプ保護絶縁樹脂層により防止することができる。 According to the manufacturing method of the electronic component mounting apparatus according to claim 2, in the manufacturing method of the electronic component mounting apparatus of claim 1, prior to connecting the respective electrodes of the electronic component to the respective bumps of the metal member, the metal member since the previously formed bumps protective insulating resin layer of thickness such that the top portion of each of the bump on the bump formation face is exposed preventing deformation of the bumps before connection of the electronic component by the bump protective insulating resin layer damage it is possible to not only an effect by the manufacturing method of the electronic component mounting apparatus of claim 1, deformation of the bumps before connection of electronic components, damage can be prevented by the bump protective insulating resin layer.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】(A)〜(G)は本発明に係る電子部品実装装置の第1の実施の形態例の製造方法を工程順に示す断面図であり、(G)がその第1の実施の形態例を示している。 [1] (A) ~ (G) is a sectional view sequentially showing the steps of producing the first embodiment of the electronic component mounting apparatus according to the present invention, (G) is of the first embodiment It shows an embodiment.
【図2】(A)、(B)は図1に示した製造方法の第1の変形例の要部を工程順に示す断面図である。 Figure 2 (A), (B) is a sectional view showing a main part of a first modification of the manufacturing method shown in FIG. 1 in order of steps.
【図3】(A)〜(C)は図1に示した製造方法の第2の変形例の要部を工程順に示す断面図である。 [3] (A) ~ (C) is a sectional view showing a main part of a second modification of the manufacturing method shown in FIG. 1 in order of steps.
【図4】 本発明に係る電子部品実装装置の第2の実施の形態例を示す断面図である。 It is a sectional view showing an embodiment of a second embodiment of the electronic component mounting apparatus according to the present invention; FIG.
【図5】(A)〜(C)は図4に示した第2の実施の形態例の製造方法の要部を工程順に示す断面図である。 [5] (A) ~ (C) is a sectional view showing a main portion of a manufacturing method of the second embodiment shown in FIG. 4 in the order of steps.
【図6】 本発明に係る電子部品実装装置の第3の実施の形態例を示す断面図である。 It is a sectional view showing an embodiment of a third embodiment of the electronic component mounting apparatus according to the present invention; FIG.
【図7】(A)〜(C)は図6に示した第3の実施の形態例の製造方法の要部を工程順に示す断面図である。 7 (A) ~ (C) is a sectional view showing a main portion of a manufacturing method of the third embodiment shown in FIG. 6 in the order of steps.
【図8】 本発明に係る電子部品実装装置の第4の実施の形態例を示す断面図である。 8 is a sectional view showing an embodiment of a fourth embodiment of the electronic component mounting apparatus according to the present invention.
【図9】(A)、(B)は図8に示した第3の実施の形態例の製造方法の要部を工程順に示す断面図である。 9 (A), (B) is a sectional view showing a main portion of a manufacturing method of the third embodiment shown in FIG. 8 in the order of steps.
【図10】(A)〜(D)は本発明に係る第4の実施の形態例である、電子部品実装装置の製造方法を工程順に示す断面図である。 [10] (A) ~ (D) is in the form of the fourth embodiment according to the present invention, is a cross-sectional view sequentially showing the steps of producing the electronic component mounting apparatus.
【図11】(A)〜(D)は本発明に係る第5の実施の形態例である、電子部品実装装置の製造方法を工程順に示す断面図である。 11 (A) ~ (D) is in the form of the fifth embodiment according to the present invention, is a cross-sectional view sequentially showing the steps of producing the electronic component mounting apparatus.
【図12】(A)〜(E)は本発明に係る第6の実施の形態例である、電子部品実装装置の製造方法の工程(A)〜(G)の内の(A)〜(E)を順に示す断面図である。 [12] (A) ~ (E) is a sixth embodiment of the embodiment of the present invention, (A) ~ of the process of the manufacturing method of the electronic component mounting apparatus (A) ~ (G) ( E) is a cross-sectional view shown in order.
【図13】(F)、(G)は本発明に係る第6の実施の形態例である、電子部品実装装置の製造方法の工程(A)〜(G)の内の(F)、(G)を順に示す断面図である。 13 (F), a sixth embodiment of the embodiment of according to (G) according to the present invention,, (F) of the process of the manufacturing method of the electronic component mounting apparatus (A) ~ (G) ( the G) is a sectional view showing sequentially.
【図14】(A)〜(E)は電子部品実装装置の従来例の一つの製造方法を工程順に示す断面図である。 [14] (A) ~ (E) is a sectional view showing one manufacturing process of a conventional example of an electronic component mounting apparatus in the order of processes.
【符号の説明】 DESCRIPTION OF SYMBOLS
2・・・金属箔(銅箔)、2a・・・配線膜、 2 ... metal foil (copper foil), 2a ··· wiring film,
4・・・バンプ(電子部品の電極と接続されるバンプ)、2a・・・配線部分、 4 ... bumps (bumps connected to the electrode of the electronic component), 2a ... wiring portion,
5・・・金属部材、6・・・電子部品(層間絶縁樹脂層中に封止される電子部品)、 5 ... metal member, 6 ... electronic components (electronic parts to be sealed in the interlayer insulating resin layer),
8・・・電極、10・・・層間絶縁樹脂層、10a・・・バンプ保護絶縁樹脂層、 8 ... electrode, 10 ... interlayer insulating resin layer, 10a ... bump protective insulating resin layer,
10h・・・逃げ孔、12・・・金属箔(銅箔)、12a・・・配線膜、 10h ... escape holes, 12 ... metal foil (copper foil), 12a ... wiring layer,
12a・・・配線部分、14・・・貫通孔、16・・・導電膜。 12a ... wiring portion, 14 ... through hole, 16 ... conductive film.

Claims (2)

  1. 金属箔の一方の主面に金属からなる略コニーデ状のバンプを選択的に形成した金属部材の該各バンプに電子部品の各電極を接続することにより該電子部品を該金属部材へ取り付け、 Mounting the electronic component to the metal member by connecting the electrodes of the electronic component to respective bumps of selectively forming metal member substantially volcano-shaped bumps made of metal on one main surface of the metal foil,
    上記金属部材の上記金属箔を露出させつつ、電子部品を、その配線膜との間の部分及び反電極側の部分を含め囲繞するように層間絶縁樹脂層を形成し、 While exposing the metal foil of the metal member, an electronic component, an interlayer insulating resin layer so as to surround including the part and part of the counter-electrode side between the wiring layer,
    上記層間絶縁樹脂層の上記金属部材と反対側の主面に金属箔を形成し、 The metal foil is formed on the opposite side of the main surface with the metal member of the interlayer insulating resin layer,
    その後、上記層間絶縁樹脂層の両主面の金属箔を順次又は同時にパターニングすることにより配線膜を形成する 電子部品実装装置の製造方法であって、 Then, a method of manufacturing an electronic component mounting apparatus for forming a wiring film by sequentially or simultaneously patterning the metal foil on both main surfaces of the interlayer insulating resin layer,
    前記層間絶縁樹脂層を、フィルム状の樹脂により形成することとし、 The interlayer insulating resin layer, and forming a film-like resin,
    更に、フィルム状の樹脂からなる該層間絶縁樹脂層の前記電子部品と対応する部分を切り欠いておき、これを、前記金属部材のバンプ形成面に、その切り欠いた部分が上記電子部品に整合するように位置合わせして重ねた状態で加熱処理することにより、前記金属部材の上記金属箔を露出させつつ上記電子部品をその配線膜との間の部分及び反電極側の部分を含め囲繞するように層間絶縁樹脂層の形成を行う ことを特徴とする電子部品実装装置の製造方法。 Further, in advance by cutting out the electronic component and the corresponding portion of the interlayer insulating resin layer having a film-like resin, aligning them, the bump formation surface of the metal member, notched portions thereof to the electronic component by heating in a state combined with superimposed position to surrounds including parts and portions of the anti-electrode side between the metal foil that wiring film of the electronic component while exposing the said metal member method of manufacturing an electronic component mounting apparatus and performs the formation of the interlayer insulating resin layer as.
  2. 前記金属部材の前記各バンプに電子部品の各電極を接続する前に、該金属部材のバンプ形成面に該各バンプの頂部が露出するような厚さのバンプ保護絶縁樹脂層を形成しておく ことを特徴とする請求項1記載の電子部品実装装置の製造方法。 Before connecting the respective electrodes of the electronic component to the respective bumps of the metal member, previously formed the thickness of the bump protective insulating resin layer such as the top of the respective bump to the bump formation surface of the metal member is exposed method of manufacturing an electronic component mounting apparatus according to claim 1, wherein a.
JP2002290544A 2002-10-03 2002-10-03 A method of manufacturing an electronic component mounting apparatus Expired - Fee Related JP4107932B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002290544A JP4107932B2 (en) 2002-10-03 2002-10-03 A method of manufacturing an electronic component mounting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002290544A JP4107932B2 (en) 2002-10-03 2002-10-03 A method of manufacturing an electronic component mounting apparatus

Publications (2)

Publication Number Publication Date
JP2004128230A JP2004128230A (en) 2004-04-22
JP4107932B2 true JP4107932B2 (en) 2008-06-25

Family

ID=32282359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002290544A Expired - Fee Related JP4107932B2 (en) 2002-10-03 2002-10-03 A method of manufacturing an electronic component mounting apparatus

Country Status (1)

Country Link
JP (1) JP4107932B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4945974B2 (en) * 2005-09-09 2012-06-06 大日本印刷株式会社 Component built-in wiring board
JP5130661B2 (en) * 2006-06-07 2013-01-30 大日本印刷株式会社 The wiring board, method of manufacturing the wiring board.
JP5130666B2 (en) * 2006-06-29 2013-01-30 大日本印刷株式会社 Component built-in wiring board
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles

Also Published As

Publication number Publication date
JP2004128230A (en) 2004-04-22

Similar Documents

Publication Publication Date Title
US7495179B2 (en) Components with posts and pads
US6399892B1 (en) CTE compensated chip interposer
US6140707A (en) Laminated integrated circuit package
CN1716587B (en) Interposer and a manufacturing method and a semiconductor device using the interposer
CN100483697C (en) Structure and method for fabrication of leadless multi-die carrier
CN101546759B (en) Method for manufacturing an electronic module and an electronic module
US7473988B2 (en) Wiring board construction including embedded ceramic capacitors(s)
JP2819284B2 (en) Stacked semiconductor package using the substrate as the substrate and a manufacturing method thereof for a semiconductor package
US7420128B2 (en) Electronic component embedded substrate and method for manufacturing the same
CN100596258C (en) Method for manufacturing a circuit board structure, and a circuit board structure
JP3492348B2 (en) Method of manufacturing a package for a semiconductor device
EP1615264B1 (en) Method of manufacturing an electronic parts packaging structure
JP4760930B2 (en) Ic mounting board, a multilayer printed wiring board, and a manufacturing method
KR101134123B1 (en) Semiconductor device
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP4387231B2 (en) Capacitor-mounted wiring board and its manufacturing method
KR101156657B1 (en) Method of manufacturing an electronic parts packaging structure
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
JP4510020B2 (en) A method of manufacturing an electronic module
JP4796057B2 (en) A method of manufacturing an electronic module
US5689091A (en) Multi-layer substrate structure
JP4079699B2 (en) Multi-layer printed circuit board
US5734560A (en) Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic sturctures including the cap
US5628852A (en) Method for manufacturing a polyimide multilayer wiring substrate
CN101065843B (en) Method for manufacturing an electronics module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050916

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070725

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees