JP4107932B2

JP4107932B2 - Manufacturing method of electronic component mounting apparatus

Info

Publication number: JP4107932B2
Application number: JP2002290544A
Authority: JP
Inventors: 唯知須賀; 洋大平; 健治大澤; 朝雄飯島
Original assignee: 唯知須賀; テセラ・インターコネクト・マテリアルズ，インコーポレイテッド
Priority date: 2002-10-03
Filing date: 2002-10-03
Publication date: 2008-06-25
Anticipated expiration: 2022-10-03
Also published as: JP2004128230A

Description

【０００１】
【発明の属する技術分野】
本発明は、電子部品実装装置の製造方法に関する。
【０００２】
【従来の技術】
各種電子部品、例えば抵抗素子、誘導素子或いは容量素子、整流素子（ダイオード）等の受動素子、或いは増幅素子（トランジスタ等）、半導体集積回路素子（ＩＣ）は、従来、プリント配線基板の一方又は両方の主面の配線膜に電極を半田付け等でボンディングするというような方法により搭載され、そのプリント配線基板が各種電子機器その他の機器類等に取り付けられるのが普通であった。
【０００３】
しかし、各種電子機器その他の機器類は小型化、多機能化の要求が強くなる一方であり、そのような要求に応えるには、電子部品の搭載密度を高める必要があるが、単にプリント配線基板の一方又は両方の主面の配線膜に電子部品の電極を半田付け等でボンディングするというような電子部品の搭載方法では、電子部品の搭載密度を高めることには大きな制約があり、電子部品の搭載密度を高める要求に充分に応えることが難しいのが実情である。
【０００４】
そして、電子部品の搭載密度を高めるという要求に応えることができないことは、単に、それを用いる電子機器等の機器類の小型化、高機能化に寄与できないと言う問題をもたらすのみならず、電子部品及びプリント配線基板の配線からなる電子回路の電気的特性、例えば高周波特性、高速性の向上という要求にも応えることが難しいという問題ももたらす。
【０００５】
即ち、電子部品、特にＩＣは種々の技術開発により極めて高周波数特性、高速性の向上が進んでいるが、それをプリント配線基板に高密度の搭載できないが故に、配線長が長くなり、寄生抵抗、寄生容量、寄生誘導が大きくなり、折角のＩＣの優れた電気的特性がプリント配線基板への搭載によって大きく損なわれてしまうという問題があったのである。
【０００６】
そのため、電子部品の高密度搭載のための各種試みが行われた。図１４はそのような試みの一例を工程順に示す断面図である。
（Ａ）図１４（Ａ）に示すように、ＩＣサポート板ａを用意し、その上に所定の位置関係で複数の電子部品、例えばＩＣｂ、ｂ、・・・を配置する。
【０００７】
（Ｂ）次に、図１４（Ｂ）に示すように、絶縁性樹脂ｃを、上記ＩＣサポート板ａ上に上記ＩＣｂ、ｂ、・・・を覆うように圧着する。これにより、ＩＣｂ、ｂ、・・・を絶縁性樹脂ｃで封止した状態にする。
（Ｃ）次に、図１４（Ｃ）に示すように、上記ＩＣサポート板ａを取り外す。
【０００８】
（Ｄ）次に、図１４（Ｄ）に示すように、上記絶縁性樹脂ｃ及びＩＣｂ、ｂ、・・・のＩＣサポート板ａを取り外すことにより露出した表面に銅箔ｄをスパッタリング或いはメッキ等により形成する。
（Ｅ）次に、上記銅箔ｄをパターニング（選択的エッチング）することにより、図１４（Ｅ）に示すように、配線膜ｅ、ｅ、・・・を形成する。
【０００９】
このような技術によれば、プリント配線基板の本体を成す絶縁層に相当する絶縁樹脂層ｃ内にＩＣｂ、ｂ、・・・を埋め込むことができ、その分、小型化、高集積化を図ることができる。また、高密度実装ができるが故に、ＩＣｂ、ｂ、・・・相互間、或いは外部と各ＩＣｂ、ｂ・・・間を結ぶ配線の長さを比較的短くできるので、実装した状態におけるＩＣｂ、ｂ、・・・及び配線からなる回路の各種電気的特性、例えば高周波特性、高速性を改善することができるという利点があった。
【００１０】
【発明が解決しようとする課題】
しかしながら、図１４に示す従来技術には下記の問題があった。
第１の問題は、配線膜ｅ、ｅ、・・・が、ＩＣｂと絶縁樹脂層ｃとの境界の近傍にあたる部分［図１４（Ｅ）のｆ参照］にて断線が生じ易いという問題である。これは、ＩＣｂと絶縁樹脂層ｃとの熱膨張係数が異なることから製造過程における、或いは使用時における温度変化により熱応力が配線膜ｅ、ｅ、・・・の上記ｆの部分に生じることに起因すると考えられる。
【００１１】
第２の問題は、ＩＣサポート板ａ上に置いたＩＣｂ、ｂ、・・・が位置ずれし易く、各ＩＣｂ、ｂ、・・・を、その間の位置関係が精確に設定通りになるように位置決めして樹脂ｃにより封止することが難しく、不良品が生じ易いという問題である。
即ち、ＩＣサポート板ａ上に各ＩＣｂ、ｂ、・・・を所定の位置関係に精確に置くことは現在の技術では可能ではあるが、しかし、その位置決めされたＩＣｂ、ｂ、・・・を絶縁樹脂層ｃで樹脂封止するまで各ＩＣｂ、ｂ、・・・の位置をＩＣサポート板ａ上にて動かないように保つ有効な手段がなく、また、絶縁樹脂層ｃで樹脂封止する過程でもＩＣｂ、ｂ、・・・の位置がずれる可能性がある。従って、各ＩＣｂ、ｂ、・・・を、その間の位置関係が精確に設定通りになるように位置決めして樹脂ｃにより封止することが難しいという問題が生じるのである。
【００１２】
第３の問題は、配線膜ｅ、ｅ、・・・を形成すべく、銅箔ｄを選択的にエッチングするときに、エッチング液がＩＣｂと絶縁樹脂層ｃとの境界に染み込み易く、染みこんだ場合、封止効果が低下し信頼性が低くなるおそれがあるという問題である。
これは、電子部品実装装置としての信頼性を低くする大きな要因となるので、看過できない問題である。
【００１３】
第４の問題は、より一層の多層配線化が難しいという問題である。電子部品実装装置にはより一層の高集積化、高密度化が要求され、それに応えるには電子部品実装装置の多層配線化が有効と思われるが、上記従来技術によれば、多層配線化が難しく、より一層の高集積化、高密度化の要求に応える可能性が低いのである。
【００１４】
本発明はこのような問題点を解決すべく為されたものであり、電子部品の実装密度を高くし、配線長を短くして高周波特性、高速性等の特性を高くし、且つ信頼度を高くし、更に、ベアのＩＣの損傷を伴うことなくＩＣの実装ができる電子部品実装装置の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
請求項１の電子部品実装装置の製造方法は、金属箔の一方の主面に金属からなる略コニーデ状のバンプを選択的に形成した金属部材の該各バンプに電子部品の各電極を接続することにより該電子部品を該金属部材へ取り付け、上記金属部材の上記金属箔を露出させつつ、電子部品を、その配線膜との間の部分及び反電極側の部分を含め囲繞するように層間絶縁樹脂層を形成し、上記層間絶縁樹脂層の上記金属部材と反対側の主面に金属箔を形成し、その後、上記層間絶縁樹脂層の両主面の金属箔を順次又は同時にパターニングすることにより配線膜を形成する電子部品実装装置の製造方法であって、前記層間絶縁樹脂層を、フィルム状の樹脂により形成することとし、更に、フィルム状の樹脂からなる該層間絶縁樹脂層の前記電子部品と対応する部分を切り欠いておき、これを、前記金属部材のバンプ形成面に、その切り欠いた部分が上記電子部品に整合するように位置合わせして重ねた状態で加熱処理することにより、前記金属部材の上記金属箔を露出させつつ上記電子部品をその配線膜との間の部分及び反電極側の部分を含め囲繞するように層間絶縁樹脂層の形成を行うことを特徴とする。
【００１６】
請求項２の電子部品実装装置の製造方法は、請求項１の電子部品実装装置の製造方法において、前記金属部材の前記各バンプに電子部品の各電極を接続する前に、該金属部材のバンプ形成面に該各バンプの頂部が露出するような厚さのバンプ保護絶縁樹脂層を形成しておくことを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明を図示実施の形態例に従って詳細に説明する。
【００１８】
（第１の実施の形態例）
図１（Ａ）〜（Ｇ）は本発明に係る電子部品実装装置の第１の実施の形態例の製造方法を工程順に示す断面図である。以下にこの製造方法について説明する。
（Ａ）図１（Ａ）に示すように、配線膜となる銅箔２の一方の主面に略コニーデ状の層間接続用のバンプ４、４、・・・を形成した金属部材５を用意する。
【００１９】
該部材５は例えば配線膜となる薄い銅層と、エッチングバリアとなる更に薄い例えばニッケル層と、バンプとなる比較的厚い銅層を積層した三層構造の金属板を用意し、そのバンプとなる比較的厚い銅層を選択的にエッチングすることによりバンプを形成し、その後、該バンプをマスクとしてニッケル膜をエッチングすることにより形成することができる。尚、このニッケル膜はバンプを形成するエッチングの際にエッチングバリアとして配線膜となる銅膜のエッチングを阻んだものであるが、もうその役割を終え、しかも今はバンプ間を相互にショートする存在なのでここで除去するのである。
また、該部材５は、単層構造の銅板を一方の主面側から選択的にハーフエッチング（銅板の板厚より適宜薄い深さのエッチング）をすること等によっても形成することができ、その形成方法には種々のものが考えられ得る。
【００２０】
（Ｂ）次に、図１（Ｂ）に示すように、ベアのＩＣ（半導体集積回路素子）６を、その各電極８、８、・・・がそれに対応するバンプ４、４、・・・の頂部上に位置するように位置決めし、その各電極８、８、・・・とバンプ４、４、・・・とを接合する。そのベアのＩＣ６の金属部材５への位置決めは例えばチップマウンタにより極めて精確に行うことができる。
（Ｃ）次に、図１（Ｃ）に示すように、上記金属部材５のバンプ４、４、・・・側の面に層間絶縁樹脂層１０を上記ベアＩＣ６を完全に封止するように圧着形成する。
【００２１】
（Ｄ）次に、図１（Ｄ）に示すように、上記層間絶縁樹脂層１０の主面上に配線膜となる銅箔１２を接着する。
（Ｅ）次に、図１（Ｅ）に示すように、上記銅箔２、１２を含め上記層間絶縁樹脂層１０を貫通する貫通孔１４を形成する。該貫通孔１４は層間接続用のスルーホールとなるものである。
（Ｆ）次に、図１（Ｆ）に示すように、上記貫通孔１４内面に金属からなる層間接続用導電層１６を形成する。この形成は、例えば無電解メッキ処理と電解メッキ処理を施すことにより容易に為すことができる。
【００２２】
（Ｇ）次に、銅箔２、１２に対する選択的エッチング処理を同時又は所定の順序で施すことにより配線膜２ａ、２ａ、・・・、１２ａ、１２ａ、・・・を形成し、その後、配線膜２ａ、２ａ、・・・、１２ａ、１２ａ、・・・に電子部品１８、１８、・・・の電極を接続することにより電子部品１８、１８、・・・を搭載する。図１（Ｇ）は電子部品の搭載後の状態を示す。この図１（Ｇ）における、２０が本発明に係る電子部品実装装置の第１の実施の形態例を示す。尚、本実施の形態例では、両面に電子部品１８が搭載されていたが、片面のみに電子部品１８を搭載するようにしても良い。
【００２３】
このような電子部品実装装置２０は、基板本体を構成する層間絶縁樹脂層１０内にＩＣ６を封止することができるので、回路の集積密度を顕著に高めることができる。従って、従来のプリント配線基板の一方乃至双方の両主面に部材を取り付けるタイプのものに比較して顕著に回路の集積密度を高めることができる。
そして、集積密度を高めることができることから、電子部品間の間隔をより短くすることが可能となり、延いては、電子部品間を互いに接続する配線膜の長さ（配線長）を短くすることが可能となり、延いては、高周波数特性、高速性を高め、性能の向上を図ることができる。
【００２４】
そして、ベアのＩＣ６を例えばベアマウンタ等により精確に位置決めしたら直ぐにその電極８と金属部材５のバンプ４、４、・・・とを接続して位置関係を強固に固定し、その後、その位置関係を強固に固定した状態で層間絶縁樹脂層１０を形成してそのＩＣ６を封止するので、図１４に示す従来例におけるような、ＩＣｂ、ｂ、・・・が、サポート板ａ上に位置決めされた後、樹脂ｃが形成されそれにより封止されるまでの間に位置ずれを生じるというおそれは、ない。
【００２５】
また、図１４に示す従来例によれば、樹脂ｃとＩＣｂとの熱膨張係数の違いにより、配線膜ｅ、ｅ、・・・の樹脂ｃとＩＣｂとの境界部分ｆ、ｆ、・・・に熱応力による断線等が生じ易いという問題があるが、本実施の形態例２０によれば、ＩＣ６が樹脂１０中に深く埋もれており、配線膜１２ａ、１２ａ、・・・に樹脂１０とＩＣ６との熱膨張係数の違いによる熱応力が加わるおそれがなく、そのような問題は生じ得ない。
また、図１４に示す従来例によれば、銅箔ｄを選択的にエッチングすることにより配線膜ｅ、ｅ、・・・を形成する際に、樹脂ｃとＩＣｂとの境界に沿ってエッチング液が浸透してしまい、封止効果が低減するおそれがあるが、本実施の形態例２０によれば、樹脂１０とＩＣ６との境界が樹脂１０外部に露出していないので、銅箔２、１２を選択的にエッチングするときにエッチング液が樹脂１０とＩＣ６との境界に沿って樹脂１０内に深く浸透するおそれもない。
【００２６】
（第１の変形例）
図２（Ａ）、（Ｂ）は図１に示した製造方法の第１の変形例の要部を工程順に示す断面図である。
（Ａ）銅箔２の一方の主面にバンプ４、４、・・・を形成した金属部材５のバンプ形成側の面に、図２（Ａ）に示すように、バンプ４の高さよりも薄いバンプ保護絶縁樹脂層１０ａを形成する。
（Ｂ）その後、図２（Ｂ）に示すように、各バンプ４、４、・・・の露出した頂部にベアのＩＣ６の各電極８、８、・・・を接続する。
【００２７】
その後は、図１に示した製造方法と同じ工程を行う。
この第１の変形例によれば、微細なるが故に折れたり曲がったりし易いバンプ４、４、・・・がＩＣ６搭載前に或いは搭載の際に折れたり、曲がったりすることを層間絶縁樹脂層１０ａにより防止することができ、延いては、不良率の低減、信頼性の向上を図ることができる。
【００２８】
（第２の変形例）
図３（Ａ）〜（Ｃ）は図１に示した製造方法の第２の変形例の要部を工程順に示す断面図である。
（Ａ）金属部材５にＩＣ６を搭載した後、図３（Ａ）に示すように、層間絶縁樹脂層として、ＩＣ６を逃げる逃げ孔１０ｈを有するフィルム状の樹脂１０を用意し、その逃げ孔１０ｈがＩＣ６と位置整合するようにその樹脂１０を金属部材５上に臨ませる。尚、金属部材５はバンプ４の高さより薄いバンプ保護絶縁樹脂層１０ａが形成されていてもいなくても良い。
【００２９】
（Ｂ）次に、図３（Ｂ）に示すように、層間絶縁樹脂層１０を金属部材５のバンプ形成面上に位置させる。
（Ｃ）その後、圧着処理すると、圧着処理により生じた層間絶縁樹脂層１０の流動性により、図３（Ｃ）に示すように、ＩＣ６を覆った状態になり、硬化すると封止した状態になる。
【００３０】
その後は、図１に示した製造方法と同じ工程を経て電子部品実装装置２０を得る。
このような変形例によれば、層間絶縁樹脂層１０を形成するために、フィルム状の樹脂をあてがうときに、その樹脂によりベアのＩＣ６が損傷を受けるおそれをなくすことができる。
【００３１】
（第２の実施の形態例）
図４は本発明に係る電子部品実装装置の第２の実施の形態例２０ａを示す断面図である。本実施の形態例２０ａは、同じ領域内に２個のベアＩＣ６、６が背中合わせの向きで上下に離間して重なるように層間絶縁樹脂層１０内に封止されるように集積度を高めた点で図１（Ｇ）に示す電子部品実装装置２０と異なっている。これにより電子部品実装装置の単位専有面積当たりの回路の集積度を略倍増することができる。
【００３２】
図５（Ａ）〜（Ｃ）は図４に示した電子部品実装装置２０ａの製造方法の要部を工程順に示す断面図である。
（Ａ）バンプ４、４、・・・にて電極８、８、・・・を介してベアのＩＣ６、６、・・・が搭載された金属部材５を一対５ａ、５ｂを用意し、その一方５ａのバンプ形成側の面に層間絶縁樹脂層１０を圧着処理により該ＩＣ６、６、・・・を封止するように形成し、他方の金属部材５ｂをＩＣ６、６、・・・の搭載側を一方の金属部材５ａに向けて、所定の位置関係に位置合わせして臨ませる。図５（Ａ）はその状態を示す。
【００３３】
（Ｂ）次に、層間絶縁樹脂層１０に対して加熱処理を施して軟化させながら上記他方の金属部材５ｂを金属部材５ａに近接させ、その金属部材５ｂのＩＣ６、６、・・・を該層間絶縁樹脂層１０内に埋もれ、該樹脂層１０によって封止された状態にする。図５（Ｂ）はその封止された状態を示す。
【００３４】
（Ｃ）次に、図５（Ｃ）に示すように、樹脂層１０に貫通孔１４を形成し、更に、導電膜１６を形成する。その後は、例えば図１に示す製造方法と同じ工程を行う。すると、図４に示す電子部品実装装置２０ａが出来上がる。
【００３５】
（第１の変形例）
図６は図４に示した電子部品実装装置の第１の変形例２０ｂを示す断面図である。本変形例２０ａは、図４に示した電子部品実装装置２０ｂとは、一つの領域内に存するＩＣ６は一個であり、上面（反電極側の面）が上向きに搭載されたＩＣ６ａと下面（電極側の面）が上向きに搭載されたＩＣ６ｂを有するように層間絶縁樹脂層１０に封止してなる点で異なる。このようにすれば、電子部品実装装置の単位専有面積当たりの回路の集積度を高めることは必ずしもできないが、ＩＣ６ａの電極が下側の配線膜と多く接続され、ＩＣ６ｂの電極が上側の配線膜と多く接続される場合には比較的配線長を短くしつつ多くのＩＣ６を搭載することができ、配線長が全体的に長くならないようにすることが容易に為し得る。
【００３６】
図７（Ａ）〜（Ｃ）は図６に示した電子部品実装装置２０ｂの製造方法の要部を工程順に示す断面図である。
（Ａ）バンプ４、４、・・・にて電極８、８、・・・を介してベアのＩＣ６、６、・・・が搭載された金属部材５を一対５ａ、５ｂを用意し、その一方５ａのバンプ形成側の面に層間絶縁樹脂層１０を圧着処理により該ＩＣ６、６、・・・を封止するように形成し、他方の金属部材５ｂをＩＣ６、６、・・・の搭載側を一方の金属部材５ａに向けて、所定の位置関係に位置合わせして臨ませる。図７（Ａ）はその状態を示す。
【００３７】
（Ｂ）次に、層間絶縁樹脂層１０に対して加熱処理を施して軟化させながら上記他方の金属部材５ｂを金属部材５ａに近接させ、その金属部材５ｂのＩＣ６、６、・・・を該層間絶縁樹脂層１０内に埋もれ、該樹脂層１０によって封止された状態にする。図７（Ｂ）はその封止された状態を示す。
【００３８】
（Ｃ）次に、図７（Ｃ）に示すように、樹脂層１０に貫通孔１４を形成し、更に、導電膜１６を形成する。その後は、例えば図１に示す製造方法と同じ工程を行う。すると、図６に示す電子部品実装装置２０ｂが出来上がる。
【００３９】
（第３の実施の形態例）
図８は本発明に係る電子部品実装装置の第３の実施の形態例を示す断面図である。本実施の形態例２０ｃは層間絶縁樹脂層１０の両面の配線膜間をスルーホールによってではなく、バンプ２４、２４・・・によって電気的に接続するようにしたものであり、貫通孔を形成し、無電解メッキ、電解メッキを形成するという面倒な工程を経ることなく層間接続するようにすることができるという利点を有する。１８は一方の主面に搭載された電子部品である。本実施の形態例２０ｃにおいては一方の主面のみに形成されているが、双方の主面に搭載するようにしても良いことは言うまでもない。
【００４０】
図９（Ａ）、（Ｂ）は図８に示す電子部品実装装置２０ｃの製造方法の要部を工程順に示す断面図である。
（Ａ）図９（Ａ）に示すように、バンプ４、４、・・・にて電極８、８、・・・を介してベアのＩＣ６、６、・・・が搭載された金属部材５ａと、層間絶縁樹脂層１０の厚さと同じ高さの層間接続用バンプ２４、２４、・・・を銅箔２の一方の主面に形成し、そのバンプ２４形成面に層間絶縁樹脂層１０を形成した金属部材５ｃを用意し、該金属部材５ｃを、そのバンプ２４形成面が金属部材５ａのバンプ４形成面に所定の位置関係になるように位置決めして臨ませる。図９（Ａ）はその位置決めして臨ませた状態を示す。
【００４１】
（Ｂ）次に、図９（Ｂ）に示すように、層間絶縁樹脂層１０に対する加熱処理を施して軟化させながら金属部材５ａを金属部材５ｃに近接させ、バンプ２４、２４、・・・が金属部材５ａの銅箔２に接続され、その層間絶縁樹脂層１０によってベアのＩＣ６、６、・・が封止され、金属部材５ａ及び５ｃの銅箔２・２間が絶縁された状態にする。
その後は、上下両面の銅箔２、２をパターニングして配線膜を形成し、更に、必要な電子部品１８の搭載を行う。すると、図８に示す電子部品実装装置２０ｃが出来上がる。
【００４２】
（他の各種変形例）
尚、上記本発明に係る電子部品実装装置の第１乃至第３各実施の形態例２０、２０ａ〜２０ｃにおいて、バンプ４、４、・・・とベアのＩＣ６、６、・・・の電極８、８、・・・との接続が不可欠であるが、その接続において、そのバンプ４、４、・・・と電極８、８、・・・との間にＡＣＦ等の異方性導電膜を介在させるようにしても良い。
また、バンプ４、４、・・・と電極８、８、・・・との接続は、ベアのＩＣ６をチップマウンタにより位置決めし、その状態で適宜加圧することにより行うことができるが、その際に、超音波振動を加えるようにすると、接続性をより良好にすることができる。
【００４３】
更に、接続工程の直前に例えばチャンバー内にてバンプ４、４、・・・及び電極８、８、・・・の表面をクリーンにする処理をし、その後、上記接続をするようにすると、低い加圧力で良好な接続ができる。
更にまた、上記各種実施の形態例において、層間絶縁樹脂層１０の一方の主面或いは双方の主面上に、厚膜或いは薄膜による抵抗素子、容量素子或いは誘導素子を形成するようにしても良いことは言うまでもない。抵抗素子は、例えば銅箔として若干比抵抗の大きなものを用い、パターニングにより細くて長い（例えばジグザグ状にパターニングすることにより配線膜を長くする。）配線膜部分を形成することにより得ることができる。
【００４４】
また、容量素子は、薄膜或いは厚膜により例えば銅箔による下側電極を形成し、その下側電極を比較的誘電率の高い絶縁層により覆い、該絶縁層上に該下側電極とと対向する上側電極を形成することにより得ることができる。また、誘導素子は、厚膜又は薄膜により例えば渦巻き状のパターンを形成し、更に、絶縁膜として例えばセラミック粒子を含有した比較的透磁率の高い膜をその渦巻き状の膜間に介在するように形成することによっても得ることができる。
【００４５】
（第４の実施の形態例）
図１０（Ａ）〜（Ｄ）は本発明に係る第４の実施の形態例である、電子部品実装装置の製造方法を工程順に示す断面図である。本実施の形態例は、後述する第５、第６の実施の形態例と同様に、半導体ウェハの状態で配線部分等との組付けを進めるという点で、上述した第１乃至第３の実施の形態例とは異なり、製造効率を高めることができるという利点を有し、また、第１乃至第３の実施の形態例が図１４に示した従来例と比較して優れた各利点も有する。
【００４６】
（Ａ）図１０（Ａ）に示すように、銅箔５２の一方の主表面に銅からなるバンプ５４を形成した配線部分５６の該バンプ５４側の面に層間絶縁樹脂層５８を該バンプ５４、５４、・・・に貫通されるようにして形成したものと、半導体ウェハ６０を用意する。配線部分５６は、複数の電子部品実装装置分の配線部分を一体に形成したものであり、また、半導体ウェハ６０も複数の電子部品実装装置分のＩＣを一体に形成したものである。
【００４７】
（Ｂ）次に、図１０（Ｂ）に示すように、上記配線部分５６の各バンプ５４、５４、・・・を、上記半導体ウェハ６０の各電極に接続する。
（Ｃ）次に、図１０（Ｃ）に示すように、上記銅箔５２を選択的にエッチングすることにより配線膜５２ａ、５２、・・・を形成する。
【００４８】
（Ｄ）次に、上記半導体ウェハ６０と、層間絶縁樹脂層５８及び配線部分５６をカットすることにより、個々の電子部品実装装置６２、６２、・・・に分離する。
この電子部品実装装置６２が本発明電子部品実装装置の実施の形態例の一つである。
このような実施の形態例によれば、電子部品であるＩＣ６０の電極と配線を直接接続するのではなく、バンプ５８を介して接続するので、層間絶縁樹脂層５８とＩＣ６０との熱膨張係数に違いがあってもその違いによる熱応力が配線に生じるおそれがなく、延いては配線の断線のおそれをなくすことができる。
【００４９】
更には、ＩＣ６０の電極と配線を直接接続する構造ではなく、バンプ５８を介して接続するので、配線形成の際に、ＩＣ６０と層間絶縁樹脂層５８との境界が外部に露出していない。従って、配線形成の際にＩＣ６０と層間絶縁樹脂層５８との境界を通じてエッチング液が該樹脂層５８内部に侵入して封止効果が低下するおそれがなく、信頼度、耐久性が損なわれるおそれがない。
また、半導体ウェハ６０単位で電子部品実装装置の製造を進め、最終的段階でカッティングにより個々の電子部品実装装置に分離することにより電子部品実装装置を得ることができ、半導体ウェハをカッティングしてチップに分離したものに配線部分を組み付ける場合に比較して、高い効率で電子部品実装装置の製造ができ、電子部品実装装置の低価格化を図ることができる。
【００５０】
図１１（Ａ）〜（Ｄ）は本発明に係る第５の実施の形態例である、電子部品実装装置の製造方法を工程順に示す断面図である。
（Ａ）図１０（Ａ）、（Ｂ）に示したと同様の工程で、銅箔５２のバンプ５４、５４、・・・を半導体ウェハ６０の各電極に接続した状態を形成する。図１１（Ａ）はその状態を示す。
【００５１】
（Ｂ）次に、上記銅箔５２を選択的にエッチングすることにより、図１１（Ｂ）に示すように、配線膜５２ａ、５２ａ、・・・を形成し、それに、図１０（Ａ）に示す配線部分と同様の構造の別の部材である配線部分５６を用意し、図１１（Ｂ）に示すように、その各バンプ５４、５４、・・・が対応する上記配線膜５２ａ、５２ａ、・・・と対向するように、半導体ウェハ６０と接続された配線部分５６に、別途用意した上記配線部分５６を、これのバンプ５４、５４、・・・に貫通された状態の層間絶縁樹脂層５８を介して臨ませる。
【００５２】
（Ｃ）次に、図１１（Ｃ）に示すように、半導体ウェハ６０と接続された配線部分５６に、別途用意した上記配線部分５６のバンプ５４、５４、・・・を接続し、その後、その配線部分５６の銅箔５２を選択的にエッチングすることにより配線膜５２ａを形成する。
（Ｄ）次に、上記半導体ウェハ６０と、層間絶縁樹脂層５８、５８及び配線部分５６、５６をカットすることにより、個々の電子部品実装装置６２ａ、６２ａ、・・・に分離する。
この分離された各電子部品実装装置６２ａも本発明に係る電子部品実装装置の実施の別の形態例である。
【００５３】
このような実施の形態例によれば、半導体ウェハ単位で電子部品実装装置の製造を進め、最終的段階でカッティングにより個々の電子部品実装装置に分離することにより電子部品実装装置を得ることができ、半導体ウェハをカッティングしてチップに分離したものに配線部分を組み付ける場合に比較して、高い効率で電子部品実装装置の製造ができ、電子部品実装装置の低価格化を図ることができるのみならず、配線部分５６の銅箔５２から形成された配線膜５２ａを複数層に形成することができ、例えば、第２層目の配線膜５２ａ、５２ａ、・・・によって一つのＩＣ６０ａの電極相互の電気的接続を成すことが可能であり、ＩＣ６０ａ内の一部の配線を配線部分５６の配線膜５２ａに委ねることができ、ＩＣ６０ａの、或いは電子部品実装装置６２ａの設計の自由度を高めることができる。
【００５４】
図１２（Ａ）〜（Ｅ）及び図１３（Ｆ）、（Ｇ）は本発明に係る第６の実施の形態例である、電子部品実装装置の製造方法の工程（Ａ）〜（Ｇ）を順に示す断面図である。
（Ａ）銅箔５２の一方の主面にバンプ（第１のバンプ）５４、５４、・・・を形成した配線部分（第１の配線部分）５６を用意し、そのバンプ５４形成面に、層間絶縁樹脂層５８を各バンプ５４、５４、・・・に貫通された状態で形成する。図１２（Ａ）はその層間絶縁樹脂層５４形成後の状態を示す
【００５５】
（Ｂ）次に、上記バンプ（第１のバンプ）５４、５４、・・・に電子部品６４、６４、・・・の電極を接続することにより、図１２（Ｂ）に示すように、配線部分（第１の配線部分）５６に電子部品実装装置複数個分の電子部品６４、６４、・・・を搭載する。
（Ｃ）次に、図１２（Ｃ）に示すように、上記電子部品６４、６４、・・・を搭載した配線部分５６の電子部品６４搭載側に、層間絶縁樹脂層７２を介して、別の配線部分（第２の配線部分）６６を臨ませる。
【００５５】
該配線部分６６は銅箔６８の一方の主面にバンプ（第２のバンプ）７０、７０、・・・を形成したもので、該バンプ７０、７０、・・・は上記第１の配線部分５６のバンプ（第１のバンプ）５４よりも長さ（高さ）が電子部品６４の厚さ以上長い（高い）。バンプ７０、７０、・・・は、配線部分５６のバンプ５４、５４、・・・及びそれに電極が接続されて搭載された上記電子部品６４と位置が逸れるように位置設定されている。そして、各バンプ７０、７０、・・・が配線部分５６の電子部品６４搭載側の面を向き、配線部分５６・６６間に層間絶縁樹脂層７２が介在し、該配線部分５６・６６を位置合わせした状態で、配線部分５６に配線部分６６を臨ませるのである。
【００５６】
（Ｄ）次に、図１２（Ｄ）に示すように、層間絶縁樹脂層７２を上記各第２のバンプ７０、７０、・・・で貫通しつつ、該バンプ７０、７０、・・・の先端が配線部分５６の銅箔５２のバンプ（第１のバンプ）形成面に接続させることにより、二つの配線部分５６・６６を一体化する。７２はその二つの配線部分５６・６６の銅箔５２・６８間の層間絶縁樹脂層７２・５８が互いに溶融してできた層間絶縁樹脂層で、銅箔５２・６８間において、バンプ７０・５４及び電子部品６４相互間を絶縁分離し、更には、銅箔５２・６８を層間絶縁する。
【００５７】
（Ｅ）次に、第２の配線部分６６の銅箔６８を選択的にエッチングすることにより配線膜６８ａ、６８ａ、・・・を形成すると共に、該各配線膜６８ａ、６８ａ、・・・形成側の面に、半導体ウェハ６０を、自身の電極と各配線膜６８ａ、６８ａ、・・・が対応するように臨ませる。図１１（Ｅ）はその半導体ウェハ６０を第１、第２の配線部分５６・６６を一体化したものに臨ませた状態を示す。
（Ｆ）次に、銅箔５２を選択的にエッチングすることにより配線膜５２ａ、５２ａ、・・・を形成し、その後、図１３（Ｇ）に示すように、半導体ウェハ６０及び第１、第２の配線部分５６・６６を一体化したものをカッティングすることにより個々の電子部品実装装置６２ｂ、６２ｂ、・・・に分離する。
【００５８】
このような実施の形態例によれば、半導体ウェハ単位で電子部品実装装置の製造を進め、最終的段階でカッティングにより個々の電子部品実装装置に分離することにより電子部品実装装置を得ることができ、半導体ウェハをカッティングしてチップに分離したものに配線部分を組み付ける場合に比較して、高い効率で電子部品実装装置の製造ができ、電子部品実装装置の低価格化を図ることができるのみならず、層間絶縁樹脂層７２内に電子部品６４を封止して内蔵することができ、ＩＣ６０ａとは別個に電子部品６４を設けることができる。
このように、本発明は種々の形態で実施することができ、種々の変形例があり得る。
【００５９】
【発明の効果】
請求項１の電子部品実装装置の製造方法によれば、バンプを選択的に形成した金属部材の該各バンプに電子部品の各電極を接続することにより該電子部品を該金属部材への取り付けを行い、該金属部材の上記金属箔を露出させつつ、電子部品を、その配線膜との間の部分及び反電極側の部分を含め囲繞するように層間絶縁樹脂層を形成し、その上記金属部材と反対側の主面に金属箔を形成し、その後、上記層間絶縁樹脂層の両主面の金属箔を順次又は同時にパターニングすることにより配線膜を形成し、そして、前記層間絶縁樹脂層を、フィルム状の樹脂により形成することとし、その前記電子部品と対応する部分を切り欠いておくので、層間絶縁樹脂層を形成するために、フィルム状の樹脂をあてがうときに、その樹脂によりベアのＩＣが損傷を受けるおそれを伴うことなく、電子部品実装装置を得ることができる。
【００６０】
請求項２の電子部品実装装置の製造方法によれば、請求項１の電子部品実装装置の製造方法において、前記金属部材の前記各バンプに電子部品の各電極を接続する前に、該金属部材のバンプ形成面に該各バンプの頂部が露出するような厚さのバンプ保護絶縁樹脂層を形成しておくので、電子部品の接続前におけるバンプの変形、損傷をそのバンプ保護絶縁樹脂層により防止することができるので、請求項１の電子部品実装装置の製造方法による効果を奏するのみならず、電子部品の接続前におけるバンプの変形、損傷をそのバンプ保護絶縁樹脂層により防止することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｇ）は本発明に係る電子部品実装装置の第１の実施の形態例の製造方法を工程順に示す断面図であり、（Ｇ）がその第１の実施の形態例を示している。
【図２】（Ａ）、（Ｂ）は図１に示した製造方法の第１の変形例の要部を工程順に示す断面図である。
【図３】（Ａ）〜（Ｃ）は図１に示した製造方法の第２の変形例の要部を工程順に示す断面図である。
【図４】本発明に係る電子部品実装装置の第２の実施の形態例を示す断面図である。
【図５】（Ａ）〜（Ｃ）は図４に示した第２の実施の形態例の製造方法の要部を工程順に示す断面図である。
【図６】本発明に係る電子部品実装装置の第３の実施の形態例を示す断面図である。
【図７】（Ａ）〜（Ｃ）は図６に示した第３の実施の形態例の製造方法の要部を工程順に示す断面図である。
【図８】本発明に係る電子部品実装装置の第４の実施の形態例を示す断面図である。
【図９】（Ａ）、（Ｂ）は図８に示した第３の実施の形態例の製造方法の要部を工程順に示す断面図である。
【図１０】（Ａ）〜（Ｄ）は本発明に係る第４の実施の形態例である、電子部品実装装置の製造方法を工程順に示す断面図である。
【図１１】（Ａ）〜（Ｄ）は本発明に係る第５の実施の形態例である、電子部品実装装置の製造方法を工程順に示す断面図である。
【図１２】（Ａ）〜（Ｅ）は本発明に係る第６の実施の形態例である、電子部品実装装置の製造方法の工程（Ａ）〜（Ｇ）の内の（Ａ）〜（Ｅ）を順に示す断面図である。
【図１３】（Ｆ）、（Ｇ）は本発明に係る第６の実施の形態例である、電子部品実装装置の製造方法の工程（Ａ）〜（Ｇ）の内の（Ｆ）、（Ｇ）を順に示す断面図である。
【図１４】（Ａ）〜（Ｅ）は電子部品実装装置の従来例の一つの製造方法を工程順に示す断面図である。
【符号の説明】
２・・・金属箔（銅箔）、２ａ・・・配線膜、
４・・・バンプ（電子部品の電極と接続されるバンプ）、２ａ・・・配線部分、
５・・・金属部材、６・・・電子部品（層間絶縁樹脂層中に封止される電子部品）、
８・・・電極、１０・・・層間絶縁樹脂層、１０ａ・・・バンプ保護絶縁樹脂層、
１０ｈ・・・逃げ孔、１２・・・金属箔（銅箔）、１２ａ・・・配線膜、
１２ａ・・・配線部分、１４・・・貫通孔、１６・・・導電膜。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing an electronic component mounting apparatus.
[0002]
[Prior art]
Various electronic components such as resistive elements, inductive elements or capacitive elements, passive elements such as rectifier elements (diodes), amplifying elements (transistors etc.), and semiconductor integrated circuit elements (ICs) are conventionally one or both of printed wiring boards. In general, electrodes are mounted on a wiring film on the main surface of the substrate by soldering or the like, and the printed wiring board is usually attached to various electronic devices or other devices.
[0003]
However, various electronic devices and other devices are becoming increasingly demanded for miniaturization and multi-functionality. In order to meet such demands, it is necessary to increase the mounting density of electronic components. In the mounting method of an electronic component such as bonding the electrode of the electronic component to the wiring film on one or both of the main surfaces by soldering or the like , there is a great restriction on increasing the mounting density of the electronic component. The reality is that it is difficult to fully meet the demand for higher mounting density.
[0004]
And the failure to meet the demand to increase the mounting density of electronic components not only brings about the problem that it cannot contribute to the downsizing and higher functionality of electronic devices and the like that use the electronic components. There is also the problem that it is difficult to meet the demands for improving the electrical characteristics of electronic circuits composed of components and wiring of printed circuit boards, such as high frequency characteristics and high speed.
[0005]
In other words, electronic components, especially ICs, have improved extremely high frequency characteristics and high speed due to various technological developments, but they cannot be mounted on a printed wiring board at a high density, resulting in a long wiring length and parasitic resistance. There is a problem that parasitic capacitance and parasitic induction increase, and the excellent electrical characteristics of the IC at the corner are greatly impaired by mounting on the printed wiring board.
[0006]
Therefore, various attempts for high-density mounting of electronic components have been made. FIG. 14 is a cross-sectional view showing an example of such an attempt in the order of steps.
(A) As shown in FIG. 14A, an IC support plate a is prepared, and a plurality of electronic components, for example, ICb, b,.
[0007]
(B) Next, as shown in FIG. 14B, an insulating resin c is pressure-bonded onto the IC support plate a so as to cover the ICb, b,. Thereby, ICb, b,... Are sealed with the insulating resin c.
(C) Next, as shown in FIG. 14C, the IC support plate a is removed.
[0008]
(D) Next, as shown in FIG. 14 (D), the copper foil d is sputtered or plated on the surface exposed by removing the insulating resin c and the IC support plate a of ICb, b,... To form.
(E) Next, by patterning (selective etching) the copper foil d, wiring films e, e,... Are formed as shown in FIG.
[0009]
According to such a technique, ICb, b,... Can be embedded in the insulating resin layer c corresponding to the insulating layer constituting the main body of the printed wiring board, and accordingly, miniaturization and high integration are achieved. be able to. Further, since high-density mounting is possible, the length of the wiring connecting ICb, b,... Or between the outside and each ICb, b. There is an advantage that various electrical characteristics of the circuit composed of b,... and wiring, for example, high frequency characteristics and high speed can be improved.
[0010]
[Problems to be solved by the invention]
However, the prior art shown in FIG. 14 has the following problems.
The first problem is that the wiring films e, e,... Are likely to be disconnected at a portion near the boundary between the ICb and the insulating resin layer c (see f in FIG. 14E). . This is because the thermal expansion coefficient is different between the ICb and the insulating resin layer c, so that thermal stress is generated in the portion f of the wiring films e, e,. It is thought to be caused.
[0011]
The second problem is that the ICb, b,... Placed on the IC support plate a are easily displaced, and the positional relationship between the ICb, b,. This is a problem that it is difficult to position and seal with resin c, and defective products are likely to occur.
In other words, it is possible with the current technology to accurately place each ICb, b,... On the IC support plate a, but the positioned ICb, b,. There is no effective means for keeping the position of each ICb, b,... On the IC support plate a until the resin sealing is performed with the insulating resin layer c, and the resin sealing is performed with the insulating resin layer c. There is a possibility that the positions of ICb, b,. Therefore, there is a problem that it is difficult to position each ICb, b,... So that the positional relationship therebetween is exactly as set and to be sealed with the resin c.
[0012]
The third problem is that when the copper foil d is selectively etched to form the wiring films e, e,..., The etchant easily permeates the boundary between the ICb and the insulating resin layer c. In this case, there is a problem that the sealing effect is lowered and the reliability may be lowered.
This is a problem that cannot be overlooked because it is a major factor in reducing the reliability of the electronic component mounting apparatus.
[0013]
The fourth problem is that it is difficult to form a multilayer wiring. Electronic component mounting devices are required to have higher integration and higher density. To meet this demand, it is considered effective to make multilayer wiring of electronic component mounting devices. It is difficult, and the possibility of meeting the demand for higher integration and higher density is low.
[0014]
The present invention has been made to solve such problems. The mounting density of electronic components is increased, the wiring length is shortened, the characteristics such as high frequency characteristics and high speed are increased, and the reliability is improved. It is another object of the present invention to provide a method of manufacturing an electronic component mounting apparatus which can be mounted without causing damage to the bare IC .
[0015]
[Means for Solving the Problems]
The method of manufacturing an electronic component mounting apparatus according to claim 1 connects each electrode of the electronic component to each bump of a metal member in which a substantially conical bump made of metal is selectively formed on one main surface of the metal foil. In this way, the electronic component is attached to the metal member, while the metal foil of the metal member is exposed and the electronic component is surrounded by the interlayer insulation so as to surround the portion between the wiring film and the portion on the counter electrode side. By forming a resin layer, forming a metal foil on the main surface opposite to the metal member of the interlayer insulating resin layer, and then patterning the metal foils on both main surfaces of the interlayer insulating resin layer sequentially or simultaneously A method of manufacturing an electronic component mounting apparatus for forming a wiring film, wherein the interlayer insulating resin layer is formed of a film-like resin, and further the electronic component of the interlayer insulating resin layer made of a film-like resin Corresponding with The metal part is cut out and heat-treated in a state where the cut part is aligned and overlapped with the bump forming surface of the metal member so that the cut part is aligned with the electronic component. An interlayer insulating resin layer is formed so as to surround the electronic component including the portion between the wiring film and the portion on the counter electrode side while exposing the metal foil of the member.
[0016]
The method for manufacturing an electronic component mounting apparatus according to claim 2 is the method for manufacturing an electronic component mounting apparatus according to claim 1, wherein the bumps of the metal member are connected before the electrodes of the electronic component are connected to the bumps of the metal member. A bump protective insulating resin layer having a thickness such that the top of each bump is exposed on the formation surface is formed.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail according to embodiments shown in the drawings.
[0018]
(First embodiment)
1A to 1G are cross-sectional views showing a manufacturing method of the first embodiment of the electronic component mounting apparatus according to the present invention in the order of steps. This manufacturing method will be described below.
(A) As shown in FIG. 1 (A), a metal member 5 is prepared in which bumps 4, 4,... For substantially interlayer connection are formed on one main surface of a copper foil 2 to be a wiring film. To do.
[0019]
The member 5 is, for example, a three-layer metal plate in which a thin copper layer to be a wiring film, a further thin nickel layer to be an etching barrier, for example, and a relatively thick copper layer to be a bump are laminated. A bump can be formed by selectively etching a relatively thick copper layer, and then the nickel film can be etched using the bump as a mask. This nickel film prevents the etching of the copper film that becomes the wiring film as an etching barrier during the etching to form bumps, but it has already finished its role and now it is a short circuit between the bumps. So it is removed here.
The member 5 can also be formed by selectively half-etching a copper plate having a single layer structure from one main surface side (etching with a depth appropriately thinner than the thickness of the copper plate). Various formation methods can be considered.
[0020]
(B) Next, as shown in FIG. 1 (B), a bare IC (semiconductor integrated circuit element) 6 has bumps 4, 4,... Corresponding to the electrodes 8, 8,. Are positioned so as to be located on the top of each of the electrodes, and the electrodes 8, 8,... And the bumps 4, 4,. The positioning of the bare IC 6 on the metal member 5 can be performed very accurately by, for example, a chip mounter.
(C) Next, as shown in FIG. 1C, an interlayer insulating resin layer 10 is completely sealed on the bump 4, 4,... Side of the metal member 5 so that the bare IC 6 is completely sealed. Crimp formation.
[0021]
(D) Next, as shown in FIG. 1 (D), a copper foil 12 to be a wiring film is bonded onto the main surface of the interlayer insulating resin layer 10.
(E) Next, as shown in FIG. 1 (E), a through-hole 14 that penetrates the interlayer insulating resin layer 10 including the copper foils 2 and 12 is formed. The through hole 14 becomes a through hole for interlayer connection.
(F) Next, as shown in FIG. 1 (F), an interlayer connection conductive layer 16 made of metal is formed on the inner surface of the through hole 14. This formation can be easily performed by performing, for example, an electroless plating process and an electrolytic plating process.
[0022]
(G) Next, the selective etching process for the copper foils 2 and 12 is performed simultaneously or in a predetermined order to form the wiring films 2a, 2a,..., 12a, 12a,. Are mounted on the membranes 2a, 2a,..., 12a, 12a,. FIG. 1G shows a state after the electronic component is mounted. In FIG. 1 (G), shows a configuration example of a first embodiment of the electronic component mounting apparatus according to 20 the present invention. In this embodiment, the electronic components 18 are mounted on both sides, but the electronic components 18 may be mounted only on one side.
[0023]
In such an electronic component mounting apparatus 20, the IC 6 can be sealed in the interlayer insulating resin layer 10 constituting the substrate body, so that the circuit integration density can be remarkably increased. Therefore, the circuit integration density can be remarkably increased as compared with the conventional type in which members are attached to one or both main surfaces of a printed wiring board.
Since the integration density can be increased, the distance between the electronic components can be further shortened, and the length of the wiring film (wiring length) for connecting the electronic components to each other can be shortened. As a result, high frequency characteristics and high speed can be improved and performance can be improved.
[0024]
Then, as soon as the bear IC 6 is accurately positioned by, for example, a bear mounter, the electrode 8 and the bumps 4, 4,... Of the metal member 5 are connected to firmly fix the positional relationship. Since the interlayer insulating resin layer 10 is formed in a firmly fixed state and the IC 6 is sealed, ICb, b,... As in the conventional example shown in FIG. 14 are positioned on the support plate a. There is no fear that a positional shift will occur between the time when the resin c is formed and sealed after that.
[0025]
Further, according to the conventional example shown in FIG. 14, the boundary portions f, f,... Between the resin c and the ICb of the wiring films e, e,. However, according to the twentieth embodiment, the IC 6 is deeply buried in the resin 10, and the resin 10 and the IC 6 are embedded in the wiring films 12a, 12a,. There is no fear of applying thermal stress due to the difference in thermal expansion coefficient, and such a problem cannot occur.
Further, according to the conventional example shown in FIG. 14, when the wiring films e, e,... Are formed by selectively etching the copper foil d, an etching solution is formed along the boundary between the resin c and the ICb. However, according to the twentieth embodiment, since the boundary between the resin 10 and the IC 6 is not exposed to the outside of the resin 10, the copper foils 2, 12 There is no possibility that the etching solution penetrates deeply into the resin 10 along the boundary between the resin 10 and the IC 6 when the etching is selectively performed.
[0026]
(First modification)
2A and 2B are cross-sectional views showing the main part of the first modification of the manufacturing method shown in FIG. 1 in the order of steps.
(A) As shown in FIG. 2 (A), the height of the bumps 4 on the surface on the bump forming side of the metal member 5 having the bumps 4, 4,. A thin bump protection insulating resin layer 10a is formed.
(B) Then, as shown in FIG. 2B, the electrodes 8, 8,... Of the bare IC 6 are connected to the exposed top portions of the bumps 4, 4,.
[0027]
After that, the same process as the manufacturing method shown in FIG. 1 is performed.
According to the first modified example, the bumps 4, 4,... That are easy to bend or bend because of being fine are bent or bent before or after the IC 6 is mounted. This can be prevented by 10a, and consequently the defect rate can be reduced and the reliability can be improved.
[0028]
(Second modification)
3A to 3C are cross-sectional views showing the main part of the second modification of the manufacturing method shown in FIG. 1 in the order of steps.
(A) After mounting the IC 6 on the metal member 5, as shown in FIG. 3A, as the interlayer insulating resin layer, a film-like resin 10 having an escape hole 10h for escaping the IC 6 is prepared, and the escape hole 10h The resin 10 is made to face the metal member 5 so as to be aligned with the IC 6. The metal member 5 may or may not have the bump protection insulating resin layer 10 a thinner than the bump 4.
[0029]
(B) Next, as shown in FIG. 3B, the interlayer insulating resin layer 10 is positioned on the bump forming surface of the metal member 5.
(C) After that, when the crimping process is performed, the fluidity of the interlayer insulating resin layer 10 generated by the crimping process results in a state of covering the IC 6 as shown in FIG. .
[0030]
Thereafter, the electronic component mounting apparatus 20 is obtained through the same steps as the manufacturing method shown in FIG.
According to such a modification, when the film-like resin is applied to form the interlayer insulating resin layer 10, there is no possibility that the bare IC 6 is damaged by the resin.
[0031]
(Second Embodiment)
Figure 4 is a sectional view showing a second embodiment 20a of the electronic component mounting apparatus according to the present invention. In the present embodiment example 20a, the degree of integration is increased so that the two bare ICs 6 and 6 are sealed in the interlayer insulating resin layer 10 so as to overlap each other in the same region in a back-to-back direction. This is different from the electronic component mounting apparatus 20 shown in FIG. As a result, the degree of circuit integration per unit-occupied area of the electronic component mounting apparatus can be substantially doubled.
[0032]
5A to 5C are cross-sectional views showing the main part of the manufacturing method of the electronic component mounting apparatus 20a shown in FIG. 4 in the order of steps.
(A) A pair of metal members 5 on which bare ICs 6, 6,... Are mounted via electrodes 8, 8,. On the other hand, the interlayer insulating resin layer 10 is formed on the surface of the bump forming side of 5a by pressure bonding so that the ICs 6, 6,... Are sealed, and the other metal member 5b is mounted on the ICs 6, 6,. The side is faced to one metal member 5a so as to be aligned in a predetermined positional relationship. FIG. 5A shows this state.
[0033]
(B) Next, while heat-treating the interlayer insulating resin layer 10 to soften it, the other metal member 5b is brought close to the metal member 5a, and the ICs 6, 6,. The resin is buried in the interlayer insulating resin layer 10 and sealed with the resin layer 10. FIG. 5B shows the sealed state.
[0034]
(C) Next, as shown in FIG. 5C, a through hole 14 is formed in the resin layer 10, and a conductive film 16 is further formed. Thereafter, for example, the same steps as the manufacturing method shown in FIG. 1 are performed. Then, the electronic component mounting apparatus 20a shown in FIG. 4 is completed.
[0035]
(First modification)
6 is a cross-sectional view showing a first modification 20b of the electronic component mounting apparatus shown in FIG. This modification 20a is different from the electronic component mounting apparatus 20b shown in FIG. 4 in that there is one IC 6 in one area, and the upper surface (surface on the opposite electrode side) is mounted upward and the lower surface (electrode) This is different in that it is sealed in the interlayer insulating resin layer 10 so that the IC 6b mounted on the side surface) faces upward. In this way, it is not always possible to increase the degree of circuit integration per unit-occupied area of the electronic component mounting apparatus, but many of the electrodes of the IC 6a are connected to the lower wiring film, and the electrodes of the IC 6b are connected to the upper wiring film. When a large number of ICs are connected, a large number of ICs 6 can be mounted while the wiring length is relatively short, and it is easy to prevent the wiring length from being increased as a whole.
[0036]
7A to 7C are cross-sectional views showing the main part of the manufacturing method of the electronic component mounting apparatus 20b shown in FIG. 6 in the order of steps.
(A) A pair of metal members 5 on which bare ICs 6, 6,... Are mounted via electrodes 8, 8,. On the other hand, the interlayer insulating resin layer 10 is formed on the surface of the bump forming side of 5a by pressure bonding so that the ICs 6, 6,... Are sealed, and the other metal member 5b is mounted on the ICs 6, 6,. The side is faced to one metal member 5a so as to be aligned in a predetermined positional relationship. FIG. 7A shows this state.
[0037]
(B) Next, while heat-treating the interlayer insulating resin layer 10 to soften it, the other metal member 5b is brought close to the metal member 5a, and the ICs 6, 6,. The resin is buried in the interlayer insulating resin layer 10 and sealed with the resin layer 10. FIG. 7B shows the sealed state.
[0038]
(C) Next, as shown in FIG. 7C, a through hole 14 is formed in the resin layer 10, and a conductive film 16 is further formed. Thereafter, for example, the same steps as the manufacturing method shown in FIG. 1 are performed. Then, the electronic component mounting apparatus 20b shown in FIG. 6 is completed.
[0039]
(Third embodiment)
8 is a sectional view showing an embodiment of a third embodiment of the electronic component mounting apparatus according to the present invention. In the present embodiment example 20c, the wiring films on both surfaces of the interlayer insulating resin layer 10 are electrically connected not by the through holes but by the bumps 24, 24... Further, there is an advantage that interlayer connection can be made without going through a troublesome process of forming electroless plating and electrolytic plating. Reference numeral 18 denotes an electronic component mounted on one main surface. In the present embodiment example 20c, it is formed only on one main surface, but it goes without saying that it may be mounted on both main surfaces.
[0040]
9A and 9B are cross-sectional views showing the main part of the manufacturing method of the electronic component mounting apparatus 20c shown in FIG. 8 in the order of steps.
(A) As shown in FIG. 9A, a metal member 5a on which bare ICs 6, 6,... Are mounted via bumps 4, 4,. Are formed on one main surface of the copper foil 2 and the interlayer insulating resin layer 10 is formed on the bump 24 forming surface. The formed metal member 5c is prepared, and the metal member 5c is positioned so as to face the bump 4 formation surface of the metal member 5a with a predetermined positional relationship. FIG. 9 (A) shows a state of being positioned and faced.
[0041]
(B) Next, as shown in FIG. 9B, the metal member 5a is brought close to the metal member 5c while being softened by applying heat treatment to the interlayer insulating resin layer 10, and the bumps 24, 24,. .. Are connected to the copper foil 2 of the metal member 5a , and the bare ICs 6, 6,... Are sealed by the interlayer insulating resin layer 10 so that the copper foils 2 and 2 of the metal members 5a and 5c are insulated. .
After that, the upper and lower copper foils 2 and 2 are patterned to form a wiring film, and necessary electronic components 18 are mounted. Then, the electronic component mounting apparatus 20c shown in FIG. 8 is completed.
[0042]
(Other variations)
In the first to third embodiment 20,20a~20c of each of the electronic component mounting apparatus according to the present invention, the bumps 4, 4, of ... and bare IC6,6, ... of the electrode 8 , 8,... Are indispensable, but an anisotropic conductive film such as ACF is provided between the bumps 4, 4,... And the electrodes 8, 8,. You may make it interpose.
In addition, the connection between the bumps 4, 4,... And the electrodes 8, 8,... Can be performed by positioning the bare IC 6 with a chip mounter and appropriately pressing in that state. Further, when ultrasonic vibration is applied, the connectivity can be improved.
[0043]
Further, the surface of the bumps 4, 4,... And the electrodes 8, 8,. A good connection can be made with pressure.
Furthermore, in the above-described various embodiments, a thick film or thin film resistance element, capacitive element or induction element may be formed on one main surface or both main surfaces of the interlayer insulating resin layer 10. Needless to say. The resistance element can be obtained, for example, by using a copper foil having a relatively large specific resistance and forming a wiring film portion that is thin and long by patterning (for example, the wiring film is lengthened by patterning in a zigzag pattern). .
[0044]
Further, the capacitive element is formed by forming a lower electrode made of, for example, copper foil with a thin film or a thick film, covering the lower electrode with an insulating layer having a relatively high dielectric constant, and facing the lower electrode on the insulating layer. Can be obtained by forming the upper electrode. In addition, the inductive element forms, for example, a spiral pattern by a thick film or a thin film, and further, a relatively high permeability film containing, for example, ceramic particles as an insulating film is interposed between the spiral films. It can also be obtained by forming.
[0045]
(Fourth embodiment)
FIGS. 10A to 10D are cross-sectional views showing a method of manufacturing an electronic component mounting apparatus, which is a fourth embodiment according to the present invention , in the order of steps. Embodiment of the present embodiment, the fifth will be described later, similarly to the embodiment of the sixth exemplary in that proceeding Mel the assembly of the wiring portion such as a state of the semiconductor wafer, first to 3 described above Unlike the first embodiment, it has the advantage that the manufacturing efficiency can be improved, and each of the first to third embodiments is superior to the conventional example shown in FIG. Also have.
[0046]
(A) As shown in FIG. 10A, an interlayer insulating resin layer 58 is provided on the bump 54 side surface of a wiring portion 56 in which a bump 54 made of copper is formed on one main surface of a copper foil 52. , 54,..., And a semiconductor wafer 60 are prepared. The wiring portion 56 is formed by integrally forming wiring portions for a plurality of electronic component mounting apparatuses, and the semiconductor wafer 60 is also formed by integrally forming ICs for a plurality of electronic component mounting apparatuses.
[0047]
(B) Next, as shown in FIG. 10B, the bumps 54, 54,... Of the wiring portion 56 are connected to the electrodes of the semiconductor wafer 60.
(C) Next, as shown in FIG. 10C, the copper foil 52 is selectively etched to form wiring films 52a, 52,.
[0048]
(D) Next, the semiconductor wafer 60, the interlayer insulating resin layer 58, and the wiring portion 56 are cut to be separated into individual electronic component mounting apparatuses 62, 62,.
This electronic component mounting apparatus 62 is one of the embodiments of the electronic component mounting apparatus of the present invention.
According to such an embodiment, since the electrodes and wiring of the IC 60 which is an electronic component are not directly connected but connected via the bumps 58, the thermal expansion coefficient between the interlayer insulating resin layer 58 and the IC 60 is increased. Even if there is a difference, there is no possibility that a thermal stress due to the difference is generated in the wiring, and it is possible to eliminate the possibility of disconnection of the wiring.
[0049]
Further, since the electrodes of the IC 60 and the wiring are not directly connected but via the bumps 58, the boundary between the IC 60 and the interlayer insulating resin layer 58 is not exposed to the outside when the wiring is formed. Therefore, there is no risk that the etching solution may enter the resin layer 58 through the boundary between the IC 60 and the interlayer insulating resin layer 58 during wiring formation, and the sealing effect may be reduced, and the reliability and durability may be impaired. Absent.
In addition, it is possible to obtain an electronic component mounting apparatus by proceeding with the manufacture of an electronic component mounting apparatus in units of 60 semiconductor wafers , and separating the individual electronic component mounting apparatuses by cutting at the final stage. Compared with the case where the wiring part is assembled into the separated parts, the electronic component mounting apparatus can be manufactured with higher efficiency, and the price of the electronic component mounting apparatus can be reduced.
[0050]
FIGS. 11A to 11D are cross-sectional views showing a method of manufacturing an electronic component mounting apparatus according to the fifth embodiment of the present invention in the order of steps.
(A) A state in which the bumps 54, 54,... Of the copper foil 52 are connected to the respective electrodes of the semiconductor wafer 60 is formed by the same process as shown in FIGS. FIG. 11A shows this state.
[0051]
(B) Next, the copper foil 52 is selectively etched to form wiring films 52a, 52a,... As shown in FIG. A wiring portion 56, which is another member having the same structure as the wiring portion shown, is prepared. As shown in FIG. 11B, the bumps 54, 54,... Correspond to the wiring films 52a, 52a,. The inter-layer insulating resin layer in a state in which the wiring portion 56 prepared separately is passed through the bumps 54, 54,... In the wiring portion 56 connected to the semiconductor wafer 60 so as to face the semiconductor wafer 60. Through 58.
[0052]
(C) Next, as shown in FIG. 11C, the bumps 54, 54,... Of the wiring part 56 prepared separately are connected to the wiring part 56 connected to the semiconductor wafer 60, and then A wiring film 52 a is formed by selectively etching the copper foil 52 of the wiring portion 56.
(D) Next, the semiconductor wafer 60, the interlayer insulating resin layers 58, 58, and the wiring portions 56, 56 are cut to be separated into individual electronic component mounting apparatuses 62a, 62a,.
The separated each electronic component mounting apparatus 62a was also another form example of an electronic component mounting apparatus according to the present invention.
[0053]
According to such an embodiment, it is possible to obtain an electronic component mounting apparatus by proceeding with the manufacture of the electronic component mounting apparatus in units of semiconductor wafers and separating into individual electronic component mounting apparatuses by cutting at the final stage. If it is only possible to manufacture an electronic component mounting device with higher efficiency and to reduce the price of the electronic component mounting device, compared to the case where the wiring part is assembled into a semiconductor wafer cut and separated into chips First, the wiring film 52a formed from the copper foil 52 of the wiring portion 56 can be formed in a plurality of layers. For example, the wiring films 52a, 52a,. It is possible to make an electrical connection, and a part of the wiring in the IC 60a can be entrusted to the wiring film 52a of the wiring part 56. It is possible to increase the freedom of design of the device 62a.
[0054]
Figure 12 (A) ~ (E) and FIG. 13 (F), (G) is a sixth embodiment of the embodiment of the present invention, steps of a method for producing an electronic component mounting apparatus (A) ~ (G) FIG.
(A) A wiring portion (first wiring portion) 56 in which bumps (first bumps) 54, 54,... Are formed on one main surface of the copper foil 52 is prepared. An interlayer insulating resin layer 58 is formed so as to penetrate through the bumps 54, 54,. FIG. 12A shows a state after the interlayer insulating resin layer 54 is formed.
(B) Next, by connecting the electrodes of the electronic components 64, 64,... To the bumps (first bumps) 54, 54,..., As shown in FIG. The electronic components 64, 64,... For a plurality of electronic component mounting apparatuses are mounted on the portion (first wiring portion) 56.
(C) Next, as shown in FIG. 12 (C), the wiring part 56 on which the electronic parts 64, 64,... Are mounted on the electronic component 64 mounting side through an interlayer insulating resin layer 72. The wiring part (second wiring part) 66 is exposed.
[0055]
The wiring portion 66 is formed by forming bumps (second bumps) 70, 70,... On one main surface of the copper foil 68. The bumps 70, 70,. The length (height) of the 56 bumps (first bumps) 54 is longer (higher) than the thickness of the electronic component 64. The bumps 70, 70,... Are positioned so as to deviate from the positions of the bumps 54, 54,... Of the wiring portion 56 and the electronic component 64 mounted with electrodes connected thereto. The bumps 70, 70,... Face the electronic component 64 mounting surface of the wiring portion 56, the interlayer insulating resin layer 72 is interposed between the wiring portions 56 and 66, and the wiring portions 56 and 66 are positioned. In the combined state, the wiring portion 66 faces the wiring portion 56.
[0056]
(D) Next, as shown in FIG. 12D, while passing through the interlayer insulating resin layer 72 with the second bumps 70, 70,..., The bumps 70, 70,. The two wiring parts 56 and 66 are integrated by connecting the tip to the bump (first bump) forming surface of the copper foil 52 of the wiring part 56. Reference numeral 72 denotes an interlayer insulating resin layer formed by melting the interlayer insulating resin layers 72 and 58 between the copper foils 52 and 68 of the two wiring portions 56 and 66. Between the copper foils 52 and 68, bumps 70 and 54 are formed. And the electronic parts 64 are insulated from each other, and the copper foils 52 and 68 are further insulated from each other.
[0057]
(E) Next, by selectively etching the copper foil 68 of the second wiring portion 66, wiring films 68a, 68a,... Are formed, and the wiring films 68a, 68a,. The semiconductor wafer 60 faces the side surface so that its own electrode and each wiring film 68a, 68a,. FIG. 11E shows a state in which the semiconductor wafer 60 is made to face the integrated first and second wiring portions 56 and 66.
(F) Next, by selectively etching the copper foil 52, wiring films 52a, 52a,... Are formed, and then, as shown in FIG. .. Are separated into individual electronic component mounting apparatuses 62b, 62b,...
[0058]
According to such an embodiment, it is possible to obtain an electronic component mounting apparatus by proceeding with the manufacture of the electronic component mounting apparatus in units of semiconductor wafers and separating into individual electronic component mounting apparatuses by cutting at the final stage. If it is only possible to manufacture electronic component mounting devices with higher efficiency and reduce the cost of electronic component mounting devices, compared to the case where wiring parts are assembled on a semiconductor wafer cut and separated into chips First, the electronic component 64 can be sealed and incorporated in the interlayer insulating resin layer 72, and the electronic component 64 can be provided separately from the IC 60a.
Thus, the present invention can be implemented in various forms, and there can be various modifications.
[0059]
【The invention's effect】
According to the method for manufacturing an electronic component mounting apparatus of claim 1, the electronic component is attached to the metal member by connecting each electrode of the electronic component to each bump of the metal member on which the bump is selectively formed. Forming an interlayer insulating resin layer so as to surround the electronic component including the portion between the wiring film and the portion on the opposite electrode side while exposing the metal foil of the metal member, and the metal member Forming a metal foil on the opposite main surface, and then forming a wiring film by sequentially or simultaneously patterning the metal foils on both main surfaces of the interlayer insulating resin layer, and the interlayer insulating resin layer, Since the part corresponding to the electronic component is notched, when the film-like resin is applied to form the interlayer insulating resin layer, the bare IC is formed with the resin. But Without danger of being scratched, it is possible to obtain an electronic component mounting apparatus.
[0060]
According to the electronic component mounting apparatus manufacturing method of claim 2, in the electronic component mounting apparatus manufacturing method of claim 1 , before connecting each electrode of the electronic component to each bump of the metal member, the metal member A bump protection insulating resin layer with a thickness that exposes the top of each bump is formed on the bump forming surface of the bump, so that the bump protection insulation resin layer prevents deformation and damage of the bump before connecting the electronic parts. Therefore, not only the effect of the manufacturing method of the electronic component mounting apparatus according to the first aspect can be achieved, but also the deformation and damage of the bump before the connection of the electronic component can be prevented by the bump protective insulating resin layer.
[Brief description of the drawings]
FIGS. 1A to 1G are cross-sectional views showing a manufacturing method of a first embodiment of an electronic component mounting apparatus according to the present invention in the order of steps, and FIG. An example is shown.
2A and 2B are cross-sectional views showing the main part of a first modification of the manufacturing method shown in FIG. 1 in the order of steps.
3A to 3C are cross-sectional views showing the main part of a second modification of the manufacturing method shown in FIG. 1 in the order of steps.
It is a sectional view showing an embodiment of a second embodiment of the electronic component mounting apparatus according to the present invention; FIG.
5A to 5C are cross-sectional views showing the main part of the manufacturing method of the second embodiment shown in FIG. 4 in the order of steps.
It is a sectional view showing an embodiment of a third embodiment of the electronic component mounting apparatus according to the present invention; FIG.
7A to 7C are cross-sectional views showing the main part of the manufacturing method of the third embodiment shown in FIG. 6 in the order of steps.
8 is a sectional view showing an embodiment of a fourth embodiment of the electronic component mounting apparatus according to the present invention.
9A and 9B are cross-sectional views showing the main part of the manufacturing method of the third embodiment shown in FIG. 8 in the order of steps.
FIGS. 10A to 10D are cross-sectional views showing a method of manufacturing an electronic component mounting apparatus according to a fourth embodiment of the present invention in the order of steps.
11A to 11D are cross-sectional views showing a method of manufacturing an electronic component mounting apparatus according to a fifth embodiment of the present invention in the order of steps.
FIGS. 12A to 12E are the sixth embodiment according to the present invention, and the steps (A) to (G) among the steps (A) to (G) of the method for manufacturing an electronic component mounting apparatus; It is sectional drawing which shows E) in order.
13 (F), a sixth embodiment of the embodiment of according to (G) according to the present invention,, (F) of the process of the manufacturing method of the electronic component mounting apparatus (A) ~ (G) ( It is sectional drawing which shows G) in order.
FIGS. 14A to 14E are cross-sectional views showing one manufacturing method of a conventional example of an electronic component mounting apparatus in the order of steps.
[Explanation of symbols]
2 ... metal foil (copper foil), 2a ... wiring film,
4 ... Bump (bump connected to the electrode of the electronic component), 2a ... wiring part,
5 ... Metal member, 6 ... Electronic component (electronic component sealed in an interlayer insulating resin layer),
8 ... Electrode, 10 ... Interlayer insulating resin layer, 10a ... Bump protection insulating resin layer,
10h ... escape hole, 12 ... metal foil (copper foil), 12a ... wiring film,
12a ... wiring portion, 14 ... through hole, 16 ... conductive film.

Claims

The electronic component is attached to the metal member by connecting the electrodes of the electronic component to the bumps of the metal member in which a substantially conical bump made of metal is selectively formed on one main surface of the metal foil.
An interlayer insulating resin layer is formed so as to surround the electronic component including the portion between the wiring film and the portion on the counter electrode side, while exposing the metal foil of the metal member,
Forming a metal foil on the principal surface of the interlayer insulating resin layer opposite to the metal member;
Then, a method for manufacturing an electronic component mounting apparatus, wherein a wiring film is formed by sequentially or simultaneously patterning metal foils on both principal surfaces of the interlayer insulating resin layer,
The interlayer insulating resin layer is formed of a film-like resin,
Further, a portion corresponding to the electronic component of the interlayer insulating resin layer made of a film-like resin is cut out, and this is aligned with the bump forming surface of the metal member, and the cut-out portion is aligned with the electronic component. The electronic component is surrounded including the portion between the wiring film and the portion on the counter electrode side while exposing the metal foil of the metal member by performing heat treatment in a state of being aligned and overlapped. The method for manufacturing an electronic component mounting apparatus is characterized in that an interlayer insulating resin layer is formed as described above.

Before connecting each electrode of the electronic component to each bump of the metal member, a bump protection insulating resin layer having a thickness so that the top of each bump is exposed on the bump forming surface of the metal member is formed. The method for manufacturing an electronic component mounting apparatus according to claim 1.