JP2008153682A - Electronic parts mounter and its manufacturing method - Google Patents

Electronic parts mounter and its manufacturing method Download PDF

Info

Publication number
JP2008153682A
JP2008153682A JP2008014206A JP2008014206A JP2008153682A JP 2008153682 A JP2008153682 A JP 2008153682A JP 2008014206 A JP2008014206 A JP 2008014206A JP 2008014206 A JP2008014206 A JP 2008014206A JP 2008153682 A JP2008153682 A JP 2008153682A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
wiring
electronic component
component mounting
bump
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008014206A
Other languages
Japanese (ja)
Inventor
Asao Iijima
Hiroshi Ohira
Kenji Osawa
Tadatomo Suga
洋 大平
健治 大澤
唯知 須賀
朝雄 飯島
Original Assignee
Tadatomo Suga
Tessera Interconnect Materials Inc
テセラ・インターコネクト・マテリアルズ,インコーポレイテッド
唯知 須賀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic parts mounter and its manufacturing method, that enhance the properties in high-frequency, quick response or the like and with high reliability, by enhancing the mounting density of electronic parts and reducing the length of wirings. <P>SOLUTION: The mounter is provided with a first wiring portion 5a in which bumps 4 are formed upward in a portion of wiring films 2a, an electronic part 6 whose electrodes are connected to the bumps 4, a second wiring portion 5b in which the bumps 4 are formed downward in a portion of wiring films 2a, an electronic part 6 whose electrodes are connected to the downward-looking bumps 4, an electronic part 6 whose electrodes are connected to the first wiring portion 5a and the wiring films 2a so that the wiring films of the first wiring portion 5a exposes downward, and the wiring films of the second wiring portion exposes upward, and an interlayer insulating resin layer 10 sealing the second wiring portion 5b and the electronic part 6 whose electrodes are connected to the wiring films 2a. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電子部品実装装置とその製造方法に関する。 The present invention includes a method for manufacturing the same electronic component mounting apparatus.

各種電子部品、例えば抵抗素子、誘導素子或いは容量素子、整流素子(ダイオード)等の受動素子、或いは増幅素子(トランジスタ等)、半導体集積回路素子(IC)は、従来、プリント配線基板の一方又は両方の主面の配線膜に電極を半田付け等でボンディングするというような方法により搭載され、そのプリント配線基板が各種電子機器その他の機器類等に取り付けられるのが普通であった(特許第3653452号公報参照)。 Various electronic components, for example resistive elements, inductive elements or capacitive elements, passive elements such as a rectifier element (diode) or amplification element (transistor, etc.), a semiconductor integrated circuit device (IC) is conventionally one or both of the printed circuit board, is mounted on the wiring layer of the main surface by a method such as that bonding the electrodes by soldering or the like, that the printed circuit board is mounted in various electronic apparatuses other equipment such as was common (Japanese Patent No. 3653452 see Japanese).

しかし、各種電子機器その他の機器類は小型化、多機能化の要求が強くなる一方であり、そのような要求に応えるには、電子部品の搭載密度を高める必要があるが、単にプリント配線基板の一方又は両方の主面の配線膜に電子部品の電極を半田付け等をボンディングするというような電子部品の搭載方法では、電子部品の搭載密度を高めることには大きな制約があり、電子部品の搭載密度を高める要求に充分に応えることが難しいのが実情である。 However, various electronic apparatuses other equipment is in one of downsizing, the multifunctional request is stronger, To meet such requirements, it is necessary to increase the mounting density of electronic components, simply printed wiring board one or a method for mounting electronic components, such as that the electrode of the electronic component to the wiring film of the both major surfaces of bonding soldering or the like, is to increase the mounting density of electronic components has significant limitations, the electronic component the it is difficult to respond sufficiently to a request to increase the mounting density of circumstances.

そして、電子部品の搭載密度を高めるという要求に応えることができないことは、単に、それを用いる電子機器等の機器類の小型化、高機能化に寄与できないと言う問題をもたらすのみならず、電子部品及びプリント配線基板の配線からなる電子回路の電気的特性、例えば高周波特性、高速性の向上という要求にも応えることが難しいという問題ももたらす。 The inability to meet the demand of increasing the mounting density of electronic components, simply, compact equipment such as electronic equipment using it not only results in a problem that can not contribute to the high functionality, electronic electrical characteristics of electronic circuits consisting of parts and the printed circuit board wiring, for example high frequency characteristics, a problem that it is difficult to even meet the demands of improved high speed results.

即ち、電子部品、特にICは種々の技術開発により極めて高周波数特性、高速性の向上が進んでいるが、それをプリント配線基板に高密度の搭載できないが故に、配線長が長くなり、寄生抵抗、寄生容量、寄生誘導が大きくなり、折角のICの優れた電気的特性がプリント配線基板への搭載によって大きく損なわれてしまうという問題があったのである。 That is, the electronic components, in particular IC is very high frequency characteristics by a variety of techniques developed and improved for high speed has progressed, but it can not be mounted in high density on a printed wiring board, therefore, the wiring length becomes longer, the parasitic resistance , parasitic capacitance, parasitic induction increases, it's excellent electrical properties of the IC of much trouble there has been a problem that greatly impaired by mounting on a printed wiring board.

そのため、電子部品の高密度搭載のための各種試みが行われた。 Therefore, various attempts for the high density mounting of electronic components has been performed. 図14はそのような試みの一例を工程順に示す断面図である。 Figure 14 is a sectional view showing an example of such attempts in the order of steps.
(A)図14(A)に示すように、ICサポート板aを用意し、その上に所定の位置関係で複数の電子部品、例えばICb、b、・・・を配置する。 As shown in (A) FIG. 14 (A), the prepared IC support plate a, placing a plurality of electronic components in a predetermined positional relationship thereon, for example ICb, b, a,.

(B)次に、図14(B)に示すように、絶縁性樹脂cを、上記ICサポート板a上に上記ICb、b、・・・を覆うように圧着する。 (B) Next, as shown in FIG. 14 (B), the insulating resin c, the ICb onto the IC support plate a, b, crimped so as to cover the,. これにより、ICb、b、・・・を絶縁性樹脂cで封止した状態にする。 Thus, ICb, b, a ... a state sealed with the insulating resin c.
(C)次に、図14(C)に示すように、上記ICサポート板aを取り外す。 (C) Next, as shown in FIG. 14 (C), removing the IC support plate a.

(D)次に、図14(D)に示すように、上記絶縁性樹脂c及びICb、b、・・・のICサポート板aを取り外すことにより露出した表面に銅箔dをスパッタリング或いはメッキ等により形成する。 (D) Next, as shown in FIG. 14 (D), the insulating resin c and ICb, b, sputtering or plating a copper foil d on the exposed surface by removing the IC support plate a of ... etc. It is formed by.
(E)次に、上記銅箔dをパターニング(選択的エッチング)することにより、図14(E)に示すように、配線膜e、e、・・・を形成する。 (E) Next, by patterning (selectively etched) to the copper foil d, as shown in FIG. 14 (E), to form the wiring film e, e, a,.

このような技術によれば、プリント配線基板の本体を成す絶縁層に相当する絶縁樹脂層c内にICb、b、・・・を埋め込むことができ、その分、小型化、高集積化を図ることができる。 According to this technique, ICb the insulating resin layer c, which corresponds to the insulating layer constituting the body of the printed circuit board, b, can be embedded., Reduced by that amount, downsizing, high integration be able to. また、高密度実装ができるが故に、ICb、b、・・・相互間、或いは外部と各ICb、b・・・間を結ぶ配線の長さを比較的短くできるので、実装した状態におけるICb、b、・・・及び配線からなる回路の各種電気的特性、例えば高周波特性、高速性を改善することができるという利点があった。 Further, because although it is high-density mounting, ICb, b, between ... another or outside the ICb, since relatively short length of the wiring connecting the b ..., ICb in mounted state, b, various electrical characteristics of the circuit consisting of ... and wiring, for example high-frequency characteristics, there is the advantage that it is possible to improve the high speed.
特許第3653452号公報 Patent No. 3653452 Publication

しかしながら、図14に示す従来技術には下記の問題があった。 However, there has been following problems in the prior art shown in FIG. 14.
第1の問題は、配線膜e、e、・・・が、ICbと絶縁樹脂層cとの境界の近傍にあたる部分[図14(E)のf参照]にて断線が生じ易いという問題である。 The first problem, the wiring film e, e, · · · is a problem that tends to occur breakage at the boundary vicinity portion corresponding to the ICb the insulating resin layer c [f See FIG 14 (E)] . これは、ICbと絶縁樹脂層cとの熱膨張係数が異なることから製造過程における、或いは使用時における温度変化により熱応力が配線膜e、e、・・・の上記fの部分に生じることに起因すると考えられる。 This is in the manufacturing process since the thermal expansion coefficient between ICb the insulating resin layer c are different, or thermal stress by temperature change wiring layer e in use, e, that occur in the portion of the ... of the f It is considered attributable to.

第2の問題は、ICサポート板a上に置いたICb、b、・・・が位置ずれし易く、各ICb、b、・・・を、その間の位置関係が精確に設定通りになるように位置決めして樹脂cにより封止することが難しく、不良品が生じ易いという問題である。 The second problem, ICb placed on IC support plate a, b, · · · are easily misaligned, each ICb, b, · · ·, and so the positional relationship therebetween becomes set as precisely it is difficult to seal by positioning to resin c, it is defective is liable to occur.
即ち、ICサポート板a上に各ICb、b、・・・を所定の位置関係に精確に置くことは現在の技術では可能ではあるが、しかし、その位置決めされたICb、b、・・・を絶縁樹脂層cで樹脂封止するまで各ICb、b、・・・の位置をICサポート板a上にて動かないように保つ有効な手段がなく、また、絶縁樹脂層cで樹脂封止する過程でもICb、b、・・・の位置がずれる可能性がある。 That is, each ICb on IC support plate a, b, although placing the ... precisely in a predetermined positional relationship is possible with current technology, however, that the positioned ICb, b, a ... each ICb until resin sealing with an insulating resin layer c, b, there is no effective means to maintain the position of ... immovably at IC support plate on a, also resin-sealed with an insulating resin layer c ICb in the process, b, there is a possibility that the shift position of .... 従って、各ICb、b、・・・を、その間の位置関係が精確に設定通りになるように位置決めして樹脂cにより封止することが難しいという問題が生じるのである。 Thus, each ICb, b, a ..., is the problem that it is difficult to seal occurs by the positioning to the resin c as the positional relationship therebetween becomes set as precisely.

第3の問題は、配線膜e、e、・・・を形成すべく、銅箔dを選択的にエッチングするときに、エッチング液がICbと絶縁樹脂層cとの境界に染み込み易く、染みこんだ場合、封止効果が低下し信頼性が低くなるおそれがあるという問題である。 A third problem, to form the wiring film e, e, a, ..., when selectively etching the copper foil d, easy etchant penetration at the boundary between the insulating resin layer c ICb, elaborate stains it if is a problem that reliability reduces the sealing effect tends to be low.
これは、電子部品実装装置としての信頼性を低くする大きな要因となるので、看過できない問題である。 Since this is a major factor to lower the reliability of the electronic component mounting apparatus, a problem that can not be overlooked.

第4の問題は、より一層の多層配線化が難しいという問題である。 A fourth problem is more problem further is difficult multilayered circuitized. 電子部品実装装置にはより一層の高集積化、高密度化が要求され、それに応えるには電子部品実装装置の多層配線化が有効と思われるが、上記従来技術によれば、多層配線化が難しく、より一層の高集積化、高密度化の要求に応える可能性が低いのである。 Even more highly integrated in the electronic component mounting apparatus, densified demand, but the multilayer wiring of the electronic component mounting apparatus to respond to it seems effective, according to the prior art, multi-layer wiring of the harder, more highly integrated, it is the less likely to meet the demand for higher density.

本発明はこのような問題点を解決すべく為されたものであり、電子部品の実装密度を高くし、配線長を短くして高周波特性、高速性等の特性を高くし、且つ信頼度を高くした電子部品実装装置とその製造方法を提供することを目的とする。 The present invention has been made to solve the above problems, to increase the mounting density of electronic components, high frequency characteristics by shortening the wiring length, increasing the characteristics of high-speed, etc., and the reliability and to provide high the electronic component mounting apparatus manufacturing method thereof.

請求項1の電子部品実装装置は、金属箔により形成された複数の配線膜の少なくとも一部の配線膜に金属からなる略コニーデ状のバンプが上向きに形成された第1の配線部分と、この第1の配線部分の上記上向きのバンプに電極が接続された電子部品と、金属箔により形成された複数の配線膜の少なくとも一部の配線膜の一部分に金属からなる略コニーデ状のバンプが下向きに形成された第2の配線部分と、この第2の配線部分の上記下向きのバンプに電極が接続された電子部品と、上記第1の配線部分の上記配線膜が下面に露出し、上記第2の配線部分の上記配線膜が上面に露出するように、上記第1の配線部分及びその配線膜に電極が接続された電子部品、並びに上記第2の配線部分及びその配線膜に電極が接続された電子部品を封止す Electronic component mounting apparatus according to claim 1 includes a first wiring portion substantially volcano-shaped bumps made of metal in at least a part of the wiring layer of the plurality of wiring film formed by the metal foil is upwardly formed, this an electronic component electrodes to the upward bump of the first wiring portion connected substantially volcano-like bumps downward consisting of metal on a portion of at least a portion of the wiring layer of the plurality of wiring film formed by a metal foil a second wiring portion formed on the electronic component electrode to the downward bump of the second wire portion are connected, the wiring film of the first wiring portion is exposed on the lower surface, said first as the wiring layer of the second wiring portion is exposed on the upper surface, the first wiring portion and the electronic component wiring film electrode connected thereof, and electrodes connected to the second wire portion and the wiring layer abolish seal the electronic components that are 層間絶縁樹脂層と、を少なくとも有することを特徴とする。 And having an interlayer insulating resin layer, at least.

請求項2の電子部品実装装置は、金属箔により形成された複数の配線膜の少なくとも一部の配線膜に金属からなる略コニーデ状のバンプが形成された配線部分と、この配線部分の上記バンプに電極が接続された電子部品と、上記配線部分の上記配線膜が露出するように上記電子部品を、その配線膜との間の接続部分及び反電極側の部分を含め囲繞する層間絶縁樹脂層と、この層間絶縁用絶縁樹脂層の上記配線部分と反対側の主面に金属箔により形成された配線膜と、上記層間絶縁用絶縁樹脂層の上記配線部分と反対側の主面に金属箔により形成された配線膜に、そこから該樹脂層自身を貫通して上記配線部分の配線膜と接続されるように形成された金属からなるバンプと、を少なくとも有することを特徴とする。 Electronic component mounting apparatus according to claim 2, at least a portion of the wiring portion substantially volcano-shaped bumps made of metal wiring films is formed of a plurality of wiring film formed by the metal foil, the bumps of the wiring portion an electronic component having electrodes connected to, the electronic components as the wiring layer of the wiring portion is exposed, the interlayer insulating resin layer surrounding including the part of the connecting portion and the counter electrode side between the wiring layer If a wiring film formed by the metal foil to the wiring portion on the opposite side major surface of the interlayer insulating insulating resin layer, a metal foil on the opposite side of the main surface to the wiring portion of the interlayer insulating insulating resin layer a wiring film formed by, from there, characterized in that it has at least a bump made of formed metal so as to be connected to the wiring layer of the wiring portion through the resin layer itself, a.

請求項3の電子部品実装装置の製造方法は、金属箔の一方の主面に金属からなる略コニーデ状のバンプを選択的に形成した金属部材の該各バンプに電子部品の各電極を接続した電子部品搭載金属部材を2つ用意し、上記電子部品搭載金属部材のうちの一方に、その搭載電子部品をその上面を含め囲繞するように層間絶縁樹脂層を塗布し、その後、上記電子部品搭載金属部材のうちの他方の電子部品の搭載面を上記一方の電子部品搭載金属部材の搭載面に臨ませ、上記層間絶縁樹脂層によって該他方の電子部品により封止され、両電子部品搭載金属部材の金属箔間が層間絶縁されるように、上記二つの電子部品搭載金属部材を、上記層間絶縁樹脂層を介して積層一体化し、しかる後、上記二つの電子部品搭載金属部材の金属箔を順次又は同時に Method of manufacturing an electronic component mounting apparatus of claim 3, were connected to the electrodes of the electronic component to respective bumps of substantially volcano-like bumps selectively formed metal member made of a metal on one main surface of the metal foil electronic component mounting metal member by preparing two, to one of the electronic component mounting metal member, the mounting electronic components coated with the interlayer insulating resin layer so as to surround including its top surface, then the electronic component mounting the other mounting surface of the electronic part of the metal member to face the mounting surface of one of the electronic component mounting metal member above, sealed by said other electronic component by the interlayer insulating resin layer, both the electronic component mounting metal member as between the metal foil is an interlayer insulating, the two electronic component mounting metal member, integrally laminated via the interlayer insulating resin layer, and thereafter, sequentially the metal foil of the two electronic component mounting metal member or at the same time ターニングすることを特徴とする。 Characterized in that it turning.

請求項4の電子部品実装装置の製造方法は、金属箔の一方の主面に金属からなるコニーデ状の複数のバンプを形成した第1の金属部材と、金属箔の一方の主面に金属からなり上記バンプより高さの高いコニーデ状のバンプを形成した第2の金属部材を用意し、上記第1の金属部材には、そのバンプに電子部品の電極を接続することによって電子部品を搭載し、上記第2の金属部材には、その金属箔のバンプ形成面に層間絶縁樹脂層を塗布し、上記第2の金属部材のバンプ形成側に、上記第1の金属部材のバンプ形成側を臨ませて、上記電子部品が上記層間絶縁樹脂層内に入り且つ第2の金属部材のバンプが第1の金属部材の配線膜に接続されるように上記第1及び第2の金属部材を層間絶縁樹脂層を介して積層一体化することを特徴とする。 Method of manufacturing an electronic component mounting apparatus of claim 4, the first metal member formed with volcano-like plurality of bumps made of metal on one main surface of the metal foil, the metal on one main surface of the metal foil it is prepared a second metal member formed with high volcano-like bump heights than the bump above the first metal member, an electronic component is mounted by connecting the electrodes of the electronic component to the bump , above the second metal member, extraordinary applying the interlayer insulating resin layer on the bump formation surface of the metal foil, the bump formation side of the second metal member, the bump formation side of the first metal member Mase, the interlayer insulating the first and second metal member so that the electronic components bump and the second metal member enters the interlayer insulating resin layer is connected to the wiring layer of the first metal member characterized by integrally laminated via a resin layer.

請求項5の電子部品実装装置は、ベアの半導体集積回路素子と、金属箔により形成された複数の配線膜の内の少なくとも一部の配線膜に金属からなる略コニーデ状のバンプが形成された配線部分と、この配線部分の上記バンプの形成された側の面に該各バンプによって貫通された状態で形成された層間絶縁樹脂層と、からなり、上記各バンプが上記ベアの半導体集積回路素子の電極に接続されて、上記配線部分が上記層間絶縁樹脂層を介して上記ベアの半導体集積回路素子に一体化されてなることを特徴とする。 Electronic component mounting apparatus of claim 5, the bare semiconductor integrated circuit device, generally volcano-shaped bumps made of metal in at least a part of the wiring layer of the plurality of wiring film formed by the metal foil is formed a wiring portion, and the interlayer insulating resin layer which is formed in a state of being penetrated by the formed side respective bumps on the surface of the bump of the wiring portion made of a semiconductor integrated circuit device of each bump above Bear is connected to the electrode, the wiring portion is characterized by comprising integrated in a semiconductor integrated circuit device of the bare via the interlayer insulating resin layer.

請求項6の電子部品実装装置の製造方法は、金属箔の一部に金属からなる略コニーデ状のバンプが形成された電子部品実装装置複数個分の配線部分のバンプ形成側の面に該各バンプによって貫通された状態で層間絶縁樹脂層を形成したものと、電子部品実装装置複数個分の半導体集積回路素子が一体に形成された半導体ウェハとを用意し、上記各バンプ端部を、上記半導体ウェハの対応する電極に接続することにより上記電子部品実装装置複数個分の配線部分を上記層間絶縁樹脂層を介して上記半導体ウェハと一体化し、その後、上記金属箔をパターニングすることにより配線膜を形成し、しかる後、上記半導体ウェハ、上記層間絶縁樹脂層及び上配線部分をカッティングすることにより個々の電子部品実装装置に分離することにより請求項 Method of manufacturing an electronic component mounting apparatus of claim 6, respective to the surface of the bump formation side of the part substantially volcano-shaped bumps made of metal is formed on the wiring portions of the electronic component mounting apparatus a plurality fraction of metal foil as forming an interlayer insulating resin layer in a state of being penetrated by the bumps, the electronic component mounting apparatus a plurality fraction of a semiconductor integrated circuit device is prepared and the semiconductor wafer which is formed integrally with the respective bump ends, said the wiring portions of the electronic component mounting apparatus a plurality min through the interlayer insulating resin layer integrated with the semiconductor wafer by connecting to the corresponding electrodes of the semiconductor wafer, then, the wiring layer by patterning the metal foil forming a claim Thereafter, the semiconductor wafer by separating the individual electronic component mounting apparatus by cutting the interlayer insulating resin layer and an upper wiring portion の電子部品実装装置を得ることを特徴とする。 Wherein the of obtaining an electronic component mounting apparatus.

請求項7の電子部品実装装置は、ベアの半導体集積回路素子と、金属箔により形成された複数の配線膜の少なくとも一部の配線膜に金属からなる略コニーデ状のバンプが形成された配線部分の該バンプの形成された側の面に該各バンプによって貫通された状態で層間絶縁樹脂層を形成したものを、各バンプと配線膜とを接続することにより複数段積層したものと、からなり、 Electronic component mounting apparatus according to claim 7, a bare semiconductor integrated circuit device, at least a part the wiring portion substantially volcano-shaped bumps are formed made of a metal wiring layer of the plurality of wiring film formed by a metal foil those of forming an interlayer insulating resin layer in a state of being penetrated by the formed side faces to respective bumps of the bump, and those plurality of stages stacked by connecting the respective bumps and the wiring film made ,
上記複数段積層したもののバンプが露出する側のその各バンプを上記半導体集積回路素子の各電極に接続してなることを特徴とする。 Despite the plural stages stacking the respective bump on the side of the bump is exposed, characterized by comprising connecting to the electrodes of the semiconductor integrated circuit device.

請求項8の電子部品実装装置の製造方法は、電子部品実装装置複数個分の半導体集積回路素子が一体に形成された半導体ウェハと、金属からなる配線膜の少なくとも一部に金属からなる略コニーデ状のバンプが形成された電子部品実装装置複数個分の配線部分のバンプ形成側の面に該各バンプによって貫通された状態で層間絶縁樹脂層を形成したもの又はそれを複数段積層したものとを、各バンプを上記半導体ウェハの各電極に接続することにより一体化し、その後、上記半導体ウェハ、上記層間絶縁樹脂層及び上配線部分をカッティングすることにより個々の電子部品実装装置に分離することにより請求項7の電子部品実装装置を得ることを特徴とする。 Method of manufacturing an electronic component mounting apparatus according to claim 8, substantially volcano semiconductor integrated circuit device of the electronic component mounting apparatus a plurality content made of a metal on at least a portion of the semiconductor wafer which is formed integrally with the wiring film made of a metal to those ones forming an interlayer insulating resin layer or it was a plurality of stages stacked in Jo state where the bump is penetrating into the surface of the bump formation side of the formed wiring portions of the electronic component mounting apparatus a plurality min by respective bumps and the respective bumps are integrated by connecting to the electrodes of the semiconductor wafer, then the semiconductor wafer by separating the individual electronic component mounting apparatus by cutting the interlayer insulating resin layer and an upper wiring portion characterized in that to obtain an electronic component mounting apparatus according to claim 7.

請求項9の電子部品実装装置は、ベアの半導体集積回路素子と、金属箔からなる配線膜の一部に第1のバンプを形成した第1の配線部分と、この第1のバンプに電極が接続されて上記第1の配線部分の該第1のバンプ形成側に設けられた1又は複数の電子部品と、金属箔からなる配線膜の一部に上記第1のバンプよりも高い高さを有する第2のバンプを形成した第2の配線部分と、上記第1と第2の配線部分間に設けられた上記電子部品を封止する層間絶縁樹脂層と、 Electronic component mounting apparatus of claim 9, the bare semiconductor integrated circuit device, a first wiring portion forming a first bump on a part of the wiring film made of a metal foil, the electrode on the first bump and one or more electronic components disposed on the first bump formation side of the first wire portion being connected, some to the higher height than the first bump interconnect film made of a metal foil a second wiring portion formed the second bump having, an interlayer insulating resin layer which seals the electronic component provided between the first and the second wire portion,
からなり、上記第2の配線部分を、それの上記第2のバンプを上記第1の配線部分の配線膜に接続することにより、上記第1の配線部分の上側にその間に上記電子部品が存在するように位置させ、該第2の配線部分の配線膜と上記ベアの半導体集積回路素子の電極とを接続してなることを特徴とする。 From it, the second wiring portion, by connecting it above a second bump on a wiring layer of the first wiring portion, during which the electronic component is present in the upper side of the first wire portion It is positioned such that, characterized by comprising connecting the electrode wiring film and the bare semiconductor integrated circuit device of a wiring part of the second.

請求項10の電子部品実装装置の製造方法は、金属箔からなる配線膜の一部に第1のバンプを形成した第1の配線部分の上記第1のバンプが形成された側に第1の層間絶縁樹脂層を設け、該第1のバンプと1又は複数の電子部品の電極とを接続し、金属箔の一部に上記第1のバンプよりも高い高さを有する第2のバンプを形成した第2の配線部分の第2のバンプ形成側の面を、第2の層間絶縁樹脂層を介して上記第1の配線部分の電子部品搭載側の面に臨ませ、上記第2のバンプを上記第2の層間絶縁樹脂層を貫通させて上記第1の配線部分の金属箔の一部に接続することにより上記第1と第2の配線部分同士を一体化し、上記第2の配線部分の第2の金属箔をパターニングすることにより配線膜を形成し、電子部品実装装置複数個分の半導 Method of manufacturing an electronic component mounting apparatus according to claim 10, in part on the first of the first bumps are formed side of the wiring portion to form a first bump first wiring film made of a metal foil the interlayer insulating resin layer is provided to connect the first bump and one or more of the electronic component electrode, forming a second bump having a partly height greater than the first bump metal foil was the surface of the second bump formation side of the second wire portion, through the second interlayer insulating resin layer to face the surface of the electronic component mounting side of the first wire portion, the second bump said to penetrate the second interlayer insulating resin layer by integrating the first and the second wire portion between the connecting part of the metal foil of the first wiring part, the second wire portion the wiring film is formed by patterning the second metal foil, semiconducting electronic component mounting apparatus a plurality min 集積回路素子が一体に形成された半導体ウェハの各電極と、上記第2の配線部分の上記配線膜を接続することにより、該半導体ウェハ及び上記第1及び第2の配線部分を一体化し、第1の配線部分の金属箔をパターニングすることにより配線膜を形成し、上記半導体ウェハ、上記第1、第2の配線部分及び上記第1、第2の層間絶縁樹脂層をカッティングすることにより個々の電子部品実装装置に分離することにより請求項9の電子部品実装装置を得ることを特徴とする。 And each electrode of the semiconductor wafer integrated circuit elements are formed integrally, by connecting the wiring layer of the second wire portion, integral the semiconductor wafer and the first and second wiring portions, the 1 of the wiring film is formed by patterning the metal foil of the wiring portion, the semiconductor wafer, said first, second wiring portion and the first, the individual by cutting the second interlayer insulating resin layer characterized in that to obtain an electronic component mounting apparatus according to claim 9 by separating the electronic component mounting apparatus.

請求項1の電子部品実装装置によれば、両面に配線部分を有する層間絶縁樹脂層内に電子部品が、その電極と一方の主面の配線膜と一体のバンプとが電気的に接続された状態で埋込状に形成されているので、回路集積度を高めることができ、また、配線長も短くすることができ、寄生抵抗、寄生容量、寄生誘導を低減することができ、延いては高周波特性、高速性等、電気的特性、性能の向上を図りやすくすることができる。 According to the electronic component mounting apparatus of claim 1, the electronic components in the interlayer insulating resin layer having a wiring portion on both sides, the wiring layer and the integral bump of the electrodes and the one main surface is electrically connected because it is formed in a buried form in the state, it is possible to increase circuit density, also, the wiring length can also be shortened, the parasitic resistance, parasitic capacitance, it is possible to reduce the parasitic induction, by extension high frequency characteristics, high speed, etc., the electrical characteristics can be easily accomplish the improvement in performance.
また、電子部品の電極と配線を直接接続するのではなく、バンプを介して接続するので、層間絶縁樹脂層と電子部品との熱膨張係数に違いがあってもその違いによる熱応力が配線に生じるおそれがなく、延いては配線の断線のおそれをなくすことができる。 Further, instead of connecting the electrode and the wiring of the electronic components directly, so connected via the bumps, the thermal stress due to the difference even difference in thermal expansion coefficient wiring between the interlayer insulating resin layer and the electronic component there is no possibility of occurring, and by extension it is possible to eliminate the risk of disconnection of the wiring.

更には、電子部品の電極と配線を直接接続する構造ではなく、バンプを介して接続するので、配線形成の際に、電子部品と層間絶縁樹脂層との境界が外部に露出していない。 Furthermore, rather than the structure for connecting the electrode and the wiring of the electronic components directly, so connected via the bumps, when the wiring formation, a boundary between the electronic component and the interlayer insulating resin layer is not exposed to the outside. 従って、配線形成の際に電子部品と層間絶縁樹脂層との境界を通じてエッチング液が該樹脂層内部に侵入して封止効果が低下するおそれがなく、信頼度、耐久性が損なわれるおそれがない。 Thus, the etching liquid through the boundary between the electronic component and the interlayer insulating resin layer when the wiring formation is no possibility that the sealing effect penetrates into the resin layer is lowered, reliability, there is no possibility of impairing durability .

そして、層間絶縁樹脂層の一方の主面の配線膜とバンプを介して接続された電子部品と、他方の主面の配線膜とバンプを介して接続された電子部品を一つの層間絶縁樹脂層内に埋込状に封止したので、上記各電子部品を同一領域内にて上下に重ねて配置した場合には回路集積度を顕著に高める(倍増する)ことができるし、重ねるのではなく、ずらして配置した場合であっても、上側の配線と接続する電子部品と、下側の接続する電子部品を同一の層間絶縁樹脂層内に収納することができ、徒に電子部品間配線長を長くすることなく、層間絶縁樹脂層内の電子部品間の電気的接続ができ、高周波特性、高速性を高めることができる。 Then, an interlayer insulating the one main surface electronic components connected wiring layer and via the bumps of the resin layer, the other wiring layer and one interlayer insulating resin layer connected electronic component via the bump main surface because sealed in embedded form within, (doubles) significantly increase circuit integration degree when placed one above the respective electronic components in the same area to be able, rather than overlap , even when staggered, an electronic part connected to the upper wiring, can be accommodated electronic component to the lower connection to the same interlayer insulating resin layer, unnecessarily between electronic components wiring length the without increasing, it is an electrical connection between the electronic component of the interlayer insulating resin layer, the high frequency characteristics, it is possible to improve the high speed.

請求項2の電子部品実装装置によれば、層間絶縁樹脂層の両主面の配線間を接続する手段として、一方の主面の配線膜と接続されたバンプを用いるので、スルーホールによる層間接続をする場合のように、貫通孔の形成、無電解メッキ、電解メッキという面倒な方法を用いることなく、ICを搭載した金属部材と、層間接続用のバンプを形成した金属部材を用意し、層間絶縁樹脂層を介して積層することにより簡単に電子部品実装装置をつくることができる。 According to the electronic component mounting apparatus according to claim 2, as a means of connecting the wires of the two main surfaces of the interlayer insulating resin layer, so using a bump connected to the wiring layer on one main surface, interlayer connection by the through holes as in that case of the formation of the through hole, electroless plating, without using a cumbersome method of electrolytic plating, to prepare a metal member mounted with the IC, and metal member formed with bump for interlayer connection, inter You can easily make electronic component mounting apparatus by laminating an insulating resin layer.

請求項3の電子部品実装装置の製造方法によれば、金属箔にバンプを形成した金属部材の該各バンプに電子部品の各電極を接続した電子部品搭載金属部材を2つ用意し、そのうちの一方に、その搭載電子部品をその上面を含め囲繞するように層間絶縁樹脂層を塗布し、他方の上記電子部品搭載金属部材の他方の電子部品搭載面を上記一方の電子部品搭載金属部材の搭載面に臨ませて上記層間絶縁樹脂層によって上記二つの電子部品搭載金属部材を、封止して積層一体化し、上記二つの電子部品搭載金属部材の金属箔を順次又は同時にパターニングするので、請求項1の電子部品実装装置を得ることができる。 According to the manufacturing method of the electronic component mounting apparatus of claim 3, the respective bumps of the metal member formed with bumps to the metal foil electronic component mounting metal member connected to each electrode of the electronic component by preparing two, of which on the other hand, the mounting of the mounting the electronic component is applied to the interlayer insulating resin layer so as to surround including its top surface, the other of the electronic part mounting metal member electronic component mounting metal member and the other electronic component mounting surface of the one above the two electronic component mounting metal member so as to face the surface by the interlayer insulating resin layer, sealed and integrally laminated, so sequentially or simultaneously patterning the metal foil of the two electronic component mounting metal member, claim it can be obtained first electronic component mounting apparatus.

請求項4の電子部品実装装置の製造方法によれば、金属箔にバンプを形成した第1の金属部材と、金属箔に上記バンプより高いバンプを形成した第2の金属部材を用意し、第1の金属部材には、そのバンプを介して電子部品を搭載し、第2の金属部材には、その金属箔のバンプ形成面に層間絶縁樹脂層を塗布し、該第2の金属部材のバンプ形成側に、上記第1の金属部材のバンプ形成側を臨ませて、上記電子部品が上記層間絶縁樹脂層内に入り且つ第2の金属部材のバンプが第1の金属部材の配線膜に接続されるように上記第1及び第2の金属部材を層間絶縁樹脂層を介して積層一体化するので、バンプを層間絶縁樹脂層両主面の配線膜間を接続する層間接続手段として用いる請求項2の電子部品実装装置を得ることができる。 According to the manufacturing method of the electronic component mounting apparatus according to claim 4, prepared a first metal member forming the bumps on the metal foil, the second metal member formed with higher bumps than the bump to the metal foil, the the first metallic member, an electronic component is mounted via the bumps, the second metal member, bumps of the bump formation surface of the metal foil coated with the interlayer insulating resin layer, said second metal member the formation side, so as to face the bump formation side of the first metal member, the electronic components bump and the second metal member enters the interlayer insulating resin layer is connected to the wiring layer of the first metal member since the first and second metal members are integrally laminated via an interlayer insulating resin layer so as to, claims the use of bump as an interlayer connecting means for connecting the wiring layer of the interlayer insulating resin layer both main surfaces it can be obtained 2 of the electronic component mounting apparatus.

請求項5の電子部品実装装置によれば、ベアのICと、バンプが形成された配線部分と、該各バンプによって貫通された層間絶縁樹脂層からなり、上記各バンプが上記ベアのICの電極に接続されて、上記配線部分が上記層間絶縁樹脂層を介して上記ベアのICに一体化されてなり、配線部分の外側にベアのICがあるので、ICが複数個分一体に形成された半導体ウェハと配線部分を組み付け、その状態で電子部品実装装置の組立を進め、最終的段階でその半導体ウェハと配線部分等をカッティングするという方法で製造することができる。 According to the electronic component mounting apparatus of claim 5, the bare IC, a wiring portion which bumps are formed, made from the interlayer insulating resin layer which is penetrated by respective bumps, each bump of the IC of the bare electrode are connected to, the wiring portion becomes integrated in the IC of the bare via the interlayer insulating resin layer, since the outer side of the wiring portion is bare IC, IC is formed on the plurality min integrally assembling a semiconductor wafer and the wiring portion, it is possible to advance the assembly of the electronic component mounting apparatus in this state, to produce in a way that the cutting and the semiconductor wafer and the wiring portion such as the final stage.
従って、電子部品実装装置の製造効率を高めることが可能となり、延いては、電子部品実装装置の低価格化を図ることができる。 Therefore, it is possible to increase the manufacturing efficiency of the electronic component mounting apparatus, by extension, it is possible to reduce the cost of the electronic component mounting apparatus.

請求項6の電子部品実装装置の製造方法によれば、電子部品実装装置複数個分の配線部分のバンプ形成側の面に該各バンプによって貫通された状態で層間絶縁樹脂層を形成したものと、電子部品実装装置複数個分のICが一体に形成された半導体ウェハとを用意し、上記各バンプ端部を、上記半導体ウェハの対応する電極に接続することにより上記電子部品実装装置複数個分の配線部分を上記層間絶縁樹脂層を介して上記半導体ウェハと一体化し、その後、上記金属箔をパターニングすることにより配線膜を形成し、しかる後、上記半導体ウェハ、上記層間絶縁樹脂層及び上配線部分をカッティングすることにより個々の電子部品実装装置に分離することにより請求項5の電子部品実装装置を得るので、電子部品実装装置の製造効率を高め、 According to the manufacturing method of the electronic component mounting apparatus of claim 6, and that an interlayer insulating resin layer in a state where the surface of the bump formation side of the wiring portions of the electronic component mounting apparatus a plurality fraction is penetrated by respective bumps the electronic component mounting apparatus a plurality fraction of the IC prepared and the semiconductor wafer which is formed integrally with the respective bump end, the electronic component mounting apparatus a plurality fraction by connecting to the corresponding electrodes of the semiconductor wafer the wiring portion integral with the semiconductor wafer via the interlayer insulating resin layer, then a wiring film is formed by patterning the metal foil, and thereafter, the semiconductor wafer, the interlayer insulating resin layer and an upper wiring since obtaining the electronic component mounting apparatus according to claim 5 by separating the individual electronic component mounting apparatus by cutting a portion to increase the manufacturing efficiency of the electronic component mounting apparatus, 子部品実装装置の低価格化を図ることができる。 It is possible to reduce the cost of electronic component mounting apparatus.

請求項7の電子部品実装装置は、ベアのICと、複数の配線膜の少なくとも一部の配線膜にバンプが形成された配線部分のバンプ形成側の面に該各バンプによって貫通された状態で層間絶縁樹脂層を形成したものを、複数段積層したものからなり、複数段積層したもののバンプが露出する側のその各バンプを上記ICの各電極に接続してなり、配線部分の積層体の外側にベアのICがあるので、ICが複数個分一体に形成された半導体ウェハと配線部分を組み付け、その状態で電子部品実装装置の組立を進め、最終的段階でその半導体ウェハと配線部分等をカッティングする言う方法で製造することができる。 Electronic component mounting apparatus according to claim 7, the bare IC, a plurality of at least part of the state of being through the surface of the bump formation side of the wiring portion which bumps are formed on the wiring film by the respective bumps of the wiring film a material obtained by forming an interlayer insulating resin layer made of those multiple stages stack, although plural stages stacking the respective bumps on the side where the bumps are exposed becomes connected to the electrode of the IC, the stack of interconnect portion since the outside there is a bare IC, IC is assembled semiconductor wafer and a wiring portion formed in a plurality fraction integrally advances the assembly of the electronic component mounting apparatus in this state, the final stage in the semiconductor wafer and the wiring portion such as it can be produced in a way to say to cutting the.
従って、電子部品実装装置の製造効率を高めることが可能となり、延いては、電子部品実装装置の低価格化を図ることができる。 Therefore, it is possible to increase the manufacturing efficiency of the electronic component mounting apparatus, by extension, it is possible to reduce the cost of the electronic component mounting apparatus.

請求項8の電子部品実装装置の製造方法は、半導体ウェハと、電子部品実装装置複数個分の配線部分のバンプ形成側の面に該各バンプによって貫通された状態で層間絶縁樹脂層を形成したもの又はそれを複数段積層したものとを、上記半導体ウェハ、上記層間絶縁樹脂層及び上配線部分をカッティングすることにより個々の電子部品実装装置に分離することにより請求項7の電子部品実装装置を得るので、電子部品実装装置の製造効率を高め、電子部品実装装置の低価格化を図ることができる。 Method of manufacturing an electronic component mounting apparatus of claim 8, a semiconductor wafer, forming an interlayer insulating resin layer in a state of being through the surface of the bump formation side of the wiring portions of the electronic component mounting apparatus a plurality min by respective bumps a stuff or what it was plurality of stages stacked, the semiconductor wafer, an electronic component mounting apparatus according to claim 7 by separating the individual electronic component mounting apparatus by cutting the interlayer insulating resin layer and an upper wiring portion since obtaining, enhance the production efficiency of the electronic component mounting apparatus, it is possible to reduce the cost of the electronic component mounting apparatus.

請求項9の電子部品実装装置によれば、ベアのICと、配線膜の一部に第1のバンプを形成した第1の配線部分と、上記第1のバンプに電極が接続されて上記第1の配線部分の該第1のバンプ形成側に設けられた1又は複数の電子部品と、配線膜の一部に上記第1のバンプよりも高い高さを有する第2のバンプを形成した第2の配線部分と、上記ベアのIC及び第1の配線部分の配線膜と、第2の配線部分の配線膜との間を層間絶縁する層間絶縁樹脂層と、からなり、上記第2の配線部分を、それの上記第2のバンプを上記第1の配線部分の配線膜に接続することにより、上記第1の配線部分の上側にその間に上記電子部品が存在するように位置させ、該第2の配線部分の配線膜と上記ベアのICの電極とを接続してなり、第1、第2の配線 According to the electronic component mounting apparatus of claim 9, the bare IC, a portion to the first wiring portion forming a first bump interconnect layer, said first and is connected above the first bump on the electrode one or a plurality of electronic components provided on the first bump formation side of the first wiring portion, the forming a second bump having a partly height greater than the first bump interconnect layer and second wiring portions, and the wiring layer of the IC and the first wiring portion of the bare, and the interlayer insulating resin layer to the interlayer insulation between the wiring film of the second wiring portion consists, said second wiring moiety, by connecting it above a second bump on a wiring layer of the first wiring portion, during which is positioned so that the electronic components are present on the upper side of the first wire portion, said it connects the IC electrode wiring film and the bare two wire portions, the first, second wirings 分の外側にベアのICがあるので、ICが複数個分一体に形成された半導体ウェハと配線部分を組み付け、その状態で電子部品実装装置の組立を進め、最終的段階でその半導体ウェハと配線部分等をカッティングする言う方法で製造することができる。 Since the outside of the minute there are bare IC, IC is assembled semiconductor wafer and a wiring portion formed in a plurality fraction integrally advances the assembly of the electronic component mounting apparatus in this state, the semiconductor wafer in the final stage and the wiring it can be produced in a way to say to cutting the part or the like.
従って、電子部品実装装置の製造効率を高めることが可能となり、延いては、電子部品実装装置の低価格化を図ることができる。 Therefore, it is possible to increase the manufacturing efficiency of the electronic component mounting apparatus, by extension, it is possible to reduce the cost of the electronic component mounting apparatus.

請求項10の電子部品実装装置の製造方法によれば、第1の配線部分の第1のバンプが形成された側に第1の層間絶縁樹脂層を設け、該第1のバンプと1又は複数の電子部品の電極とを接続し、上記第1のバンプよりも高い第2のバンプを形成した第2の配線部分の第2のバンプ形成側の面を、第2の層間絶縁樹脂層を介して上記第1の配線部分の電子部品搭載側の面に臨ませ、上記第2のバンプを上記第2の層間絶縁樹脂層を貫通させて上記第1の配線部分の金属箔の一部に接続することにより上記第1と第2の配線部分同士を一体化し、上記第2の配線部分の第2の金属箔をパターニングすることにより配線膜を形成し、電子部品実装装置複数個分のICが一体に形成された半導体ウェハの各電極と、上記第2の配線部分の上記配線膜を According to the manufacturing method of the electronic component mounting apparatus of claim 10, the first interlayer insulating resin layer provided on the first side bumps are formed of the first wiring portion, the first bumps and one or more connecting the electronic components of the electrode, the second surface of the bump formation side of the second wiring portion formed high second bump than the first bump, through the second interlayer insulating resin layer connected to a part of the first to face the surface of the electronic component mounting side of the wiring portion, a metal foil of the second bumps by penetrating the second interlayer insulating resin layer above the first wiring portion Te integrated the first and the second wire portion between by said second wiring layer is formed by patterning the second metal foil of the wiring portion, an electronic component mounting apparatus a plurality worth of IC and each electrode of the semiconductor wafer which is formed integrally, the wiring film of the second wire portion 続することにより、該半導体ウェハ及び上記第1及び第2の配線部分を一体化し、第1の配線部分の金属箔をパターニングすることにより配線膜を形成し、上記半導体ウェハ、上記第1、第2の配線部分及び上記第1、第2の層間絶縁樹脂層をカッティングすることにより個々の電子部品実装装置に分離することにより請求項9の電子部品実装装置を得るので、電子部品実装装置の製造効率を高め、電子部品実装装置の低価格化を図ることができる。 By continued, integrating the semiconductor wafer and the first and second wiring portions, a wiring film is formed by patterning the metal foil of the first wiring part, the semiconductor wafer, said first, second 2 of the wiring portion and the first, so to obtain an electronic component mounting apparatus according to claim 9 by separating the individual electronic component mounting apparatus by cutting the second interlayer insulating resin layer, the manufacture of electronic component mounting apparatus improve efficiency, it is possible to reduce the cost of the electronic component mounting apparatus.

本発明において重要な要素となる、層間接続用のバンプを有する金属部材は、配線膜となる薄い銅層と、エッチングバリアとなる更に薄いニッケル層と、バンプとなる比較的厚い銅層を積層した三層構造の金属板が最適である。 An important element in the present invention, a metal member having a bump for interlayer connection, a thin copper layer as a wiring layer and a further thin nickel layer as an etching barrier, a relatively thick copper layer as a bump by laminating metal plate having a three-layer structure is optimal.
そして、バンプの形成は上記金属部材の薄い銅層を選択的にエッチングすることにより行うと良い。 The formation of the bump may be performed by selectively etching the thin copper layer of the metal member.

以下、本発明を図示実施例に従って詳細に説明する。 Hereinafter will be described in detail with the illustrated embodiment of the present invention.
図1(A)〜(G)は本発明に係る電子部品実装装置の第1の実施例(:実施例1)の製造方法を工程順に示す断面図である。 The first embodiment of FIG. 1 (A) ~ (G) is an electronic component mounting apparatus according to the present invention: is a cross-sectional view sequentially showing the steps of producing a (Example 1). 以下にこの製造方法について説明する。 It describes this manufacturing method below.
(A)図1(A)に示すように、配線膜となる銅箔2の一方の主面に略コニーデ状の層間接続用のバンプ4、4、・・・を形成した金属部材5を用意する。 As shown in (A) FIG. 1 (A), the prepared metal member 5 substantially volcano-like bumps 4, 4 for interlayer connection, to form a ... on one main surface of the copper foil 2, which is intended for the wiring film to.

該部材5は例えば配線膜となる薄い銅層と、エッチングバリアとなる更に薄い例えばニッケル層と、バンプとなる比較的厚い銅層を積層した三層構造の金属板を用意し、そのバンプとなる比較的厚い銅層を選択的にエッチングすることによりバンプを形成し、その後、該バンプをマスクとしてニッケル膜をエッチングすることにより形成することができる。 The member 5 is provided with a thin copper layer formed, for example, the wiring layer, and a thinner for example, a nickel layer as an etching barrier, a metal plate having a three-layer structure formed by laminating a relatively thick copper layer serving as a bump, and the bump forming a bump by selectively etching the relatively thick copper layer can then be formed by etching the nickel layer the bump as a mask. 尚、このニッケル膜はバンプを形成するエッチングの際にエッチングバリアとして配線膜となる銅膜のエッチングを阻んだものであるが、もうその役割を終え、しかも今はバンプ間を相互にショートする存在なのでここで除去するのである。 Although the nickel film are those that hampered etching of the copper film to be the wiring film as an etch barrier during the etching for forming the bumps, other finished its role, yet now shorted together bumps each other in the presence so it is to remove here.
また、該部材5は、単層構造の銅板を一方の主面側から選択的にハーフエッチング(銅板の板厚より適宜薄い深さのエッチング)をすること等によっても形成することができ、その形成方法には種々のものが考えられ得る。 Moreover, the member 5 may be formed such as by a copper plate selectively half-etched from one main surface side of the single-layer structure (etched thickness from appropriately thin depth of the copper plate), the the forming method may be considered various ones.

(B)次に、図1(B)に示すように、ベアのIC(半導体集積回路素子)6を、その各電極8、8、・・・がそれに対応するバンプ4、4、・・・の頂部上に位置するように位置決めし、その各電極8、8、・・・とバンプ4、4、・・・とを接合する。 (B) Next, as shown in FIG. 1 (B), the IC (semiconductor integrated circuit device) 6 of bare, bumps 4, 4 that each electrode 8,8, ... corresponding thereto,. positioned so as to be positioned on top of, the respective electrodes 8, 8, ... and the bumps 4, 4, to join the .... そのベアのIC6の金属部材5への位置決めは例えばチップマウンタにより極めて精確に行うことができる。 Its positioning of the metal member 5 of IC6 Bear can be done very accurately, for example, by a chip mounter.
(C)次に、図1(C)に示すように、上記金属部材5のバンプ4、4、・・・側の面に層間絶縁樹脂層10を上記ベアIC6を完全に封止するように圧着形成する。 (C) Next, as shown in FIG. 1 (C), the bumps 4, 4, the interlayer insulating resin layer 10 on the surface of the ... side of the metal member 5 to completely seal the bare IC6 crimping formation.

(D)次に、図1(D)に示すように、上記層間絶縁樹脂層10の主面上に配線膜となる銅箔12を接着する。 (D) Next, as shown in FIG. 1 (D), to bond the copper foil 12 serving as a wiring film on a main surface of the interlayer insulating resin layer 10.
(E)次に、図1(E)に示すように、上記銅箔2、12を含め上記層間絶縁樹脂層10を貫通する貫通孔14を形成する。 (E) Next, as shown in FIG. 1 (E), to form the through-hole 14 which penetrates the interlayer insulating resin layer 10 including the copper foil 2, 12. 該貫通孔14は層間接続用のスルーホールとなるものである。 Through hole 14 and serves as a through hole for interlayer connection.
(F)次に、図1(F)に示すように、上記貫通孔14内面に金属からなる層間接続用導電層16を形成する。 (F) Next, as shown in FIG. 1 (F), to form an interlayer connection conductive layer 16 made of metal in the through-hole 14 inner surface. この形成は、例えば無電解メッキ処理と電解メッキ処理を施すことにより容易に為すことができる。 The formation can be readily made by subjecting for example electroless plating and electrolytic plating.

(G)次に、銅箔2、12に対する選択的エッチング処理を同時又は所定の順序で施すことにより配線膜2a、2a、・・・、12a、12a、・・・を形成し、その後、配線膜2a、2a、・・・、12a、12a、・・・に電子部品18、18、・・・の電極を接続することにより電子部品18、18、・・・を搭載する。 (G) Next, the wiring layer 2a by applying a selective etch process for copper 2,12 simultaneously or in a predetermined order, 2a, formed ..., 12a, 12a, a ..., then wiring film 2a, 2a, ..., 12a, 12a, the electronic components 18, 18, ..., the electronic components 18, 18 by connecting the electrodes of ..., equipped with .... 図1(G)は電子部品の搭載後の状態を示す。 Figure 1 (G) shows the state after mounting the electronic components. この図1(G)における、20が本発明に係る電子部品実装装置の第1の実施例(:実施例1)を示す。 In FIG. 1 (G), a first embodiment of an electronic component mounting apparatus 20 according to the present invention: shows (Example 1). 尚、本実施例では、両面に電子部品18が搭載されていたが、片面のみに電子部品18を搭載するようにしても良い。 In the present embodiment, the electronic components 18 on both sides has been mounted, it may be only on one side so as to mount the electronic component 18.

このような電子部品実装装置20は、基板本体を構成する層間絶縁樹脂層10内にIC6を封止することができるので、回路の集積密度を顕著に高めることができる。 Such electronic component mounting apparatus 20, it is possible to seal the IC6 in the interlayer insulating resin layer 10 constituting the substrate main body, it is possible to increase the integration density of the circuit remarkably. 従って、従来のプリント配線基板の一方乃至双方の両主面に部材を取り付けるタイプのものに比較して顕著に回路の集積密度を高めることができる。 Therefore, it is possible to increase the integration density of significantly circuit compared to that of one or types of attaching the member to the both main surfaces of both the conventional printed wiring board.
そして、集積密度を高めることができることから、電子部品間の間隔をより短くすることが可能となり、延いては、電子部品間を互いに接続する配線膜の長さ(配線長)を短くすることが可能となり、延いては、高周波数特性、高速性を高め、性能の向上を図ることができる。 Then, since it is possible to increase the integration density, it is possible to shorten the distance between electronic components, and by extension, be the length of the wiring film for connecting the electronic components to each other (wire length) shorter possible and become, by extension, the high frequency characteristics, a high speed increase, it is possible to improve the performance.

そして、ベアのIC6を例えばベアマウンタ等により精確に位置決めしたら直ぐにその電極8と金属部材5のバンプ4、4、・・・とを接続して位置関係を強固に固定し、その後、その位置関係を強固に固定した状態で層間絶縁樹脂層10を形成してそのIC6を封止するので、図14に示す従来例におけるような、ICb、b、・・・が、サポート板a上に位置決めされた後、樹脂cが形成されそれにより封止されるまでの間に位置ずれを生じるというおそれは、ない。 Then, the bumps 4, 4 Soon the electrodes 8 and the metal member 5 After precisely positioned by the IC6 bare example Beamaunta like, connects the ... firmly fix the positional relationship, then the positional relationship because sealing the IC6 with an interlayer insulating resin layer 10 while firmly fixed, as in the conventional example shown in FIG. 14, ICb, b, · · · is positioned on the support plate a after, fear that the resin c is formed resulting in positional deviation between the time thereby sealed is not.

また、図14に示す従来例によれば、樹脂cとICbとの熱膨張係数の違いにより、配線膜e、e、・・・の樹脂cとICbとの境界部分f、f、・・・に熱応力による断線等が生じ易いという問題があるが、本実施例20によれば、IC6が樹脂10中に深く埋もれており、配線膜12a、12a、・・・に樹脂10とIC6との熱膨張係数の違いによる熱応力が加わるおそれがなく、そのような問題は生じ得ない。 Further, according to the conventional example shown in FIG. 14, the difference in thermal expansion coefficient between the resin c and ICb, wiring film e, e, boundary f between ... resin c and ICb, f, ... the there is a break due to thermal stress or the like is liable to occur, according to the present embodiment 20, IC6 are buried deep in the resin 10, wiring layer 12a, 12a, the resin 10 and IC6 to ... there is no possibility that thermal stress due to difference in thermal expansion coefficient is applied, such a problem can not occur.
また、図14に示す従来例によれば、銅箔dを選択的にエッチングすることにより配線膜e、e、・・・を形成する際に、樹脂cとICbとの境界に沿ってエッチング液が浸透してしまい、封止効果が低減するおそれがあるが、本実施例20によれば、樹脂10とIC6との境界が樹脂10外部に露出していないので、銅箔2、12を選択的にエッチングするときにエッチング液が樹脂10とIC6との境界に沿って樹脂10内に深く浸透するおそれもない。 Further, according to the conventional example shown in FIG. 14, the wiring film e by selectively etching the copper foil d, e, when forming a ... etchant along the boundary between the resin c and ICb there will penetrate, but there is a possibility that the sealing effect is reduced, according to the embodiment 20, since the boundary between the resin 10 and IC6 is not exposed to the resin 10 outside, select the copper foil 2, 12 there is no possibility to penetrate deep into the resin 10 along the boundary of the etchant and the resin 10 IC 6 when etched.

(第1の変形例) (First Modification)
図2(A)、(B)は図1に示した製造方法の第1の変形例の要部を工程順に示す断面図である。 Figure 2 (A), (B) is a sectional view showing a main part of a first modification of the manufacturing method shown in FIG. 1 in order of steps.
(A)銅箔2の一方の主面にバンプ4、4、・・・を形成した金属部材5のバンプ形成側の面に、図2(A)に示すように、バンプ4の高さよりも薄いバンプ保護絶縁樹脂層10aを形成する。 (A) bumps on one main surface of the copper foil 2 4,4, on the surface of the bump formation side of the metal member 5 formed with ..., as shown in FIG. 2 (A), than the height of bumps 4 to form a thin bump protective insulating resin layer 10a.
(B)その後、図2(B)に示すように、各バンプ4、4、・・・の露出した頂部にベアのIC6の各電極8、8、・・・を接続する。 (B) Thereafter, as shown in FIG. 2 (B), the bumps 4 and 4, each of the electrodes 8,8 Bear IC6 to exposed top of ..., connecting ....

その後は、図1に示した製造方法と同じ工程を行う。 Thereafter, the same steps as the manufacturing method shown in FIG.
この第1の変形例によれば、微細なるが故に折れたり曲がったりし易いバンプ4、4、・・・がIC6搭載前に或いは搭載の際に折れたり、曲がったりすることを層間絶縁樹脂層10aにより防止することができ、延いては、不良率の低減、信頼性の向上を図ることができる。 According to the first modification, easy bump 4,4 broken or bent because although micronization, or broken during ... are prior to or mounted mounting IC 6, an interlayer insulating resin layer to bend can be prevented by 10a, by extension, it is possible to reduce the failure rate, improve the reliability.

(第2の変形例) (Second Modification)
図3(A)〜(C)は図1に示した製造方法の第2の変形例の要部を工程順に示す断面図である。 Figure 3 (A) ~ (C) is a sectional view showing a main part of a second modification of the manufacturing method shown in FIG. 1 in order of steps.
(A)金属部材5にIC6を搭載した後、図3(A)に示すように、層間絶縁樹脂層として、IC6を逃げる逃げ孔10hを有するフィルム状の樹脂10を用意し、その逃げ孔10hがIC6と位置整合するようにその樹脂10を金属部材5上に臨ませる。 (A) after mounting the IC6 to the metal member 5, as shown in FIG. 3 (A), an interlayer insulating resin layer, providing a film-like resin 10 having a relief hole 10h escaping the IC6, its escape holes 10h There the resin 10 to be aligned with IC6 to face on the metal member 5. 尚、金属部材5はバンプ4の高さより薄いバンプ保護絶縁樹脂層10aが形成されていてもいなくても良い。 The metal member 5 may or may not be thin bump protective insulating resin layer 10a than the height of the bumps 4 are formed.

(B)次に、図3(B)に示すように、層間絶縁樹脂層10を金属部材5のバンプ形成面上に位置させる。 (B) Next, as shown in FIG. 3 (B), to position the interlayer insulating resin layer 10 on the bump formation surface of the metal member 5.
(C)その後、圧着処理すると、圧着処理により生じた層間絶縁樹脂層10の流動性により、図3(C)に示すように、IC6を覆った状態になり、硬化すると封止した状態になる。 (C) Thereafter, when the crimping process, the fluidity of the interlayer insulating resin layer 10 caused by the pressure bonding process, as shown in FIG. 3 (C), is ready for covering the IC 6, in a state of sealing when cured .

その後は、図1に示した製造方法と同じ工程を経て電子部品実装装置20を得る。 Thereafter, to obtain an electronic component mounting apparatus 20 through the same process as the manufacturing method shown in FIG.
このような変形例によれば、層間絶縁樹脂層10を形成するために、フィルム状の樹脂をあてがうときに、その樹脂によりベアのIC6が損傷を受けるおそれをなくすことができる。 According to this modified example, in order to form the interlayer insulating resin layer 10, when Ategau the filmy resin by the resin IC6 Bear can be eliminated the risk of damage.

図4は本発明に係る電子部品実装装置の第2の実施例(:実施例2)20aを示す断面図である。 Second embodiment of FIG. 4 is an electronic component mounting apparatus according to the present invention: is a sectional view showing a (Example 2) 20a. 本実施例20aは、同じ領域内に2個のベアIC6、6が背中合わせの向きで上下に離間して重なるように層間絶縁樹脂層10内に封止されるように集積度を高めた点で図1(G)に示す電子部品実装装置20と異なっている。 This embodiment 20a is in that two bare IC6,6 in the same region higher integration and to be sealed in the interlayer insulating resin layer 10 so as to overlap at a distance from each other in up and down in a back-to-back orientation It is different from the electronic component mounting apparatus 20 shown in FIG. 1 (G). これにより電子部品実装装置の単位専有面積当たりの回路の集積度を略倍増することができる。 Thus the degree of integration of circuits per unit area occupied by the electronic component mounting apparatus can be substantially doubled.

図5(A)〜(C)は図4に示した電子部品実装装置20aの製造方法の要部を工程順に示す断面図である。 Figure 5 (A) ~ (C) is a sectional view showing a main portion of a manufacturing method of an electronic component mounting apparatus 20a shown in FIG. 4 in the order of steps.
(A)バンプ4、4、・・・にて電極8、8、・・・を介してベアのIC6、6、・・・が搭載された金属部材5を一対5a、5bを用意し、その一方5aのバンプ形成側の面に層間絶縁樹脂層10を圧着処理により該IC6、6、・・・を封止するように形成し、他方の金属部材5bをIC6、6、・・・の搭載側を一方の金属部材5aに向けて、所定の位置関係に位置合わせして臨ませる。 (A) bump 4,4, electrodes 8,8 at ..., IC6,6 Bear through ..., the metal member 5 ... are mounted to prepared a pair 5a, 5b, its Meanwhile the IC6,6 by pressure bonding treatment interlayer insulating resin layer 10 on the surface of the bump formation side 5a, formed so as to seal ..., mounting the other metal member 5b IC6,6, ... of toward the side on one of the metal members 5a, to face and aligned in a predetermined positional relationship. 図5(A)はその状態を示す。 5 (A) shows the state.

(B)次に、層間絶縁樹脂層10に対して加熱処理を施して軟化させながら上記他方の金属部材5bを金属部材5aに近接させ、その金属部材5bのIC6、6、・・・を該層間絶縁樹脂層10内に埋もれ、該樹脂層10によって封止された状態にする。 (B) Next, the other metal member 5b is brought close to the metal member 5a while softening heat treatment is performed with respect to interlayer insulating resin layer 10, IC6,6 of the metal member 5b, a ... the buried in the interlayer insulating resin layer 10, a state sealed by the resin layer 10. 図5(B)はその封止された状態を示す。 FIG. 5 (B) shows the sealed state.

(C)次に、図5(C)に示すように、樹脂層10に貫通孔14を形成し、更に、導電膜16を形成する。 (C) Next, as shown in FIG. 5 (C), a through hole 14 formed in the resin layer 10, further, a conductive film 16. その後は、例えば図1に示す製造方法と同じ工程を行う。 Thereafter, the same steps as the manufacturing method shown in FIG. 1, for example. すると、図4に示す電子部品実装装置20aが出来上がる。 Then, it is ready electronic component mounting apparatus 20a shown in FIG.

(第1の変形例) (First Modification)
図6は図4に示した電子部品実装装置の第1の変形例20bを示す断面図である。 6 is a sectional view showing a first modification 20b of the electronic component mounting apparatus shown in FIG. 本変形例20aは、図4に示した電子部品実装装置20bとは、一つの領域内に存するIC6は一個であり、上面(反電極側の面)が上向きに搭載されたIC6aと下面(電極側の面)が上向きに搭載されたIC6bを有するように層間絶縁樹脂層10に封止してなる点で異なる。 This modification 20a, the electronic component mounting apparatus 20b shown in FIG. 4, IC 6 existing in one region is one, IC 6a and a lower surface (electrode upper surface (the surface of the counter-electrode side) is upwardly mounted to have a IC6b the surface on the side) is upwardly mounted differs in that by encapsulating the interlayer insulating resin layer 10. このようにすれば、電子部品実装装置の単位専有面積当たりの回路の集積度を高めることは必ずしもできないが、IC6aの電極が下側の配線膜と多く接続され、IC6bの電極が上側の配線膜と多く接続される場合には比較的配線長を短くしつつ多くのIC6を搭載することができ、配線長が全体的に長くならないようにすることが容易に為し得る。 By this way, it is not always improved integration of circuits per unit area occupied by the electronic component mounting apparatus, is connected lot IC6a electrode and the lower wiring layer, upper IC6b electrode wiring films and is able to pack more IC6 while shortening relatively wiring length when it is often connected, that the wiring length are prevented from becoming totally long can easily None.

図7(A)〜(C)は図6に示した電子部品実装装置20bの製造方法の要部を工程順に示す断面図である。 Figure 7 (A) ~ (C) is a sectional view showing a main portion of a manufacturing method of an electronic component mounting apparatus 20b shown in FIG. 6 in the order of steps.
(A)バンプ4、4、・・・にて電極8、8、・・・を介してベアのIC6、6、・・・が搭載された金属部材5を一対5a、5bを用意し、その一方5aのバンプ形成側の面に層間絶縁樹脂層10を圧着処理により該IC6、6、・・・を封止するように形成し、他方の金属部材5bをIC6、6、・・・の搭載側を一方の金属部材5aに向けて、所定の位置関係に位置合わせして臨ませる。 (A) bump 4,4, electrodes 8,8 at ..., IC6,6 Bear through ..., the metal member 5 ... are mounted to prepared a pair 5a, 5b, its Meanwhile the IC6,6 by pressure bonding treatment interlayer insulating resin layer 10 on the surface of the bump formation side 5a, formed so as to seal ..., mounting the other metal member 5b IC6,6, ... of toward the side on one of the metal members 5a, to face and aligned in a predetermined positional relationship. 図7(A)はその状態を示す。 Figure 7 (A) shows the state.

(B)次に、層間絶縁樹脂層10に対して加熱処理を施して軟化させながら上記他方の金属部材5bを金属部材5aに近接させ、その金属部材5bのIC6、6、・・・を該層間絶縁樹脂層10内に埋もれ、該樹脂層10によって封止された状態にする。 (B) Next, the other metal member 5b is brought close to the metal member 5a while softening heat treatment is performed with respect to interlayer insulating resin layer 10, IC6,6 of the metal member 5b, a ... the buried in the interlayer insulating resin layer 10, a state sealed by the resin layer 10. 図7(B)はその封止された状態を示す。 Figure 7 (B) illustrates the sealed state.

(C)次に、図7(C)に示すように、樹脂層10に貫通孔14を形成し、更に、導電膜16を形成する。 (C) Next, as shown in FIG. 7 (C), a through hole 14 formed in the resin layer 10, further, a conductive film 16. その後は、例えば図1に示す製造方法と同じ工程を行う。 Thereafter, the same steps as the manufacturing method shown in FIG. 1, for example. すると、図6に示す電子部品実装装置20bが出来上がる。 Then, be ready electronic component mounting apparatus 20b shown in FIG.

図8は本発明に係る電子部品実装装置の第3の実施例(:実施例3)を示す断面図である。 Figure 8 is a third embodiment of an electronic component mounting apparatus according to the present invention: is a cross-sectional view showing Example 3. 本実施例20cは層間絶縁樹脂層10の両面の配線膜間をスルーホールによってではなく、バンプ24、24・・・によって電気的に接続するようにしたものであり、貫通孔を形成し、無電解メッキ、電解メッキを形成するという面倒な工程を経ることなく層間接続するようにすることができるという利点を有する。 This embodiment 20c is not between both surfaces of the wiring film of the interlayer insulating resin layer 10 by the through-hole, which has so as to electrically connect the bumps 24, 24, ..., a through hole is formed, no electrolytic plating, has the advantage that it can be adapted to the interlayer connection without a cumbersome step of forming an electrolytic plating. 18は一方の主面に搭載された電子部品である。 18 is an electronic component mounted on one main surface. 本実施例20cにおいては一方の主面のみに形成されているが、双方の主面に搭載するようにしても良いことは言うまでもない。 Is formed only on one main surface in the present embodiment 20c, it is needless to say that may be mounted on both major faces.

図9(A)、(B)は図8に示す電子部品実装装置20cの製造方法の要部を工程順に示す断面図である。 Figure 9 (A), (B) is a sectional view showing a main portion of a manufacturing method of an electronic component mounting apparatus 20c shown in FIG. 8 in the order of steps.
(A)図9(A)に示すように、バンプ4、4、・・・にて電極8、8、・・・を介してベアのIC6、6、・・・が搭載された金属部材5aと、層間絶縁樹脂層10の厚さと同じ高さの層間接続用バンプ24、24、・・・を銅箔2の一方の主面に形成し、そのバンプ24形成面に層間絶縁樹脂層10を形成した金属部材5cを用意し、該金属部材5cを、そのバンプ24形成面が金属部材5aのバンプ4形成面に所定の位置関係になるように位置決めして臨ませる。 (A) As shown in FIG. 9 (A), the bump 4,4, electrodes 8,8 at ..., through ... bare IC6,6, metal ... are mounted member 5a When the interlayer connection bumps 24, 24 the same height as the thickness of the interlayer insulating resin layer 10, a ... is formed on one main surface of the copper foil 2, an interlayer insulating resin layer 10 on the bump 24 formation surface the formed metal member 5c is prepared, the metal member 5c, the bump 24 formation surface is to face and positioned so as to have a predetermined positional relationship to the bumps 4 formed surface of the metal member 5a. 図9(A)はその位置決めして臨ませた状態を示す。 Fig. 9 (A) shows a state in which face with their positioning.

(B)次に、図9(B)に示すように、層間絶縁樹脂層10に対する加熱処理を施して軟化させながら金属部材5aを金属部材5cに近接させ、バンプ24、24、・・・が金属部材5a 銅箔2に接続され、その層間絶縁樹脂層10によってベアのIC6、6、・・が封止され、金属部材5a及び5cの銅箔2・2間が絶縁された状態にする。 (B) Next, as shown in FIG. 9 (B), the metal member 5a is brought close to the metal member 5c while softening heat treatment is performed with respect to interlayer insulating resin layer 10, bumps 24, 24, ... are is connected to the copper foil 2 of the metal member 5a, IC6,6 bare by the interlayer insulating resin layer 10, ... is sealed, a state where the copper foil 2, 2 while is insulated metallic member 5a and 5c .
その後は、上下両面の銅箔2、2をパターニングして配線膜を形成し、更に、必要な電子部品18の搭載を行う。 Then, by patterning the copper foil 2, 2 upper and lower surfaces to form a wiring layer, further, it performs mounting of necessary electronic components 18. すると、図8に示す電子部品実装装置20cが出来上がる。 Then, it is ready electronic component mounting apparatus 20c shown in FIG.

(他の各種変形例) (Other various modifications)
尚、上記本発明に係る電子部品実装装置の第1乃至第3各実施例20、20a〜20cにおいて、バンプ4、4、・・・とベアのIC6、6、・・・の電極8、8、・・・との接続が不可欠であるが、その接続において、そのバンプ4、4、・・・と電極8、8、・・・との間にACF等の異方性導電膜を介在させるようにしても良い。 In the first to third preferred embodiment 20,20a~20c of the electronic component mounting apparatus according to the present invention, the bumps 4, 4, of ... and bare IC6,6, ... of electrodes 8 and 8 Although it is essential to connect the., in that connection, the bumps 4, 4, ... and electrodes 8 and 8, interposing the anisotropic conductive film ACF or the like between the ... it may be so.
また、バンプ4、4、・・・と電極8、8、・・・との接続は、ベアのIC6をチップマウンタにより位置決めし、その状態で適宜加圧することにより行うことができるが、その際に、超音波振動を加えるようにすると、接続性をより良好にすることができる。 The bump 4,4, ... and the electrodes 8 and 8, the connection between ... are, the IC6 bare positioned by a chip mounter can be carried out by applying appropriate pressure in that state, in which in, when so applying ultrasonic vibration, it can be made better connectivity.

更に、接続工程の直前に例えばチャンバー内にてバンプ4、4、・・・及び電極8、8、・・・の表面をクリーンにする処理をし、その後、上記接続をするようにすると、低い加圧力で良好な接続ができる。 Further, the bumps 4, 4 at just before the connection step for example in a chamber, ..., and electrodes 8 and 8, the surface of ... a process to clean, then when such that the connection, low it is a good connection with pressure.
更にまた、上記各種実施例において、層間絶縁樹脂層10の一方の主面或いは双方の主面上に、厚膜或いは薄膜による抵抗素子、容量素子或いは誘導素子を形成するようにしても良いことは言うまでもない。 Furthermore, in the above various embodiments, on one major surface or both major surfaces of the interlayer insulating resin layer 10, a thick film or thin film by resistive elements, it may be formed of capacitive elements or inductive elements needless to say. 抵抗素子は、例えば銅箔として若干比抵抗の大きなものを用い、パターニングにより細くて長い(例えばジグザグ状にパターニングすることにより配線膜を長くする。)配線膜部分を形成することにより得ることができる。 Resistive element, for example, using a large slightly resistivity as copper foil, thinner (wiring film lengthening by patterning for example a zigzag shape.) Long by patterning can be obtained by forming a wiring layer portion .

また、容量素子は、薄膜或いは厚膜により例えば銅箔による下側電極を形成し、その下側電極を比較的誘電率の高い絶縁層により覆い、該絶縁層上に該下側電極とと対向する上側電極を形成することにより得ることができる。 The capacitor is to form the lower electrode by thin film or thick film according to, for example, copper foil, the lower electrode is covered with a relatively high dielectric constant insulating layer, and said lower electrode on the insulating layer and the counter it can be obtained by forming an upper electrode that. また、誘導素子は、厚膜又は薄膜により例えば渦巻き状のパターンを形成し、更に、絶縁膜として例えばセラミック粒子を含有した比較的透磁率の高い膜をその渦巻き状の膜間に介在するように形成することによっても得ることができる。 Further, the inductive element forms a thick or thin film by, for example, a spiral pattern, further, a relatively permeability high film containing e.g. ceramic particles as an insulating film so as to be interposed between the spiral membrane it can also be obtained by forming.

図10(A)〜(D)は本発明に係る第4の実施例(:実施例4)である、電子部品実装装置の製造方法を工程順に示す断面図である。 Fourth embodiment according to FIG. 10 (A) ~ (D) according to the present invention: a (Example 4) are sectional views sequentially showing the steps of producing the electronic component mounting apparatus. 本実施例は、後述する第5、第6の実施例と同様に、半導体ウェハの状態で配線部分等との組付けをめるという点で、上述した第1乃至第3の実施例とは異なり、製造効率を高めることができるという利点を有し、また、第1乃至第3の実施例が図14に示した従来例と比較して優れた各利点も有する。 This embodiment, the fifth will be described later, similarly to the sixth embodiment, in that proceeding Mel the assembly of the wiring portion such as a state of the semiconductor wafer, and the first to third embodiments described above They are different and have the advantage of being able to increase the production efficiency, and it also has the advantage that the first to third embodiments are superior in comparison with the conventional example shown in FIG. 14.

(A)図10(A)に示すように、銅箔52の一方の主表面に銅からなるバンプ54を形成した配線部分56の該バンプ54側の面に層間絶縁樹脂層58を該バンプ54、54、・・・に貫通されるようにして形成したものと、半導体ウェハ60を用意する。 (A) 10 (A), the one of the bumps 54 of the interlayer insulating resin layer 58 on the surface of the bump 54 side of the wiring portion 56 formed with bumps 54 made of copper on the main surface of the copper foil 52 , 54, as formed in the manner be penetrated in ..., a semiconductor wafer 60. 配線部分56は、複数の電子部品実装装置分の配線部分を一体に形成したものであり、また、半導体ウェハ60も複数の電子部品実装装置分のICを一体に形成したものである。 Wiring portions 56 are a plurality of wiring portions of the electronic component mounting apparatus minute but formed integrally and is obtained by forming integrally the semiconductor wafer 60 is also of a plurality of electronic component mounting apparatus minute IC.

(B)次に、図10(B)に示すように、上記配線部分56の各バンプ54、54、・・・を、上記半導体ウェハ60の各電極に接続する。 (B) Next, as shown in FIG. 10 (B), the bumps 54 of the wiring portion 56, a ..., connected to the electrodes of the semiconductor wafer 60.
(C)次に、図10(C)に示すように、上記銅箔52を選択的にエッチングすることにより配線膜52a、52、・・・を形成する。 (C) Next, as shown in FIG. 10 (C), the wiring layer 52a, 52 by selectively etching the copper foil 52 to form,.

(D)次に、上記半導体ウェハ60と、層間絶縁樹脂層58及び配線部分56をカットすることにより、個々の電子部品実装装置62、62、・・・に分離する。 (D) Next, the above-mentioned semiconductor wafer 60, by cutting the interlayer insulating resin layer 58 and the wiring portion 56, each electronic component mounting apparatus 62, 62, separated into ....
この電子部品実装装置62が本発明電子部品実装装置の実施例の一つである。 The electronic component mounting apparatus 62 is one embodiment of the present invention an electronic component mounting apparatus.
このような実施例によれば、電子部品であるIC60の電極と配線を直接接続するのではなく、バンプ58を介して接続するので、層間絶縁樹脂層58とIC60との熱膨張係数に違いがあってもその違いによる熱応力が配線に生じるおそれがなく、延いては配線の断線のおそれをなくすことができる。 According to this embodiment, instead of connecting the electrodes and wiring of an electronic component IC60 directly, so connected via the bumps 58, the difference in thermal expansion coefficients between the interlayer insulating resin layer 58 and the IC60 is there is no possibility that thermal stress due to the difference occurs in the wiring even, by extension it is possible to eliminate the risk of disconnection of the wiring.

更には、IC60の電極と配線を直接接続する構造ではなく、バンプ58を介して接続するので、配線形成の際に、IC60と層間絶縁樹脂層58との境界が外部に露出していない。 Furthermore, rather than the structure for connecting directly the electrode and the wiring of the IC60, so connected via the bumps 58, in the wiring formation, a boundary between the IC60 and the interlayer insulating resin layer 58 is not exposed to the outside. 従って、配線形成の際にIC60と層間絶縁樹脂層58との境界を通じてエッチング液が該樹脂層58内部に侵入して封止効果が低下するおそれがなく、信頼度、耐久性が損なわれるおそれがない。 Therefore, there is no possibility that the etching solution sealing effect penetrates into the resin layer 58 is lowered through the boundary between the IC60 and the interlayer insulating resin layer 58 at the time of wiring formation, possibly reliability, durability is impaired Absent.
また、半導体ウェハ60単位で電子部品実装装置の製造を進め、最終的段階でカッティングにより個々の電子部品実装装置に分離することにより電子部品実装装置を得ることができ、半導体ウェハをカッティングしてチップに分離したものに配線部分を組み付ける場合に比較して、高い効率で電子部品実装装置の製造ができ、電子部品実装装置の低価格化を図ることができる。 Further, promoting the production of electronic component mounting apparatus in the semiconductor wafer 60 units by cutting the final stage it is possible to obtain an electronic component mounting apparatus by separating the individual electronic component mounting apparatus, and cutting the semiconductor wafer chip as compared with the case of assembling the wiring portion that is separated into can manufacture of electronic component mounting apparatus with high efficiency, it is possible to reduce the cost of the electronic component mounting apparatus.

図11(A)〜(D)は本発明に係る第5の実施例(:実施例5)である、電子部品実装装置の製造方法を工程順に示す断面図である。 Figure 11 (A) ~ (D) is a fifth embodiment of the present invention: a (Example 5) are sectional views sequentially showing the steps of producing the electronic component mounting apparatus.
(A)図10(A)、(B)に示したと同様の工程で、銅箔52のバンプ54、54、・・・を半導体ウェハ60の各電極に接続した状態を形成する。 (A) FIG. 10 (A), the similar process as shown in (B), a state of being connected to each electrode of the bumps 54, the semiconductor wafer 60 ... of the copper foil 52. 図11(A)はその状態を示す。 Figure 11 (A) shows the state.

(B)次に、上記銅箔52を選択的にエッチングすることにより、図11(B)に示すように、配線膜52a、52a、・・・を形成し、それに、図10(A)に示す配線部分と同様の構造の別の部材である配線部分56を用意し、図11(B)に示すように、その各バンプ54、54、・・・が対応する上記配線膜52a、52a、・・・と対向するように、半導体ウェハ60と接続された配線部分56に、別途用意した上記配線部分56を、これのバンプ54、54、・・・に貫通された状態の層間絶縁樹脂層58を介して臨ませる。 (B) Next, by selectively etching the copper foil 52, as shown in FIG. 11 (B), the wiring layer 52a, 52a, to form a ..., it, in FIG. 10 (A) providing a wire portion 56 which is another member of the same structure as the wiring portion shown, as shown in FIG. 11 (B), the wiring layer 52a of the respective bumps 54, 54, ... corresponding, 52a, so as to face the ..., the wiring part 56 connected to the semiconductor wafer 60, separately the wiring portion 56 which is prepared, this bump 54, the interlayer insulating resin layer in a state of being through the ... to face through the 58.

(C)次に、図11(C)に示すように、半導体ウェハ60と接続された配線部分56に、別途用意した上記配線部分56のバンプ54、54、・・・を接続し、その後、その配線部分56の銅箔52を選択的にエッチングすることにより配線膜52aを形成する。 (C) Next, as shown in FIG. 11 (C), the wiring portion 56 connected to the semiconductor wafer 60, the bump 54 of the wiring portion 56 which is separately prepared, connect ..., then, the wiring film 52a is formed by selectively etching the copper foil 52 of the wiring portion 56.
(D)次に、上記半導体ウェハ60と、層間絶縁樹脂層58、58及び配線部分56、56をカットすることにより、個々の電子部品実装装置62a、62a、・・・に分離する。 (D) Next, the above-mentioned semiconductor wafer 60, by cutting the interlayer insulating resin layer 58, 58 and the wiring portions 56, 56, separated individual electronic component mounting apparatus 62a, 62a, in ....
この分離された各電子部品実装装置62aも本発明に係る電子部品実装装置の実施の別の形態例である。 The separated each electronic component mounting apparatus 62a was also another form example of an electronic component mounting apparatus according to the present invention.

このような実施例によれば、半導体ウェハ単位で電子部品実装装置の製造を進め、最終的段階でカッティングにより個々の電子部品実装装置に分離することにより電子部品実装装置を得ることができ、半導体ウェハをカッティングしてチップに分離したものに配線部分を組み付ける場合に比較して、高い効率で電子部品実装装置の製造ができ、電子部品実装装置の低価格化を図ることができるのみならず、配線部分56の銅箔52から形成された配線膜52aを複数層に形成することができ、例えば、第2層目の配線膜52a、52a、・・・によって一つのIC60aの電極相互の電気的接続を成すことが可能であり、IC60a内の一部の配線を配線部分56の配線膜52aに委ねることができ、IC60aの、或いは電子部品実装装置 According to this embodiment, promoting the production of electronic component mounting apparatus in a semiconductor wafer basis, cutting makes it possible to obtain an electronic component mounting apparatus by separating the individual electronic component mounting apparatus in the final stage, the semiconductor and cutting the wafer as compared with the case of assembling the wiring portion that is separated into chips, can manufacture the electronic component mounting apparatus with high efficiency, not only it is possible to reduce the cost of the electronic component mounting apparatus, the wiring film 52a formed from the copper foil 52 of the wiring portion 56 can be formed in a plurality of layers, for example, second-layer wiring films 52a, 52a, electrical electrodes mutual one IC60a by ... it is possible to form a connection, it is possible to delegate part of the wiring in IC60a wiring layer 52a of the wiring portion 56, the IC60a, or the electronic component mounting apparatus 2aの設計の自由度を高めることができる。 2a degree of freedom in the design of the can be increased.

図12(A)〜(E)及び図13(F)、(G)は本発明に係る第6の実施例(:実施例6)である、電子部品実装装置の製造方法の工程(A)〜(G)を順に示す断面図である。 Figure 12 (A) ~ (E) and FIG. 13 (F), the sixth embodiment of according to (G) the present invention: a (Example 6), step of a method for producing an electronic component mounting apparatus (A) ~ a (G) is a sectional view showing sequentially.
(A)銅箔52の一方の主面にバンプ(第1のバンプ)54、54、・・・を形成した配線部分(第1の配線部分)56を用意し、そのバンプ54形成面に、層間絶縁樹脂層58を各バンプ54、54、・・・に貫通された状態で形成する。 (A) bumps on one main surface of the copper foil 52 (first bump) 54, 54, the wiring portion to form a ... prepared (first wiring part) 56, to the bump 54 formation surface, interlayer insulating resin layer 58 each bump 54 is formed in a state of being through the .... 図12(A)はその層間絶縁樹脂層54形成後の状態を示す Figure 12 (A) shows a state after the interlayer insulating resin layer 54 formed

(B)次に、上記バンプ(第1のバンプ)54、54、・・・に電子部品64、64、・・・の電極を接続することにより、図12(B)に示すように、配線部分(第1の配線部分)56に電子部品実装装置複数個分の電子部品64、64、・・・を搭載する。 (B) Next, the bump (first bump) 54, electronic components 64, 64 in., By connecting the electrodes of ..., as shown in FIG. 12 (B), wirings portion (first wiring part) 56 electronic component mounting apparatus a plurality minute electronic components 64, 64 to be mounted,.
(C)次に、図12(C)に示すように、上記電子部品64、64、・・・を搭載した配線部分56の電子部品64搭載側に、層間絶縁樹脂層72を介して、別の配線部分(第2の配線部分)66を臨ませる。 (C) Next, as shown in FIG. 12 (C), the electronic component 64, 64, the electronic component 64 mounted side of the wiring portion 56 provided with a ..., with an interlayer insulating resin layer 72, another portion of the wiring to face the (second wiring portions) 66.

該配線部分66は銅箔68の一方の主面にバンプ(第2のバンプ)70、70、・・・を形成したもので、該バンプ70、70、・・・は上記第1の配線部分56のバンプ(第1のバンプ)54よりも長さ(高さ)が電子部品64の厚さ以上長い(高い)。 Wiring portion 66 bumps on one main surface of the copper foil 68 (second bump) 70, 70, obtained by forming a., The bumps 70, 70, ... are the first wire portion 56 of the bump (first bump) 54 is also in length than (height) is longer than the thickness of the electronic component 64 (high). バンプ70、70、・・・は、配線部分56のバンプ54、54、・・・及びそれに電極が接続されて搭載された上記電子部品64と位置が逸れるように位置設定されている。 Bumps 70, 70, ... are, bumps 54 of the wiring portion 56, and is positioned such ... and it and the electronic component 64 on which electrodes are mounted are connected position deviates. そして、各バンプ70、70、・・・が配線部分56の電子部品64搭載側の面を向き、配線部分56・66間に層間絶縁樹脂層72が介在し、該配線部分56・66を位置合わせした状態で、配線部分56に配線部分66を臨ませるのである。 Then, the bumps 70, 70, ... are directed to the surface of the electronic component 64 mounted side of the wiring portion 56, and interposed interlayer insulating resin layer 72 between the wiring portions 56, 66, the position of the wiring portions 56, 66 in combined state, cause the wiring portion 56 faces the wiring portion 66.

(D)次に、図12(D)に示すように、層間絶縁樹脂層72を上記各第2のバンプ70、70、・・・で貫通しつつ、該バンプ70、70、・・・の先端が配線部分56の銅箔52のバンプ(第1のバンプ)形成面に接続させることにより、二つの配線部分56・66を一体化する。 (D) Next, as shown in FIG. 12 (D), the second bump 70, 70 each above the interlayer insulating resin layer 72 while penetrating in., The bumps 70, 70, ... of tip by connecting the bump (first bump) formed surface of the copper foil 52 of the wiring portion 56, to integrate the two wiring portions 56, 66. 72はその二つの配線部分56・66の銅箔52・68間の層間絶縁樹脂層72・58が互いに溶融してできた層間絶縁樹脂層で、銅箔52・68間において、バンプ70・54及び電子部品64相互間を絶縁分離し、更には、銅箔52・68を層間絶縁する。 72 an interlayer insulating resin layer interlayer insulating resin layer 72, 58 between the copper foil 52, 68 of the two wiring portions 56, 66 Deki by melting together, between the copper foil 52, 68, bumps 70, 54 and an electronic component 64 between each other dielectrically isolated, further, the interlayer insulating the copper foil 52, 68.

(E)次に、第2の配線部分66の銅箔68を選択的にエッチングすることにより配線膜68a、68a、・・・を形成すると共に、該各配線膜68a、68a、・・・形成側の面に、半導体ウェハ60を、自身の電極と各配線膜68a、68a、・・・が対応するように臨ませる。 (E) Next, the wiring layer 68a by selectively etching the copper foil 68 of the second wiring portion 66, 68a, to form a ..., respective wiring film 68a, 68a, ... formed the surface of the side, the semiconductor wafer 60, its electrodes and the wiring film 68a, 68a, · · · are to face to correspond. 図11(E)はその半導体ウェハ60を第1、第2の配線部分56・66を一体化したものに臨ませた状態を示す。 Figure 11 (E) shows a state in which to face the semiconductor wafer 60 to the first, obtained by integrating the second wiring portions 56, 66.
(F)次に、銅箔52を選択的にエッチングすることにより配線膜52a、52a、・・・を形成し、その後、図13(G)に示すように、半導体ウェハ60及び第1、第2の配線部分56・66を一体化したものをカッティングすることにより個々の電子部品実装装置62b、62b、・・・に分離する。 (F) Next, the wiring layer 52a by selectively etching the copper foil 52, 52a, to form a., Then, as shown in FIG. 13 (G), the semiconductor wafer 60 and the first and individual electronic component mounting apparatus 62b by cutting a formed by integrating the second wiring portions 56 · 66, 62b, separated into ....

このような実施例によれば、半導体ウェハ単位で電子部品実装装置の製造を進め、最終的段階でカッティングにより個々の電子部品実装装置に分離することにより電子部品実装装置を得ることができ、半導体ウェハをカッティングしてチップに分離したものに配線部分を組み付ける場合に比較して、高い効率で電子部品実装装置の製造ができ、電子部品実装装置の低価格化を図ることができるのみならず、層間絶縁樹脂層72内に電子部品64を封止して内蔵することができ、IC60aとは別個に電子部品64を設けることができる。 According to this embodiment, promoting the production of electronic component mounting apparatus in a semiconductor wafer basis, cutting makes it possible to obtain an electronic component mounting apparatus by separating the individual electronic component mounting apparatus in the final stage, the semiconductor and cutting the wafer as compared with the case of assembling the wiring portion that is separated into chips, can manufacture the electronic component mounting apparatus with high efficiency, not only it is possible to reduce the cost of the electronic component mounting apparatus, the interlayer insulating resin layer 72 can be incorporated to seal the electronic component 64 can be the IC60a separately provided electronic components 64.
このように、本発明は種々の形態で実施することができ、種々の変形例があり得る。 Thus, the present invention may be embodied in various forms, there can be various modifications.

本発明は、電子部品実装装置とその製造方法に利用可能性がある。 The present invention is potentially available to the electronic component mounting apparatus and a manufacturing method thereof.

(A)〜(G)は本発明に係る電子部品実装装置の第1の実施例(:実施例1)の製造方法を工程順に示す断面図であり、(G)がその第1の実施例を示している。 (A) ~ (G) a first embodiment of an electronic component mounting apparatus according to the present invention: a cross-sectional view sequentially showing the steps of producing (Example 1), the first embodiment of which (G) the shows. (A)、(B)は図1に示した製造方法の第1の変形例の要部を工程順に示す断面図である。 (A), (B) is a sectional view showing a main part of a first modification of the manufacturing method shown in FIG. 1 in order of steps. (A)〜(C)は図1に示した製造方法の第2の変形例の要部を工程順に示す断面図である。 (A) ~ (C) is a sectional view showing a main part of a second modification of the manufacturing method shown in FIG. 1 in order of steps. 本発明に係る電子部品実装装置の第2の実施例(:実施例2)を示す断面図である。 Second embodiment of an electronic component mounting apparatus according to the present invention: is a cross-sectional view showing Example 2. (A)〜(C)は図4に示した第2の実施例の製造方法の要部を工程順に示す断面図である。 (A) ~ (C) is a sectional view showing a main portion of a manufacturing method of the second embodiment shown in FIG. 4 in the order of steps. 本発明に係る電子部品実装装置の第3の実施例(:実施例3)を示す断面図である。 A third embodiment of the electronic component mounting apparatus according to the present invention: is a cross-sectional view showing Example 3. (A)〜(C)は図6に示した第3の実施例の製造方法の要部を工程順に示す断面図である。 (A) ~ (C) is a sectional view showing a main portion of a manufacturing method of the third embodiment shown in FIG. 6 in the order of steps. 本発明に係る電子部品実装装置の第4の実施例(:実施例4)を示す断面図である。 Fourth embodiment of an electronic component mounting apparatus according to the present invention: is a sectional view showing a (Example 4). (A)、(B)は図8に示した第3の実施例の製造方法の要部を工程順に示す断面図である。 (A), (B) is a sectional view showing a main portion of a manufacturing method of the third embodiment shown in FIG. 8 in the order of steps. (A)〜(D)は本発明に係る第4の実施例である、電子部品実装装置の製造方法を工程順に示す断面図である。 (A) ~ (D) shows a fourth embodiment of the present invention, is a cross-sectional view sequentially showing the steps of producing the electronic component mounting apparatus. (A)〜(D)は本発明に係る第5の実施例(:実施例5)である、電子部品実装装置の製造方法を工程順に示す断面図である。 (A) ~ (D) is a fifth embodiment of the present invention: a (Example 5) are sectional views sequentially showing the steps of producing the electronic component mounting apparatus. (A)〜(E)は本発明に係る第6の実施例(:実施例6)である、電子部品実装装置の製造方法の工程(A)〜(G)の内の(A)〜(E)を順に示す断面図である。 (A) ~ (E) the sixth embodiment of the present invention: a (Example 6), (A) ~ of the process of the manufacturing method of the electronic component mounting apparatus (A) ~ (G) ( E) is a cross-sectional view shown in order. (F)、(G)は本発明に係る第6の実施例である、電子部品実装装置の製造方法の工程(A)〜(G)の内の(F)、(G)を順に示す断面図である。 (F), (G) is a sixth embodiment of the present invention, the method of manufacturing an electronic component mounting apparatus Step (A) ~ of the (G) (F), the cross section shown in order to (G) it is a diagram. (A)〜(E)は電子部品実装装置の従来例の一つの製造方法を工程順に示す断面図である。 (A) ~ (E) is a sectional view showing one manufacturing process of a conventional example of an electronic component mounting apparatus in the order of processes.

符号の説明 DESCRIPTION OF SYMBOLS

2・・・金属箔(銅箔)、2a・・・配線膜、 2 ... metal foil (copper foil), 2a ··· wiring film,
4・・・バンプ(電子部品の電極と接続されるバンプ)、2a・・・配線部分、 4 ... bumps (bumps connected to the electrode of the electronic component), 2a ... wiring portion,
5・・・金属部材、6・・・電子部品(層間絶縁樹脂層中に封止される電子部品)、 5 ... metal member, 6 ... electronic components (electronic parts to be sealed in the interlayer insulating resin layer),
8・・・電極、10・・・層間絶縁樹脂層、10a・・・バンプ保護絶縁樹脂層、 8 ... electrode, 10 ... interlayer insulating resin layer, 10a ... bump protective insulating resin layer,
10h・・・逃げ孔、12・・・金属箔(銅箔)、12a・・・配線膜、 10h ... escape holes, 12 ... metal foil (copper foil), 12a ... wiring layer,
12a・・・配線部分、14・・・貫通孔、16・・・導電膜。 12a ... wiring portion, 14 ... through hole, 16 ... conductive film.

Claims (10)

  1. 金属箔により形成された複数の配線膜の少なくとも一部の配線膜に金属からなる略コニーデ状のバンプが上向きに形成された第1の配線部分と、 A first wiring portion substantially volcano-shaped bumps made of metal in at least a part of the wiring layer of the plurality of wiring film formed by the metal foil is upwardly formed,
    上記第1の配線部分の上記上向きのバンプに電極が接続された電子部品と、 An electronic component having electrodes connected to the upward bump of the first wiring portion,
    金属箔により形成された複数の配線膜の少なくとも一部の配線膜の一部分に金属からなる略コニーデ状のバンプが下向きに形成された第2の配線部分と、 A second wiring portion substantially volcano-shaped bumps are formed downwardly consisting of metal on a portion of at least a portion of the wiring layer of the plurality of wiring film formed by the metal foil,
    上記第2の配線部分の上記下向きのバンプに電極が接続された電子部品と、 An electronic component having electrodes connected to the downward bump of the second wire portion,
    上記第1の配線部分の上記配線膜が下面に露出し、上記第2の配線部分の上記配線膜が上面に露出するように、上記第1の配線部分及びその配線膜に電極が接続された電子部品、並びに上記第2の配線部分及びその配線膜に電極が接続された電子部品を封止する層間絶縁樹脂層と、 The wiring film of the first wiring portion is exposed on the lower surface, so that the wiring film of the second wiring portion is exposed on the upper surface, the electrode is connected to the first wiring portion and its wiring film and electronic components, and the interlayer insulating resin layer which seals the second wiring portion and the electronic component having electrodes connected to the wiring film,
    を少なくとも有することを特徴とする電子部品実装装置 An electronic component mounting apparatus characterized by having at least a
  2. 金属箔により形成された複数の配線膜の少なくとも一部の配線膜に金属からなる略コニーデ状のバンプが形成された配線部分と、 A wiring portion substantially volcano-shaped bumps are formed made of a metal on at least a portion of the wiring layer of the plurality of wiring film formed by the metal foil,
    上記配線部分の上記バンプに電極が接続された電子部品と、 An electronic component having electrodes connected to the bumps of the wiring portion,
    上記配線部分の上記配線膜が露出するように上記電子部品を、その配線膜との間の接続部分及び反電極側の部分を含め囲繞する層間絶縁樹脂層と、 The electronic part as the wiring layer of the wiring portion is exposed, the interlayer insulating resin layer surrounding including the part of the connecting portion and the counter electrode side between the wiring layer,
    上記層間絶縁用絶縁樹脂層の上記配線部分と反対側の主面に金属箔により形成された配線膜と、 A wiring film formed by the metal foil on the main surface opposite to the wiring portion of the interlayer insulating insulating resin layer,
    上記層間絶縁用絶縁樹脂層の上記配線部分と反対側の主面に金属箔により形成された配線膜に、そこから該樹脂層自身を貫通して上記配線部分の配線膜と接続されるように形成された金属からなるバンプと、 A wiring film formed by the metal foil on the opposite side of the main surface to the wiring portion of the interlayer insulating insulating resin layer, and from there through the resin layer itself so as to be connected to the wiring layer of the wiring portion a bump made of formed metal,
    を少なくとも有することを特徴とする電子部品実装装置。 An electronic component mounting apparatus characterized by comprising at least a.
  3. 金属箔の一方の主面に金属からなる略コニーデ状のバンプを選択的に形成した金属部材の該各バンプに電子部品の各電極を接続した電子部品搭載金属部材を2つ用意し、 The electronic component mounting metal member connected to each electrode of the electronic component to respective bumps of substantially volcano-like bumps selectively formed metal member made of a metal on one main surface of the metal foil 2 were prepared,
    上記電子部品搭載金属部材のうちの一方に、その搭載電子部品をその上面を含め囲繞するように層間絶縁樹脂層を塗布し、 The electronic component on one of the mounting metal member is coated with a interlayer insulating resin layer so as the mounting electronic part surrounding including its top surface,
    その後、上記電子部品搭載金属部材のうちの他方の電子部品の搭載面を上記一方の電子部品搭載金属部材の搭載面に臨ませ、上記層間絶縁樹脂層によって該他方の電子部品により封止され、両電子部品搭載金属部材の金属箔間が層間絶縁されるように、上記二つの電子部品搭載金属部材を、上記層間絶縁樹脂層を介して積層一体化し、 Thereafter, the other mounting surface of the electronic component of the electronic component mounting metal member to face the mounting surface of one of the electronic component mounting metal member above, sealed by said other electronic component by the interlayer insulating resin layer, as between the metal foil of the two electronic component mounting metal member is an interlayer insulating, the two electronic component mounting metal member, integrally laminated via the interlayer insulating resin layer,
    しかる後、上記二つの電子部品搭載金属部材の金属箔を順次又は同時にパターニングすることを特徴とする電子部品実装装置の製造方法。 Thereafter, the manufacturing method of the electronic component mounting apparatus characterized by sequentially or simultaneously patterning the metal foil of the two electronic component mounting metal member.
  4. 金属箔の一方の主面に金属からなるコニーデ状の複数のバンプを形成した第1の金属部材と、金属箔の一方の主面に金属からなり上記バンプより高さの高いコニーデ状のバンプを形成した第2の金属部材を用意し、 A first metal member having a plurality of bumps one main volcano-like made of metal in the metal foil, either from metal on the main surface becomes a high volcano-like height than the bumps of the bump metal foil providing a second metallic member formed,
    上記第1の金属部材には、そのバンプに電子部品の電極を接続することによって電子部品を搭載し、上記第2の金属部材には、その金属箔のバンプ形成面に層間絶縁樹脂層を塗布し、 Above the first metal member, an electronic component is mounted by connecting the electrodes of the electronic component to the bump above the second metal member, applying the interlayer insulating resin layer on the bump formation surface of the metal foil and,
    上記第2の金属部材のバンプ形成側に、上記第1の金属部材のバンプ形成側を臨ませて、上記電子部品が上記層間絶縁樹脂層内に入り且つ第2の金属部材のバンプが第1の金属部材の配線膜に接続されるように上記第1及び第2の金属部材を層間絶縁樹脂層を介して積層一体化することを特徴とする電子部品実装装置の製造方法。 The bump formation side of the second metal member, so as to face the bump formation side of the first metal member, the electronic components are bump and the second metal member enters the interlayer insulating resin layer in the first method of manufacturing an electronic component mounting apparatus, characterized in that the integrally laminated via an interlayer insulating resin layer the first and second metal member so as to be connected to the wiring layer of the metal member.
  5. ベアの半導体集積回路素子と、 And the semiconductor integrated circuit device of the Bear,
    金属箔により形成された複数の配線膜の内の少なくとも一部の配線膜に金属からなる略コニーデ状のバンプが形成された配線部分と、 And at least a portion of the wiring portion substantially volcano-shaped bumps made of metal wiring films is formed of a plurality of wiring film formed by the metal foil,
    上記配線部分の上記バンプの形成された側の面に該各バンプによって貫通された状態で形成された層間絶縁樹脂層と、 An interlayer insulating resin layer which is formed in a state of being penetrated by respective bumps on the surface of the formed side of the bump of the wiring portion,
    からなり、 It consists of,
    上記各バンプが上記ベアの半導体集積回路素子の電極に接続されて、上記配線部分が上記層間絶縁樹脂層を介して上記ベアの半導体集積回路素子に一体化されてなる ことを特徴とする電子部品実装装置。 Each bump is connected to the electrode of the semiconductor integrated circuit device of the bare electronic components the wiring portion is characterized by comprising integrated in a semiconductor integrated circuit device of the bare via the interlayer insulating resin layer mounting apparatus.
  6. 金属箔の一部に金属からなる略コニーデ状のバンプが形成された電子部品実装装置複数個分の配線部分のバンプ形成側の面に該各バンプによって貫通された状態で層間絶縁樹脂層を形成したものと、電子部品実装装置複数個分の半導体集積回路素子が一体に形成された半導体ウェハとを用意し、 Forming an interlayer insulating resin layer in a state of being through the surface of the bump formation side of the electronic component mounting apparatus a plurality minute wiring portion substantially volcano-shaped bumps are formed made of a metal part by respective bump metal foil to that, the semiconductor integrated circuit device of the electronic component mounting apparatus a plurality fraction is prepared and the semiconductor wafer which is formed integrally,
    上記各バンプ端部を、上記半導体ウェハの対応する電極に接続することにより上記電子部品実装装置複数個分の配線部分を上記層間絶縁樹脂層を介して上記半導体ウェハと一体化し、 Each of the above-mentioned bump end, the wiring portions of the electronic component mounting apparatus a plurality minute integrated with the semiconductor wafer via the interlayer insulating resin layer by connecting the corresponding electrode of the semiconductor wafer,
    その後、上記金属箔をパターニングすることにより配線膜を形成し、 Thereafter, a wiring film is formed by patterning the metal foil,
    しかる後、上記半導体ウェハ、上記層間絶縁樹脂層及び上配線部分をカッティングすることにより個々の電子部品実装装置に分離する ことにより請求項5の電子部品実装装置を得ることを特徴とする電子部品実装装置の製造方法。 Thereafter, the semiconductor wafer, an electronic component mounting, characterized in that to obtain the electronic component mounting apparatus according to claim 5 by separating the individual electronic component mounting apparatus by cutting the interlayer insulating resin layer and an upper wiring portion manufacturing method of the device.
  7. ベアの半導体集積回路素子と、 And the semiconductor integrated circuit device of the Bear,
    金属箔により形成された複数の配線膜の少なくとも一部の配線膜に金属からなる略コニーデ状のバンプが形成された配線部分の該バンプの形成された側の面に該各バンプによって貫通された状態で層間絶縁樹脂層を形成したものを、各バンプと配線膜とを接続することにより複数段積層したものと、 It is penetrated by the respective bumps on at least part of the surface of the formed side of the bump substantially volcano-shaped wiring portion which bumps are formed made of a metal wiring layer of the plurality of wiring film formed by a metal foil a material obtained by forming an interlayer insulating resin layer in a state, and that a plurality of stages stacked by connecting the respective bumps and the wiring film,
    からなり、 It consists of,
    上記複数段積層したもののバンプが露出する側のその各バンプを上記半導体集積回路素子の各電極に接続してなる ことを特徴とする電子部品実装装置。 An electronic component mounting apparatus characterized by comprising those above plural stages stacking the respective bumps on the side where the bumps are exposed to connect to the electrodes of the semiconductor integrated circuit device.
  8. 電子部品実装装置複数個分の半導体集積回路素子が一体に形成された半導体ウェハと、金属からなる配線膜の少なくとも一部に金属からなる略コニーデ状のバンプが形成された電子部品実装装置複数個分の配線部分のバンプ形成側の面に該各バンプによって貫通された状態で層間絶縁樹脂層を形成したもの又はそれを複数段積層したものとを、各バンプを上記半導体ウェハの各電極に接続することにより一体化し、 Electronic component mounting apparatus a plurality fraction of semiconductor integrated circuit devices and semiconductor wafer formed integrally with, at least in part on the electronic component mounting apparatus a plurality of substantially volcano-shaped bumps are formed made of a metal wiring film made of a metal connection minute ones forming an interlayer insulating resin layer in a state of being through the surface of the bump formation side by respective bumps of the wiring portion or it and that a plurality of stages stacked, each bump on each electrode of the semiconductor wafer integrated by,
    その後、上記半導体ウェハ、上記層間絶縁樹脂層及び上配線部分をカッティングすることにより個々の電子部品実装装置に分離する ことにより請求項7の電子部品実装装置を得ることを特徴とする電子部品実装装置の製造方法。 Thereafter, the electronic component mounting apparatus characterized by obtaining an electronic component mounting apparatus according to claim 7 by separating the individual electronic component mounting apparatus by cutting the semiconductor wafer, the interlayer insulating resin layer and an upper wiring portion the method of production.
  9. ベアの半導体集積回路素子と、 And the semiconductor integrated circuit device of the Bear,
    金属箔からなる配線膜の一部に第1のバンプを形成した第1の配線部分と、 A first wiring portion forming a first bump on a part of the wiring film made of a metal foil,
    上記第1のバンプに電極が接続されて上記第1の配線部分の該第1のバンプ形成側に設けられた1又は複数の電子部品と、 Said the first are bumps connected electrode in the first one or a plurality of electronic components mounted on the first bump formation side of the wiring portion,
    金属箔からなる配線膜の一部に上記第1のバンプよりも高い高さを有する第2のバンプを形成した第2の配線部分と、 A second wiring portion formed the second bump having a portion to the height greater than the first bump interconnect film made of a metal foil,
    上記第1と第2の配線部分間に設けられた上記電子部品を封止する層間絶縁樹脂層と、 An interlayer insulating resin layer which seals the electronic component provided between the first and the second wire portion,
    からなり、 It consists of,
    上記第2の配線部分を、それの上記第2のバンプを上記第1の配線部分の配線膜に接続することにより、上記第1の配線部分の上側にその間に上記電子部品が存在するように位置させ、 The second wiring portion, by connecting it above a second bump on a wiring layer of the first wiring portion, so that the electronic component is present in between the upper side of the first wire portion It is located,
    該第2の配線部分の配線膜と上記ベアの半導体集積回路素子の電極とを接続してなる ことを特徴とする電子部品実装装置。 An electronic component mounting apparatus characterized by comprising connecting the electrode of the semiconductor integrated circuit device of the interconnection film and the bare wire portion of the second.
  10. 金属箔からなる配線膜の一部に第1のバンプを形成した第1の配線部分の上記第1のバンプが形成された側に第1の層間絶縁樹脂層を設け、該第1のバンプと1又は複数の電子部品の電極とを接続し、 The first interlayer insulating resin layer provided on the first of the first bumps are formed side of the wiring portion to form a first bump on a part of the wiring film made of a metal foil, and the first bump 1 or connect a plurality of the electrodes of the electronic component,
    金属箔の一部に上記第1のバンプよりも高い高さを有する第2のバンプを形成した第2の配線部分の第2のバンプ形成側の面を、第2の層間絶縁樹脂層を介して上記第1の配線部分の電子部品搭載側の面に臨ませ、上記第2のバンプを上記第2の層間絶縁樹脂層を貫通させて上記第1の配線部分の金属箔の一部に接続することにより上記第1と第2の配線部分同士を一体化し、 The surface of the second bump formation side of the second wire portion forming the second bump having a height greater than the first bump to part of the metal foil, via the second interlayer insulating resin layer connected to a part of the first to face the surface of the electronic component mounting side of the wiring portion, a metal foil of the second bumps by penetrating the second interlayer insulating resin layer above the first wiring portion Te integrated the first and the second wire portion between by,
    上記第2の配線部分の第2の金属箔をパターニングすることにより配線膜を形成し、 The wiring film is formed by patterning the second metal foil of the second wire portion,
    電子部品実装装置複数個分の半導体集積回路素子が一体に形成された半導体ウェハの各電極と、上記第2の配線部分の上記配線膜を接続することにより、該半導体ウェハ及び上記第1及び第2の配線部分を一体化し、 And each electrode of the semiconductor wafer mounting apparatus a plurality fraction of semiconductor integrated circuit elements are formed integrally, by connecting the wiring layer of the second wire portion, the semiconductor wafer and the first and second integrated 2 of the wiring part,
    第1の配線部分の金属箔をパターニングすることにより配線膜を形成し、 The wiring film is formed by patterning the metal foil of the first wiring portion,
    上記半導体ウェハ、上記第1、第2の配線部分及び上記第1、第2の層間絶縁樹脂層をカッティングすることにより個々の電子部品実装装置に分離することにより請求項9の電子部品実装装置を得ることを特徴とする電子部品実装装置の製造方法。 The semiconductor wafer, said first, second wiring portion and the first, the electronic component mounting apparatus according to claim 9 by separating the individual electronic component mounting apparatus by cutting the second interlayer insulating resin layer method of manufacturing an electronic component mounting apparatus, characterized in that to obtain.
JP2008014206A 2008-01-24 2008-01-24 Electronic parts mounter and its manufacturing method Pending JP2008153682A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008014206A JP2008153682A (en) 2008-01-24 2008-01-24 Electronic parts mounter and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008014206A JP2008153682A (en) 2008-01-24 2008-01-24 Electronic parts mounter and its manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002290544 Division

Publications (1)

Publication Number Publication Date
JP2008153682A true true JP2008153682A (en) 2008-07-03

Family

ID=39655455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008014206A Pending JP2008153682A (en) 2008-01-24 2008-01-24 Electronic parts mounter and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2008153682A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2690941A1 (en) * 2011-03-24 2014-01-29 Murata Manufacturing Co., Ltd. Wiring substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299808A (en) * 1992-04-24 1993-11-12 Hitachi Chem Co Ltd Production of printed wiring board
JPH11220262A (en) * 1997-11-25 1999-08-10 Matsushita Electric Ind Co Ltd Circuit part built-in module and manufacture thereof
JP2001244638A (en) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd Module with built-in circuit and its manufacturing method
JP2001274555A (en) * 2000-03-27 2001-10-05 Toshiba Corp Printed wiring board, blank board for printed wiring, semiconductor device, manufacturing method for printed wiring board and manufacturing method for semiconductor device
JP2002141629A (en) * 2000-11-01 2002-05-17 North:Kk Member for wiring circuit and its manufacturing method, multilayer interconnection circuit board, and semiconductor integrated circuit device
US20020135058A1 (en) * 2001-01-19 2002-09-26 Matsushita Electric Industrial Co., Ltd. Component built-in module and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299808A (en) * 1992-04-24 1993-11-12 Hitachi Chem Co Ltd Production of printed wiring board
JPH11220262A (en) * 1997-11-25 1999-08-10 Matsushita Electric Ind Co Ltd Circuit part built-in module and manufacture thereof
JP2001244638A (en) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd Module with built-in circuit and its manufacturing method
JP2001274555A (en) * 2000-03-27 2001-10-05 Toshiba Corp Printed wiring board, blank board for printed wiring, semiconductor device, manufacturing method for printed wiring board and manufacturing method for semiconductor device
JP2002141629A (en) * 2000-11-01 2002-05-17 North:Kk Member for wiring circuit and its manufacturing method, multilayer interconnection circuit board, and semiconductor integrated circuit device
US20020135058A1 (en) * 2001-01-19 2002-09-26 Matsushita Electric Industrial Co., Ltd. Component built-in module and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2690941A1 (en) * 2011-03-24 2014-01-29 Murata Manufacturing Co., Ltd. Wiring substrate
EP2690941A4 (en) * 2011-03-24 2014-09-03 Murata Manufacturing Co Wiring substrate

Similar Documents

Publication Publication Date Title
US5689091A (en) Multi-layer substrate structure
US5628852A (en) Method for manufacturing a polyimide multilayer wiring substrate
US20070045815A1 (en) Wiring board construction including embedded ceramic capacitors(s)
US6161761A (en) Card assembly having a loop antenna formed of a bare conductor and method for manufacturing the card assembly
US20020088116A1 (en) Method of making a CTE compensated chip interposer
US20070121273A1 (en) Built-in capacitor type wiring board and method for manufacturing the same
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US20090215231A1 (en) Method of manufacturing electronic component built-in substrate
US20080094805A1 (en) Electronics Module and Method for Manufacturing the Same
US6768061B2 (en) Multilayer circuit board
JP2004095849A (en) Method for manufacturing semiconductor substrate with through electrode, and method for manufacturing semiconductor device with through electrode
JP2005093980A (en) Stackable layer, mini stack, and laminated electronic module
US20080247116A1 (en) Interposer, a method for manufacturing the same and an electronic circuit package
US6800815B1 (en) Materials and structure for a high reliability bga connection between LTCC and PB boards
JP2004319848A (en) Semiconductor device and its manufacturing process
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
JP2008270532A (en) Substrate with built-in inductor and manufacturing method thereof
JP2004014657A (en) Semiconductor chip and its manufacturing method, and three-dimensional laminated semiconductor device
JP2005302922A (en) Wiring board and its manufacturing method
JP2012191204A (en) Manufacturing method of printed wiring board
JP2001326459A (en) Wiring circuit board and its manufacturing method
JP2000260902A (en) Wiring board
JP2001068624A (en) Semiconductor device and its manufacture
JP2009026969A (en) Stacked semiconductor device and manufacturing method
US20050263880A1 (en) Circuit device and manufacturing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100331

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100629

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100818

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100929

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101210