JP4110161B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents
Semiconductor device and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4110161B2 JP4110161B2 JP2005264148A JP2005264148A JP4110161B2 JP 4110161 B2 JP4110161 B2 JP 4110161B2 JP 2005264148 A JP2005264148 A JP 2005264148A JP 2005264148 A JP2005264148 A JP 2005264148A JP 4110161 B2 JP4110161 B2 JP 4110161B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor device
- copper foil
- layer
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、複数の半導体素子(半導体チップ)を搭載するマルチチップパッケージなどに好適する半導体装置とその製造方法に関する。 The present invention relates to a semiconductor device suitable for a multichip package or the like on which a plurality of semiconductor elements (semiconductor chips) are mounted, and a method for manufacturing the same.
従来から、半導体装置の小型化を図るため、複数の半導体チップを基板上に配置して構成したマルチチップ型の半導体装置が知られている。また、半導体チップを貫通するように半導体チップの表裏を電気的に接続する接続プラグを設け、この接続プラグによって他の半導体チップと電気的に接続し、半導体チップを積層配置した半導体装置も知られている(例えば、特許文献1参照)。
上述した従来の半導体装置のうち、半導体チップを貫通してその表裏を電気的に接続する接続プラグを設けた半導体装置では、接続プラグの形成などを半導体製造プロセスを用いて行っており、その製造工程が長く、製造コストが高くなるという課題がある。 Among the above-described conventional semiconductor devices, in a semiconductor device provided with a connection plug that penetrates a semiconductor chip and electrically connects the front and back thereof, the connection plug is formed using a semiconductor manufacturing process. There exists a subject that a process is long and manufacturing cost becomes high.
本発明は、上記課題を解決するためになされたもので、従来に比べて製造工程を簡易化することができ、製造コストの低減を図ることのできる半導体装置およびその製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and provides a semiconductor device and a method for manufacturing the same that can simplify the manufacturing process and reduce the manufacturing cost as compared with the related art. Objective.
本発明の一態様に係る半導体装置は、能動素子が形成された素子領域を有し、表裏面を貫通する貫通孔を有する半導体チップと、前記貫通孔の内面に形成された第1の絶縁樹脂層と、前記半導体チップの表裏両面に形成された第2の絶縁樹脂層と、前記第2の絶縁樹脂層上の所定の領域に形成された配線加工された銅箔と、前記貫通孔内に前記半導体チップの表裏両面の前記銅箔間を接続するように形成され、かつ前記貫通孔の内面とは前記第1の絶縁樹脂層により絶縁された導電体層を具備し、前記第1の絶縁樹脂層と第2の絶縁樹脂層は、いずれも片面銅箔付き樹脂シートのラミネートにより形成されたものであることを特徴とする。 A semiconductor device according to an aspect of the present invention includes a semiconductor chip having an element region in which an active element is formed and having a through hole penetrating the front and back surfaces, and a first insulating resin formed on the inner surface of the through hole A layer, a second insulating resin layer formed on both front and back surfaces of the semiconductor chip , a copper foil processed in wiring in a predetermined region on the second insulating resin layer, and in the through hole A conductive layer formed so as to connect between the copper foils on both the front and back surfaces of the semiconductor chip and insulated from the inner surface of the through hole by the first insulating resin layer; The resin layer and the second insulating resin layer are both formed by laminating a resin sheet with a single-sided copper foil.
本発明の一態様に係る半導体装置の製造方法は、能動素子が形成された素子領域を有する半導体基板に貫通孔を形成する工程と、前記半導体基板の両面に、それぞれ片面銅箔付き樹脂シートを樹脂面が当接するように配置してラミネートする工程と、前記ラミネートにより前記貫通孔の内部に形成された絶縁樹脂層に、該貫通孔より径の小さい孔を形成する工程と、前記孔の内部に導電体層を形成して、前記半導体基板の両面に配置された前記銅箔を電気的に接続する工程と、前記銅箔を配線加工する工程と、前記半導体基板をダイシングして、能動素子が形成された素子領域を有する半導体チップを得る工程を備えることを特徴とする。 A method for manufacturing a semiconductor device according to an aspect of the present invention includes a step of forming a through hole in a semiconductor substrate having an element region in which an active element is formed, and a resin sheet with a single-sided copper foil on each side of the semiconductor substrate. Arranging and laminating so that the resin surface contacts, forming a hole having a diameter smaller than the through hole in the insulating resin layer formed inside the through hole by the laminating, and inside the hole Forming a conductor layer on the semiconductor substrate, electrically connecting the copper foils disposed on both sides of the semiconductor substrate, wiring the copper foil , dicing the semiconductor substrate, and active elements A step of obtaining a semiconductor chip having an element region in which is formed is provided.
本発明の一態様に係る半導体装置およびその製造方法によれば、貫通孔内に、その内壁面と密着性の良好な絶縁樹脂層を介して絶縁された導電体層を有しており、複数の半導体チップを積層・搭載するマルチチップパッケージなどに好適する絶縁信頼性の高い半導体装置を、容易にかつ低コストで得ることができる。そして、従来に比べて製造工程を簡易化することができ、製造コストの低減を図ることができる。 According to the semiconductor device and the manufacturing method thereof according to one aspect of the present invention, the through hole has the conductor layer insulated through the insulating resin layer having good adhesion to the inner wall surface, It is possible to easily and inexpensively obtain a semiconductor device with high insulation reliability suitable for a multichip package or the like in which semiconductor chips are stacked and mounted. And a manufacturing process can be simplified compared with the past, and reduction of manufacturing cost can be aimed at.
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。 Hereinafter, modes for carrying out the present invention will be described. In addition, although embodiment is described based on drawing in the following description, those drawings are provided for illustration and this invention is not limited to those drawings.
図1は、本発明の第1の実施形態に係る半導体装置の構成を示す断面図である。図1において、符号1はシリコンウェハのような半導体基板であり、その表面側は素子領域とされ、集積素子部や各素子間を接続する多層配線部2が形成されている。また、半導体基板1の表面には、多層配線部に接続され外部との信号伝達などに利用される電極パッド3が形成されている。さらに、半導体基板1には表裏を貫通する貫通孔4が形成されている。
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device according to the first embodiment of the present invention. In FIG. 1,
貫通孔4を有する半導体基板1の表裏両面には、それぞれ片面銅箔付き樹脂シートが樹脂面を当接させてラミネートされており、貫通孔4の内面(側壁面)および半導体基板1の表裏両面には、ラミネートされた片面銅箔付き樹脂シートにより形成された絶縁樹脂層5が被覆されている。
A resin sheet with a single-sided copper foil is laminated on both the front and back surfaces of the
さらに、半導体基板1の表裏両面に形成された絶縁樹脂層5の外側には、配線層6が形成されている。この配線層6は、片面銅箔付き樹脂シートの銅箔をパターン加工することにより形成された銅箔パターン層と、その上に形成された銅メッキ層との2層構造を有している。銅メッキ層の上に、さらにNi/Auなどのメッキ層を形成することもできる。また、貫通孔4内部の絶縁樹脂層5上には、半導体基板1の両面の配線層6を繋ぐように、銅などの導電体のポスト7が形成されている。なお、図1において、符号8は、貫通孔4内部に配置された絶縁樹脂層5に形成された、貫通孔4より小径の樹脂孔を示している。また、符号9は、電極パッド3部分の絶縁樹脂層5の開口内に形成された導電体(銅)を示している。
Furthermore, a
このように構成される第1の実施形態の半導体装置では、絶縁樹脂層5および配線層6が片面銅箔付き樹脂シートを使用して形成されており、プリント基板用の比較的低コストの部材により構成されている。また、配線層6が、片面銅箔付き樹脂シートの銅箔をパターン加工することにより形成された銅箔パターン層と、その上に形成された銅メッキ層との2層構造となっているので、下層の絶縁樹脂層5との密着強度が大きく、耐衝撃性などに優れている。
In the semiconductor device according to the first embodiment configured as described above, the
すなわち、片面銅箔付き樹脂シートのラミネートにより形成された銅箔パターン層は、絶縁樹脂層5との界面に多数の微細な凹凸を有しているので、絶縁樹脂層5の上に直接形成された銅メッキ層に比べて下層との密着強度が大きい。具体的には、銅メッキ層の90℃ピール試験における測定値が0.6〜0.8Kgf/cmであるのに対して、ラミネートにより形成された銅箔層の測定値は1.5Kgf/cmであり、大幅に増大している。
That is, the copper foil pattern layer formed by laminating the resin sheet with single-sided copper foil has a large number of fine irregularities at the interface with the
さらに、この実施形態の半導体装置によれば、図2に示すように、複数の半導体装置21,22,23を縦方向に積層して構成した省スペースな半導体積層パッケージ(スタック型マルチチップパッケージ)20を簡単に実現することができる。このような半導体積層パッケージ20としては、例えば、複数のメモリチップの積層パッケージ、メモリとロジックの積層パッケージ、センサチップを用いたモジュールにおける積層パッケージなどが挙げられる。
Furthermore, according to the semiconductor device of this embodiment, as shown in FIG. 2, a space-saving semiconductor stacked package (stacked multichip package) formed by stacking a plurality of
次に、上述した第1の実施形態の半導体装置の製造方法である第2の実施形態を、図3を参照して説明する。この実施形態においては、まず図3(a)に示すように、表面側に素子部や多層配線部(シリコン配線層)2を有し、電極パッド3が形成された半導体基板1に、例えばレーザを照射して貫通孔4を形成する。貫通孔4の形成位置は半導体基板1(半導体チップ)上のどこであってもよく、他のパッケージあるいは部品との接続に好適する位置に形成することができる。また、貫通孔4の孔径は、半導体基板1の厚さにより限界値が変わるが、約0.02〜0.1mm程度とする。
Next, a second embodiment, which is a method for manufacturing the semiconductor device of the first embodiment described above, will be described with reference to FIG. In this embodiment, first, as shown in FIG. 3A, for example, a laser is applied to a
次いで、図3(b)に示すように、半導体基板1の両面に、片面に銅箔10が被着された絶縁樹脂11のシート(片面銅箔付き樹脂シート)を、その樹脂面が当接するように両側から挟み込んでラミネートし、半導体基板1の両面にそれぞれ絶縁樹脂11を被覆するとともに、貫通孔4内に絶縁樹脂11を充填する。このラミネート工程は、プリント配線板の製造工程と同様に真空熱プレスにより行う。第2の実施形態では、例えば、樹脂厚が約30μmで銅箔厚が12μmの片面銅箔付き樹脂シートが使用される。
Next, as shown in FIG. 3B, a sheet of insulating resin 11 (resin sheet with a single-sided copper foil) having a
次に、図3(c)に示すように、貫通孔4の内部に充填された絶縁樹脂11に、貫通孔4より小径の樹脂孔8を形成するとともに、半導体基板1上の電極パッド3の上部の絶縁樹脂11に開口3aを形成する。この絶縁樹脂11の開口処理、すなわち樹脂孔8および開口3aの形成には、レーザ加工機を使用することができる。樹脂孔8の径は、例えば約70μmとする。また、この実施形態では、樹脂孔8は片側(表面側)のみが開口された非貫通孔となっているが、半導体基板1の両面側の銅箔10が開口された貫通孔となっていてもよい。
Next, as shown in FIG. 3C, a
次に、樹脂孔8内と電極パッド3上の開口3a内および銅箔10上に、銅などの導体をメッキする。このメッキ処理により、図3(d)に示すように、樹脂孔8内に導電体のポスト7が形成される。また、半導体基板1の表裏両面では、銅箔10とその上に積層・形成された銅メッキ層により配線形成用の導体層12が形成される。この実施形態では、樹脂孔8内および開口3a内を完全に埋めるメッキ処理を行っているが、後述するように、樹脂孔8の側壁面および底部のみに銅メッキ層を形成することもできる。
Next, a conductor such as copper is plated in the
次いで、図4(e)に示すように、半導体基板1の表裏両面に形成された配線形成用導体層12の所定の部位に、エッチングレジスト13を形成する。その後、図4(f)に示すように、このエッチングレジスト13をマスクとして、配線形成用導体層12のエッチング処理を行い、所定パターンの配線層6を形成する。しかる後、図4(g)に示すように、エッチングレジスト13を除去し、完成状態となる。なお、実際の製造工程は、半導体ウェハの状態で行われ、上記の完成状態となった後、ダイシングされ各チップの完成品とされる。
Next, as shown in FIG. 4 (e), an
このように、第1および第2の実施形態においては、半導体基板1に対する貫通孔4の形成工程以外の工程を、プリント配線板の製造方法とほぼ同じ手法で加工することができ、従来に比べて簡易に低コストで半導体装置を製造することができる。
As described above, in the first and second embodiments, processes other than the process of forming the through
図5は、本発明の第3の実施形態に係る半導体装置の構成を示す断面図である。図5において、図1に示した半導体装置と同一の部分には同一の符号を付し、説明を省略する。第3の実施形態の半導体装置は、上述した樹脂孔8内および開口3a内が、導体メッキ層により完全には埋め込まれていない構造のものである。すなわち、樹脂孔8内および開口3a内の側壁面および底部にのみ、導体メッキ層が形成され、樹脂孔8内に形成された管状の導電体12aによって、半導体基板1の両面の電極が電気的に接続されている。
FIG. 5 is a cross-sectional view showing a configuration of a semiconductor device according to the third embodiment of the present invention. In FIG. 5, the same parts as those of the semiconductor device shown in FIG. The semiconductor device of the third embodiment has a structure in which the
第3の実施形態の半導体装置は、図6および図7に示す各工程を経て製造される。図6(a)〜(d)および図7(e)〜(g)は、第4の実施形態である半導体装置の製造工程を示す断面図である。図6および図7において、図3および図4に示した半導体装置の製造工程と対応する部分には同一の符号を付して説明を省略する。 The semiconductor device of the third embodiment is manufactured through the steps shown in FIGS. FIGS. 6A to 6D and FIGS. 7E to 7G are cross-sectional views illustrating manufacturing steps of the semiconductor device according to the fourth embodiment. 6 and 7, parts corresponding to those in the semiconductor device manufacturing process shown in FIGS. 3 and 4 are denoted by the same reference numerals, and description thereof is omitted.
この半導体装置の製造工程では、図6(d)に示すメッキ処理工程のみが図3に示す第1の実施形態と異なっており、メッキ条件をコントロールすることにより、樹脂孔8内および開口3a内の側壁面および底部にのみ導体メッキ層14を形成している。このような半導体装置の製造方法においても、従来に比べて簡易に低コストで半導体装置を製造することができる。
In the manufacturing process of this semiconductor device, only the plating process shown in FIG. 6 (d) is different from the first embodiment shown in FIG. 3, and the inside of the
図8は、本発明の第5の実施形態に係る半導体装置の構成を示す断面図である。図8において、図1に示した半導体装置と同一の部分には同一の符号を付して説明を省略する。第5の実施形態の半導体装置では、樹脂孔8内にメッキ処理によって導電体部を形成するのではなく、樹脂孔8内に導電性樹脂15が充填された構造となっている。そして、この導電性樹脂15の充填層により、半導体基板1の両面の電極が電気的に接続されている。
FIG. 8 is a cross-sectional view showing a configuration of a semiconductor device according to the fifth embodiment of the present invention. In FIG. 8, the same parts as those of the semiconductor device shown in FIG. The semiconductor device according to the fifth embodiment has a structure in which the conductor portion is not formed in the
第5の実施形態の半導体装置は、図9および図10に示す各工程を経て製造される。図9(a)〜(d)および図10(e)〜(h)は、第6の実施形態である半導体装置の製造工程を示す断面図である。この実施形態では、図3(d)に示したメッキ処理工程に代えて、図9(d)に示す樹脂孔8内への導電性樹脂15の充填工程と、図10(e)に示す表面側の導電性樹脂15の研磨工程が行われる。他の各工程については、図3および図4に示した第2の実施形態の工程と同一である。このような半導体装置の製造方法によっても、従来に比べて簡易に低コストで半導体装置を製造することができる。
The semiconductor device of the fifth embodiment is manufactured through the steps shown in FIGS. FIGS. 9A to 9D and FIGS. 10E to 10H are cross-sectional views illustrating manufacturing steps of the semiconductor device according to the sixth embodiment. In this embodiment, instead of the plating process shown in FIG. 3 (d), the process of filling the
1…半導体基板、2…多層配線部、3…電極パッド、4…貫通孔、5…絶縁樹脂層、6…配線層、7…導電体ポスト、8…樹脂孔、10…銅箔、11…絶縁樹脂、12…配線形成用の導体層、12a…管状の導電体、13…エッチングレジスト、14…導体メッキ層、15…導電性樹脂。
DESCRIPTION OF
Claims (7)
前記貫通孔の内面に形成された第1の絶縁樹脂層と、
前記半導体チップの表裏両面に形成された第2の絶縁樹脂層と、
前記第2の絶縁樹脂層上の所定の領域に形成された配線加工された銅箔と、
前記貫通孔内に前記半導体チップの表裏両面の前記銅箔間を接続するように形成され、かつ前記貫通孔の内面とは前記第1の絶縁樹脂層により絶縁された導電体層を具備し、
前記第1の絶縁樹脂層と第2の絶縁樹脂層は、いずれも片面銅箔付き樹脂シートのラミネートにより形成されたものであることを特徴とする半導体装置。 A semiconductor chip having an element region in which an active element is formed and having a through hole penetrating the front and back surfaces;
A first insulating resin layer formed on the inner surface of the through hole;
A second insulating resin layer formed on both front and back surfaces of the semiconductor chip ;
A wiring-processed copper foil formed in a predetermined region on the second insulating resin layer;
A conductor layer is formed in the through hole so as to connect the copper foils on both the front and back surfaces of the semiconductor chip , and is insulated from the inner surface of the through hole by the first insulating resin layer,
The first insulating resin layer and the second insulating resin layer are both formed by laminating a resin sheet with a single-sided copper foil.
前記半導体基板の両面に、それぞれ片面銅箔付き樹脂シートを樹脂面が当接するように配置してラミネートする工程と、
前記ラミネートにより前記貫通孔の内部に形成された絶縁樹脂層に、該貫通孔より径の小さい孔を形成する工程と、
前記孔の内部に導電体層を形成して、前記半導体基板の両面に配置された前記銅箔を電気的に接続する工程と、
前記銅箔を配線加工する工程と、
前記半導体基板をダイシングして、能動素子が形成された素子領域を有する半導体チップを得る工程
を備えることを特徴とする半導体装置の製造方法。 Forming a through hole in a semiconductor substrate having an element region in which an active element is formed ;
Placing and laminating a resin sheet with a single-sided copper foil on both sides of the semiconductor substrate so that the resin surface comes into contact with each other;
Forming a hole having a diameter smaller than the through hole in the insulating resin layer formed inside the through hole by the lamination; and
Forming a conductor layer inside the hole and electrically connecting the copper foils disposed on both sides of the semiconductor substrate;
A step of wiring the copper foil;
A method of manufacturing a semiconductor device, comprising: a step of dicing the semiconductor substrate to obtain a semiconductor chip having an element region in which an active element is formed .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005264148A JP4110161B2 (en) | 2004-09-10 | 2005-09-12 | Semiconductor device and manufacturing method of semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004264729 | 2004-09-10 | ||
JP2005264148A JP4110161B2 (en) | 2004-09-10 | 2005-09-12 | Semiconductor device and manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006108659A JP2006108659A (en) | 2006-04-20 |
JP4110161B2 true JP4110161B2 (en) | 2008-07-02 |
Family
ID=36377955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005264148A Expired - Fee Related JP4110161B2 (en) | 2004-09-10 | 2005-09-12 | Semiconductor device and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4110161B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5130197B2 (en) * | 2008-12-24 | 2013-01-30 | 新光電気工業株式会社 | Semiconductor device, interposer, manufacturing method thereof, and semiconductor package |
-
2005
- 2005-09-12 JP JP2005264148A patent/JP4110161B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006108659A (en) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6263573B2 (en) | Multilayer electronic device and manufacturing method thereof | |
JP4271590B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4783692B2 (en) | Capacitor-embedded substrate, manufacturing method thereof, and electronic component device | |
JP5193898B2 (en) | Semiconductor device and electronic device | |
JP5306789B2 (en) | Multilayer wiring board and manufacturing method thereof | |
TWI662670B (en) | Electronic device package and fabrication method thereof | |
KR100819278B1 (en) | Printed circuit board and fabricating method thereof | |
US8531009B2 (en) | Package structure of three-dimensional stacking dice and method for manufacturing the same | |
JP4489821B2 (en) | Semiconductor device and manufacturing method thereof | |
US8159071B2 (en) | Semiconductor package with a metal post | |
JP2005286036A (en) | Electronic component packaging structure and its manufacturing method | |
JP2001217337A (en) | Semiconductor device and manufacturing method therefor | |
KR20100009849A (en) | Manufacturing method of printed circuit board having electro component | |
TWI356479B (en) | Package structure with embedded die and method of | |
US20100326707A1 (en) | Methal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof | |
TWI295912B (en) | Method for manufacturing a substrate embedded with an electronic component and device from the same | |
JP5934154B2 (en) | Substrate structure on which electronic components are mounted and method for manufacturing the same | |
JP2004014657A (en) | Semiconductor chip and its manufacturing method, and three-dimensional laminated semiconductor device | |
JP2005093980A (en) | Stackable layer, mini stack, and laminated electronic module | |
JP2008047843A (en) | Circuit device, manufacturing method thereof, wiring board, and manufacturing method thereof | |
US20080073797A1 (en) | Semiconductor die module and package and fabricating method of semiconductor package | |
JP4110161B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
TW201640976A (en) | Stacked electronic device and method for fabricating the same | |
JP2008182163A (en) | Wiring substrate and manufacturing method therefor, and semiconductor device | |
JP2001223289A (en) | Lead frame, its manufacturing method, semiconductor integrated circuit device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |