JP2001244638A - Module with built-in circuit and its manufacturing method - Google Patents

Module with built-in circuit and its manufacturing method

Info

Publication number
JP2001244638A
JP2001244638A JP2000378965A JP2000378965A JP2001244638A JP 2001244638 A JP2001244638 A JP 2001244638A JP 2000378965 A JP2000378965 A JP 2000378965A JP 2000378965 A JP2000378965 A JP 2000378965A JP 2001244638 A JP2001244638 A JP 2001244638A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
circuit component
mixture
wiring pattern
component built
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000378965A
Other languages
Japanese (ja)
Other versions
JP3598060B2 (en )
Inventor
Toshiyuki Asahi
Koichi Hirano
Yasuyuki Matsuoka
Seiichi Nakatani
Yasuhiro Sugaya
Sei Yuhaku
誠一 中谷
浩一 平野
俊行 朝日
康之 松岡
祐伯  聖
康博 菅谷
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

PROBLEM TO BE SOLVED: To provide a reliable module with built-in circuit components that can mount circuit components with high density, and at the same time has a high heat radiation property. SOLUTION: A module 100 incorporating circuit components is composed of an electric insulating substrate 101 that consists of first and second mixtures 105 and 106, wiring patterns 102a and 102b that are formed on one main surface of the electric insulating substrate 101 and the other, a circuit component 103a that is connected to the wiring pattern 102a and is sealed by the second mixture 106 inside the electric insulating substrate 101, and an inner via 104 that electrically connects the wiring patterns 102a and 102b.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、回路部品内蔵モジュール及びその製造方法に関し、特に、例えば、回路部品が電気絶縁性基板の内部に配置される回路部品内蔵モジュール及びその製造方法に関する。 BACKGROUND OF THE INVENTION The present invention relates to a circuit component built-in module and a manufacturing method thereof, particularly, for example, a circuit component built-in module and a manufacturing method thereof circuit components are disposed within the electrically insulating substrate.

【0002】 [0002]

【従来の技術】近年、電子機器の高性能化、小型化の要求に伴い、回路部品の高密度化、高機能化及び短配線化が一層叫ばれている。 In recent years, performance of electronic devices, with a demand for miniaturization, higher density of circuit components, high performance and short-wiring is more shouted. そのため、回路部品の高密度化、 Therefore, density of circuit components,
高機能化及び短配線化に対応した回路基板が要求されている。 Circuit board corresponding to the high functionality and short-wiring is required. 回路基板を高密度化する方法としては、回路を多層化する方法が考えられるが、従来のガラス−エポキシ基板では、ドリルによる貫通スルーホール構造を用いる必要があるため、高密度化実装化への対応が困難である。 As a method of densifying a circuit board, it is conceivable a method of multi-layered circuit, conventional glass - The epoxy substrate, it is necessary to use a through hole structure by drilling, to higher density mounting of correspondence is difficult. このため、最も回路の高密度化が図れる方法として、LSI間や部品間の配線パターンを最短距離で接続できるインナービアホール接続法の開発が各方面で進められている。 Therefore, as a method of most high density of the circuit can be reduced, the development of the inner via hole connection method that can connect the wiring pattern between the LSI and between parts in the shortest distance has been promoted in various fields.

【0003】インナービアホール接続法では、必要な各層間のみの接続が可能であり、回路部品の実装性にも優れている(特開昭63−47991号公報、特開平6− [0003] In the inner-via-hole connection method, allow connections only between required layers, it is excellent in mounting of the circuit component (JP 63-47991, JP-A No. 6-
268345号公報)。 268,345 JP).

【0004】一方、半導体チップ等の能動部品を回路基板の表層に実装する方法では、高密度化を進めていくうえで限界が見えてきたため、基板に凹部を設けてその内部に半導体チップを収納して実装する方法が提案されている(特開平5−259372号公報、特開平11−1 On the other hand, in the method of mounting the active component such as a semiconductor chip on the surface layer of the circuit board, because the limits have appeared upon to proceed with high density, receiving the semiconductor chip therein by a recess in the substrate and how to implement has been proposed (JP-a 5-259372, JP-a No. 11-1
03147号公報、特開平11−163249号公報)。 03147 and JP Hei 11-163249). この場合、凹部内に半導体チップが実装された後、接続部及び半導体チップを保護するための封止樹脂が塗布されて封止される。 In this case, after the semiconductor chip is mounted in the recess, a sealing resin for protecting the connecting portion and the semiconductor chip is sealed is coated.

【0005】 [0005]

【発明が解決しようとする課題】しかし、従来のインナービアホール接続法で用いられてきた基板は、樹脂系の材料で構成されていたため、熱伝導度が低いという問題があった。 [SUMMARY OF THE INVENTION] However, the substrate which has been used in the conventional inner-via-hole connection method, because it was formed of a material of the resin system, the thermal conductivity is low. また、回路部品内蔵モジュールでは、回路部品の実装密度が高密度になればなるほど部品から発生する熱を放熱させる必要が高くなるが、従来の基板では十分に放熱することができず、回路部品内蔵モジュールの信頼性が低下するという問題があった。 Further, in the circuit component built-in module, the mounting density of circuit components increases the need to dissipate the heat generated from the more components if the high density, can not be sufficiently radiated in the conventional substrate, the circuit component built reliability of the module is lowered.

【0006】一方、半導体チップ等の回路部品を内蔵する方法のうち、基板に凹部を設けてその内部にチップを配置し、封止樹脂で収納する方法は、基板を凹部に加工する工程等、コストが高くなる多くの工程を必要とし、 On the other hand, out of the way of incorporating the circuit components such as semiconductor chips, a method of the chip disposed therein and a recess in the substrate, to house a sealing resin, the step or the like for processing the substrate in the recess, requires a number of steps that the cost is high,
不良品も多く発生するという問題があった。 There is a problem that many occur defective products. また、チップを内蔵する構造であるため、基板の放熱性が要求されるにもかかわらず、この方法ではチップ周りの放熱性を高くすることは困難である。 Further, since the structure with a built-in chip, despite the heat dissipation of the substrate is required, in this method it is difficult to increase the heat dissipation around the chip. さらに、封止樹脂が介在するために、基板の特性が3次元的に均一にならず、問題が発生し易い。 Furthermore, since the sealing resin is interposed, not characteristic of the substrate is three-dimensionally uniform, problems tend to occur.

【0007】但し、半導体チップ等の回路部品を基板に埋め込む工程で内蔵すると、離型体に形成された配線パターン上に実装された半導体チップを埋め込む際に、大幅なシートの流れが発生し、予め形成していたビアの位置が歪んだり、あるいは、チップ周りに接続された配線パターンが断線したり、歪んだりして、実際には極めて困難であるという問題があった。 [0007] However, when the built-in burying the circuit component such as a semiconductor chip to a substrate, when embedding the semiconductor chip mounted on the release member which is formed on the wiring pattern, the flow of substantial sheet occurs, distorted position of the via that was previously formed, or, or disconnected wiring pattern connected around the chip, and distorted, there is a problem that in practice it is extremely difficult. また,チップ内蔵構造での再配線は設計上,多くの制約があった。 Also, rewiring the chip internal structure design, there were many restrictions.

【0008】また、離型体が粘着性を有する有機フィルムである場合は、配線パターンと半導体チップとの接続部の隙間を十分確保することができず、その接続部を封止する封止樹脂を注入することが困難であり、接続部の信頼性が十分得られないという問題もあった。 Further, when the release member is an organic film having an adhesive property can not be sufficiently secured a gap at the connection of the wiring pattern and the semiconductor chip, a sealing resin for sealing the connection portion it is difficult to inject, there is also a problem that the reliability of the connection portion is not sufficiently obtained.

【0009】一方、回路部品を内蔵したモジュールに於いては、内蔵基板と回路部品との間に熱膨張係数差があるため、埋め込んだ状態での回路部品の信頼性保証がなされていない。 On the other hand, it is at the module with a built-in circuit component, since there is a difference in thermal expansion coefficient between the internal substrate and the circuit components, not made the circuit components in the reliability in a state embedded.

【0010】本発明は、従来技術における前記課題を解決するためになされたものであり、高密度で回路部品を実装することが可能であると共に、高放熱性を有し、信頼性の高い回路部品内蔵モジュール及びその製造方法を提供することを目的とする。 [0010] The present invention has been made to solve the above problems of the prior art, with which is possible to implement a high-density circuit components have a high heat radiation, reliable circuit and to provide a component built-in module and a manufacturing method thereof.

【0011】 [0011]

【課題を解決するための手段】前記目的を達成するため、本発明に係る回路部品内蔵モジュールの構成は、無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板と、前記電気絶縁性基板の少なくとも主面に形成された複数の配線パターンと、前記電気絶縁性基板の内部に配置され、前記配線パターンに接続された回路部品と、前記複数の配線パターンを電気的に接続するように前記電気絶縁性基板内に形成されたインナービアとを備えた回路部品内蔵モジュールであって、前記混合物が、前記配線パターンと前記回路部品との接続部を封止する第2の混合物と、前記第2の混合物を除く前記電気絶縁性基板領域を構成する第1の混合物とからなり、前記第1の混合物の無機フィラー含有量が前記第2の混合物の無機フィラー含 Means for Solving the Problems] To achieve the above object, the configuration of the circuit component built-in module according to the present invention, an electrically insulating substrate made from a mixture comprising an inorganic filler and a thermosetting resin, the electrically insulating a plurality of wiring patterns formed on at least the main surface of sexual substrate, wherein disposed within the electrically insulating substrate, and connected to the circuit component on the wiring pattern, so as to electrically connect the plurality of wiring patterns and a circuit component built-in module that includes a inner via said mixture, a second mixture which seals the connection portion between the wiring pattern and the circuit components formed on the electrically insulating substrate, the the first consists of a mixture forming a second said electrically insulating substrate region excluding the mixture of the inorganic filler containing the first mixture of an inorganic filler content of the second mixture 量よりも多いことを特徴とする。 Characterized in that more than the amount.

【0012】この回路部品内蔵モジュールの構成によれば、回路部品から発生する熱が無機フィラーによって速やかに放熱されるため、信頼性の高い回路部品内蔵モジュールを実現することができる。 According to the structure of the circuit component built-in module, because heat generated from the circuit components is dissipated quickly by the inorganic filler, it is possible to realize a highly reliable circuit component built-in module. さらに、2種類の混合物からなる電気絶縁性基板の中で、無機フィラーの含有量が少ない第2の混合物が回路部品を接続する配線部を封止する構造であるため、断線等の無い信頼性の高い配線部が得られる。 Further, two among the electrically insulating substrate comprising a mixture, for a second mixture containing a small amount of the inorganic filler has a structure for sealing the wiring portion for connecting the circuit components, no disconnection or the like reliable high wiring portion of the can be obtained.

【0013】また、無機フィラーを選択することにより、内蔵する回路部品に合わせて電気絶縁性基板の熱伝導度、線熱膨張係数、誘電率、または絶縁耐圧等を変化させることができる。 Further, by selecting the inorganic filler, the thermal conductivity of the electrically insulating substrate in accordance with the circuit component built, linear thermal expansion coefficient, it is possible to change the dielectric constant or the dielectric strength and the like. 従って、電気絶縁性基板の線熱膨張係数を半導体素子とほぼ同じにすることが可能であるため、半導体素子を内蔵した回路部品内蔵モジュールとして好ましい。 Therefore, since the linear thermal expansion coefficient of the electrically insulating substrate may be substantially the same as the semiconductor device, preferably as a circuit component built-in module with a built-in semiconductor element. また、電気絶縁性基板の熱伝導度を向上させることができるため、放熱を必要とする半導体素子などを内蔵した回路部品内蔵モジュールとして好ましい。 Moreover, since it is possible to improve the thermal conductivity of the electrically insulating substrate, preferably as a circuit component built-in module with a built-in semiconductor devices requiring heat dissipation. さらに、電気絶縁性基板の誘電率を低くすることもできるため、高周波用の回路部品内蔵モジュールとして好ましい。 Furthermore, since it is also possible to lower the dielectric constant of the electrically insulating substrate, preferably as a circuit component built-in module for high frequency.

【0014】また、回路部品として半導体素子及びチップコンデンサを含む回路部品内蔵モジュールの場合、半導体素子とチップコンデンサとの距離を短くすることにより、電気信号のノイズを低減することができる。 Further, in the circuit component built-in module comprising a semiconductor element and a chip capacitor as a circuit component, by shortening the distance between the semiconductor element and the chip capacitor, it is possible to reduce the noise of the electric signal. また、電気絶縁性基板内にインナービアを形成して両主面の配線パターンを接続した構成とすることも好ましく、 It is also preferable to adopt a configuration in which by forming the inner via connected to the wiring patterns of both main surfaces an electrically insulating substrate,
これによれば、インナービアホール接続によって高密度に回路部品を実装することができる。 According to this, it is possible to mount circuit components with high density by the inner-via-hole connection.

【0015】さらに、一般に半導体ベアチップは、KG [0015] In addition, semiconductor devices in general bare chip, KG
D(Known Good die)の問題から取り扱い、コストに障壁があるが、本発明の回路部品内蔵モジュールでは、回路部品として半導体ベアチップを用いても、品質チェックが容易であり有利となる。 D Handling from (Known Good die) in question, there are barriers in cost, in the circuit component built-in module of the present invention, even when a semiconductor bare chip as a circuit component, which is advantageous is easy quality check. また、再配線も容易であり、設計上、制約の少ない多様なLGA電極を構成することができる。 Also, rewiring is easy, design, it is possible to construct a small variety LGA electrodes constrained.

【0016】また、前記本発明の回路部品内蔵モジュールの構成においては、前記第2の混合物が前記配線パターンと前記第1の混合物との境界に介在しているのが好ましい。 [0016] In the above configuration of the circuit component built-in module of the present invention, preferably the second mixture is interposed at a boundary between the first mixture with the wiring pattern. この好ましい例によれば、回路部品の埋め込み時において、配線パターンの断線や歪みを防止することができる。 With this configuration, it is possible to prevent during the embedding of the circuit components, the breaking or distortion of the wiring pattern. 特に、離型キャリア等の基材上に配線パターンおよび回路部品を形成し、この離型キャリアを第1の混合物へ圧着させることにより回路部品を埋め込む場合に、回路部品および配線パターンが第2の混合物で封止されているので、樹脂フィルムのように伸びが生じる基材を離型キャリアとして用いても、配線パターンの断線や歪みが生じないという利点がある。 In particular, to form a wiring pattern and the circuit components on the release carrier such as a substrate on, when embedding the circuit components by crimping the release carrier to the first mixture, the circuit components and wiring pattern of the second because it is sealed with a mixture, also using a substrate that elongation occurs as the resin film as a release carrier, there is an advantage that breakage or distortion of the wiring pattern does not occur.

【0017】また、前記本発明の回路部品内蔵モジュールの構成においては、前記インナービアが導電性樹脂組成物からなるのが好ましい。 [0017] In the above configuration of the circuit component built-in module of the present invention, the inner via that made of a conductive resin composition. この好ましい例によれば、 According to this preferred embodiment,
製造が容易となる。 Production is facilitated. この場合には、前記導電性樹脂組成物が金、銀、銅及びニッケルからなる群から選ばれた1 In this case, the conductive resin composition is selected from the group consisting of gold, silver, copper and nickel 1
つを導電性成分として含み、エポキシ樹脂を樹脂成分として含むのが好ましい。 One comprises a conductive component preferably comprises an epoxy resin as a resin component. これらの金属は電気抵抗が低く、また、エポキシ樹脂は耐熱性や電気絶縁性に優れているからである。 These metals have low electric resistance, also, the epoxy resin is from is excellent in heat resistance and electrical insulating properties.

【0018】また、前記本発明の回路部品内蔵モジュールの構成においては、前記回路部品が少なくとも1つの能動部品を含むのが好ましい。 [0018] In the above configuration of the circuit component built-in module of the present invention, preferably the circuit component comprises at least one active component. この好ましい例によれば、所望の機能を有する回路部品を内蔵することができる。 With this configuration, it is possible to built a circuit component having a desired function.

【0019】この場合、前記能動部品が半導体ベアチップを含み、前記半導体ベアチップが前記配線パターンにフリップチップボンディングされていることがさらに好ましい。 [0019] In this case, the active component comprises a semiconductor bare chip, said semiconductor bare chip is flip-chip bonded to the wiring pattern is more preferred. さらに、前記半導体ベアチップの背面にサーマルビアが形成されていることが好ましい。 Further, it is preferable that the thermal vias to the back of the semiconductor bare chip is formed. この好ましい例によれば、放熱性に優れた電気絶縁性基板に加え、さらに半導体ベアチップの放熱性が向上するために、大量に熱が発生する半導体ベアチップに対応させることができる。 According to this preferred embodiment, in addition to the electrically insulating substrate which is excellent in heat dissipation can be further to improve the heat dissipation of the semiconductor bare chip, large quantities corresponding to the semiconductor bare chip heat is generated.

【0020】また、前記本発明の回路部品内蔵モジュールの構成においては、前記第1の混合物が無機フィラー70重量%〜95重量%を含み、前記第2の混合物が無機フィラー50重量%〜90重量%を含んでいるのが好ましい。 Further, in the above configuration of the circuit component built-in module of the present invention, the first mixture comprises 70% to 95 wt% inorganic filler, the second mixture is an inorganic filler 50% to 90 weight % preferably contains a. この好ましい例によれば、高密度に無機フィラーが充填された第1の混合物により、回路部品から発生する熱が速やかに放熱されるため、信頼性の高い回路部品内蔵モジュールを実現することができる。 According to this preferred embodiment, the first mixture that is densely inorganic filler filled, the heat generated from the circuit components is dissipated rapidly, it is possible to realize a highly reliable circuit component built-in module .

【0021】また、前記本発明の回路部品内蔵モジュールの構成においては、前記無機フィラーがAl 23 、M Further, in the above configuration of the circuit component built-in module of the present invention, the inorganic filler is Al 2 O 3, M
gO、BN、AlN及びSiO 2からなる群から選ばれた少なくとも1つを含むのが好ましい。 It goes, BN, to include at least one selected from the group consisting of AlN and SiO 2 preferably. この好ましい例によれば、放熱性に優れた電気絶縁性基板が得られる。 According to this preferred embodiment, excellent electrical insulating substrate to heat radiation is obtained.
無機フィラーとしてMgOを用いた場合には、電気絶縁性基板の線熱膨張係数を大きくすることができる。 When using MgO as the inorganic filler, it is possible to increase the linear thermal expansion coefficient of the electrically insulating substrate. また、無機フィラーとしてSiO 2 (特に非晶質SiO 2 Further, SiO 2 as the inorganic filler (in particular amorphous SiO 2)
を用いた場合には、電気絶縁性基板の誘電率を小さくすることができる。 In the case of using, it is possible to reduce the dielectric constant of the electrically insulating substrate. また、無機フィラーとしてBNを用いた場合には、線熱膨張係数を小さくすることができる。 In the case of using the BN as the inorganic filler, it is possible to reduce the coefficient of linear thermal expansion.

【0022】また、前記本発明の回路部品内蔵モジュールの構成においては、前記熱硬化性樹脂がエポキシ樹脂、フェノール樹脂及びシアネート樹脂からなる群から選ばれた少なくとも1つを含むのが好ましい。 Further, in the above configuration of the circuit component built-in module of the present invention, the thermosetting resin is an epoxy resin, to include at least one selected from the group consisting of phenolic resins and cyanate resins. これらの樹脂は耐熱性や電気絶縁性に優れているからである。 These resins are because excellent heat resistance and electrical insulating properties.

【0023】また、前記本発明の回路部品内蔵モジュールの構成においては、前記配線パターンが銅を含むのが好ましい。 Further, in the above configuration of the circuit component built-in module of the present invention, the wiring pattern is preferably comprises copper. 銅は電気抵抗が小さいため、微細な配線パターンを形成することができる。 Copper electric resistance is small, it is possible to form a fine wiring pattern. また、例えば、配線パターンとして銅箔を用いる場合には、基板に接する銅箔表面は粗化されているのが好ましい。 For example, when using copper foil as the wiring pattern is preferably the copper foil surface in contact with the substrate is roughened.

【0024】また、前記本発明の回路部品内蔵モジュールの構成においては、前記配線パターンが銅からなる層と金、Sn、Pb及びNiからなる群から選ばれた1つの金属を含む層の2層以上の構造を有するのが好ましい。 Further, in the above configuration of the circuit component built-in module of the present invention, two layers of a layer comprising one metal which the wiring pattern is selected from the group consisting of a layer of gold, Sn, Pb and Ni made of copper preferably it has the above structure. 例えば、銅箔からなる配線パターンは、パターン形成後の実装時の熱処理工程などで酸化される可能性があるが、ニッケルや金等でメッキして2層以上の構造としておくことにより、酸化防止を図ることができ、かつ、 For example, the wiring pattern made of copper foil, but can be oxidized by heat treatment or the like process during mounting after pattern formation, by keeping the plating to 2 or more layers of nickel and gold or the like, antioxidant It can be achieved, and,
回路部品との接続信頼性も向上するからである。 Connection reliability between the circuit component is also improved.

【0025】また、前記本発明の回路部品内蔵モジュールの構成においては、前記配線パターンが前記電気絶縁性基板に埋め込まれたことが好ましい。 Further, in the above configuration of the circuit component built-in module of the present invention, it is preferable that the wiring pattern is embedded in the electrically insulating substrate. これにより、配線パターンが安定し、信頼性がさらに向上する。 Thus, stable wiring pattern, is further improved reliability.

【0026】また、前記本発明の回路部品内蔵モジュールの構成においては、前記配線パターンのうち取り出し電極を除く部分が保護膜で覆われたことが好ましい。 Further, in the above configuration of the circuit component built-in module of the present invention, it is preferable that the portion except the electrode extraction of the wiring pattern is covered with a protective film. この場合、さらに、保護膜の材料として、樹脂またはレジストを含む材料を用いることが好ましい。 In this case, further, as the material of the protective film, it is preferable to use a material containing a resin or resist. この構成によれば、保護膜で配線パターンが拘束されることにより、 According to this arrangement, by which a wiring pattern is restrained by the protective film,
回路部品と配線パターンとの接続が安定し、信頼性がさらに向上する。 Stable connection between the circuit component and the wiring pattern, is further improved reliability.

【0027】また、前記本発明の回路部品内蔵モジュールの構成においては、前記回路部品が、チップ状の抵抗、チップ状のコンデンサ及びチップ状のインダクタからなる群から選ばれた少なくとも1つの部品を含むのが好ましい。 Further, in the above configuration of the circuit component built-in module of the present invention, the circuit component, chip-like resistor, comprising at least one component selected from the group consisting of chip-like capacitors and chip-like inductors preference is. 回路部品としてチップ状の回路部品を用いることにより、回路部品を電気絶縁性基板に容易に埋設することができる。 By using chip-like circuit component as the circuit component can easily be embedded in the circuit components electrically insulating substrate.

【0028】また、前記本発明の回路部品内蔵モジュールの構成においては、前記第1の混合物の熱伝導度が1 Further, in the above configuration of the circuit component built-in module of the present invention, the thermal conductivity of the first mixture is 1
W/mK〜10W/mKの範囲にあるのが好ましい。 Preferably in the range of W / mK~10W / mK. この好ましい例によれば、セラミック基板に近い熱伝導度が得られ、放熱性に富む基板を得ることができる。 According to this preferred embodiment, the thermal conductivity can be obtained close to the ceramic substrate, it is possible to obtain a substrate rich in heat dissipation.

【0029】また、前記本発明の回路部品内蔵モジュールの構成においては、前記第2の混合物の線熱膨張係数が、前記回路部品の線熱膨張係数と前記第1の混合物の線熱膨張係数との間の値であるのが好ましい。 Further, in the above configuration of the circuit component built-in module of the present invention, the linear thermal expansion coefficient of the second mixture, the linear thermal expansion coefficient of the circuit linear thermal expansion coefficient between the first mixture component preferred is a value between the is. 回路部品と第1の混合物との間に介在する第2の混合物が、熱応力の緩衝剤の役割を果たすからである。 Second mixture interposed between the circuit component and the first mixture is from act buffer thermal stress.

【0030】また、前記本発明の回路部品内蔵モジュールの構成においては、少なくとも一主面に他の配線基板が積層されて多層配線構造をなすことが好ましい。 Further, in the above configuration of the circuit component built-in module of the present invention, it is preferable to form a multilayer wiring structure other wiring board at least on one main surface is laminated. これにより、さらに高密度に回路部品を実装することができる。 Thus, it is possible to mount the circuit components in more densely.

【0031】この構成において、前記他の配線基板がセラミック基板であることがさらに好ましい。 [0031] In this configuration, it is further preferable that the another wiring board is a ceramic substrate. これにより、セラミック基板が有する優れた高周波特性を活かすことによって、高性能で多機能なRFモジュールを実現できる。 Accordingly, by leveraging the excellent high-frequency characteristics having a ceramic substrate, it can be realized RF module multifunctional high performance.

【0032】あるいは、前記の構成において、前記他の配線基板が、前述したいずれかの構成の回路部品内蔵モジュールの1ないし複数からなることも好ましい。 [0032] Alternatively, in the configuration described above, the other wiring board, it is also preferably made of one or a plurality of circuit component built-in module of any structure described above. この構成によれば、本発明の回路部品内蔵モジュールが複数積層されたことにより、回路部品が高密度に実装された信頼性の高い多層回路部品内蔵モジュールを実現することができる。 According to this configuration, by the circuit component built-in module of the present invention are stacked, it is possible to realize a high multi-layer circuit component built-in module reliable circuit components are mounted with high density.

【0033】また、前記多層配線構造をなす回路部品内蔵モジュールの構成においては、前記回路部品に接続された配線パターンが、前記他の配線基板が積層された主面に位置することが好ましい。 Further, in the configuration of the circuit component built-in module that forms a multilayer wiring structure, connected to the wiring pattern on the circuit component, it is preferably located on the main surface of the other circuit board are stacked. これにより、回路部品に接続された配線パターンが前記他の配線基板に拘束されるため、回路部品と配線パターンの接続が安定するという利点がある。 Thus, since the wiring pattern connected to the circuit components being bound to the other wiring board, connecting the circuit component and the wiring pattern has the advantage of stability.

【0034】あるいは、前記回路部品に接続された配線パターンが、前記他の配線基板が積層されていない主面に位置し、前記配線パターンを覆う保護膜が設けられたことが好ましい。 [0034] Alternatively, the connected wiring pattern on the circuit component, located on the main surface of the other wiring substrate is not stacked, it is preferable that the protective film covering the wiring pattern is provided. これにより、回路部品に接続された配線パターンが保護膜で拘束されるため、回路部品と配線パターンの接続が安定するという利点がある。 Thus, since the wiring pattern connected to the circuit component is restrained by the protective film, the connection circuit component and the wiring pattern has the advantage of stability.

【0035】また、本発明の無線装置は、前記したいずれかの構成の回路部品内蔵モジュールを備えたことを特徴とする。 Further, the wireless device of the present invention is characterized by comprising a circuit component built-in module of any of the configurations described above. この構成によれば、信頼性の高い無線装置を提供できる。 According to this configuration, it is possible to provide a highly reliable wireless devices. 特に、回路部品内蔵モジュールがセラミック基板を用いたRFモジュールである場合、高性能で多機能な無線装置を実現できるので、好ましい。 In particular, when the circuit component built-in module is a RF module using a ceramic substrate, it is possible to realize a multi-function wireless device performance, preferred.

【0036】また、本発明の回路部品内蔵モジュールの製造方法は、基材の一主面に形成された第1の配線パターン上に回路部品を配置及び接続し、少なくとも前記第1の配線パターンと前記回路部品との接続部を、無機フィラーと未硬化状態の熱硬化性樹脂とを含む第2の混合物で封止する封止工程と、前記封止工程の後に、無機フィラーと未硬化状態の熱硬化性樹脂とを含む第1の混合物に、前記回路部品が形成された主面を対向させて前記基材を押圧し、前記回路部品を前記第1の混合物に埋設させる埋設工程とを含み、前記第1の混合物として、前記第2の混合物より無機フィラー含有量が多い混合物を用いることを特徴とする。 Further, the manufacturing method of the circuit component built-in module of the present invention, the circuit components are arranged and connected to the first wiring pattern on which is formed on one main surface of the substrate, at least the first wiring pattern the connecting portion between the circuit component, and a sealing step of sealing with a second mixture containing a thermosetting resin of an inorganic filler and an uncured state and after the sealing step, an inorganic filler and an uncured the first mixture comprising a thermosetting resin, wherein the circuit component presses the substrate to face the formed main surface, and a burying step for burying the circuit component in the first mixture , as the first mixture, which comprises using the second mixture than the inorganic filler content is high mixtures.

【0037】この製造方法によれば、前記本発明の回路部品内蔵モジュールを作製することができる。 [0037] According to this manufacturing method, it is possible to manufacture a circuit component built-in module of the present invention.

【0038】本発明の回路部品内蔵モジュールの製造方法において、前記第1の混合物が、無機フィラー70重量%〜95重量%を含み、前記第2の混合物が、無機フィラー50重量%〜90重量%を含むことが好ましい。 [0038] In the method for manufacturing a circuit component built-in module of the present invention, the first mixture comprises an inorganic 70 wt% to 95 wt% filler, the second mixture is an inorganic filler 50% to 90% by weight it will be preferable to include.

【0039】また、前記製造方法は、前記封止工程において、前記第1の配線パターンと前記回路部品との接続部に、流動状態の前記第2の混合物を注入して硬化させることにより、前記第1の配線パターンと前記回路部品との接続部およびその側面部を封止することが好ましい。 Further, the manufacturing method, in the sealing step, the connecting portion between the circuit component and the first wiring pattern, is cured by implanting the second mixture in a fluid state, the it is preferable to seal the connection and the side surface portions of the circuit component and the first wiring pattern. この製造方法によれば、第1の配線パターン、回路部品、および接続部の位置関係が第2の混合物により固定されるので、埋設工程において、回路部品と第1の配線パターンとの接続部が歪むこと等を防止でき、接続信頼性の高い回路部品内蔵モジュールを提供できる。 According to this manufacturing method, the first wiring pattern, the positional relationship of the circuit components, and the connection portion is fixed by the second mixture, in embedding step, the connection between the circuit component and the first wiring pattern It distorted it like can be prevented, it is possible to provide a high connection reliability circuit component built-in module.

【0040】前記製造方法において、前記封止工程が、 [0040] In the production method, the sealing step,
前記第1の配線パターンと前記回路部品との接続部に、 The connection portion between the circuit component and the first wiring pattern,
流動状態の前記第2の混合物を注入して硬化させるステップと、第2の混合物をシート状に成形するステップと、前記シート状の第2の混合物により、前記基材上の前記回路部品および前記第1の配線パターンの全体を覆うステップと、加熱加圧によって前記シート状の第2の混合物を硬化させるステップとを含むことが好ましい。 A step of curing by injecting said second mixture in a fluid state, a step of forming a second mixture into a sheet by the sheet-like second mixture of said circuit component and said on the substrate a step of covering the whole of the first wiring patterns preferably includes a step of curing the sheet-like second mixture by heating and pressing.
この製造方法によれば、第1の配線パターンの全体が、 According to this manufacturing method, the whole of the first wiring pattern,
第2の混合物に封止された構造となるので、埋設工程において第1の配線パターンが損傷を受けることが防止される。 Since the sealed structure in the second mixture, the first wiring pattern are prevented from being damaged in the embedding step.

【0041】前記製造方法において、前記封止工程が、 [0041] In the production method, the sealing step,
前記第1の配線パターンと前記回路部品との接続部及び前記第1の配線パターンの全領域に、流動状態の前記第2の混合物を注入して硬化させるステップを含むことが好ましい。 The entire area of ​​the connecting portion and the first wiring pattern and the circuit component and the first wiring pattern preferably includes a step of curing by injecting said second mixture in a fluid state. この製造方法によっても、第1の配線パターンの全体が、第2の混合物に封止された構造となるので、埋設工程において第1の配線パターンが損傷を受けることが防止される。 With this manufacturing method, the entire first wiring pattern, since the sealed structure in the second mixture, the first wiring pattern are prevented from being damaged in the embedding step.

【0042】前記製造方法において、前記基材に孔が穿設され、前記封止工程が、前記基材における回路部品が配置された主面の反対面から、前記孔を介して前記第2 [0042] In the production method, holes are formed in the substrate, wherein the sealing step is from the opposite side of the main surface of the circuit components in the substrate is disposed, the second through the hole
の混合物を注入するステップを含むことが好ましい。 Preferably includes the step of injecting a mixture of. この製造方法によれば、回路部品と第1の配線パターンとの隙間に、第2の混合物を容易に充填させることができる。 According to this manufacturing method, it is possible in the gap between the circuit component and the first wiring pattern, to easily fill the second mixture.

【0043】前記製造方法において、前記埋設工程の前に、前記第1の混合物を板状に成形する工程を含むことが好ましい。 [0043] In the production method, prior to the embedding step, preferably includes the step of forming the first mixture into a plate shape. この製造方法によれば、あらかじめ板状に成形された第1の混合物に回路部品を埋設することにより、回路部品内蔵モジュールを容易に作製することができる。 According to this manufacturing method, by burying the circuit component to the first mixture which is formed in advance a plate shape, it is possible to easily produce the circuit component built-in module.

【0044】前記製造方法において、前記埋設工程が、 [0044] In the production method, the embedding step is,
前記第1の混合物を型に入れるステップと、前記型内の第1の混合物に前記回路部品が形成された主面を対向させて前記基材を押圧するステップと、前記第1の混合物を前記型からはずすステップとを含むことが好ましい。 Wherein the step of placing said first mixture into a mold, a step of pressing the first said substrate mixture to the circuit components are opposed to formed the major surface of the said mold, said first mixture preferably includes the step of removing from the mold.
この製造方法によれば、第1の混合物を板状に成形する工程を含む方法に比較して、第1の混合物の成形と回路部品の埋設とを一工程で行うことができるので、工程の簡略化を図れる。 According to this manufacturing method, when compared to a method comprising the step of forming the first mixture into a plate, since a embedding the molded and the circuit components of the first mixture can be carried out in one step, the step It attained a simplified.

【0045】前記製造方法は、前記第1の混合物にインナービアを形成する工程と、前記第1の混合物における前記回路部品が埋設された面と反対側の面に、前記インナービアを介して前記第1の配線パターンと接続される第2の配線パターンを形成する工程とをさらに含むことが好ましい。 [0045] The manufacturing method, the forming the inner via to the first mixture, the first surface opposite to the circuit component buried surface in the mixture of said through said inner via preferably further includes a step of forming a second wiring pattern connected to the first wiring pattern. これにより、高密度に回路部品を実装することが可能な回路部品内蔵モジュールを提供できる。 Thus, it is possible to provide a circuit component built-in module capable of mounting the circuit component at a high density.

【0046】また、前記製造方法は、前記インナービアを形成する工程が、前記埋設工程の後に実施され、前記第1の混合物に対し、前記回路部品が埋設された面と反対側の面から、前記第1の配線パターンに到達するインナービア用貫通孔を形成するステップと、前記インナービア用貫通孔に熱硬化性の導電性物質を充填するステップとを含むことが好ましい。 [0046] Also, the manufacturing method, the step of forming the inner vias, wherein is carried out after the embedding step, to said first mixture, from the surface opposite to the circuit component buried surface, forming a through hole for an inner vias reaching the first wiring patterns preferably includes a step of filling the thermosetting conductive substance in the through hole for an inner via. この製造方法によれば、埋設工程の後にインナービアを形成することにより、歪みのないインナービアを作成できる。 According to this manufacturing method, by forming the inner via after embedding step, you can create inner via undistorted.

【0047】また、前記導電性物質が導電性樹脂組成物からなることが好ましい。 Further, it is preferable that the conductive material is formed of a conductive resin composition. これにより、導電性樹脂組成物を貫通孔に充填して硬化させるという容易な工程によりインナービアを形成でき、回路部品内蔵モジュールの作製が容易となる。 Thus, by an easy process that is cured by filling a conductive resin composition in the through-hole can be formed inner via, it is easy to produce the circuit component built-in module.

【0048】前記製造方法において、前記インナービア用貫通孔を形成するステップの前に、X線照射により前記第1の配線パターンの位置を認識して前記インナービア用貫通孔を形成する位置を決定するステップを含むことが好ましい。 [0048] determining the position for forming the manufacturing method, the prior step of forming a through hole for an inner via, the through hole for an inner via to recognize the position of the first wiring pattern by X-ray irradiation preferably includes the step of. この製造方法によれば、インナービアの位置を高精度に決定できるので、接続信頼性の高い回路部品内蔵モジュールを提供できる。 According to this manufacturing method, it is possible to determine the position of the inner via high precision, it is possible to provide a high connection reliability circuit component built-in module.

【0049】前記製造方法において、前記埋設工程の前に、前記第1の混合物にサーマルビア用貫通孔を形成する工程をさらに含み、前記インナービアを形成する工程において、前記インナービア用貫通孔への導電性物質の充填と同時に、前記サーマルビア用貫通孔へ熱硬化性の熱伝導性物質を充填することが好ましい。 [0049] In the production method, prior to the embedding step, the further includes a first mixture to form a through hole for thermal via, in the step of forming the inner via, to the use inner via holes simultaneously with the filling of the conductive material is preferably filled with a thermally conductive material of the thermosetting to the thermal via through holes. この製造方法によれば、回路部品まわりに放熱性の高い回路部品内蔵モジュールを提供できる。 According to this manufacturing method, it provides high circuit component built-in module of heat dissipation around the circuit component. さらに、サーマルビア用貫通孔への熱伝導性物質およびインナービア用貫通孔への導電性物質の充填を同時に行うことにより、工程を簡略化できる。 Further, by performing the filling of the conductive material to the heat conductive material and for an inner via holes to the through hole for the thermal via simultaneously, thereby simplifying the process.

【0050】前記製造方法において、前記サーマルビア用貫通孔へ充填される熱伝導性物質およびインナービア用貫通孔へ充填される導電性物質が、金属粒子と熱硬化性樹脂とを含み、前記サーマルビア用貫通孔へ充填される熱伝導性物質の金属粒子の含有率が、前記インナービア用貫通孔へ充填される導電性物質よりも高いことが好ましい。 [0050] In the production method, the conductive material to be filled into the thermal conductive material and the inner via through-holes are filled into the thermal via through-holes, and a metal particles and a thermosetting resin, the thermal the content of the metal particles of the thermally conductive material to be filled into the via holes is preferably higher than the conductive material to be filled into the inner via through holes. また、前記製造方法において、前記サーマルビア用貫通孔の径が、前記インナービア用貫通孔の径よりも大きいことが好ましい。 Further, in the above manufacturing method, the diameter of the through hole for the thermal via is preferably larger than the diameter of the through hole for an inner via.

【0051】前記製造方法は、前記基材として離型キャリアを用いることが好ましい。 [0051] The manufacturing method, it is preferable to use a mold release carrier as the base material. これにより、容易に回路部品内蔵モジュールを提供できる。 Thus, readily possible to provide a circuit component built-in module.

【0052】この場合、前記離型キャリアが有機フィルムであることがさらに好ましい。 [0052] In this case, it is further preferable that the release carrier is an organic film. 離型キャリアとして有機フィルムを用いると、有機フィルムが絶縁材料であるため、離型フィルム上の配線パターンに実装された回路部品の接続導通チェックを行うことができる。 When an organic film as a release carrier, since the organic film is an insulating material, it is possible to connect continuity check of the circuit components mounted on the wiring pattern on the release film.

【0053】あるいは、前記離型キャリアが金属箔であることも好ましい。 [0053] Alternatively, it is also preferable that the release carrier is a metal foil. この場合、離型フィルムとして樹脂フィルムを用いる場合に比較して、離型キャリアの伸びが生じないので、埋設工程において配線パターンを歪ませずに転写できる。 In this case, as compared with the case of using a resin film as a release film, does not occur elongation of the release carrier, it can be transferred without distorting the wiring pattern in the embedding step. また、金属箔は、有機フィルムと異なり粘着性を持たないので、回路部品と第1の配線パターンとの間に第2の混合物を注入する際に、第2の混合物の流動性を阻害することがなく、回路部品と第1の配線パターンとの接続部を第2の混合物によって隙間なく確実に封止することが可能となる。 Further, metal foil, does not have a sticky unlike organic film, when injecting the second mixture between the circuit component and the first wiring pattern, to inhibit the flow of the second mixture without, it is possible to reliably sealed without a gap connecting portion between the circuit component and the first wiring pattern with the second mixture.

【0054】また、前記金属箔に前記第1の配線パターンを形成する前に、前記金属箔上に剥離層を形成するステップを含むことがさらに好ましい。 [0054] Further, before forming the first wiring pattern on the metal foil, it is further preferably includes a step of forming a release layer on the metal foil. これにより、離型キャリアの剥離が容易となる。 This facilitates peeling of the release carrier.

【0055】前記製造方法は、前記インナービアを形成する工程を、前記埋設工程の前に行い、前記離型キャリアに、前記埋設工程における第1の混合物の排出孔となる1または複数の孔が形成されていることが好ましい。 [0055] The manufacturing method, the step of forming the inner via is performed prior to the embedding step, the release carrier, one or more holes to be discharge hole of the first mixture in the embedding step is it is preferably formed.
この製造方法によれば、埋設工程において離型キャリアを第1の混合物に圧着させて回路部品を埋設するときに、回路部品が埋め込まれる部分の第1の混合物が、前記離型キャリアの孔から排出される。 According to this production method, the release carrier in burying step when embedding the first mixing circuit component by crimping the material of the first mixture of a portion the circuit components are embedded, the hole of the release carrier It is discharged. これにより、埋設工程の前にインナービアを形成しておいても、回路部品が埋め込まれることによるインナービアの歪み量を大幅に低減でき、接続信頼性の高い回路部品内蔵モジュールを提供できる。 Accordingly, even when allowed to form inner vias before the embedding step, greatly reduce distortion of the inner via due to the circuit components are embedded, can provide high connection reliability circuit component built-in module.

【0056】また、前記製造方法において、前記基材として多層配線基板を用いることも好ましい。 [0056] Also, in the manufacturing method, it is also preferable to use a multi-layer wiring board as the substrate. この方法によれば、多層配線基板の主面に形成されている配線に回路部品を接続し、この多層配線基板を第1の混合物に圧着させて回路部品を埋設させることにより、多層配線基板と積層化された回路部品内蔵モジュールを提供できる。 According to this method, to connect the circuit component on the wiring that is formed on the main surface of the multilayer wiring board, by burying the circuit component by crimping the multilayer wiring board in the first mixture, and the multilayer wiring board It can provide laminated to a circuit component built-in module.

【0057】この場合、前記多層配線基板としてセラミック多層配線基板を用いることがさらに好ましい。 [0057] In this case, it is more preferable to use a ceramic multilayer wiring substrate as the multilayer wiring board. これにより、セラミック基板が有する優れた高周波特性を活かすことによって、高性能かつ多機能なRFモジュールを本回路部品内蔵モジュールで実現できる。 Accordingly, by leveraging the excellent high-frequency characteristics having a ceramic substrate, an RF module performance and multi-function can be realized in the circuit component built-in module.

【0058】また、前記製造方法において、前記第2の配線パターンを形成する工程が、前記インナービアを形成する工程の後に実施されると共に、前記第1の混合物における前記回路部品が埋設された面と反対側の面に金属箔を積層するステップと、前記第1及び第2の混合物の熱硬化性樹脂並びに前記インナービアの導電性物質が共に硬化する温度範囲での加熱を行うステップと、前記金属箔を前記第2の配線パターンに成形するステップとを含むことが好ましい。 [0058] Also, in the manufacturing method, the step of forming the second wiring pattern, the conjunction is performed after the step of forming the inner via, said first surface on which the circuit component is embedded in a mixture of and performing the steps of laminating a metal foil on the opposite side, the heating in the first and the temperature range in which the thermosetting resin and conductive material of the inner via of the second mixture is cured together with the preferably includes a step of forming a metal foil on the second wiring pattern. これにより、所望のパターンの第2の配線パターンを容易に形成できる。 This enables easily forming the second wiring pattern of the desired pattern.

【0059】あるいは、前記製造方法において、前記第2の配線パターンを形成する工程が、前記インナービアを形成する工程の後に実施され、第2の配線パターン用の離型キャリアの一主面に前記第2の配線パターンを形成するステップと、前記第1の混合物における前記回路部品が形成された主面と反対側の面に、前記第2の配線パターンが形成された主面を対向させて前記離型キャリアを押圧するステップと、前記第1及び第2の混合物の熱硬化性樹脂並びに前記インナービアの導電性物質が共に硬化する温度範囲での加熱を行うステップと、前記離型キャリアを剥離するステップとを含むことが好ましい。 [0059] Alternatively, in the manufacturing method, the step of forming the second wiring pattern, the is performed after the step of forming the inner via, wherein the one main surface of the release carrier for the second wiring pattern forming a second wiring pattern, the the first surface opposite to the circuit component is formed the main surface of the mixture of the to face the second wiring pattern is formed main surface peeling the step of pressing the release carrier, and performing a heating at a temperature range where the conductive material of the first and thermosetting second mixture resin and the inner via is cured together, the release carrier preferably includes the steps of.

【0060】この製造方法によれば、離型キャリアに形成した配線パターンを転写する方法によって第2の配線パターンが形成されるので、第2の配線パターンを第1 [0060] According to this manufacturing method, since the second wiring pattern is formed by a method of transferring the wiring pattern formed on the release carrier, the second wiring pattern first
の混合物内に埋め込むことが可能となる。 It can be embedded within the mixture. これにより、 As a result,
第2の配線パターンが安定し、信頼性の高い回路部品内蔵モジュールを提供できる。 Second wiring pattern is stable and can provide a highly reliable circuit component built-in module.

【0061】前記の製造方法は、前記第1の配線パターンにおける取り出し電極を除く領域に、保護膜を形成する工程をさらに含むことが好ましい。 [0061] The manufacturing method of a region excluding the extraction electrode in the first wiring pattern, preferably further comprising the step of forming a protective film. これにより、特に、回路部品と第1の配線パターンの接続が安定し、信頼性をさらに向上させることができる。 Thus, in particular, the connection of the circuit component and the first wiring pattern is stabilized, it is possible to further improve the reliability. なお、前記保護膜の材料として樹脂またはレジストを用いることが好ましい。 It is preferable to use a resin or a resist as the material of the protective film.

【0062】前記の製造方法において、前記第1の配線パターンが銅箔で形成されたことが好ましい。 [0062] In the production method of, it is preferable that the first wiring pattern is formed of copper foil. また、第2の配線パターンも銅箔で形成されたことが好ましい。 Further, it is preferable that the second wiring patterns formed with copper foil.
この場合、さらに、前記銅箔で形成された配線パターン上に、電解メッキによって金、Sn、Pb及びNiからなる群から選ばれた少なくとも1つの金属層を形成する工程をさらに含むことが好ましい。 In this case, further, on the wiring pattern formed in the copper foil, gold by electroplating, Sn, preferably further comprising the step of forming at least one metal layer selected from the group consisting of Pb and Ni. これにより、回路部品と配線パターンとの接続をより強固にすることができる。 Thus, it is possible to further strengthen the connection between the circuit component and the wiring pattern.

【0063】前記の製造方法において、前記封止工程および前記埋設工程により得られる板状体にインナービアを形成した後前記基材を剥離することにより回路部品内蔵基板を作成し、前記回路部品内蔵基板を複数積層して多層回路部品内蔵基板を作成し、前記多層回路部品内蔵基板における前記第1の配線パターンが形成されていない主面に第2の配線パターンを形成することが好ましい。 [0063] In the production method of creating a circuit component built-in substrate by peeling off the substrate after forming the inner vias to the plate-shaped body obtained by the sealing step and the embedding step, the circuit component built the substrate was stacked to create a multi-layer circuit component built-in substrate, it is preferable to form a second wiring pattern on the first main surface on which the wiring pattern is not formed in the multilayer circuit component built-in substrate. この製造方法によれば、本発明の回路部品内蔵モジュールを複数積層してなる多層回路部品内蔵モジュールを提供できる。 According to this manufacturing method, it is possible to provide a multilayer circuit component built-in module of the circuit component built-in module of the present invention formed by stacking a plurality.

【0064】 [0064]

【発明の実施の形態】以下、実施の形態を用いて本発明をさらに具体的に説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, more detailed description of the present invention by way of exemplary embodiments.

【0065】〈第1の実施の形態〉本実施の形態は、本発明の回路部品内蔵モジュールの一例であり、図1 [0065] <First Embodiment> The present embodiment is an example of a circuit component built-in module of the present invention, FIG. 1
(a)及び(b)は、本実施の形態における回路部品内蔵モジュールを示す断面図である。 (A) and (b) is a sectional view showing a circuit component built-in module in this embodiment.

【0066】図1(a)に示すように、本実施の形態の回路部品内蔵モジュール100は、第1の混合物105 [0066] As shown in FIG. 1 (a), the circuit component built-in module 100 of this embodiment, the first mixture 105
と第2の混合物106とからなる電気絶縁性基板101 When the electrical insulating substrate 101 made of a second mixture 106.
と、電気絶縁性基板101の一主面及び他主面に形成された配線パターン102a及び102bと、配線パターン102aに接続され電気絶縁性基板101の内部に第2の混合物106に封止された状態で配置された回路部品103aと、配線パターン102a及び102bを電気的に接続するインナービア104とを含んでいる。 When the one main surface and the wiring patterns 102a and 102b formed on the other main surface of the insulating substrate 101, it is sealed in the second mixture 106 inside the by electrically insulating substrate 101 connected to the wiring pattern 102a and the circuit components 103a arranged in a state, and a inner via 104 for electrically connecting the wiring patterns 102a and 102b.

【0067】電気絶縁性基板101を構成する第1の混合物105及び第2の混合物106のそれぞれは、無機フィラーと熱硬化性樹脂とを含む混合物である。 [0067] Each of the first mixture 105 and the second mixture 106 constituting the electrically insulating substrate 101, a mixture containing an inorganic filler and a thermosetting resin. 無機フィラーとしては、例えば、Al 23 、MgO、BN、A As the inorganic filler, for example, Al 2 O 3, MgO, BN, A
lN又はSiO 2などを用いることができる。 or the like can be used lN or SiO 2.

【0068】第1の混合物105においては、無機フィラーが70重量%から95重量%の範囲で高密度に充填されているのが望ましい。 [0068] In the first mixture 105, the inorganic filler is filled densely in the range of 70 wt% to 95 wt% is desirable. 例えば、低誘電率基板を目的として、無機フィラーとしてSiO 2を80重量%以上の高密度に充填すると、少なくとも1W/mKの熱伝導度を実現することができる。 For example, for the purpose of low dielectric constant substrates and filling the SiO 2 or more high density 80 wt% as the inorganic filler, it is possible to realize a thermal conductivity of at least 1W / mK. また、高熱伝導度基板を目的として、無機フィラーとしてAlNを95重量%に充填すると、10W/mKの熱伝導度を実現することができる。 Further, the purpose of the high thermal conductivity substrate, the filled AlN to 95% by weight as the inorganic filler, it is possible to realize a thermal conductivity of 10 W / mK. 但し、無機フィラーの充填率としては95重量% However, 95% by weight as the filling factor of the inorganic filler
が上限であるため、第1の混合物105の熱伝導度の上限は10W/mKとなる。 Because There is an upper limit, the upper limit of the thermal conductivity of the first mixture 105 becomes 10 W / mK.

【0069】一方、第2の混合物106においては、無機フィラーが50重量%から90重量%の範囲で充填され、未硬化の段階では封止樹脂として注入が可能な低粘度であるのが望ましい。 [0069] On the other hand, in the second mixture 106, the inorganic filler is filled in the range of 50 wt% to 90 wt%, is preferably a low viscosity that can be injected as a sealing resin in the uncured stage. 回路部品103aと第1の混合物105との隙間は約50μmと狭く、完全に注入することは困難だからである。 The gap between the circuit component 103a and the first mixture 105 as narrow as about 50 [mu] m, it is because it is difficult to completely injected.

【0070】例えば、第2の混合物106を低粘度にするために、無機フィラーの量を少なくすると、熱膨張係数が大きくなってしまい、回路部品103aが半導体チップの場合には、大きな熱応力が発生してしまう。 [0070] For example, in order to make the second mixture 106 to a low viscosity and to reduce the amount of inorganic filler, the thermal expansion coefficient becomes large, if the circuit components 103a of the semiconductor chip, a large thermal stress It occurs. 従って、第2の混合物106の無機フィラーの量は、少なくとも50重量%以上であるのが望ましい。 Therefore, the amount of the inorganic filler of the second mixture 106 is desirably at least 50% by weight or more. 一方、無機フィラーの量が90重量%以上になると、粘度が高くなって注入に時間がかかり、気泡が残って問題となる。 On the other hand, if the amount of the inorganic filler is more than 90 wt%, it takes time to inject higher viscosity, a problem remains bubbles. 従って、第2の混合物106の無機フィラーの量は、90重量%以下であるのが望ましい。 Therefore, the amount of the inorganic filler of the second mixture 106 is desirably 90 wt% or less.

【0071】なお、回路部品103aと第1の混合物1 [0071] Incidentally, a mixture of the circuit component 103a and the first 1
05との隙間への第2の混合物106の注入を容易にするためには、第1の混合物105の無機フィラーの量と、第2の混合物106の無機フィラーの量との差が、 To facilitate the injection of the second mixture 106 into the gap between the 05, the amount of the inorganic filler in the first mixture 105, the difference between the amount of the inorganic filler in the second mixture 106,
少なくとも10重量%程度あることが好ましい。 It is preferred that at least about 10 wt%. 従って、第1の混合物の無機フィラーの量を90重量%〜9 Therefore, the amount of 90% by weight of the inorganic filler in the first mixture to 9
5重量%程度とし、第2の混合物の無機フィラーの量を75重量%〜80重量%程度とすることが、さらに好ましい。 5 and wt% of the amount of the inorganic filler in the second mixture be about 75 wt% to 80 wt%, more preferably.

【0072】各無機フィラーの平均粒子径は、0.1μ [0072] The average particle diameter of each inorganic filler, 0.1 [mu]
m〜100μmの範囲にあるのが望ましい。 It is desirable in the range of m~100μm. 各熱硬化性樹脂は、例えば、耐熱性が高いエポキシ樹脂、フェノール樹脂、シアネート樹脂又はポリフェニレンエーテル樹脂であるのが望ましい。 Each thermosetting resin, for example, high heat resistance epoxy resins, phenolic resins, is preferably a cyanate resin or a polyphenylene ether resin. エポキシ樹脂は、耐熱性が高いため特に望ましい。 Epoxy resins are particularly desirable because of its high heat resistance. 尚、各混合物は、さらに分散剤、着色剤、カップリング剤又は離型剤を含んでいてもよい。 Incidentally, each mixture further dispersing agent, a coloring agent may contain a coupling agent or a releasing agent.

【0073】なお、以降の各実施形態においても、第1 [0073] Note that in each of the following embodiments, the first
・第2の混合物としては、以上の各種条件を満たす混合物が用いられる。 - The second mixture, or various satisfy mixture is used.

【0074】配線パターン102a及び102bは、電気導電性を有する物質からなり、例えば、銅箔や導電性樹脂組成物からなる。 [0074] wiring patterns 102a and 102b are made of a material having electrical conductivity, for example, a copper foil or a conductive resin composition. 配線パターンとして銅箔を用いる場合には、例えば、電解メッキによって作製された厚さ12μm〜35μm程度の銅箔を使用することができる。 In the case of using the copper foil as the wiring patterns may be, for example, using copper foil having a thickness of about 12μm~35μm made by electroplating. 銅箔は、電気絶縁性基板101との接着性を向上させるために、電気絶縁性基板101との接触面を粗化するのが望ましい。 Copper foil, in order to improve the adhesion between the insulating substrate 101, is to roughen the contact surface between the insulating substrate 101 preferable. また、銅箔としては、接着性及び耐酸化性を向上させるために、銅箔表面をカップリング処理したものや、銅箔表面に錫、亜鉛又はニッケルをメッキしたものを使用してもよい。 As the copper foil, in order to improve the adhesion and oxidation resistance, that the copper foil surface coupling treatment or may be used which tin, zinc or nickel is plated on the copper foil surface. また、銅箔表面にSn−P In addition, Sn-P on the surface of the copper foil
b合金からなる半田メッキやSn−Ag−Bi系等のP Consisting of b alloy solder plating or Sn-Ag-Bi system, and the like of the P
bフリーの半田メッキを施したものを使用してもよい。 The solder plating of b-free may be used that has been subjected.
配線パターン102a及び102bは、後に第2の実施形態で説明するように転写法により形成すれば、電気絶縁性基板101内に埋設させることができる。 Wiring patterns 102a and 102b, be formed by a transfer method as described in the second embodiment later can be embedded in the electrically insulating substrate 101. 但し、配線パターン102a及び102bとして、エッチング法又は打ち抜き法によって形成された金属板のリードフレームを用いて構わない。 However, as the wiring patterns 102a and 102b, may be used a lead frame of metal plate formed by etching or stamping.

【0075】内蔵する回路部品103aは、能動部品または受動部品のいずれであってもよい。 [0075] Internal to the circuit components 103a may be either an active component or passive component. 能動部品としては、例えば、トランジスタ、IC、またはLSIなどの半導体素子を用いることができる。 The active component, e.g., a semiconductor element such as a transistor, IC or LSI,. この半導体素子は、 This semiconductor device,
ベアのSAWチップ等の半導体ベアチップであってもよい。 It may be a semiconductor bare chip such as the Bear of the SAW chip. 後述の各実施形態においても同様である。 The same applies to the other embodiments described below. また、受動部品としては、インダクタ、コンデンサ、または抵抗などを用いることができる。 As the passive component, an inductor, a capacitor or a resistor, or the like can be used.

【0076】配線パターン102aと回路部品103a [0076] wiring pattern 102a and the circuit components 103a
との接続部102cの形成には、例えば、フリップチップボンディングが用いられる。 The formation of the connecting portion 102c of the, for example, flip-chip bonding is used.

【0077】インナービア104は、例えば、熱硬化性の導電性物質からなる。 [0077] The inner via 104 is formed of, for example, a thermosetting conductive substance. 熱硬化性の導電性物質としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。 The thermosetting conductive substance can be used, for example, a conductive resin composition obtained by mixing the metal particles and a thermosetting resin. 金属粒子としては、金、銀、銅又はニッケル等を用いることができる。 As the metal particles, gold, silver, copper or nickel.
金、銀、銅又はニッケルは、導電性が高いため望ましく、銅は導電性が高くマイグレーションも少ないため特に望ましい。 Gold, silver, copper or nickel, since high conductivity preferably copper because even small increases migration conductive particularly desirable. 熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂又はポリフェニレンエーテル樹脂を用いることができる。 As the thermosetting resin, for example, an epoxy resin, phenol resin, cyanate resin or a polyphenylene ether resin. エポキシ樹脂は、耐熱性が高いため特に望ましい。 Epoxy resins are particularly desirable because of its high heat resistance.

【0078】本実施の形態の回路部品内蔵モジュール1 [0078] circuit of this embodiment component built-in module 1
00においては、配線パターン102aと配線パターン102bとが、電気絶縁性基板101に形成されたインナービア104によって接続される。 In 00, the wiring pattern 102a and the wiring pattern 102b are connected by the inner via 104 formed on the insulating substrate 101. 従って、回路部品内蔵モジュール100では、高密度に回路部品103を実装することができる。 Thus, in the circuit component built-in module 100 can implement the circuit component 103 at a high density. 一方、回路部品を内蔵することによってモジュールの厚みを薄くすることを目的とする場合、インナービアが存在せず回路部品と基板の厚みがほとんど等しい構造を実現できることは言うまでもない。 On the other hand, for the purpose of reducing the thickness of the module by incorporating the circuit component, it can of course be realized nearly equal structure the thickness of the circuit component and the substrate is absent inner via.

【0079】また、回路部品内蔵モジュール100においては、電気絶縁性基板101に含まれる無機フィラーによって回路部品で発生した熱が速やかに伝導される。 [0079] In the circuit component built-in module 100, the heat generated in the circuit component with the inorganic filler contained in the electrically insulating substrate 101 is rapidly conducted.
従って、信頼性の高い回路部品内蔵モジュールを実現することができる。 Therefore, it is possible to realize a highly reliable circuit component built-in module.

【0080】また、回路部品内蔵モジュール100においては、電気絶縁性基板101に用いる無機フィラーを選択することにより、電気絶縁性基板101の線膨張係数、熱伝導度、誘電率などを容易に制御することができる。 [0080] In the circuit component built-in module 100, by selecting the inorganic filler used in the electrical insulating substrate 101, the coefficient of linear expansion of the electrically insulating substrate 101, thermal conductivity, easily controlling the dielectric constant be able to. 電気絶縁性基板101の線膨張係数を半導体素子とほぼ等しくすれば、温度変化によるクラックの発生等を防止することができるため、信頼性の高い回路モジュールを実現することができる。 If the linear expansion coefficient of the insulating substrate 101 substantially equal to the semiconductor element, it is possible to prevent the generation of cracks, etc. due to a temperature change, it is possible to realize a highly reliable circuit module. また、電気絶縁性基板10 Furthermore, electrically insulating substrate 10
1の熱伝導性を向上させれば、高密度で回路部品を実装した場合にも、信頼性の高い回路部品内蔵モジュールを実現することができる。 If caused to improve the first heat conductivity, even when mounted at high density circuit components, it is possible to realize a highly reliable circuit component built-in module. さらに、電気絶縁性基板101 Furthermore, the electrically insulating substrate 101
の誘電率を低くすることにより、誘電損失の小さい高周波回路用モジュールを実現することができる。 By lowering the dielectric constant, it is possible to realize a module for a small high-frequency circuit dielectric loss.

【0081】また、回路部品内蔵モジュール100においては、電気絶縁性基板101によって回路部品103 [0081] In the circuit component built-in module 100, the circuit component by an electrically insulating substrate 101 103
aを外気から遮断することができるため、湿度による信頼性の低下を防止することができる。 It is possible to block a from the outside air, it is possible to prevent a decrease in reliability due to humidity.

【0082】また、回路部品内蔵モジュール100においては、電気絶縁性基板101の材料として無機フィラーと熱硬化性樹脂との混合物を用いているため、セラミック基板と異なり、高温で焼成する必要がなく、製造が容易となる。 [0082] In the circuit component built-in module 100, the use of a mixture of inorganic filler and a thermosetting resin as the material of the electrically insulating substrate 101, unlike the ceramic substrate, it is not necessary to baking at a high temperature, production is facilitated.

【0083】尚、図1(a)に示した回路部品内蔵モジュール100においては、配線パターン102aが電気絶縁性基板101に埋設されていない場合を示しているが、配線パターン102aは電気絶縁性基板101に埋設されていてもよい。 [0083] Incidentally, in the circuit component built-in module 100 shown in FIG. 1 (a) shows the case where the wiring patterns 102a is not buried in the electrically insulating substrate 101, the wiring pattern 102a is electrically insulating substrate it may be embedded in 101.

【0084】また、図1(a)に示した回路部品内蔵モジュール100においては、配線パターン102a上に回路部品が実装されていない場合を示しているが、配線パターン102a上に回路部品を実装してもよく、さらに回路部品内蔵モジュールを樹脂モールドしてもよい。 [0084] Further, in the circuit component built-in module 100 shown in FIG. 1 (a), although the circuit component on the wiring pattern 102a indicates a case that is not implemented, then mounting the circuit component on the wiring pattern 102a at best, further circuit component built-in module may be molded with resin.
配線パターン102a上に回路部品を実装することにより、さらに高密度に回路部品を実装することが可能となる。 By mounting the circuit component on the wiring pattern 102a, it is possible to more densely packed circuit components.

【0085】また、図1(b)に示すように、配線パターン102aのうち、取り出し配線を除く部分に、レジストまたは封止樹脂による保護膜107を形成するとさらに好ましい。 [0085] Further, as shown in FIG. 1 (b), of the wiring patterns 102a, the portion excluding the extraction wiring, further preferable to form the protective film 107 by the resist or the sealing resin. この構成によれば、配線パターン102 According to this configuration, the wiring pattern 102
aが保護膜107の内側に位置し、拘束される形態になるため、回路部品103aと配線パターン102aの接続がより安定するためである。 a is located inside the protective film 107, to become a form to be restrained, because the connection of the circuit components 103a and the wiring pattern 102a is more stable.

【0086】さらに、一般に、ベアチップは、KGDの問題から取り扱いおよびコストに障壁があるが、本実施形態のように絶縁性基板にベアチップが内蔵された形態にすると、品質チェックも容易となり有利となる。 [0086] Further, in general, a bare chip, it is a barrier to handling and cost from KGD problem, when in the form of a bare chip on an insulating substrate has been built as in the present embodiment is advantageous quality check is facilitated . また、再配線も容易であり、設計上、制約の少ない多様なLGA電極を構成することができる。 Also, rewiring is easy, design, it is possible to construct a small variety LGA electrodes constrained.

【0087】〈第2の実施の形態〉本実施の形態においては、第1の実施形態において説明した回路部品内蔵モジュールの製造方法の例について説明する。 [0087] In the <Second Embodiment> The present embodiment describes an example of a method of manufacturing a circuit component built-in module described in the first embodiment. 本実施の形態で用いられる材料及び回路部品は、上記第1の実施の形態で説明したものと同じである。 Materials and the circuit components used in this embodiment is the same as that described in the first embodiment.

【0088】図2(a)〜(i)は本実施の形態における回路部品内蔵モジュールの製造工程を示す断面図である。 [0088] FIG. 2 (a) ~ (i) are sectional views showing a manufacturing process of the circuit component built-in module in this embodiment.

【0089】まず、図2(a)に示すように、離型フィルム203上に銅箔配線パターン211を形成し、回路部品として、例えば半導体チップ204をフリップチップボンディングする。 [0089] First, as shown in FIG. 2 (a), the release film 203 on to form a copper wiring pattern 211, as circuit components, flip chip bonding, for example, a semiconductor chip 204. 離型フィルム203としては、所定の粘着力を有する有機フィルム、例えば、ポリエチレンテレフタレートやポリフェニレンサルファイト等を用いてもよい。 As the release film 203, an organic film having a predetermined adhesive strength, for example, it may be used polyethylene terephthalate or polyphenylene sulfide and the like. 離型フィルムとして有機フィルムを使う利点としては、有機フィルムが絶縁材料であるため、離型フィルムと配線パターンからなる転写形成材上に実装された回路部品の接続導通チェックを行える点が挙げられる。 The advantage of using organic film as a release film, because the organic film is an insulating material, and a point that allows the connection continuity check of the release film with the circuit components mounted on the transfer forming material onto consisting wiring pattern.

【0090】なお、離型フィルムとして、剥離層として適当な有機膜をコーティングした剥離層付き金属箔、例えば、銅箔、アルミ箔等を用いてもよい。 [0090] As the release film, coated with a release layer coated metal foil suitable organic film as the release layer, for example, a copper foil, may be used aluminum foil. また、離型フィルム203上で、金属メッキ層、例えば、Niメッキ層を介して、銅箔配線パターン211が形成されていてもよい。 Further, on the release film 203, a metal plating layer, for example, through the Ni plating layer, a copper foil wiring pattern 211 may be formed. 銅箔配線パターン211は、例えば、離型フィルム203に銅箔を接着した後、フォトリソ工程及びエッチング工程を経て形成することができる。 Copper wiring pattern 211, for example, after bonding the copper foil to the release film 203 can be formed through a photolithography process and an etching process. また、銅箔配線パターン211の代わりに、エッチング法又は打ち抜き法によって形成されたリードフレームを用いてもよい(以下の実施の形態においても同様である)。 In place of the copper foil wiring pattern 211, (which is the same in the following embodiments) which may be used a lead frame formed by etching or stamping.

【0091】半導体チップ204は、導電性接着剤21 [0091] The semiconductor chip 204, the conductive adhesive 21
2を介して銅箔配線パターン211と電気的に接続されている。 And it is electrically connected with the copper foil wiring pattern 211 via a 2. 導電性接着剤212としては、例えば、金、 The conductive adhesive 212, such as gold,
銀、銅又は銀−パラジウム合金などを熱硬化性樹脂で混練したものを使用することができる。 Silver, copper or silver - palladium alloy and the like can be used those obtained by kneading a thermosetting resin.

【0092】また、導電性接着剤212の代わりに、金ワイヤボンディング法によって作製した金バンプ又は半田バンプを半導体チップ204側に予め形成してもかまわない。 [0092] Further, instead of the conductive adhesive 212, may be formed in advance with gold bumps or solder bumps was produced in the semiconductor chip 204 side by a gold wire bonding method. この場合、熱処理によって金又は半田を溶解することにより、半導体チップ204を銅箔配線パターン211に実装する。 In this case, by dissolving gold or solder by a heat treatment, mounting the semiconductor chip 204 to the copper foil wiring pattern 211. さらに、半田バンプと導電性接着剤とを併用することも可能である。 Furthermore, it is also possible to use a solder bump and a conductive adhesive.

【0093】次いで、図2(b)に示すように、銅箔配線パターン211と半導体チップ204との間に第2の混合物210を注入して封止を行う。 [0093] Then, as shown in FIG. 2 (b), the sealing by injecting a second mixture 210 between the copper foil wiring pattern 211 and semiconductor chip 204. このように封止用混合物を注入することにより、半導体チップ204と、 By injecting sealing mixture in this manner, a semiconductor chip 204,
これが埋設される板状体(後に説明する第1の混合物2 First mixture 2 which is described by the plate-like body (after embedding
00)との熱膨張率の差によって生じる応力を、接続部(導電性接着剤212)のみでなく、封止用の第2の混合物210全体で吸収し、応力集中を防止することができる。 The stress caused by the difference in thermal expansion coefficient between 00), not only the connecting portion (the conductive adhesive 212) was absorbed by the second total mixture 210 for sealing, it is possible to prevent stress concentration. さらに、後の工程で半導体チップ204を第1の混合物200に埋設する際に、半導体チップ204と銅箔配線パターン211との間に隙間ができることを防止することができる。 Further, when embedding the semiconductor chip 204 in a later step in the first mixture 200, it is possible to prevent the gap is formed between the semiconductor chip 204 and the copper foil wiring pattern 211. 封止用混合物としては、通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができる。 The sealing mixture can be used underfill resin used for ordinary flip chip bonding.

【0094】図2(a)、(b)の工程と平行して、図2(c)に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を板状に加工することにより、第1の混合物200を形成する。 [0094] FIG. 2 (a), in parallel with steps (b), as shown in FIG. 2 (c), by processing a mixture containing an inorganic filler and a thermosetting resin in a plate shape, the to form a mixture 200 of 1. 板状の第1の混合物200は、無機フィラーと未硬化状態の熱硬化樹脂とを混合してペースト状混練物とし、そのペースト状混練物を一定の厚みに成形することによって形成することができる。 The first mixture 200 of the plate-like can be formed by a mixture of a thermosetting resin of an inorganic filler and an uncured state a paste kneaded product, shaping the pasty kneaded mixture at a constant thickness .

【0095】尚、板状の第1の混合物200を、熱硬化性樹脂の硬化温度よりも低い温度で熱処理してもよい。 [0095] Incidentally, the first mixture 200 of a plate-shaped, may be heat-treated at a temperature lower than the curing temperature of the thermosetting resin.
第1の混合物200に熱処理を施すことにより、第1の混合物200の可撓性を維持しながら粘着性を除去することができるので、その後の処理が容易となる。 By heat treatment in the first mixture 200, it is possible to remove the while tack maintaining the flexibility of the first mixture 200, the subsequent process becomes easy. また、 Also,
溶剤によって熱硬化性樹脂を溶解させた混合物の場合には、熱処理を施すことにより、溶剤の一部を除去することができる。 In the case of a mixture obtained by dissolving a thermosetting resin by solvent, by heat treatment, it is possible to remove some of the solvent.

【0096】次いで、図2(c)に示すように、半導体チップ204を実装した銅箔配線パターン211を有する離型フィルム203を、位置合わせして第1の混合物200に重ねる。 [0096] Then, as shown in FIG. 2 (c), the release film 203 having a copper foil wiring pattern 211 mounting the semiconductor chip 204, overlap the first mixture 200 in alignment.

【0097】次いで、図2(d)に示すように、離型フィルム203を位置合わせして第1の混合物200に重ねたものを、第1の混合物200と離型フィルム203 [0097] Next, FIG. 2 (d), the an overlay to the first mixture 200 in alignment with the release film 203, the first mixture 200 and the release film 203
の外側から加圧することにより、半導体チップ204が第1の混合物200に埋設された板状体を形成する。 By pressure from the outside of the pressurized, the semiconductor chip 204 to form a buried plate body to the first mixture 200.

【0098】次いで、図2(e)に示すように、半導体チップ204を第1の混合物200に埋設した板状体に、半導体チップ204が埋設された面の裏側から、銅箔配線パターン211へ至る貫通孔201を形成する。 [0098] Then, as shown in FIG. 2 (e), the semiconductor chip 204 to the plate-like member embedded in the first mixture 200, the back surface of the semiconductor chip 204 is embedded, to the copper foil wiring pattern 211 forming a through hole 201 extending.
このとき、半導体チップ204が埋設された面の裏側から、X線等を用いて、銅箔配線パターン211の位置を認識することが好ましい。 At this time, the back surface of the semiconductor chip 204 is embedded, using X-ray or the like, it is preferable to recognize the position of the copper foil wiring pattern 211. 貫通孔201は、例えば、レーザー加工によって形成することができる。 Through holes 201, for example, it can be formed by laser processing. レーザー加工は、微細なピッチで貫通孔201を形成することができ、削り屑が発生しないため望ましい。 Laser processing can form a through hole 201 at a fine pitch, since the shavings do not occur desirable. レーザー加工の場合、炭酸ガスレーザーやエキシマレーザーを用いると加工が容易となる。 For laser processing, it is easy to use and process the carbon dioxide gas laser or an excimer laser.

【0099】次いで、図2(f)に示すように、前記板状体の貫通孔201に導電性樹脂組成物202を充填する。 [0099] Then, as shown in FIG. 2 (f), it is filled with a conductive resin composition 202 into the through hole 201 of the plate-like body.

【0100】図2(a)〜(f)の工程と平行して、図2(g)に示すように、銅箔206を形成する。 [0100] In parallel with the process of FIG. 2 (a) ~ (f), as shown in FIG. 2 (g), to form a copper foil 206.

【0101】次いで、図2(f)に示すように、前記板状体の半導体チップ204と反対側の面に、銅箔206 [0102] Then, as shown in FIG. 2 (f), on the surface opposite to the semiconductor chip 204 of the plate-like member, a copper foil 206
を重ねる。 The overlap.

【0102】次いで、図2(f)、(h)に示すように、銅箔206を重ねた前記板状体に対し、加圧と同時に、加熱処理を施す。 [0102] Then, as shown in FIG. 2 (f), (h), with respect to the plate-like body of extensive copper foil 206, at the same time as pressurization, heat treatment is performed. これにより、第1の混合物層20 Thus, a first mixture layer 20
0及び導電性樹脂組成物202中の熱硬化性樹脂を硬化させ、半導体チップ204が第1の混合物200に埋設され、第1の混合物200の半導体チップ204と反対側の面に銅箔206が接着された板状体を形成する。 0 and curing the thermosetting resin of the conductive resin composition 202, the semiconductor chip 204 is embedded in the first mixture 200, the copper foil 206 on the surface opposite to the semiconductor chip 204 of the first mixture 200 forming the glued plate-like body.

【0103】加熱は、第1の混合物200、第2の混合物210及び導電性樹脂組成物202中の熱硬化性樹脂が硬化する温度以上の温度(例えば、150℃〜260 [0103] Heating is first mixture 200, second mixture 210 and the thermosetting resin of the conductive resin composition 202 is cured temperature above (e.g., 0.99 ° C. to 260
℃)で行う。 ℃ carried out in). 第1の混合物200は電気絶縁性基板20 The first mixture 200 of electrically insulating substrate 20
7となり、導電性樹脂組成物202はインナービア20 7, and the conductive resin composition 202 is an inner via 20
8となる。 8 to become. この工程により、銅箔配線パターン211及び銅箔206と電気絶縁性基板207とが機械的に強固に接着する。 This step and the copper foil wiring pattern 211 and the copper foil 206 and the insulating substrate 207 is mechanically firmly bonded. また、加熱によって第1の混合物200、 The first mixture 200 by heating,
第2の混合物210及び導電性樹脂組成物202中の熱硬化性樹脂を硬化させる際に、加熱しながら10kg/ When curing the thermosetting resin in the second mixture 210 and the conductive resin composition 202, while heating 10 kg /
cm 2 〜200kg/cm 2の圧力で加圧することにより、回路部品内蔵モジュールの機械的強度を向上させることができる(以下の実施の形態においても同様である)。 cm by pressurizing at 2 pressure of ~200kg / cm 2, (which is the same in the following embodiments) that the mechanical strength can be improved in the circuit component built-in module.

【0104】次いで、図2(i)に示すように、離型フィルム203を剥がし、銅箔206を配線パターンに加工することにより、両面に配線パターン211、209 [0104] Then, as shown in FIG. 2 (i), peeling the release film 203, by processing the copper foil 206 on the wiring pattern, both sides wiring patterns 211,209
を有する回路部品内蔵モジュールが完成する。 Circuit component built-in module having a is completed.

【0105】以上のようにして、上記第1の実施の形態で説明したものと同様の構造の回路部品内蔵モジュールが得られる。 [0105] As described above, the circuit component built-in module having the same structure as that described in the first embodiment can be obtained. 上記した製造方法によれば、上記第1の実施の形態で説明したものと同様の構造の回路部品内蔵モジュールを、特にインナービア208の位置精度を高く維持しながら容易に製造することができる。 According to the manufacturing method described above, the circuit component built-in module having the same structure as that described in the first embodiment, it can be easily manufactured while maintaining particularly high positional accuracy of the inner vias 208.

【0106】また、図2(i)に示した構成に対し、レジストを印刷することにより、図1(b)に示したように、回路部品に直接接続されている配線パターンを拘束するための保護膜(107)を形成してもよい。 [0106] Further, with respect to the configuration shown in FIG. 2 (i), by printing resist, as shown in FIG. 1 (b), for restraining the wiring pattern is directly connected to the circuit component protective film (107) may be formed. なお、 It should be noted that,
この保護膜は、レジスト印刷以外に、アンダーフィル用の樹脂を注入するか、未硬化樹脂シートを積層することによっても形成することができる。 The protective film is, in addition to the resist printing, or injecting a resin underfill can also be formed by laminating an uncured resin sheet.

【0107】尚、本実施の形態においては、貫通孔20 [0107] In the present embodiment, the through-holes 20
1に充填する導電性物質として導電性樹脂組成物202 Conductive resin composition as a conductive material to be filled into 1 202
を用いたが、熱硬化性の導電性物質であればよい(以下の実施の形態においても同様である)。 Was used, (the same also in the following embodiments) as long as thermosetting conductive substance may. また、場合により、半導体チップ204を埋設する前に、板状体の第1 Also, optionally, prior to burying the semiconductor chip 204, the plate-like body 1
の混合物200に貫通孔201を形成し、導電性樹脂組成物202を充填してインナービアを形成しておいてもよい。 To the mixture 200 to form a through-hole 201 of, may be formed inner vias filled with a conductive resin composition 202. 但し、この順序で回路部品内蔵モジュールを作製する場合には、半導体チップ204の埋設時に貫通孔2 However, in the case of producing a circuit component built-in module in this order, through the time of burying the semiconductor chip 204 holes 2
01の位置、形状が歪まないように留意する必要がある。 Position 01, it is necessary to pay attention so that the shape is not distorted.

【0108】このためには、以下のような製造方法を用いることが好ましい。 [0108] For this purpose, it is preferable to use a manufacturing method described below.

【0109】まず、図11(a)(b)に示すように、 [0109] First, as shown in FIG. 11 (a) (b),
離型フィルム1103上に、銅箔配線パターン1111 On release film 1103, a copper foil wiring pattern 1111
を形成し、回路部品として、例えば半導体チップ110 Forming a, as a circuit component, for example, a semiconductor chip 110
4をフリップチップボンディングする。 4 the flip-chip bonding. なお、離型フィルム1103には、回路パターン1111および半導体チップ1104が配置されない場所に、複数の孔110 Note that the release film 1103, the location where the circuit pattern 1111 and the semiconductor chip 1104 is not arranged, a plurality of holes 110
3aが形成されている。 3a is formed. なお、離型フィルム1103としては、所定の粘着力を有する有機フィルム、例えば、 As the release film 1103, an organic film having a predetermined adhesive strength, for example,
ポリエチレンテレフタレートやポリフェニレンサルファイト等を用いてもよい。 Polyethylene terephthalate or polyphenylene sulfide and the like may be used. あるいは、剥離層として適当な有機膜をコーティングした剥離層付き金属箔、例えば、 Alternatively, coated release layer coated metal foil suitable organic film as the release layer, for example,
銅箔、アルミ箔等を用いてもよい。 Copper foil, may be used aluminum foil or the like. また、離型フィルム1103と銅箔配線パターン1111との間に、金属メッキ層、例えば、Niメッキ層が介在していてもよい。 Between the release film 1103 and the copper foil wiring pattern 1111, a metal plating layer, for example, Ni plating layer may be interposed.

【0110】ここで、図11(c)に示すように、板状に形成した第1の混合物1100に貫通孔を形成し、導電性樹脂ペーストを充填することにより、インナービア1101を有する板状体をあらかじめ形成しておく。 [0110] Here, as shown in FIG. 11 (c), a through hole is formed in the first mixture 1100 formed in a plate shape, by filling a conductive resin paste, the plate having inner via 1101 in advance form the body. そして、この板状体に対し、インナービア1101と配線パターン1111との位置を合わせて、離型フィルム1 Then, the plate-like body with respect to, and aligned with the inner vias 1101 and the wiring pattern 1111, release film 1
103を圧着させる。 103 to be crimped.

【0111】このとき、図11(d)に示すように、半導体チップ1104が埋め込まれる部分の第1の混合物1100が周囲に押し出されることにより、離型キャリア1103の孔1103aから、余分な樹脂組成物11 [0111] At this time, as shown in FIG. 11 (d), by the first mixture 1100 parts of the semiconductor chip 1104 is embedded is pushed around, the hole 1103a of the release carrier 1103, excess resin composition things 11
00aが排出される。 00a is discharged. これにより、半導体チップ110 Thus, the semiconductor chip 110
4の埋設時の、チップ近傍のインナービア1101の歪み量を大幅に低減することができる。 During burial 4, the distortion amount of chips near the inner via 1101 can be significantly reduced.

【0112】さらに、図11(e)に示すように、離型キャリア1103を剥離し、図11(f)に示すように、必要に応じて保護膜1107及び配線パターン11 [0112] Further, FIG. 11 (e), the release carrier 1103 is peeled off, FIG. 11 (f), the optionally protected film 1107 and the wiring pattern 11
13を形成することにより、第1の実施形態で説明した構成と同様の回路部品内蔵モジュールを作製することができる。 By forming 13 can be manufactured similar circuit component built-in module to the configuration described in the first embodiment.

【0113】なお、本実施形態では、配線パターン20 [0113] In the present embodiment, the wiring pattern 20
9及び配線パターン1113が基板に埋設されていない構成を例示したが、転写法によりこれらの配線パターンを第1の混合物1100内に埋設してもよい。 9 and the wiring pattern 1113 illustrates the configuration that is not embedded in the substrate, may be embedded in the wiring pattern on the first mixture in 1100 by a transfer method.

【0114】〈第3の実施の形態〉本実施の形態においては、第1の実施形態で説明した回路部品内蔵モジュールの製造方法の他の例について説明する。 [0114] In the <Third Embodiment> The present embodiment, a description will be given of another example of a method for manufacturing a circuit component built-in module described in the first embodiment. 本実施の形態で用いられる材料及び回路部品は、上記第1の実施の形態で説明したものと同じである。 Materials and the circuit components used in this embodiment is the same as that described in the first embodiment.

【0115】図3(a)〜(i)は本実施の形態における回路部品内蔵モジュールの製造工程を示す断面図である。 [0115] FIG. 3 (a) ~ (i) are sectional views showing a manufacturing process of the circuit component built-in module in this embodiment.

【0116】まず、図3(a)に示すように、離型フィルム305の上に配線パターン303を形成し、配線パターン303に回路部品、例えば、半導体チップ304 [0116] First, as shown in FIG. 3 (a), the wiring pattern 303 is formed on the release film 305, circuit component on the wiring pattern 303, for example, a semiconductor chip 304
を実装する。 The implement. 半導体チップ304を実装する方法は、上記第2の実施の形態で説明した方法と同じであるため(図2(a)、(b)参照)、重複する説明は省略する。 Method for mounting a semiconductor chip 304, the second embodiment for the same as the method described in Embodiment (FIG. 2 (a), the reference (b)), duplicate description is omitted.

【0117】次いで、図3(c)に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を板状に加工することにより、板状の第1の混合物300を形成し、半導体チップ304を実装した配線パターン303、離型フィルム305を、位置合わせして第1の混合物300に重ねる。 [0117] Then, as shown in FIG. 3 (c), by processing a mixture containing an inorganic filler and a thermosetting resin in a plate shape, to form a first mixture 300 plate-like, the semiconductor chip 304 wiring pattern 303 that implements, the release film 305, overlap the first mixture 300 in alignment. 次いで、図3(c)、(d)に示すように、半導体チップ304を実装した配線パターン303、離型フィルム305を、位置合わせして第1の混合物300 Then, as shown in FIG. 3 (c), (d), the wiring pattern 303 mounting the semiconductor chip 304, the release film 305, a first mixture by aligning 300
に重ねたものを、第1の混合物300と離型フィルム3 An overlay, the first mixture 300 and the release film 3
05の外側から加圧することにより、離型フィルム30 By pressurizing from the outside 05, release film 30
5に実装された半導体チップ304を第1の混合物30 The semiconductor chip 304 mounted on the 5 first mixture 30
0に埋設する。 Embedded in 0. 以上の工程は、上記第2の実施の形態で説明した工程と同じであるため(図2(c)、(d)参照)、重複する説明は省略する。 Above steps, the second is the same as process described in embodiment (FIG. 2 (c), the reference (d)), duplicate description is omitted.

【0118】次いで、図3(e)、(f)に示すように、半導体チップ304を第1の混合物300に埋設した状態で、貫通孔301に対応する主面に形成された配線パターン303の位置をX線を用いる方法等により認識させ、第1の混合物300に貫通孔301を形成し、 [0118] Then, as shown in FIG. 3 (e), (f), while embedded semiconductor chip 304 to the first mixture 300, which is formed on the main surface corresponding to the through hole 301 of the wiring pattern 303 position is recognized by a method using X-rays, a through hole 301 formed in the first mixture 300,
貫通孔301に導電性樹脂組成物302を充填する。 Filling the conductive resin composition 302 into the through hole 301. 以上の工程は、上記第2の実施の形態で説明した工程と同じであるため(図2(e)、(f)参照)、重複する説明は省略する。 Above steps, the second is the same as process described in embodiment (FIG. 2 (e), the reference (f)), duplicate description is omitted.

【0119】図3(a)〜(e)の工程と平行して、図3(g)に示すように、離型フィルム307上に配線パターン306を形成する。 [0119] FIGS. 3 (a) in parallel with the process of ~ (e), as shown in FIG. 3 (g), to form a wiring pattern 306 on the release film 307.

【0120】次いで、図3(f)に示すように、配線パターン306と導電性樹脂組成物302とが所望の部分で接続されるように、第1の混合物300の半導体チップ304と反対側の面に、離型フィルム307を位置合わせして重ねる。 [0120] Then, as shown in FIG. 3 (f), so that the wiring pattern 306 and the conductive resin composition 302 is connected in a desired portion, opposite to the semiconductor chip 304 of the first mixture 300 the surface, overlaid by aligning the release film 307.

【0121】次いで、図3(f)、(h)に示すように、第1の混合物300の半導体チップ304と反対側の面に、離型フィルム307を位置合わせして重ねたものを、離型フィルム307の外側から加圧すると同時に、加熱処理を施すことにより、第1の混合物300、 [0121] Then, as shown in FIG. 3 (f), (h), the opposite surface to the semiconductor chip 304 of the first mixture 300, an overlay and align the release film 307, away At the same time pressed from the outside of the mold film 307, by heat treatment, the first mixture 300,
第2の混合物310及び導電性樹脂組成物302中の熱硬化性樹脂を硬化させ、半導体チップ304並びに配線パターン303及び306が第1の混合物300に埋設された板状体を形成する。 Curing the thermosetting resin in the second mixture 310 and the conductive resin composition 302, the semiconductor chip 304 and the wiring patterns 303 and 306 to form a buried plate body to the first mixture 300.

【0122】加熱は、第1の混合物300、第2の混合物310及び導電性樹脂組成物302中の熱硬化性樹脂が硬化する温度以上の温度(例えば、150℃〜260 [0122] Heating is first mixture 300, second mixture 310 and the thermosetting resin of the conductive resin composition 302 is cured temperature above (e.g., 0.99 ° C. to 260
℃)で行う。 ℃ carried out in). 各混合物300、310は電気絶縁性基板309となり、導電性樹脂組成物302はインナービア308となる。 Each mixture 300 and 310 becomes electrically insulating substrate 309, the conductive resin composition 302 is the inner via 308. インナービア308により、配線パターン303と配線パターン306とが電気的に接続される。 The inner via 308, the wiring pattern 303 and the wiring pattern 306 are electrically connected.

【0123】次いで、図3(i)に示すように、離型フィルム305及び307を電気絶縁性基板309から剥離する。 [0123] Then, as shown in FIG. 3 (i), peeling the release film 305 and 307 of an electrically insulating substrate 309.

【0124】以上のようにして、上記第1の実施の形態で説明した回路部品内蔵モジュールが得られる。 [0124] As described above, the circuit component built-in module described in the first embodiment can be obtained. 上記した製造方法によれば、上記第1の実施の形態で説明した回路部品内蔵モジュールを容易に製造することができる。 According to the manufacturing method described above, it is possible to easily manufacture the circuit component built-in module described in the first embodiment.

【0125】尚、本実施の形態においては、予め配線パターン303、306が形成された離型フィルム30 [0125] In the present embodiment, release film 30 in advance wiring patterns 303 and 306 are formed
5、307を用いるため、配線パターン306が電気絶縁性基板309に埋め込まれ、表面が平坦な回路部品内蔵モジュールを製造することができる。 For using 5,307, wiring pattern 306 is embedded in the electrically insulating substrate 309 may be surface to produce a flat circuit component built-in module. このように表面が平坦であることにより、配線パターン303、306 By this way the surface is flat, the wiring patterns 303 and 306
上に高密度に部品を実装することができるので、より高密度に回路部品を実装することが可能となる。 It is possible to densely mount components on, it is possible to mount circuit components at a higher density.

【0126】〈第4の実施の形態〉本実施の形態においては、主面の配線パターン全体が第2の混合物によって覆われた構造を有する回路部品内蔵モジュールについて説明する。 [0126] In the <Fourth Embodiment> This embodiment explains the circuit component built-in module having a whole main surface of the wiring pattern is covered with the second mixture structure. 図4(a)は、本実施の形態における回路部品内蔵モジュールを示す断面図である。 4 (a) is a sectional view showing a circuit component built-in module in this embodiment.

【0127】図4(a)に示すように、本実施の形態の回路部品内蔵モジュール400は、70重量%〜95重量%の無機フィラーと熱硬化性樹脂とを含む第1の混合物405と50重量%〜90重量%の無機フィラーと熱硬化性樹脂とを含む第2の混合物406とからなる電気絶縁性基板401と、電気絶縁性基板401の一主面及び他主面に形成された配線パターン402a及び402 [0127] As shown in FIG. 4 (a), the circuit component built-in module 400 of this embodiment includes a first mixture 405 containing 70 wt% to 95 wt% of an inorganic filler and a thermosetting resin 50 an electrically insulating substrate 401 made of wt% to 90 wt% of the inorganic filler and the second mixture 406. containing a thermosetting resin, one main surface and the wiring formed on the other main surface of the insulating substrate 401 pattern 402a and 402
bと、配線パターン402aに接続され第2の混合物4 b and the second mixture are connected to the wiring pattern 402a 4
06の内部に配置された回路部品403(能動部品40 Circuit parts 403 disposed in the interior of 06 (active component 40
3a)と、配線パターン402bに接続され第2の混合物406の内部に配置された回路部品403(受動部品403b)と、配線パターン402aと配線パターン4 And 3a), the circuit parts 403 disposed in the interior of which is connected to the wiring pattern 402b second mixture 406 (the passive component 403b), the wiring pattern 402a and the wiring pattern 4
02bとを電気的に接続するインナービア404とを含んでいる。 And a inner via 404 for electrically connecting the 02b.

【0128】上記第1の実施の形態との主な相違点は、 [0128] The main differences from the first embodiment,
回路部品との配線部の封止樹脂あるいは封止シートとして機能する第2の混合物406が、能動部品403a及びその能動部品403aと配線パターン402aの接続部402cのみならず、その配線パターン402a全体も覆う構造である点である。 The second mixture 406 which functions as a sealing resin or the sealing sheet of the wiring portion of the circuit components, not only the active components 403a and connecting portion 402c of the active component 403a and the wiring pattern 402a, even the entire wiring patterns 402a in that a structure in which the cover. 通常、有機フィルムを離型フィルムとして用いると、回路部品埋設工程時に伸びが発生して配線パターンが歪んでしまう。 Usually, when an organic film as a release film, is distorted wiring patterns generated elongation during circuit component embedding step. 一方、埋め込み工程前に、能動部品403aと繋がる配線パターン40 On the other hand, before the embedding step, the wiring connected with the active part 403a pattern 40
2aを覆っておくことにより、回路部品403の埋め込み時に発生する、第1の混合物405から構成された未硬化シートの流れに起因する配線パターン402aの断線及び歪みを防止することができる。 By keeping covers 2a, it is possible to prevent disconnection and distortion of the wiring patterns 402a that occur during the embedding of the circuit components 403, caused by the flow of the first uncured sheets composed of a mixture 405 of. さらに、第2の混合物は、第1の混合物と比較して相対的に、無機フィラーの割合が少なく樹脂成分の割合が多い。 Furthermore, the second mixture is relatively as compared to the first mixture, the ratio of the rate less resin component of the inorganic filler is large. これにより、 As a result,
配線パターンの接着強度が大きく、配線回路としての信頼性が向上する。 Bonding strength of the wiring pattern is increased, thereby improving reliability as a wiring circuit. 以下、各構成について説明する。 Each of the components will be described below.

【0129】電気絶縁性基板401を構成する混合物4 [0129] Mixture 4 constituting the electrically insulating substrate 401
05、406は、無機フィラーと熱硬化性樹脂とを含む混合物からなる。 05,406 consists of a mixture containing an inorganic filler and a thermosetting resin. 無機フィラーとしては、例えば、Al As the inorganic filler, for example, Al
23 、MgO、BN、AlN又はSiO 2などを用いることができる。 2 O 3, MgO, BN, AlN or the like, or SiO 2 can be used. 第1の混合物405においては、無機フィラーが70重量%から95重量%の範囲で高密度に充填されているのが望ましい。 In the first mixture 405, the inorganic filler is filled densely in the range of 70 wt% to 95 wt% is desirable. 一方、第2の混合物406 On the other hand, a second mixture 406
においては、無機フィラーが50重量%から90重量% In the inorganic filler is 90 wt% to 50 wt%
の範囲で充填され、未硬化の段階では封止樹脂として能動部品403aと配線パターン402aの接続部402 Filled with a range of active components 403a and the wiring pattern 402a as the sealing resin in the uncured stage connecting portion 402
cに注入が可能な低粘度であるのが望ましい。 A low viscosity pourable within c is desirable. このため、無機フィラーの充填量は第1の混合物405よりも少なくなる。 Thus, the filling amount of the inorganic filler is less than the first mixture 405. 但し、能動部品403a及び配線パターン402aを覆う第2の混合物406としては、溶融粘度の低い未硬化シートを用いてもよい。 However, as the second mixture 406 that covers the active component 403a and the wiring patterns 402a, it may be used low melt viscosity uncured sheet. この未硬化シートを構成する無機フィラーの重量は、50重量%〜90重量%に限定されるものではなく、95重量%まで含んでいてもよい。 Weight of mineral filler constituting the uncured sheet is not intended to be limited to 50% to 90% by weight, it may contain up to 95 wt%.

【0130】各無機フィラーの平均粒子径は、0.1μ [0130] The average particle diameter of each inorganic filler, 0.1 [mu]
m〜100μmの範囲にあるのが望ましい。 It is desirable in the range of m~100μm. 各熱硬化性樹脂は、例えば、耐熱性が高いエポキシ樹脂、フェノール樹脂、シアネート樹脂又はポリフェニレンエーテル樹脂であるのが望ましい。 Each thermosetting resin, for example, high heat resistance epoxy resins, phenolic resins, is preferably a cyanate resin or a polyphenylene ether resin. エポキシ樹脂は、耐熱性が高いため特に望ましい。 Epoxy resins are particularly desirable because of its high heat resistance. 尚、各混合物は、さらに分散剤、着色剤、カップリング剤又は離型剤を含んでいてもよい。 Incidentally, each mixture further dispersing agent, a coloring agent may contain a coupling agent or a releasing agent.

【0131】配線パターン402a、402b及び40 [0131] wiring patterns 402a, 402b and 40
2cは、上記第1の実施の形態で説明した配線パターン102a及び102bと同様であるため、重複する説明は省略する。 2c is the same as the wiring patterns 102a and 102b described in the first embodiment, the redundant description will be omitted.

【0132】本実施の形態においては、配線パターン4 [0132] In this embodiment, the wiring pattern 4
02aが第2の混合物406によって覆われた後、第1 After 02a is covered by the second mixture 406, the first
の混合物405に埋め込まれるので、ライン/スペース(L/S)が50μm/50μmあるいはそれ以上のファインラインを形成しても、配線パターン402aの埋設後も断線等は発生せず、配線パターン402aが損なわれることはない。 Since embedded in a mixture 405 of even line / space (L / S) to form a 50 [mu] m / 50 [mu] m or more fine lines, also the disconnection or the like does not occur after burying of the wiring pattern 402a, the wiring pattern 402a is It will not be impaired.

【0133】回路部品403は、例えば、能動部品40 [0133] circuit component 403, for example, active components 40
3aや受動部品403bを含む。 Including 3a and passive component 403b. 能動部品403aと受動部品403bは、上記第1の実施の形態で説明した能動部品103a及び受動部品103bと同様であるため、重複する説明は省略する。 Active component 403a and a passive component 403b is the same as the active component 103a and a passive component 103b described in the first embodiment, the redundant description will be omitted.

【0134】配線パターン402aと能動部品403a [0134] wiring pattern 402a and the active component 403a
との接続部402cには、例えば、フリップチップボンディングが用いられる。 The connection portion 402c of the, for example, flip-chip bonding is used.

【0135】インナービア404は、上記第1の実施の形態で説明したインナービア104と同様であるため、 [0135] Since the inner via 404 is similar to the inner vias 104 described in the first embodiment,
重複する説明は省略する。 Duplicate description is omitted. また、モジュール構造、用途によっては必ずしも必要でないことは言うまでもない。 Further, modular construction, it is needless to say not necessary in some applications.

【0136】尚、図4(a)に示した回路部品内蔵モジュール400においては、配線パターン402a、40 [0136] Incidentally, in the circuit component built-in module 400 shown in FIG. 4 (a), the wiring patterns 402a, 40
2bが電気絶縁性基板401に埋設された場合を示しているが、配線パターン402a、402bは必ずしも電気絶縁性基板401に埋設されていなくてもよい。 Although 2b indicates the case where it is embedded in the insulating substrate 401, wiring patterns 402a, 402b may not necessarily be embedded in the insulating substrate 401.

【0137】また、図4(b)に示すように、配線パターン402aのうち、取り出し配線を除く部分に、レジストまたは封止樹脂による保護膜407を形成するとさらに好ましい。 [0137] Further, as shown in FIG. 4 (b), of the wiring patterns 402a, the portion excluding the extraction wiring, further preferable to form the protective film 407 by the resist or the sealing resin. この構成によれば、特に、能動部品40 According to this configuration, in particular, active components 40
3aと配線パターン402aとの接続部402cが保護膜407により拘束されることにより、接続信頼性が向上する。 By 3a and the connecting portion 402c of the wiring pattern 402a is restrained by the protective film 407, the connection reliability is improved.

【0138】〈第5の実施の形態〉本実施の形態においては、上記第4の実施の形態で示した回路部品内蔵モジュールの製造方法の一例について説明する。 [0138] In the <Fifth Embodiment> The present embodiment describes an example of a method for manufacturing a circuit component built-in module shown in the fourth embodiment. 本実施の形態で用いられる材料及び回路部品は、上記第4の実施の形態で説明したものと同じである。 Materials and the circuit components used in this embodiment is the same as that described in the fourth embodiment.

【0139】図5(a)〜(i)は本実施の形態における回路部品内蔵モジュールの製造工程を示す断面図である。 [0139] FIG. 5 (a) ~ (i) are sectional views showing a manufacturing process of the circuit component built-in module in this embodiment.

【0140】まず、図5(a)に示すように、離型フィルム505上に配線パターン503aを形成し、配線パターン503aに、能動部品、例えば、半導体チップ5 [0140] First, as shown in FIG. 5 (a), to form a wiring pattern 503a on the release film 505, the wiring pattern 503a, the active component, e.g., a semiconductor chip 5
04を接続部503bを介して実装する。 04 is implemented via a connecting portion 503b. 半導体チップ504を実装する方法は、上記第2の実施の形態で説明した方法と同じであるため(図2(a)、(b)参照)、重複する説明は省略する。 Method for mounting a semiconductor chip 504, the second embodiment for the same as the method described in Embodiment (FIG. 2 (a), the reference (b)), duplicate description is omitted.

【0141】次いで、図5(b)に示すように、接続部503cのみならず、能動部品と接続される配線パターン503aの全領域を第2の混合物510で構成される封止樹脂を注入して封止を行う。 [0141] Then, as shown in FIG. 5 (b), the connecting portion 503c as well, by injecting configured sealing resin the entire region of the wiring pattern 503a is connected to the active component in the second mixture 510 carry out the sealing Te. この封止樹脂の注入により、接続部503bに集中する応力を緩和し、後の工程で半導体チップ504を板状の第1の混合物500に埋設する際に、半導体チップ504と配線パターン50 By injection of the sealing resin, the connecting portion stress concentrated relieve to 503b, the semiconductor chip 504 in a later step when embedded in the first mixture 500 plate-like, the semiconductor chip 504 and the wiring patterns 50
3aとの間に隙間ができること、配線パターン503a Can be a gap between the 3a, the wiring patterns 503a
が断線すること、配線パターン503aが歪むこと等を防止することができる。 There it is possible to prevent the disconnection, and the like that the wiring pattern 503a is distorted.

【0142】次いで、図5(c)に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を板状に加工することにより、板状の第1の混合物500を形成し、半導体チップ504を実装した配線パターン503a、離型フィルム505を、位置合わせして第1の混合物500 [0142] Then, as shown in FIG. 5 (c), by processing a mixture containing an inorganic filler and a thermosetting resin in a plate shape, to form a first mixture 500 plate-like, the semiconductor chip 504 implemented wiring pattern 503a, and the release film 505, a first mixture by aligning 500
に重ねる。 Overlaid on.

【0143】次いで、図5(c)、(d)に示すように、半導体チップ504を実装した配線パターン503 [0143] Next, FIG. 5 (c), the (d), the wiring pattern 503 mounting the semiconductor chip 504
a、離型フィルム505を、位置合わせして第1の混合物500に重ねたものを、第1の混合物500と離型フィルム505の外側から加圧することにより、離型フィルム505に実装された半導体チップ504を第1の混合物500に埋設する。 a, the release film 505, an overlay to the first mixture 500 is aligned, by pressurizing from the outside of the first mixture 500 and the release film 505, it is mounted on a release film 505 semiconductor embedding the chip 504 in the first mixture 500. 以上の工程は、上記第2の実施の形態で説明した工程と同じであるため(図2(c)、 Since the above process is the same as the process described in the second embodiment (FIG. 2 (c), the
(d)参照)、重複する説明は省略する。 See (d)), duplicate description is omitted. 尚、配線パターン503a、半導体チップ504は、第2の混合物5 The wiring patterns 503a, a semiconductor chip 504, the second mixture 5
10で封止されているために、完全に保護されている。 Because it is sealed at 10, it is fully protected.

【0144】次いで、図5(e)、(f)に示すように、半導体チップ504を第1の混合物500に埋設した状態で、貫通孔501に対応する主面に形成された配線パターン503aの位置をX線を用いる方法等により認識させ、第1の混合物500の所定の位置に貫通孔5 [0144] Then, as shown in FIG. 5 (e), (f), while embedded semiconductor chip 504 to the first mixture 500, the wiring pattern 503a formed on the corresponding main surface to the through hole 501 position is recognized by a method using X-rays, through-holes 5 at predetermined positions of the first mixture 500
01を形成し、貫通孔501に導電性樹脂組成物502 01 is formed, the conductive resin composition into the through-holes 501 502
を充填する。 To fill the. 以上の工程は、上記第2の実施の形態で説明した工程と同じであるため(図2(e)、(f)参照)、重複する説明は省略する。 Above steps, the second is the same as process described in embodiment (FIG. 2 (e), the reference (f)), duplicate description is omitted.

【0145】図5(a)〜(e)の工程と平行して、図5(g)に示すように、離型フィルム507上に配線パターン503cを形成し、受動部品、例えば、チップコンデンサ506を実装する。 [0145] FIGS. 5 (a) in parallel with the process of ~ (e), as shown in FIG. 5 (g), to form a wiring pattern 503c on the release film 507, passive components, for example, chip capacitors 506 the implement. そして、図5(h)に示すように、チップコンデンサ506とそれに接続される配線パターン503cの部分を覆うように第2の混合物5 Then, as shown in FIG. 5 (h), the second mixture so as to cover the portion of the wiring pattern 503c connected thereto and the chip capacitor 506 5
10が形成される。 10 is formed. 第2の混合物510を形成する方法は、図5(b)と同様である。 How to form a second mixture 510 is similar to FIG. 5 (b).

【0146】次いで、図5(f)に示すように、配線パターン506と導電性樹脂組成物502とが所望の部分で接続されるように、第1の混合物500の半導体チップ504と反対側の面に、離型フィルム507を位置合わせして重ねる。 [0146] Then, as shown in FIG. 5 (f), as the wiring pattern 506 and the conductive resin composition 502 is connected in a desired portion, opposite to the semiconductor chip 504 of the first mixture 500 the surface, overlaid by aligning the release film 507.

【0147】次いで、図5(f)、(i)に示すように、第1の混合物500の半導体チップ504と反対側の面に、離型フィルム507を位置合わせして重ねたものを、離型フィルム507の外側から加圧すると同時に、加熱処理を施すことにより、第1の混合物500、 [0147] Then, as shown in FIG. 5 (f), (i), on the surface opposite to the semiconductor chip 504 of the first mixture 500, an overlay and align the release film 507, away At the same time pressed from the outside of the mold film 507, by heat treatment, the first mixture 500,
第2の混合物510及び導電性樹脂組成物502中の熱硬化性樹脂を硬化させ、半導体チップ504及びチップコンデンサ506並びに配線パターン503a、503 Curing the thermosetting resin in the second mixture 510 and the conductive resin composition 502, the semiconductor chip 504 and the chip capacitor 506 and the wiring patterns 503a, 503
b及び503cが第1の混合物500に埋設された板状体を形成する。 b and 503c to form a buried plate body to the first mixture 500.

【0148】加熱は、第1の混合物500、第2の混合物510及び導電性樹脂組成物502中の熱硬化性樹脂が硬化する温度以上の温度(例えば、150℃〜260 [0148] Heating is first mixture 500, second mixture 510 and the thermosetting resin is cured to a temperature above the temperature of the conductive resin composition 502 (e.g., 0.99 ° C. to 260
℃)で行う。 ℃ carried out in). 各混合物層500、510は電気絶縁性基板509となり、導電性樹脂組成物502はインナービア511となる。 Each mixture layers 500 and 510 becomes electrically insulating substrate 509, the conductive resin composition 502 is the inner via 511. インナービア511により、配線パターン503aと配線パターン503cとが電気的に接続される。 The inner via 511, and the wiring pattern 503a and the wiring pattern 503c are electrically connected.

【0149】次いで、図5(j)に示すように、離型フィルム505及び507を電気絶縁性基板509から剥離する。 [0149] Then, as shown in FIG. 5 (j), peeling the release film 505 and 507 of an electrically insulating substrate 509.

【0150】以上のようにして上記第4の実施の形態で説明した回路部品内蔵モジュールが得られる。 [0150] The above circuit component built-in module described in the fourth embodiment as described is obtained. 上記した製造方法によれば、内蔵されたチップコンデンサ506 According to the manufacturing method described above, the built-in chip capacitors 506
と配線パターン503cとの接続信頼性も第2の混合物510によって確保される。 Connection reliability between the wiring pattern 503c is also ensured by the second mixture 510.

【0151】〈第6の実施の形態〉本実施の形態においては、上記第4の実施の形態で示した回路部品内蔵モジュールの製造方法の一例について説明する。 [0151] In the <Sixth Embodiment> The present embodiment describes an example of a method for manufacturing a circuit component built-in module shown in the fourth embodiment. 本実施の形態で用いられる材料及び回路部品は、上記第4の実施の形態で説明したものと同じである。 Materials and the circuit components used in this embodiment is the same as that described in the fourth embodiment.

【0152】図6(a)〜(i)は本実施の形態における回路部品内蔵モジュールの製造工程を示す断面図である。 [0152] FIG. 6 (a) ~ (i) are sectional views showing a manufacturing process of the circuit component built-in module in this embodiment.

【0153】まず、図6(a)に示すように、離型体6 [0153] First, as shown in FIG. 6 (a), the releasing member 6
05上に銅箔配線パターン603aを形成し、銅箔配線パターン603aに、回路部品、例えば、半導体チップ604を接続部603bを介して実装する。 Forming a copper wiring pattern 603a on the 05, the copper foil wiring pattern 603a, the circuit components, for example, be implemented via a connecting portion 603b of the semiconductor chip 604. そして、銅箔配線パターン603aと半導体チップ604との間に第2の混合物610aを注入して封止を行う。 Then, the sealing by injecting a second mixture 610a between the copper foil wiring pattern 603a and the semiconductor chip 604. このように封止用混合物を注入することにより、接続部603b By injecting sealing mixture in this manner, connection portion 603b
に集中する応力を封止用の第2の混合物610a全体で緩和して、後の工程で半導体素子を板状体に埋設する際に、半導体素子と配線パターンとの間に隙間ができることを防止することができる。 The stress concentrated to relax throughout the second mixture 610a for sealing the semiconductor element in a later step when embedded in the plate-like body, prevents a gap between the semiconductor element and the wiring pattern can do. この封止用混合物としては、通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができる。 As the sealing mixture can be used underfill resin used for ordinary flip chip bonding.

【0154】同時に、無機フィラーと熱硬化性樹脂とを含む混合物をシート状に加工することにより、第2の混合物610bを形成する。 [0154] At the same time, by processing a mixture comprising an inorganic filler and a thermosetting resin into a sheet to form a second mixture 610b. このシート状の第2の混合物610bは、ファインな配線パターン603aや半導体チップ604を覆うものであるため、溶融粘度の低いシートであるのが望ましい。 The sheet-shaped second mixture 610b, because those covering the fine wiring patterns 603a and the semiconductor chip 604, is preferably a low melt viscosity sheet.

【0155】次いで、図6(a)、(b)に示すように、離型体605上に実装された半導体チップ604に第2の混合物(混合物シート)610bを重ね、これを加熱加圧することにより、硬化した第2の混合物610 [0155] Next, FIG. 6 (a), (b) as shown in, the second mixture into a semiconductor chip 604 mounted on the release member 605 overlaid (mixture sheet) 610b, which heating and pressing the second mixture was cured 610
bに覆われた配線パターン603a、半導体チップ60 b-covered wiring patterns 603a, a semiconductor chip 60
4、接続部603bが得られる。 4, the connecting portion 603b is obtained.

【0156】半導体チップ604と接続された配線パターン領域が比較的広い場合には、上記第5の実施の形態で述べたように、その領域を封止樹脂で覆うことはやや困難となるが、本実施の形態の方法によれば、容易に全配線パターン領域を覆い、保護することができる。 [0156] When connected to the wiring pattern region and the semiconductor chip 604 is relatively large, as described in the above fifth embodiment, although a somewhat difficult to cover the area with the sealing resin, According to the method of this embodiment, easily cover the entire wiring pattern region can be protected.

【0157】図6(a)、(b)の工程と平行して、図6(c)に示すように、無機フィラーと熱硬化性樹脂とを混合することにより、粘土状の第1の混合物600を形成する。 [0157] FIG. 6 (a), in parallel with steps (b), as shown in FIG. 6 (c), by mixing an inorganic filler and a thermosetting resin, clay-like first mixture of 600 to form.

【0158】次いで、図6(c)に示すように、型62 [0158] Then, as shown in FIG. 6 (c), the mold 62
0に入れた第1の混合物(粘土状混練物)600に、第2の混合物610a、610bによって保護された半導体チップ604及び銅箔配線パターン603aを重ねて、第1の混合物(粘土状混練物)600を一定の厚みに成形する。 0 to the first mixture was placed (clayey kneaded product) 600, a second mixture 610a, superimposed protected semiconductor chip 604 and the copper foil wiring pattern 603a by 610b, the first mixture (clayey kneaded product ) molding 600 to a constant thickness.

【0159】次いで、図6(c)、(d)に示すように、第1の混合物600に、第2の混合物610a、6 [0159] Then, as shown in FIG. 6 (c), (d), the first mixture 600, second mixture 610a, 6
10bによって保護された半導体チップ604及び銅箔配線パターン603aを重ねたものを、第1の混合物6 An overlay of the semiconductor chip 604 and the copper foil wiring pattern 603a, which is protected by 10b, the first mixture 6
00と離型体605の外側から加圧することにより、半導体チップ604及び配線パターン603a、603b 00 and by applying pressure from the outside of the release member 605, the semiconductor chip 604 and the wiring patterns 603a, 603b
が第1の混合物600に埋設された板状体を形成する。 There is formed a buried plate body to the first mixture 600.
この方法によれば、第1の混合物600を上記第5の実施の形態で示したような板状体500に一次成形する工程を省略することができるので、工程を簡略化することができる。 According to this method, since the first mixture 600 can be omitted the step of foremost plate-shaped body 500 primary molding as shown in the fifth embodiment, it is possible to simplify the process.

【0160】尚、半導体チップ604を第1の混合物6 [0160] Incidentally, the semiconductor chip 604 first mixture 6
00に埋設した後の工程(図6(e)〜(j))は、上記第5の実施の形態と同様であるため、重複する説明は省略する。 00 process after embedded in (FIG. 6 (e) ~ (j)) is the same as the fifth embodiment, the redundant description will be omitted.

【0161】〈第7の実施の形態〉本実施の形態においては、サーマルビアが配置された回路部品内蔵モジュールの一例であり、図7は本実施の形態の回路部品内蔵モジュールを示す断面図である。 [0161] In the <Seventh Embodiment> The present embodiment is an example of a circuit component built-in module thermal via is disposed, FIG. 7 is a sectional view showing a circuit component built-in module of the present embodiment is there.

【0162】図7に示すように、本実施形態の回路部品内蔵モジュール700は、第1の混合物705と第2の混合物706とからなる電気絶縁性基板701と、電気絶縁性基板701の一主面及び他主面に形成された2層の配線パターン702a及び702b、702aa及び702bbと、配線パターン702a及び702bに接続され電気絶縁性基板701の内部(第2の混合物70 [0162] As shown in FIG. 7, the circuit component built-in module 700 of this embodiment includes an electrically insulating substrate 701 and the first mixture 705 consists second mixture 706 Prefecture, one principal of the electrically insulating substrate 701 wiring patterns 702a of two layers formed on a surface and the other main surface and 702b, and 702aa and 702bb, internal (second mixture of the wiring patterns 702a and is connected to 702b electrically insulating substrate 701 70
6の内部)に配置された回路部品、例えば、半導体素子709と、配線パターン702bと配線パターン702 6 circuit component disposed inside) of, for example, a semiconductor element 709, the wiring pattern 702b and the wiring patterns 702
bbとを電気的に接続するインナービア704と、半導体素子709と放熱用配線パターン702(702aa An inner via 704 for electrically connecting the bb, the semiconductor element 709 and the heat dissipation wiring pattern 702 (702AA
及び702bb)とを物理的に接続するサーマルビア7 And 702Bb) and thermal vias 7 to physically connect the
08とを含んでいる。 And a 08.

【0163】上記第4の実施の形態との主な相違点は、 [0163] The main differences from the fourth embodiment,
半導体素子709が発生する熱を、高熱伝導体である第1の混合物705のみならず、サーマルビア708をも用いて逃がす構造である点である。 Heat the semiconductor element 709 is generated, not only the first mixture 705 is highly heat-conductive body, in that a structure to release even with thermal vias 708. 以下、各構成について説明する。 Each of the components will be described below.

【0164】電気絶縁性基板701を構成する混合物7 [0164] mixture 7 constituting the electrically insulating substrate 701
05、706は、無機フィラーと熱硬化性樹脂とを含む混合物からなる。 05,706 consists of a mixture containing an inorganic filler and a thermosetting resin. 無機フィラーとしては、例えば、Al As the inorganic filler, for example, Al
23 、MgO、BN、AlN又はSiO 2などを用いることができる。 2 O 3, MgO, BN, AlN or the like, or SiO 2 can be used. 第1の混合物705においては、無機フィラーが70重量%から95重量%の範囲で高密度に充填されているのが望ましい。 In the first mixture 705, the inorganic filler is filled densely in the range of 70 wt% to 95 wt% is desirable. 一方、第2の混合物706 On the other hand, a second mixture 706
においては、無機フィラーが50重量%から90重量% In the inorganic filler is 90 wt% to 50 wt%
の範囲で充填され、未硬化の段階では封止樹脂として半導体素子709と配線パターン702aの接続部702 Filled with a range of, wiring patterns 702a and the semiconductor device 709 as the sealing resin in the uncured stage connecting portion 702
cに注入が可能な低粘度であるのが望ましいが、半導体素子709及び配線パターン702aを覆う第2の混合物706としては、溶融粘度の低い未硬化シートを用いてもよい。 It is desirable injection is a low viscosity which can be in c, as the second mixture 706 covering the semiconductor element 709 and the wiring patterns 702a, may be used low melt viscosity uncured sheet. この未硬化シートを構成する無機フィラーの重量は、50重量%〜90重量%に限定されるものではなく、95重量%まで含んでいてもよい。 Weight of mineral filler constituting the uncured sheet is not intended to be limited to 50% to 90% by weight, it may contain up to 95 wt%.

【0165】各無機フィラーの平均粒子径は、0.1μ [0165] The average particle diameter of each inorganic filler, 0.1 [mu]
m〜100μmの範囲にあるのが望ましい。 It is desirable in the range of m~100μm. 各熱硬化性樹脂は、例えば、耐熱性が高いエポキシ樹脂、フェノール樹脂、シアネート樹脂又はポリフェニレンエーテル樹脂であるのが望ましい。 Each thermosetting resin, for example, high heat resistance epoxy resins, phenolic resins, is preferably a cyanate resin or a polyphenylene ether resin. エポキシ樹脂は、耐熱性が高いため特に望ましい。 Epoxy resins are particularly desirable because of its high heat resistance. 尚、各混合物は、さらに分散剤、着色剤、カップリング剤又は離型剤を含んでいてよい。 Incidentally, each mixture is further dispersed, colorants may include a coupling agent or a releasing agent.

【0166】配線パターン702a、702b及び70 [0166] wiring patterns 702a, 702b and 70
2cは、上記第1の実施の形態で説明した配線パターン102a及び102bと同様であるため、重複する説明は省略する。 2c is the same as the wiring patterns 102a and 102b described in the first embodiment, the redundant description will be omitted.

【0167】本実施の形態においては、上記第4の実施の形態と同様に、配線パターン702aが第2の混合物706によって保護された後、第1の混合物705に埋め込まれるので、L/Sが50μm/50μmあるいはそれ以上のファインラインを形成しても、配線パターン702aの埋設後も断線等は発生せず、配線パターン7 [0167] In this embodiment, similarly as in the fourth embodiment, after the wiring pattern 702a is protected by the second mixture 706, so embedded in the first mixture 705, L / S is be formed 50 [mu] m / 50 [mu] m or more fine lines, also the disconnection or the like does not occur after burying of the wiring pattern 702a, the wiring pattern 7
02aが損なわれることはない。 There is no possibility that 02a is impaired.

【0168】配線パターン702aと半導体素子709 [0168] wiring pattern 702a and the semiconductor element 709
との接続部702cには、例えば、フリップチップボンディングが用いられる。 The connection portion 702c of the, for example, flip-chip bonding is used.

【0169】インナービア704は、上記第1の実施の形態で説明したインナービア104と同様であるため、 [0169] Since the inner via 704 is similar to the inner vias 104 described in the first embodiment,
重複する説明は省略する。 Duplicate description is omitted.

【0170】サーマルビア708は、例えば、熱硬化性の導電性物質からなる。 [0170] Thermal vias 708, for example, a thermosetting conductive substance. サーマルビア708としては、 The thermal via 708,
例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。 For example, it is possible to use a conductive resin composition obtained by mixing the metal particles and a thermosetting resin. 金属粒子の材料としては、熱伝導度の高い、銀、銅などの金属を用いることができる。 As a material of the metal particles, it is possible to use high thermal conductivity, silver, a metal such as copper. サーマルビアでは、インナービアと異なり、熱伝導性が優先されるので、ビア径がインナービアよりも大きく、かつ、金属粒子の割合はインナービアよりもさらに高くなるのが望ましいが、インナービアと同じであってもよい。 The thermal via, unlike inner vias, the heat conductivity is prioritized, the via diameter is larger than the inner via and the proportion of metal particles is further made desirably higher than the inner via, same as inner via it may be.

【0171】尚、図7に示した回路部品内蔵モジュール700においては、配線パターン702a、702bが電気絶縁性基板701に埋設された場合を示しているが、配線パターン702a、702bは必ずしも電気絶縁性基板701に埋設されていなくてもよい。 [0171] Incidentally, in the circuit component built-in module 700 shown in FIG. 7, the wiring pattern 702a, but 702b indicates the case where it is embedded in the electrically insulating substrate 701, wiring patterns 702a, 702b is not necessarily electrically insulating it may not be embedded in the substrate 701. 本実施の形態においては、半導体素子709で発生する熱をサーマルビア708によって逃がしているので、チップの熱上昇を抑えることができる。 In the present embodiment, the heat generated in the semiconductor element 709 because the relief by thermal via 708, it is possible to suppress the heat rise of the chip.

【0172】なお、本実施形態では、2層構造の配線パターンを有する構成を例示したが、配線パターンは2層に限定されず、単層構造であっても構わない。 [0172] In the present embodiment has exemplified a structure having a wiring pattern having a two-layer structure, the wiring pattern is not limited to two layers, it may be a single-layer structure.

【0173】〈第8の実施の形態〉本実施の形態においては、上記第7の実施の形態で示した回路部品内蔵モジュールの製造方法の一例について説明する。 [0173] In the <Eighth Embodiment> The present embodiment describes an example of a method for manufacturing a circuit component built-in module shown in the seventh embodiment. 本実施の形態で用いられる材料及び回路部品は、上記第7の実施の形態で説明したものと同じである。 Materials and the circuit components used in this embodiment is the same as that described in the embodiment of the seventh.

【0174】図8(a)〜(l)は本実施の形態における回路部品内蔵モジュールの製造工程を示す断面図である。 [0174] FIG. 8 (a) ~ (l) is a sectional view showing the manufacturing process of the circuit component built-in module in this embodiment.

【0175】まず、図8(a)に示すように、離型フィルム805a上に、例えば、銅箔からなる配線パターン801を形成する。 [0175] First, as shown in FIG. 8 (a), on a release film 805a, for example, to form a wiring pattern 801 made of copper foil.

【0176】次いで、図8(b)に示すように、配線パターン801の上に、例えば、電解メッキしたNi、A [0176] Then, as shown in FIG. 8 (b), on the wiring pattern 801, for example, Ni was electrolytically plated, A
u層802を形成する。 Forming a u layer 802.

【0177】次いで、図8(c)に示すように、配線パターン802上に、能動部品、例えば、半導体チップ8 [0177] Then, as shown in FIG. 8 (c), on the wiring pattern 802, the active component, e.g., a semiconductor chip 8
04を接続部803bを介して実装する。 04 is implemented via a connecting portion 803b. 半導体チップ804を実装する方法は、図2(a)、(b)で説明した方法と同様であるため、重複する説明は省略する。 Method for mounting a semiconductor chip 804 is similar to the method described in FIG. 2 (a), (b), the redundant description will be omitted.

【0178】次いで、図8(d)に示すように、接続部803bのみならず、半導体チップ804と接続される配線パターン801、802の全領域に第2の混合物8 [0178] Then, as shown in FIG. 8 (d), not only the connecting portion 803b, the second mixture to the entire region of the wiring patterns 801, 802 to be connected to the semiconductor chip 804 8
10を注入して封止を行う。 10 was injected performing sealing. この封止樹脂の注入により、後の工程で能動部品を板状体800に埋設する際に、半導体チップ804と配線パターン801、802 By injection of the sealing resin, the active components in a later step when embedded in the plate-like body 800, and the wiring pattern the semiconductor chip 804 801 802
との間に隙間ができること、配線パターン801、80 It can be a gap between the wiring pattern 801,80
2が断線すること、配線パターン801、802が歪むこと等を防止することができる。 That 2 is disconnected, it is possible to prevent such the wiring pattern 801, 802 is distorted. 封止樹脂として用いられる第2の混合物810としては、通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができる。 The second mixture 810 to be used as the sealing resin, can be used underfill resin used for ordinary flip chip bonding.

【0179】次いで、図8(f)に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を板状に加工することにより、第1の混合物800を形成する。 [0179] Then, as shown in FIG. 8 (f), by processing a mixture containing an inorganic filler and a thermosetting resin in a plate shape, to form a first mixture 800. そして、 And,
第1の混合物800に、レーザー等によって厚み方向のサーマルビア用貫通孔807を穿設する。 The first mixture 800, is bored thermal via through-holes 807 in the thickness direction by laser or the like. この場合、熱を十分に伝えるために、比較的大きな径、例えば、直径0.5mmのサーマルビア用貫通孔807が穿設される。 In this case, in order to convey heat sufficiently, relatively large diameter, for example, thermal vias through hole 807 having a diameter of 0.5mm is pierced.

【0180】次いで、図8(f)、(g)に示すように、離型フィルム805aに実装された半導体チップ8 [0180] Next, FIG. 8 (f), the semiconductor chip 8 mounted as shown, the release film 805a (g)
04を第1の混合物800に埋設する。 04 embedded in the first mixture 800. この工程は、図2(c)と同様であるため、重複する説明は省略するが、配線パターン801、802及び半導体チップ(能動部品)804は、第2の混合物810で封止されているので、完全に被覆、保護された状態にある。 This step is the same as FIG. 2 (c), the overlapping description will be is omitted, the wiring patterns 801, 802 and the semiconductor chip (active component) 804, since sealed in the second mixture 810 , completely covered, in a protected state.

【0181】次いで、図8(h)、(j)に示すように、配線位置をX線を用いる方法等により認識させて所望の位置にインナービア貫通孔808を形成し、このインナービア貫通孔808に導電性樹脂組成物809を充填すると同時に、サーマルビア用貫通孔807に導電性樹脂組成物811を充填する。 [0181] Next, FIG. 8 (h), as shown in (j), the wiring position by recognized by a method using X-rays to form an inner via holes 808 in the desired position, the inner via holes 808 at the same time filled with a conductive resin composition 809, to fill the conductive resin composition 811 to penetrate for a thermal via hole 807. サーマルビア用導電性樹脂組成物811としては、熱伝導性を考慮して金属粒子の割合が少なくとも90重量%以上の高密度ビア組成を採用するのが望ましい。 The thermal via conductive resin composition 811, the proportion of metal particles in consideration of the thermal conductivity is employed at least 90% by weight or more of high density via the composition is desirable. 以上の工程は、図2(e)、 The above steps, FIG. 2 (e), the
(f)と同様であるため、重複する説明は省略する。 Because it is similar to (f), duplicate description is omitted.

【0182】図8(d)〜(f)の工程と平行して、図8(i)に示すように、離型フィルム805bの上に、 [0182] In parallel with the process of FIG. 8 (d) ~ (f), as shown in FIG. 8 (i), on the release film 805b,
2層構成の配線パターン816、817を形成する。 To form a wiring pattern 816, 817 of the two-layer structure.

【0183】次いで、図8(j)に示すように、2層構成の配線パターン816、817と導電性樹脂組成物8 [0183] Then, as shown in FIG. 8 (j), the two-layer structure wiring patterns 816 and 817 and the conductive resin composition 8
09、811とが所望の部分で接続されるように、第1 As 09,811 and are connected in a desired portion, the first
の混合物800に、2層構成の配線パターン816、8 To the mixture 800, the two-layer structure wiring patterns 816,8
17が形成された離型フィルム805bを位置合わせして重ねる。 17 overlapped by aligning the release film 805b formed.

【0184】次いで、図8(j)、(k)に示すように、第1の混合物800に、2層構成の配線パターン8 [0184] Then, as shown in FIG. 8 (j), (k), the first mixture 800, a two-layer structure wiring patterns 8
16、817が形成された離型フィルム805bを位置合わせして重ねたものを、離型フィルム805bの外側から加圧すると同時に、加熱処理を施す。 An overlay by aligning the 16,817 are formed release film 805b, and at the same time pressed from the outside of the release film 805b, subjected to a heat treatment. これにより、 As a result,
第1の混合物800、第2の混合物810及び導電性樹脂組成物809、811中の熱硬化性樹脂を硬化させ、 The first mixture 800 to cure the thermosetting resin of the second mixture 810 and the conductive resin composition 809 and 811,
半導体チップ804及び配線パターン816、817が第1の混合物800に埋設された板状体を形成する。 The semiconductor chip 804 and the wiring patterns 816 and 817 to form a buried plate body to the first mixture 800.

【0185】加熱は、第1の混合物800、第2の混合物810及び導電性樹脂組成物809、811中の熱硬化性樹脂が硬化する温度以上の温度(例えば、150℃ [0185] Heating is first mixture 800, second mixture 810 and the thermosetting resin of the conductive resin composition 809 and 811 to a temperature not lower than the curing temperature (e.g., 0.99 ° C.
〜260℃)で行う。 Carried out at ~260 ℃). これにより、各混合物800、8 Thus, each mixture 800,8
10は一体となって電気絶縁性基板815となり、導電性樹脂組成物809はインナービア813となり、導電性樹脂組成物811はサーマルビア814となる。 10 becomes electrically insulating substrate 815 together, the conductive resin composition 809 becomes the inner via 813, the conductive resin composition 811 is a thermal via 814.

【0186】次いで、図8(k)、(l)に示すように、離型フィルム805a及び805bを、電気絶縁性基板815から剥離する。 [0186] Then, as shown in FIG. 8 (k), (l), the release film 805a and 805b, separated from the insulating substrate 815.

【0187】以上のようにして作製された回路部品内蔵モジュールにおいては、インナービア813により、配線パターン801、802と配線パターン816、81 [0187] than in the circuit component built-in module produced as by inner vias 813, and the wiring patterns 801, 802 wiring pattern 816,81
7とが電気的に接続される。 7 and are electrically connected. また、銅箔配線パターン8 In addition, the copper foil wiring pattern 8
02とインナービア813との間に、電解メッキしたN Between the 02 and the inner via 813, electrolytic plating was N
i、Au層802が介在することにより、インナービア813と銅箔配線パターン802との接続信頼性がより向上する。 i, by Au layer 802 is interposed, connection reliability between the inner via 813 and the copper foil wiring pattern 802 is further improved. また、サーマルビア814により、半導体チップ804で発生する熱を2層構成の配線パターン81 Further, the thermal via 814, the wiring pattern of the heat, a two-layered structure generated in the semiconductor chip 804 81
6、817を通じて逃がすことができるので、半導体チップ804の熱上昇が大幅に抑えられる。 It is possible to escape through 6,817, the heat increase of the semiconductor chip 804 can be suppressed significantly.

【0188】尚、本実施の形態においては、半導体チップ804を埋め込んだ後に導電性樹脂組成物809、8 [0188] In this embodiment, the conductive resin composition after filling the semiconductor chip 804 809,8
11を充填しているが、半導体チップ804を埋め込む前に導電性樹脂組成物809、811を充填してもよい。 11 has been filled with a conductive resin composition 809 and 811 may be filled before embedding the semiconductor chip 804.

【0189】また、配線パターンを2層構造とする例を示したが、配線パターンは単層であっても構わない。 [0189] Also, although an example of the wiring pattern has a two-layer structure, the wiring pattern may be a single layer.

【0190】〈第9の実施の形態〉本実施の形態においては、多層構造を有する回路部品内蔵モジュールの一例について説明する。 [0190] In the <Ninth Embodiment> The present embodiment describes an example of a circuit component built-in module having a multilayered structure.

【0191】図9(a)(b)は本実施の形態の回路部品内蔵モジュールを示す断面図である。 [0191] Figure 9 (a) (b) is a sectional view showing a circuit component built-in module of the present embodiment.

【0192】図9(a)に示すように、本実施の形態の回路部品内蔵モジュール900は、積層された電気絶縁性基板901a、901b及び901c(いずれも2種類の混合物層905、906で構成されている)からなる電気絶縁性基板901と、電気絶縁性基板901の主面及び内部に形成された2層構成の配線パターン902 [0192] As shown in FIG. 9 (a), the circuit component built-in module 900 of this embodiment, laminated electrically insulating substrate 901a, 901b and 901c (constituting both of two types of mixture layers 905, 906 an electrically insulating substrate 901 made from have) been, electrically insulating the wiring pattern 902 of the main surface and inside the formed two-layer structure of a substrate 901
a1及び902b1、902aa1及び902bb1、 a1 and 902b1,902aa1 and 902bb1,
902a2及び902b2、902aa2及び902b 902a2 and 902b2,902aa2 and 902b
b2、902a3及び902b3、902aa3及び9 b2,902a3 and 902b3,902aa3 and 9
02bb3と、配線パターン902a1及び902b And 02bb3, wiring patterns 902a1 and 902b
1、902a2及び902b2、902a3及び902 1,902a2 and 902b2,902a3 and 902
b3に接続部902c1、902c2、902c3を介して接続された回路部品908a、908b、908c Connected via connection 902c1,902c2,902c3 to b3 the circuit components 908a, 908b, 908c
と、配線パターン902aa1、902aa2、902 If, wiring pattern 902aa1,902aa2,902
aa3に接続された回路部品904a、904b、90 aa3 the connected circuit components 904a, 904b, 90
4cと、これらの配線パターンを電気的に接続するインナービア907a、907b、907cとを含んでいる。 4c and inner vias 907a for connecting the wiring pattern electrically, include 907b, and 907c.

【0193】また、この図には図示されていないが、主面に形成された配線パターン902a1のうち、取り出し電極を除く部分は、レジスト等の保護膜で覆われていることが好ましい。 [0193] Also, although not shown in this figure, in the wiring pattern 902a1 formed on the major surface, the portion excluding the extraction electrode is preferably covered with a protective film such as a resist. この構成によれば、特に半導体チップ908a直上のバンプ接続を安定させることができる。 According to this configuration, it is possible to particularly stabilize the bump connection directly above the semiconductor chip 908a.

【0194】電気絶縁性基板901a、901b、90 [0194] electrically insulating substrate 901a, 901b, 90
1cは、いずれも無機フィラーの量が異なる2種類の混合物(第1・第2の混合物)からなる。 1c are all made of different amounts two mixtures of inorganic filler (first and second mixture). これら2種類の混合物は、いずれも無機フィラーと熱硬化性樹脂とを含む混合物である。 These two mixtures are all a mixture containing an inorganic filler and a thermosetting resin. 具体的な成分構成は、上記各実施の形態と同様であるため、重複する説明は省略する。 Specific component configurations are the same as the above embodiments, the redundant description will be omitted.

【0195】配線パターン902a1、902b1、9 [0195] wiring pattern 902a1,902b1,9
02aa1、902bb1、902a2、902b2、 02aa1,902bb1,902a2,902b2,
902aa2、902bb2、902a3、902b 902aa2,902bb2,902a3,902b
3、902aa3、902bb3は、上記第7の実施の形態で説明した配線パターン702a、702b、70 3,902aa3,902bb3 the wiring pattern 702a described in the embodiment of the first 7, 702b, 70
2aa、702bbと同様であるため、重複する説明は省略する。 2aa, is the same as the 702Bb, the redundant description will be omitted.

【0196】回路部品908a、908b、908cは能動部品、回路部品904a、904b、904cは受動部品である。 [0196] Passive 908a, 908b, 908c are active components, circuit components 904a, 904b, the 904c is a passive component. 能動部品としては、例えば、トランジスタ、IC、LSI等の半導体素子が用いられる。 The active component, e.g., transistors, IC, semiconductor devices such as LSI are used. 半導体素子は、半導体ベアチップであってもよい。 The semiconductor device may be a semiconductor bare chip. 受動部品としては、チップ状の抵抗、チップ状のコンデンサ又はチップ状のインダクタ等が用いられる。 The passive components, chip-like resistor, such as a chip-shaped capacitor or chip-like inductors are used. 尚、本実施の形態の回路部品内蔵モジュールにおいては、受動部品(回路部品904a、904b、904c)を含んでいなくてもよい。 In the circuit component built-in module of the present embodiment, passive components (circuit components 904a, 904b, 904c) may not include.

【0197】例えば、配線パターン902a1、902 [0197] For example, the wiring pattern 902a1,902
b1と能動部品である回路部品908aとの接続部90 b1 a connecting portion 90 of the circuit part 908a is an active component
2c1には、例えば、フリップチップボンディングが用いられる。 The 2c1, for example, flip-chip bonding is used.

【0198】インナービア907a、907b、907 [0198] inner vias 907a, 907b, 907
cは、例えば、熱硬化性の導電性物質からなる。 c is, for example, a thermosetting conductive substance. 熱硬化性の導電性物質としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。 The thermosetting conductive substance can be used, for example, a conductive resin composition obtained by mixing the metal particles and a thermosetting resin. 金属粒子及び熱硬化性樹脂は、上記各実施の形態と同様であるため、重複する説明は省略する。 Metal particles and a thermosetting resin are the same as the above embodiments, the redundant description will be omitted.

【0199】尚、図9(a)に示した回路部品内蔵モジュール900においては、配線パターン902a1、9 [0199] Incidentally, in the circuit component built-in module 900 shown in FIG. 9 (a), the wiring pattern 902a1,9
02b1等が電気絶縁性基板901a等に埋設されている場合を示しているが、配線パターン902a1、90 02b1, etc. indicates a case which is embedded in the insulating substrate 901a, etc., but the wiring pattern 902a1,90
2b1等は電気絶縁性基板901a等に埋設されていなくてもよい。 Etc. 2b1 may not be embedded in the insulating substrate 901a or the like.

【0200】また、図9(a)においては、3層構造の回路部品内蔵モジュール900を示しているが、設計に応じた多層構造とすることができる。 [0200] Further, in FIG. 9 (a), there is shown a circuit component built-in module 900 having a three-layer structure may be a multilayer structure in accordance with the design.

【0201】図9(b)に、本実施形態の回路部品内蔵モジュールの他の構成例を示す。 [0201] in FIG. 9 (b), shows another configuration example of a circuit component built-in module of the present embodiment.

【0202】図9(b)に示す回路部品内蔵モジュールは、図9(a)に示した3層の多層配線基板の最下層9 [0202] circuit component built-in module shown in FIG. 9 (b), the bottom layer of the multilayer wiring board of the three layers shown in FIG. 9 (a) 9
09と同じ構成を持つ配線基板に、両面2層配線基板9 The wiring substrate having the same structure as 09, the double-sided two-layer wiring board 9
10を積層した構造である。 10 is a structure laminated. 両面2層配線基板910 Sided two-layer wiring board 910
は、絶縁性基板911の両面に、配線パターン912a On both surfaces of the insulating substrate 911, wiring patterns 912a
・912bが形成され、これらの配線パターンがインナービア913により相互接続された構成である。 · 912b are formed, these wiring patterns are mutually connected to each other by inner vias 913.

【0203】この構造によれば、再配線がより容易になることにより、LGA等の電極構成が形成しやすいという利点があるのみならず、回路部品908cと配線パターン902a3・b3との接続部902c3が基板で拘束されるため安定化し、信頼性の高い層間接続構造のモジュールを実現することができる。 [0203] According to this structure, by rewiring is made easier, not only there is an advantage that the electrode structure is easily formed in LGA like, connection of the circuit component 908c and the wiring pattern 902a3 · b3 902c3 There can be stabilized because it is constrained by the substrate, to realize a module reliable interlayer connection structure.

【0204】なお、本実施形態では配線パターンが2層構造である構成を例示したが、配線パターンは単層であっても構わない。 [0204] In the present exemplary embodiment exemplifies the configuration wiring pattern has a two-layer structure, the wiring pattern may be a single layer.

【0205】〈第10の実施の形態〉本実施の形態においては、図1、図4、図7、図9に示した回路部品内蔵モジュールの製造方法であって、特に離型キャリア上に回路部品を実装する方法について説明する。 [0205] In the <Tenth Embodiment> The present embodiment, FIGS. 1, 4, 7, a method for producing a circuit component built-in module shown in FIG. 9, in particular circuit on the release carrier It describes a method of mounting components. 従って、本実施の形態で用いられる製造方法は上記第1〜第9の各実施の形態にも有効である。 Therefore, the manufacturing method used in the present embodiment is also effective in the embodiments of the first to ninth.

【0206】図10(a)〜(i)は本実施の形態における回路部品内蔵モジュールの製造工程を示す断面図である。 [0206] FIG. 10 (a) ~ (i) are sectional views showing a manufacturing process of the circuit component built-in module in this embodiment.

【0207】まず、図10(a)に示すように、透過用孔1005bが穿設された離型フィルム(離型キャリア)1005aに銅箔配線パターン1011を形成し、 [0207] First, as shown in FIG. 10 (a), to form a copper wiring pattern 1011 release film transmissive hole 1005b is formed in the (release carrier) 1005a,
回路部品、例えば、半導体チップ1004をフリップチップボンディングする。 Circuit components, for example, flip-chip bonding the semiconductor chip 1004. 半導体チップ1004の直下の配線部分のない領域には、ある程度大きな孔を穿設しておくことにより、封止樹脂の封入をより容易にすることができる。 The free region wiring portion directly under the semiconductor chip 1004, by previously bored relatively large pores can be easier encapsulation of the sealing resin. 離型フィルム1005aとしては、所定の粘着力を有する有機フィルム、例えば、ポリエチレンテレフタレートやポリフェニレンサルファイト等を用いてもよい。 The release film 1005a, an organic film having a predetermined adhesive strength, for example, may be used polyethylene terephthalate or polyphenylene sulfide and the like. また、銅箔等の金属箔を用いても良い。 It is also possible to use a metal foil such as copper foil. 特に、本実施形態のように、配線パターンが第2の混合物で覆われていない場合は、離型キャリアとして樹脂フィルムを用いると、埋設時に伸びて配線が断絶する恐れがあるため、金属箔のキャリアを用いる方が好ましい。 In particular, as in this embodiment, the wiring pattern if not covered with the second mixture, the use of a resin film as a release carrier, the wiring extends at embedding is likely to break, the metallic foil If you use the carrier is preferable. 配線パターン1011は、例えば、離型フィルム1005aに銅箔を接着した後、フォトリソ工程及びエッチング工程を経て形成することができる。 Wiring pattern 1011, for example, after bonding the copper foil to the release film 1005a, can be formed through a photolithography process and an etching process. また、配線パターン101 The wiring pattern 101
1としては、エッチング法や打ち抜き法によって形成されたリードフレームを用いてもよい。 The 1, may be used a lead frame formed by etching or stamping.

【0208】半導体チップ1004は、導電性接着剤1 [0208] The semiconductor chip 1004, conductive adhesive 1
012を介して銅箔配線パターン1011と電気的に接続されている。 Through 012 are copper foil wiring pattern 1011 electrically connected. 導電性接着剤1012としては、例えば、金、銀、銅又は銀−パラジウム合金などを熱硬化性樹脂で混練したものを使用することができる。 The conductive adhesive 1012, for example, gold, silver, copper or silver - palladium alloy and the like can be used those obtained by kneading a thermosetting resin. また、導電性接着剤1012の代わりに、金ワイヤボンディング法によって作製した金バンプ又は半田バンプを半導体チップ1004側に予め形成し、熱処理によって金又は半田を溶解して半導体チップ1004を実装することも可能である。 Further, instead of the conductive adhesive 1012, a gold bump or solder bump was produced by a gold wire bonding method previously formed on the semiconductor chip 1004 side, also for mounting a semiconductor chip 1004 by dissolving gold or solder by heat treatment possible it is. さらに、半田バンプと導電性接着剤とを併用することも可能である。 Furthermore, it is also possible to use a solder bump and a conductive adhesive.

【0209】次いで、図10(b)に示すように、銅箔配線パターン1011と半導体チップ1004との間に第2の混合物1010を注入して封止を行う。 [0209] Then, as shown in FIG. 10 (b), performing the sealing by injecting a second mixture 1010 between the copper foil wiring pattern 1011 and the semiconductor chip 1004. 通常、半導体チップ1004の側面から注入を行うが、本実施の形態においては、離型フィルム(離型キャリア)100 Usually performed injected from the side of the semiconductor chip 1004, in this embodiment, a release film (release carrier) 100
5aの反対側からキャリア面に形成された透過用孔10 5a transmission holes 10 formed on the carrier surface from the opposite side of
05bを通じて、ポンプ1014に接続された注入器1 Through 05b, the injector 1 connected to a pump 1014
013を用いて、注入を行っている。 013 using, is doing the injection. 従って、離型フィルム(離型キャリア)1005aの粘着性のために困難であった第2の混合物(封止樹脂)1010の封入を容易に行うことができる。 Therefore, it is possible to perform the release film (release carrier) 1005a second mixture was difficult because of stickiness of the inclusion of (sealing resin) 1010 easily. このように第2の混合物(封止樹脂)1010を注入することにより、後の工程で半導体チップ1004を板状体1000に埋設する際に、半導体チップ1004と銅箔配線パターン1011との間に隙間ができることを防止することができる。 By injecting this way the second mixture (sealing resin) 1010, a semiconductor chip 1004 in a later step when embedded in the plate-like member 1000, between the semiconductor chip 1004 and the copper foil wiring pattern 1011 it is possible to prevent the possible gap. 封止樹脂としての第2の混合物1010としては、通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができるが、本実施の形態においては、注入を容易に行うことができるため、無機フィラーの量を多くして精度を高くしたものでも対応することができる。 Since as the second mixture 1010 as a sealing resin, can be used underfill resin used for ordinary flip chip bonding, in the present embodiment, can be performed injected easily, inorganic also obtained by increasing the accuracy by increasing the amount of filler can be accommodated.

【0210】尚、半導体チップ1004を板状体100 [0210] Incidentally, the semiconductor chip 1004 plate member 100
0に埋設する工程から後の工程(図10(c)〜 0 following step of embedding in (FIG. 10 (c) ~
(i))は、上記第2の実施の形態と同様であるため、 (I)) for is the same as in the second embodiment,
重複する説明は省略する。 Duplicate description is omitted.

【0211】〈第11の実施の形態〉本実施形態にかかる回路部品内蔵モジュールは、前記の各実施形態で説明した回路部品内蔵モジュールに、多層配線基板を積層した構成である。 [0211] circuit component built-in module according to <Eleventh Embodiment> In this embodiment, the circuit component built-in module described in the embodiments, it is formed by laminating a multilayer wiring board. 特に、多層配線基板としてセラミック多層配線基板を用いた構成とすれば、セラミック多層配線基板が有する優れた高周波特性及び機能を併せ持つRF In particular, with the configuration using a ceramic multilayer wiring substrate as a multilayer wiring board, RF having both excellent high-frequency properties and functions with ceramic multi-layer wiring board
モジュールを実現できる。 The module can be realized.

【0212】図12(a)〜(d)に、本実施形態の回路部品内蔵モジュールの構成を、その製造工程の順に示す。 [0212] FIG. 12 (a) ~ (d), the configuration of a circuit component built-in module of the present embodiment, shown in the order of their production process.

【0213】まず、図12(a)に示すように、一主面に配線パターン1208を有するセラミック多層配線基板1201と、板状に形成された第1の混合物1202 [0213] First, as shown in FIG. 12 (a), a ceramic multilayer wiring substrate 1201 having a wiring pattern 1208 on one main surface, a first mixture formed in a plate shape 1202
と、離型キャリア1203とを圧着させることにより、 If, bond the release carrier 1203,
図12(b)に示すような板状体を得る。 Figure 12 to obtain a plate-shaped body as shown in (b).

【0214】また、図12(a)に示すように、板状の第1の混合物1202には、第2の実施形態において説明したように、あらかじめインナービア1212が形成されている。 [0214] Further, as shown in FIG. 12 (a), the first mixture 1202 plate-like, as described in the second embodiment, is pre inner via 1212 is formed. 離型キャリア1203上には、配線パターン1204が形成され、半導体チップ1205が実装され、第2の混合物1210によりこれらが封止されている。 On release carrier 1203, wiring patterns 1204 are formed, is the semiconductor chip 1205 is mounted, it is sealed by the second mixture 1210.

【0215】また、離型キャリア1203には、第2の実施形態において図11(a)に示した構成と同様に、 [0215] Also, the release carrier 1203, as similar to the configuration of shown in FIG. 11 (a) In the second embodiment,
複数の孔が形成されていることが好ましい。 It is preferable that the plurality of holes are formed. これにより、半導体チップ1205が第1の混合物1202に埋設される際に、図11(d)に示したのと同様に、余剰の混合物が前記孔から排出され、インナービア1212 Thus, when the semiconductor chip 1205 is embedded in the first mixture 1202, in the same manner as shown in FIG. 11 (d), a mixture of excess is discharged from the hole, inner via 1212
の歪み量が大幅に低減される。 The amount of distortion is greatly reduced.

【0216】次に、図12(c)に示すように、離型キャリア1203を剥離した後、図12(d)に示すように、半導体チップ1205に接続されている配線パターン1204のうち取り出し電極を除く部分(特に、半導体チップ1205と直接接続された配線パターン箇所) [0216] Next, as shown in FIG. 12 (c), after removing the mold release carrier 1203, as shown in FIG. 12 (d), the electrode extraction of the wiring pattern 1204 that is connected to the semiconductor chip 1205 portion excluding the (particularly, directly connected to the wiring pattern portion and the semiconductor chip 1205)
に、レジスト1206を形成する。 To, to form a resist 1206. これにより、配線が拘束され、接続信頼性の高い構造になる。 Thus, the wiring is restrained, the high connection reliability structure.

【0217】なお、ここでは、工程を簡略化するために、回路部品を埋設する前にインナービアを形成しておく方法を例示したが、これに限らず、回路部品を埋設した後に、貫通孔を形成してインナービアを形成しても構わない。 [0217] Here, in order to simplify the process, is exemplified a method of previously forming the inner vias before embedding the circuit components, not limited to this, after the embedded circuit components, through-hole it is also possible to form the inner vias to form. あるいは、回路部品とインナービアとの距離を十分確保できる場合は、離型キャリア1203として、 Alternatively, if the distance between the circuit component and the inner via can be sufficiently secured, as release carrier 1203,
孔の空いていない離型キャリアを用いても構わない。 It may be used a release-type carrier that is not vacant hole.

【0218】また、用途によっては、セラミック多層配線基板の代わりに、FR−4等の樹脂多層配線基板を用いても構わない。 [0218] Also, some applications, instead of the ceramic multi-layer wiring board, may be used a resin multilayer wiring substrate such as FR-4.

【0219】〈第12の実施の形態〉本実施形態の回路部品内蔵モジュールは、第11の実施形態と同様に、第1〜第10の各実施形態で説明した回路部品内蔵モジュールに、多層配線基板を積層した構成である。 [0219] circuit component built-in module <Twelfth Embodiment> In this embodiment, like in the eleventh embodiment, the circuit component built-in module described in each embodiment of the first to tenth, the multilayer wiring it is formed by laminating the substrate.

【0220】ただし、本実施形態の回路部品内蔵モジュールの構成は、回路部品に接続された配線パターンが多層配線基板によって封止されている点において、回路部品に接続された配線パターンが多層配線基板との界面となる主面と反対側の面に形成された、前記第11の実施形態にかかる回路部品内蔵モジュールと異なる。 [0220] However, the configuration of a circuit component built-in module of the present embodiment, in that the wiring pattern connected to the circuit components are sealed with the multilayer wiring substrate, the wiring pattern connected to the circuit component multilayer wiring board It formed on a main surface opposite to the surface to be the interface between different from the eleventh circuit component built-in module according to the embodiment of.

【0221】ここで、本実施形態の回路部品内蔵モジュールの構成およびその製造工程を、図13(a)〜 [0221] Here, the structure and the manufacturing process of the circuit component built-in module of the present embodiment, FIG. 13 (a) ~
(e)を参照しながら説明する。 It will be described with reference to (e).

【0222】まず、図13(a)に示すように、多層配線基板としてセラミック多層配線基板1304を用意し、このセラミック多層配線基板1304上に、回路部品としての半導体ベアチップ1301を実装する。 [0222] First, as shown in FIG. 13 (a), providing a ceramic multilayer wiring substrate 1304 as a multilayer wiring board, on the ceramic multi-layer wiring board 1304, for mounting a semiconductor bear chip 1301 as a circuit component.

【0223】この場合、セラミック多層配線基板130 [0223] In this case, the ceramic multilayer wiring substrate 130
4の一主面に形成されている配線パターン1303上に接続バンプ1302を形成し、この接続バンプ1302 On the fourth one main surface to the formed wiring pattern 1303 to form a connection bump 1302, the connection bumps 1302
上に半導体ベアチップ1301を接続する。 Connecting the semiconductor bare chip 1301 to above.

【0224】次に、図13(b)に示すように、少なくとも配線パターン1303と半導体ベアチップ1301 [0224] Next, as shown in FIG. 13 (b), at least the wiring pattern 1303 and the semiconductor bare chip 1301
との接続部分を、第2の混合物1310で封止する。 The connecting portion between, sealed with a second mixture 1310. このとき、前記接続部分だけでなく、配線パターン130 In this case, not only the connecting portion, the wiring pattern 130
3の一部ないし全体も、第2の混合物1310で封止することが好ましい。 Part or the whole of 3 also, it is preferably sealed with a second mixture 1310. 例えば、図13(b)に具体的に図示した構成では、配線パターン1303のうち、接続バンプ1302が形成された部分のみが、第2の混合物1 For example, in the specifically illustrated with the structures in FIG. 13 (b), of the wiring patterns 1303, only the portion connecting bump 1302 is formed, a second mixture 1
310で封止されている。 It is sealed at 310. しかし、これに限らず、配線パターン1303の全体を、第2の混合物1310で封止してもよい。 However, not limited to this, the entire wiring patterns 1303, may be sealed in the second mixture 1310.

【0225】そして、同じく図13(b)に示すように、半導体ベアチップ1301が実装されたセラミック多層配線基板1304と、板状に形成した未硬化の第1 [0225] Then, as also shown in FIG. 13 (b), a ceramic multilayer wiring substrate 1304 on which the semiconductor bare chip 1301 is mounted, a first uncured formed in a plate shape
の混合物1311とを位置合わせして重ね、加圧することにより、半導体ベアチップ1301を第1の混合物1 Mixture 1311 and the overlapped by aligning the, by pressurizing the mixture 1 of a semiconductor bare chip 1301 first
311に埋設する。 Embedded in the 311.

【0226】次に、図13(c)に示すように、第1の混合物1311に配線パターン1303へ至る貫通孔を形成し導電性物質を注入することにより、インナービア1312を形成する。 [0226] Next, as shown in FIG. 13 (c), by injecting a first mixture 1311 formed conductive material through holes reaching the wiring patterns 1303, to form the inner via 1312.

【0227】次に、図13(d)に示すように、樹脂フィルム等の離型キャリア1311上に配線パターン13 [0227] Next, as shown in FIG. 13 (d), the wiring on the release carrier 1311 such as a resin film pattern 13
08を形成し、この離型キャリア1311を第1の混合物1311へ重ねて加熱加圧し、配線パターン1308 08 is formed, by heating and pressing repeatedly the release carrier 1311 to the first mixture 1311, the wiring pattern 1308
を第1の混合物1311へ埋設する。 Embedding the to first mixture 1311. そして、離型キャリア1311を剥離することにより、図13(e)に示すように、回路部品内蔵モジュールが完成する。 Then, by peeling off the mold release carrier 1311, as shown in FIG. 13 (e), to complete the circuit component built-in module.

【0228】この回路部品内蔵モジュールは、セラミック多層配線基板1304を採用したことにより、セラミックが有する優れた高周波特性及び機能を併せ持つRF [0228] The circuit component built-in module, by employing a ceramic multilayer wiring substrate 1304, RF having both excellent high-frequency properties and functions with ceramics
モジュールとして機能する。 To function as a module.

【0229】また、図14に示すように、図13(e) [0229] Further, as shown in FIG. 14, FIG. 13 (e)
に示したように完成した回路部品内蔵モジュールにおいて、セラミック多層配線基板1304の表層の配線パターン(図示せず)に、インダクタ、抵抗、またはコンデンサ等の受動部品1401等を接続し、これらを樹脂層1402内に封止した構成とすることもできる。 In the circuit component built-in module completed as shown in the surface layer of the wiring pattern of the ceramic multilayer wiring substrate 1304 (not shown), an inductor, resistor, or to connect the passive component 1401 such as a capacitor, these resin layers It may be configured by sealing in 1402. なお、 It should be noted that,
樹脂層1402の表面を平坦にすることにより、マウント性に優れた回路部品内蔵モジュールを実現できる。 By flattening the surface of the resin layer 1402, it is possible to realize a circuit component built-in module having excellent mounting property. なお、樹脂1402の代わりにレジストを用いることも可能である。 It is also possible to use a resist in place of the resin 1402.

【0230】本実施形態の回路部品内蔵モジュールは、 [0230] circuit component built-in module of the present embodiment,
半導体ベアチップ1301と接続された配線パターン1 A wiring pattern connected to the semiconductor bare chip 1301 1
303および接続バンプ1302が、セラミック多層配線基板1304と、第1の混合物1311または第2の混合物1310との間に拘束された構造であるので、接続が安定し、熱サイクル等の信頼性試験に対しても高い性能を示す。 303 and the connecting bumps 1302, a ceramic multilayer wiring substrate 1304, since it is constrained structure between the first mixture 1311 or second mixture 1310, the connection is stable and the reliability tests of thermal cycling such as also for showing high performance.

【0231】なお、本実施形態では、多層配線基板としてセラミック多層配線基板を例示したが、用途によっては、セラミック多層配線基板の代わりに、FR−4等の樹脂基板を用いても構わない。 [0231] In the present embodiment has exemplified a ceramic multilayer wiring substrate as a multilayer wiring substrate in some applications, instead of the ceramic multi-layer wiring board, may be a resin substrate such as FR-4. また、回路部品として半導体ベアチップを例示したが、その他の能動部品または受動部品を用いても構わない。 Although exemplified semiconductor bare chip as a circuit component, may be used other active components or passive components.

【0232】さらに、本実施形態では、第1の混合物1 [0232] Further, in the present embodiment, the first mixture 1
311に半導体ベアチップ1301を埋設した後に、インナービア1312を形成する方法を例示したが、インナービアの形成方法はこれに限定されない。 After embedded semiconductor bare chip 1301 311, has been illustrated a method of forming a inner via 1312, the method of forming the inner via is not limited thereto. すなわち、 That is,
回路部品とインナービアとの距離が十分に確保されている設計であれば、回路部品を埋設する前に、未硬化の第1の混合物で形成された板状体に、あらかじめインナービアを形成しておいても構わない。 If design the distance between the circuit component and the inner via is sufficiently secured, the circuit before embedding the component, to the first mixture a plate-like body formed by the uncured, to form a pre inner via it may be previously. あるいは、第2の実施形態において図11(a)等に例示したような孔あきの離型キャリアを用いれば、配線パターンを埋め込むときに余剰な第1の混合物がこの孔から排出され、インナービアや配線パターンの歪み量を低減することができる。 Alternatively, by using FIG. 11 (a) apertured releasing carrier as illustrated in like in the second embodiment, the first mixture surplus is discharged from the hole when embedding the wiring pattern, Ya inner vias it is possible to reduce distortion of the wiring pattern.

【0233】〈第13の実施の形態〉本発明にかかる無線装置の実施の一形態について説明する。 [0233] An embodiment of a wireless device according to <thirteenth embodiment> present invention will be described.

【0234】図15に示すように、本実施形態の無線装置1500は、高周波アナログ回路1501と、ベースバンド回路1502と、アンテナ1503とを有する。 [0234] As shown in FIG. 15, the radio device 1500 of the present embodiment includes a high frequency analog circuit 1501, a baseband circuit 1502, and an antenna 1503.

【0235】高周波アナログ回路1501は、アンテナスイッチ1501a、RFフィルタ1501b、LNA [0235] high frequency analog circuit 1501, an antenna switch 1501a, RF filter 1501b, LNA
(low noise amplifier)1501c、ミキサ1501 (Low noise amplifier) ​​1501c, the mixer 1501
d、IFアンプ・A/D変換器1501e、VCO(vol d, IF amplifier · A / D converter 1501e, VCO (vol
tage controlled oscillator)1501f、PLL(phas tage controlled oscillator) 1501f, PLL (phas
e-looked loop)1501g、IFアンプ・D/A変換器1501i、およびパワーアンプ1501hからなる。 e-looked loop) 1501g, IF amplifier · D / A converters 1501I, and consists of a power amplifier 1501H.
ベースバンド回路1502は、ベースバンド変調や誤り訂正等のディジタル信号処理を行う。 The baseband circuit 1502, performs baseband modulation or digital signal processing such as error correction.

【0236】本無線装置において、高周波アナログ回路1501の各回路部品を、第1ないし第12の実施の形態で説明した回路部品内蔵モジュールにより構成することができる。 [0236] In the present wireless device, the circuit components of the high frequency analog circuit 1501 may be composed of a circuit component built-in module described in the first to twelfth embodiments. 特に、第11または第12の実施の形態で説明した、セラミック多層配線基板を有するRFモジュールを用いれば、セラミックの優れた高周波特性により、高性能な無線装置を実現できる。 In particular, described in the eleventh or twelfth embodiments, the use of the RF module having a ceramic multilayer wiring substrate, the excellent high-frequency properties of the ceramic can be realized a high-performance wireless apparatus.

【0237】なお、例えばVCO1501fとPLL1 [0237] It should be noted, for example VCO1501f and PLL1
501gとの組み合わせのような複数の回路部品を、一つのモジュールに内蔵することもできる。 A plurality of circuit components, such as the combination of 501 g, can be incorporated into a single module. 集積度を上げることにより、最大限、高周波アナログ回路1501全体を、一つの回路部品内蔵モジュールとして構成することも可能である。 By increasing the degree of integration, maximum, the entire high-frequency analog circuit 1501, can be configured as one circuit component built-in module.

【0238】以下、具体的実施例を挙げて本発明をさらに詳細に説明する。 [0238] Hereinafter, a more detailed description of the present invention by way of specific examples.

【0239】(実施例1)本実施例においては、本発明の回路部品内蔵モジュールを作製する際の、無機フィラーと熱硬化性樹脂とを含む2種類の混合物からなる電気絶縁性基板の作製方法の一例について説明する。 [0239] Example 1 In this example, the circuit of making the component built-in module, a manufacturing method of two types consisting of a mixture of electrically insulating substrate containing an inorganic filler and a thermosetting resin of the present invention An example of the will be described.

【0240】本実施例においては、主として下記(表1)に示す配合組成により、電気絶縁性基板を構成する第1の混合物を作製した。 [0240] In this embodiment, according to the formula shown in predominantly below (Table 1), to prepare a first mixture forming an electrically insulating substrate. 尚、下記(表1)中、試料番号1は比較例を示している。 Incidentally, in the following (Table 1) Sample No. 1 shows a comparative example.

【0241】 [0241]

【表1】 [Table 1]

【0242】本実施例においては、液状エポキシ樹脂として、日本ペルノックス(株)製のエポキシ樹脂(WE [0242] In this embodiment, as the liquid epoxy resin, Nippon Pelnox Ltd. Epoxy resin (WE
−2025)を用いた。 -2025) was used. また、フェノール樹脂として、 In addition, as a phenol resin,
大日本インキ(株)製のフェノライト(VH4150) Dainippon Ink Co., Ltd. of phenol light (VH4150)
を用いた。 It was used. また、シアネート樹脂として、旭チバ(株) Further, as a cyanate resin, Asahi Chiba Co.
製のシアネート樹脂(AroCy、M−30)を用いた。 Ltd. cyanate resin (AroCy, M-30) was used. また、添加物としてカーボンブラック又は分散剤を加えた。 Furthermore, addition of carbon black or a dispersant as an additive.

【0243】電気絶縁性基板を構成する第1の混合物を作製するに際して、まず、上記(表1)の組成で混合されたペースト状の混合物を、所定量だけ離型フィルム上に滴下する。 [0243] In preparing a first mixture constituting the electrically insulating substrate, first, the (Table 1) pasty mixture that is mixed with the composition of is added dropwise to a predetermined amount release film. このペースト状の混合物は、無機フィラーと液状の熱硬化性樹脂とを攪拌混合機によって10分程度混合して作製した。 The paste mixture of a thermosetting resin of an inorganic filler and a liquid was prepared by mixing about 10 minutes by the stirring mixer. 使用した攪拌混合機は、所定の容量の容器に無機フィラーと液状の熱硬化性樹脂とを投入し、容器自身を回転させながら公転させるものであり、 Stirring mixer used is an inorganic filler and a liquid thermosetting resin was charged into a container of predetermined capacity, which revolving while rotating the container itself,
混合物の粘度が比較的高くても十分な分散状体が得られる。 The viscosity of the mixture be relatively high enough dispersion-like body is obtained. 離型フィルムとしては、厚み75μmのポリエチレンテレフタレートフィルムの表面にシリコンによる離型処理を施したものを用いた。 The release film used was subjected to a releasing treatment with silicon on the surface of a polyethylene terephthalate film having a thickness of 75 [mu] m.

【0244】次いで、離型フィルム上のペースト状の混合物にさらに離型フィルムを重ね、加圧プレスによって厚さ200μmとなるようにプレスして、板状の混合物を得た。 [0244] Then, further superimposed a release film paste mixture on the release film and pressed to a thickness of 200μm by pressure press to obtain a plate-like mixture. 尚、より粘度を低下させたスラリー状の混合物を離型フィルムの上に載せ、ドクターブレード法によってシート成形しても良好な板状の混合物が得られた。 Incidentally, placed on a release film more viscosity slurry-like mixture with reduced, good plate-like mixture be formed into sheets is obtained by a doctor blade method.

【0245】次いで、電気絶縁性基板の各種特性を評価するために、その主たる第1の混合物の板状体の硬化物を作製した。 [0245] Then, in order to evaluate various properties of the electrically insulating substrate, to produce a cured product of the plate-like body of the main first mixture.

【0246】硬化物は、50kg/cm 2の圧力で加圧しながら170℃の温度で加熱し、その後、耐熱性離型フィルムを剥離することによって得られる。 [0246] cured product is heated at a temperature of 170 ° C. under a pressure of 50 kg / cm 2, then is obtained by peeling off the heat-resistant release film.

【0247】この第1の混合物の板状体の硬化物からなる電気絶縁性基板を所定の寸法に加工して、熱伝導度、 [0247] In processing the first electrically insulating substrate comprising the cured product of the plate-like body of a mixture of a predetermined size, thermal conductivity,
線熱膨張係数などを測定した。 It was measured and the coefficient of linear thermal expansion. 熱伝導度は、10mm角に切断した試料の表面を加熱ヒーターに接触させて加熱し、接触加熱部分の温度と反対面の温度を測定し、熱の伝わり方から計算によって求めた。 Thermal conductivity, contacting the surface of the sample cut into 10mm angle heater and heated, the temperature of the temperature on the opposite surface of the contact heating portion was measured, was determined by calculation from the heat of the transmitted way. 線膨張係数は、室温から140℃まで温度上昇させた場合の試料の寸法変化を測定し、その寸法変化の平均値から求めた。 Linear expansion coefficient measures the dimensional change of the sample when increased in temperature to 140 ° C. from room temperature, was determined from the mean value of the dimensional change. 絶縁耐圧は、第1の混合物の板状体の硬化物からなる電気絶縁性基板の厚み方向にAC電圧を印加した場合の絶縁耐圧を求め、それを単位厚み当たりのものに換算して求めた。 Breakdown voltage determines the breakdown voltage in the case of applying an AC voltage to the first direction of thickness of the electrically insulating substrate comprising the cured product of the plate-like body of a mixture of was obtained by conversion it to that per unit thickness .

【0248】上記(表1)に示すように、上記の方法で作製された第1の混合物からなる電気絶縁性基板は、無機フィラーとしてAl 23を用いた場合には、従来のガラスエポキシ基板(熱伝導度0.2W/m・K〜0.3 [0248] As shown in (Table 1), the electrically insulating substrate made of a first mixture prepared by the above method, when using Al 2 O 3 as the inorganic filler, conventional glass epoxy substrate (thermal conductivity 0.2W / m · K~0.3
W/m・K)に比べて熱伝導度が約10倍以上となった。 Thermal conductivity was about 10 times higher compared to W / m · K). また、Al 23の量を85重量%以上とすることにより、熱伝導度を2.8W/m・K以上とすることができた。 Further, by making the amount of Al 2 O 3 and 85 wt% or more, the thermal conductivity could be reduced to 2.8W / m · K or more. Al 23はコストが安いという利点もある。 Al 2 O 3 is also an advantage that the cost is cheap.

【0249】また、無機フィラーとして非晶質SiO 2 [0249] Further, the amorphous SiO 2 as an inorganic filler
を用いた場合には、線膨張係数がシリコン半導体(線膨張係数3×10 -6 /℃)により近くなった。 In the case of using the linear expansion coefficient becomes closer to a silicon semiconductor (a linear expansion coefficient of 3 × 10 -6 / ℃). 従って、無機フィラーとして非晶質SiO 2を用いた電気絶縁性基板は、半導体を直接実装するフリップチップ用の基板として望ましい。 Thus, electrically insulating substrate using the amorphous SiO 2 as the inorganic filler, preferable as a substrate for flip-chip mounted directly to semiconductor.

【0250】また、無機フィラーとしてSiO 2を用いた場合には、比誘電率が3.4〜3.8と低い電気絶縁性基板が得られた。 [0250] In the case of using SiO 2 as the inorganic filler, the dielectric constant is obtained is lower electrically insulating substrate and from 3.4 to 3.8. SiO 2は比重が小さいという利点もある。 SiO 2 is also advantageous in that specific gravity is small. 無機フィラーとしてSiO 2を用いた回路部品内蔵モジュールは、携帯電話などの高周波用モジュールとして望ましい。 Circuit component built-in module with SiO 2 as the inorganic filler, desirably a high frequency module such as a cellular phone.

【0251】また、無機フィラーとしてBNを用いた場合には、熱伝導が高く線膨張係数が小さい電気絶縁性基板が得られた。 [0251] In the case of using BN as the inorganic filler has a high coefficient of linear expansion thermal conductivity is small electrically insulating substrate obtained.

【0252】上記(表1)の比較例(試料番号1)に示すように、無機フィラーとして60重量%のAl 23を用いた場合を除いて、電気絶縁性基板の絶縁耐圧は10 [0252] The above, as shown in Comparative Examples (Table 1) (Sample No. 1), except when using the 60 wt% Al 2 O 3 as the inorganic filler, the dielectric strength of the electrical insulating substrate 10
kV/mm以上であった。 It was kV / mm or more. 電気絶縁性基板の絶縁耐圧は、電気絶縁性基板の主成分である第1の混合物の材料である無機フィラーと熱硬化性樹脂との接着性の指標となる。 The breakdown voltage of the electrically insulating substrate is made of an adhesive of the index between the inorganic filler and a thermosetting resin which is the material of the first mixture, the main component of the electrically insulating substrate. すなわち、無機フィラーと熱硬化性樹脂との接着性が悪い場合には、その間に微小な隙間が生じて絶縁耐圧が低下する。 That is, when the adhesion between the inorganic filler and the thermosetting resin is poor, lowers the dielectric strength occurs a minute gap therebetween. このような微小な隙間は回路部品内蔵モジュールの信頼性の低下を招く。 Such small gap leads to reduced reliability of the circuit component built-in module. 一般に、絶縁耐圧が1 In general, the breakdown voltage of 1
0kV/mm以上であれば、無機フィラーと熱硬化性樹脂との接着性が良好であると判断することができる。 If 0 kV / mm or more, adhesion between the inorganic filler and a thermosetting resin can be determined to be good. 従って、無機フィラーの量は70重量%以上であるのが望ましい。 Therefore, the amount of the inorganic filler is desirably 70 wt% or more.

【0253】尚、熱硬化性樹脂の含有量が低い場合には、電気絶縁性基板の強度が低下するため、熱硬化性樹脂は4.8重量%以上であるのが望ましい。 [0253] Incidentally, when the content of the thermosetting resin is low, the strength of the electrically insulating substrate is lowered, the thermosetting resin is desirably 4.8 wt% or more.

【0254】(実施例2)本実施例においては、上記第5の実施の形態で説明した方法によって回路部品内蔵モジュールを作製した場合について説明する。 [0254] In Example 2 In this example, the case of manufacturing a circuit component built-in module by the method described in the fifth embodiment.

【0255】本実施例で使用した第1の混合物の組成は、Al 23 (昭和電工(株)製AS−40、平均粒子径12μm)が90重量%、液状エポキシ樹脂(日本レック(株)製、EF−450)が9.5重量%、カーボンブラック(東洋カーボン(株)製)が0.2重量%、 [0255] The composition of the first mixture used in this example, Al 2 O 3 (manufactured by Showa Denko KK AS-40, average particle size 12 [mu] m) is 90 wt%, the liquid epoxy resin (Nippon Rec (strain ) made, EF-450) is 9.5% by weight, carbon black (manufactured by Toyo carbon Co., Ltd.) 0.2% by weight,
カップリング剤(味の素(株)製、チタネート系、46 Coupling agent (Ajinomoto Co., Ltd., titanate, 46
B)が0.3重量%である。 B) is 0.3 wt%.

【0256】上記材料を上記実施例1と同様の条件で処理することにより、未硬化状態の板状体(厚み400μ [0256] By the above material is treated with the same conditions as those in Example 1, an uncured plate member (thickness 400μ
m)を作製した。 m) was prepared.

【0257】一方、主面用及びその反対面用として、離型キャリア用銅箔の上に厚さ8μmの銅箔配線パターンを形成する。 [0257] On the other hand, for the principal surface and the opposite surface thereof, to form a copper foil wiring pattern having a thickness of 8μm on the copper foil for the release carrier. この場合、L/S(ライン/スペース)が75μm/75μmのファインパターンを採用し、厚さ8μmの銅箔上に配線パターンを露光、現像、エッチングして形成した。 In this case, L / S (line / space) adopts a fine pattern of 75 [mu] m / 75 [mu] m, exposing a wiring pattern on a copper foil having a thickness of 8 [mu] m, the developer was formed by etching. 配線パターンに用いる銅箔の厚みは、 The thickness of the copper foil used for the wiring pattern,
3μmから20μmの範囲で用途に応じて使い分けられる。 And it may vary depending on the use of a range from 20 [mu] m 3 [mu] m.

【0258】主面用の銅箔配線パターンは、その片面が粗化されており、粗化した面に導電性接着剤を塗布して、半導体素子をフリップチップボンディングし(図2 [0258] Copper foil wiring pattern for the main surface, the is one surface is roughened, by applying a conductive adhesive to the roughened surface, the semiconductor device flip-chip bonded (FIG. 2
(a)参照)、銅箔の粗化面が板状体側となるように板状体に重ねた。 (A) refer), the roughened surface of the copper foil was superimposed on the plate-like body such that the plate-shaped side. 反対面側の離型キャリアには、チップコンデンサを実装した。 The release carrier of the opposite surface side, mounting the chip capacitor.

【0259】半導体素子をフリップチップボンディングし、銅箔の粗化面が板状体側となるように板状体に重ねる前に、第2の混合物からなる封止樹脂を、半導体素子と配線パターンを接続する全ての配線パターン及び半導体素子と配線パターンとの隙間を埋めるように注入した。 [0259] The semiconductor device is flip-chip bonding, before roughened surface of the copper foil overlaid on the plate-like body such that the plate-shaped side, the sealing resin made of the second mixture, the semiconductor element wiring pattern It was injected to fill the gap all the wiring pattern and the semiconductor element to be connected to the wiring pattern. 封止樹脂として用いる第2の混合物としては、無機フィラーの材料の選定によって熱膨張係数が調整されたものを用いた。 The second mixture for use as a sealing resin, the thermal expansion coefficient by the choice of the inorganic filler material is used as the adjusted. 本実施例においては、熱膨張係数の小さい溶融SiO 2が80%、熱膨張係数の比較的大きい結晶SiO 2粉末が20%の割合で構成されたSiO 2 :7 In this embodiment, a small molten SiO 2 is 80% coefficient of thermal expansion, SiO relatively large crystals SiO 2 powder thermal expansion coefficient is constituted in a proportion of 20% 2: 7
0重量%と、熱硬化性樹脂:30重量%とを混合した封止樹脂を用いた。 0% by weight, a thermosetting resin: using 30 wt% and a sealing resin mixed with.

【0260】具体的な封止方法は、以下のとおりである。 [0260] Specific sealing method is as follows. すなわち、70℃に加熱したホットプレートを傾け、そのホットプレート上に、前記半導体素子を実装した銅箔配線パターンを有する離型キャリアを設置した後、半導体素子と配線パターンとの間に注射器によって徐々に封止樹脂を注入した。 That is, tilting the hot plate heated to 70 ° C., in the hot plate, after the setting of the release carrier having a copper foil wiring pattern which implements the semiconductor device, gradually by syringe between the semiconductor element and the wiring pattern It was injected sealing resin. 数十秒程度で半導体素子と配線パターンとの間に封止樹脂を注入することができた。 It was possible to inject a sealing resin between the semiconductor element and the wiring pattern in several tens of seconds. また、配線パターン上も簡単に覆うことできた。 In addition, it can also easily be covered on the wiring pattern. 熱硬化性樹脂(封止樹脂)としては、一液性のエポキシ樹脂を用いた。 The thermosetting resin (sealing resin), was used one-component epoxy resin. チップコンデンサの周りも同様に上記封止樹脂で覆った。 Similarly around the chip capacitor was covered with the sealing resin. そして、150℃の温度で2時間にわたって加熱して、封止樹脂を硬化させた。 Then, by heating for 2 hours at a temperature of 0.99 ° C., to cure the sealing resin.

【0261】この封止樹脂の線膨張係数は、半導体素子と第1の混合物との中間程度の110ppm/℃であったため、熱衝撃の緩和層として有効に機能した。 [0261] the linear expansion coefficient of the sealing resin, because it was intermediate between 110 ppm / ° C. between the semiconductor element and the first mixture, to function effectively as a relaxation layer thermal shock.

【0262】半導体素子をフリップチップボンディングし、銅箔の粗化面が板状体側となるように板状体に重ねた後、熱プレス機によってプレス温度70℃、圧力10 [0262] The semiconductor device is flip-chip bonding, after superposed on the plate-like body as the roughened surface of the copper foil is a plate-shaped side, pressing temperature 70 ° C. by a heat pressing machine, pressure 10
kg/cm 2で15分間加熱加圧処理を施した。 It was subjected to heating and pressing for 15 minutes at kg / cm 2. 硬化温度よりも低い温度での加熱により、板状体中の熱硬化性樹脂が軟化するため、半導体素子が板状体に容易に埋設した。 By heating at a temperature lower than the curing temperature, the thermosetting resin in the plate body is softened, the semiconductor device was easily buried in the plate-like body. 尚、埋設時に板状体を構成する第1の混合物が大幅に流動したが、配線パターンの歪みや断線は生じなかった。 Although first mixture constituting the plate-like body when embedded is greatly fluidized, distortion or breakage of the wiring pattern did not occur.

【0263】一方、比較例として、ポリプロピレンからなる粘着性離型キャリア上に配線パターンを形成して半導体チップを実装し、第2の混合物で構成された封止樹脂によって半導体チップと配線パターンとの接続部のみを封止したものを、同様に熱プレス機によって板状体に埋設したところ、配線パターンの一部断線や歪みが発生した。 [0263] On the other hand, as a comparative example, by forming a wiring pattern on the adhesive peeling on a carrier consisting of polypropylene by mounting a semiconductor chip, the semiconductor chip and the wiring pattern by a sealing resin comprised of a second mixture of those sealed connections only part, was embedded in the plate-shaped body by the same heat press machine, partially broken or distortion of the wiring pattern has occurred.

【0264】以上の結果から、金属箔からなる離型キャリアは、ポリプロピレンのような有機フィルムと異なり、基板シートの伸びに伴う変形を抑制できること、さらに配線パターンを第2の混合物からなる封止樹脂によって被覆することにより、埋設時に配線パターンを保護できることが分かる。 [0264] From the above results, the release carrier made of metal foil, unlike the organic film such as polypropylene, can be suppressed deformation accompanying the elongation of the substrate sheet, sealing resin further comprising a wiring pattern from the second mixture by coating by, it can be seen that protect the wiring pattern when burying.

【0265】次いで、インナービアホールの位置に対応する配線パターンの位置をX線を用いる方法等により認識させた後、その位置に炭酸ガスレーザーを用いてインナービアホール接続するための貫通孔(直径0.15m [0265] Then, after the position of the wiring pattern corresponding to the position of the inner via hole is recognized by a method using X-rays, through holes (diameter for inner-via-hole connection using a carbon dioxide laser to its position 0. 15m
m)を形成した(図5(e)参照)。 m) was formed reference (FIG. 5 (e)).

【0266】比較例として、予め板状体にインナービアホール用貫通孔を形成した後、半導体チップを埋設した半導体内包モジュールを作製したところ、前記貫通孔が板状体を構成する第1の混合物の流動に伴って圧迫を受けて、インナービアホールの形状が歪んだり、その形成位置が当初の設計位置からずれたりした。 [0266] As a comparative example, pre after forming the through for IVH hole in the plate-like body, were manufactured semiconductor encapsulating module with embedded semiconductor chip, the through hole is in the first mixture forming the plate-like body in response to compression along with the flow, distorted shape of the inner via hole, the formation position is shifted or the original design positions. その結果、インナービアと配線パターンとの接続に不具合が生じた。 As a result, a problem occurs in connection with the inner vias and the wiring pattern.

【0267】以上の結果から、半導体チップ等の回路部品を埋設した後に、配線パターンの認識を利用してレーザー加工を行う方法を採用すれば、精度の高い多層回路基板モジュールを作製できることが分かる。 [0267] From the above results, after embedded circuit components such as semiconductor chips, by adopting a method of performing laser processing using a recognition of the wiring pattern, it can be seen that can be manufactured with high precision multi-layer circuit board module.

【0268】前記貫通孔に、導電性樹脂組成物をスクリーン印刷法によって充填した(図5(f)参照)。 [0268] was filled in the through hole, the conductive resin composition by a screen printing method (see FIG. 5 (f)). この導電性樹脂組成物は、球状の銅粒子85重量%と、ビスフェノールA型エポキシ樹脂(油化シェルエポキシ製、 The conductive resin composition, 85 wt% spherical copper particles and a bisphenol A type epoxy resin (Yuka Shell Epoxy Ltd.,
エピコート828)3重量%と、グルシジルエステル系エポキシ樹脂(東都化成製、YD−171)9重量% Epikote 828) 3% by weight, glycidyl ester type epoxy resin (manufactured by Tohto Kasei, YD-171) 9 wt%
と、アミンアダクト硬化剤(味の素製、MY−24)3 If, amine adduct curing agent (manufactured by Ajinomoto Co., MY-24) 3
重量%とを混練して作製した。 It was prepared by kneading a weight percent.

【0269】次いで、予め銅箔離型キャリア上に形成したチップコンデンサに、熱プレス機によってプレス温度170℃、圧力10kg/cm 2 、プレス時間30分で加熱加圧処理を施した。 [0269] Then, the chip capacitor was formed in advance on DohakuHanare type carrier, the press temperature 170 ° C. by a heat pressing machine, pressure 10 kg / cm 2, it was subjected to heating and pressing treatment at a press time of 30 minutes. チップコンデンサは半導体チップと比較して遙かに体積が小さいため、さらに容易に埋設することができ、かつ、既に形成してあるインナービアホールも殆ど形状が歪まなかった。 The chip capacitor for volume much as compared with the semiconductor chip is small, more easily can be embedded, and did not almost distorted shape inner via holes are already formed. 今回の加熱により、板状体中のエポキシ樹脂及び導電性樹脂組成物中のエポキシ樹脂が硬化し、半導体素子及びチップコンデンサと銅箔配線パターンとが機械的に強固に接続された。 With this heat, cured epoxy resins and epoxy resin of the conductive resin composition in the plate-like body, a semiconductor element and a chip capacitor and the copper foil wiring pattern is mechanically rigidly connected.
また、この加熱により、導電性樹脂組成物と銅箔配線パターンとが電気的(インナービア接続)、機械的に接続された。 Further, by this heating, the conductive resin composition and a copper foil wiring pattern electrically (inner via connection) and mechanically connected.

【0270】次いで、板状体から離型キャリア用銅箔を剥離した(図5(j)参照)。 [0270] Then, it was peeled off the copper foil for the release carrier from the plate-like body (see FIG. 5 (j)). 離型キャリア用銅箔は、 The copper foil for release carriers,
上記加熱温度以上の耐熱性がある。 There are more heat resistant the heating temperature. また、銅箔配線パターンの粗化された面は板状体及びインナービアと接着し、光沢面は離型キャリア用銅箔と接着している。 Also, roughened surface of the copper foil wiring pattern is bonded to the plate-like body and the inner via, glossy surface is bonded to the copper foil for the release carrier. 従って、板状体及びインナービアと銅箔配線パターンとの接着強度は、離型キャリア用銅箔と銅箔配線パターンとの接着強度よりも大きい。 Therefore, the adhesive strength between the plate member and the inner via and the copper foil wiring pattern is greater than the adhesive strength between the copper foil and the copper foil wiring pattern release carrier. このため、離型キャリア用銅箔のみを剥離することができる。 Therefore, it is possible to peel only the copper foil for the release carrier. 最後に、評価用取りだし電極を除く配線部分領域を、レジストで覆い、配線パターンを十分に拘束できる形態にした。 Finally, the wiring portion region except for the electrode removed for evaluation, covered with a resist, and a form that can sufficiently restrain the wiring pattern.

【0271】以上の工程により、回路部品内蔵モジュールが作製された。 [0271] Through the above process, it was prepared a circuit component built-in module.

【0272】まず、離型キャリア上に実装された状態の半導体素子のバンプの接続抵抗、及びチップコンデンサの容量を測定し、基板(板状体)に埋め込んだ後のそれぞれの測定値と比較した。 [0272] First, bumps in the connection resistance of the semiconductor element in a state of being mounted on a release carrier, and measuring the capacitance of the chip capacitor, and compared to the respective measurement values ​​after implantation in the substrate (plate-like body) . その結果、バンプと接続された配線パターン端子で測定した接続抵抗は、埋め込む前の測定値:40mΩとほぼ同じで変化していないことが確認できた。 As a result, connection resistance was measured with the wiring pattern terminals connected to the bumps, measured value before embedding: be not changed substantially identical was confirmed and 40m. 同様に、チップコンデンサの容量特性も損なわれず変化していないことが確認できた。 Similarly, it is not changed without also compromising the capacity characteristics of the chip capacitor was confirmed.

【0273】次いで、作製された回路部品内蔵モジュールの信頼性を評価するために、半田リフロー試験及び温度サイクル試験を行った。 [0273] Then, in order to evaluate the reliability of the fabricated circuit component built-in module was subjected to solder reflow test and a temperature cycle test. 半田リフロー試験は、ベルト式リフロー試験機を使い、最高温度260℃で10秒のサイクルを10回繰り返すことによって行った。 Solder reflow test, use a belt type reflow test machine, a cycle of 10 seconds at a maximum temperature of 260 ℃ was carried out by repeating 10 times. 温度サイクル試験は、125℃の温度で30分間保持した後に、−60℃の温度で30分間保持する工程を200サイクル繰り返すことによって行った。 Temperature cycle test, after holding at a temperature of 125 ° C. 30 minutes, followed by repeating the step of maintaining a temperature of -60 ° C. 30 min 200 cycles.

【0274】半田リフロー試験及び温度サイクル試験のいずれにおいても、本実施例の回路部品内蔵モジュールにはクラックが発生せず、超音波探傷装置を用いても特に異常は認められなかった。 [0274] In any of the solder reflow test and a temperature cycle test, the circuit component built-in module of the present embodiment does not crack occurs, particularly abnormality using an ultrasonic flaw detector was observed. この結果から、半導体素子、チップコンデンサ及び電気絶縁性基板は強固に接着していることが分かる。 From this result, a semiconductor device, a chip capacitor and electrically insulating substrate is seen to strongly adhered. また、導電性樹脂組成物によるインナービア接続の抵抗値も、試験開始前後で殆ど変化がなかった。 The resistance of the inner via connection by the conductive resin composition also had little change before and after the start of the test.

【0275】なお、本実施例では、レジストを用いて主面に形成された配線パターンを拘束しているが、封止樹脂(アンダーフィル、エポキシ樹脂にシリカを分散させたもの)で覆う構造にしても、十分な信頼性を有している事が認められた。 [0275] In this embodiment, although constrain the wiring pattern formed on the main surface using a resist, a structure covered with a sealing resin (underfill, obtained by dispersing silica in an epoxy resin) also, it was found to have sufficient reliability.

【0276】一方、レジスト、あるいは封止樹脂で配線パターンを覆わない構造の回路部品内蔵モジュールの場合は、温度サイクル試験中に、バンプ接続抵抗が10倍以上になる箇所が数カ所発生し、拘束層の有効性が認められた。 [0276] On the other hand, resist or in the case of the circuit component built-in module of the structure does not cover the wiring pattern with a sealing resin, during the temperature cycle test, locations bump connection resistance becomes more than 10 times to several places occur, constraining layer effectiveness was observed of.

【0277】(実施例3)本実施例においては、上記第6の実施の形態で説明した方法によって回路部品内蔵モジュールを作製した場合について説明する。 [0277] Example 3 In this example, the case of manufacturing a circuit component built-in module by the method described in the sixth embodiment.

【0278】本実施例においては、回路部品として半導体素子とチップ部品とを用いた。 [0278] In this embodiment, using the semiconductor device and the chip component as a circuit component.

【0279】本実施例で使用した第1の混合物の組成は、Al 23 (昭和電工(株)製AS−40、平均粒子径12μm)が90重量%、液状エポキシ樹脂(日本レック(株)製、EF−450)が9.5重量%、カーボンブラック(東洋カーボン(株)製)が0.2重量%、 [0279] The composition of the first mixture used in this example, Al 2 O 3 (manufactured by Showa Denko KK AS-40, average particle size 12 [mu] m) is 90 wt%, the liquid epoxy resin (Nippon Rec (strain ) made, EF-450) is 9.5% by weight, carbon black (manufactured by Toyo carbon Co., Ltd.) 0.2% by weight,
カップリング剤(味の素(株)製、チタネート系、46 Coupling agent (Ajinomoto Co., Ltd., titanate, 46
B)が0.3重量%である。 B) is 0.3 wt%.

【0280】まず、上記組成で混合された粘土状の第1 [0280] First, a first form of clay mixed with the composition
の混合物を、所定重量だけ離型フィルム上に滴下する。 The mixture is added dropwise to a predetermined weight by a release film on the.
この場合、板状体への加工は行わない。 In this case, it not performed the processing to the plate member.

【0281】一方、主面用及びその反対面用として、例えば、有機層からなる剥離層付き離型キャリア用銅箔の上に厚さ18μmの銅箔配線パターンを形成する。 [0281] On the other hand, for the principal surface and the opposite surface thereof, for example, to form the thickness 18μm of the copper foil wiring pattern on the copper foil for a release layer with a release carrier comprising an organic layer. この場合、L/Sが75μm/75μmのファインパターンを採用し、厚さ18μmの銅箔上に配線パターンを露光、現像、エッチングして形成した。 In this case, L / S is adopted fine pattern of 75 [mu] m / 75 [mu] m, exposing the wiring pattern to a thickness 18μm copper foil, developed to form by etching.

【0282】主面用の銅箔配線パターンは、その片面が粗化されており、粗化した面に導電性接着剤を塗布して、半導体素子をフリップチップボンディングし(図6 [0282] Copper foil wiring pattern for the main surface, the is one surface is roughened, by applying a conductive adhesive to the roughened surface, the semiconductor device flip-chip bonded (FIG. 6
(a)参照)、銅箔配線パターンの粗化面が板状体側となるように板状体に重ねた。 (A) refer), the roughened surface of the copper foil wiring pattern superimposed on the plate-like body such that the plate-shaped side. 反対面側の離型キャリアには、チップコンデンサを実装した。 The release carrier of the opposite surface side, mounting the chip capacitor.

【0283】半導体素子をフリップチップボンディングし、銅箔配線パターンの粗化面が板状体側となるように板状体に重ねる前に、第2の混合物からなる封止樹脂を、半導体素子と配線パターンを接続する接続部にその隙間を埋めるように注入した。 [0283] The semiconductor device is flip-chip bonding, before roughened surface of the copper foil wiring pattern superimposed on the plate-like body such that the plate-shaped side, the sealing resin made of the second mixture, the semiconductor element and the wiring It was injected to fill the gap in the connection portion for connecting the pattern. 封止樹脂として用いる第2の混合物としては、無機フィラーの材料の選定によって熱膨張係数が調整されたものを用いた。 The second mixture for use as a sealing resin, the thermal expansion coefficient by the choice of the inorganic filler material is used as the adjusted. 本実施例においては、熱膨張係数の小さい溶融SiO 2が80%、熱膨張の比較的大きい結晶SiO 2粉末が20%の割合で構成されたSiO 2 :70重量%と、熱硬化性樹脂:3 In this embodiment, a small molten SiO 2 is 80% coefficient of thermal expansion, SiO 2 relatively large crystals SiO 2 powder thermal expansion is configured at a ratio of 20%: 70% by weight and a thermosetting resin: 3
0重量%とを混合した封止樹脂を用いた。 0 with wt% and a sealing resin mixed with. この場合、熱硬化性樹脂としては、一液性のエポキシ樹脂を用いた。 In this case, the thermosetting resin was used one-component epoxy resin.

【0284】具体的な封止方法は、以下のとおりである。 [0284] Specific sealing method is as follows. すなわち、70℃に加熱したホットプレートを傾け、そのホットプレート上に、前記半導体素子を実装した銅箔配線パターンを有する剥離層付き離型フィルムを設置した後、半導体素子と配線パターンとの間に注射器によって徐々に封止樹脂を注入した。 That is, tilting the hot plate heated to 70 ° C., in the hot plate, after the setting of the release film with a release layer having a copper foil wiring pattern which implements the semiconductor device, between the semiconductor element and the wiring pattern It was slowly injected sealing resin via syringe. 数十秒程度で半導体素子と配線パターンとの間に封止樹脂を注入することができた。 It was possible to inject a sealing resin between the semiconductor element and the wiring pattern in several tens of seconds.

【0285】一方、第2の混合物からなる未硬化で低粘度のシートを、ドクターブレード法によって離型フィルム上に作製した。 [0285] On the other hand, a sheet of low viscosity in the uncured made of a second mixture was prepared on a release film by a doctor blade method. 本シートで用いた第2の混合物としては、封止樹脂と同様に、熱膨張係数の小さい溶融SiO The second mixture used in this sheet, as with the sealing resin, small melting SiO thermal expansion coefficient
2が80%、熱膨張の比較的大きい結晶SiO 2粉末が2 2 80%, relatively large crystals SiO 2 powder thermal expansion 2
0%の割合で構成されたSiO 2 :80重量%と、熱硬化性樹脂:20重量%とを混合したスラリーを用いた。 0% SiO composed at the rate two eighty weight percent thermosetting resin: Using 20% by weight and the slurry was mixed for.
本シートの厚みは100μm程度に設定した。 The thickness of the sheet was set to about 100 [mu] m.

【0286】このシートを用いて上記配線パターンの全体を離型キャリアごと覆い、軽く押し付けた後、その離型キャリアを剥離して、先に注入した封止樹脂と共に1 [0286] covered by release carrier across the wiring pattern by using this sheet, after pressing lightly, was peeled off the release carrier, with a sealing resin injected into the above 1
50℃の温度で1時間にわたって加熱して硬化させた。 It was then cured by heating for 1 hour at a temperature of 50 ° C..
尚、離型キャリアは、硬化させた後に剥離しても、問題はなかった。 Incidentally, the release carrier, be peeled off after curing, was no problem.

【0287】また、チップコンデンサ周りも同様に上記封止樹脂によって覆った。 [0287] Similarly, around the chip capacitor was covered by the sealing resin. そして、150℃の温度で、 Then, at a temperature of 150 ℃,
2時間にわたって加熱して硬化させた。 It was then cured by heating for 2 hours.

【0288】この封止樹脂、封止シートに用いられた第2の混合物の線膨張係数は、半導体素子と第1の混合物の中間程度の110ppm/℃であったため、熱衝撃の緩和層として有効に機能した。 [0288] the linear expansion coefficient of the sealing resin, a second mixture used in the sealing sheet, because it was intermediate between 110 ppm / ° C. of the semiconductor element and the first mixture, effective as relaxation layer thermal shock It worked in.

【0289】次いで、剥離層付き離型キャリア用銅箔上に実装した半導体チップに、熱プレス機によってプレス温度70℃、圧力10kg/cm 2で予め作製していた粘土状の第1の混合物に15分間押し付けた(図6 [0289] Then, the semiconductor chip mounted on the release layer with the release carrier copper foil, pressing temperature 70 ° C. by a heat pressing machine, the first mixture of the pressure 10 kg / cm clay which has been previously prepared with 2 pressed for 15 minutes (FIG. 6
(c)参照)。 (C) reference).

【0290】硬化温度より低い温度での加熱により、粘土状の第1の混合物の中に半導体素子が容易に埋設された。 [0290] by heating in a lower than the curing temperature the temperature, the semiconductor element in a clay-like first mixture is easily embedded. また、埋設時に、粘土状の第1の混合物が大幅に流動したが、配線パターンの歪みや断線は全く生じなかった(図6(d)参照)。 Further, when buried, the first mixture of clayey was significantly flow, distortion or breakage of the wiring pattern did not occur at all (see FIG. 6 (d)).

【0291】以上の結果から、シート状の第2の混合物、及び粘土状の第1の混合物をそれぞれ用いることにより、容易に広い領域の配線パターンを保護することができると共に、第1の混合物の一次成形工程を省略することができ、作製工程を簡略化できることが分かる。 [0291] From the above results, the second mixture sheet, and by using a clay-like first mixture, respectively, it is possible to protect the easily wide region of the wiring pattern, the first mixture it is possible to omit the primary molding step, it can be seen that simplified manufacturing process.

【0292】次いで、インナービアホールの位置に対応する配線パターンの位置をX線を用いる方法等により認識させた後、その位置に炭酸ガスレーザーを用いてインナービアホール接続するための貫通孔(直径0.15m [0292] Then, after the position of the wiring pattern corresponding to the position of the inner via hole is recognized by a method using X-rays, through holes (diameter for inner-via-hole connection using a carbon dioxide laser to its position 0. 15m
m)を形成した(図6(e)参照)。 m) was formed reference (FIG. 6 (e)).

【0293】この貫通孔に、導電性樹脂組成物をスクリーン印刷法によって充填した(図6(f)参照)。 [0293] was filled in the through-hole, the conductive resin composition by a screen printing method (see FIG. 6 (f)). この導電性樹脂組成物は、球状の銅粒子85重量%と、ビスフェノールA型エポキシ樹脂(油化シェルエポキシ製、 The conductive resin composition, 85 wt% spherical copper particles and a bisphenol A type epoxy resin (Yuka Shell Epoxy Ltd.,
エピコート828)3重量%と、グルシジルエステル系エポキシ樹脂(東都化成製、YD−171)9重量% Epikote 828) 3% by weight, glycidyl ester type epoxy resin (manufactured by Tohto Kasei, YD-171) 9 wt%
と、アミンアダクト硬化剤(味の素製、MY−24)3 If, amine adduct curing agent (manufactured by Ajinomoto Co., MY-24) 3
重量%とを混練して作製した。 It was prepared by kneading a weight percent.

【0294】次いで、予めチップコンデンサをマウントした銅箔離型キャリアを第1の混合物に重ね、熱プレス機によってプレス温度170℃、圧力10kg/c [0294] Next, superposed copper foils release carrier has been mounted in advance chip capacitor to the first mixture, pressing temperature 170 ° C. by a heat pressing machine, pressure 10 kg / c
2 、プレス時間30分で加熱加圧処理を施した。 m 2, and subjected to heat pressure treatment at a press time of 30 minutes. チップコンデンサは半導体チップと比較して遙かに体積が小さいため、さらに容易に第1の混合物に埋設することができ、かつ、既に形成してあるインナービアホールも殆ど形状が歪まなかった。 The chip capacitor for volume much as compared with the semiconductor chip is small, more easily can be embedded in the first mixture, and did not almost distorted shape inner via holes are already formed. 今回の加熱により、板状体中のエポキシ樹脂及び導電性樹脂組成物中のエポキシ樹脂が硬化し、半導体素子及びチップコンデンサと銅箔配線パターンとが機械的に強固に接続された。 With this heat, cured epoxy resins and epoxy resin of the conductive resin composition in the plate-like body, a semiconductor element and a chip capacitor and the copper foil wiring pattern is mechanically rigidly connected. また、この加熱により、導電性樹脂組成物と銅箔配線パターンとが電気的(インナービア接続)、機械的に接続された。 Further, by this heating, the conductive resin composition and a copper foil wiring pattern electrically (inner via connection) and mechanically connected.

【0295】次いで、板状体から剥離層付き離型キャリア銅箔を剥離した(図6(j)参照)。 [0295] Then, it was peeled off the release carrier copper foil peeling layer from the plate-like body (see FIG. 6 (j)). 離型キャリア銅箔は、上記加熱温度以上の耐熱性がある。 Release carrier copper foil, there is more heat resistant the heating temperature. また、銅箔配線パターンの粗化された面は板状体及びインナービアと接着し、光沢面は離型キャリア銅箔と接着している。 Also, roughened surface of the copper foil wiring pattern is bonded to the plate-like body and the inner via, glossy surface is adhered to the release carrier copper foil. 従って、板状体及びインナービアと銅箔配線パターンとの接着強度は、離型キャリア銅箔と銅箔配線パターンとの接着強度より大きい。 Therefore, greater adhesive strength between the adhesive strength, release carrier copper foil and the copper foil wiring pattern between the plate member and the inner via and the copper foil wiring pattern. このため、離型キャリア銅箔のみを剥離することができる。 Therefore, it is possible to peel only the release carrier copper foil.

【0296】さらに、評価用取りだし電極を除く配線部分領域を、レジストで覆い、配線パターンを十分に拘束できる形態にした。 [0296] Further, a wiring portion region except for the electrode removed for evaluation, covered with a resist, and a form that can sufficiently restrain the wiring pattern.

【0297】以上の工程により、回路部品内蔵モジュールが作製された。 [0297] Through the above process, it was prepared a circuit component built-in module.

【0298】まず、離型キャリア上に実装された状態の半導体素子のバンプの接続抵抗、及びチップコンデンサの容量を測定し、基板(板状体)に埋め込んだ後のそれぞれの測定値と比較した。 [0298] First, bumps in the connection resistance of the semiconductor element in a state of being mounted on a release carrier, and measuring the capacitance of the chip capacitor, and compared to the respective measurement values ​​after implantation in the substrate (plate-like body) . その結果、バンプと接続された配線パターン端子で測定した接続抵抗は、埋め込む前の測定値:40mΩとほぼ同じで変化していないことが上記実施例2と同様に確認できた。 As a result, connection resistance was measured with the wiring pattern terminals connected to the bumps, measured value before embedding: that does not substantially change the same could be confirmed in the same manner as in Example 2 and 40m. 同様に、チップコンデンサの容量特性も損なわれず変化していないことが確認できた。 Similarly, it is not changed without also compromising the capacity characteristics of the chip capacitor was confirmed.

【0299】次いで、作製された回路部品内蔵モジュールの信頼性を評価するために、半田リフロー試験及び温度サイクル試験を行った。 [0299] Then, in order to evaluate the reliability of the fabricated circuit component built-in module was subjected to solder reflow test and a temperature cycle test. 半田リフロー試験は、ベルト式リフロー試験機を使い、最高温度260℃で10秒のサイクルを10回繰り返すことによって行った。 Solder reflow test, use a belt type reflow test machine, a cycle of 10 seconds at a maximum temperature of 260 ℃ was carried out by repeating 10 times. 温度サイクル試験は、125℃の温度で30分間保持した後に、−60℃の温度で30分間保持する工程を200サイクル繰り返すことによって行った。 Temperature cycle test, after holding at a temperature of 125 ° C. 30 minutes, followed by repeating the step of maintaining a temperature of -60 ° C. 30 min 200 cycles.

【0300】半田リフロー試験及び温度サイクル試験のいずれにおいても、本実施例の回路部品内蔵モジュールにはクラックが発生せず、超音波探傷装置を用いても特に異常は認められなかった。 [0300] In any of the solder reflow test and a temperature cycle test, the circuit component built-in module of the present embodiment does not crack occurs, particularly abnormality using an ultrasonic flaw detector was observed. この結果から、半導体素子、チップコンデンサ及び電気絶縁性基板は強固に接着していることが分かる。 From this result, a semiconductor device, a chip capacitor and electrically insulating substrate is seen to strongly adhered. また、導電性樹脂組成物によるインナービア接続の抵抗値も、試験開始前後で殆ど変化がなかった。 The resistance of the inner via connection by the conductive resin composition also had little change before and after the start of the test.

【0301】本実施例においても、半導体素子のバンプ直上の配線パターンをレジスト、封止樹脂等で拘束しない場合は、温度サイクル試験途中で、数カ所でバンプ接続抵抗の急増が認められ、拘束層の有効性が確認できた。 [0301] In this embodiment, when not restrained wiring pattern directly above the bumps of the semiconductor element resist, a sealing resin or the like, in the middle temperature cycle test, the proliferation of the bump connection resistance was observed at several places, the constraining layer effectiveness could be confirmed.

【0302】なお、本実施例では、配線パターン上にレジストを形成しているが、新たに、熱硬化性樹脂を含む多層配線層を積層しても、配線接続(層間接続を含む) [0302] In the present embodiment, although a resist on the wiring pattern (including interlayer connection) new, be laminated multilayer wiring layer including a thermosetting resin, wiring connection
において高い信頼性が認められた。 High reliability in was observed.

【0303】さらに、この構成によれば、再配線がさらに可能になるため、設計自由度が広がった。 [0303] Further, according to this configuration, since the redistribution is further possible, design freedom is widened.

【0304】(実施例4)本実施例においては、上記第10の実施の形態で説明した方法によって回路部品内蔵モジュールを作製した場合について説明する。 [0304] In Example 4 This example describes the case of manufacturing a circuit component built-in module by the method described in the embodiment of the tenth.

【0305】本実施例においては、回路部品として半導体素子とチップコンデンサとを用いた。 [0305] In this embodiment, using the semiconductor device and the chip capacitor as a circuit component.

【0306】まず、半導体素子がフリップチップボンディングされた配線パターンを備える有機系離型フィルム(ポリフェニレンサルファイト)を用意する。 [0306] First, a organic release film (polyphenylene sulfide) provided with a wiring pattern in which a semiconductor element is flip-chip bonded. ここで用いる有機系離型フィルムには、半導体素子との接続部領域に第2の混合物からなる封止樹脂を注入できる孔が穿設されている(図10(a)参照)。 The organic release film used here, holes can be injected sealing resin made of the second mixture in the connection region of the semiconductor element is drilled (see FIG. 10 (a)). 第2の混合物の構成は、上記実施例2、3と同様であり、SiO 2をフィラーとするエポキシ系熱硬化性樹脂の混合物である。 Configuration of the second mixture is the same as that of Example 2, a mixture of epoxy thermosetting resin to a SiO 2 filler.

【0307】上記封止樹脂は、半導体素子が実装されたフィルム面の反対側から注入され、短時間で半導体素子と配線パターンとの隙間を充填し、封入を完了させることができた。 [0307] the sealing resin is injected from the opposite side of the semiconductor element mounted film surface, filling the gap between the short time the semiconductor element and the wiring pattern, it was possible to complete the encapsulation. 尚、本方法によれば、フィラーの量を90 Incidentally, according to this method, the amount of filler 90
重量%まで増加させて粘度を高くしても、上記隙間を充填することができた。 Even by increasing the viscosity increasing to a weight%, it was possible to fill the gap. このことから、より半導体素子の線熱膨張係数に近い第2の混合物の封入が可能となる。 Therefore, it becomes possible inclusion of more second mixture close to the linear thermal expansion coefficient of the semiconductor element.

【0308】次いで、SiO 2フィラーが70重量%、 [0308] Then, SiO 2 filler 70 wt%,
エポキシ系熱硬化性樹脂が30重量%の割合で混合されたスラリーを作製し、第2の混合物からなる未硬化で低粘度のシートをドクターブレード法によって離型フィルム上に作製した。 To prepare an epoxy thermosetting resin is mixed in a proportion of 30% by weight slurry, a sheet was produced in low viscosity in the uncured made of a second mixture on a release film by a doctor blade method. シートの厚みは100μm程度に設定した。 The thickness of the sheet was set to about 100μm.

【0309】このシートを用いて、上記実施例3と同様に、上記配線パターンの全体を離型フィルムごと覆い、 [0309] Using this sheet, in the same manner as in Example 3, covered by a release film the whole of the wiring pattern,
軽く押し付けた後に、その離型フィルムを剥離して、先に注入した封止樹脂と共に150℃の温度で1時間にわたって加熱して硬化させた。 After pressing lightly, it was peeled off the release film was cured by heating for 1 hour at a temperature of 0.99 ° C. with the sealing resin injected earlier. 尚、離型フィルムは、硬化させた後に剥離しても、問題はなかった。 Incidentally, the release film can be peeled off after curing, was no problem.

【0310】次いで、これに、熱プレス機によってプレス温度120℃、圧力10kg/cm 2 、プレス時間3 [0310] Then, this, pressing temperature 120 ° C. by a heat pressing machine, pressure 10 kg / cm 2, pressing time 3
0分で加熱加圧処理を施した。 It was subjected to heating and pressing treatment at 0 minutes. 硬化温度よりも低い温度での加熱により、板状体中の熱硬化性樹脂が軟化するため、半導体素子等の回路部品が板状体に容易に埋設した(図10(d)参照)。 By heating at a temperature lower than the curing temperature, the thermosetting resin in the plate body is softened, the circuit components such as semiconductor devices are easily embedded in the plate-like body (see FIG. 10 (d)).

【0311】この板状体を数個作製し、複数個の板状体と銅箔配線パターンとを位置合わせして重ねた。 [0311] The plate body several prepared were overlapped and aligned with the plurality of plate-like body and a copper foil wiring pattern.

【0312】次いで、これに、熱プレス機によってプレス温度175℃、圧力50kg/cm 2 、プレス時間6 [0312] Then, this, pressing temperature 175 ° C. by a heat pressing machine, pressure 50 kg / cm 2, pressing time 6
0分で加熱加圧処理を施した。 It was subjected to heating and pressing treatment at 0 minutes. この加熱加圧処理により、回路部品が埋設された複数の板状体と銅箔配線パターンとが一体となり、1つの板状体が形成された。 This heating and pressing treatment, a plurality of plate-like body and a copper foil wiring pattern circuit component is embedded is integral, one plate-like body is formed. また、この加熱加圧処理により、板状体及び導電性樹脂組成物中のエポキシ樹脂が硬化し、回路部品及び銅箔配線パターンと板状体とが機械的に強固に接続された。 Further, by this heating and pressing treatment, and an epoxy resin curing of the plate and the conductive resin composition, and the circuit components and the copper foil wiring pattern and the plate-shaped body is mechanically rigidly connected. また、この加熱加圧処理により、銅箔配線パターンと導電性樹脂組成物とが電気的(インナービア接続)、機械的に接続された、多層構造を有する回路部品内蔵モジュールが作製された(図9(a)参照)。 Further, by this heating and pressing treatment, the copper foil wiring pattern and the conductive resin composition and electrical (inner-via connection) and mechanically connected, the circuit component built-in module having a multilayered structure was produced (FIG. 9 (a) see). 尚、主面、表層に形成された配線パターンに関しては、評価用取りだし電極を除きレジストを形成し、十分に拘束された状態を実現している。 Incidentally, the main surface, with respect to the wiring pattern formed on the surface layer, a resist except for electrode extraction for evaluation, it is realized fully constrained condition.

【0313】本実施例によって作製された回路部品内蔵モジュールの信頼性を評価するために、上記実施例2と同様の条件で、半田リフロー試験及び温度サイクル試験を行った。 [0313] To evaluate the reliability of the examples produced a circuit component built-in module, under the same conditions as those in Example 2, was subjected to solder reflow test and a temperature cycle test. 半田リフロー試験及び温度サイクル試験のいずれにおいても、本実施例の回路部品内蔵モジュールにはクラックが発生せず、超音波探傷装置を用いても特に異常は認められなかった。 In either the solder reflow test and a temperature cycle test also, the circuit component built-in module of the present embodiment does not crack occurs, particularly abnormality using an ultrasonic flaw detector was observed. この結果から、半導体素子と電気絶縁性基板とは、強固に接着していることが分かる。 From this result, the semiconductor element and the electrically insulating substrate, it can be seen that the strongly adhered. また、導電性樹脂組成物によるインナービア接続の抵抗値も、試験の前後で殆ど変化がなかった。 The resistance of the inner via connection by the conductive resin composition also had little change before and after the test.

【0314】また、内層に形成される配線パターンは、 [0314] Further, a wiring pattern formed on the inner layer,
基板自体によって十分に拘束されているため、レジスト、封止樹脂等の処理を施さなくても十分な接続信頼性(温度サイクル試験等)が認められた。 Because it is sufficiently restrained by the substrate itself, resist, process sufficiently even without performing the connection reliability such as a sealing resin (temperature cycle test, etc.) were observed.

【0315】本実施例より、半導体素子等を内蔵した多層板モジュールを作製しても、機能的に問題はなく、3 [0315] than the embodiment, even when producing a multilayer board module with a built-in semiconductor devices and the like, functionally problem is not, 3
次元高密度実装が可能であることが実証された。 It proved to be possible dimension density mounting.

【0316】(実施例5)本実施例においては、上記第2の実施の形態において図11(a)〜(f)を参照しながら説明した方法によって回路部品内蔵モジュールを作製した場合について説明する。 [0316] In Example 5 This example describes a case of manufacturing a circuit component built-in module by the method described with reference to FIG. 11 (a) ~ (f) In the second embodiment .

【0317】本実施例においては、回路部品として半導体素子とチップ部品とを用い、Niメッキ層からなる剥離層付き離型キャリア用銅箔の上に厚さ18μmの銅箔配線パターンを形成する。 [0317] In this embodiment, using the semiconductor device and the chip component as a circuit component, to form a thickness 18μm copper foil wiring pattern on the release layer with a release copper carrier foil made of Ni-plated layer. この場合、L/Sが75μm In this case, L / S is 75μm
/75μmのファインパターンを採用し、厚さ18μm / A 75μm of the fine pattern is adopted, a thickness of 18μm
の銅箔上に配線パターンを露光、現像、エッチングして形成した。 Exposing a wiring pattern on a copper foil, it developed to form by etching. さらに、離型用キャリア用銅箔には、配線層を除く領域に多数の孔を形成し、溶融粘度が低下した未硬化の板状体が溶出するようにした。 Further, the releasing copper foil carrier, a plurality of holes formed in a region excluding a wiring layer, and as the plate-like body of uncured melt viscosity decreases is eluted.

【0318】その他の構成要素については、実施例3と同様であるため、詳しい説明を割愛する。 [0318] Other components are the same as in Example 3, it is omitted a detailed description.

【0319】本実施例では、予め、インナービアを形成した未硬化の板状体(0.8mm厚)に対し、10mm [0319] In this embodiment, in advance, with respect to the plate-like body of uncured forming the inner vias (0.8mm thick), 10 mm
角、0.4mm厚の半導体ベアチップを埋設したが、埋設時に図11(d)に示すように、効果的に未硬化樹脂を抽出することができた。 Corners, has been embedded in the semiconductor bare chip of 0.4mm thickness, as shown in FIG. 11 (d) when buried, can be extracted effectively uncured resin. この結果、チップ近傍に2m 2m result, the chip near
m間隔で形成されたインナービアをほとんど歪ませずに半導体ベアチップを埋設することができた。 An inner via formed in m intervals could be embedded semiconductor bare chip with little distortion. なお、比較として、孔を形成していない離型キャリア(銅箔)を採用して半導体チップを埋設したところ、チップから5m For comparison, were embedded semiconductor chip employs a release carrier not forming a hole (copper foil), a chip 5m
m以内の領域のインナービアが大きく歪み、所定の位置から大きくずれることが認められた。 Inner vias within the region m is largely distorted, it was found to deviate significantly from the predetermined position.

【0320】 [0320]

【発明の効果】以上説明したように、本発明によれば、 As described in the foregoing, according to the present invention,
高密度で回路部品を実装することが可能であると共に、 Together it is possible to implement a high-density circuit components,
高放熱性を有し、信頼性の高い回路部品内蔵モジュールを得ることができる。 Has high heat dissipation, it is possible to obtain a highly reliable circuit component built-in module.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 (a)及び(b)は、本発明の第1の実施の形態における回路部品内蔵モジュールの構成を示す断面図 [1] (a) and (b) is a sectional view showing a configuration of a circuit component built-in module in the first embodiment of the present invention

【図2】 (a)〜(i)は、本発明の第2の実施の形態における回路部品内蔵モジュールの製造工程の一例を示す断面図 Figure 2 (a) ~ (i) is a sectional view showing an example of a manufacturing process of the circuit component built-in module in the second embodiment of the present invention

【図3】 (a)〜(i)は、本発明の第3の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図 [3] (a) ~ (i) are cross-sectional views showing a manufacturing process of the circuit component built-in module according to the third embodiment of the present invention

【図4】 (a)及び(b)は、本発明の第4の実施の形態における回路部品内蔵モジュールの構成を示す断面図 4 (a) and (b) is a sectional view showing a configuration of a circuit component built-in module according to the fourth embodiment of the present invention

【図5】 (a)〜(j)は、本発明の第5の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図 [5] (a) ~ (j) are sectional views showing a manufacturing process of the circuit component built-in module in the fifth embodiment of the present invention

【図6】 (a)〜(j)は、本発明の第6の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図 6 (a) ~ (j) are sectional views showing a manufacturing process of the circuit component built-in module according to a sixth embodiment of the present invention

【図7】 本発明の第7の実施の形態の回路部品内蔵モジュールを示す断面図 7 cross-sectional view illustrating a circuit component built-in module of the embodiment of the present invention; FIG

【図8】 (a)〜(l)は、本発明の第8の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図 8 (a) ~ (l) is a sectional view showing a manufacturing process of the circuit component built-in module in the eighth embodiment of the present invention

【図9】 (a)及び(b)は、本発明の第9の実施の形態の回路部品内蔵モジュールを示す断面図 9 (a) and (b), 9 cross-sectional view showing a circuit component built-in module of the embodiment of the present invention

【図10】 (a)〜(i)は、本発明の第10の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図 [10] (a) ~ (i) are cross-sectional views showing a manufacturing process of the circuit component built-in module in the tenth embodiment of the present invention

【図11】 (a)〜(f)は、本発明の第2の実施の形態における回路部品内蔵モジュールの製造工程の他の例を示す断面図 11 (a) ~ (f) is a sectional view showing another example of a manufacturing process of the circuit component built-in module in the second embodiment of the present invention

【図12】 (a)〜(d)は、本発明の第11の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図 [12] (a) ~ (d) are 11 cross-sectional view showing the manufacturing process of the circuit component built-in module in the embodiment of the present invention

【図13】 (a)〜(e)は、本発明の第12の実施の形態における回路部品内蔵モジュールの製造工程を示す断面図 13 (a) ~ (e) are cross-sectional views showing a manufacturing process of the circuit component built-in module of the twelfth embodiment of the present invention

【図14】 前記第12の実施の形態における回路部品内蔵モジュールの構成の他の例を示す断面図 Figure 14 is a sectional view showing another example of the configuration of a circuit component built-in module in the embodiment of the twelfth

【図15】 本発明の第13の実施の形態にかかる無線装置の構成を示すブロック図 13 block diagram illustrating the configuration of a radio device according to an embodiment of of the present invention; FIG

【符号の説明】 DESCRIPTION OF SYMBOLS

100 回路部品内蔵モジュール 101 電気絶縁性基板 102a、102b 配線パターン 103a 回路部品 104 インナービア 105 第1の混合物 106 第2の混合物 100 circuit component built-in module 101 electrically insulating substrate 102a, 102b wiring pattern 103a circuit component 104 inner via 105 first mixture 106 second mixture

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) H05K 3/40 H05K 3/40 K (72)発明者 中谷 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 松岡 康之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 祐伯 聖 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 朝日 俊行 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ────────────────────────────────────────────────── ─── of the front page continued (51) Int.Cl. 7 identification mark FI theme Court Bu (reference) H05K 3/40 H05K 3/40 K (72 ) inventor Seiichi Nakatani Osaka Prefecture Kadoma Oaza Kadoma 1006 address Matsushita Electric industrial within Co., Ltd. (72) inventor Yasuyuki Matsuoka Osaka Prefecture Kadoma Oaza Kadoma 1006 address Matsushita Electric industrial Co., Ltd. in the (72) inventor Yuhaku St. Osaka Prefecture Kadoma Oaza Kadoma 1006 address Matsushita Electric industrial Co., Ltd. in the (72) invention who Toshiyuki Asahi Osaka Prefecture Kadoma Oaza Kadoma 1006 address Matsushita Electric industrial Co., Ltd. in

Claims (57)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 無機フィラーと熱硬化性樹脂とを含む混合物からなる電気絶縁性基板と、前記電気絶縁性基板の少なくとも一主面に形成された配線パターンと、前記電気絶縁性基板の内部に配置され前記配線パターンに接続された回路部品とを備えた回路部品内蔵モジュールであって、前記混合物が、少なくとも前記配線パターンと前記回路部品との接続部を封止する第2の混合物と、前記第2の混合物を除く前記電気絶縁性基板領域を構成する第1の混合物とからなり、前記第1の混合物の無機フィラー含有量が前記第2の混合物の無機フィラー含有量よりも多いことを特徴とする回路部品内蔵モジュール。 And 1. A composed of a mixture comprising an inorganic filler and a thermosetting resin electrically insulating substrate, a wiring pattern formed on at least one main surface of the electrically insulating substrate, the inside of the electrically insulating substrate a circuit component built-in module that includes a arranged connected circuit component on the wiring pattern, wherein the mixture, a second mixture which seals the connection portion between at least the wiring pattern the circuit component, wherein It consists of a first mixture constituting the electrically insulating substrate region excluding a second mixture, wherein the inorganic filler content of the first mixture is larger than the inorganic filler content of the second mixture circuit component built-in module to be.
  2. 【請求項2】 前記第2の混合物が、前記配線パターンと前記第1の混合物との境界に介在している請求項1に記載の回路部品内蔵モジュール。 Wherein said second mixture is a circuit component built-in module according to claim 1 which is interposed on the boundary between the wiring pattern and the first mixture.
  3. 【請求項3】 前記電気絶縁性基板の両主面に前記配線パターンが形成され、前記両主面の配線パターンを電気的に接続するインナービアを備えた請求項1または2に記載の回路部品内蔵モジュール。 Wherein the wiring pattern is formed on both main surfaces of the electrically insulating substrate, the circuit component according to claim 1 or 2 comprising an inner vias for electrically connecting the wiring pattern of the two principal surfaces built-in module.
  4. 【請求項4】 前記インナービアが導電性樹脂組成物を含む請求項3に記載の回路部品内蔵モジュール。 4. A circuit component built-in module according to claim 3 including the inner via conductive resin composition.
  5. 【請求項5】 前記導電性樹脂組成物が金、銀、銅及びニッケルからなる群から選ばれた1つを導電性成分として含み、エポキシ樹脂を樹脂成分として含む請求項4に記載の回路部品内蔵モジュール。 Wherein wherein said conductive resin composition is gold, silver, the one selected from the group consisting of copper and nickel as the conductive component, circuit component according to claim 4 containing an epoxy resin as a resin component built-in module.
  6. 【請求項6】 前記回路部品が少なくとも1つの能動部品を含む請求項1〜5のいずれかに記載の回路部品内蔵モジュール。 6. A circuit component built-in module according to claim 1 wherein the circuit component comprises at least one active component.
  7. 【請求項7】 前記能動部品が半導体ベアチップを含み、前記半導体ベアチップが前記配線パターンにフリップチップボンディングされている請求項6に記載の回路部品内蔵モジュール。 Wherein said active component comprises a semiconductor bare chip, circuit component built-in module according to claim 6, wherein the semiconductor bare chip is flip-chip bonded to the wiring pattern.
  8. 【請求項8】 前記半導体ベアチップの背面にサーマルビアが形成されている請求項7に記載の回路部品内蔵モジュール。 8. The circuit component built-in module according to claim 7 where the thermal vias to the back of the semiconductor bare chip is formed.
  9. 【請求項9】 前記第1の混合物が無機フィラー70重量%〜95重量%を含み、前記第2の混合物が無機フィラー50重量%〜90重量%を含む請求項1〜8のいずれかに記載の回路部品内蔵モジュール。 Wherein 9. the first mixture 70 wt% inorganic filler to 95% by weight, according to any of claims 1 to 8 wherein the second mixture comprises 50 wt% to 90 wt% inorganic filler circuit component built-in module.
  10. 【請求項10】 前記無機フィラーが、Al 23 、Mg Wherein said inorganic filler, Al 2 O 3, Mg
    O、BN、AlN及びSiO 2からなる群から選ばれた少なくとも1つを含む請求項1〜9のいずれかに記載の回路部品内蔵モジュール。 O circuit component built-in module according to claim 1 comprising the, BN, at least one selected from the group consisting of AlN and SiO 2.
  11. 【請求項11】 前記熱硬化性樹脂がエポキシ樹脂、フェノール樹脂、シアネート樹脂及びポリフェニレンエーテル樹脂からなる群から選ばれた少なくとも1つを含む請求項1〜10のいずれかに記載の回路部品内蔵モジュール。 11. The circuit component built-in module according to claim 1 comprising said thermosetting resin is an epoxy resin, a phenolic resin, at least one selected from the group consisting of cyanate resin and polyphenylene ether resin .
  12. 【請求項12】 前記配線パターンが銅を含む請求項1 12. The method of claim 1 wherein the wiring pattern comprises copper
    〜11のいずれかに記載の回路部品内蔵モジュール。 To 11 circuit component built-in module according to any one of.
  13. 【請求項13】 前記配線パターンが、銅からなる層と、金、Sn、Pb及びNiからなる群から選ばれた1 Wherein said wiring pattern has been chosen and a layer of copper, gold, Sn, from the group consisting of Pb and Ni 1
    つの金属を含む層との2層以上を有する請求項12に記載の回路部品内蔵モジュール。 Circuit component built-in module according to claim 12 having more than two layers of a layer containing a One metals.
  14. 【請求項14】 前記配線パターンが前記電気絶縁性基板に埋め込まれた請求項1〜13のいずれかに記載の回路部品内蔵モジュール。 14. The circuit component built-in module according to any one the wiring pattern of the electrically insulating claims 1-13 embedded in a substrate.
  15. 【請求項15】 前記配線パターンのうち取り出し電極を除く領域が保護膜で覆われた請求項1〜14のいずれかに記載の回路部品内蔵モジュール。 15. The circuit component built-in module according to any one of claims 1 to 14 area except for the electrodes is covered with a protective film taken out of the wiring pattern.
  16. 【請求項16】 前記保護膜が樹脂を含む請求項15に記載の回路部品内蔵モジュール。 16. The circuit component built-in module according to claim 15 wherein the protective layer comprises a resin.
  17. 【請求項17】 前記保護膜がレジストを含む請求項1 17. The method of claim 1 wherein the protective layer comprises a resist
    5に記載の回路部品内蔵モジュール。 Circuit component built-in module according to 5.
  18. 【請求項18】 前記回路部品が、チップ状の抵抗、チップ状のコンデンサ及びチップ状のインダクタからなる群から選ばれた少なくとも1つの部品を含む請求項1〜 18. The method of claim 17, wherein the circuit component is a chip-shaped resistor, claim 1 comprising at least one component selected from the group consisting of chip-like capacitors and chip-like inductors
    17のいずれかに記載の回路部品内蔵モジュール。 17 circuit component built-in module according to any one of.
  19. 【請求項19】 前記第1の混合物の熱伝導度が1W/ 19. The thermal conductivity of the first mixture is 1W /
    mK〜10W/mKの範囲にある請求項1〜18のいずれかに記載の回路部品内蔵モジュール。 Circuit component built-in module according to any one of claims 1 to 18 in the range of mK~10W / mK.
  20. 【請求項20】 前記第2の混合物の線熱膨張係数が、 Linear thermal expansion coefficient of 20. The second of the mixture,
    前記回路部品の線熱膨張係数と前記第1の混合物の線熱膨張係数の間の値である請求項1〜19のいずれかに記載の回路部品内蔵モジュール。 Circuit component built-in module according to any one of claims 1 to 19 wherein a value between the linear thermal expansion coefficient of the linear thermal expansion coefficient between the first mixture circuit components.
  21. 【請求項21】 少なくとも一主面に他の配線基板が積層されて多層配線構造をなす請求項1〜20のいずれかに記載の回路部品内蔵モジュール。 21. A circuit component built-in module according to any of claims 1 to 20 which forms another wiring board is laminated on at least one major surface a multilayer wiring structure.
  22. 【請求項22】 前記他の配線基板がセラミック多層配線基板である請求項21に記載の回路部品内蔵モジュール。 Circuit component built-in module according to claim 21 22. The other wiring board is a ceramic multilayer wiring substrate.
  23. 【請求項23】 前記他の配線基板が、請求項1〜20 23. The other wiring board, according to claim 20
    のいずれかに記載の回路部品内蔵モジュールの1ないし複数からなる請求項21に記載の回路部品内蔵モジュール。 Circuit component built-in module according to claim 21 comprising one or a plurality of circuit component built-in module according to any one of.
  24. 【請求項24】 前記回路部品に接続された配線パターンが、前記他の配線基板が積層された主面に位置する請求項21〜23のいずれかに記載の回路部品内蔵モジュール。 24. A circuit component built-in module according to any one of claims 21 to 23 wherein the circuit connected to the wiring pattern part, which is located on the main surface of the other circuit board are stacked.
  25. 【請求項25】 前記回路部品に接続された配線パターンが、前記他の配線基板が積層されていない主面に位置し、前記配線パターンを覆う保護膜が設けられた請求項21〜23のいずれかに記載の回路部品内蔵モジュール。 25. The wiring pattern connected to the circuit component, any of the other wiring board is positioned on the main surface which is not laminated, the wiring claim 21-23 protective film is provided to cover the pattern circuit component built-in module of crab described.
  26. 【請求項26】 請求項1〜25のいずれかに記載の回路部品内蔵モジュールを備えたことを特徴とする無線装置。 26. A radio device characterized by comprising a circuit component built-in module according to any one of claims 1 to 25.
  27. 【請求項27】 基材の一主面に形成された第1の配線パターン上に回路部品を配置及び接続し、少なくとも前記第1の配線パターンと前記回路部品との接続部を、無機フィラーと未硬化状態の熱硬化性樹脂とを含む第2の混合物で封止する封止工程と、前記封止工程の後に、無機フィラーと未硬化状態の熱硬化性樹脂とを含む第1の混合物に、前記回路部品が形成された主面を対向させて前記基材を押圧し、前記回路部品を前記第1の混合物に埋設させる埋設工程とを含み、前記第1の混合物として、前記第2の混合物より無機フィラー含有量が多い混合物を用いることを特徴とする回路部品内蔵モジュールの製造方法。 27. The circuit components are arranged and connected to the first wiring pattern on which is formed on one main surface of the substrate, the connection between at least the first wiring pattern the circuit component, and an inorganic filler a sealing step of sealing the second mixture containing a thermosetting resin in an uncured state, after it said sealing step, the first mixture comprising a thermosetting resin of the inorganic filler and unhardened the circuit component presses the substrate to face the formed main surface, wherein and a embedding step of the circuit components to be embedded in the first mixture, the first mixture, the second method for producing a circuit component built-in module, which comprises using the mixtures inorganic filler content is high mixture.
  28. 【請求項28】 前記第1の混合物が、無機フィラー7 28. The first mixture, the inorganic filler 7
    0重量%〜95重量%を含み、前記第2の混合物が、無機フィラー50重量%〜90重量%を含む請求項27に記載の回路部品内蔵モジュールの製造方法。 0 comprises a wt% to 95 wt%, the second mixture The method for producing a circuit component built-in module according to claim 27 comprising 50% to 90% by weight inorganic filler.
  29. 【請求項29】 前記封止工程において、前記第1の配線パターンと前記回路部品との接続部に、流動状態の前記第2の混合物を注入して硬化させることにより、前記第1の配線パターンと前記回路部品との接続部およびその側面部を封止する請求項27または28に記載の回路部品内蔵モジュールの製造方法。 29. The sealing step, the connecting portion between the circuit component and the first wiring pattern, is cured by implanting the second mixture in a fluid state, said first wiring pattern method for producing a circuit component built-in module according to claim 27 or 28 connecting portions and sealing the side portions of said circuit component and.
  30. 【請求項30】 前記封止工程が、前記第1の配線パターンと前記回路部品との接続部に、流動状態の前記第2 30. The sealing step is in the connecting portion between the first wiring pattern and the circuit component, said second flow state
    の混合物を注入して硬化させるステップと、第2の混合物をシート状に成形するステップと、前記シート状の第2の混合物により、前記基材上の前記回路部品および前記第1の配線パターンの全体を覆うステップと、加熱加圧によって前記シート状の第2の混合物を硬化させるステップとを含む請求項27または28に記載の回路部品内蔵モジュールの製造方法。 A step of curing the mixture injected into the the steps of forming a second mixture into a sheet by the sheet-like second mixture of said circuit component and said first wiring pattern on the substrate a step covers the entire manufacturing process of the circuit component built-in module according to claim 27 or 28 including the step of curing the sheet-like second mixture by heating and pressing.
  31. 【請求項31】 前記封止工程が、前記第1の配線パターンと前記回路部品との接続部及び前記第1の配線パターンの全領域に、流動状態の前記第2の混合物を注入して硬化させるステップを含む請求項27または28に記載の回路部品内蔵モジュールの製造方法。 31. The sealing step is the entire area of ​​the connecting portion and the first wiring pattern and the circuit component and the first wiring pattern, by injecting the second mixture in a fluid state curing method for producing a circuit component built-in module according to claim 27 or 28 comprising the step of.
  32. 【請求項32】 前記基材に孔が穿設され、前記封止工程が、前記基材における回路部品が配置された主面の反対面から、前記孔を介して前記第2の混合物を注入するステップを含む請求項29〜31のいずれかに記載の回路部品内蔵モジュールの製造方法。 32. holes drilled in the base material injection, the sealing step, the opposite surface of the main surface of the circuit components in the substrate is disposed, said through the hole second mixture method for producing a circuit component built-in module according to any one of claims 29 to 31 comprising the steps of.
  33. 【請求項33】 前記埋設工程の前に、前記第1の混合物を板状に成形する工程を含む請求項27〜32のいずれかに記載の回路部品内蔵モジュールの製造方法。 Before 33. wherein said embedding step, the manufacturing method of the circuit component built-in module according to any one of claims 27 to 32 comprising the step of forming the first mixture into a plate shape.
  34. 【請求項34】 前記埋設工程が、前記第1の混合物を型に入れるステップと、前記型内の第1の混合物に前記回路部品が形成された主面を対向させて前記基材を押圧するステップと、前記第1の混合物を前記型からはずすステップとを含む請求項27〜32のいずれかに記載の回路部品内蔵モジュールの製造方法。 34. The embedding step is to press the substrate wherein the first mixture is placed in a mold step, said circuit parts are opposed to formed the main surface to the first mixture in the mold step a method for producing a circuit component built-in module according to any one of claims 27 to 32 for the first mixture and a step of removing from said mold.
  35. 【請求項35】 前記第1の混合物にインナービアを形成する工程と、前記第1の混合物における前記回路部品が埋設された面と反対側の面に、前記インナービアを介して前記第1の配線パターンと接続される第2の配線パターンを形成する工程とをさらに含む請求項27〜34 And 35. A process for forming an inner via in said first mixture, said first surface opposite to the circuit component buried surface in the mixture of said first through said inner via claim further comprising a step of forming a second wiring pattern connected to the wiring pattern 27-34
    のいずれかに記載の回路部品内蔵モジュールの製造方法。 Method for producing a circuit component built-in module according to any one of.
  36. 【請求項36】 前記インナービアを形成する工程が、 36. A process for forming the inner vias,
    前記埋設工程の後に実施され、前記第1の混合物に対し、前記回路部品が埋設された面と反対側の面から、前記第1の配線パターンに到達するインナービア用貫通孔を形成するステップと、前記インナービア用貫通孔に熱硬化性の導電性物質を充填するステップとを含む、請求項35に記載の回路部品内蔵モジュールの製造方法。 Wherein is performed after the embedding step, to said first mixture, and the circuit component is buried surface from the surface opposite, and forming a through hole for an inner vias to reach the first wiring pattern and a step of filling the inner conductive for the through holes of the thermosetting vias material, method for manufacturing a circuit component built-in module according to claim 35.
  37. 【請求項37】 前記導電性物質が導電性樹脂組成物からなる請求項36に記載の回路部品内蔵モジュールの製造方法。 37. A method of manufacturing a circuit component built-in module according to claim 36, wherein the conductive material is formed of a conductive resin composition.
  38. 【請求項38】 前記インナービア用貫通孔を形成するステップの前に、X線照射により前記第1の配線パターンの位置を認識して前記インナービア用貫通孔を形成する位置を決定するステップを含む請求項36または37 38. Prior to the step of forming the through hole for an inner via, determining the position of forming the through hole for an inner via to recognize the position of the first wiring pattern by X-ray irradiation claim 36 or 37 comprising
    に記載の回路部品内蔵モジュールの製造方法。 Method for producing a circuit component built-in module according to.
  39. 【請求項39】 前記埋設工程の前に、前記第1の混合物にサーマルビア用貫通孔を形成する工程をさらに含み、 前記インナービアを形成する工程において、前記インナービア用貫通孔への導電性物質の充填と同時に、前記サーマルビア用貫通孔へ熱硬化性の熱伝導性物質を充填する、請求項36〜38のいずれかに記載の回路部品内蔵モジュールの製造方法。 Before 39. The embedding step, said the first mixture further comprises a step of forming a through hole for the thermal via, in the step of forming the inner via conductive to the through hole for an inner via At the same time the filling material, the filled thermosetting thermally conductive material into the thermal via through-hole, a manufacturing method of a circuit component built-in module according to any one of claims 36 to 38.
  40. 【請求項40】 前記サーマルビア用貫通孔へ充填される熱伝導性物質およびインナービア用貫通孔へ充填される導電性物質が、金属粒子と熱硬化性樹脂とを含み、前記サーマルビア用貫通孔へ充填される熱伝導性物質の金属粒子の含有率が、前記インナービア用貫通孔へ充填される導電性物質よりも高い、請求項39に記載の回路部品内蔵モジュールの製造方法。 40. A conductive material is filled into the heat conductive material and a inner via holes are filled into the thermal via through-holes, and a metal particles and a thermosetting resin, through a said thermal via the content of the metal particles of the thermally conductive material to be filled into the holes, the higher than that of the conductive material to be filled into the through-hole for an inner via, method for producing the circuit component built-in module according to claim 39.
  41. 【請求項41】 前記サーマルビア用貫通孔の径が、前記インナービア用貫通孔の径よりも大きい、請求項39 Diameter of 41. The through hole for the thermal via is greater than the diameter of the for inner via holes, claim 39
    または40に記載の回路部品内蔵モジュールの製造方法。 Method for producing a circuit component built-in module according to or 40.
  42. 【請求項42】 前記基材として離型キャリアを用いる請求項27〜41のいずれかに記載の回路部品内蔵モジュールの製造方法。 42. A method for producing a circuit component built-in module according to any one of claims 27 to 41 using a release carrier as the base material.
  43. 【請求項43】 前記離型キャリアが有機フィルムである請求項42に記載の回路部品内蔵モジュールの製造方法。 43. A method for producing a circuit component built-in module according to claim 42 wherein the release carrier is an organic film.
  44. 【請求項44】 前記離型キャリアが金属箔である請求項42に記載の回路部品内蔵モジュールの製造方法。 44. A method for producing a circuit component built-in module according to claim 42 wherein the release carrier is a metal foil.
  45. 【請求項45】 前記金属箔に前記第1の配線パターンを形成する前に、前記金属箔上に剥離層を形成するステップを含む請求項44に記載の回路部品内蔵モジュールの製造方法。 To 45. Before forming the first wiring pattern on the metal foil, a manufacturing method of a circuit component built-in module according to claim 44 including the step of forming a release layer on the metal foil.
  46. 【請求項46】 前記インナービアを形成する工程を、 The method according to claim 46, wherein the step of forming the inner via
    前記埋設工程の前に行い、 前記離型キャリアに、前記埋設工程における第1の混合物の排出孔となる1または複数の孔が形成されている、 Performed prior to the embedding step, the release carrier, one or more holes to be discharge hole of the first mixture in the embedding step is formed,
    請求項42〜45のいずれかに記載の回路部品内蔵モジュールの製造方法。 Method for producing a circuit component built-in module according to any one of claims 42-45.
  47. 【請求項47】 前記基材として多層配線基板を用いる請求項27〜31,33〜41に記載の回路部品内蔵モジュールの製造方法。 47. A method for producing a circuit component built-in module according to claim 27~31,33~41 using a multilayer wiring board as the substrate.
  48. 【請求項48】 前記多層配線基板がセラミック多層配線基板である請求項47に記載の回路部品内蔵モジュールの製造方法。 48. The method of the circuit component built-in module according to claim 47 multilayer wiring board is a ceramic multilayer wiring substrate.
  49. 【請求項49】 前記第2の配線パターンを形成する工程が、前記インナービアを形成する工程の後に実施されると共に、前記第1の混合物における前記回路部品が埋設された面と反対側の面に金属箔を積層するステップと、前記第1及び第2の混合物の熱硬化性樹脂並びに前記インナービアの導電性物質が共に硬化する温度範囲での加熱を行うステップと、前記金属箔を前記第2の配線パターンに成形するステップとを含む請求項35〜48 49. the step of forming said second wiring pattern, the conjunction is performed after the step of forming the inner via, said first surface opposite to the circuit component buried surface in the mixture of wherein the step of laminating a metal foil, a step of performing heating at a temperature range where the conductive material of the first and thermosetting second mixture resin and the inner via is cured together, the metal foil to the claim and a step of forming the second wiring patterns 35 to 48
    のいずれかに記載の回路部品内蔵モジュールの製造方法。 Method for producing a circuit component built-in module according to any one of.
  50. 【請求項50】 前記第2の配線パターンを形成する工程が、前記インナービアを形成する工程の後に実施され、第2の配線パターン用の離型キャリアの一主面に前記第2の配線パターンを形成するステップと、前記第1 50. A process of forming the second wiring pattern, the is performed after the step of forming the inner via, second the second wiring pattern on one main surface of the release carrier for wiring pattern forming a first
    の混合物における前記回路部品が形成された主面と反対側の面に、前記第2の配線パターンが形成された主面を対向させて前記離型キャリアを押圧するステップと、前記第1及び第2の混合物の熱硬化性樹脂並びに前記インナービアの導電性物質が共に硬化する温度範囲での加熱を行うステップと、前記離型キャリアを剥離するステップとを含む請求項35〜48のいずれかに記載の回路部品内蔵モジュールの製造方法。 On a surface thereof opposite to the circuit component is formed the main surface of the mixture of the steps of pressing the releasing carrier of said second wiring pattern is formed major surface to face, the first and second a step of thermosetting resins and conductive material of the inner via a mixture of 2 performs heating in the temperature range of curing together to claim 35 to 48 including the step of removing the release carrier method for producing a circuit component built-in module according.
  51. 【請求項51】 前記第1の配線パターンにおける取り出し電極を除く領域に、保護膜を形成する工程をさらに含む請求項27〜46,48〜50のいずれかに記載の回路部品内蔵モジュールの製造方法。 51. in a region excluding the extraction electrode in the first wiring pattern, the manufacturing method of the circuit component built-in module according to any one of claims 27~46,48~50 further comprising the step of forming a protective film .
  52. 【請求項52】 前記保護膜の材料として樹脂を用いる請求項51に記載の回路部品内蔵モジュールの製造方法。 52. The method of a circuit component built-in module according to claim 51 using a resin as a material of the protective film.
  53. 【請求項53】 前記保護膜の材料としてレジストを用いる請求項51に記載の回路部品内蔵モジュールの製造方法。 53. The method of a circuit component built-in module according to claim 51 using a resist as the material of the protective film.
  54. 【請求項54】 前記第1の配線パターンが銅箔で形成された請求項27〜53のいずれかに記載の回路部品内蔵モジュールの製造方法。 54. The method of a circuit component built-in module according to any one of the claims 27 to 53 in which the first wiring pattern is formed of copper foil.
  55. 【請求項55】 前記第2の配線パターンが銅箔で形成された請求項35〜41のいずれかに記載の回路部品内蔵モジュールの製造方法。 55. A method for producing a circuit component built-in module according to any one of the claims 35 to 41 in which the second wiring pattern is formed of copper foil.
  56. 【請求項56】 前記銅箔で形成された配線パターン上に、電解メッキによって金、Sn、Pb及びNiからなる群から選ばれた少なくとも1つの金属層を形成する工程をさらに含む請求項54または55に記載の回路部品内蔵モジュールの製造方法。 To 56. on the copper foil formed in the wiring pattern, gold by electroplating, Sn, or claim 54 further comprising the step of forming at least one metal layer selected from the group consisting of Pb and Ni method for producing a circuit component built-in module according to 55.
  57. 【請求項57】 前記封止工程および前記埋設工程により得られる板状体にインナービアを形成した後前記基材を剥離することにより回路部品内蔵基板を作成し、前記回路部品内蔵基板を複数積層して多層回路部品内蔵基板を作成し、 前記多層回路部品内蔵基板における前記第1の配線パターンが形成されていない主面に第2の配線パターンを形成する、請求項27〜34のいずれかに記載の回路部品内蔵モジュールの製造方法。 57. Create a circuit component built-in substrate by peeling off the substrate after forming the inner vias to the plate-shaped body obtained by the sealing step and the embedding step, stacking a plurality of the circuit component built-in substrate create a multilayer circuit component built-in substrate, forming a second wiring pattern on the first main surface on which the wiring pattern is not formed in the multilayer circuit component built-in substrate and, in any one of claims 27 to 34 method for producing a circuit component built-in module according.
JP2000378965A 1999-12-20 2000-12-13 Circuit component built-in module and its manufacturing method and a wireless device Active JP3598060B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP36173599 1999-12-20
JP11-361735 1999-12-20
JP2000378965A JP3598060B2 (en) 1999-12-20 2000-12-13 Circuit component built-in module and its manufacturing method and a wireless device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000378965A JP3598060B2 (en) 1999-12-20 2000-12-13 Circuit component built-in module and its manufacturing method and a wireless device

Publications (2)

Publication Number Publication Date
JP2001244638A true true JP2001244638A (en) 2001-09-07
JP3598060B2 JP3598060B2 (en) 2004-12-08

Family

ID=26581314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000378965A Active JP3598060B2 (en) 1999-12-20 2000-12-13 Circuit component built-in module and its manufacturing method and a wireless device

Country Status (1)

Country Link
JP (1) JP3598060B2 (en)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003037050A1 (en) * 2001-10-26 2003-05-01 Matsushita Electric Works, Ltd. Wiring board sheet and its manufacturing method, multilayer board, and its manufacturng method
US6784530B2 (en) 2002-01-23 2004-08-31 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module with embedded semiconductor chip and method of manufacturing
JP2004363566A (en) * 2003-05-14 2004-12-24 Matsushita Electric Ind Co Ltd Electronic-component mounting body and method of manufacturing the same
JP2005005692A (en) * 2003-05-16 2005-01-06 Matsushita Electric Ind Co Ltd Module with built-in circuit parts and method for manufacturing the same
JP2005159345A (en) * 2003-11-20 2005-06-16 E I Du Pont De Nemours & Co Method of manufacturing internal panel and printed circuit board using x-ray identification as reference
WO2005071745A1 (en) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. Laminated electronic part and its manufacturing method
WO2005071744A1 (en) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. Multilayer electronic part and structure for mounting multilayer electronic part
US6955948B2 (en) 2001-01-19 2005-10-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a component built-in module
JP2005294833A (en) * 2004-03-31 2005-10-20 Endicott Interconnect Technologies Inc Circuit board and its manufacturing method, and electric assembly and information processing system using the same
JP2005294829A (en) * 2004-03-31 2005-10-20 Endicott Interconnect Technologies Inc Electric insulation structure for forming electric insulation layer to be used for circuit board
JP2005322769A (en) * 2004-05-10 2005-11-17 Shinko Electric Ind Co Ltd Method of manufacturing electronic component mounting structure
US6975516B2 (en) 2001-10-18 2005-12-13 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
JP2006222409A (en) * 2005-01-17 2006-08-24 Hitachi Chem Co Ltd Printed wiring board resin composition, prepreg, metal-clad laminated board, and printed wiring board
US7141884B2 (en) 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP2006527499A (en) * 2003-06-12 2006-11-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィKoninklijke Philips Electronics N.V. High-frequency electronic device package
US7180169B2 (en) 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
JP2007059767A (en) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd Substrate with electronic component mounted thereon employing underfill material and its manufacturing method
JP2007081423A (en) * 2001-10-26 2007-03-29 Matsushita Electric Works Ltd Wiring board sheet and manufacturing method thereof, multilayer board and manufacturing method thereof
JP2007524244A (en) * 2004-02-28 2007-08-23 イーエイーディーエス、ドイチュラント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングEads Deutschland Gmbh Printed circuit board
JP2007535156A (en) * 2004-04-27 2007-11-29 イムベラ エレクトロニクス オサケユキチュア Heat conduction from the embedded component
JP2008153682A (en) * 2008-01-24 2008-07-03 Tadatomo Suga Electronic parts mounter and its manufacturing method
JP2008182071A (en) * 2007-01-25 2008-08-07 Toppan Printing Co Ltd Electronic-component embedded wiring board and manufacturing method therefor, and electronic equipment
JP2009289789A (en) * 2008-05-27 2009-12-10 Japan Radio Co Ltd Printed wiring board with built-in component and its manufacturing method
JP2011515862A (en) * 2008-03-27 2011-05-19 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh Method of producing an electronic subassembly
WO2012127838A1 (en) * 2011-03-22 2012-09-27 日本発條株式会社 Method for manufacturing metal base wiring board, and metal base wiring board
JP5122018B1 (en) * 2012-08-10 2013-01-16 太陽誘電株式会社 Electronic component built-in substrate
JP2013042164A (en) * 2010-03-30 2013-02-28 Murata Mfg Co Ltd Component assembly
JP2013132014A (en) * 2011-12-22 2013-07-04 Taiyo Yuden Co Ltd Circuit board
JP2013132015A (en) * 2011-12-22 2013-07-04 Taiyo Yuden Co Ltd Circuit board
JP2013211526A (en) * 2012-03-01 2013-10-10 Fujikura Ltd Component built-in substrate, and manufacturing method thereof
JP2014014131A (en) * 2013-08-30 2014-01-23 Taiyo Yuden Co Ltd Acoustic wave device built-in module and communication device
US9478213B2 (en) 2012-06-28 2016-10-25 Taiyo Yuden Co., Ltd. Acoustic wave device built-in module and communication device

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955948B2 (en) 2001-01-19 2005-10-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a component built-in module
US6975516B2 (en) 2001-10-18 2005-12-13 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
US7294587B2 (en) 2001-10-18 2007-11-13 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
JP2007081423A (en) * 2001-10-26 2007-03-29 Matsushita Electric Works Ltd Wiring board sheet and manufacturing method thereof, multilayer board and manufacturing method thereof
WO2003037050A1 (en) * 2001-10-26 2003-05-01 Matsushita Electric Works, Ltd. Wiring board sheet and its manufacturing method, multilayer board, and its manufacturng method
US7080446B2 (en) 2001-10-26 2006-07-25 Matsushita Electric Works, Ltd. Wiring board sheet and its manufacturing method, multilayer board and its manufacturing method
US7018866B2 (en) 2002-01-23 2006-03-28 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module with embedded semiconductor chip and method of manufacturing
US6784530B2 (en) 2002-01-23 2004-08-31 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module with embedded semiconductor chip and method of manufacturing
JP4503349B2 (en) * 2003-05-14 2010-07-14 パナソニック株式会社 Electronic component assembly and a method of manufacturing the same
JP2004363566A (en) * 2003-05-14 2004-12-24 Matsushita Electric Ind Co Ltd Electronic-component mounting body and method of manufacturing the same
JP4509645B2 (en) * 2003-05-16 2010-07-21 パナソニック株式会社 Circuit component built-in module and a manufacturing method thereof
JP2005005692A (en) * 2003-05-16 2005-01-06 Matsushita Electric Ind Co Ltd Module with built-in circuit parts and method for manufacturing the same
JP2006527499A (en) * 2003-06-12 2006-11-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィKoninklijke Philips Electronics N.V. High-frequency electronic device package
US7141884B2 (en) 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
US7180169B2 (en) 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
JP4551191B2 (en) * 2003-11-20 2010-09-22 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニーE.I.Du Pont De Nemours And Company Method of manufacturing a lining panel and a printed circuit board using the x-ray identification of the reference
JP2005159345A (en) * 2003-11-20 2005-06-16 E I Du Pont De Nemours & Co Method of manufacturing internal panel and printed circuit board using x-ray identification as reference
GB2415294A (en) * 2004-01-27 2005-12-21 Murata Manufacturing Co Laminated electronic part and its manufacturing method
US7446262B2 (en) 2004-01-27 2008-11-04 Murata Manufacturing Co., Ltd. Laminated electronic component and method for producing the same
US7656677B2 (en) 2004-01-27 2010-02-02 Murata Manufacturing Co., Ltd. Multilayer electronic component and structure for mounting multilayer electronic component
WO2005071745A1 (en) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. Laminated electronic part and its manufacturing method
GB2415294B (en) * 2004-01-27 2007-10-10 Murata Manufacturing Co Laminated electronic part and its manufacturing method
WO2005071744A1 (en) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. Multilayer electronic part and structure for mounting multilayer electronic part
JP2007524244A (en) * 2004-02-28 2007-08-23 イーエイーディーエス、ドイチュラント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングEads Deutschland Gmbh Printed circuit board
JP2005294833A (en) * 2004-03-31 2005-10-20 Endicott Interconnect Technologies Inc Circuit board and its manufacturing method, and electric assembly and information processing system using the same
JP2005294829A (en) * 2004-03-31 2005-10-20 Endicott Interconnect Technologies Inc Electric insulation structure for forming electric insulation layer to be used for circuit board
JP2007535156A (en) * 2004-04-27 2007-11-29 イムベラ エレクトロニクス オサケユキチュア Heat conduction from the embedded component
KR101156657B1 (en) * 2004-05-10 2012-06-15 신꼬오덴기 고교 가부시키가이샤 Method of manufacturing an electronic parts packaging structure
JP4541753B2 (en) * 2004-05-10 2010-09-08 新光電気工業株式会社 A method of manufacturing an electronic component mounting structure
JP2005322769A (en) * 2004-05-10 2005-11-17 Shinko Electric Ind Co Ltd Method of manufacturing electronic component mounting structure
KR101109702B1 (en) * 2004-05-10 2012-01-31 신꼬오덴기 고교 가부시키가이샤 Method of manufacturing an electronic parts packaging structure
JP2006222409A (en) * 2005-01-17 2006-08-24 Hitachi Chem Co Ltd Printed wiring board resin composition, prepreg, metal-clad laminated board, and printed wiring board
JP2007059767A (en) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd Substrate with electronic component mounted thereon employing underfill material and its manufacturing method
JP2008182071A (en) * 2007-01-25 2008-08-07 Toppan Printing Co Ltd Electronic-component embedded wiring board and manufacturing method therefor, and electronic equipment
JP2008153682A (en) * 2008-01-24 2008-07-03 Tadatomo Suga Electronic parts mounter and its manufacturing method
JP2011515862A (en) * 2008-03-27 2011-05-19 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh Method of producing an electronic subassembly
JP2009289789A (en) * 2008-05-27 2009-12-10 Japan Radio Co Ltd Printed wiring board with built-in component and its manufacturing method
JP2013042164A (en) * 2010-03-30 2013-02-28 Murata Mfg Co Ltd Component assembly
WO2012127838A1 (en) * 2011-03-22 2012-09-27 日本発條株式会社 Method for manufacturing metal base wiring board, and metal base wiring board
JP2012199422A (en) * 2011-03-22 2012-10-18 Nhk Spring Co Ltd Manufacturing method of metal base wiring board and the metal base wiring board
JP2013132015A (en) * 2011-12-22 2013-07-04 Taiyo Yuden Co Ltd Circuit board
JP2013132014A (en) * 2011-12-22 2013-07-04 Taiyo Yuden Co Ltd Circuit board
JP2013211526A (en) * 2012-03-01 2013-10-10 Fujikura Ltd Component built-in substrate, and manufacturing method thereof
US9282628B2 (en) 2012-03-01 2016-03-08 Fujikura Ltd. Component built-in board and method of manufacturing the same
US9478213B2 (en) 2012-06-28 2016-10-25 Taiyo Yuden Co., Ltd. Acoustic wave device built-in module and communication device
JP5122018B1 (en) * 2012-08-10 2013-01-16 太陽誘電株式会社 Electronic component built-in substrate
KR101284011B1 (en) 2012-08-10 2013-07-09 다이요 유덴 가부시키가이샤 Substrate with built-in electronic component
JP2014014131A (en) * 2013-08-30 2014-01-23 Taiyo Yuden Co Ltd Acoustic wave device built-in module and communication device

Also Published As

Publication number Publication date Type
JP3598060B2 (en) 2004-12-08 grant

Similar Documents

Publication Publication Date Title
US6300576B1 (en) Printed-circuit board having projection electrodes and method for producing the same
US6486006B2 (en) Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
US6331679B1 (en) Multi-layer circuit board using anisotropic electro-conductive adhesive layer
US7025607B1 (en) Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
US7018866B2 (en) Circuit component built-in module with embedded semiconductor chip and method of manufacturing
US20110018099A1 (en) Component-incorporating wiring board
EP0920058A2 (en) Circuit component built-in module and method for producing the same
US6855892B2 (en) Insulation sheet, multi-layer wiring substrate and production processes thereof
US6975516B2 (en) Component built-in module and method for producing the same
US7394663B2 (en) Electronic component built-in module and method of manufacturing the same
US20060087020A1 (en) Semiconductor device and method for producing the same
US20080277150A1 (en) Wiring board with built-in component and method for manufacturing the same
US20090237900A1 (en) Component built-in wiring board
US20040227258A1 (en) Electronic component packaging structure and method for producing the same
US20070022590A1 (en) Capacitor and method for producing the same, and circuit board with a built-in capacitor and method for producing the same
JP2005072328A (en) Multilayer wiring board
JP2001044641A (en) Wiring board incorporating semiconductor element and its manufacture
US20080239685A1 (en) Capacitor built-in wiring board
JPH10173097A (en) Sheetlike substance for heat conductive substrate, its manufacture, heat conductive substrate using it and its manufacture
JP2002134653A (en) Semiconductor device and its manufacturing method
US20070262470A1 (en) Module With Built-In Semiconductor And Method For Manufacturing The Module
US6489685B2 (en) Component built-in module and method of manufacturing the same
US6335563B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic device
US20020026980A1 (en) Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same
JP2001298115A (en) Semiconductor device, manufacturing method for the same, circuit board as well as electronic equipment

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20031217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040910

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120917

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 9