JP4107661B2 - Active matrix substrate and manufacturing method thereof - Google Patents

Active matrix substrate and manufacturing method thereof Download PDF

Info

Publication number
JP4107661B2
JP4107661B2 JP2003382902A JP2003382902A JP4107661B2 JP 4107661 B2 JP4107661 B2 JP 4107661B2 JP 2003382902 A JP2003382902 A JP 2003382902A JP 2003382902 A JP2003382902 A JP 2003382902A JP 4107661 B2 JP4107661 B2 JP 4107661B2
Authority
JP
Japan
Prior art keywords
electrode
wiring
substrate
active element
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003382902A
Other languages
Japanese (ja)
Other versions
JP2005150250A (en
Inventor
毅 日置
功 雨宮
政彦 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003382902A priority Critical patent/JP4107661B2/en
Publication of JP2005150250A publication Critical patent/JP2005150250A/en
Application granted granted Critical
Publication of JP4107661B2 publication Critical patent/JP4107661B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、アクティブマトリックス基板及びその製造方法に関する。   The present invention relates to an active matrix substrate and a manufacturing method thereof.

現在広く用いられている、アクティブ素子によるマトリックス駆動可能なアクティブマトリックス基板は、支持基板に薄膜を堆積させ、機能発現可能な形状に加工するフォトエッチングプロセスを行う作業を繰り返すことにより形成されている。   An active matrix substrate that is widely used at present and that can be driven by a matrix using an active element is formed by repeating a photo-etching process in which a thin film is deposited on a support substrate and processed into a shape capable of exhibiting a function.

アクティブマトリックス基板にマトリックス配線を形成する場合には、例えば、アクティブ素子とスルーホール部を介して接続するよう第1配線層を成膜した後、第1配線層の形状加工を行う。その後、配線同士のマトリックス交点での短絡や配線間のカップリングを防ぐために層間絶縁層を形成し、層間絶縁層に開けられたスルーホールを介して、第2配線層を形成することになる。このとき、アクティブ素子形成後のマトリックス配線形成のために、第1配線層の成膜・形状加工、層間絶縁膜の成膜・形状加工、及び第2配線層の成膜・形状加工が必要となる。   When forming the matrix wiring on the active matrix substrate, for example, after forming the first wiring layer so as to be connected to the active element through the through hole portion, the shape processing of the first wiring layer is performed. Thereafter, an interlayer insulating layer is formed in order to prevent a short circuit at a matrix intersection between the wirings and coupling between the wirings, and a second wiring layer is formed through a through hole opened in the interlayer insulating layer. At this time, film formation / shape processing of the first wiring layer, film formation / shape processing of the interlayer insulating film, and film formation / shape processing of the second wiring layer are required for forming the matrix wiring after forming the active element. Become.

一方、近年のプリンティング技術の進化により、マトリックス配線形成を、印刷法を用いて形成する試みも検討されている(例えば、特許文献1参照)。この場合、マトリックス配線形成時の成膜と形状加工を一度に行えるため、コスト低減に有効であると考えられている。   On the other hand, due to recent advances in printing technology, attempts to form matrix wiring using a printing method have also been studied (see, for example, Patent Document 1). In this case, since the film formation and the shape processing at the time of forming the matrix wiring can be performed at one time, it is considered effective for cost reduction.

印刷法によりマトリックス配線を形成する場合には、例えば、アクティブ素子とスルーホール部を介して接続するよう印刷法を用いて第1配線層の成膜と形状加工を一度に行うことになる。その後、配線同士のマトリックス交点での短絡や配線間のカップリングを防ぐために層間絶縁層を形成し、層間絶縁層に開けられたスルーホールを介して、第2配線層を、同様に印刷法を用いて形成する。このとき、アクティブ素子形成後のマトリックス配線形成のために、第1配線の印刷加工、層間絶縁膜の成膜・形状加工、第2配線の印刷加工が必要となる。   When the matrix wiring is formed by the printing method, for example, the first wiring layer is formed and processed at once using the printing method so as to be connected to the active element through the through hole portion. After that, an interlayer insulating layer is formed to prevent short circuit at the matrix intersection of the wirings and coupling between the wirings, and the second wiring layer is similarly printed through the through hole opened in the interlayer insulating layer. Use to form. At this time, in order to form the matrix wiring after the formation of the active element, it is necessary to perform the first wiring printing, the interlayer insulating film formation / shape processing, and the second wiring printing.

上述したような方法で、アクティブマトリックス基板を作製する場合には、以下のような問題があった。   When an active matrix substrate is manufactured by the method described above, there are the following problems.

まず、印刷法を用いずにマトリックス配線を作製する場合、上述したように、アクティブ素子形成工程以外に3回以上の成膜工程と形状加工工程が必要になる。これらの工程を行うためには多くの時間と部材が必要になる。また、層間絶縁層については、配線と配線の間の交差部において短絡や配線カップリングを防ぐために、例えば0.5μm程度の充分に厚い膜厚が必要となる。このため、マトリックス配線とアクティブ素子とのコンタクト不良を避けるために、スルーホール部は充分な大きさと緩やかな傾斜角が必要となる。このため、アクティブ素子の電極コンタクトに必要な面積が増加することになる。これは、例えば、アクティブマトリックス基板をディスプレイに用いた場合、開口率の減少などをもたらすことになる。   First, when the matrix wiring is manufactured without using the printing method, as described above, three or more film forming steps and shape processing steps are required in addition to the active element forming step. In order to perform these steps, a lot of time and members are required. The interlayer insulating layer needs to have a sufficiently thick film thickness of, for example, about 0.5 μm in order to prevent a short circuit or wiring coupling at the intersection between the wirings. For this reason, in order to avoid contact failure between the matrix wiring and the active element, the through hole portion needs to have a sufficient size and a gentle inclination angle. For this reason, the area required for the electrode contact of the active element increases. For example, when an active matrix substrate is used for a display, the aperture ratio is reduced.

また、印刷法を用いてマトリックス配線を作製する場合でも、インクジェット法などの印刷法を用いた場合には、配線形成の工程が低減されるものの、配線パターンの安定性に欠ける。すなわち、段差がある部分への塗布の際には、段差の低い部分には液滴が溜まりやすいため厚くなり、段差の高い部分は薄くなる傾向がある。また、スルーホール部に関しても、コンタクト不良を回避するためには、スルーホール部への充分な液量の滴下が必
要になる。このとき、通常のアクティブ素子では、スルーホール開口部は配線形成位置と比較して、配線基板面に対して高い位置に形成されるため、インクなどが流れ込みにくい構成となっている。このため、インクヘッドをスルーホール位置に厳密に制御する必要がある。さらに、段差部や傾斜部では、インクなどが段差や傾斜により出来た低い位置に流れてしまい、当初のパターンを変形させてしまう。アクティブ素子周辺ではマトリックス配線やコンタクト部が比較的接近しているために、この変形のために、線間ショートや容量カップリングを誘発する原因となることがある。
Further, even when the matrix wiring is manufactured using the printing method, when the printing method such as the inkjet method is used, the wiring forming process is reduced, but the stability of the wiring pattern is lacking. That is, when coating is applied to a portion having a step, the portion where the step is low tends to be thick because droplets tend to accumulate, and the portion where the step is high tends to be thin. Also, with respect to the through hole portion, in order to avoid contact failure, it is necessary to drop a sufficient amount of liquid into the through hole portion. At this time, in the normal active element, the through-hole opening is formed at a position higher than the wiring formation surface as compared with the wiring formation position, so that ink or the like does not easily flow. Therefore, it is necessary to strictly control the ink head to the through hole position. Further, in the stepped portion or the inclined portion, ink or the like flows to a low position formed by the step or the inclined portion, and the original pattern is deformed. Since the matrix wiring and the contact portion are relatively close to each other around the active element, this deformation may cause a short-circuit between lines and a capacitive coupling.

他方、予め多数の薄膜トランジスタを密に支持基板上に形成しておき(転写元基板)、この転写元基板から必要とされる数の薄膜トランジスタを転写元基板とは異なる支持基板(転写先基板)上に転写するという方法が提案されている(例えば、特許文献2参照。)。しかし、この転写技術を用いた場合でも、配線形成に関しては、前述と同様の配線形成技術を用いている。
特開2003−251243公報(第5−20頁) 特開2001−7340公報(第3−7頁、第15図)
On the other hand, a large number of thin film transistors are densely formed in advance on a support substrate (transfer source substrate), and the required number of thin film transistors from the transfer source substrate is formed on a support substrate (transfer destination substrate) different from the transfer source substrate. There has been proposed a method of transferring to (see, for example, Patent Document 2). However, even when this transfer technique is used, the same wiring formation technique as described above is used for the wiring formation.
JP 2003-251243 A (page 5-20) JP 2001-7340 (page 3-7, FIG. 15)

上述したように、少ない工程数で作製可能であり、コンタクト特性の良好なアクティブマトリックス基板及びその製造方法を得ることが出来なかった。   As described above, an active matrix substrate that can be manufactured with a small number of steps and has good contact characteristics and a method for manufacturing the same cannot be obtained.

本発明は、この問題に鑑み、少ない工程数で作製可能であり、開口率が広くコンタクト特性の良好なアクティブマトリックス基板及びその製造方法を提供することを目的とする。   In view of this problem, an object of the present invention is to provide an active matrix substrate that can be manufactured with a small number of steps, has a wide aperture ratio, and has good contact characteristics, and a method for manufacturing the same.

そこで、本発明は、基板と、基板上に、少なくとも一方の側面が傾斜面である第1の溝を有するよう設けられる接着層と、傾斜面上に設けられるアクティブ素子と、溝の底部に設けられ、アクティブ素子の底部側に設けられた第1の電極と接続する第1の配線と、第1の配線上に設けられる絶縁層と、第1の配線とは異なる方向となるよう接着層の上面及び絶縁層の上に設けられ、アクティブ素子の溝の上部側に設けられた第2の電極と接続する第2の配線とを具備することを特徴とするアクティブマトリックス基板を提供する。   Therefore, the present invention provides a substrate, an adhesive layer provided on the substrate so as to have a first groove having at least one side surface as an inclined surface, an active element provided on the inclined surface, and a bottom portion of the groove. The first wiring connected to the first electrode provided on the bottom side of the active element, the insulating layer provided on the first wiring, and the adhesive layer in a direction different from the first wiring. Provided is an active matrix substrate comprising a second wiring provided on an upper surface and an insulating layer and connected to a second electrode provided on an upper side of a groove of an active element.

本発明においては、接着層の上面と絶縁層の表面の基板面からの高さがほぼ等しくても良い。   In the present invention, the height of the upper surface of the adhesive layer and the surface of the insulating layer from the substrate surface may be substantially equal.

また、本発明においては、接着層とアクティブ素子との間に支持層が設けられても良い。   In the present invention, a support layer may be provided between the adhesive layer and the active element.

また、本発明においては、アクティブ素子は第3の電極を有し、かつ、接着層の上面には画素電極が設けられ、画素電極のコンタクト電極が、溝の上部側に設けられた第3の電極と接続していても良い。   In the present invention, the active element has the third electrode, the pixel electrode is provided on the upper surface of the adhesive layer, and the contact electrode of the pixel electrode is provided on the upper side of the groove. You may connect with the electrode.

また、本発明においては、基板上の第2の配線に対応する領域に第2の溝が形成されていても良い。   In the present invention, the second groove may be formed in a region corresponding to the second wiring on the substrate.

また、本発明においては、基板上のコンタクト電極と第3の電極とが接続している領域に凹部が形成されていても良い。   In the present invention, a recess may be formed in a region where the contact electrode and the third electrode on the substrate are connected.

また、本発明においては、傾斜面と基板面とのなす角が、20度以上85度以下であっても良い。   In the present invention, the angle formed between the inclined surface and the substrate surface may be not less than 20 degrees and not more than 85 degrees.

また、本発明においては、支持層の端面が傾斜した傾斜端面であり、第1の電極及び第2の電極の少なくとも1つが傾斜端面上まで延在していても良い。   In the present invention, the end surface of the support layer is an inclined end surface, and at least one of the first electrode and the second electrode may extend to the inclined end surface.

また、本発明においては、第1の配線と第1の電極との間のぬれ性が、第1の配線と接着層との間のぬれ性よりも大きくても良い。   In the present invention, the wettability between the first wiring and the first electrode may be greater than the wettability between the first wiring and the adhesive layer.

また、本発明においては、第2の配線と第2の電極との間のぬれ性が、第2の配線と接着層との間のぬれ性よりも大きくても良い。   In the present invention, the wettability between the second wiring and the second electrode may be greater than the wettability between the second wiring and the adhesive layer.

また、本発明においては、第1の配線若しくは第2の配線と接着層との間のぬれ性が、第1の配線若しくは第2の配線とアクティブ素子との間のぬれ性よりも大きくても良い。   In the present invention, the wettability between the first wiring or the second wiring and the adhesive layer is greater than the wettability between the first wiring or the second wiring and the active element. good.

また、本発明は、基板と、基板上に設けられ、ほぼ一定の方向に延伸しかつ少なくとも一方の壁面が傾斜している複数の溝を有する接着層と、傾斜した壁面に配置され、夫々が複数の電極を有する複数のアクティブ素子群と、溝の底部に配置され、同一の溝に配置されるアクティブ素子群のうち、溝の底部側に位置する各電極を共通に接続する第1の配線と、第1の配線上に設けられる絶縁層と、絶縁層を超えるように接着層上に配置され、異なる溝に配置されるアクティブ素子群の電極のうち、溝の上部側に位置する各電極を共通に接続する第2の配線とを具備することを特徴とするアクティブマトリックス基板を提供する。   Further, the present invention is arranged on a substrate, an adhesive layer provided on the substrate, having a plurality of grooves extending in a substantially constant direction and inclined at least one wall surface, and the inclined wall surface, A plurality of active element groups having a plurality of electrodes and a first wiring that is arranged at the bottom of the groove and commonly connects the electrodes located on the bottom side of the groove among the active element groups arranged in the same groove Each of the electrodes located on the upper side of the groove among the electrodes of the active element group disposed on the adhesive layer so as to exceed the insulating layer and the insulating layer provided on the first wiring, and disposed in different grooves And an active matrix substrate, characterized in that the active matrix substrate is provided.

また、本発明は、転写元基板に第1の電極及び第2の電極を有するアクティブ素子を形成する工程と、転写先基板上に、少なくとも一方の側面が傾斜面である溝を有するよう設けられる接着層を形成する工程と、転写元基板から転写先基板の傾斜面上に、第1の電極が溝の底部側に、第2の電極が溝の上部側に配置されるようアクティブ素子を転写する工程と、アクティブ素子の第1の電極と接続する第1の配線を溝の底部側に形成する工程と、第1の配線上に絶縁層を形成する工程と、アクティブ素子の第2の電極と接続し、第1の配線とは異なる方向となるよう第2の配線を接着層及び絶縁層の上に形成する工程とを具備することを特徴とするアクティブマトリックス基板の製造方法を提供する。   The present invention is also provided with a step of forming an active element having a first electrode and a second electrode on a transfer source substrate, and a groove having at least one side surface as an inclined surface on the transfer destination substrate. Forming an adhesive layer and transferring the active element from the transfer source substrate onto the inclined surface of the transfer destination substrate so that the first electrode is disposed on the bottom side of the groove and the second electrode is disposed on the upper side of the groove A step of forming a first wiring connected to the first electrode of the active element on the bottom side of the groove, a step of forming an insulating layer on the first wiring, and a second electrode of the active element And a step of forming a second wiring on the adhesive layer and the insulating layer so as to be in a direction different from that of the first wiring.

本発明によれば、少ない工程数で作製可能であり、開口率が広くコンタクト特性の良好なアクティブマトリックス基板及びその製造方法を提供することが出来る。   According to the present invention, it is possible to provide an active matrix substrate that can be manufactured with a small number of steps, has a wide aperture ratio, and has good contact characteristics, and a method for manufacturing the same.

本発明の実施形態に係るアクティブマトリックス基板及びその製造方法においては、アクティブマトリックス基板とは異なる転写元基板の上にアクティブ素子を作製し、仮に支持することが可能な中間転写基板上に一括して移した後、再度、アクティブマトリックス基板に移す。そして、アクティブ素子をアクティブマトリックス基板に転写する時に、アクティブ素子を基板面に対して傾斜して取り付けることを特徴とするものである。   In the active matrix substrate and the manufacturing method thereof according to the embodiment of the present invention, active elements are formed on a transfer source substrate different from the active matrix substrate, and collectively formed on an intermediate transfer substrate that can be temporarily supported. After the transfer, it is transferred again to the active matrix substrate. Then, when transferring the active element to the active matrix substrate, the active element is attached to be inclined with respect to the substrate surface.

本実施形態のアクティブマトリックス基板を図1に示す。   The active matrix substrate of this embodiment is shown in FIG.

図1に示すように、本実施形態のアクティブマトリックス基板は、転写先基板11と、転写先基板11上に設けられた接着層12とを有する。接着層12は、少なくとも一方の側面が傾斜面である溝を有しており、図1においては、溝の他方の側面は図示していない
。また、接着層12は傾斜面に続く平坦な面(上面)を有する。接着層12の傾斜面上には、支持層13と支持層13上に設けられたアクティブ素子14が設けられ、アクティブ素子14は第1の電極19と第2の電極18とを有する。第1の電極19は、溝の底面側に設けられ、第2の電極18は溝の上部側、つまり接着層12の上面側に設けられている。例えば、アクティブ素子14として3端子の薄膜トランジスタを用いた場合、例えば第1の電極19をゲート電極に接続されているコンタクト部として、第2の電極18をソース電極またはドレイン電極に接続されているコンタクト部とすることが出来る。このような構成とすることにより、第1の電極19と第2の電極18とを、転写先基板面11面から異なる高さに位置させることが可能となる。
As shown in FIG. 1, the active matrix substrate of this embodiment includes a transfer destination substrate 11 and an adhesive layer 12 provided on the transfer destination substrate 11. The adhesive layer 12 has a groove having at least one side surface as an inclined surface, and the other side surface of the groove is not shown in FIG. The adhesive layer 12 has a flat surface (upper surface) following the inclined surface. On the inclined surface of the adhesive layer 12, a support layer 13 and an active element 14 provided on the support layer 13 are provided, and the active element 14 includes a first electrode 19 and a second electrode 18. The first electrode 19 is provided on the bottom surface side of the groove, and the second electrode 18 is provided on the upper side of the groove, that is, on the upper surface side of the adhesive layer 12. For example, when a three-terminal thin film transistor is used as the active element 14, for example, the first electrode 19 is used as a contact portion connected to the gate electrode, and the second electrode 18 is used as a contact connected to the source or drain electrode. Part. With such a configuration, the first electrode 19 and the second electrode 18 can be positioned at different heights from the surface 11 of the transfer destination substrate.

このため、転写先基板面11に対して異なる高さに第1の電極19と第2の電極18とを配置することを、マトリックス配線形成時に利用することが可能になる。つまり、第1の電極19に接続される配線、例えば、ゲート線に相当する配線を形成するときに、配線形成時には液体または微粒子を分散させた液体のインクで、描画方式を用いた場合、コンタクト部が多少複雑な形状を有している場合でも、図2に示されるように吐出部41から吐出されたインク42が液体の流動性から回り込んで埋め込むことが可能となる。このため、従来のスルーホールへの配線形成と比較して、安定したコンタクトが形成できることになる。さらに、傾斜配置したコンタクト部の場合、配線高さ、すなわち、液体を用いた場合には液面高さを、配線全体に渡りほぼ一定にすることが可能である。   For this reason, it is possible to use the arrangement of the first electrode 19 and the second electrode 18 at different heights with respect to the transfer destination substrate surface 11 when forming the matrix wiring. That is, when a wiring connected to the first electrode 19, for example, a wiring corresponding to a gate line, is formed using a drawing method with a liquid ink in which liquid or fine particles are dispersed at the time of wiring formation, Even when the portion has a somewhat complicated shape, as shown in FIG. 2, the ink 42 discharged from the discharge portion 41 can wrap around due to the fluidity of the liquid. Therefore, a stable contact can be formed as compared with the conventional wiring formation to the through hole. Further, in the case of the inclined contact portions, it is possible to make the wiring height, that is, when the liquid is used, the liquid surface height almost constant over the entire wiring.

接着層12の傾斜面にアクティブ素子14を取り付ける際の、第1電極19や第2電極18に接続される配線の形成について説明する。   The formation of the wiring connected to the first electrode 19 and the second electrode 18 when the active element 14 is attached to the inclined surface of the adhesive layer 12 will be described.

図3から図5は、第1の電極19へ接続する配線を形成する場合の、配線の液面高さを説明する図である。   FIGS. 3 to 5 are diagrams for explaining the liquid level of the wiring when the wiring connected to the first electrode 19 is formed.

図3において、高さAは支持層13の溝側の側面での基板面からの最大高さであり、高さBは第1の電極19の露出した部分での基板面からの最大高さであり、高さCはアクティブ素子14の溝側の側面での基板面からの最大高さである。第1の電極19に接続するような配線を形成する場合には、図3に示すように、液面高さがBになるようにインクの量を調整することが好ましい。つまり、第1の電極19の形成された領域で転写先基板11面から最も離れた、最も高い位置とすることが好ましい。また、図3において、液面高さがAからCの間にあれば、第1の電極19と配線との接合が保てることになるため、液面高さはAからCの間であればよいというマージンが保てることになる。   In FIG. 3, the height A is the maximum height from the substrate surface on the side surface on the groove side of the support layer 13, and the height B is the maximum height from the substrate surface in the exposed portion of the first electrode 19. The height C is the maximum height from the substrate surface on the side surface of the active element 14 on the groove side. In the case of forming a wiring to be connected to the first electrode 19, it is preferable to adjust the amount of ink so that the liquid level is B as shown in FIG. That is, it is preferable to set the highest position that is farthest from the surface of the transfer destination substrate 11 in the region where the first electrode 19 is formed. In FIG. 3, if the liquid level is between A and C, the first electrode 19 and the wiring can be joined. Therefore, if the liquid level is between A and C, A good margin can be maintained.

図4において、高さDは高さCと同様でありアクティブ素子14の溝側の側面での基板面からの最大高さであり、高さEは接着層12の厚さと同じであり、高さFはアクティブ素子14の溝と反対側の側面での基板面からの最大高さである。アクティブ素子14の上面に設けたスルーホールなどを介して電極と配線とをコンタクトさせる場合は図4に示すように、DからFの間に液面高さを設けることが好ましく、Eをコンタクトホールの最も基板面から離れた位置とするとEを液面高さにすることが最も好ましい。   In FIG. 4, the height D is the same as the height C and is the maximum height from the substrate surface on the side of the active element 14 on the groove side, and the height E is the same as the thickness of the adhesive layer 12. The depth F is the maximum height from the substrate surface on the side surface opposite to the groove of the active element 14. When the electrode and the wiring are brought into contact via a through hole or the like provided on the upper surface of the active element 14, it is preferable to provide a liquid level between D and F as shown in FIG. It is most preferable to set E to the liquid level when the position is farthest from the substrate surface.

図5において、高さGは支持層13の溝と反対側の側面での基板面からの最大高さであり、高さHは第2の電極18の基板面からの最大高さである。第2電極18へ接続する配線を形成する場合は、図5に示すように、GからHの間に液面高さを設けることにより、第2電極18と配線との接合を保つことが可能となる。これらは全て、配線の液面高さを、電極に接する高さ以上、他の電極に配線が接触してしまう高さ未満としている。   In FIG. 5, the height G is the maximum height from the substrate surface on the side surface opposite to the groove of the support layer 13, and the height H is the maximum height from the substrate surface of the second electrode 18. When forming the wiring connected to the second electrode 18, as shown in FIG. 5, it is possible to maintain the bonding between the second electrode 18 and the wiring by providing a liquid level between G and H. It becomes. In all of these, the liquid level of the wiring is set to be higher than the height in contact with the electrode and less than the height at which the wiring comes into contact with the other electrode.

図6から図10は、第1の電極19へ接続する配線、またこの配線の上に設けられる絶縁層をインク液で形成する場合の、これらのインク液のぬれ性について説明する図である
。第1の電極に接続する配線の上に設けられる絶縁層は、第1の電極に接続する配線と交差する配線との短絡を防ぐために設けられるものである。また、ぬれ性とは、ある液体の固体表面に対する接触角の違いのことである。したがって、インク液が接触角の異なる2つの固体表面に接触している場合、接触角の小さい固体表面の方に優先的に濡れやすいことになる。
6 to 10 are diagrams for explaining the wettability of the ink liquid when the wiring connected to the first electrode 19 and the insulating layer provided on the wiring are formed of the ink liquid. The insulating layer provided on the wiring connected to the first electrode is provided to prevent a short circuit between the wiring connected to the first electrode and the wiring intersecting with the wiring. The wettability is the difference in the contact angle of a certain liquid with the solid surface. Therefore, when the ink liquid is in contact with two solid surfaces having different contact angles, the solid surface with a smaller contact angle is preferentially wet.

図6は、配線を形成するインク液72の第1の電極19に対するぬれ性が、接着層12に対するぬれ性に等しい場合である。この場合、転写先基板11を水平に置くとインク液72の液面は基板面に平行となる。   FIG. 6 shows a case where the wettability with respect to the first electrode 19 of the ink liquid 72 forming the wiring is equal to the wettability with respect to the adhesive layer 12. In this case, when the transfer destination substrate 11 is placed horizontally, the liquid surface of the ink liquid 72 is parallel to the substrate surface.

図7は、インク液73の第1の電極19に対するぬれ性が、接着層12に対するぬれ性よりも大きい場合である。この場合は、インク液73の量が比較的少ない場合でも、第1の電極19との接触性が優れた配線が形成可能である。   FIG. 7 shows the case where the wettability of the ink liquid 73 with respect to the first electrode 19 is greater than the wettability with respect to the adhesive layer 12. In this case, even when the amount of the ink liquid 73 is relatively small, it is possible to form a wiring having excellent contact with the first electrode 19.

図8は、インク液74により配線を形成した後、この配線の上に、インク液75により絶縁層を形成する際のぬれ性についての説明図である。ここでインク液75を用いた絶縁層を形成する場合、アクティブ素子14と接着層12との間では液面高さがほぼ水平であることが望ましい。このため、アクティブ素子14の表面と接着層12の表面については、インク液75に対する濡れ性がほぼ同一であることが望ましいことになる。   FIG. 8 is an explanatory diagram of wettability when a wiring is formed with the ink liquid 74 and then an insulating layer is formed on the wiring with the ink liquid 75. Here, when the insulating layer using the ink liquid 75 is formed, it is desirable that the liquid level is substantially horizontal between the active element 14 and the adhesive layer 12. Therefore, it is desirable that the surface of the active element 14 and the surface of the adhesive layer 12 have substantially the same wettability with respect to the ink liquid 75.

図9は、インク液73の接着層12に対するぬれ性が、アクティブ素子14に対するぬれ性よりも大きい場合である。この場合は、インク液73の量が比較的多い場合でも、第1の電極19に接続する配線がはみ出して、アクティブ素子14の他の電極などに接触することを防ぐことが可能である。   FIG. 9 shows a case where the wettability of the ink liquid 73 with respect to the adhesive layer 12 is greater than the wettability with respect to the active element 14. In this case, even when the amount of the ink liquid 73 is relatively large, it is possible to prevent the wiring connected to the first electrode 19 from protruding and coming into contact with other electrodes of the active element 14.

図10は、インク液77により配線を形成した後、この配線の上に、インク液78により絶縁層を形成する際のぬれ性についての説明図である。この場合、接着層12の平坦面、すなわち、インク液78が触れていない面には、インク液78との接触角が大きくなるように表面処理を施している。このとき、仮に図10のようにインク液78の滴下量が多すぎた場合でも、インク液78が接着層12表面への広がりを抑えることが可能になる。   FIG. 10 is an explanatory view of the wettability when a wiring is formed with the ink liquid 77 and then an insulating layer is formed with the ink liquid 78 on the wiring. In this case, a surface treatment is applied to the flat surface of the adhesive layer 12, that is, the surface not touched by the ink liquid 78 so that the contact angle with the ink liquid 78 is increased. At this time, even if the dripping amount of the ink liquid 78 is too large as shown in FIG. 10, the ink liquid 78 can be prevented from spreading to the surface of the adhesive layer 12.

図6から図10で説明したように、配線や絶縁層をインク液で印刷法により形成する場合、液面高さだけではなく、インク液が接触する領域のぬれ性の違いを利用することでプロセスマージンを広くすることが可能であることが分かる。これは、印刷法で形成する電極や絶縁層全てにおいて言えることである。   As described with reference to FIGS. 6 to 10, when a wiring or an insulating layer is formed by a printing method using an ink liquid, not only the liquid surface height but also the wettability difference in the area where the ink liquid contacts is used. It can be seen that the process margin can be widened. This is true for all electrodes and insulating layers formed by the printing method.

次に、本実施形態のアクティブマトリックス基板について、製造方法を説明する。   Next, a manufacturing method for the active matrix substrate of the present embodiment will be described.

図11から図14は本実施形態における転写元基板にアクティブ素子を形成するまでの工程を説明する図であり、夫々、(a)が平面図、(b)が(a)のe−e‘間の断面図である。   FIG. 11 to FIG. 14 are diagrams for explaining the steps until the active element is formed on the transfer source substrate in this embodiment, where (a) is a plan view and (b) is ee ′ of (a). FIG.

図11に示すように、例えばアルミノホウ珪酸塩などから構成される無アルカリガラス等からなる転写元基板51上に、エレクトロンサイクロトロンレゾナンス(ECR)スパッタリング法によりシリコン窒化膜等からなる分離層52を約50nm−250nmの厚さとなるよう成膜した後、窒素雰囲気下等で約450℃にて1時間程度熱処理を施す。この上にシランを原料に用いたプラズマ励起化学気相成長法(PECVD法)によるシリコン酸化膜等からなる支持層53を約500nm−700nmの厚さとなるよう成膜する。さらに、マグネトロンスパッタリング法を用いて、Al、Mo、W、Ta,Tiなどの金属やこれらの金属を積層したもの、または、これらの合金などからなる電極層を成膜した
後、フォトエッチングプロセスを用いてゲート電極31及び第1の電極19を形成する。この時、第1の電極19は各コンタクト部を独立に形成せず電気的に接続されている状態で形成すると、作製時の静電破壊を防止できるために好ましい。
As shown in FIG. 11, a separation layer 52 made of a silicon nitride film or the like is formed on a transfer source substrate 51 made of non-alkali glass made of, for example, aluminoborosilicate by an electron cyclotron resonance (ECR) sputtering method with a thickness of about 50 nm. After forming the film to have a thickness of −250 nm, heat treatment is performed at about 450 ° C. for about 1 hour in a nitrogen atmosphere or the like. On this, a support layer 53 made of a silicon oxide film or the like by a plasma enhanced chemical vapor deposition method (PECVD method) using silane as a raw material is formed to have a thickness of about 500 nm to 700 nm. In addition, a magnetron sputtering method is used to deposit a metal such as Al, Mo, W, Ta, or Ti, or an electrode layer made of such a metal, or an alloy thereof, and then a photoetching process is performed. In this manner, the gate electrode 31 and the first electrode 19 are formed. At this time, it is preferable to form the first electrode 19 in a state where each contact portion is electrically connected without being formed independently, because electrostatic breakdown can be prevented at the time of manufacturing.

図12に示すように、ゲート電極31及び第1の電極19を覆うように、PECVD法を用いてシリコン酸化膜などのシリコン系絶縁材料からなる膜厚400nm程度のゲート絶縁膜を成膜後、フォトエッチングプロセスを用いてゲート絶縁部32を形成する。この上に膜厚50nm程度のアモルファスシリコン層と、チャネル保護層34となる膜厚100nm程度の窒化シリコン層等を、PECVD法を用いて成膜する。窒化シリコン層についてはゲート電極31よりもやや小さい程度の形状になるようにフォトエッチングプロセスを用いて加工しチャネル保護層34とする。チャネル保護層34を加工した後、原料にシラン及びホスフィン等を用いたPECVD法にて、リン(P)がドープされた約30nmのアモルファスシリコン層を成膜後、マグネトロンスパッタリング法を用いてMo等を30nm程度成膜する。フォトエッチングプロセスを用いて、ゲート絶縁部を覆うようにアモルファスシリコン層及びリンがドープされたアモルファスシリコン層およびMo層を島形状に加工する。これを半導体層33とする。   As shown in FIG. 12, after forming a gate insulating film having a thickness of about 400 nm made of a silicon-based insulating material such as a silicon oxide film by using PECVD so as to cover the gate electrode 31 and the first electrode 19, The gate insulating portion 32 is formed using a photoetching process. On this, an amorphous silicon layer with a thickness of about 50 nm, a silicon nitride layer with a thickness of about 100 nm to be the channel protective layer 34, and the like are formed by PECVD. The silicon nitride layer is processed using a photoetching process so as to have a shape slightly smaller than the gate electrode 31 to form a channel protective layer 34. After processing the channel protective layer 34, an amorphous silicon layer of about 30 nm doped with phosphorus (P) is formed by PECVD using silane, phosphine, or the like as a raw material, and then Mo or the like is used using a magnetron sputtering method. Is deposited to a thickness of about 30 nm. By using a photoetching process, the amorphous silicon layer, the amorphous silicon layer doped with phosphorus, and the Mo layer are processed into an island shape so as to cover the gate insulating portion. This is referred to as a semiconductor layer 33.

図13に示すように、マグネトロンスパッタリング法等を用いて、Mo、Al、W,Tiやその合金、または、これらの積層膜を成膜した後、フォトエッチングプロセスを用いてソース電極35とこれに続く第2の電極18、ドレイン電極36とこれに続く第3の電極22を形成する。このとき、図13(a)に示されるように、ソース電極35及びドレイン電極は、隣り合う第2の電極18と第3の電極22とをつなげて、接続された構造とし、さらに、隣り合うラインの第1の電極19とも接続された構造とする。これは、このような構造を採用することにより、各薄膜トランジスタでの静電破壊が防止できるためである。   As shown in FIG. 13, after depositing Mo, Al, W, Ti, an alloy thereof, or a laminated film thereof by using a magnetron sputtering method or the like, a photoetching process is used to form the source electrode 35 and the source electrode 35. The subsequent second electrode 18, drain electrode 36, and subsequent third electrode 22 are formed. At this time, as shown in FIG. 13A, the source electrode 35 and the drain electrode are connected to each other by connecting the second electrode 18 and the third electrode 22 adjacent to each other, and further adjacent to each other. The first electrode 19 of the line is also connected. This is because by adopting such a structure, electrostatic breakdown in each thin film transistor can be prevented.

図14に示すように、薄膜トランジスタ部を保護する保護層37として、PECVD法を用いて、膜厚500nm−700nm程度のシリコン酸化膜等を成膜した後、フォトエッチングプロセスを用いて、コンタクトホール部及び各アクティブ素子領域に相当する形状に加工する。薄膜トランジスタは第1の電極19、第2の電極18および第3の電極22のみが露出しており、その他は支持層53と保護層37とに覆われている。   As shown in FIG. 14, after forming a silicon oxide film or the like having a thickness of about 500 nm to 700 nm as a protective layer 37 for protecting the thin film transistor portion using PECVD, a contact hole portion is formed using a photoetching process. And processing into a shape corresponding to each active element region. In the thin film transistor, only the first electrode 19, the second electrode 18, and the third electrode 22 are exposed, and the others are covered with the support layer 53 and the protective layer 37.

図15から図17は本実施形態において転写元基板から中間転写基板に一括して一時的にアクティブ素子を転写する工程を説明する図であり、図15(a)は平面図、図15(b)は図15(a)のf−f‘間の断面図、図16及び図17は図15(b)に対応した断面図である。   FIGS. 15 to 17 are diagrams for explaining a process of temporarily transferring the active elements collectively from the transfer source substrate to the intermediate transfer substrate in this embodiment. FIG. 15A is a plan view, and FIG. ) Is a cross-sectional view taken along line ff ′ of FIG. 15A, and FIGS. 16 and 17 are cross-sectional views corresponding to FIG. 15B.

図15に示すように、転写元基板51上には、分離層52及び支持層53が積層され、その上に、第1の電極19、第2の電極18及び第3の電極22以外が保護層37で覆われたアクティブ素子が設けられている。   As shown in FIG. 15, a separation layer 52 and a support layer 53 are laminated on the transfer source substrate 51, and the layers other than the first electrode 19, the second electrode 18, and the third electrode 22 are protected thereon. An active element covered with a layer 37 is provided.

図16に示すように、保護層37に覆われたアクティブ素子が設けられた転写元基板51上に、例えば、UV光にて局所的に発泡するような有機樹脂部54をスピンコート法等により塗布した後、例えば石英基板のようなUV透過性に優れた中間転写基板55を接着する。このとき、有機樹脂部54と中間転写基板55間には気泡などが混入しないように減圧雰囲気下で行うことが望ましい。   As shown in FIG. 16, for example, an organic resin portion 54 that is locally foamed by UV light is formed on a transfer source substrate 51 provided with an active element covered with a protective layer 37 by a spin coating method or the like. After the application, an intermediate transfer substrate 55 having excellent UV transparency such as a quartz substrate is bonded. At this time, it is desirable to carry out in a reduced pressure atmosphere so that air bubbles and the like are not mixed between the organic resin portion 54 and the intermediate transfer substrate 55.

図17に示すように、アクティブ素子を形成するのに用いた転写元基板51を除去する。まず、研磨材を用いた機械的な研磨方法を用いて、転写元基板51を50μm−80μm程度まで研磨する。このとき、研磨材は、最初、大きな粒径のものでよいが、基板の厚
みが薄くなるにつれて、小さな粒径のものを用いるとよい。また、基板厚が50μm−80μm未満になると、研磨時の応力などで、転写元基板51の変形や静電気の発生により、アクティブ素子にダメージを与えるため、機械的研磨は50μm−80μm程度までが望ましい。次に、フッ酸を主成分としたエッチャントを用いた化学的研磨方法を用いて、転写元基板51がほぼ除去できるまで転写元基板51のエッチングを行う。ここで、転写元基板51が除去されると、ECRスパッタリング法等により成膜されたシリコン窒化膜などによる分離層52面が露出することになる。ここで、エッチング時のフッ酸系エッチャントにおいて、例えばアンモニアや硫酸などの添加量を調整することにより、ガラス基板とシリコン窒化膜とのエッチングレート比を大きくすることができる。このため、転写元基板51の完全な除去が可能になる。このとき、分離層52に透光性があるため、そのまま残しても構わないし、除去して支持層53面を露出させてもよい。図17では分離層52を残さない場合を示している。さらに、転写元基板51を除去した面にフォトエッチングプロセスを行うことによりアクティブ素子領域相当に裏面から形状加工を行う。このときの形状加工は、ガラス基板面に接触していた分離層52、支持層53及び、共通化されていた第1の電極19、第2の電極18、第3の電極22の分離である。このエッチングプロセスにより、各アクティブ素子は、それぞれ独立なアクティブ素子部に分離できることになる。
As shown in FIG. 17, the transfer source substrate 51 used to form the active element is removed. First, the transfer source substrate 51 is polished to about 50 μm-80 μm using a mechanical polishing method using an abrasive. At this time, the abrasive may have a large particle size at first, but a material having a smaller particle size may be used as the thickness of the substrate is reduced. Further, when the substrate thickness is less than 50 μm-80 μm, the active element is damaged due to deformation of the transfer source substrate 51 or generation of static electricity due to stress at the time of polishing, etc. Therefore, the mechanical polishing is preferably about 50 μm-80 μm. . Next, the transfer source substrate 51 is etched using a chemical polishing method using an etchant containing hydrofluoric acid as a main component until the transfer source substrate 51 can be substantially removed. Here, when the transfer source substrate 51 is removed, the surface of the separation layer 52 made of a silicon nitride film or the like formed by ECR sputtering or the like is exposed. Here, the etching rate ratio between the glass substrate and the silicon nitride film can be increased by adjusting the addition amount of ammonia, sulfuric acid or the like in the hydrofluoric acid etchant at the time of etching. For this reason, the transfer source substrate 51 can be completely removed. At this time, since the separation layer 52 has translucency, it may be left as it is, or may be removed to expose the surface of the support layer 53. FIG. 17 shows a case where the separation layer 52 is not left. Further, by performing a photo etching process on the surface from which the transfer source substrate 51 has been removed, shape processing is performed from the back surface corresponding to the active element region. The shape processing at this time is separation of the separation layer 52, the support layer 53, and the common first electrode 19, second electrode 18, and third electrode 22 that were in contact with the glass substrate surface. . By this etching process, each active element can be separated into independent active element portions.

図18から図21は本実施形態において中間転写基板から転写先基板に選択的にアクティブ素子を転写する工程を説明する図であり、図18においては(a)が平面図、(b)が(a)のh−h‘間の断面図であり、図19から図21は図18(b)に対応した断面図である。   FIGS. 18 to 21 are views for explaining a process of selectively transferring the active element from the intermediate transfer substrate to the transfer destination substrate in the present embodiment. FIG. 18A is a plan view, and FIG. It is sectional drawing between hh 'of a), and FIGS. 19-21 is sectional drawing corresponding to FIG.18 (b).

図18に示すように、転写先基板56上にフォトエッチングプロセス等を用いて、信号線を形成する予定の領域に信号線用溝61を、画素電極とのコンタクトとる予定のコンタクト形成予定領域に凹部62を形成する。転写先基板56としては、液晶ディスプレイで広く使用されている無アルカリガラス基板等を用いることができる。この信号線用溝61と凹部62とは、転写先基板56上に感光性ノボラック系樹脂や感光性ポリイミドなどを一面に形成し、フォトプロセスを用いて溝と凹部を形成しても良い。転写先基板56上には、アクリル系樹脂等による接着層57を形成し、後に走査線を形成するための走査線用溝58をあける。また、信号線用溝61と凹部62を設けた領域では、接着層57上に凹みが自己整合的に形成されている。接着層57としては、アクリル系樹脂以外にもユリア樹脂系、メラニン樹脂系、フェノール樹脂系、エポキシ系樹脂、ウレタン系樹脂などを用いることができる。   As shown in FIG. 18, by using a photoetching process or the like on the transfer destination substrate 56, a signal line groove 61 is formed in a region where a signal line is to be formed, and a contact formation planned region where a contact with the pixel electrode is planned. A recess 62 is formed. As the transfer destination substrate 56, an alkali-free glass substrate or the like widely used in liquid crystal displays can be used. The signal line groove 61 and the recess 62 may be formed by forming a photosensitive novolac resin, photosensitive polyimide, or the like on the transfer destination substrate 56 on one side, and forming the groove and the recess using a photo process. An adhesive layer 57 made of an acrylic resin or the like is formed on the transfer destination substrate 56, and a scanning line groove 58 for forming a scanning line later is formed. Further, in the region where the signal line groove 61 and the recess 62 are provided, a recess is formed on the adhesive layer 57 in a self-aligning manner. As the adhesive layer 57, urea resin, melanin resin, phenol resin, epoxy resin, urethane resin and the like can be used in addition to the acrylic resin.

図19に示すように、フォトプロセスで走査線用溝58の側面の少なくとも一方に傾斜面59を形成する。この傾斜面59の傾斜角を決定する接着層57の端部の傾きは、フォトプロセスの露光時間とアクリル樹脂の焼成温度により制御する。傾斜角は20度以上85度以下であることが好ましい。20度以上とすることにより、後に形成する配線が安定に形成可能となり、85度以下とすることにより、アクティブ素子14の選択転写性を高く保つことが出来る。そして、アクティブ素子14が接着された中間転写基板55と、接着層57に傾斜面59を形成した転写先基板56とを、転写されるアクティブ素子14が傾斜面59の所定の位置となるように重ね合わせる。   As shown in FIG. 19, an inclined surface 59 is formed on at least one of the side surfaces of the scanning line groove 58 by a photo process. The inclination of the end of the adhesive layer 57 that determines the inclination angle of the inclined surface 59 is controlled by the exposure time of the photo process and the baking temperature of the acrylic resin. The inclination angle is preferably 20 degrees or more and 85 degrees or less. By setting it to 20 degrees or more, the wiring to be formed later can be formed stably, and by setting it to 85 degrees or less, the selective transferability of the active element 14 can be kept high. Then, the intermediate transfer substrate 55 to which the active element 14 is bonded and the transfer destination substrate 56 in which the inclined surface 59 is formed on the adhesive layer 57 are placed so that the active element 14 to be transferred is at a predetermined position on the inclined surface 59. Overlapping.

図20に示すように、中間転写基板55に設けられたアクティブ素子14のうち、転写するアクティブ素子14に対応する位置の有機樹脂部54に中間転写基板55側からUV光を照射する。このとき、UV光が照射された領域は、UV光による発泡剥離する有機樹脂部54が発泡して体積膨張する。このため、転写される前のアクティブ素子14は中間転写基板55及び転写先基板56の基板面に水平であるが、この発泡剥離の際に接着層57の傾斜面59にあわせて傾斜接着されることになる。この後転写されたアクティブ素子
14が充分に接着層57の傾斜面59に固定されるように120℃程度でのアニール処理を施す。
As shown in FIG. 20, among the active elements 14 provided on the intermediate transfer substrate 55, the organic resin portion 54 at a position corresponding to the active element 14 to be transferred is irradiated with UV light from the intermediate transfer substrate 55 side. At this time, in the region irradiated with the UV light, the organic resin part 54 that is foamed and peeled off by the UV light is foamed and expands in volume. For this reason, the active element 14 before being transferred is horizontal to the substrate surfaces of the intermediate transfer substrate 55 and the transfer destination substrate 56, but is inclined and bonded to the inclined surface 59 of the adhesive layer 57 at the time of the foaming separation. It will be. Thereafter, an annealing process at about 120 ° C. is performed so that the transferred active element 14 is sufficiently fixed to the inclined surface 59 of the adhesive layer 57.

図21に示すように、中間転写基板55と転写先基板56とを分離すると、転写先基板56の傾斜面59に転写されるべきアクティブ素子14が転写されることになる。転写元基板51及び中間転写基板55ではアクティブ素子14を密に形成し、その中から選択的に転写先基板56に転写している。   As shown in FIG. 21, when the intermediate transfer substrate 55 and the transfer destination substrate 56 are separated, the active element 14 to be transferred is transferred to the inclined surface 59 of the transfer destination substrate 56. In the transfer source substrate 51 and the intermediate transfer substrate 55, the active elements 14 are formed densely, and selectively transferred from the active elements 14 to the transfer destination substrate 56.

図22から図24は本実施形態において転写先基板上のアクティブ素子に対する配線を形成する工程を説明する図であり、夫々において(a)が平面図、(b)がh−h‘間の断面図である。   22 to 24 are views for explaining a process of forming a wiring for the active element on the transfer destination substrate in this embodiment, where (a) is a plan view and (b) is a cross section between hh ′. FIG.

図22に示すように、アクティブ素子14が転写先基板56に転写された状態では、走査線に相当する部分に走査線用溝58が、信号線に相当する部分に信号線用溝61により自己整合的に接着層57上に出来た溝が、画素電極とのコンタクト領域に相当する部分に凹部62により自己整合的に接着層57上に出来た凹部が、形成されている
図23に示すように、走査線用溝58のほぼ中心に沿って、インク液を適量滴下する。このインク液は、導電性を発現する銀の微粒子を分散させた材料を用い、インクジェット法により滴下する。このとき、インク液は走査線用溝58の側面位置にあわせて形状を変えるため、多少の位置ズレや滴下量の不均一は自己整合的に調整可能である。ここで、インク溶媒の揮発とインクの固化のために150℃程度でアニール処理を施すことにより、第1の電極19に接続した走査線63が形成される。走査線63の上にはインクジェット法により絶縁層64を形成する。このとき、インク液の材料には、焼成後に充分な絶縁性を有するイミド系樹脂を採用する。ここで、イミド系樹脂は、焼成工程を経ることにより絶縁性に優れたポリイミド化が可能である。絶縁層64の材料としては、この他にもユリア樹脂系、フェノール樹脂系、エポキシ系樹脂などを用いることが出来る。
As shown in FIG. 22, in a state where the active element 14 is transferred to the transfer destination substrate 56, the scanning line groove 58 is formed in the portion corresponding to the scanning line, and the signal line groove 61 is formed in the portion corresponding to the signal line. As shown in FIG. 23, a groove formed on the adhesive layer 57 is formed on the adhesive layer 57 in a self-aligned manner on the portion corresponding to the contact region with the pixel electrode. In addition, an appropriate amount of ink liquid is dropped along substantially the center of the scanning line groove 58. This ink liquid is dropped by an ink jet method using a material in which silver fine particles exhibiting conductivity are dispersed. At this time, since the shape of the ink liquid changes in accordance with the position of the side surface of the scanning line groove 58, a slight positional deviation and non-uniform drop amount can be adjusted in a self-aligning manner. Here, an annealing process is performed at about 150 ° C. for volatilization of the ink solvent and solidification of the ink, whereby the scanning line 63 connected to the first electrode 19 is formed. An insulating layer 64 is formed on the scanning line 63 by an inkjet method. At this time, an imide-based resin having sufficient insulating properties after firing is employed as the ink liquid material. Here, the imide-based resin can be converted into a polyimide having excellent insulating properties through a firing step. As the material of the insulating layer 64, urea resin, phenol resin, epoxy resin, and the like can be used.

走査線63を形成する際の詳細を、図25及び図26に示す。図25と図26は図23におけるg−g‘間の断面図である。走査線用溝にインクを滴下した直後は、図25のように走査線63の液面高さが均一な層となっているが、インクの乾燥、焼成工程後は、インク固化の際の大きな体積変化のために図26のように、信号線用溝に相当する領域82の凹部は形状を保存することになる。このため、走査線と信号線の交差部においても信号線用溝の凹部は維持できることになる。また、絶縁層64の表面の転写先基板56面からの高さを、接着層57上面とほぼ同じとすると、接着層57と絶縁層64との間で信号線用溝の凹部の高さをほぼ等しくことが出来る。   Details of forming the scanning line 63 are shown in FIGS. 25 and 26 are sectional views taken along line g-g 'in FIG. Immediately after the ink is dropped into the scanning line groove, the liquid level of the scanning line 63 is a uniform layer as shown in FIG. 25. However, after the ink drying and firing steps, the ink solidification is large. Due to the volume change, as shown in FIG. 26, the concave portion of the region 82 corresponding to the signal line groove retains its shape. For this reason, the recess of the signal line groove can be maintained even at the intersection of the scanning line and the signal line. If the height of the surface of the insulating layer 64 from the surface of the transfer destination substrate 56 is substantially the same as that of the upper surface of the adhesive layer 57, the height of the recess of the signal line groove between the adhesive layer 57 and the insulating layer 64 is increased. Can be almost equal.

図24に示すように、信号線用溝61と凹部62の形成により接着層57に凹みが出来た領域に、走査線63形成と同様の材料によるインクジェット法を用いて、信号線65及びコンタクト電極66を作製する。このとき、信号線65と第2の電極18、及びコンタクト電極66と第3の電極22とが信頼性高く接続されるよう、信号線65及びコンタクト電極66に充分な量のインクが滴下されるように、インクジェット法により2度塗り塗布を行う。   As shown in FIG. 24, the signal line 65 and the contact electrode are formed in the region where the adhesive layer 57 is recessed by the formation of the signal line groove 61 and the recess 62 by using an ink jet method using the same material as that for forming the scanning line 63. 66 is produced. At this time, a sufficient amount of ink is dropped on the signal line 65 and the contact electrode 66 so that the signal line 65 and the second electrode 18 and the contact electrode 66 and the third electrode 22 are connected with high reliability. As described above, coating is performed twice by the ink jet method.

また、透過型液晶ディスプレイ用のアクティブマトリックス基板として利用するためには、画素電極を形成する必要がある。画素電極は以下のように作製すれば良い。まず、信号線65及びコンタクト電極66を形成した後に全面にフォトプロセスで形状加工可能なアクリル樹脂(図示せず)を、0.8μm程度で成膜した後、コンタクト電極66部分のアクリル樹脂にスルーホールを形成する。このアクリル樹脂部が層間絶縁膜となる。ここで、層間絶縁膜は、信号線やコンタクト電極を保護するとともに、マトリックス基板表面を平坦化する効果もある。本層間絶縁膜を形成後、スルーホールを介してコンタクト電極
66と接続するインジウムとスズの酸化物をRFマグネトロンスパッタリング法により膜厚を100nm程度成膜した後、フォトエッチングプロセスを用いて、所望の形状の画素電極67とする。
In order to use as an active matrix substrate for a transmissive liquid crystal display, it is necessary to form pixel electrodes. The pixel electrode may be manufactured as follows. First, after forming the signal line 65 and the contact electrode 66, an acrylic resin (not shown) that can be processed by a photo process is formed on the entire surface with a thickness of about 0.8 μm, and then the through-hole is passed through the acrylic resin in the contact electrode 66 portion. A hole is formed. This acrylic resin portion becomes an interlayer insulating film. Here, the interlayer insulating film protects signal lines and contact electrodes, and has an effect of flattening the surface of the matrix substrate. After this interlayer insulating film is formed, an oxide of indium and tin that is connected to the contact electrode 66 through the through hole is formed to a thickness of about 100 nm by RF magnetron sputtering, and then a desired etching process is performed using a photoetching process. The pixel electrode 67 is shaped.

このようにして完成した本実施形態のアクティブマトリックス基板を図27から図30及び図42に示す。図27は本実施形態のアクティブマトリックス基板の1画素部分を示す平面図であり、図28はアクティブ素子14を拡大した平面図、図29は図27のa−a‘間の断面図であり、図30は図27のc−c’間の断面図である。また、図42は図27のアクティブ素子が行列方向にマトリックス状に並ぶ様子を示す平面図である。   The active matrix substrate of the present embodiment completed in this way is shown in FIGS. 27 to 30 and 42. 27 is a plan view showing one pixel portion of the active matrix substrate of the present embodiment, FIG. 28 is an enlarged plan view of the active element 14, and FIG. 29 is a cross-sectional view taken along aa ′ in FIG. 30 is a cross-sectional view taken along the line cc ′ in FIG. FIG. 42 is a plan view showing the active elements of FIG. 27 arranged in a matrix in the matrix direction.

これらの図に示されるように、本実施形態のアクティブマトリックス基板は、転写先基板56上に信号線用溝61とドレイン電極と画素電極とのコンタクトを取るための凹部62とが設けられ、その上に接着層57が設けられている。接着層57をパターニングして走査線用溝58が設けられ、走査線用溝58の少なくとも一方の側面は傾斜面となっており、この傾斜面に支持層53上に設けられたアクティブ素子14が接着されている。アクティブ素子14の第1電極19は走査線用溝58の底部側に設けられ、この走査線用溝58に形成された走査線63と接続している。走査線63の上には、これと交差する信号線65との短絡を防ぐための絶縁層64が走査線63と平行となるよう設けられる。接着層57及び絶縁層64上の、転写先基板56に設けられた信号線用溝61に対応する領域は凹みが自己整合的に形成され、この凹みの上に信号線65が設けられ第2の電極18に接続する。また、接着層57上の、転写先基板56に設けられた凹部62に対応する領域は凹みが自己整合的に形成され、この凹みの上にコンタクト電極66が設けられ第3の電極22に接続する。その上に層間絶縁膜101が設けられ、凹部62領域にスルーホール102が開けられてその上に形成された画素電極67とコンタクト電極66とが接続する。   As shown in these drawings, the active matrix substrate of this embodiment is provided with a signal line groove 61 and a recess 62 for making contact between the drain electrode and the pixel electrode on the transfer destination substrate 56, and An adhesive layer 57 is provided on the top. The adhesive layer 57 is patterned to provide a scanning line groove 58, and at least one side surface of the scanning line groove 58 is an inclined surface, and the active element 14 provided on the support layer 53 is provided on the inclined surface. It is glued. The first electrode 19 of the active element 14 is provided on the bottom side of the scanning line groove 58 and is connected to the scanning line 63 formed in the scanning line groove 58. On the scanning line 63, an insulating layer 64 for preventing a short circuit with the signal line 65 intersecting with the scanning line 63 is provided in parallel with the scanning line 63. A recess corresponding to the signal line groove 61 provided in the transfer destination substrate 56 on the adhesion layer 57 and the insulating layer 64 is formed in a self-aligned manner, and a signal line 65 is provided on the recess to provide a second line. The electrode 18 is connected. Further, in the region corresponding to the recess 62 provided in the transfer destination substrate 56 on the adhesive layer 57, a recess is formed in a self-aligned manner, and a contact electrode 66 is provided on the recess and is connected to the third electrode 22. To do. An interlayer insulating film 101 is provided thereon, a through hole 102 is opened in the recess 62 region, and a pixel electrode 67 and a contact electrode 66 formed thereon are connected.

また、各々のアクティブ素子を、図31から図33に示す。図31は本実施形態のアクティブ素子の平面図であり、図32は図31のd−d‘間の断面図であり、図33は図31のe−e’間の断面図である。   Each active element is shown in FIGS. 31 is a plan view of the active element of the present embodiment, FIG. 32 is a cross-sectional view taken along d-d ′ in FIG. 31, and FIG. 33 is a cross-sectional view taken along e-e ′ in FIG.

これらの図に示されるように、本実施形態のアクティブ素子は、支持層53上にパターニングされたゲート電極31が形成され、このゲート電極31を覆うようにゲート絶縁膜32が設けられている。ゲート絶縁膜32上には半導体層33が設けられ、その上にはゲート電極31よりやや小さい程度の大きさのチャネル保護膜34が設けられている。半導体層33上には、チャネル保護膜34で分離されたソース電極35及びドレイン電極36が設けられ、これらはその上に設けられた保護膜37と支持層53とで覆われている。ゲート電極31につながる第1の電極19、ソース電極35につながる第2の電極18、ドレイン電極36につながる第3の電極22のみが、保護層37で覆われずに露出している。   As shown in these drawings, in the active element of the present embodiment, a patterned gate electrode 31 is formed on a support layer 53, and a gate insulating film 32 is provided so as to cover the gate electrode 31. A semiconductor layer 33 is provided on the gate insulating film 32, and a channel protective film 34 having a size slightly smaller than that of the gate electrode 31 is provided thereon. A source electrode 35 and a drain electrode 36 separated by a channel protective film 34 are provided on the semiconductor layer 33, and these are covered with a protective film 37 and a support layer 53 provided thereon. Only the first electrode 19 connected to the gate electrode 31, the second electrode 18 connected to the source electrode 35, and the third electrode 22 connected to the drain electrode 36 are exposed without being covered with the protective layer 37.

以上説明したように、本実施形態においては、転写元基板で形成したアクティブ素子を、転写先基板に接着層に溝を形成し、溝の側面を傾斜面としてこの傾斜面に貼り付けている。このように転写方法を用いることにより、1枚の転写元基板から多くのアクティブマトリックス基板が作製できるという特徴がある。また、配線を形成するインクが含侵しやすいように一部が開放されたような構造を取っている。そして、マトリックス配線を形成する際の線幅など形状の安定性は、このアクティブ素子を接着するためにマトリックス基板側に形成される層(接着層)を利用することができる。つまり、配線に相当する溝が形成されていれば、インクは、その溝の形状に合わせて変化させることが可能となる。通常、印刷法による配線形成では、予め、例えば、フォトプロセスによるパターン形成可能なアクリル樹脂などを用いて、この溝構造を形成する必要があり、この場合は配線形成のためのフォトプロセスが追加され、印刷法の利点があまり生かされないことになってしまう
ことになる。しかしながら本実施形態では、アクティブ素子を傾斜配置するための接着層を、そのまま、配線の形状安定化に使用できるため、このフォトプロセスが削減でき、工程数削減の印刷法の優位性が活かされることになる。
As described above, in the present embodiment, the active element formed on the transfer source substrate is formed on the transfer destination substrate with a groove formed in the adhesive layer, and the side surface of the groove is attached to the inclined surface as an inclined surface. By using the transfer method as described above, there is a feature that many active matrix substrates can be manufactured from one transfer source substrate. Further, the structure is such that a part of the ink that forms the wiring is opened so that the ink is easily impregnated. For the stability of the shape such as the line width when forming the matrix wiring, a layer (adhesive layer) formed on the matrix substrate side can be used to bond the active element. That is, if a groove corresponding to the wiring is formed, the ink can be changed in accordance with the shape of the groove. Usually, in wiring formation by a printing method, it is necessary to form this groove structure in advance using, for example, an acrylic resin that can be patterned by a photo process. In this case, a photo process for wiring formation is added. Therefore, the advantages of the printing method will not be fully utilized. However, in this embodiment, since the adhesive layer for arranging the active elements in an inclined manner can be used for stabilizing the shape of the wiring as it is, this photo process can be reduced, and the advantage of the printing method that reduces the number of steps can be utilized. become.

また、接着層の溝を利用したゲート線形成を同様に、信号線やコンタクト電極などの形成についても接着層の段差被覆性を利用した線幅制御が可能となる。すなわち、アクティブマトリックスを構成する支持基板面に、信号線相当に位置する部分やコンタクト電極に位置する部分にあらかじめ段差を形成しておく。これは、フォトエッチングプロセスにて支持基板表面を加工してもよいし、フォトプロセスにて形状加工可能な例えばイミド系樹脂などを用いて、信号線やコンタクト電極に位置する部分をパターニングしても良い。この信号線相当形状やコンタクト電極相当形状は、傾斜配置させるための接着層を形成しても、ほぼ同等の形状を接着層表面に維持することが可能である。このため、例えば、液体または微粒子を分散させた液体のインクを用いて信号線やコンタクト電極を形成する場合でも、ゲート線を形成するときと同様の手法を用いて、コンタクト特性が良好で、配線幅に不均一が少なく、抵抗断面積の大きい配線形成が可能である。   In addition, similarly to the formation of the gate line using the groove of the adhesive layer, the line width control using the step coverage of the adhesive layer can be performed for the formation of the signal line, the contact electrode, and the like. That is, a step is formed in advance on the support substrate surface constituting the active matrix at a portion corresponding to the signal line and a portion positioned at the contact electrode. This may be because the surface of the support substrate may be processed by a photoetching process, or the portion located on the signal line or contact electrode may be patterned using, for example, an imide resin that can be processed by the photoprocess. good. The signal line equivalent shape and the contact electrode equivalent shape can be maintained on the surface of the adhesive layer even if an adhesive layer for tilting is formed. For this reason, for example, even when forming a signal line or a contact electrode using liquid ink in which liquid or fine particles are dispersed, contact characteristics are good using the same technique as that for forming a gate line, wiring Wiring can be formed with a small non-uniform width and a large resistance cross-sectional area.

本実施形態ではマトリックス配線の層間絶縁膜形成の際もフォトプロセスが不要になる。これは、一方のマトリックス配線を形成したとき、その配線は基板最表面に対して低いところに位置しているためである。従来、層間絶縁膜は基板面全面に絶縁膜を成膜後、コンタクトを取るスルーホールをフォトエッチングプロセスで形成する必要がある。しかし、本実施形態では、溝への絶縁性インク滴下により自己整合的に層間絶縁膜を形成可能であるため、工程数を削減できることになる。したがって、電極と配線とのコンタクト部は、スルーホールを開けてそのスルーホールを介して接続する構造を極力減らすことが出来る。このため、コンタクト部の占有面積を小さくすることが可能となる。   In this embodiment, a photo process is not required when forming an interlayer insulating film for matrix wiring. This is because when one matrix wiring is formed, the wiring is located at a lower position than the top surface of the substrate. Conventionally, after forming an insulating film on the entire surface of a substrate, an interlayer insulating film has to be formed by a photoetching process through hole for contact. However, in this embodiment, since the interlayer insulating film can be formed in a self-aligned manner by dropping the insulating ink into the groove, the number of steps can be reduced. Therefore, the contact portion between the electrode and the wiring can reduce the structure of opening a through hole and connecting through the through hole as much as possible. For this reason, it is possible to reduce the area occupied by the contact portion.

また、通常の印刷法による配線形成においては、その抵抗断面積は、印刷時に使用するインクの粘度に依存するが、一般的にはアニール固化した後の配線膜厚は、高々サブミクロン厚であり、膜厚を厚くするためには、重ね塗りなどの工程が必要になる。これは、一度に大量のインクを滴下した場合、配線厚の増加とともに配線幅の増加をもたらすためである。しかし、本実施形態においては、図34に示されるとおり、転写先基板11には溝112が設けてあり、接着層12がこの溝により自己整合的に同様な溝を形成することから、配線113幅は接着層12にて制限されるため、一度に大量のインクを滴下することでの配線幅を増加させずに、より均一に配線厚を増加させることが可能である。また、傾斜配置したアクティブ素子は、そのコンタクト部も傾斜配置されるため、配線厚は比較的厚膜が望ましいことになる。このため、配線としての抵抗断面積も広く取ることができるため、配線の低抵抗化が実現できる。また、図35のように、配線113を形成する際と同一の溝を利用して、層間絶縁膜114も一方のマトリックス配線を形成する場合と同じようにインクジェット法などの印刷法を用いて、絶縁性に優れた液体を溝に滴下した後硬化させることにより形成可能である。   Moreover, in the wiring formation by the normal printing method, the resistance cross-sectional area depends on the viscosity of the ink used at the time of printing, but generally the wiring film thickness after annealing solidification is at most submicron thickness. In order to increase the film thickness, a process such as overcoating is required. This is because when a large amount of ink is dropped at a time, the wiring width increases as the wiring thickness increases. However, in this embodiment, as shown in FIG. 34, the transfer destination substrate 11 is provided with a groove 112, and the adhesive layer 12 forms a similar groove in a self-alignment manner with this groove. Since the width is limited by the adhesive layer 12, it is possible to increase the wiring thickness more uniformly without increasing the wiring width by dropping a large amount of ink at a time. In addition, since the active elements arranged in an inclined manner have their contact portions arranged in an inclined manner, it is desirable that the wiring thickness be relatively thick. For this reason, since the resistance cross-sectional area as wiring can be taken widely, the resistance reduction of wiring is realizable. Further, as shown in FIG. 35, using the same groove as that for forming the wiring 113, the interlayer insulating film 114 also uses a printing method such as an ink jet method as in the case of forming one matrix wiring. It can be formed by dripping a liquid having excellent insulating properties into the groove and then curing it.

次に、本発明の第2の実施形態について説明する。本実施形態は、接着層の溝の傾斜角が緩やかな場合でも、アクティブ素子のコンタクト特性を良好に保つための構造である。本実施形態のアクティブマトリックス基板については、第1の実施形態とは異なる部分についてのみ説明し、同様の部分は省略する。   Next, a second embodiment of the present invention will be described. This embodiment is a structure for maintaining good contact characteristics of the active element even when the inclination angle of the groove of the adhesive layer is gentle. As for the active matrix substrate of this embodiment, only the parts different from the first embodiment will be described, and the same parts will be omitted.

本実施形態のアクティブマトリックス基板は、図36に示すように、支持層13の側面が傾斜面となっており、この傾斜面にも第1の電極121、第2の電極122及び第3の電極(図示せず)が延在している点が第1の実施形態とは異なる。   In the active matrix substrate of this embodiment, as shown in FIG. 36, the side surface of the support layer 13 is an inclined surface, and the first electrode 121, the second electrode 122, and the third electrode are also formed on the inclined surface. The difference from the first embodiment is that (not shown) extends.

このため、図36に示されるように、各電極と配線との接触面積は広くなるため、良好
なコンタクト特性が維持できることになる。さらに、本構造を採用した場合、図37に示されるように、アクティブ素子が接着される溝の傾斜角が通常のもの(αで表す)よりも小さく、例えば15度から25度程度に緩やかな場合(βで表す)でも良好な接続特性が得ることができる。
For this reason, as shown in FIG. 36, the contact area between each electrode and the wiring is widened, so that good contact characteristics can be maintained. Furthermore, when this structure is adopted, as shown in FIG. 37, the inclination angle of the groove to which the active element is bonded is smaller than that of a normal one (represented by α), and is gentle, for example, about 15 to 25 degrees. Even in the case (represented by β), good connection characteristics can be obtained.

本実施形態の各々のアクティブ素子を、図38から図40に示す。図38は本実施形態のアクティブ素子の平面図であり、図39は図38のk−k‘間の断面図であり、図40は図38のj−j’間の断面図である。   Each active element of this embodiment is shown in FIGS. 38 is a plan view of the active element of the present embodiment, FIG. 39 is a cross-sectional view taken along the line k-k ′ in FIG. 38, and FIG. 40 is a cross-sectional view taken along the line j-j ′ in FIG.

これらの図に示されるように、本実施形態のアクティブ素子は、四方の側面123が傾斜角を有する支持層13上にパターニングされたゲート電極31が形成され、このゲート電極31を覆うようにゲート絶縁膜32が設けられている。ゲート絶縁膜32上には半導体層33が設けられ、その上にはゲート電極31よりやや小さい程度の大きさのチャネル保護膜34が設けられている。半導体層33上には、チャネル保護膜34で分離されたソース電極35及びドレイン電極36が設けられ、これらはその上に設けられた保護膜37と支持層13とで覆われている。図40に示すように、ゲート電極31につながる第1の電極121は、傾斜面126まで延在している。図38に示すように、ソース電極35につながる第2の電極122は、傾斜面123まで延在している。図39に示すように、ドレイン電極36につながる第3の電極124は、傾斜面125まで延在している。そしてこれらは、保護層37で覆われずに露出している。   As shown in these drawings, the active element of the present embodiment has a gate electrode 31 patterned on a support layer 13 having four side surfaces 123 having an inclination angle, and a gate so as to cover the gate electrode 31. An insulating film 32 is provided. A semiconductor layer 33 is provided on the gate insulating film 32, and a channel protective film 34 having a size slightly smaller than that of the gate electrode 31 is provided thereon. On the semiconductor layer 33, a source electrode 35 and a drain electrode 36 separated by a channel protective film 34 are provided, and these are covered with a protective film 37 and a support layer 13 provided thereon. As shown in FIG. 40, the first electrode 121 connected to the gate electrode 31 extends to the inclined surface 126. As shown in FIG. 38, the second electrode 122 connected to the source electrode 35 extends to the inclined surface 123. As shown in FIG. 39, the third electrode 124 connected to the drain electrode 36 extends to the inclined surface 125. These are exposed without being covered with the protective layer 37.

本実施形態のアクティブマトリックス基板の製造方法について、第1の実施形態とは異なる点のみ説明する。   Only the differences from the first embodiment of the method for manufacturing the active matrix substrate of the present embodiment will be described.

図41に示すように、アクティブ素子を形成するための基板51上に、エレクトロンサイクロトロンレゾナンス(ECR)スパッタリング法によりシリコン窒化膜52等を約50−250nm成膜した後、窒素雰囲気下で約450℃にて1時間程度熱処理を施する。この上にシランを原料に用いたプラズマ励起化学気相成長法(PECVD法)にてシリコン酸化膜53等を約800−1000nm成膜する。この後、シリコン酸化膜53についてフォトエッチングプロセスを用いて、アクティブ素子の台座に相当するサイズに加工する。これによりアクティブ素子の周囲には、傾斜面作成用溝127が出来る。このとき、酸化膜53の加工は、シリコン酸化膜53とシリコン窒化膜52のエッチングレート比の違いを利用してシリコン酸化膜53とシリコン窒化膜52の界面まで加工することが望ましい。しかし、この場合は、ガラス基板51除去の際に重要な役割を果たすシリコン窒化膜52にダメージを与える可能性があるため、シリコン酸化膜を少し残して加工した時点でエッチングプロセスを止めてもよい。このシリコン酸化膜53を支持層13とする。これ以降は、この傾斜面にも第1の電極、第2の電極及び第3の電極を設けること以外は、第1の実施形態と同様にして、本実施形態のアクティブマトリックス基板を作製することが出来る。   As shown in FIG. 41, a silicon nitride film 52 or the like is formed on a substrate 51 for forming an active element by an electron cyclotron resonance (ECR) sputtering method to a thickness of about 50 to 250 nm, and then about 450 ° C. in a nitrogen atmosphere. Heat treatment for about 1 hour. On this, a silicon oxide film 53 and the like are formed to a thickness of about 800 to 1000 nm by plasma enhanced chemical vapor deposition (PECVD) using silane as a raw material. Thereafter, the silicon oxide film 53 is processed into a size corresponding to the base of the active element by using a photoetching process. Thereby, an inclined surface creating groove 127 is formed around the active element. At this time, it is desirable that the oxide film 53 is processed up to the interface between the silicon oxide film 53 and the silicon nitride film 52 by utilizing the difference in etching rate ratio between the silicon oxide film 53 and the silicon nitride film 52. However, in this case, since the silicon nitride film 52 that plays an important role in removing the glass substrate 51 may be damaged, the etching process may be stopped when the silicon oxide film is processed by leaving a little. . This silicon oxide film 53 is used as the support layer 13. Thereafter, the active matrix substrate of this embodiment is manufactured in the same manner as in the first embodiment except that the first electrode, the second electrode, and the third electrode are also provided on the inclined surface. I can do it.

本実施形態においても、第1の実施形態と同様な効果を得ることが出来、さらに各電極と配線との接触面積は広くなるため、良好なコンタクト特性が維持できることになる。   Also in this embodiment, the same effect as that of the first embodiment can be obtained, and furthermore, the contact area between each electrode and the wiring is widened, so that good contact characteristics can be maintained.

本発明の第1の実施形態に係るアクティブマトリックス基板の断面図であり、アクティブ素子に形成された電極の基板面からの高さの違いを説明する図である。It is sectional drawing of the active matrix substrate which concerns on the 1st Embodiment of this invention, and is a figure explaining the difference in the height from the board | substrate surface of the electrode formed in the active element. 本発明の第1の実施形態に係るアクティブマトリックス基板の断面図であり、アクティブ素子に形成された電極に接続する配線を形成する方法を説明する図である。It is sectional drawing of the active matrix substrate which concerns on the 1st Embodiment of this invention, and is a figure explaining the method of forming the wiring connected to the electrode formed in the active element. 本発明の第1の実施形態に係るアクティブマトリックス基板の断面図であり、アクティブ素子に形成された電極に接続する配線を形成する際のインク液の液面高さを説明する図である。It is sectional drawing of the active matrix substrate which concerns on the 1st Embodiment of this invention, and is a figure explaining the liquid level height of the ink liquid at the time of forming the wiring connected to the electrode formed in the active element. 本発明の第1の実施形態に係るアクティブマトリックス基板の断面図であり、アクティブ素子に形成された電極に接続する配線を形成する際のインク液の液面高さを説明する図である。It is sectional drawing of the active matrix substrate which concerns on the 1st Embodiment of this invention, and is a figure explaining the liquid level height of the ink liquid at the time of forming the wiring connected to the electrode formed in the active element. 本発明の第1の実施形態に係るアクティブマトリックス基板の断面図であり、アクティブ素子に形成された電極に接続する配線を形成する際のインク液の液面高さを説明する図である。It is sectional drawing of the active matrix substrate which concerns on the 1st Embodiment of this invention, and is a figure explaining the liquid level height of the ink liquid at the time of forming the wiring connected to the electrode formed in the active element. 本発明の第1の実施形態に係るアクティブマトリックス基板の断面図であり、アクティブ素子に形成された電極に接続する配線等を形成する際のインク液のぬれ性を説明する図である。It is sectional drawing of the active matrix substrate which concerns on the 1st Embodiment of this invention, and is a figure explaining the wettability of the ink liquid at the time of forming the wiring etc. which connect to the electrode formed in the active element. 本発明の第1の実施形態に係るアクティブマトリックス基板の断面図であり、アクティブ素子に形成された電極に接続する配線等を形成する際のインク液のぬれ性を説明する図である。It is sectional drawing of the active matrix substrate which concerns on the 1st Embodiment of this invention, and is a figure explaining the wettability of the ink liquid at the time of forming the wiring etc. which connect to the electrode formed in the active element. 本発明の第1の実施形態に係るアクティブマトリックス基板の断面図であり、アクティブ素子に形成された電極に接続する配線等を形成する際のインク液のぬれ性を説明する図である。It is sectional drawing of the active matrix substrate which concerns on the 1st Embodiment of this invention, and is a figure explaining the wettability of the ink liquid at the time of forming the wiring etc. which connect to the electrode formed in the active element. 本発明の第1の実施形態に係るアクティブマトリックス基板の断面図であり、アクティブ素子に形成された電極に接続する配線等を形成する際のインク液のぬれ性を説明する図である。It is sectional drawing of the active matrix substrate which concerns on the 1st Embodiment of this invention, and is a figure explaining the wettability of the ink liquid at the time of forming the wiring etc. which connect to the electrode formed in the active element. 本発明の第1の実施形態に係るアクティブマトリックス基板の断面図であり、アクティブ素子に形成された電極に接続する配線等を形成する際のインク液のぬれ性を説明する図である。It is sectional drawing of the active matrix substrate which concerns on the 1st Embodiment of this invention, and is a figure explaining the wettability of the ink liquid at the time of forming the wiring etc. which connect to the electrode formed in the active element. 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する図であり、(a)は平面図、(b)は(a)のe−e‘間の断面図である。It is a figure explaining the manufacturing method of the active-matrix board | substrate which concerns on the 1st Embodiment of this invention, (a) is a top view, (b) is sectional drawing between e-e 'of (a). 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する図であり、(a)は平面図、(b)は(a)のe−e‘間の断面図である。It is a figure explaining the manufacturing method of the active-matrix board | substrate which concerns on the 1st Embodiment of this invention, (a) is a top view, (b) is sectional drawing between e-e 'of (a). 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する図であり、(a)は平面図、(b)は(a)のe−e‘間の断面図である。It is a figure explaining the manufacturing method of the active-matrix board | substrate which concerns on the 1st Embodiment of this invention, (a) is a top view, (b) is sectional drawing between e-e 'of (a). 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する図であり、(a)は平面図、(b)は(a)のe−e‘間の断面図である。It is a figure explaining the manufacturing method of the active-matrix board | substrate which concerns on the 1st Embodiment of this invention, (a) is a top view, (b) is sectional drawing between e-e 'of (a). 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する図であり、(a)は平面図、(b)は(a)のf−f‘間の断面図である。It is a figure explaining the manufacturing method of the active-matrix board | substrate which concerns on the 1st Embodiment of this invention, (a) is a top view, (b) is sectional drawing between ff 'of (a). 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the active matrix substrate which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the active matrix substrate which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する図であり、(a)は平面図、(b)は(a)のh−h‘間の断面図である。It is a figure explaining the manufacturing method of the active matrix substrate which concerns on the 1st Embodiment of this invention, (a) is a top view, (b) is sectional drawing between h-h 'of (a). 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the active matrix substrate which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the active matrix substrate which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the active matrix substrate which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する図であり、(a)は平面図、(b)は(a)のh−h‘間の断面図である。It is a figure explaining the manufacturing method of the active matrix substrate which concerns on the 1st Embodiment of this invention, (a) is a top view, (b) is sectional drawing between h-h 'of (a). 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する図であり、(a)は平面図、(b)は(a)のh−h‘間の断面図である。It is a figure explaining the manufacturing method of the active matrix substrate which concerns on the 1st Embodiment of this invention, (a) is a top view, (b) is sectional drawing between h-h 'of (a). 本発明の第1の実施形態に係るアクティブマトリックス基板の製造方法を説明する図であり、(a)は平面図、(b)は(a)のh−h‘間の断面図である。It is a figure explaining the manufacturing method of the active matrix substrate which concerns on the 1st Embodiment of this invention, (a) is a top view, (b) is sectional drawing between h-h 'of (a). 図23(a)のg−g‘間の断面図である。It is sectional drawing between g-g 'of Fig.23 (a). 図23(a)のg−g‘間の断面図である。It is sectional drawing between g-g 'of Fig.23 (a). 本発明の第1の実施形態に係るアクティブマトリックス基板の1画素を示す平面図である。1 is a plan view showing one pixel of an active matrix substrate according to a first embodiment of the present invention. 本発明の第1の実施形態に係るアクティブマトリックス基板のアクティブ素子を拡大した平面図である。It is the top view to which the active element of the active matrix substrate which concerns on the 1st Embodiment of this invention was expanded. 図27のa−a‘間の断面図である。It is sectional drawing between a-a 'of FIG. 図27のc−c‘間の断面図である。It is sectional drawing between cc 'of FIG. 本発明の第1の実施形態に係るアクティブ素子の平面図である。1 is a plan view of an active element according to a first embodiment of the present invention. 図31のd−d‘間の断面図である。It is sectional drawing between d-d 'of FIG. 図31のe−e‘間の断面図である。It is sectional drawing between e-e 'of FIG. 本発明の第1の実施形態に係る配線を示す断面図である。It is sectional drawing which shows the wiring which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る配線を示す断面図である。It is sectional drawing which shows the wiring which concerns on the 1st Embodiment of this invention. 本発明の第2の実施形態に係るアクティブマトリックス基板を説明する断面図である。It is sectional drawing explaining the active matrix substrate which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係るアクティブマトリックス基板を説明する断面図である。It is sectional drawing explaining the active matrix substrate which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係るアクティブ素子の平面図である。It is a top view of the active element which concerns on the 2nd Embodiment of this invention. 図38のk−k‘間の断面図である。It is sectional drawing between k-k 'of FIG. 図38のj−j‘間の断面図である。It is sectional drawing between j-j 'of FIG. 本発明の第2の実施形態に係るアクティブマトリックス基板の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the active matrix substrate which concerns on the 2nd Embodiment of this invention. 本発明の第1の実施形態に係るアクティブマトリックス基板のアクティブ素子がマトリックス状に並ぶ様子を示す平面図である。It is a top view which shows a mode that the active element of the active matrix substrate which concerns on the 1st Embodiment of this invention is located in a matrix form.

符号の説明Explanation of symbols

11、56…転写先基板
12、57…接着層
13、53…支持層
14…アクティブ素子
18、122…第2の電極
19、121…第1の電極
22、124…第3の電極
31…ゲート電極
32…ゲート絶縁部
33…半導体層
34…チャネル保護層
35…ソース電極
36…ドレイン電極
37…保護層
41、71、81、111…吐出部
42、72、73、74、75、76、77、78…インク液
51…転写元基板
52…分離層
54…有機樹脂部
55…中間転写基板
58…走査線用溝
59…傾斜面
61…信号線用溝
62…凹部
63…走査線
64…絶縁層
65…信号線
66…コンタクト電極
67…画素電極
82…信号線用溝相当領域
101、114…層間絶縁膜
102…スルーホール
112…溝
113…配線
123、125、126…傾斜面
127…傾斜面作製用溝

DESCRIPTION OF SYMBOLS 11, 56 ... Transfer destination board | substrate 12, 57 ... Adhesive layer 13, 53 ... Support layer 14 ... Active element 18, 122 ... 2nd electrode 19, 121 ... 1st electrode 22, 124 ... 3rd electrode 31 ... Gate Electrode 32 ... Gate insulating part 33 ... Semiconductor layer 34 ... Channel protective layer 35 ... Source electrode 36 ... Drain electrode 37 ... Protective layers 41, 71, 81, 111 ... Discharge parts 42, 72, 73, 74, 75, 76, 77 78 ... Ink liquid 51 ... Transfer source substrate 52 ... Separation layer 54 ... Organic resin portion 55 ... Intermediate transfer substrate 58 ... Scanning line groove 59 ... Inclined surface 61 ... Signal line groove 62 ... Recess 63 ... Scanning line 64 ... Insulation Layer 65 ... Signal line 66 ... Contact electrode 67 ... Pixel electrode 82 ... Signal line trench equivalent region 101, 114 ... Interlayer insulating film 102 ... Through hole 112 ... Groove 113 ... Wiring 123, 125, 126 ... Inclined surface 127 Inclined surfaces making grooves

Claims (13)

基板と、
前記基板上に、少なくとも一方の側面が傾斜面である第1の溝を有するよう設けられる接着層と、
前記傾斜面上に設けられるアクティブ素子と、
前記溝の底部に設けられ、前記アクティブ素子の前記底部側に設けられた第1の電極と接続する第1の配線と、
前記第1の配線上に設けられる絶縁層と、
前記第1の配線とは異なる方向となるよう前記接着層の上面及び前記絶縁層の上に設けられ、前記アクティブ素子の前記溝の上部側に設けられた第2の電極と接続する第2の配線と
を具備することを特徴とするアクティブマトリックス基板。
A substrate,
An adhesive layer provided on the substrate so as to have a first groove whose at least one side surface is an inclined surface;
An active element provided on the inclined surface;
A first wiring provided at a bottom of the groove and connected to a first electrode provided on the bottom side of the active element;
An insulating layer provided on the first wiring;
A second electrode provided on the upper surface of the adhesive layer and the insulating layer so as to be in a different direction from the first wiring, and connected to a second electrode provided on the upper side of the groove of the active element; An active matrix substrate comprising: wiring.
前記接着層の前記上面と前記絶縁層の表面の前記基板面からの高さがほぼ等しいことを特徴とする請求項1記載のアクティブマトリックス基板。   2. The active matrix substrate according to claim 1, wherein the height of the upper surface of the adhesive layer and the surface of the insulating layer from the substrate surface are substantially equal. 前記接着層と前記アクティブ素子との間に支持層が設けられることを特徴とする請求項1記載のアクティブマトリックス基板。   The active matrix substrate according to claim 1, wherein a support layer is provided between the adhesive layer and the active element. 前記アクティブ素子は第3の電極を有し、かつ、前記接着層の前記上面には画素電極が設けられ、
前記画素電極のコンタクト電極が、前記溝の前記上部側に設けられた前記第3の電極と接続していることを特徴とする請求項1記載のアクティブマトリックス基板。
The active element has a third electrode, and a pixel electrode is provided on the upper surface of the adhesive layer,
2. The active matrix substrate according to claim 1, wherein a contact electrode of the pixel electrode is connected to the third electrode provided on the upper side of the groove.
前記基板上の前記第2の配線に対応する領域に第2の溝が形成されていることを特徴とする請求項1記載のアクティブマトリックス基板。 The active matrix substrate according to claim 1, wherein a second groove is formed in a region corresponding to the second wiring on the substrate. 前記基板上の前記コンタクト電極と前記第3の電極とが接続している領域に凹部が形成されていることを特徴とする請求項4記載のアクティブマトリックス基板。 The active matrix substrate according to claim 4, wherein a recess is formed in a region where the contact electrode and the third electrode are connected on the substrate. 前記傾斜面と前記基板面とのなす角が、20度以上85度以下であることを特徴とする請求項1記載のアクティブマトリックス基板。 The active matrix substrate according to claim 1, wherein an angle formed by the inclined surface and the substrate surface is 20 degrees or more and 85 degrees or less. 前記支持層の端面が傾斜した傾斜端面であり、前記第1の電極及び前記第2の電極の少なくとも1つが前記傾斜端面上まで延在していることを特徴とする請求項3記載のアクティブマトリックス基板。 4. The active matrix according to claim 3, wherein an end face of the support layer is an inclined end face, and at least one of the first electrode and the second electrode extends to the inclined end face. substrate. 前記第1の配線と前記第1の電極との間のぬれ性が、前記第1の配線と前記接着層との間のぬれ性よりも大きいことを特徴とする請求項1記載のアクティブマトリックス基板。 2. The active matrix substrate according to claim 1, wherein wettability between the first wiring and the first electrode is larger than wettability between the first wiring and the adhesive layer. . 前記第2の配線と前記第2の電極との間のぬれ性が、前記第2の配線と前記接着層との間のぬれ性よりも大きいことを特徴とする請求項1記載のアクティブマトリックス基板。 2. The active matrix substrate according to claim 1, wherein the wettability between the second wiring and the second electrode is larger than the wettability between the second wiring and the adhesive layer. . 前記第1の配線若しくは前記第2の配線と前記接着層との間のぬれ性が、前記第1の配線若しくは前記第2の配線と前記アクティブ素子との間のぬれ性よりも大きいことを特徴とする請求項1記載のアクティブマトリックス基板。 The wettability between the first wiring or the second wiring and the adhesive layer is larger than the wettability between the first wiring or the second wiring and the active element. The active matrix substrate according to claim 1. 基板と、
前記基板上に設けられ、ほぼ一定の方向に延伸しかつ少なくとも一方の壁面が傾斜している複数の溝を有する接着層と、
前記傾斜した壁面に配置され、夫々が複数の電極を有する複数のアクティブ素子群と、
前記溝の底部に配置され、同一の溝に配置される前記アクティブ素子群のうち、前記溝の底部側に位置する各電極を共通に接続する第1の配線と、
前記第1の配線上に設けられる絶縁層と、
前記絶縁層を超えるように前記接着層上に配置され、異なる溝に配置される前記アクティブ素子群の電極のうち、前記溝の上部側に位置する各電極を共通に接続する第2の配線と
を具備することを特徴とするアクティブマトリックス基板。
A substrate,
An adhesive layer provided on the substrate and having a plurality of grooves extending in a substantially constant direction and inclined at least one wall surface;
A plurality of active element groups disposed on the inclined wall surface, each having a plurality of electrodes;
A first wiring that is arranged at the bottom of the groove and commonly connects the electrodes located on the bottom side of the groove among the active element groups arranged in the same groove;
An insulating layer provided on the first wiring;
A second wiring that is disposed on the adhesive layer so as to exceed the insulating layer and that is commonly connected to the electrodes located on the upper side of the groove among the electrodes of the active element group disposed in different grooves; An active matrix substrate comprising:
転写元基板に第1の電極及び第2の電極を有するアクティブ素子を形成する工程と、
転写先基板上に、少なくとも一方の側面が傾斜面である溝を有するよう設けられる接着層を形成する工程と、
前記転写元基板から前記転写先基板の前記傾斜面上に、前記第1の電極が前記溝の底部側に、前記第2の電極が前記溝の上部側に配置されるよう前記アクティブ素子を転写する工程と、
前記アクティブ素子の前記第1の電極と接続する第1の配線を前記溝の前記底部側に形成する工程と、
前記第1の配線上に絶縁層を形成する工程と、
前記アクティブ素子の前記第2の電極と接続し、前記第1の配線とは異なる方向となるよう第2の配線を前記接着層及び前記絶縁層の上に形成する工程と
を具備することを特徴とするアクティブマトリックス基板の製造方法。
Forming an active element having a first electrode and a second electrode on a transfer source substrate;
Forming an adhesive layer provided on the transfer destination substrate so as to have a groove having at least one side surface as an inclined surface;
The active element is transferred from the transfer source substrate onto the inclined surface of the transfer destination substrate so that the first electrode is disposed on the bottom side of the groove and the second electrode is disposed on the upper side of the groove. And a process of
Forming a first wiring connected to the first electrode of the active element on the bottom side of the groove;
Forming an insulating layer on the first wiring;
Connecting the second electrode of the active element, and forming a second wiring on the adhesive layer and the insulating layer so as to be in a different direction from the first wiring. A method for manufacturing an active matrix substrate.
JP2003382902A 2003-11-12 2003-11-12 Active matrix substrate and manufacturing method thereof Expired - Fee Related JP4107661B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003382902A JP4107661B2 (en) 2003-11-12 2003-11-12 Active matrix substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003382902A JP4107661B2 (en) 2003-11-12 2003-11-12 Active matrix substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2005150250A JP2005150250A (en) 2005-06-09
JP4107661B2 true JP4107661B2 (en) 2008-06-25

Family

ID=34691829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003382902A Expired - Fee Related JP4107661B2 (en) 2003-11-12 2003-11-12 Active matrix substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4107661B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5372411B2 (en) * 2008-06-10 2013-12-18 ミネベア株式会社 Strain gauge, method for manufacturing the same, and method for mounting the strain gauge

Also Published As

Publication number Publication date
JP2005150250A (en) 2005-06-09

Similar Documents

Publication Publication Date Title
CN109671761B (en) Display panel and manufacturing method thereof
KR100542534B1 (en) Active matrix substrate, method of manufacturing the same, and display device
US6806918B2 (en) Active matrix substrate and method of manufacturing the same
US7612438B2 (en) Active matrix substrate with height control member
JP3696132B2 (en) Active matrix substrate and manufacturing method thereof
US20220415253A1 (en) Array substrate, display panel, and display device
WO2013102372A1 (en) Array substrate, method for manufacturing same, and display device
JP2006196712A (en) Manufacturing method of thin-film element
JPH08262474A (en) Liquid crystal display device
US11121068B2 (en) Array substrate, display device, method for manufacturing them, and spliced display device
JP2002289864A (en) Thin-film transistor and manufacturing method therefor
WO2020088368A1 (en) Thin film transistor and fabrication method therefor, array substrate and display device
EP0608090B1 (en) Semiconductor device which can be applied to liquid crystal display apparatus and method of manufacturing such a semiconductor device
JP3638656B2 (en) Display device and manufacturing method thereof
JP4107661B2 (en) Active matrix substrate and manufacturing method thereof
US6310299B1 (en) Glass connector and fabricating method thereof
JP4252595B2 (en) Liquid crystal display device and manufacturing method thereof
JP2002072905A (en) Producing method of thin film laminated device and producing method of liquid crystal display element
CN112909018B (en) Element array substrate and manufacturing method thereof
JP4387258B2 (en) Semiconductor integrated circuit and manufacturing method thereof
JP2011222688A (en) Method of patterning thin film and method of manufacturing display pane
JP3079306B2 (en) Thin film transistor array substrate for liquid crystal display
JP2002268082A (en) Method of manufacturing liquid crystal display device
JP2001005030A (en) Display panel and its production
JPH11186380A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080331

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees