JP3079306B2 - Thin film transistor array substrate for liquid crystal display - Google Patents

Thin film transistor array substrate for liquid crystal display

Info

Publication number
JP3079306B2
JP3079306B2 JP13331596A JP13331596A JP3079306B2 JP 3079306 B2 JP3079306 B2 JP 3079306B2 JP 13331596 A JP13331596 A JP 13331596A JP 13331596 A JP13331596 A JP 13331596A JP 3079306 B2 JP3079306 B2 JP 3079306B2
Authority
JP
Japan
Prior art keywords
electrode
mounting
semiconductor film
array substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13331596A
Other languages
Japanese (ja)
Other versions
JPH09318974A (en
Inventor
光宏 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP13331596A priority Critical patent/JP3079306B2/en
Publication of JPH09318974A publication Critical patent/JPH09318974A/en
Application granted granted Critical
Publication of JP3079306B2 publication Critical patent/JP3079306B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置に用
いられる薄膜トランジスタアレイ基板(TFTアレイ基
板とも記載する)において、駆動ICと接続する実装電
極の剥がれを防止する技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for preventing a mounting electrode connected to a driving IC from peeling off in a thin film transistor array substrate (also referred to as a TFT array substrate) used in a liquid crystal display device.

【0002】[0002]

【従来の技術】図11は一般的な液晶表示装置のTFT
アレイ基板の概略的な回路構成図である。X方向にゲー
ト配線14群、Y方向にソース配線15群が延在してい
る。そして、ゲート配線14とソース配線15との各交
差点近傍には、TFT(薄膜トランジスタ)12とTF
T12のドレインに接続する状態で画素電極13が配置
されている。各TFT12のゲートはゲート配線14に
接続され、ソースはソース配線15に接続されている。
TFT12はスイッチング素子として働き、画素電極1
3はその上の液晶分子を駆動する。
2. Description of the Related Art FIG. 11 shows a TFT of a general liquid crystal display device.
FIG. 3 is a schematic circuit configuration diagram of an array substrate. A group of gate lines 14 extends in the X direction, and a group of source lines 15 extends in the Y direction. In the vicinity of each intersection between the gate wiring 14 and the source wiring 15, a TFT (thin film transistor) 12 and a TF
The pixel electrode 13 is arranged so as to be connected to the drain of T12. The gate of each TFT 12 is connected to a gate line 14, and the source is connected to a source line 15.
The TFT 12 functions as a switching element, and the pixel electrode 1
3 drives the liquid crystal molecules thereon.

【0003】各ゲート配線14の端部の実装電極部11
に接続された駆動IC(図示せず)より各ゲート配線1
4に時間的に順次与えられたパルス信号によって、その
ゲート配線14上のすべてのTFT12がオン状態とな
る。そして、各ソース配線15の端部の実装電極部11
に接続された駆動ICからソース配線15を通じて供給
された映像信号が、そのオン状態のTFT12を通じて
各画素電極13に供給され、画素電極13上の液晶分子
が駆動される。
The mounting electrode portion 11 at the end of each gate wiring 14
Each gate wiring 1 from a driving IC (not shown) connected to
4, all the TFTs 12 on the gate wiring 14 are turned on by the pulse signal sequentially applied to the gate wiring 14. Then, the mounting electrode portion 11 at the end of each source wiring 15
The video signal supplied from the drive IC connected to the pixel electrode 13 through the source line 15 is supplied to each pixel electrode 13 through the TFT 12 in the ON state, and the liquid crystal molecules on the pixel electrode 13 are driven.

【0004】このTFTアレイ基板を用いた液晶表示装
置において、各画素電極13に供給された信号電圧の大
きさによって、その上の液晶分子の配列状態が変化す
る。それによって、その液晶としてツイスト−ネマティ
ック液晶を用いた場合、その液晶層を通過する光は、そ
の偏光方向が変化する。そして、液晶層を介してその光
路の前後に偏光板を設置することによって、液晶表示装
置を通過する光の量を制御することができる。
In a liquid crystal display device using this TFT array substrate, the arrangement of liquid crystal molecules on each pixel electrode 13 changes depending on the magnitude of the signal voltage supplied to the pixel electrode 13. Thus, when a twist-nematic liquid crystal is used as the liquid crystal, the light passing through the liquid crystal layer changes its polarization direction. By providing polarizing plates before and after the optical path via the liquid crystal layer, the amount of light passing through the liquid crystal display device can be controlled.

【0005】図11からわかるように、TFTアレイ基
板は、大きく分けて、TFT12と画素電極13のある
多数の画素部と、周辺に位置するゲート配線14および
ソース配線15の終端の駆動ICへの実装電極部11の
部分とからなる。
As can be seen from FIG. 11, the TFT array substrate is roughly divided into a large number of pixel portions having the TFT 12 and the pixel electrode 13 and the terminal of the gate wiring 14 and the source wiring 15 located in the periphery to the driving IC. And the mounting electrode portion 11.

【0006】図7は一般的なTFTアレイ基板の画素部
の断面構成図である。以下、図7を用いて、TFTアレ
イ基板の画素部の概略の作製工程を説明する。まず、透
明なガラス基板1上に、画素電極13として働く透明電
極2を形成する。次に、ガラス基板1上にゲート電極3
を形成する。そして、TFT12のシリコン窒化膜から
なるゲート絶縁膜4、TFT12のチャネル層として働
く半導体膜5およびTFT12のエッチングに対する保
護膜として働く第1の保護絶縁膜6を連続して堆積させ
る。次に、第1の保護絶縁膜6をパターン化する。次
に、透明電極2の上において半導体膜5およびゲート絶
縁膜4に第1の開口部7を設け、透明電極2の一部を露
出させる。そして、アルミニウム、チタン、タンタル等
の金属膜を堆積させた後、ソース電極8aおよびドレイ
ン電極8bのパターンを同時に形成する。このとき、ド
レイン電極8bは、透明電極2の上に開けた第1の開口
部7を介して、ドレイン電極8bと透明電極2(画素電
極13)が接続されるように形成する。またこのとき、
同一のレジストパターンを用いて、金属膜と半導体膜5
をドライエッチング等でパターン化するため、ソース電
極8a、ドレイン電極8bは、金属膜と半導体膜5の2
層で構成される。最後に、TFT12の保護のために第
2の保護絶縁膜9を堆積させた後、透明電極2(画素電
極13)上において第2の保護絶縁膜9、半導体膜5お
よびゲート絶縁膜4に第2の開口部10を設ける。ゲー
ト電極3はゲート配線14に接続され、ソース電極8a
はソース配線15に接続される。透明電極2(画素電極
13)上には液晶層が配置されることになる。以上の工
程を経て、TFTアレイ基板の画素部が完成する。
FIG. 7 is a sectional view of a pixel portion of a general TFT array substrate. Hereinafter, a schematic manufacturing process of the pixel portion of the TFT array substrate will be described with reference to FIGS. First, a transparent electrode 2 serving as a pixel electrode 13 is formed on a transparent glass substrate 1. Next, the gate electrode 3 is formed on the glass substrate 1.
To form Then, a gate insulating film 4 made of a silicon nitride film of the TFT 12, a semiconductor film 5 acting as a channel layer of the TFT 12, and a first protective insulating film 6 acting as a protective film against etching of the TFT 12 are successively deposited. Next, the first protective insulating film 6 is patterned. Next, a first opening 7 is provided in the semiconductor film 5 and the gate insulating film 4 on the transparent electrode 2 to expose a part of the transparent electrode 2. Then, after depositing a metal film of aluminum, titanium, tantalum, or the like, patterns of the source electrode 8a and the drain electrode 8b are simultaneously formed. At this time, the drain electrode 8b is formed such that the drain electrode 8b and the transparent electrode 2 (pixel electrode 13) are connected through the first opening 7 opened on the transparent electrode 2. At this time,
The metal film and the semiconductor film 5 are formed using the same resist pattern.
Is patterned by dry etching or the like, so that the source electrode 8a and the drain electrode 8b
It is composed of layers. Finally, after depositing a second protective insulating film 9 for protecting the TFT 12, the second protective insulating film 9, the semiconductor film 5, and the gate insulating film 4 are formed on the transparent electrode 2 (pixel electrode 13). Two openings 10 are provided. The gate electrode 3 is connected to the gate wiring 14, and the source electrode 8a
Are connected to the source wiring 15. A liquid crystal layer is disposed on the transparent electrode 2 (pixel electrode 13). Through the above steps, the pixel portion of the TFT array substrate is completed.

【0007】一方、図8は従来の技術に係るTFTアレ
イ基板の駆動ICの実装電極部11の構成を示す平面
図、図9は図8におけるd−d′線矢視の断面図、図1
0は図8におけるe−e′線矢視の断面図である。これ
らの図において、1は前述したガラス基板、4はゲート
絶縁膜、5はゲート絶縁膜4上の半導体膜、8は1つ1
つのゲート電極3またはソース電極8aに対してゲート
配線14またはソース配線15を介して個別的に接続さ
れた1つ1つの実装電極、9は全体に対して堆積された
第2の保護絶縁膜、10は透明電極2(画素電極13)
を露出させるときに第2の保護絶縁膜9、半導体膜5お
よびゲート絶縁膜4に開けられた第2の開口部である。
FIG. 8 is a plan view showing the configuration of a mounting electrode section 11 of a driving IC for a TFT array substrate according to the prior art, FIG. 9 is a sectional view taken along the line dd 'in FIG.
0 is a sectional view taken along line ee 'in FIG. In these figures, 1 is the glass substrate described above, 4 is a gate insulating film, 5 is a semiconductor film on the gate insulating film 4, 8 is one by one.
One mounting electrode 9 individually connected to one gate electrode 3 or source electrode 8a via the gate wiring 14 or source wiring 15; a second protective insulating film 9 deposited on the whole; 10 is a transparent electrode 2 (pixel electrode 13)
Is a second opening formed in the second protective insulating film 9, the semiconductor film 5, and the gate insulating film 4 when the gate insulating film 9 is exposed.

【0008】実装電極8は、通常、ソース電極8a、ド
レイン電極8bと同時に形成される。そして、その上に
第2の保護絶縁膜9が堆積された後、駆動ICと接続す
る各実装電極8…の部分において第2の保護絶縁膜9に
対してエッチングにより第2の開口部10…を設ける。
以上により、実装電極部11が形成される。このように
形成される実装電極部11は、ゲート配線14に対する
ものとソース配線15に対するものとで同様である。
The mounting electrode 8 is usually formed simultaneously with the source electrode 8a and the drain electrode 8b. Then, after the second protective insulating film 9 is deposited thereon, the second protective insulating film 9 is etched at the portions of the mounting electrodes 8 connected to the driving IC by the second openings 10. Is provided.
As described above, the mounting electrode unit 11 is formed. The mounting electrode portion 11 formed in this manner is the same for the gate wiring 14 and for the source wiring 15.

【0009】実装電極部11の第2の開口部10…に、
駆動ICを貼付したフィルムキャリヤの配線部を貼り付
ける。実装電極部11は、フィルムキャリヤとの貼り付
け抵抗の低減、貼り付け強度の向上の面から、凹凸段差
はできるだけ小さいことが望ましい。よって、TFTア
レイ基板の最上層の金属層であるソース電極8a、ドレ
イン電極8bと同時に形成されるパターンを実装電極8
として使用している。
In the second openings 10 of the mounting electrode section 11,
Attach the wiring part of the film carrier to which the drive IC is attached. It is desirable that the unevenness of the mounting electrode portion 11 is as small as possible from the viewpoint of reducing the bonding resistance with the film carrier and improving the bonding strength. Therefore, the pattern formed simultaneously with the source electrode 8a and the drain electrode 8b, which are the uppermost metal layers of the TFT array substrate, is
We use as.

【0010】図10に示すように、実装電極8…を覆う
第2の保護絶縁膜9の凹凸段差はh2と比較的小さくな
っている。
As shown in FIG. 10, the unevenness of the second protective insulating film 9 covering the mounting electrodes 8 is relatively small as h 2 .

【0011】[0011]

【発明が解決しようとする課題】先に述べたように、実
装電極8は、ソース電極8a、ドレイン電極8bと同時
に形成されるため、金属膜と半導体膜5の2層の膜から
形成される。しかしながら、半導体膜5とその下のゲー
ト絶縁膜4とは密着性が悪く、半導体膜5は非常に剥が
れやすいという問題を有している。また、フィルムキャ
リヤの貼り付けミスにより、貼り付けたフィルムキャリ
ヤを剥がし、再度実装する工程を行う場合がある。この
フィルムキャリヤの剥がし工程において、実装電極8が
剥がれる不良が多発するという問題がある。
As described above, since the mounting electrode 8 is formed simultaneously with the source electrode 8a and the drain electrode 8b, the mounting electrode 8 is formed of a two-layer film of the metal film and the semiconductor film 5. . However, the semiconductor film 5 and the underlying gate insulating film 4 have poor adhesion, and have a problem that the semiconductor film 5 is very easily peeled off. In some cases, due to a mistake in attaching the film carrier, a step of removing the attached film carrier and mounting the film carrier again may be performed. In the film carrier peeling step, there is a problem that the mounting electrode 8 is frequently peeled off.

【0012】[0012]

【課題を解決するための手段】本発明に係る液晶表示装
置の薄膜トランジスタアレイ基板の製造方法を複数の
薄膜トランジスタと複数の画素電極をマトリクス状に配
列し、前記薄膜トランジスタと接続されたソース配線、
またはゲート配線に信号を供給する駆動ICとを接続す
る実装電極部を有し、ガラス基板上にはゲート絶縁膜と
半導体膜が積層されており、さらに前記ソース配線また
は前記ゲート配線に接続された実装電極部がソース電極
と同時に形成されている薄膜トランジスタアレイ基板の
製造方法であって、画素電極上の半導体膜および絶縁膜
での穴開け工程時に実装電極部に対応した範囲の半導体
膜を除去開口した領域において、実装電極をガラス基板
上に直接形成することを特徴としている。この製造方法
により製造されたトランジスタアレイの基板では、実装
電極の剥がれの原因であった半導体膜が除去されている
ので、実装電極の密着性を向上させ、作製時の実装電極
の剥がれおよび再実装時の実装電極の剥がれを確実に防
止する。
According to the present invention SUMMARY OF THE INVENTION The thin film transistor array substrate of a liquid crystal display device manufacturing method, a plurality of
A thin-film transistor and multiple pixel electrodes are arranged in a matrix.
Column, source wiring connected to the thin film transistor,
Alternatively, connect a driver IC that supplies signals to the gate wiring.
With a gate insulating film on the glass substrate.
A semiconductor film is laminated, and the source wiring or
Indicates that the mounting electrode portion connected to the gate wiring is a source electrode
Of the thin film transistor array substrate
A manufacturing method, comprising a semiconductor film and an insulating film on a pixel electrode
Semiconductor in the range corresponding to the mounting electrode during the hole making process
In the area where the film was removed and opened, the mounting electrode was
It is characterized by being formed directly on top. This manufacturing method
Since the semiconductor film that caused the mounting electrode peeling has been removed from the substrate of the transistor array manufactured by the above, the adhesion of the mounting electrode is improved, the mounting electrode peels off during fabrication, and is mounted during remounting. The peeling of the electrode is reliably prevented.

【0013】[0013]

【発明の実施の形態】本発明に係る請求項1の液晶表示
装置の薄膜トランジスタアレイ基板の製造方法は、複数
の薄膜トランジスタと複数の画素電極をマトリクス状に
配列し、前記薄膜トランジスタと接続されたソース配
線、またはゲート配線に信号を供給する駆動ICとを接
続する実装電極部を有し、ガラス基板上にはゲート絶縁
膜と半導体膜が積層されており、さらに前記ソース配線
または前記ゲート配線に接続された実装電極部がソース
電極と同時に形成されている薄膜トランジスタアレイ基
板の製造方法であって、画素電極上の半導体膜および絶
縁膜での穴開け工程時に実装電極部に対応した範囲の半
導体膜を除去開口した領域において、実装電極をガラス
基板上に直接形成する事を特徴とする薄膜トランジスタ
アレイ基板の製造方法である。 この製造方法により、
記実装電極部における各実装電極の下で半導体膜が除去
されているので、従来において実装電極の剥がれの原因
となっていた実装電極下の半導体膜が除去されているの
で、実装電極の密着性が向上し、作製時の実装電極の剥
がれはもちろん、再実装時の実装電極の剥がれを防止す
ることができる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The method for manufacturing a thin film transistor array substrate of a liquid crystal display device according to the first aspect of the present invention comprises the steps of:
Thin film transistors and multiple pixel electrodes in a matrix
And a source arrangement connected to the thin film transistor.
Line or a gate wiring to drive ICs that supply signals.
It has a mounting electrode part connected to it, and gate insulation on the glass substrate
A film and a semiconductor film are laminated, and the source wiring
Alternatively, the mounting electrode portion connected to the gate wiring is
Thin film transistor array base formed simultaneously with electrodes
A method for manufacturing a plate, comprising: a semiconductor film on a pixel electrode;
Half of the range corresponding to the mounting electrode during the hole punching process on the edge film
In the area where the conductor film was removed and opened, the mounting electrode was
Thin film transistor characterized by being formed directly on a substrate
This is a method for manufacturing an array substrate. This manufacturing method wherein the semiconductor film under the mounting electrodes in the mounting electrode portion is removed, the semiconductor film under mounting electrodes that caused peeling of mounting electrodes in the prior is removed, The adhesion of the mounting electrodes is improved, and the mounting electrodes can be prevented from peeling during re-mounting as well as peeling during mounting.

【0014】本発明に係る請求項2の液晶表示装置の薄
膜トランジスタアレイ基板の製造方法は、上記請求項1
記載の製造方法において、前記半導体膜を除去開口する
領域を、実装電極毎に形成することを特徴とする。
According to a second aspect of the present invention, there is provided a method of manufacturing a thin film transistor array substrate for a liquid crystal display device according to the first aspect.
In the manufacturing method described above, the semiconductor film is removed and an opening is formed.
The region is formed for each mounting electrode .

【0015】本発明に係る請求項3の液晶表示装置の薄
膜トランジスタアレイ基板の製造方法は、上記請求項1
記載の製造方法において、前記半導体膜を除去開口する
領域を、平面上で隣接する実装電極部間で連なっている
全範囲に形成することを特徴とする。
According to a third aspect of the present invention, there is provided a method of manufacturing a thin film transistor array substrate for a liquid crystal display device according to the first aspect.
In the manufacturing method described above, the semiconductor film is removed and an opening is formed.
Regions are connected between adjacent mounting electrode parts on a plane
It is characterized in that it is formed over the entire range .

【0016】実装電極毎に半導体膜の除去部を設ける場
合には実装電極部に新たに凹凸が形成され、凹凸段差が
増加するが、すべての実装電極の形成領域で平面的に連
なった状態で半導体膜の除去部を設けてあるので、実装
電極部の凹凸段差の増加を抑制でき、駆動ICを貼付し
たフィルムキャリヤとの接着抵抗を低減するとともに、
フィルムキャリヤの貼り付け強度を向上させる。
In the case where a portion for removing the semiconductor film is provided for each mounting electrode, irregularities are newly formed in the mounting electrode portion and the unevenness level increases. Since the removal part of the semiconductor film is provided, it is possible to suppress the increase in the unevenness of the mounting electrode part, to reduce the adhesive resistance with the film carrier to which the drive IC is attached,
Improves the bonding strength of the film carrier.

【0017】以下、本発明に係る液晶表示装置の薄膜ト
ランジスタアレイ基板の実施の形態について、図面に基
づいて詳細に説明する。
Hereinafter, embodiments of a thin film transistor array substrate of a liquid crystal display device according to the present invention will be described in detail with reference to the drawings.

【0018】(実施の形態1)図1は実施の形態1に係
るTFTアレイ基板の駆動ICの実装電極部の構成を示
す平面図、図2は図1におけるa−a′線矢視の断面
図、図3は図1におけるb−b′線矢視の断面図であ
る。これらの図において、1はガラス基板、4はガラス
基板1上のゲート絶縁膜、5はゲート絶縁膜4上の半導
体膜、7は半導体膜5およびゲート絶縁膜4に開けられ
た第1の開口部、8は1つ1つのゲート電極3またはソ
ース電極8a(図7参照)に対してゲート配線14また
はソース配線15(図11参照)を介して個別的に接続
された1つ1つの実装電極、9は全体に対して堆積され
た第2の保護絶縁膜、10は透明電極2(画素電極1
3)を露出させるときに第2の保護絶縁膜9、半導体膜
5およびゲート絶縁膜4に開けられた第2の開口部であ
る。
(Embodiment 1) FIG. 1 is a plan view showing a configuration of a mounting electrode portion of a driving IC of a TFT array substrate according to Embodiment 1, and FIG. 2 is a cross section taken along line aa 'in FIG. FIG. 3 is a sectional view taken along line bb 'in FIG. In these figures, 1 is a glass substrate, 4 is a gate insulating film on the glass substrate 1, 5 is a semiconductor film on the gate insulating film 4, 7 is a first opening formed in the semiconductor film 5 and the gate insulating film 4. And 8, each mounting electrode individually connected to each gate electrode 3 or source electrode 8a (see FIG. 7) via the gate wiring 14 or source wiring 15 (see FIG. 11). , 9 are a second protective insulating film deposited on the whole, and 10 is a transparent electrode 2 (pixel electrode 1).
The second opening is formed in the second protective insulating film 9, the semiconductor film 5, and the gate insulating film 4 when 3) is exposed.

【0019】TFTアレイ基板の画素部の断面構成は、
従来の構成と同一で、図7に示す通りである。図7にお
いて、1はガラス基板、2はガラス基板1上の透明電極
(画素電極13)、3はガラス基板1上に形成されたT
FT12のゲート電極、4はゲート絶縁膜、5はTFT
12のチャネル層としての半導体膜、6は第1の保護絶
縁膜、7は半導体膜5とゲート絶縁膜4とに開けられた
第1の開口部、8aはソース電極、8bはドレイン電
極、9は第2の保護絶縁膜、10は第2の保護絶縁膜9
と半導体膜5とゲート絶縁膜4に開けられた第2の開口
部、12はTFT(薄膜トランジスタ)である。
The sectional configuration of the pixel portion of the TFT array substrate is as follows:
This is the same as the conventional configuration, as shown in FIG. In FIG. 7, 1 is a glass substrate, 2 is a transparent electrode (pixel electrode 13) on the glass substrate 1, and 3 is a T electrode formed on the glass substrate 1.
FT12 gate electrode, 4 is a gate insulating film, 5 is a TFT
12 is a semiconductor film as a channel layer, 6 is a first protective insulating film, 7 is a first opening formed in the semiconductor film 5 and the gate insulating film 4, 8a is a source electrode, 8b is a drain electrode, 9 Is a second protective insulating film, 10 is a second protective insulating film 9
A second opening 12 formed in the semiconductor film 5 and the gate insulating film 4 is a TFT (thin film transistor).

【0020】図4(a)〜(d)は本実施の形態1にお
けるTFTアレイ基板の駆動ICに対する実装電極部の
断面作製工程図である。以下、図4に基づいてTFTア
レイ基板の実装電極部11の作製工程を説明する。
FIGS. 4A to 4D are cross-sectional views showing a process for fabricating a mounting electrode portion for the drive IC of the TFT array substrate in the first embodiment. Hereinafter, a manufacturing process of the mounting electrode unit 11 of the TFT array substrate will be described with reference to FIG.

【0021】(1)まず、図4(a)に示すように、ガ
ラス基板1上にシリコン窒化膜からなるゲート絶縁膜
4、アモルファスシリコンからなる半導体膜5、シリコ
ン窒化膜からなる第1の保護絶縁膜6(図7参照)を形
成した後、第1の保護絶縁膜6をエッチングして除去す
る(図7参照)。
(1) First, as shown in FIG. 4A, a gate insulating film 4 made of a silicon nitride film, a semiconductor film 5 made of amorphous silicon, and a first protection made of a silicon nitride film on a glass substrate 1. After forming the insulating film 6 (see FIG. 7), the first protective insulating film 6 is removed by etching (see FIG. 7).

【0022】(2)次に、図4(b)に示すように、実
装電極8…を形成することになる箇所の半導体膜5およ
びゲート絶縁膜4を、弗素系のガスを用いたドライエッ
チングによって穴開け除去し、第1の開口部7を設け
る。この工程は、図7における透明電極2(画素電極1
3)上の第1の開口部7を形成する工程と同一である。
この実装電極8…が形成されることになる箇所において
半導体膜5とゲート絶縁膜4に第1の開口部7を形成す
る操作は従来の技術ではなかったものである。この複数
の実装電極8…に対応した第1の開口部7を形成すると
きに重要なことは、図1に示すように、この第1の開口
部7を実装電極部11の全範囲にわたるものとして形成
することであり、換言すれば、あとで形成されるすべて
の実装電極8…の形成領域で平面的に連なった構成とす
ることである。
(2) Next, as shown in FIG. 4B, the semiconductor film 5 and the gate insulating film 4 where the mounting electrodes 8 are to be formed are dry-etched using a fluorine-based gas. And a first opening 7 is provided. In this step, the transparent electrode 2 (pixel electrode 1) shown in FIG.
3) This is the same as the step of forming the first opening 7 above.
The operation of forming the first opening 7 in the semiconductor film 5 and the gate insulating film 4 at the place where the mounting electrodes 8 are to be formed is not a conventional technique. What is important when forming the first openings 7 corresponding to the plurality of mounting electrodes 8 is that the first openings 7 cover the entire range of the mounting electrode 11 as shown in FIG. In other words, the configuration is such that all the mounting electrodes 8 to be formed later are connected in a plane in the formation region.

【0023】(3)次に、図4(c)に示すように、残
っている半導体膜5上と第1の開口部7でのガラス基板
1上に、アルミニウムとチタンの2層の金属構成で実装
電極8…を形成する。これらの実装電極8…は、ソース
電極8aおよびドレイン電極8bと同時に、かつ、ゲー
ト配線14およびソース配線15に連なった状態で形成
される。
(3) Next, as shown in FIG. 4C, a two-layer metal structure of aluminum and titanium is formed on the remaining semiconductor film 5 and on the glass substrate 1 at the first opening 7. To form mounting electrodes 8. These mounting electrodes 8 are formed simultaneously with the source electrode 8a and the drain electrode 8b and in a state of being connected to the gate wiring 14 and the source wiring 15.

【0024】(4)最後に、図4(d)に示すように、
シリコン窒化膜からなる第2の保護絶縁膜9を堆積させ
た後、第2の保護絶縁膜9のうち個々の実装電極8…に
位置対応する部分を、弗素系のガスを用いてドライエッ
チングし、第2の開口部10…を形成する。なお、図4
(d)と図2とは同じ状況を示している。
(4) Finally, as shown in FIG.
After depositing the second protective insulating film 9 made of a silicon nitride film, portions of the second protective insulating film 9 corresponding to the individual mounting electrodes 8 are dry-etched using a fluorine-based gas. , The second openings 10 are formed. FIG.
(D) and FIG. 2 show the same situation.

【0025】第2の保護絶縁膜9上の第2の開口部10
…において露出している実装電極8…に対して駆動IC
を貼付したフィルムキャリヤの配線部を接着固定化す
る。これにより、液晶表示装置が完成される。この液晶
表示装置においては、駆動ICから出力された信号は、
実装電極部11を介してTFTアレイ基板に入力され
る。
The second opening 10 on the second protective insulating film 9
The drive IC for the mounting electrodes 8 exposed at
The wiring part of the film carrier to which is attached is fixed by bonding. Thus, the liquid crystal display device is completed. In this liquid crystal display device, the signal output from the drive IC is:
The data is input to the TFT array substrate via the mounting electrode unit 11.

【0026】以上のように構成された液晶表示装置のT
FTアレイ基板においては、実装電極8…を形成する前
に、実装電極8…が形成される予定の箇所において半導
体膜5およびゲート絶縁膜4を第1の開口部7の形成に
よって除去しており、実装電極8…をガラス基板1上に
直接に形成してあるので実装電極8…の密着性が向上
し、従来の技術で問題となった実装電極8…が半導体膜
5から剥がれやすいといった問題点は解消されている。
また、駆動ICを貼付したフィルムキャリヤの貼り付け
ミスにより、貼り付けたフィルムキャリヤを剥がし、再
度実装する工程を行う場合に、フィルムキャリヤを剥が
す際に実装電極8…が剥がれるといった問題点も解消さ
れている。
The T of the liquid crystal display device configured as described above
In the FT array substrate, before forming the mounting electrodes 8, the semiconductor film 5 and the gate insulating film 4 are removed by forming the first openings 7 at locations where the mounting electrodes 8 are to be formed. Since the mounting electrodes 8 are formed directly on the glass substrate 1, the adhesion of the mounting electrodes 8 is improved, and the mounting electrodes 8, which has been a problem in the conventional technology, are easily peeled off from the semiconductor film 5. The point has been resolved.
In addition, the problem that the mounting electrodes 8 are peeled off when the film carrier is peeled off when the film carrier to which the drive IC is pasted is peeled off and the mounting is performed again due to a mistake in attaching the film carrier to which the drive IC is pasted is also solved. ing.

【0027】本実施の形態1においては、図4に示す第
1の開口部7を設けて半導体膜5およびゲート絶縁膜4
を除去する工程を、図7に示す透明電極2(画素電極1
3)上で半導体膜5およびゲート絶縁膜4に第1の開口
部7を形成する工程と同一の工程で行えるため、新たな
工程を発生させない。
In the first embodiment, the first opening 7 shown in FIG.
Is removed by the transparent electrode 2 (pixel electrode 1) shown in FIG.
3) Since the same step as the step of forming the first opening 7 in the semiconductor film 5 and the gate insulating film 4 can be performed, no new step is required.

【0028】実装電極部11の第2の開口部10におい
て、駆動ICを貼付したフィルムキャリヤの配線部を実
装電極8…に貼り付けるに際しては、実装電極部11
は、フィルムキャリヤとの貼り付け抵抗の低減、貼り付
け強度の向上の面から、凹凸段差はできるだけ小さいこ
とが望ましい。ところで、実装電極8…毎に半導体膜5
の除去部を設ける場合には、実装電極部11に新たに凹
凸が形成され、凹凸段差が増加し実装工程において不利
となるが、本実施の形態1の場合は、半導体膜5を除去
するに当たり、半導体膜5とゲート絶縁膜4を除去する
ための第1の開口部7を実装電極部11の全範囲にわた
って形成し、その第1の開口部7をあとで形成されるす
べての実装電極8…の形成領域で平面的に連なった構成
としているので、図3に示すように、実装電極8…を覆
う第2の保護絶縁膜9の凹凸段差はh1 であり、これは
従来の技術の場合の図10に示す凹凸段差h2 と同じ
で、凹凸段差の増加を招いていない。
When the wiring portion of the film carrier to which the drive IC is attached is attached to the mounting electrodes 8 in the second opening 10 of the mounting electrode portion 11,
In order to reduce the adhesion resistance to the film carrier and improve the adhesion strength, it is desirable that the unevenness is as small as possible. By the way, the semiconductor film 5 for each mounting electrode 8.
When the removed portion is provided, irregularities are newly formed on the mounting electrode portion 11 and the unevenness level increases, which is disadvantageous in the mounting process. However, in the case of the first embodiment, when the semiconductor film 5 is removed, A first opening 7 for removing the semiconductor film 5 and the gate insulating film 4 is formed over the entire area of the mounting electrode portion 11, and the first opening 7 is formed on all mounting electrodes 8 to be formed later. since ... it has a configuration in which continuous in a planar manner in the region forming the, as shown in FIG. 3, step height of the second protective insulating film 9 covering the mounting electrodes 8 ... is h 1, which is the prior art the same as the step height h 2 shown in FIG. 10 when, not inviting an increase in irregular steps.

【0029】(実施の形態2)図5は実施の形態2に係
るTFTアレイ基板の駆動ICの実装電極部の構成を示
す概略の平面図、図6は図5におけるc−c′線矢視の
断面図である。これらの図において、1はガラス基板、
4はゲート絶縁膜、5は半導体膜、7は半導体膜5とゲ
ート絶縁膜4とに設けた第1の開口部であり、この場合
の第1の開口部7はあとで形成される実装電極8…毎に
形成されている。第1の開口部7…を形成することで、
実装電極8…の下の半導体膜5は除去され、ガラス基板
1に直接に形成されることになり、実装電極8…の密着
性が向上する。8…はゲート配線14またはソース配線
15に連なる状態で各第1の開口部7…において形成さ
れた実装電極、9は全体を覆うように堆積された第2の
保護絶縁膜、10…は実装電極8…に位置対応して第2
の保護絶縁膜9に設けられた第2の開口部、16は駆動
ICである。
(Embodiment 2) FIG. 5 is a schematic plan view showing a configuration of a mounting electrode portion of a drive IC of a TFT array substrate according to Embodiment 2, and FIG. 6 is a view taken along line cc 'in FIG. FIG. In these figures, 1 is a glass substrate,
4 is a gate insulating film, 5 is a semiconductor film, 7 is a first opening provided in the semiconductor film 5 and the gate insulating film 4, and in this case, the first opening 7 is a mounting electrode to be formed later. 8... Are formed. By forming the first openings 7 ...
The semiconductor film 5 under the mounting electrodes 8 is removed and is directly formed on the glass substrate 1, so that the adhesion of the mounting electrodes 8 is improved. Reference numeral 8 denotes a mounting electrode formed in each of the first openings 7 while being connected to the gate wiring 14 or the source wiring 15, reference numeral 9 denotes a second protective insulating film deposited so as to cover the entirety, and reference numeral 10 denotes a mounting. The second corresponding to the position of the electrodes 8.
The second opening 16 provided in the protective insulating film 9 is a drive IC.

【0030】本実施の形態2の場合の構成は、駆動IC
16を直接TFTアレイ基板に貼り付け、実装するとき
の構成である(チップオングラス構成)。
The structure of the second embodiment is based on a driving IC
This is a configuration in which 16 is directly attached to a TFT array substrate and mounted (chip-on-glass configuration).

【0031】本実施の形態2の場合のTFTアレイ基板
の作製工程は、実施の形態1と同一である。実装電極8
…の下の半導体膜5は、透明電極2(画素電極13)上
の半導体膜5およびゲート絶縁膜4の除去工程と同時に
行われている。
The manufacturing process of the TFT array substrate in the second embodiment is the same as that in the first embodiment. Mounting electrode 8
Are performed simultaneously with the step of removing the semiconductor film 5 and the gate insulating film 4 on the transparent electrode 2 (pixel electrode 13).

【0032】上記の構成で、実装電極8…下の半導体膜
5が除去されているため、実施の形態1の場合と同様
に、実装電極8…の密着性が向上し、作製工程および再
実装工程等における実装電極8…の剥がれを防止するこ
とができる。
In the above configuration, since the semiconductor film 5 below the mounting electrodes 8 is removed, the adhesion of the mounting electrodes 8 is improved as in the first embodiment, and the manufacturing process and remounting are performed. It is possible to prevent the mounting electrodes 8 from peeling off in a process or the like.

【0033】また、半導体膜5の除去工程を、透明電極
2(画素電極13)上で行う第1の開口部7の形成工程
と同一の工程で行うため、新たな工程は発生しない。
Since the step of removing the semiconductor film 5 is performed in the same step as the step of forming the first opening 7 on the transparent electrode 2 (pixel electrode 13), no new step occurs.

【0034】[0034]

【発明の効果】本発明に係る液晶表示装置の薄膜トラン
ジスタアレイ基板の製造方法によれば、ゲート配線また
はソース配線に接続された実装電極部における各実装電
極の下の、実装電極の剥がれの原因であった半導体膜
除去るので、実装電極の密着性を向上させ、作製時の
実装電極の剥がれおよび再実装時の実装電極の剥がれを
確実に防止することができる。
According to the method for manufacturing a thin film transistor array substrate of a liquid crystal display device according to the present invention, the mounting electrodes may be peeled off under each mounting electrode in the mounting electrode portion connected to the gate wiring or the source wiring. there semiconductor film <br/> removed to Runode improves the adhesion of the mounting electrodes, it is possible to reliably prevent peeling of the mounting electrodes during peeling and re-implement during production of the mounting electrode.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1に係るTFTアレイ基板
の駆動ICの実装電極部の構成を示す平面図である。
FIG. 1 is a plan view showing a configuration of a mounting electrode section of a drive IC of a TFT array substrate according to a first embodiment of the present invention.

【図2】図1におけるa−a′線矢視の断面図である。FIG. 2 is a sectional view taken along the line aa 'in FIG.

【図3】図1におけるb−b′線矢視の断面図である。FIG. 3 is a sectional view taken along line bb 'in FIG.

【図4】実施の形態1におけるTFTアレイ基板の駆動
ICに対する実装電極部の断面作製工程図である。
FIG. 4 is a cross-sectional manufacturing process diagram of a mounting electrode portion for a driving IC of the TFT array substrate in the first embodiment.

【図5】本発明の実施の形態2に係るTFTアレイ基板
の駆動ICの実装電極部の構成を示す概略の平面図であ
る。
FIG. 5 is a schematic plan view showing a configuration of a mounting electrode section of a drive IC of a TFT array substrate according to a second embodiment of the present invention.

【図6】図5におけるc−c′線矢視の断面図である。FIG. 6 is a sectional view taken along line cc ′ in FIG. 5;

【図7】一般的なTFTアレイ基板の画素部の断面構成
図である。
FIG. 7 is a cross-sectional configuration diagram of a pixel portion of a general TFT array substrate.

【図8】従来の技術に係るTFTアレイ基板の駆動IC
の実装電極部の構成を示す平面図である。
FIG. 8 shows a conventional driving IC for a TFT array substrate.
FIG. 4 is a plan view showing a configuration of a mounting electrode section of FIG.

【図9】図8におけるd−d′線矢視の断面図である。9 is a sectional view taken along line dd 'in FIG.

【図10】図8におけるe−e′線矢視の断面図であ
る。
FIG. 10 is a sectional view taken along line ee ′ in FIG. 8;

【図11】一般的な液晶表示装置の薄膜トランジスタア
レイ基板の概略的な回路構成図である。
FIG. 11 is a schematic circuit configuration diagram of a thin film transistor array substrate of a general liquid crystal display device.

【符号の説明】[Explanation of symbols]

1……ガラス基板 2……透明電極 3……ゲート電極 4……ゲート絶縁膜 5……半導体膜 6……第1の保護絶縁膜 7……第1の開口部 8a…ソース電極 8b…ドレイン電極 9……第2の保護絶縁膜 10……第2の開口部 11……実装電極部 12……薄膜トランジスタ(TFT) 13……画素電極 14……ゲート配線 15……ソース配線 16……駆動IC DESCRIPTION OF SYMBOLS 1 ... Glass substrate 2 ... Transparent electrode 3 ... Gate electrode 4 ... Gate insulating film 5 ... Semiconductor film 6 ... First protective insulating film 7 ... First opening 8a ... Source electrode 8b ... Drain Electrode 9 Second protective insulating film 10 Second opening 11 Mounting electrode part 12 Thin film transistor (TFT) 13 Pixel electrode 14 Gate wiring 15 Source wiring 16 Driving IC

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の薄膜トランジスタと複数の画素電
マトリクス状に配列し、前記薄膜トランジスタと接
続されたソース配線、またはゲート配線に信号を供給す
る駆動ICとを接続する実装電極部を有し、ガラス基板
上にはゲート絶縁膜と半導体膜が積層されており、さら
前記ソース配線または前記ゲート配線に接続された実
装電極部がソース電極と同時に形成されている薄膜トラ
ンジスタアレイ基板の製造方法であって、 画素電極上の半導体膜および絶縁膜での穴開け工程時に
実装電極部に対応した範囲の半導体膜を除去開口した領
域において、実装電極をガラス基板上に直接形成するこ
とを特徴とする 薄膜トランジスタアレイ基板の製造方
法。
[Claim 1] arranging a plurality of thin film transistors and a plurality of pixel electrodes in a matrix, it has a mounting electrode portions for connecting the driving IC supplies signals to the thin film transistor connected source wiring or the gate wiring, Glass substrate
A gate insulating film and a semiconductor film are stacked on top of each other.
A method for manufacturing a thin film transistor array substrate, wherein a mounting electrode portion connected to the source wiring or the gate wiring is formed simultaneously with the source electrode , wherein a hole is formed in a semiconductor film and an insulating film on a pixel electrode.
Remove the semiconductor film in the area corresponding to the mounting electrode area.
Area, the mounting electrodes can be formed directly on the glass substrate.
Method of manufacturing thin film transistor array substrate characterized by the following:
Law.
【請求項2】 前記半導体膜を除去開口する領域を、実
装電極毎に形成することを特徴とする請求項1に記載の
薄膜トランジスタアレイ基板の製造方法
2. The method according to claim 1, wherein the opening for removing the semiconductor film is formed in an actual area.
2. The method according to claim 1, wherein the substrate is formed for each mounting electrode.
【請求項3】 前記半導体膜を除去開口する領域を、平
面上で隣接する実装電極部間で連なっている全範囲に形
成することを特徴とする請求項1に記載の薄膜トランジ
スタアレイ基板の製造方法
3. A flat region for removing said semiconductor film.
On the entire area connected between adjacent mounting electrodes on the surface
2. The method according to claim 1, wherein the method comprises:
JP13331596A 1996-05-28 1996-05-28 Thin film transistor array substrate for liquid crystal display Expired - Fee Related JP3079306B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13331596A JP3079306B2 (en) 1996-05-28 1996-05-28 Thin film transistor array substrate for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13331596A JP3079306B2 (en) 1996-05-28 1996-05-28 Thin film transistor array substrate for liquid crystal display

Publications (2)

Publication Number Publication Date
JPH09318974A JPH09318974A (en) 1997-12-12
JP3079306B2 true JP3079306B2 (en) 2000-08-21

Family

ID=15101816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13331596A Expired - Fee Related JP3079306B2 (en) 1996-05-28 1996-05-28 Thin film transistor array substrate for liquid crystal display

Country Status (1)

Country Link
JP (1) JP3079306B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7760317B2 (en) 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
KR100647690B1 (en) * 2005-04-22 2006-11-23 삼성에스디아이 주식회사 Thin film transistor and flat panel display apparatus comprising the same

Also Published As

Publication number Publication date
JPH09318974A (en) 1997-12-12

Similar Documents

Publication Publication Date Title
US6806918B2 (en) Active matrix substrate and method of manufacturing the same
JP4422648B2 (en) Liquid crystal display device and manufacturing method thereof
US7714974B2 (en) Liquid crystal display device and method of fabricating the same
JP3708637B2 (en) Liquid crystal display device
KR101182521B1 (en) liquid crystal display device and method for fabricating of the same
KR100649373B1 (en) Liquid crystal display device, thin film transistor array substrate and method of forming thin film transistor array substrate
JP3763381B2 (en) Manufacturing method of liquid crystal display device
US8059250B2 (en) Liquid crystal display and fabricating method thereof
US8908117B2 (en) Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern
JP5120828B2 (en) Thin film transistor substrate and manufacturing method thereof, and liquid crystal display panel having the same and manufacturing method
JPH1010583A (en) Production of active matrix substrate and its active matrix substrate
JP2000284326A (en) Liquid crystal display device and its production
JP2002076366A (en) Thin film transistor, method of manufacturing the same multilayer film structure, method of manufacturing the same
KR100301667B1 (en) Liquid Crystal Display Device And Fabricating Method Thereof
JP2000275663A (en) Liquid crystal display device and its production
JPH1124101A (en) Active element array substrate and manufacture thereof
JP2000347173A (en) Liquid crystal display device and its manufacture
JPH04257826A (en) Manufacture of active matrix substrate
JP2010056136A (en) Wiring, method of manufacturing the same, thin film transistor, and display element
JPH06186578A (en) Liquid crystal display device
JP3079306B2 (en) Thin film transistor array substrate for liquid crystal display
WO2000014600A1 (en) Active matrix liquid crystal device and method for producing the same
KR101006781B1 (en) Lcd and method for manufacturing lcd
US20140124785A1 (en) Semiconductor device and method for manufacturing same
US20240030238A1 (en) Substrate, manufacturing method thereof, and spliced panel

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 13

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140623

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees