JP4103335B2

JP4103335B2 - 自動レベル制御回路

Info

Publication number: JP4103335B2
Application number: JP2001038177A
Authority: JP
Inventors: 務宮下
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-02-15
Filing date: 2001-02-15
Publication date: 2008-06-18
Anticipated expiration: 2021-02-15
Also published as: JP2002246919A

Description

【０００１】
【発明の属する技術分野】
この発明は、ＧＳＭ（Global System for Mobile communications）方式の携帯電話機に用いて好適な自動レベル制御回路に関するものである。
【０００２】
【従来の技術】
ヨーロッパやアジアで使用されているＧＳＭ方式の携帯電話機（ＧＳＭ携帯電話機）は、ＥＴＳＩ（Europeans Telecommunications Standards Institute）が規定している。ＧＳＭ電話機の送信電力の規格は、ＥＴＳＩのＧＳＭ０５．０５に記載されている。例えば、ＣＬＡＳＳ４と呼ばれるＧＳＭ携帯電話機では、最大出力電力はパワーレベルＰＬ５と呼び、３３ｄＢｍの出力電力であり、パワーレベルＰＬ６では出力電力は３１ｄＢｍである。以下、ＰＬ７〜ＰＬ１８と続き、最小出力電力はパワーレベルＰＬ１９と呼び、５ｄＢｍである。つまり、このＣＬＡＳＳ４のＧＳＭ携帯電話機の場合、パワーレベルはＰＬ５からＰＬ１９の１５段階、２ｄＢステップで規定されている。
【０００３】
また、ＧＳＭ方式はＴＤＭＡ（Time Division Multiple Access ）でバースト動作しており、工場出荷時にＰＬ５〜ＰＬ１９の各出力電力の調整を行っている。このような送信電力の調整方法として、ＡＬＣ（Auto Level Control）方式が用いられている。一般的なＧＳＭ電話機におけるＡＬＣ回路（自動レベル調整回路）を図２に示す。
【０００４】
このＡＬＣ回路は、送信電力を増幅する電力増幅器１と、カプラ２と、電力検波部３と、ゲインコントロール部４と、ＣＰＵ５と、メモリ６と、Ｄ／Ａコンバータ７と、フィルタ（ローパスフィルタ）８とを備えている。電力増幅器１は自身のゲイン、すなわち送信電力に対するゲインを可変可能とする外部入力端子（以下、ゲインコントロール端子と呼ぶ）１ａを有している。電力検波部３は検波ダイオード９と抵抗１０とによって構成されている。ゲインコントロール部４はオペアンプ１１と抵抗１２，１３とコンデンサ１４とで構成されている。
【０００５】
ゲインコントロール部４において、抵抗１２，１３およびコンデンサ１４は、オペアンプ１１のゲインや過渡応答等を調整するために設けられている。ＣＰＵ５は携帯電話機全体を制御する。メモリ６には、ＣＰＵ５を動作させるためのプログラムなどの他、ＰＬ５〜ＰＬ１９の各出力電力の設定値が格納されている。この例において、ＰＬ５〜ＰＬ１９の設定値は、時間の経過と共に段階的に上昇し、所定値になった後、段階的に下降するパターンとされている。このＰＬ５〜ＰＬ１９の設定値のパターンがＰＬ５〜ＰＬ１９用のＡＬＣ制御用データとしてメモリ６に格納されている。すなわち、メモリ６には、１５個のＡＬＣ制御用データテーブルがある。
【０００６】
このＡＬＣ回路において、電力増幅器１で増幅された送信波は、カプラ２を介してアンテナ側へ送られる。この際、大部分の電力はアンテナ側へ送られるが、一部の電力が電力検波部３に供給される。電力検波部３は、ダイオード９と抵抗１０とによって一般的な包絡線検波を行い、電力増幅器１の出力電力に応じた直流電圧成分（検出電圧）Ｖａを抵抗１２を介してオペアンプ１１の反転入力端へ与える。
【０００７】
一方、ＣＰＵ５は、メモリ６から取り出す設定値のパワーレベルを指示する。例えば、ＣＰＵ５がＰＬ５の送信出力電力を指示した場合、Ｄ／Ａコンバータ７はメモリ６からＰＬ５用のＡＬＣ制御用データを読み込み、Ｄ／Ａ変換し、直流電圧成分（アナログ電圧）Ｖｂを出力する。Ｄ／Ａコンバータ７が出力するアナログ電圧Ｖｂはフィルタ８へ与えられる。フィルタ８は、アナログ電圧Ｖｂの階段状部分を平滑化してＶｂ’とし、オペアンプ１１の非反転入力端へ与える。図３にＤ／Ａコンバータ７が出力するアナログ電圧Ｖｂを示す。図３にはＰＬ５とＰＬ１９しか示していないが、実際にはＣＰＵ５からの指示に応じ、ＰＬ５からＰＬ１９まで１５種類のパターンのアナログ電圧Ｖｂとなる。
【０００８】
オペアンプ１１は、電力検波部３からの検出電圧ＶａとＤ／Ａコンバータ７からのフィルタ８を介するアナログ電圧Ｖｂ’とを比較し、その差分を電力増幅器１のゲインコントロール端子１ａへ与える。例えば、検出電圧Ｖａがアナログ電圧Ｖｂ’よりも低い場合、電力増幅器１へのゲインコントロール端子電圧を上げ、電力増幅器１の出力電力を大きくする。つまり、このＡＬＣ回路では、Ｄ／Ａコンバータ７の出力電圧Ｖｂに電力増幅器１の出力電力が追従する一種の閉ループ制御系になる。
【０００９】
したがって、ＣＰＵ５がＰＬ５の送信出力電力を指示すれば、その指示期間における電力増幅器１の出力電力はメモリ６に格納されているＰＬ５の出力電力の設定値に応じた値となる。ここで、工場出荷時において出力電力を調整する場合、ＰＬ５の指示期間における電力増幅器１の出力電力の最大値がＰＬ５の規定の電力レベルでない場合には、規定の電力レベルとなるように、メモリ６内のＰＬ５の設定値を調整する。同様に、ＰＬ６〜ＰＬ１９についても、ＰＬ６〜ＰＬ１９の指示期間における電力増幅器１の出力電力の最大値がＰＬ６〜ＰＬ１９の規定の電力レベルになるように、メモリ６内のＰＬ６〜ＰＬ１９の設定値を調整する。
【００１０】
【発明が解決しようとする課題】
電力増幅器１のゲインコントロール端子電圧と出力電力の特性を図４に示す。図４において、Ａは送信出力電力の小さい（例えば、ＰＬ１９）ところを示し、Ｂは送信出力電力の大きい（例えば、ＰＬ５）ところを示す。送信出力電力が大きいＢの付近ではゲインコントロール端子電圧の変化に対する出力電力の変化幅は小さい。これに対し、送信出力電力が小さいＡの付近では、ゲインコントロール端子電圧の変化に対する出力電力の変化幅が大きい。このため、低送信出力時（例えば、ＰＬ１９の場合）、送信出力電力を規定の電力レベルに正確に合わせ込むことができないという不具合が発生していた。
【００１１】
すなわち、このＡＬＣ回路において、Ｄ／Ａコンバータ７として例えば９ビットのものを使用した場合、Ｄ／Ａコンバータ７に設定可能な設定値は２⁹＝５１２、つまり０から５１１となる。Ｄ／Ａコンバータ７の出力電圧範囲を０〜２Ｖとすると、このＤ／Ａコンバータ７の分解能は２Ｖ／５１２＝３．９ｍＶとなり、Ｄ／Ａコンバータ７への設定値が１変化すると、Ｄ／Ａコンバータ７の出力電圧は３．９ｍＶ変化することになる。例えば、ＰＬ１９の場合、Ｄ／Ａコンバータ７への設定値を１変化させると、Ｄ／Ａコンバータ７の出力電圧が３．９ｍＶ変化し、電力増幅器１の出力電力も大きく変化する。したがって、この出力電力の変化幅よりも小さな調整ができず、規定の電力レベルに正確に合わせ込むことができない。
【００１２】
なお、この問題を回避するために、Ｄ／Ａコンバータ７として分解能の高いものを用いることが考えられるが、Ｄ／Ａコンバータ７が高価になったり、分解能が増えた分メモリ６に格納されるデータが大きくなり、メモリ容量の増加という問題が生じる。
【００１３】
本発明はこのような課題を解決するためになされたもので、その目的とするところは、分解能の高いＤ／Ａコンバータを使用することなく、簡単な構成で、低送信出力時の出力電力の規定のレベルへの調整を容易に且つ正確に行うことの可能なＡＬＣ回路を提供することにある。
【００１４】
【課題を解決するための手段】
このような目的を達成するために本発明は、Ｄ／Ａ変換部からのアナログ電圧を分圧し分圧アナログ電圧とする分圧部と、分圧アナログ電圧およびＤ／Ａ変換部からのアナログ電圧を入力としその何れか一方を選択出力する唯一の切替スイッチとを設け、Ｄ／Ａ変換部への設定値のパワーレベルを指定する際、高パワーレベルの指定時には切替スイッチの選択出力モードをＤ／Ａ変換部からのアナログ電圧を出力するモードに切り替え、低パワーレベルの指定時には切替スイッチの選択出力モードを前記分圧部からの分圧アナログ電圧を出力するモードに切り替えるようにしたものである。また、メモリ部に格納された複数種類のパワーレベルに応じた設定値のうち、低パワーレベルに応じた設定値を分圧部におけるアナログ電圧の分圧比に応じて定めるようにしたものである。
【００１５】
この発明によれば、高パワーレベル（例えば、ＰＬ５〜ＰＬ１８）の指定時には切替スイッチ（切替スイッチ１６（図１参照））の選択出力モードをＤ／Ａ変換部（Ｄ／Ａ変換器７）からのアナログ電圧を出力するモードに切り替え、低パワーレベル（例えば、ＰＬ１９）の指定時には切替スイッチの選択出力モードを分圧部（分圧回路１５）からの分圧アナログ電圧を出力するモードに切り替えるようにすると、低パワーレベルの指定時には分圧部からの分圧アナログ電圧と電力検出部（電力検波部９）からの検出電圧とが比較され、その比較結果に基づいて電力増幅部（電力増幅器１）における送信電力に対するゲインがコントロールされる。この場合、電力検出部からの検出電圧と比較されるアナログ電圧は、Ｄ／Ａ変換部からのアナログ電圧（分圧部における分圧比に応じて定められている低パワーレベルに応じた設定値（例えば、従来の設定値の２倍）をアナログ電圧に変換した電圧）であり、低パワーレベルの設定値を１変化させたときの変化量が小さく、あたかもＤ／Ａ変換部の分解能が高くなったかのように作用する。
【００１６】
【発明の実施の形態】
以下、本発明を図面に基づいて詳細に説明する。図１はこの発明に係るＡＬＣ回路の一実施の形態を示す回路図である。同図において、図２と同一符号は同一或いは同等構成要素を示し、その説明は省略する。
【００１７】
この実施の形態では、Ｄ／Ａコンバータ７とフィルタ８との間に切替スイッチ１６を設け、この切替スイッチ１６の第１の入力端子１６ＡにＤ／Ａコンバータ７からのアナログ電圧Ｖｂを与えるようにしている。また、Ｄ／Ａコンバータ７と切替スイッチ１６の入力端子１６Ａとの接続ラインと接地ラインとの間に抵抗１７と１８との直列接続回路（分圧回路）１５を設け、抵抗１７と１８との接続点Ｐ１に生ずる分圧電圧Ｖｃを、すなわちＤ／Ａコンバータ７からのアナログ電圧Ｖｂを抵抗１８と１９とによって分圧したアナログ分圧電圧Ｖｃを、切替スイッチ１６の第２の入力端子１６Ｂに与えるようにしている。
【００１８】
切替スイッチ１６は、第１の入力端子１６Ａと出力端子１６Ｃとの接続モード時（第１の選択出力モード時）には、Ｄ／Ａコンバータ７からのアナログ電圧Ｖｂを選択出力する。第２の入力端子１６Ｂと出力端子１６Ｃとの接続モード時（第２の選択出力モード時）には、分圧回路１５からの分圧アナログ電圧Ｖｃを選択出力する。この切替スイッチ１６の選択出力モードの切替はＣＰＵ５によって制御される。この実施の形態において、ＣＰＵ５は、送信出力電力としてＰＬ５〜ＰＬ１８を指示する場合には切替スイッチ１６を第１の選択出力モードとし、ＰＬ１９を指示する場合には第２の選択出力モードとする。
【００１９】
〔ＰＬ５〜ＰＬ１８の場合〕
ＣＰＵ５がＰＬ５〜ＰＬ１８の送信出力電力を指示すると、Ｄ／Ａコンバータ７はメモリ６からＰＬ５〜ＰＬ１８用のＡＬＣ制御用データを読み込み、Ｄ／Ａ変換し、直流電圧成分（アナログ電圧）Ｖｂを出力する。この場合、切替スイッチ１６は、ＣＰＵ５からの制御により第１の選択出力モードとされる。すなわち、第１の入力端子１６Ａと出力端子１６Ｃとの接続モードとされる。これにより、Ｄ／Ａコンバータ７からのアナログ電圧Ｖｂが切替スイッチ１６を通過し、フィルタ８で平滑化され、アナログ電圧Ｖｂ’としてオペアンプ１１の非反転入力端へ与えられる。
【００２０】
オペアンプ１１は、電力検波部３からの検出電圧ＶａとＤ／Ａコンバータ７からのフィルタ８を介するアナログ電圧Ｖｂ’とを比較し、その差分を電力増幅器１のゲインコントロール端子１ａへ与える。例えば、検出電圧Ｖａがアナログ電圧Ｖｂ’よりも低い場合、電力増幅器１へのゲインコントロール端子電圧を上げ、電力増幅器１の出力電力を大きくする。
【００２１】
したがって、ＣＰＵ５がＰＬ５〜ＰＬ１８の送信出力電力を指示した場合、その指示期間における電力増幅器１の出力電力はメモリ６に格納されているＰＬ５〜ＰＬ１８の出力電力の設定値に応じた値となる。ここで、ＰＬ５〜ＰＬ１８の指示期間における電力増幅器１の出力電力の最大値がＰＬ５〜ＰＬ１８の規定の電力レベルでない場合には、規定の電力レベルとなるように、メモリ６内のＰＬ５〜ＰＬ１８の設定値を調整する。
【００２２】
〔ＰＬ１９の場合〕
ＣＰＵ５がＰＬ１９の送信出力電力を指示すると、Ｄ／Ａコンバータ７はメモリ６からＰＬ１９用のＡＬＣ制御用データを読み込み、Ｄ／Ａ変換し、直流電圧成分（アナログ電圧）Ｖｂを出力する。この場合、切替スイッチ１６は、ＣＰＵ５からの制御により第２の選択出力モードとされる。すなわち、第２の入力端子１６Ｂと出力端子１６Ｃとの接続モードとされる。これにより、分圧回路１５によって分圧された分圧アナログ電圧Ｖｃが切替スイッチ１６を通過し、フィルタ８で平滑化され、アナログ電圧Ｖｃ’としてオペアンプ１１の非反転入力端へ与えられる。
【００２３】
オペアンプ１１は、電力検波部３からの検出電圧ＶａとＤ／Ａコンバータ７からのフィルタ８を介するアナログ電圧Ｖｃ’とを比較し、その差分を電力増幅器１のゲインコントロール端子１ａへ与える。例えば、検出電圧Ｖａがアナログ電圧Ｖｃ’よりも低い場合、電力増幅器１へのゲインコントロール端子電圧を上げ、電力増幅器１の出力電力を大きくする。
【００２４】
したがって、ＣＰＵ５がＰＬ９の送信出力電力を指示した場合、その指示期間における電力増幅器１の出力電力はメモリ６に格納されているＰＬ１９の出力電力の設定値に応じた値となる。なお、この場合のＰＬ１９の出力電力の設定値は、分圧回路１５での分圧比に応じて定める。例えば、分圧比を１：１とした場合、従来の設定値の２倍とする。ここで、ＰＬ１９の指示期間における電力増幅器１の出力電力の最大値がＰＬ１９の規定の電力レベルでない場合には、規定の電力レベルとなるように、メモリ６内のＰＬ１９の設定値を調整する。この場合、設定値を１変化させたときの電力増幅器１の出力電力の変化量は小さく、これにより規定の電力レベルに容易に且つ正確に合わせ込むことが可能となる。
【００２５】
例えば、分圧回路１５の分圧比を１：１とすると、すなわち抵抗１７，１８の抵抗比を１：１とすると、切替スイッチ１６から出力されるアナログ分圧電圧ＶｃはＤ／Ａコンバータ７からの出力電圧Ｖｂの半分となる。具体的には、Ｄ／Ａコンバータ７のビット数を９ビットとすると、Ｄ／Ａコンバータ７に設定可能な設定値の段階数は２⁹＝５１２、つまり０から５１１となる。Ｄ／Ａコンバータ７の出力電圧範囲を０〜２Ｖとすると、このＤ／Ａコンバータ７の分解能は２Ｖ／５１２＝３．９ｍＶとなり、Ｄ／Ａコンバータ７の設定値が１変化すると、Ｄ／Ａコンバータ７の出力電圧は３．９ｍＶ変化することになる。しかし、抵抗１７，１８で分圧されるので切替スイッチ１６から出力されるアナログ分圧電圧Ｖｃは、Ｄ／Ａコンバータ７の設定値が１変化した場合でも、３．９ｍＶ／２＝１．９５ｍＶとなる。
【００２６】
図４にて、Ａの付近がパワーレベルＰＬ１９の出力電力とし、曲線の傾きを１ｄＢ／ｍＶとすると、切替スイッチ１６が第１の選択出力モード（アナログ電圧Ｖｂを出力）である場合、電力増幅器１の出力電力の変化量は１＊３．９＝３．９ｄＢとなる。切替スイッチ１６が第２の選択出力モードである場合（分圧アナログ電圧Ｖｃを出力）、電力増幅器１の出力電力の変化量は１＊１．９５＝１．９５ｄＢとなる。
【００２７】
なお、上述においては、パワーレベルがＰＬ１９の場合にのみ切替スイッチ１６を第２の選択出力モードに切り替えるようにしたが、どのパワーレベルで切り替えるかは自由である。すなわち、パワーレベルがＰＬ１８でも微調整が必要な場合、ＰＬ１８とＰＬ１９にて切替スイッチ１６の選択出力モードを切り替えるようにしてもよい。
【００２８】
また、分圧を目的とした抵抗１７，１８の比率を変化させれば、当然ながら電力増幅器１の変化量をより微少にする事も可能である。抵抗１７，１８の比率を２：１とすれば、Ｄ／Ａコンバータ７の設定値が１変化した場合のアナログ分圧電圧Ｖｃの変化量は３．９ｍＶ／３＝１．３ｍＶとなり、電力増幅器１の出力電力の変化量は１＊１．３＝１．３ｄＢとなる。
【００２９】
また、本実施の形態では、切替スイッチ１６の後段にフィルタ８を設けたが、必ずしも設けなくてもよい。また、本実施の形態では、メモリ６に格納させる設定値を時間の経過と共に段階的に上昇し、所定値になった後、段階的に下降するパターンとしたが、必ずしもこのようなパターンとしなくてもよい。
【００３０】
【発明の効果】
以上説明したことから明らかなように本発明によれば、Ｄ／Ａ変換部からのアナログ電圧を分圧し分圧アナログ電圧とする分圧部と、分圧アナログ電圧およびＤ／Ａ変換部からのアナログ電圧を入力としその何れか一方を選択出力する唯一の切替スイッチとを設け、Ｄ／Ａ変換部への設定値のパワーレベルを指定する際、高パワーレベルの指定時には切替スイッチの選択出力モードをＤ／Ａ変換部からのアナログ電圧を出力するモードに切り替え、低パワーレベルの指定時には切替スイッチの選択出力モードを前記分圧部からの分圧アナログ電圧を出力するモードに切り替えるようにする一方、メモリ部に格納された複数種類のパワーレベルに応じた設定値のうち、低パワーレベルに応じた設定値を分圧部におけるアナログ電圧の分圧比に応じて定めるようにしたので、低パワーレベルの設定値を１変化させたときの変化量を小さくし、分解能の高いＤ／Ａコンバータを使用することなく、低送信出力時でも出力電力の規定のレベルへの調整を容易に且つ正確に行えることができるようになる。
【図面の簡単な説明】
【図１】本発明に係るＡＬＣ回路の一実施の形態を示す回路図である。
【図２】従来のＡＬＣ回路を示す回路図である。
【図３】このＡＬＣ回路におけるＤ／Ａコンバータの出力電圧例を示す図である。
【図４】このＡＬＣ回路における電力増幅器のゲインコントロール端子電圧と出力電力の特性を示す図である。
【符号の説明】
１…電力増幅器、１ａ…ゲインコントロール端子、２…カプラ、３…電力検波部、４…ゲインコントロール部、５…ＣＰＵ、６…メモリ、７…Ｄ／Ａコンバータ、８…フィルタ（ローパスフィルタ）、９…ダイオード、１０，１２，１３，１７，１８…抵抗、１１…オペアンプ、１４…コンデンサ、１５…分圧回路、１６…切替スイッチ。

Claims

送信電力を増幅する電力増幅部と、
この電力増幅部からの増幅された送信電力を検出しその電力値に応じた検出電圧を出力する電力検出部と、
複数種類のパワーレベルに応じた設定値が格納されたメモリ部と、
このメモリ部から取り出される設定値をアナログ電圧に変換するＤ／Ａ変換部と、
このＤ／Ａ変換部からのアナログ電圧を分圧し分圧アナログ電圧とする分圧部と、
この分圧部からの分圧アナログ電圧および前記Ｄ／Ａ変換部からのアナログ電圧を入力としその何れか一方を選択出力する唯一の切替スイッチと、
この切替スイッチからのアナログ電圧と前記電力検出部からの検出電圧とを比較し、その比較結果に基づいて前記電力増幅部における送信電力に対するゲインをコントロールするゲインコントロール部と、
前記Ｄ／Ａ変換部への設定値のパワーレベルを指定するとともに、高パワーレベルの指定時には前記切替スイッチの選択出力モードを前記Ｄ／Ａ変換部からのアナログ電圧を出力するモードに切り替え、低パワーレベルの指定時には前記切替スイッチの選択出力モードを前記分圧部からの分圧アナログ電圧を出力するモードに切り替える制御部とを備え、
前記メモリ部に格納された複数種類のパワーレベルに応じた設定値のうち前記低パワーレベルに応じた設定値は、前記分圧部における分圧比に応じて定められている
ことを特徴とする自動レベル制御回路。
請求項１において、前記ゲインコントロール部において比較される切替スイッチからのアナログ電圧はローパスフィルタを通して与えられることを特徴とする自動レベル制御回路。
請求項１又は２において、前記メモリ部に格納された設定値が時間の経過と共に段階的に上昇し、所定値になった後、段階的に下降するパターンとされていることを特徴とする自動レベル制御回路。