JP4086471B2 - ステッピングモータ制御方法及び制御回路とステッピングモータを備えた電子装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、ステッピングモータの駆動を制御するステッピングモータ制御方法及びステッピングモータ制御回路と、該回路によって制御されるステッピングモータを備えた走査部を有する画像読取装置、複写装置、ファクシミリ装置等の電子装置に関する。
【０００２】
【従来の技術】
例えば、画像読取装置や複写装置、ファクシミリ装置等において原稿の画像を読取る走査部等には、その駆動源としてオープン回路方式でも移動速度及び移動量を正確に制御でき、回転方向を自由に変えられるステッピングモータが、光源やミラー等の光学系の走査やレンズの移動用などに使用されるようになっている。
ステッピングモータは、固定子と可動子を有し、固定子励磁巻線を励磁することにより、その起磁力に伴って可動子に外力を発生して歩進させ、ある定まった励磁状態に対応して定まった安定位置をもつ。そして、回転型のステッピングモータは、入力信号であるモータ歩進パルスの入力に応じて、固定子励磁巻線の励磁状態が変化され、その変化に伴って出力軸が一定角度(ステップ角)だけ歩進回転する。
したがって、ステッピングモータの総回転角は、モータ歩進パルスの総数に比例し、回転速度は１秒間当たりのモータ歩進パルス数（パルスレート）に比例する。
【０００３】
このようなステッピングモータの駆動を制御するための従来のステッピングモータ制御回路では、励磁相に関してはモータ制御開始前に励磁相を決めておき、モータ制御中は一般に相切換えを行なわない。
また、モータ歩進速度は固定クロックに対して四つ飛ばし、三つ飛ばし、二つ飛ばし、そのままというように、クロックを採用してスルーアップ／ダウンや速度制御を行なっていた。
このようなステッピングモータ制御回路によってステッピングモータの駆動を制御する場合には、装置あるいはシステムの全体を制御するマイクロコンピータ（ＣＰＵと略称する）が、そのソフトウェアによって常にモータ制御に関与していなければならなかった。なお、この種の装置としては、例えば、特開平３−１２３１７３号公報に記載されているものがある。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来のステッピングモータ制御回路を用いると、ＣＰＵによるソフトウェア処理の負荷が大きく、そのモータ制御性にも問題があり、ステッピングモータの回転速度を木目細かく高精度で制御するのは困難であった。
【０００５】
この発明は、上記のような問題を解決するためになされたものであり、ＣＰＵによるソフトウェア処理の負荷を軽くするとともに、相切換え、スルーアップ／スルーダウン、励磁ＯＮ／ＯＦＦ、データリクエスト等の制御性を向上させ、ステッピングモータの回転速度を木目細かく高精度で制御できるようにすること、およびステッピングモータを備えた走査部を有する画像読取装置、複写装置、ファクシミリ装置等の事務機器における走査機能の向上を図ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明によるステッピングモータ制御方法は、上記の目的を達成するため次のようにすることを特徴とする。
それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして、その基本クロックをカウントし、そのカウント値と、レジスタに記憶されたモータ歩進パルス速度に相当するカウンタ値とを比較し、両値が一致したときにモータ歩進パルスを発生させる。
そして、そのモータ歩進パルスによって、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生させ、その各励磁相のパルスを励磁相の指定に応じて選択して出力する。
さらに、上記基本クロックの選択を、ＣＰＵによって書込まれるデータに応じて、上記モータ歩進パルスの発生に同期して行うようにする。それによって、上記基本クロックの選択と上記レジスタに記憶させるカウンタ値とにより、発生するモータ歩進パルスのパルスレートを任意に変更することができる。
【０００７】
そして、上記レジスタをモータ状態レジスタとし、それぞれモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、該データセットレジスタ群の各レジスタの格納データをシフトさせるデータシフトコントローラとを用いて、そのデータシフトコントローラによってデータセットレジスタ群の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせて、上記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを順次更新する。
【０００８】
また、上記複数のレジスタからなるデータセットレジスタ群を２組用いて、上記データシフトコントローラによって、その２組のデータセットレジスタ群の一方の各レジスタの格納データをモータ歩進パルスの発生に同期して順次シフトさせ、上記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶するデータを順次更新するとともに、その間に他方のデータセットレジスタ群の各レジスタに次の一連のモータ歩進パルス速度のカウンタ値のデータを格納するようにしてもよい。
【０００９】
あるいはまた、上記モータ状態レジスタとデータセットレジスタ群の最後段のレジスタにそれぞれ格納されているカウンタ値を比較し、その値が等しい場合には、上記データシフトコントローラによるデータセットレジスタ群の格納データのシフトを停止させ、その後はそのときのパルス間隔で一定速度のモータ歩進パルスを継続して発生させることができる。
そして、上記一定速度のモータ歩進パルスの発生を終了させるデータをＣＰＵによってレジスタに書き込み、その書き込んだデータをソフトウエアの定期割り込みで有効にする。
【００１０】
上記データセットレジスタ群の各レジスタに格納されたデータが、上記データシフトコントローラによるシフトで所定数以下になった場合に、ＤＭＡコントローラに対するＤＭＡリクエスト信号とＣＰＵに対する割り込み信号を発生させるようにするとよい。
ＣＰＵに対する上記割り込み信号の有効／無効をＣＰＵによって規制するようにすることもできる。
【００１１】
２組のデータセットレジスタ群をもちいる場合、その２組のデータセットレジスタ群のうちのいずれか一方の各レジスタが、上記データシフトコントローラによる格納データのシフトによって空になった場合に、ＤＭＡコントローラに対するＤＭＡリクエスト信号とＣＰＵに対する割り込み信号を発生させるようにするとよい。
これらのステッピングモータ制御方法において、上記モータ歩進パルス数をカウントし、そのカウント値を励磁相の指定に応じて、１パルス当たりのステッピングモータの回転角度が同じになるように換算して、モータ移動量のデータを得ることができる。
【００１２】
この発明によるステッピングモータ制御回路は、前述の目的を達成するため次のように構成する。
それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして出力するクロックセレクタと、モータ歩進パルス速度をカウンタ値として記憶するモータ状態レジスタと、基本クロックをカウントするクロックカウンタと、モータ状態レジスタの値とクロックカウンタの値を比較するコンパレータと、そのコンパレータによる比較結果が一致したときにモータ歩進パルスを発生するモータ歩進パルス発生回路と、それぞれそのモータ歩進パルスを入力して、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生する複数のシフトレジスタと、その複数の各シフトレジスタが発生したパルスを、励磁相の指定に応じて選択して出力するセレクタとを備える。
そして、上記クロックセレクタによる基本クロックの選択と上記モータ状態レジスタに記憶させるカウンタ値とにより、上記モータ歩進パルス発生回路が発生するモータ歩進パルスのパルスレートを任意に変更し得るようにする。
さらに、上記クロックセレクタのクロック選択用データをＣＰＵによって書込まれるクロック選択レジスタを設ける。
【００１３】
また、それぞれ上記モータ状態レジスタに記憶させるモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、そのデータセットレジスタ群の各レジスタの格納データを上記モータ歩進パルスの発生に同期して順次シフトさせ、上記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを更新するデータシフトコントローラとを設ける。
【００１４】
あるいは、上記複数のレジスタからなるデータセットレジスタ群を２組設けると共に、上記データシフトコントローラに、その２組のデータセットレジスタ群の一方の各レジスタの格納データを上記モータ歩進パルスの発生に同期してシフトさせ、上記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを更新させるとともに、その間に他方のデータセットレジスタ群の各レジスタに次の一連のモータ歩進パルス速度のカウンタ値のデータを格納し得るようにしてもよい。
【００１５】
また、上記モータ状態レジスタとデータセットレジスタ群の最後段のレジスタにそれぞれ格納されているカウンタ値を比較し、その値が等しい場合には、上記データシフトコントローラによる前記データセットレジスタ群の格納データのシフトを停止させ、上記モータ歩進パルス発生回路にそのときのパルス間隔で一定速度のモータ歩進パルスを継続して発生させるプリセットオートローディングコンパレータと、そのプリセットオートローディングコンパレータの動作を終了させるデータををＣＰＵによって書き込まれるレジスタを設け、該レジスタに書き込まれたデータが、ソフトウエアの定期割り込みで有効になるようにすることもできる。
【００１６】
さらにまた、上記データセットレジスタ群の各レジスタに格納されたデータが、上記データシフトコントローラによるシフトで所定数以下になった場合に、ＤＭＡコントローラに対するＤＭＡリクエスト信号とＣＰＵに対する割り込み信号を発生させるＤＭＡリクエスト発生回路を設けるとよい。
その場合さらに、上記ＤＭＡリクエスト発生回路が発生する上記割り込み信号の有効／無効をＣＰＵによって規制する手段を設けることができる。
【００１７】
上記データセットレジスタ群を２組設けた場合には、その２組のデータセットレジスタ群のうちのいずれか一方の各レジスタが、上データシフトコントローラによる格納データのシフトによって空になった場合に、ＤＭＡコントローラに対するＤＭＡリクエスト信号とＣＰＵに対する割り込み信号を発生させるＤＭＡリクエスト発生回路を設けるとよい。
これらの各ステッピングモータ制御回路において、上記モータ歩進パルス数をカウントするカウンタと、そのカウント値を上記励磁相の指定に応じて、１パルス当たりのステッピングモータの回転角度が同じになるように換算して出力する換算回路とを設ければ、モータ移動量のデータを得ることができる。
【００１８】
さらに、上述したいずれかのステッピングモータ制御回路と、該回路によって制御されるステッピングモータとを備えた走査部を有する画像読取装置、複写装置、ファクシミリ装置等の事務機器も提供する。
【００１９】
【発明の実施の形態】
以下、この発明の好ましい実施の形態を図面を参照して説明する。
まず、この発明によるステッピングモータ制御方法及び制御回路の第１の実施形態について説明する。図１はそのステッピングモータ制御回路の構成を示すブロック図である。
この回路は、固定子に４個の歯（極）が設けられている２相（４相という場合もある）ステッピングモータを駆動制御するためのステッピングモータ制御回路であり、２相励磁、１−２相励磁、及びＷ１−２相励磁が可能である。この回路は、ＡＳＩＣのＩＣ（半導体集積回路）として作られる。
【００２０】
図１において、２相シフトレジスタ１、１−２相シフトレジスタ２、およびＷ１−２相シフトレジスタ３は、それぞれ２相励磁パターン、１−２相励磁パターン、Ｗ１−２相励磁パターンのステッピングモータ制御パルスを自動発生する回路であり、モータ歩進パルス（シフトパルス）ＳＰにより一つずつそのパターンがシフトする。
【００２１】
２相ステッピングモータにおける２相、１−２相、およびＷ１−２相の各励磁相を図７に示す。図７における（ａ）は２相、（ｂ）は１−２相、（ｃ）はＷ１−２相の場合をそれぞれ示す。２相の場合は４パルスで１周期、１−２相の場合は８パルスで１周期、Ｗ１−２相の場合の場合は１６パルスで１周期となる。
また、図１における２相リファレンス電圧発生回路４、１−２相リファレンス電圧発生回路５、およびＷ１−２相リファレンス電圧発生回路６は、それぞれ２相、１−２相、およびＷ１−２相の場合のステッピングモータ駆動用のリファレンス電圧を発生させる回路であり、ここでも、上記シフトレジスタ１〜３の場合と同様に、モータ歩進パルスＳＰにより同期をとる。
【００２２】
セレクタ７は、Ｗ１−２相、１−２相、２相励磁を切り換えるものであり、セレクタ８は、各相励磁のリファレンス電圧を切り換える。このセレクタ７，８はいずれも後述するモータ状態レジスタに格納されるデータ中のＷ１−２相／１−２相／２相の相指定ビットのデータに応じてセレクト動作する。
これらの各回路１〜８は、正転用の制御信号発生回路を構成しており、これと同様に構成した逆転用の制御信号発生回路も設けられているが、図示を省略している。なお、正転用と逆転用の制御信号発生回路では、各レジスタ１，２，３にシフトパルスＳＰが入力する毎の相励磁パターンの変化順序が反対になる。
また、セレクタ１３は、その正転用および逆転用の駆動パルス発生回路にそれぞれれ送出する正転用シフトパルスと逆転用シフトパルスの切り換えを行なう。
【００２３】
ここで、２相ステッピングモータ制御用のレファレンス信号とベクトルの関係は図８に示す通りであって、リファレンス電圧はリファレンス信号ＶｒｅｆＡおよびＶｒｅｆＢとアナログスイッチ１６により作成する。
これにより、図９から図１１に示すように、各シフトレジスタ１〜３からの発生パルスはステッピングモータの回転に同期して同時にシフトすることになり、ステッピングモータ駆動中に励磁相を急変させた場合でも、ステッピングモータは一時停止することなく、スムーズに動作を続ける。
なお、図９は励磁相のＷ１−２相の各サイクルにおける相励磁パターンとモータコントロール信号（リファレンス電圧）の関係を示し、図１０および図１１は、
それぞれ１−２相と２相の場合の各サイクルにおける相励磁パターンとモータコントロール信号（リファレンス電圧）の関係を示すものである。
【００２４】
次に、図１におけるセレクタ１４は、クロック選択レジスタ１０に格納されたデータに応じて、それぞれ発生周期が異なるクロックＣＬＫ１からＣＬＫｎのいずれかを選択して、基本クロックＣＬＫとして出力するクロック切り換えを行う。そのクロック選択レジスタ１０には、この制御回路及びステッピングモータを備えた装置のソフトウエアを司るＣＰＵによってデータが書き込まれる。クロックカウンタ１５は、セレクタ１４から出力される基本クロックＣＬＫをカウントする。
クロック選択レジスタ１０はＣＰＵライトのレジスタであり、ソフトウエアの処理によって、随時クロック選択データが格納されるが、セレクタ１４が実際にクロック選択の切り換えを行うのは、後述するモータ歩進パルス発生回路２０がモータ歩進パルスを発生した時、それに同期してなされる。
【００２５】
データセットレジスタ群１６は、それぞれモータ制御データをセットする複数（この例では４個）のレジスタＲ１〜Ｒ４からなり、その各レジスタにＣＰＵによるソフトウェア処理によらず、ダイレクト・メモリ・アクセス（ＤＭＡ）コントローラによるＤＭＡによってモータ制御データが順次セットされる。
ここで書き込まれるデータは、図１２に示すように、ステッピングモータ励磁モード（Ｗ１−２相、１−２相、２相）選択用の２ビットのデータ、正逆転切換え用の１ビットのデータ、及び基本クロックを幾つ数えたらモータ歩進パルス（シフトパルス）を発生するかを示すモータ歩進パルス速度に相当するモータステップカウンタ値である。
【００２６】
このデータセットレジスタ群１６の各レジスタＲ１〜Ｒ４の内容は、後述するモータ歩進パルス発生回路２０がモータ歩進パルスが発生する毎に、データシフトコントローラ１８によって順次シフトされて行き、最後段のレジスタＲ４の内容（モータ制御データ）がモータ状態レジスタ１７に入る。このモータ状態レジスタ１７の内容は、現在ロードされているステッピングモータの状態を制御するデータである。
そして、このモータ状態レジスタ１７に保持されたモータステップカウンタ値は、コンパレータ１９によりクロックカウンタ１５のカウント値と常に比較されており、コンパレータ１９はその比較結果が一致すると、モータ歩進パルス発生回路２０に信号を送り、モータ歩進パルス発生回路２０がモータ歩進パルス（シフトパルスＳＰ）を発生する。このときコンパレータ１９は、クロックカウンタ１５をリセットして、セレクタ１４によってセレクトされたクロックＣＬＫのカウントを再開させる。
【００２７】
モータ歩進パルス発生回路２０が発生するモータ歩進パルス（シフトパルスＳＰ）は、セレクタ１３を通して前述の自動励磁発生ブロック（シフトレジスタ１〜３とリファレンス電圧発生回路４〜６等）の正転用の回路又は逆転用の回路へ送られる。セレクタ１３は、このときモータ状態レジスタ１７にセットされている図１２に示したデータ中の正転／逆転を示すビットが“１”か“０”かによって、シフトパルスＳＰを正転用の回路へ送出するか、逆転用の回路へ送出するかを切り換える。
そして、図示している正転用の回路にシフトパルスＳＰが送られると、前述したレジスタ１〜３がそれぞれ２相、１−２相、およびＷ１−２相の相励磁パターンの制御パルスを発生し、リファレンス電圧発生回路４〜６がそれぞれ２相、１−２相、およびＷ１−２相用のリファレンス電圧を発生する。
【００２８】
このとき、セレクタ７，８は、モータ状態レジスタ１７に保持されている図１２に示したデータ中のステッピングモータ励磁モード（Ｗ１−２相、１−２相、２相）選択用の２ビットのデータによってセレクト動作を行う。
そのため、セレクタ７は各レジスタ１〜３が発生する２相、１−２相、およびＷ１−２相の相励磁パターンの制御パルスのうちの指定された相の励磁パターンの制御パルスだけをセレクトして、Ａ，−Ａ，Ｂ，−Ｂ（−は図中での上線に相当し、反転を意味する）の各端子からモータドライバ３３へ出力する。
セレクタ８は、リファレンス電圧発生回路４〜６のうち指定された相励磁に対応する回路が発生するリファレンス電圧のみを選択して、ＶｒｅｆＡ，ＶｒｅｆＢの各端子からアナログスイッチ３４を介してモータドライバ３３へ出力する。それによって、モータドライバ３３に接続された図示しないステッピングモータが１ステップ(所定のステップ角)だけ歩進回転する。
【００２９】
モータ歩進パルス発生回路２０が発生するモータ歩進パルス（シフトパルスＳＰ）はまた、前述したセレクタ１４へも送られてクロック切り換えのタイミングを与え、データシフトコントローラ１８にも送られて、データセットレジスタ群１６の各レジスタＲ１〜Ｒ４の内容をシフトさせるタイミングを与える。さらに、後述するＤＭＡリクエスト発生回路２２にも送られ、ＤＭＡリクエスト及び割込み信号ＩＮＴを発生するタイミングを与える。
【００３０】
プリセットオートローディングコンパレータ２１は、モータ状態レジスタ１７に保持されているモータステップカウンタ値と、データセットレジスタ群１６の最後段のレジスタＲ４に保持されているモータステップカウンタ値とを比較して、それが一致していると、それをデータシフトコントローラ１８に通知し、データセットレジスタ群１６に対するデータシフト動作をもう一度だけ行って停止させ、モータ歩進パルス発生回路２０には、前回と同じパルス間隔で一定速度（一定のパルスレイト）のモータ歩進パルス（シフトパルスＳＰ）を発生させる。
【００３１】
この場合、モータ歩進パルス発生回路２０は特別な動作をしなくても、モータ状態レジスタ１７が同じデータを保持しているので、その間中コンパレータ１９がその同じモータステップカウンタ値とクロックカウンタ１５のカウント値とを比較して、その値が一致したらモータ歩進パルス発生回路２０にモータ歩進パルスを発生させ、クロックカウンタ１５をリセットしてクロックのカウントを再開させる動作を繰り返すことによって、同じパルス間隔で一定速度のモータ歩進パルスを連続して発生させることができる。
【００３２】
このように、データセットレジスタ群１６中の隣り合う２段のレジスタに同じデータを格納することによって、そのデータがモータ状態レジスタ１７にシフトされて保持された後は、ハードウェアが自動的に同じパルスレートのモータ歩進パルスを発生し続けて、ステッピングモータを等速駆動させることができるので、モータスルーアップ後のＤＭＡによるデータセットレジスタ群１６のデータ書換え、及びデータシフトコントローラ１８によるデータセットレジスタ群１６のデータシフトを行わずに済む。
【００３３】
ＤＭＡリクエスト発生回路２２は、データセットレジスタ群１６の各レジスタＲ１〜Ｒ４がデータのシフトにより空きになったことをＣＰＵに知らせるための割り込みパルス（レジスタエンプティ割り込みパルス）ＩＮＴと、図示しないＤＭＡコントローラに対してＤＭＡリクエスト信号を発生し、ＤＭＡコントローラからＤＭＡＡＣＫ信号を受けとる回路である。この割り込みパルスＩＮＴとＤＭＡリクエスト信号が発生すると、ＤＭＡコントローラによってメモリからデータセットレジスタ群１６に新たなデータが転送されてセットされる。なお、ＤＭＡ転送の代わりにＣＰＵライトでも勿論よいが、ここでは説明を省く。
【００３４】
データシフトコントローラ１８は、各レジスタＲ１〜Ｒ４にセットされたデータを順次モータ状態レジスタ側へシフトし、レジスタＲ１〜Ｒ４が全て空になるとＤＭＡリクエスト発生回路２２へ信号を送って、ＤＭＡリクエスト信号と割り込みパルスＩＮＴを発生させる。それによって、図示しないＤＭＡコントローラがメモリからその各レジスタＲ１〜Ｒ４に新たなデータを転送してセットし、割り込みパルスＩＮＴによってそれを知ったＣＰＵが、メモリに次に転送するデータを準備する。
【００３５】
図１におけるコントロールレジスタ２３は、図１３に示すように、ステッピングモータをスタートするときに立てるビット、モータ等速運動を解除するオートプリセットロードエンドビット、ＣＰＵが等速運動しているのを知るための等速ビット、電流制御ビット、および励磁ＯＦＦビット等を保持し、これらはＣＰＵによってセットされ、ソフトウェア処理による制御性をより高める。これらの制御ビットはＤＭＡデータ中にあってもよいが、ＣＰＵにて制御することで、制御要因が発生（例えばセンサのＯＮ等）した直後にモータ制御できる利点がある。
例えば、プリセットオートローディングコンパレータ２１の機能によってステッピングモータが自動的に等速駆動される場合、ソフトウェアはデータセットレジスタ群１６の値によって等速を予測できるが、さらに、このコントロールレジスタ２３の等速ビットによっても、等速駆動を確認できる。
【００３６】
次に、図１６を用いて、モータ駆動時のモータステップカウンタ値と変倍率とパルスレートの関係について述べる。図１６において、横軸はモータ速度（ｄｐｉ）および変倍率（％）、縦軸はモータを駆動するのに単位時間に必要なパルス数であり、ｎはデータセットレジスタ群１６にセットするカウンタ値（クロックカウンタ１５のカウント値に相当する）を示す。
この実施例では、矢印で示すように、モータ速度を徐々に上げる場合、カウンタ値ｎと励磁相をデータセットレジスタ群１６に書き込むだけでスムーズにスルーアップ／スルーダウンできる。
【００３７】
例えば、図１６で右に行くほどモータの速度は速い。（変倍率が小さい方が速いのは、スキャナで速く読み取った方が画像を縮小できるからであるが、ここではその説明を省略する。) 同じ相ではカウンタ値が小さい方が速く、Ｗ１−２相、さらに２相の方が速いため、図１６のようになる。例えば、図中の直線を矢印のように動かしていくことにって、速度を徐々にＵＰ又はＤＯＷＮしていくことが可能になる。
【００３８】
この実施形態によれば、クロック選択レジスタ１０にセットするデータによって、セレクタ１４が周波数の異なるクロックを選択することと、モータ状態レジスタ１７にセットするデータのモータステップカウンタ値とによって、任意のパルスレートのモータ歩進パルスを直接発生させることができるので、異なる相励磁用のモータ歩進パルスも分周回路を使用することなく、直接得ることができる。しかも、そのパルスレートを任意に且つ微細に変化させることもできる。
【００３９】
従って、例えば複写装置の走査部のスキャナモータをステッピングモータにして、その制御にこの回路を用いた場合、記録系を４００ｄｐｉのスピードで一定速度で駆動させた状態（変倍率１００％）から、スキャナモータ速度を変化させて、スキャナモータ変倍を行なうことができる。また、カウンタ値ｎと基本クロックＣＬＫを適宜選択することにより、１％きざみの変倍率も可能である。
なお、この実施形態では、４相モータを用いる場合について述べたが、１種類のステッピングモータに対して異なる励磁方法がある場合には同様の効果を得ることができる。例えば、５相モータの場合、４相、４−５相、５相励磁でもよい。
【００４０】
次に、この発明によるステッピングモータ制御方法及び制御回路の第２の実施形態について説明する。図２はそのステッピングモータ制御回路の構成を示すブロック図であり、図１と同様な部分には同一の符号を付してあり、それらの説明は省略する。
この実施形態のステッピングモータ制御回路において、図１によって説明した第１の実施形態と相違する点の一つ目は、セレクタ１４に選択データを与えるクロック選択レジスタ１４を設けておらず、セレクタ１４への選択データはモータ状態レジスタ１７から与えるようにした点である。
【００４１】
そのため、データセットレジスタ群１６Ａ，１６Ｂにセットされて、モータ状態レジスタ１７にシフトされるモータ制御データには、図１４に示すようにクロック選択のデータを有している。図１４に示す例ではこのクロック選択のデータが１ビットだけであるが、多種類のクロックを選択できるようにする場合には、それに必要なビット数のデータとすることができる。
このようにしても、セレクタ１４によってクロックＣＬＫとして周期の異なるクロックを選択して、必要なパルスレートのモータ歩進パルスをモータ歩進パルス発生回路２０によって直接発生させることができる。
【００４２】
相違点の二つ目は、データセットレジスタ群として、レジスタＲ１〜Ｒ４からなるデータセットレジスタ群１６Ａと、レジスタＲ５〜Ｒ８からなるデータセットレジスタ群１６Ｂの２組を設けると共に、データシフトコントローラ２８によって、そのデータセットレジスタ群１６Ａと１６Ｂを交互にシフトできるようにし、いずれか一方のデータセットレジスタ群の各レジスタが空になると、ＤＭＡリクエスト発生回路２２に信号を送り、ＤＭＡリクエスト信号と割り込みパルスＩＮＴを発生させる。
【００４３】
さらに、セレクタ１１を設け、データセットレジスタ群１６Ａと１６Ｂの最終段のレジスタＲ４とＲ８のいずれかのデータが選択的にモータ状態レジスタ１７へシフトされるようにしている。このセレクタ１１は、データシフトコントローラ２８からのデータセットレジスタ群１６Ａ，１６Ｂのいずれのデータのシフトを行っているかを示す信号によって選択動作を行う。この信号はＣＰＵにも送られて、動作中のデータセットレジスタ群と空になったデータセットレジスタ群ととを常にＣＰＵが把握できるようにしている。
【００４４】
この実施形態によれば、データセットレジスタ群を２組設けているので、一方のモータ制御データを順次シフトしてモータ状態レジスタ１７のデータを更新しいるときには、他方のデータセットレジスタ群に新たなモータ制御データをＤＭＡ転送してセットすることができる。したがって、モータ歩進パルスのパルスレートが非常に高い場合でも、データセットレジスタ群のデータシフトを停止することなく、モータ状態レジスタ１７のデータ更新を確実に連続的に行うことができる。
また、この第２の実施形態では図示の都合上、前述した第１の実施例形態及びこれから説明する各実施形態には設けているプリセットオートローディングコンパレータを設けていないが、これを設けてもよい。
【００４５】
次に、この発明によるステッピングモータ制御方法及び制御回路の第３の実施形態について説明する。図３はそのステッピングモータ制御回路の構成を示すブロック図であり、図１及び図２と同様な部分には同一の符号を付してあり、それらの説明は省略する。
この実施形態のステッピングモータ制御回路においても、図２によって説明した第２の実施形態と同様に、セレクタ１４に選択データを与えるクロック選択レジスタ１４を設けておらず、セレクタ１４への選択データはモータ状態レジスタ１７から与えるようにしている。
【００４６】
その他の構成は、図１によって説明した第１の実施形態と略同様であるが、プリセットオートローディングコンパレータ２１に対して、その動作を開始させるためのデータをセットするスタート用のレジスタ２４と、その動作を終了させるためのデータをセットするエンド用のレジスタ２５とを設け、このレジスタ２４，２５にＣＰＵによってデータを書き込んでセットできるようにし、その各レジスタ２４，２５に書き込まれたデータが、ソフトウエアの定期割り込み(「ブロックシンク」と称される)にて有効となるようにした点が異なる。
なお、スタート用のレジスタ２４は省略して、エンド用のレジスタ２５だけを設けるようにしてもよい。
このようにすることによって、第１の実施形態の場合と同様に、プリセットオートローディングコンパレータ２１の動作により自動的に等速駆動に入ることができるだけでなく、ステッピングモータの等速駆動の開始と終了時点をＣＰＵによって任意に制御することも可能になる。
【００４７】
次に、この発明によるステッピングモータ制御方法及び制御回路の第４の実施形態について説明する。図４はそのステッピングモータ制御回路の構成を示すブロック図であり、図１乃至図３と同様な部分には同一の符号を付してあり、それらの説明は省略する。
この実施形態のステッピングモータ制御回路においても、上述した第２，第３の実施形態と同様にセレクタ１４に選択データを与えるクロック選択レジスタ１４を設けておらず、その選択データはモータ状態レジスタ１７から与えるようにしている。
【００４８】
その他の構成は、図１によって説明した第１の実施形態と略同様であるが、ＤＭＡリクエスト発生回路２２によって発生する割り込みパルスＩＮＴを直接ＣＰＵに出力させずに、イネーブル回路（ゲート回路）２６とそれをイネーブル（有効）にするためのＣＰＵレジスタ２７を設け、ＣＰＵがＣＰＵレジスタ２７にイネーブル回路２６をイネーブルにするデータをセットした後に、ＤＭＡリクエスト発生回路２２によって発生する割り込みパルスＩＮＴを有効にして出力させるようにしている点が異なる。このイネーブル回路２６とＣＰＵレジスタ２７とが、割り込み信号の有効／無効をＣＰＵによって規制する手段である。
このように構成することによって、不要な割り込みパルスをＣＰＵに与えずに済む。その例として、ステッピングモータを等速駆動する際に、プリセットオートローディングコンパレータ２１を動作させずに、データセットレジスタ群１６の各レジスタＲ１〜Ｒ４に同じデータをセットすることによって、モータ歩進パルス発生回路２０から、連続して同じパルスレートのモータ歩進パルスを発生させるようにしてもよい。
【００４９】
その場合には、データシフトコントローラ１８がデータセットレジスタ群１６の最後のデータをモータ状態レジスタ１７へシフトさせたとき、ＤＭＡリクエスト発生回路２２へ信号を送り、それによってＤＭＡリクエスト発生回路２２がＤＭＡリクエスト信号を発生し、図示しないＤＭＡコントローラが再び同じデータをデータセットレジスタ群１６の各レジスタＲ１〜Ｒ４に転送してセットする。このとき、ＤＭＡリクエスト発生回路２２から割り込みパルスＩＮＴも発生するが、ＣＰＵはＤＭＡコントローラが転送するメモリのデータを書き換える必要がないので、等速駆動中はＣＰＵレジスタ２７にイネーブル回路２６をディスエーブルにするデータをセットして、割り込みパルスＩＮＴを出力させないようにすることができる。それによって、ＣＰＵが無駄な割り込み処理をしないで済む。この実施形態におけるコントロールレジスタ２３には、図１５に示すように、オートプリセットロードのビットは不要になる。
【００５０】
次に、この発明によるステッピングモータ制御方法及び制御回路の第５の実施形態について説明する。図５はそのステッピングモータ制御回路の構成を示すブロック図であり、図１乃至図４と同様な部分には同一の符号を付してあり、それらの説明は省略する。
この実施形態のステッピングモータ制御回路においても、上述した第２乃至第４の実施形態と同様にセレクタ１４に選択データを与えるクロック選択レジスタ１４を設けておらず、その選択データはモータ状態レジスタ１７から与えるようにしている。
【００５１】
その他の構成は、図１によって説明した第１の実施形態と略同様であるが、モータ歩進パルス発生回路２０が発生するモータ歩進パルス（シフトパルスＳＰ）をカウントするカウンタ３０と、そのカウント値を、モータ状態レジスタ１７からの相励磁選択信号（Ｗｉ−２相／１−２相／２相の選択信号）によって換算する換算回路３１を設けている点が相違する。
そのカウンタ３０のカウント値によってステッピングモータの移動量（回転量）のデータを得ようとするものであるが、２相励磁の場合と、１−２相励磁の場合と、Ｗ１−２相励磁の場合とでは、ステッピングモータを同じ回転角度だけ回転させるのに必要なモータ歩進パルス数が、１：２：４の割合で異なる（図９乃至図１１参照）ので、モータ歩進パルスをカウントしただけでは、ステッピングモータの移動量（回転量）のデータを得ることはできない。
【００５２】
そこで、換算回路３１を設けて、カウンタ３０のカウント値を相励磁選択信号によって、最もパルスレートの高いＷ１−２相励磁の場合のパルス数に換算して、モータ移動量を示すパルス数として出力する。
すなわち、Ｗ１−２相励磁の場合はカウンタ３０のカウント値をそのまま出力し、１−２相励磁の場合は、カウンタ３０のカウント値を２倍して出力し、２相励磁の場合には、カウンタ３０のカウント値を４倍して出力する。
なお、カウンタ３０は、ステッピングモータによって駆動される移動部材のホームポジション等の基準位置を検出するセンサによる検知信号によってリセットされる。
【００５３】
次に、この発明によるステッピングモータ制御方法及び回路の第６の実施形態について説明する。図６はそのステッピングモータ制御回路の構成を示すブロック図であり、図１乃至図５と同様な部分には同一の符号を付してある。
この実施形態のステッピングモータ制御回路は、これまでに説明してきた各実施形態のうち図２による第２の実施形態の特徴とするデータセットレジスタ群を２組設けた点を除き、図１及び図３乃至図５に示した各実施形態の特徴とする構成を全て備えたものである。したがって、その構成及び機能については、前述の各実施形態において説明してきたので、ここでは説明を省略する。
なお、前述した図２に示した第２の実施形態も含む全ての実施形態の特徴とする構成を備えるようにしてもよいし、それらのうちの必要な複数の構成だけを備えるようにしてもよいことは勿論である。
【００５４】
最後に、この発明によるステッピングモータ制御回路と、該回路によって制御されるステッピングモータとを備えた走査部を有する画像読取装置、複写装置、ファクシミリ装置等の事務機器の一例として、この発明を実施した複写装置について、図１７〜図２０によって説明する。
図１７はその複写装置の機構部の概略構成図、図１８はその走査部の光学系の光路図、図１９はその走査機構の要部を示す斜視図であり、図２０は図１７に示した複写装置の制御系の構成を示すブロック図である。
【００５５】
この複写装置はデジタル複写機であり、図１７に示すように、画像形成部を備えた本体７０の上部のコンタクトガラス７４上に、自動原稿給送装置（以下「ＡＤＦ」という）４０が装着され、コンタクトガラス７４の下側には走査部（スキャナ）を有する読み取りユニット５０が設けられ、さらにその下側に書き込みユニット６０が設けられている。
この複写装置において、ＡＤＦ４０に設けられている原稿台４２に画像面を上にして置かれた原稿束は、図示しない操作部上のスタートキーが押下されると、一番下の原稿から給送ローラ４３，給送ベルト４４によって順次コンタクトガラス７４上の所定の位置に給送されて停止する。
【００５６】
その後、読み取りユニット５０によってコンタクトガラス７４上の原稿の画像が読み取られ、その読み取りが終了した原稿は給送ベルト４４及び排送ローラ４５によって排出される。さらに、原稿セット検知センサ４７にて原稿台４２に次の原稿が有ることを検知した場合は、その原稿が前の原稿と同様にコンタクトガラス７４上に給送される。給送ローラ４３，給送ベルト４４，排送ローラ４５は図示しない搬送モータによって駆動される。
【００５７】
本体７０内に設けられた第１給紙トレイ７５，第２給紙トレイ７６，第３給紙トレイ７７に積載された転写紙（用紙）は、それぞれ第１給紙装置７１，第２給紙装置７２，第３給紙装置７３によってそれぞれ給紙され、縦搬送ユニット６４によって感光体ドラム６５に当接する位置まで搬送される。なお、実際には各給紙トレイ７５〜７７のうちのいずれか１つが選択され、そこから転写紙が給紙される。
一方、読み取りユニット５０にて読み込まれた画像データは、書き込みユニット６０からのレーザビームによって感光体ドラム６５の帯電した表面に書き込まれ、その部分が現像ユニット６３を通過することにより、そこにトナー像が形成される。
【００５８】
そして、選択されたトレイから給紙された転写紙は、搬送ベルト６６によって感光体ドラム６５の回転周速と等速で搬送されながら、感光体ドラム６５上のトナー像が転写される。さらに、定着ユニット６７にてトナー像（画像）が定着され、排紙ユニット６８によって機外の排紙トレイ６９上に排出される。
ところで、転写紙の両面に上述のような画像形成処理を施す場合は、各給紙トレイ７５〜７７のうちのいずれか選択されたものから給紙され、画像形成処理が施された転写紙は、経路切り替えのための分岐爪７９を上側（仮想線で示す位置）にセットすることにより、排紙トレイ６９側に導かれず、両面給紙ユニット７８側に導かれ、そこに一旦ストックされる。
【００５９】
その後、両面給紙ユニット７８にストックされた転写紙は再び感光体ドラム６５に形成されたトナー像を転写するために、両面給紙ユニット７８から再給紙され、さらに経路切り替えのための分岐爪７９が下側（実線で示す位置）にセットされることにより、排紙トレイ６９に導かれる。このように、転写紙の両面に画像形成処理を施す場合に両面給紙ユニット７８が使用される。
なお、感光体ドラム６５，搬送ベルト６６，定着ユニット６７，排紙ユニット６８，現像ユニット６３は、図２０に示すメインモータ８５によって駆動され、各給紙装置７１〜７３はメインモータ８５の駆動が各々図２０の給紙クラッチ８２〜８４により伝達されて駆動される。縦搬送ユニット６４は、メインモータ８５の駆動が中間クラッチ８１によって伝達されて駆動される。また、上述した書き込みユニット６０を含む画像形成用の各部が画像形成部を構成している。
【００６０】
読み取りユニット５０は、光学走査系を構成する第１スキャナ５７及び第２スキャナ５８と、レンズ５３と、ＣＣＤイメージセンサ５４等によって構成されている。そして、図１８により明瞭に示すように、第１スキャナ５７には露光ランプ５１及び第１ミラー５２が固定しれ、第２スキャナ５８には第２ミラー５５及び第３ミラー５６が固定されている。
コンタクトガラス７４上にセットされた原稿の画像を読み取るときには、第１スキャナ５７と第２スキャナ５８とを、図１８に実線で示す待機位置（ホームポジション）から露光ランプ５１を点灯させて仮想線で示す最大走査位置の方向へ移動させるが、光路長が変わらないように第１スキャナ５７と第２スキャナ５８とが２対１の相対速度で走査される。
【００６１】
そして、第１スキャナ５７の露光ランプ５１によって原稿の画像面を照明し、その画像面からの反射光像を第１ミラー５２と、第２スキャナの第２ミラー５５及び第３ミラー５６と、レンズ５３を介してＣＣＤイメージセンサ５４の受光面に結像させ、そのＣＣＤイメージセンサ５４によって画像信号に変換する。その画像信号は図２０に示す画像処理ユニット１００へ送られる。
その第１スキャナ５７と第２スキャナ５８は、図１９に示すように、１対の平行なガイドレール３９ａ，３９ｂにスライド可能に保持され、スキャナモータとしてのステッピングモータ３６によって、スキャナワイヤを介して駆動される。
第２スキャナ５８の待機位置への復帰は、ホームポジションセンサ３８によって検知される。
【００６２】
図１７に示した書き込みユニット６０は、レーザ出力ユニット６１，結像レンズ６２，ミラー６３等で構成され、レーザ出力ユニット６１の内部には、レーザ光源であるレーザダイオード及びモータによって高速で定速回転するポリゴンミラー（回転多面鏡）が設けられている。
レーザ出力ユニット６１から照射されるレーザビームは、定速回転するポリゴンミラーで偏向され、結像レンズ６２を通り、ミラー６３で折り返され、感光体ドラム６５の表面に集光されて露光スポットとなる。
【００６３】
すなわち、偏向されたレーザビームは感光体ドラム６５が回転する方向と直交する方向（主走査方向）に露光走査され、図２０に示す画像処理ユニットから出力される画像データのライン単位の書き込みを行なう。感光体ドラム６５の回転速度と走査密度（記録密度）に対応する所定の周期で主走査を繰り返すことにより、感光体ドラム６５の表面に静電潜像が形成される。
なお、感光体ドラム６５上を走査する直前のレーザビームは図示しない同期検知センサ（ビームセンサ）によって検知される。そして、図示しないレーザ書込制御部が同期検知センサから出力される主走査同期信号を用い、１走査毎にレーザダイオードの点灯開始タイミング及び画像データの入出力を行なうための制御信号の生成を行なう。
【００６４】
図２０において、メインコントローラ８０はマイクロコンピュータ（ＣＰＵ）を備えており、このデジタル複写機全体を統括的に制御する。このメインコントローラ８０には、表示制御やキー入力制御を行なう操作部９０、読み取りユニット５０の制御や画像メモリに対する画像データの読み書き制御等を行なう画像処理ユニット（ＩＰＵ）１００、原稿の給排送動作を行なうＡＤＦ４０等の各制御部が接続されている。
その各制御部とメインコントローラ８０は、必要に応じて機器の状態を示す情報や動作指令のやりとりを行なっている。
また、メインコントローラ８０には、紙搬送等に必要な各種クラッチ８１〜８４及びメインモータ８５も接続されている。
【００６５】
読み取りユニット５０には、図1乃至図６によって説明したようなステッピングモータ制御回路とモータドライバ３３を備えており（アナログスイッチ３４は図示を省略）、それによって図１９に示したスキャナモータであるステッピングモータ３６を駆動する。
ＣＣＤイメージセンサ５４によって変換された原稿の画像に応じた信号は、画像処理ユニット（ＩＰＵ）１００に取り込まれ、Ａ／Ｄコンバータによってアナログ信号からデジタルの画像データに変換された後、一端画像メモリに格納され、シェーディング補正、ＭＴＦ補正、γ補正等の画像処理がなされる。
【００６６】
このデジタル複写機は、読み取りユニット５０において、上述したように第１スキャナ５７及び第２スキャナ５８の走査をステッピングモータ３６によって行い、そのステッピングモータ３６の制御をこの発明によるステッピングモータ制御回路３２によって行うようにしたので、図１６を参照して前述したように、例えば記録系を４００ｄｐｉのスピードで一定速度で駆動させた状態（変倍率１００％）から、スキャナモータであるステッピングモータ３６の速度を変化させて任意の変倍を行なうことができる。また、カウンタ値ｎと基本クロックＣＬＫを適宜選択することにより、１％きざみの変倍率も可能である。
【００６７】
レンズ５３及びＣＣＤイメージセンサ５４の位置を図１８において左右方向へ移動させることによっても、画像の変倍率を変えることができ、その場合は、レンズ５３及びＣＣＤイメージセンサ５４をステッピングモータで駆動し、指定された倍率に応じて移動させるようにすればよい。
また、一般のファクシミリ装置や原稿読取装置などのように、原稿を搬送しながらラインセンサでその画像を読み取る装置の場合には、原稿搬送用のモータをステッピングモータにして、前述したステッピングモータ制御回路によって制御するようにすれば、その読取速度を高精度で制御することができる。
あるいは、画像形成部の転写紙搬送用のモータや感光体ドラム又はベルトの回動用モータ等もステッピングモータにして、前述したステッピングモータ制御回路によって制御するようにしてもよい。
【００６８】
【発明の効果】
以上説明してきたように、この発明によるステッピングモータ制御方法及び制御回路によれば、周波数が異なる基本クロックの選択とモータ状態レジスタに記憶させるカウンタ値とによって、モータ歩進パルスのパルスレートを任意に且つ高精度に変更することができ、ステッピングモータの異なる励磁相に亘る広範囲な速度制御を容易に且つ確実に行うことができる。
基本クロックの選択を、ＣＰＵによる書き込みデータによって任意に行えるが、基本クロックの切り換えは、データ書き込み時ではなくモータ歩進パルス発生時（基本クロックのカウント再スタート時）なので、クロック切り換えによるタイミングの誤差が発生しない。
【００６９】
それぞれモータ歩進速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、その各レジスタの格納データをシフトさせて順次上記モータ状態レジスタにセットするようにすれば、１度に複数のモータ歩進パルス分のカウンタ値のデータをデータセットレジスタ群に書き込むことができ、ソフトウエアによるモータ制御性が飛躍的に向上する。データセットレジスタ群を２組用いることにより、ソフトウエアによるモータ制御性を一層向上させることができる。
【００７０】
データセットレジスタ群の格納データが所定数以下になったとき、あるいは２組のデータセットレジスタ群の一方が空になったときに、ＤＭＡコントローラに対するＤＭＡリクエスト信号及びＣＰＵに対する割り込み信号を発生させるようにすれば、ＣＰＵは割り込みを待っている間は別の制御に専念でき、ＣＰＵの有効な活用を図ることができる。さらに、不要な割り込み信号を発生させないようにして、ＣＰＵによるソフトウエアの制御性を一層向上させることもできる。
プリセットオートローディングコンパレータを設けた場合には、モータのスルーアップ時にのみソフトによる上記カウンタ値のセットを行えば、等速駆動時にはハードによって自動制御するため、ＣＰＵの負担が大幅に軽減される。
そのモータの等速駆動をソフトウエアによって解除することができ、その際にブロックシンクにタイミングを合わせて解除できるため、解除後のモータの移動距離を正確に把握できる。
【００７１】
モータ歩進パルス数をカウントし、そのカウント値を励磁相の指定に応じて換算してモータ移動量のデータを得るようにすれば、励磁相を切り換えたときでも、ある位置（センサＯＮ）からの絶対的なモータ移動量、すなわちステッピングモータによって駆動される物の移動量を正確に検知することができる。
この発明による画像読取装置、複写装置、ファクシミリ装置等の事務機器は、走査部の走査速度を広範に且つ精度よく制御することができ、走査機能の向上を図ることができる。しかも装置全体を制御するＣＰＵの負担を軽減し、ソフトウエアの制御性を向上させることができる。
【図面の簡単な説明】
【図１】この発明によるステッピングモータ制御回路の第１の実施形態の構成を示すブロック図である。
【図２】この発明によるステッピングモータ制御回路の第２の実施形態の構成を示すブロック図である。
【図３】この発明によるステッピングモータ制御回路の第３の実施形態の構成を示すブロック図である。
【図４】この発明によるステッピングモータ制御回路の第４の実施形態の構成を示すブロック図である。
【図５】この発明によるステッピングモータ制御回路の第５の実施形態の構成を示すブロック図である。
【図６】この発明によるステッピングモータ制御回路の第６の実施形態の構成を示すブロック図である。
【図７】この発明の各実施形態におけるステッピングモータの２相，１−２相，Ｗ１−２相の各励磁相の説明図である。
【図８】この発明の各実施形態におけるリファレンス電圧の説明図である。
【図９】この発明の各実施形態における２相のモータ制御信号の説明図である。
【図１０】この発明の各実施形態における１−２相のモータ制御信号の説明図である。
【図１１】この発明の各実施形態におけるＷ１−２相のモータ制御信号の説明図である。
【図１２】この発明によるステッピングモータ制御回路の第１，第６の実施形態におけるモータ状態レジスタに格納されるデータの構成を示す図である。
【図１３】この発明によるステッピングモータ制御回路の第１，２，４，５の実施形態におけるコントロールレジスタに格納されるデータの構成を示す図である。
【図１４】この発明によるステッピングモータ制御回路の第２〜第５の実施形態におけるモータ状態レジスタに格納されるデータの構成を示す図である。
【図１５】この発明によるステッピングモータ制御回路の第３，第６の実施形態におけるコントロールレジスタに格納されるデータの構成を示す図である。
【図１６】この発明によるステッピングモータ制御回路におけるステッピングモータ駆動時のモータ歩進パルスのカウント値と変倍率とパルスレートの関係を示す線図である。
【図１７】この発明によるステッピングモータ制御回路と該回路によって制御されるステッピングモータとを備えた走査部を有する事務機器の一実施形態を示す複写装置の機構部の概略構成図である。
【図１８】同じくその走査部の光学系の光路図である。
【図１９】同じくその走査機構の要部を示す斜視図である。
【図２０】図１７に示した複写装置の制御系の構成を示すブロック図である。
【符号の説明】
１：２相シフトレジスタ ２：１−２相シフトレジスタ
３：Ｗ１−２相シフトレジスタ
４：２相リファレンス電圧発生回路
５：１−２相リファレンス電圧発生回路
６：Ｗ１−２相リファレンス電圧発生回路
７，８，１１，１３，１４：セレクタ
１０：クロック選択レジスタ
１５：クロックカウンタ
１６，１６Ａ，１６Ｂ：データセットレジスタ群
１７：モータ状態レジスタ
１８：データシフトコントローラ
１９：コンパレータ
２０：モータ歩進パルス発生回路
２１：プリセットオートローディングコンパレータ
２２：ＤＭＡリクエスト発生回路
２３：コントロールレジスタ
２４：スタート用レジスタ ２５：エンド用レジスタ
２６：イネーブル回路 ２７：ＣＰＵレジスタ
３０：カウンタ ３１：換算回路
３２：ステッピングモータ制御回路
３３：モータドライバ ３４：アナログスイッチ
３６：ステッピングモータ（スキャナモータ）
３７：スキャナワイヤ
３８：ホームポジションセンサ
３９ａ，３９ｂ：ガイドレール
４０：自動原稿給送装置（ＡＤＦ）
５０：読み取りユニット ５３:レンズ
５４：ＣＣＤイメージセンサ ５７：第１スキャナ
５８：第２スキャナ ６０：書き込みユニット
６３：現像ユニット ６４:縦搬送ユニット
６５：感光体ドラム ６６：搬送ベルト
６７：定着ユニット ６８：排紙ユニット
６９：排紙トレイ ７０：本体
７１〜７３：給紙装置 ７４：コンタクトガラス
７５〜７７：給紙トレイ ７８：両面給紙ユニット
８０：メインコントローラ ８１〜８４：クラッチ
８５：メインモータ ９０：操作部
１００：画像処理ユニット

Claims (15)

1. それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして、その基本クロックをカウントし、
   そのカウント値と、レジスタに記憶されたモータ歩進パルス速度に相当するカウンタ値とを比較し、両値が一致したときにモータ歩進パルスを発生させ、
   そのモータ歩進パルスによって、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生させ、その各励磁相のパルスを励磁相の指定に応じて選択して出力し、
   前記基本クロックの選択と前記レジスタに記憶させるカウンタ値とにより、発生するモータ歩進パルスのパルスレートを任意に変更するステッピングモータ制御方法であって、
   前記基本クロックの選択を、ＣＰＵによって書込まれるデータに応じて、前記モータ歩進パルスの発生に同期して行い、
   前記レジスタをモータ状態レジスタとし、それぞれモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、該データセットレジスタ群の各レジスタの格納データをシフトさせるデータシフトコントローラとを用いて、
   そのデータシフトコントローラによって前記データセットレジスタ群の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせて、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを順次更新することを特徴とするステッピングモータ制御方法。
2. それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして、その基本クロックをカウントし、
   そのカウント値と、レジスタに記憶されたモータ歩進パルス速度に相当するカウンタ値とを比較し、両値が一致したときにモータ歩進パルスを発生させ、
   そのモータ歩進パルスによって、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生させ、その各励磁相のパルスを励磁相の指定に応じて選択して出力し、
   前記基本クロックの選択と前記レジスタに記憶させるカウンタ値とにより、発生するモータ歩進パルスのパルスレートを任意に変更するステッピングモータ制御方法であって、
   前記レジスタをモータ状態レジスタとし、それぞれモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、該データセットレジスタ群の各レジスタの格納データをシフトさせるデータシフトコントローラとを用いて、
   そのデータシフトコントローラによって前記データセットレジスタ群の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせて、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを順次更新するようにし、
   前記複数のレジスタからなるデータセットレジスタ群を２組用いて、前記データシフトコントローラによって、その２組のデータセットレジスタ群の一方の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせ、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶するデータを順次更新するとともに、
   その間に他方のデータセットレジスタ群の各レジスタに次の一連のモータ歩進パルス速度のカウンタ値のデータを格納することを特徴とするステッピングモータ制御方法。
3. それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして、その基本クロックをカウントし、
   そのカウント値と、レジスタに記憶されたモータ歩進パルス速度に相当するカウンタ値とを比較し、両値が一致したときにモータ歩進パルスを発生させ、
   そのモータ歩進パルスによって、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生させ、その各励磁相のパルスを励磁相の指定に応じて選択して出力し、
   前記基本クロックの選択と前記レジスタに記憶させるカウンタ値とにより、発生するモータ歩進パルスのパルスレートを任意に変更するステッピングモータ制御方法であって、
   前記レジスタをモータ状態レジスタとし、それぞれモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、該データセットレジスタ群の各レジスタの格納データをシフトさせるデータシフトコントローラとを用いて、
   そのデータシフトコントローラによって前記データセットレジスタ群の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせて、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを順次更新するようにし、
   前記モータ状態レジスタと前記データセットレジスタ群の最後段のレジスタにそれぞれ格納されているカウンタ値を比較し、その値が等しい場合には、前記データシフトコントローラによる前記データセットレジスタ群の格納データのシフトを停止させ、その後はそのときのパルス間隔で一定速度のモータ歩進パルスを継続して発生させ、
   前記一定速度のモータ歩進パルスの発生を終了させるデータをＣＰＵによってレジスタに書き込み、その書き込んだデータをソフトウエアの定期割り込みで有効にすることを特徴とするステッピングモータ制御方法。
4. 請求項１又は３記載のステッピングモータ制御方法において、
   前記データセットレジスタ群の各レジスタに格納されたデータが、前記データシフトコントローラによるシフトで所定数以下になった場合に、ＤＭＡコントローラに対するＤＭＡリクエスト信号とＣＰＵに対する割り込み信号を発生させることを特徴とするステッピングモータ制御方法。
5. 請求項４記載のステッピングモータ制御方法において、
   前記ＣＰＵに対する前記割り込み信号の有効／無効をＣＰＵによって規制することを特徴とするステッピングモータ制御回路。
6. 請求項２記載のステッピングモータ制御方法において、
   前記２組のデータセットレジスタ群のうちのいずれか一方の各レジスタが、前記データシフトコントローラによる格納データのシフトによって空になった場合に、ＤＭＡコントローラに対するＤＭＡリクエスト信号とＣＰＵに対する割り込み信号を発生させることを特徴とするステッピングモータ制御方法。
7. 請求項1乃至６のいずれか１項に記載のステッピングモータ制御方法において、
   前記モータ歩進パルス数をカウントし、そのカウント値を前記励磁相の指定に応じて、１パルス当たりのステッピングモータの回転角度が同じになるように換算して、モータ移動量のデータを得ることを特徴とするステッピングモータ制御方法。
8. それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして出力するクロックセレクタと、
   モータ歩進パルス速度をカウンタ値として記憶するモータ状態レジスタと、
   基本クロックをカウントするクロックカウンタと、
   前記モータ状態レジスタの値と前記クロックカウンタの値を比較するコンパレータと、
   該コンパレータによる比較結果が一致したときにモータ歩進パルスを発生するモータ歩進パルス発生回路と、
   それぞれ前記モータ歩進パルスを入力して、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生する複数のシフトレジスタと、
   該複数の各シフトレジスタが発生したパルスを、励磁相の指定に応じて選択して出力するセレクタとを備え、
   前記クロックセレクタによる基本クロックの選択と前記モータ状態レジスタに記憶させるカウンタ値とにより、前記モータ歩進パルス発生回路が発生するモータ歩進パルスのパルスレートを任意に変更し得るようにしたステッピングモータ制御回路であって、
   前記クロックセレクタのクロック選択用データをＣＰＵによって書込まれるクロック選択レジスタを設け、
   それぞれ前記モータ状態レジスタに記憶させるモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、該データセットレジスタ群 の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせ、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを更新するデータシフトコントローラとを備えたことを特徴とするステッピングモータ制御回路。
9. それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして出力するクロックセレクタと、
   モータ歩進パルス速度をカウンタ値として記憶するモータ状態レジスタと、
   基本クロックをカウントするクロックカウンタと、
   前記モータ状態レジスタの値と前記クロックカウンタの値を比較するコンパレータと、
   該コンパレータによる比較結果が一致したときにモータ歩進パルスを発生するモータ歩進パルス発生回路と、
   それぞれ前記モータ歩進パルスを入力して、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生する複数のシフトレジスタと、
   該複数の各シフトレジスタが発生したパルスを、励磁相の指定に応じて選択して出力するセレクタとを備え、
   前記クロックセレクタによる基本クロックの選択と前記モータ状態レジスタに記憶させるカウンタ値とにより、前記モータ歩進パルス発生回路が発生するモータ歩進パルスのパルスレートを任意に変更し得るようにしたステッピングモータ制御回路であって、
   前記複数のレジスタからなるデータセットレジスタ群を２組設けると共に、
   前記データシフトコントローラに、その２組のデータセットレジスタ群の一方の各レジスタの格納データを前記モータ歩進パルスの発生に同期してシフトさせ、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを更新させるとともに、その間に他方のデータセットレジスタ群の各レジスタに次の一連のモータ歩進パルス速度のカウンタ値のデータを格納し得るようにしたことを特徴とするステッピングモータ制御回路。
10. それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして出力するクロックセレクタと、
    モータ歩進パルス速度をカウンタ値として記憶するモータ状態レジスタと、
    基本クロックをカウントするクロックカウンタと、
    前記モータ状態レジスタの値と前記クロックカウンタの値を比較するコンパレータと、
    該コンパレータによる比較結果が一致したときにモータ歩進パルスを発生するモータ歩進パルス発生回路と、
    それぞれ前記モータ歩進パルスを入力して、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生する複数のシフトレジスタと、
    該複数の各シフトレジスタが発生したパルスを、励磁相の指定に応じて選択して出力するセレクタとを備え、
    前記クロックセレクタによる基本クロックの選択と前記モータ状態レジスタに記憶させるカウンタ値とにより、前記モータ歩進パルス発生回路が発生するモータ歩進パルスのパルスレートを任意に変更し得るようにしたステッピングモータ制御回路であって、
    それぞれ前記モータ状態レジスタに記憶させるモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、該データセットレジスタ群の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせ、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを更新するデータシフトコントローラとを備え、
    前記モータ状態レジスタと前記データセットレジスタ群の最後段のレジスタにそれぞれ格納されているカウンタ値を比較し、その値が等しい場合には、前記データシフトコントローラによる前記データセットレジスタ群の格納データのシフトを停止させ、前記モータ歩進パルス発生回路にそのときのパルス間隔で一定速度のモータ歩進パルスを継続して発生させるプリセットオートローディングコンパレータを設け、
    前記プリセットオートローディングコンパレータの動作を終了させるデータををＣＰＵによって書き込まれるレジスタを設け、該レジスタに書き込まれたデータが、ソフトウエアの定期割り込みで有効になるようにしたことを特徴とするステッピングモータ制御回路。
11. 請求項８又は１０記載のステッピングモータ制御回路において、
    前記データセットレジスタ群の各レジスタに格納されたデータが、前記データシフトコントローラによるシフトで所定数以下になった場合に、ＤＭＡコントローラに対するＤＭＡリクエスト信号とＣＰＵに対する割り込み信号を発生させるＤＭＡリクエスト発生回路を設けたことを特徴とするステッピングモータ制御回路。
12. 請求項１１記載のステッピングモータ制御回路において、
    前記ＤＭＡリクエスト発生回路が発生する前記割り込み信号の有効／無効をＣＰＵによって規制する手段を設けたことを特徴とするステッピングモータ制御回路。
13. 請求項９記載のステッピングモータ制御回路において、
    前記２組のデータセットレジスタ群のうちのいずれか一方の各レジスタが、前記データシフトコントローラによる格納データのシフトによって空になった場合に、ＤＭＡコントローラに対するＤＭＡリクエスト信号とＣＰＵに対する割り込み信号を発生させるＤＭＡリクエスト発生回路を設けたことを特徴とするステッピングモータ制御回路。
14. 請求項８乃至１３のいずれか１項に記載のステッピングモータ制御回路において、
    前記モータ歩進パルス数をカウントするカウンタと、そのカウント値を前記励磁相の指定に応じて、１パルス当たりのステッピングモータの回転角度が同じになるように換算して出力する換算回路とを設けたことを特徴とするステッピングモータ制御回路。
15. 請求項８乃至１４のいずれか一項に記載のステッピングモータ制御回路と、該回路によって制御されるステッピングモータとを備えた走査部を有する画像読取装置、複写装置、ファクシミリ装置等の電子装置。

Images