JP4086471B2 - ステッピングモータ制御方法及び制御回路とステッピングモータを備えた電子装置 - Google Patents
ステッピングモータ制御方法及び制御回路とステッピングモータを備えた電子装置 Download PDFInfo
- Publication number
- JP4086471B2 JP4086471B2 JP2001017681A JP2001017681A JP4086471B2 JP 4086471 B2 JP4086471 B2 JP 4086471B2 JP 2001017681 A JP2001017681 A JP 2001017681A JP 2001017681 A JP2001017681 A JP 2001017681A JP 4086471 B2 JP4086471 B2 JP 4086471B2
- Authority
- JP
- Japan
- Prior art keywords
- motor
- register
- stepping
- data
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Facsimile Scanning Arrangements (AREA)
- Control Of Stepping Motors (AREA)
Description
【発明の属する技術分野】
この発明は、ステッピングモータの駆動を制御するステッピングモータ制御方法及びステッピングモータ制御回路と、該回路によって制御されるステッピングモータを備えた走査部を有する画像読取装置、複写装置、ファクシミリ装置等の電子装置に関する。
【0002】
【従来の技術】
例えば、画像読取装置や複写装置、ファクシミリ装置等において原稿の画像を読取る走査部等には、その駆動源としてオープン回路方式でも移動速度及び移動量を正確に制御でき、回転方向を自由に変えられるステッピングモータが、光源やミラー等の光学系の走査やレンズの移動用などに使用されるようになっている。
ステッピングモータは、固定子と可動子を有し、固定子励磁巻線を励磁することにより、その起磁力に伴って可動子に外力を発生して歩進させ、ある定まった励磁状態に対応して定まった安定位置をもつ。そして、回転型のステッピングモータは、入力信号であるモータ歩進パルスの入力に応じて、固定子励磁巻線の励磁状態が変化され、その変化に伴って出力軸が一定角度(ステップ角)だけ歩進回転する。
したがって、ステッピングモータの総回転角は、モータ歩進パルスの総数に比例し、回転速度は1秒間当たりのモータ歩進パルス数(パルスレート)に比例する。
【0003】
このようなステッピングモータの駆動を制御するための従来のステッピングモータ制御回路では、励磁相に関してはモータ制御開始前に励磁相を決めておき、モータ制御中は一般に相切換えを行なわない。
また、モータ歩進速度は固定クロックに対して四つ飛ばし、三つ飛ばし、二つ飛ばし、そのままというように、クロックを採用してスルーアップ/ダウンや速度制御を行なっていた。
このようなステッピングモータ制御回路によってステッピングモータの駆動を制御する場合には、装置あるいはシステムの全体を制御するマイクロコンピータ(CPUと略称する)が、そのソフトウェアによって常にモータ制御に関与していなければならなかった。なお、この種の装置としては、例えば、特開平3−123173号公報に記載されているものがある。
【0004】
【発明が解決しようとする課題】
しかしながら、このような従来のステッピングモータ制御回路を用いると、CPUによるソフトウェア処理の負荷が大きく、そのモータ制御性にも問題があり、ステッピングモータの回転速度を木目細かく高精度で制御するのは困難であった。
【0005】
この発明は、上記のような問題を解決するためになされたものであり、CPUによるソフトウェア処理の負荷を軽くするとともに、相切換え、スルーアップ/スルーダウン、励磁ON/OFF、データリクエスト等の制御性を向上させ、ステッピングモータの回転速度を木目細かく高精度で制御できるようにすること、およびステッピングモータを備えた走査部を有する画像読取装置、複写装置、ファクシミリ装置等の事務機器における走査機能の向上を図ることを目的とする。
【0006】
【課題を解決するための手段】
この発明によるステッピングモータ制御方法は、上記の目的を達成するため次のようにすることを特徴とする。
それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして、その基本クロックをカウントし、そのカウント値と、レジスタに記憶されたモータ歩進パルス速度に相当するカウンタ値とを比較し、両値が一致したときにモータ歩進パルスを発生させる。
そして、そのモータ歩進パルスによって、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生させ、その各励磁相のパルスを励磁相の指定に応じて選択して出力する。
さらに、上記基本クロックの選択を、CPUによって書込まれるデータに応じて、上記モータ歩進パルスの発生に同期して行うようにする。それによって、上記基本クロックの選択と上記レジスタに記憶させるカウンタ値とにより、発生するモータ歩進パルスのパルスレートを任意に変更することができる。
【0007】
そして、上記レジスタをモータ状態レジスタとし、それぞれモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、該データセットレジスタ群の各レジスタの格納データをシフトさせるデータシフトコントローラとを用いて、そのデータシフトコントローラによってデータセットレジスタ群の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせて、上記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを順次更新する。
【0008】
また、上記複数のレジスタからなるデータセットレジスタ群を2組用いて、上記データシフトコントローラによって、その2組のデータセットレジスタ群の一方の各レジスタの格納データをモータ歩進パルスの発生に同期して順次シフトさせ、上記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶するデータを順次更新するとともに、その間に他方のデータセットレジスタ群の各レジスタに次の一連のモータ歩進パルス速度のカウンタ値のデータを格納するようにしてもよい。
【0009】
あるいはまた、上記モータ状態レジスタとデータセットレジスタ群の最後段のレジスタにそれぞれ格納されているカウンタ値を比較し、その値が等しい場合には、上記データシフトコントローラによるデータセットレジスタ群の格納データのシフトを停止させ、その後はそのときのパルス間隔で一定速度のモータ歩進パルスを継続して発生させることができる。
そして、上記一定速度のモータ歩進パルスの発生を終了させるデータをCPUによってレジスタに書き込み、その書き込んだデータをソフトウエアの定期割り込みで有効にする。
【0010】
上記データセットレジスタ群の各レジスタに格納されたデータが、上記データシフトコントローラによるシフトで所定数以下になった場合に、DMAコントローラに対するDMAリクエスト信号とCPUに対する割り込み信号を発生させるようにするとよい。
CPUに対する上記割り込み信号の有効/無効をCPUによって規制するようにすることもできる。
【0011】
2組のデータセットレジスタ群をもちいる場合、その2組のデータセットレジスタ群のうちのいずれか一方の各レジスタが、上記データシフトコントローラによる格納データのシフトによって空になった場合に、DMAコントローラに対するDMAリクエスト信号とCPUに対する割り込み信号を発生させるようにするとよい。
これらのステッピングモータ制御方法において、上記モータ歩進パルス数をカウントし、そのカウント値を励磁相の指定に応じて、1パルス当たりのステッピングモータの回転角度が同じになるように換算して、モータ移動量のデータを得ることができる。
【0012】
この発明によるステッピングモータ制御回路は、前述の目的を達成するため次のように構成する。
それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして出力するクロックセレクタと、モータ歩進パルス速度をカウンタ値として記憶するモータ状態レジスタと、基本クロックをカウントするクロックカウンタと、モータ状態レジスタの値とクロックカウンタの値を比較するコンパレータと、そのコンパレータによる比較結果が一致したときにモータ歩進パルスを発生するモータ歩進パルス発生回路と、それぞれそのモータ歩進パルスを入力して、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生する複数のシフトレジスタと、その複数の各シフトレジスタが発生したパルスを、励磁相の指定に応じて選択して出力するセレクタとを備える。
そして、上記クロックセレクタによる基本クロックの選択と上記モータ状態レジスタに記憶させるカウンタ値とにより、上記モータ歩進パルス発生回路が発生するモータ歩進パルスのパルスレートを任意に変更し得るようにする。
さらに、上記クロックセレクタのクロック選択用データをCPUによって書込まれるクロック選択レジスタを設ける。
【0013】
また、それぞれ上記モータ状態レジスタに記憶させるモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、そのデータセットレジスタ群の各レジスタの格納データを上記モータ歩進パルスの発生に同期して順次シフトさせ、上記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを更新するデータシフトコントローラとを設ける。
【0014】
あるいは、上記複数のレジスタからなるデータセットレジスタ群を2組設けると共に、上記データシフトコントローラに、その2組のデータセットレジスタ群の一方の各レジスタの格納データを上記モータ歩進パルスの発生に同期してシフトさせ、上記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを更新させるとともに、その間に他方のデータセットレジスタ群の各レジスタに次の一連のモータ歩進パルス速度のカウンタ値のデータを格納し得るようにしてもよい。
【0015】
また、上記モータ状態レジスタとデータセットレジスタ群の最後段のレジスタにそれぞれ格納されているカウンタ値を比較し、その値が等しい場合には、上記データシフトコントローラによる前記データセットレジスタ群の格納データのシフトを停止させ、上記モータ歩進パルス発生回路にそのときのパルス間隔で一定速度のモータ歩進パルスを継続して発生させるプリセットオートローディングコンパレータと、そのプリセットオートローディングコンパレータの動作を終了させるデータををCPUによって書き込まれるレジスタを設け、該レジスタに書き込まれたデータが、ソフトウエアの定期割り込みで有効になるようにすることもできる。
【0016】
さらにまた、上記データセットレジスタ群の各レジスタに格納されたデータが、上記データシフトコントローラによるシフトで所定数以下になった場合に、DMAコントローラに対するDMAリクエスト信号とCPUに対する割り込み信号を発生させるDMAリクエスト発生回路を設けるとよい。
その場合さらに、上記DMAリクエスト発生回路が発生する上記割り込み信号の有効/無効をCPUによって規制する手段を設けることができる。
【0017】
上記データセットレジスタ群を2組設けた場合には、その2組のデータセットレジスタ群のうちのいずれか一方の各レジスタが、上データシフトコントローラによる格納データのシフトによって空になった場合に、DMAコントローラに対するDMAリクエスト信号とCPUに対する割り込み信号を発生させるDMAリクエスト発生回路を設けるとよい。
これらの各ステッピングモータ制御回路において、上記モータ歩進パルス数をカウントするカウンタと、そのカウント値を上記励磁相の指定に応じて、1パルス当たりのステッピングモータの回転角度が同じになるように換算して出力する換算回路とを設ければ、モータ移動量のデータを得ることができる。
【0018】
さらに、上述したいずれかのステッピングモータ制御回路と、該回路によって制御されるステッピングモータとを備えた走査部を有する画像読取装置、複写装置、ファクシミリ装置等の事務機器も提供する。
【0019】
【発明の実施の形態】
以下、この発明の好ましい実施の形態を図面を参照して説明する。
まず、この発明によるステッピングモータ制御方法及び制御回路の第1の実施形態について説明する。図1はそのステッピングモータ制御回路の構成を示すブロック図である。
この回路は、固定子に4個の歯(極)が設けられている2相(4相という場合もある)ステッピングモータを駆動制御するためのステッピングモータ制御回路であり、2相励磁、1−2相励磁、及びW1−2相励磁が可能である。この回路は、ASICのIC(半導体集積回路)として作られる。
【0020】
図1において、2相シフトレジスタ1、1−2相シフトレジスタ2、およびW1−2相シフトレジスタ3は、それぞれ2相励磁パターン、1−2相励磁パターン、W1−2相励磁パターンのステッピングモータ制御パルスを自動発生する回路であり、モータ歩進パルス(シフトパルス)SPにより一つずつそのパターンがシフトする。
【0021】
2相ステッピングモータにおける2相、1−2相、およびW1−2相の各励磁相を図7に示す。図7における(a)は2相、(b)は1−2相、(c)はW1−2相の場合をそれぞれ示す。2相の場合は4パルスで1周期、1−2相の場合は8パルスで1周期、W1−2相の場合の場合は16パルスで1周期となる。
また、図1における2相リファレンス電圧発生回路4、1−2相リファレンス電圧発生回路5、およびW1−2相リファレンス電圧発生回路6は、それぞれ2相、1−2相、およびW1−2相の場合のステッピングモータ駆動用のリファレンス電圧を発生させる回路であり、ここでも、上記シフトレジスタ1〜3の場合と同様に、モータ歩進パルスSPにより同期をとる。
【0022】
セレクタ7は、W1−2相、1−2相、2相励磁を切り換えるものであり、セレクタ8は、各相励磁のリファレンス電圧を切り換える。このセレクタ7,8はいずれも後述するモータ状態レジスタに格納されるデータ中のW1−2相/1−2相/2相の相指定ビットのデータに応じてセレクト動作する。
これらの各回路1〜8は、正転用の制御信号発生回路を構成しており、これと同様に構成した逆転用の制御信号発生回路も設けられているが、図示を省略している。なお、正転用と逆転用の制御信号発生回路では、各レジスタ1,2,3にシフトパルスSPが入力する毎の相励磁パターンの変化順序が反対になる。
また、セレクタ13は、その正転用および逆転用の駆動パルス発生回路にそれぞれれ送出する正転用シフトパルスと逆転用シフトパルスの切り換えを行なう。
【0023】
ここで、2相ステッピングモータ制御用のレファレンス信号とベクトルの関係は図8に示す通りであって、リファレンス電圧はリファレンス信号VrefAおよびVrefBとアナログスイッチ16により作成する。
これにより、図9から図11に示すように、各シフトレジスタ1〜3からの発生パルスはステッピングモータの回転に同期して同時にシフトすることになり、ステッピングモータ駆動中に励磁相を急変させた場合でも、ステッピングモータは一時停止することなく、スムーズに動作を続ける。
なお、図9は励磁相のW1−2相の各サイクルにおける相励磁パターンとモータコントロール信号(リファレンス電圧)の関係を示し、図10および図11は、
それぞれ1−2相と2相の場合の各サイクルにおける相励磁パターンとモータコントロール信号(リファレンス電圧)の関係を示すものである。
【0024】
次に、図1におけるセレクタ14は、クロック選択レジスタ10に格納されたデータに応じて、それぞれ発生周期が異なるクロックCLK1からCLKnのいずれかを選択して、基本クロックCLKとして出力するクロック切り換えを行う。そのクロック選択レジスタ10には、この制御回路及びステッピングモータを備えた装置のソフトウエアを司るCPUによってデータが書き込まれる。クロックカウンタ15は、セレクタ14から出力される基本クロックCLKをカウントする。
クロック選択レジスタ10はCPUライトのレジスタであり、ソフトウエアの処理によって、随時クロック選択データが格納されるが、セレクタ14が実際にクロック選択の切り換えを行うのは、後述するモータ歩進パルス発生回路20がモータ歩進パルスを発生した時、それに同期してなされる。
【0025】
データセットレジスタ群16は、それぞれモータ制御データをセットする複数(この例では4個)のレジスタR1〜R4からなり、その各レジスタにCPUによるソフトウェア処理によらず、ダイレクト・メモリ・アクセス(DMA)コントローラによるDMAによってモータ制御データが順次セットされる。
ここで書き込まれるデータは、図12に示すように、ステッピングモータ励磁モード(W1−2相、1−2相、2相)選択用の2ビットのデータ、正逆転切換え用の1ビットのデータ、及び基本クロックを幾つ数えたらモータ歩進パルス(シフトパルス)を発生するかを示すモータ歩進パルス速度に相当するモータステップカウンタ値である。
【0026】
このデータセットレジスタ群16の各レジスタR1〜R4の内容は、後述するモータ歩進パルス発生回路20がモータ歩進パルスが発生する毎に、データシフトコントローラ18によって順次シフトされて行き、最後段のレジスタR4の内容(モータ制御データ)がモータ状態レジスタ17に入る。このモータ状態レジスタ17の内容は、現在ロードされているステッピングモータの状態を制御するデータである。
そして、このモータ状態レジスタ17に保持されたモータステップカウンタ値は、コンパレータ19によりクロックカウンタ15のカウント値と常に比較されており、コンパレータ19はその比較結果が一致すると、モータ歩進パルス発生回路20に信号を送り、モータ歩進パルス発生回路20がモータ歩進パルス(シフトパルスSP)を発生する。このときコンパレータ19は、クロックカウンタ15をリセットして、セレクタ14によってセレクトされたクロックCLKのカウントを再開させる。
【0027】
モータ歩進パルス発生回路20が発生するモータ歩進パルス(シフトパルスSP)は、セレクタ13を通して前述の自動励磁発生ブロック(シフトレジスタ1〜3とリファレンス電圧発生回路4〜6等)の正転用の回路又は逆転用の回路へ送られる。セレクタ13は、このときモータ状態レジスタ17にセットされている図12に示したデータ中の正転/逆転を示すビットが“1”か“0”かによって、シフトパルスSPを正転用の回路へ送出するか、逆転用の回路へ送出するかを切り換える。
そして、図示している正転用の回路にシフトパルスSPが送られると、前述したレジスタ1〜3がそれぞれ2相、1−2相、およびW1−2相の相励磁パターンの制御パルスを発生し、リファレンス電圧発生回路4〜6がそれぞれ2相、1−2相、およびW1−2相用のリファレンス電圧を発生する。
【0028】
このとき、セレクタ7,8は、モータ状態レジスタ17に保持されている図12に示したデータ中のステッピングモータ励磁モード(W1−2相、1−2相、2相)選択用の2ビットのデータによってセレクト動作を行う。
そのため、セレクタ7は各レジスタ1〜3が発生する2相、1−2相、およびW1−2相の相励磁パターンの制御パルスのうちの指定された相の励磁パターンの制御パルスだけをセレクトして、A,−A,B,−B(−は図中での上線に相当し、反転を意味する)の各端子からモータドライバ33へ出力する。
セレクタ8は、リファレンス電圧発生回路4〜6のうち指定された相励磁に対応する回路が発生するリファレンス電圧のみを選択して、VrefA,VrefBの各端子からアナログスイッチ34を介してモータドライバ33へ出力する。それによって、モータドライバ33に接続された図示しないステッピングモータが1ステップ(所定のステップ角)だけ歩進回転する。
【0029】
モータ歩進パルス発生回路20が発生するモータ歩進パルス(シフトパルスSP)はまた、前述したセレクタ14へも送られてクロック切り換えのタイミングを与え、データシフトコントローラ18にも送られて、データセットレジスタ群16の各レジスタR1〜R4の内容をシフトさせるタイミングを与える。さらに、後述するDMAリクエスト発生回路22にも送られ、DMAリクエスト及び割込み信号INTを発生するタイミングを与える。
【0030】
プリセットオートローディングコンパレータ21は、モータ状態レジスタ17に保持されているモータステップカウンタ値と、データセットレジスタ群16の最後段のレジスタR4に保持されているモータステップカウンタ値とを比較して、それが一致していると、それをデータシフトコントローラ18に通知し、データセットレジスタ群16に対するデータシフト動作をもう一度だけ行って停止させ、モータ歩進パルス発生回路20には、前回と同じパルス間隔で一定速度(一定のパルスレイト)のモータ歩進パルス(シフトパルスSP)を発生させる。
【0031】
この場合、モータ歩進パルス発生回路20は特別な動作をしなくても、モータ状態レジスタ17が同じデータを保持しているので、その間中コンパレータ19がその同じモータステップカウンタ値とクロックカウンタ15のカウント値とを比較して、その値が一致したらモータ歩進パルス発生回路20にモータ歩進パルスを発生させ、クロックカウンタ15をリセットしてクロックのカウントを再開させる動作を繰り返すことによって、同じパルス間隔で一定速度のモータ歩進パルスを連続して発生させることができる。
【0032】
このように、データセットレジスタ群16中の隣り合う2段のレジスタに同じデータを格納することによって、そのデータがモータ状態レジスタ17にシフトされて保持された後は、ハードウェアが自動的に同じパルスレートのモータ歩進パルスを発生し続けて、ステッピングモータを等速駆動させることができるので、モータスルーアップ後のDMAによるデータセットレジスタ群16のデータ書換え、及びデータシフトコントローラ18によるデータセットレジスタ群16のデータシフトを行わずに済む。
【0033】
DMAリクエスト発生回路22は、データセットレジスタ群16の各レジスタR1〜R4がデータのシフトにより空きになったことをCPUに知らせるための割り込みパルス(レジスタエンプティ割り込みパルス)INTと、図示しないDMAコントローラに対してDMAリクエスト信号を発生し、DMAコントローラからDMAACK信号を受けとる回路である。この割り込みパルスINTとDMAリクエスト信号が発生すると、DMAコントローラによってメモリからデータセットレジスタ群16に新たなデータが転送されてセットされる。なお、DMA転送の代わりにCPUライトでも勿論よいが、ここでは説明を省く。
【0034】
データシフトコントローラ18は、各レジスタR1〜R4にセットされたデータを順次モータ状態レジスタ側へシフトし、レジスタR1〜R4が全て空になるとDMAリクエスト発生回路22へ信号を送って、DMAリクエスト信号と割り込みパルスINTを発生させる。それによって、図示しないDMAコントローラがメモリからその各レジスタR1〜R4に新たなデータを転送してセットし、割り込みパルスINTによってそれを知ったCPUが、メモリに次に転送するデータを準備する。
【0035】
図1におけるコントロールレジスタ23は、図13に示すように、ステッピングモータをスタートするときに立てるビット、モータ等速運動を解除するオートプリセットロードエンドビット、CPUが等速運動しているのを知るための等速ビット、電流制御ビット、および励磁OFFビット等を保持し、これらはCPUによってセットされ、ソフトウェア処理による制御性をより高める。これらの制御ビットはDMAデータ中にあってもよいが、CPUにて制御することで、制御要因が発生(例えばセンサのON等)した直後にモータ制御できる利点がある。
例えば、プリセットオートローディングコンパレータ21の機能によってステッピングモータが自動的に等速駆動される場合、ソフトウェアはデータセットレジスタ群16の値によって等速を予測できるが、さらに、このコントロールレジスタ23の等速ビットによっても、等速駆動を確認できる。
【0036】
次に、図16を用いて、モータ駆動時のモータステップカウンタ値と変倍率とパルスレートの関係について述べる。図16において、横軸はモータ速度(dpi)および変倍率(%)、縦軸はモータを駆動するのに単位時間に必要なパルス数であり、nはデータセットレジスタ群16にセットするカウンタ値(クロックカウンタ15のカウント値に相当する)を示す。
この実施例では、矢印で示すように、モータ速度を徐々に上げる場合、カウンタ値nと励磁相をデータセットレジスタ群16に書き込むだけでスムーズにスルーアップ/スルーダウンできる。
【0037】
例えば、図16で右に行くほどモータの速度は速い。(変倍率が小さい方が速いのは、スキャナで速く読み取った方が画像を縮小できるからであるが、ここではその説明を省略する。) 同じ相ではカウンタ値が小さい方が速く、W1−2相、さらに2相の方が速いため、図16のようになる。例えば、図中の直線を矢印のように動かしていくことにって、速度を徐々にUP又はDOWNしていくことが可能になる。
【0038】
この実施形態によれば、クロック選択レジスタ10にセットするデータによって、セレクタ14が周波数の異なるクロックを選択することと、モータ状態レジスタ17にセットするデータのモータステップカウンタ値とによって、任意のパルスレートのモータ歩進パルスを直接発生させることができるので、異なる相励磁用のモータ歩進パルスも分周回路を使用することなく、直接得ることができる。しかも、そのパルスレートを任意に且つ微細に変化させることもできる。
【0039】
従って、例えば複写装置の走査部のスキャナモータをステッピングモータにして、その制御にこの回路を用いた場合、記録系を400dpiのスピードで一定速度で駆動させた状態(変倍率100%)から、スキャナモータ速度を変化させて、スキャナモータ変倍を行なうことができる。また、カウンタ値nと基本クロックCLKを適宜選択することにより、1%きざみの変倍率も可能である。
なお、この実施形態では、4相モータを用いる場合について述べたが、1種類のステッピングモータに対して異なる励磁方法がある場合には同様の効果を得ることができる。例えば、5相モータの場合、4相、4−5相、5相励磁でもよい。
【0040】
次に、この発明によるステッピングモータ制御方法及び制御回路の第2の実施形態について説明する。図2はそのステッピングモータ制御回路の構成を示すブロック図であり、図1と同様な部分には同一の符号を付してあり、それらの説明は省略する。
この実施形態のステッピングモータ制御回路において、図1によって説明した第1の実施形態と相違する点の一つ目は、セレクタ14に選択データを与えるクロック選択レジスタ14を設けておらず、セレクタ14への選択データはモータ状態レジスタ17から与えるようにした点である。
【0041】
そのため、データセットレジスタ群16A,16Bにセットされて、モータ状態レジスタ17にシフトされるモータ制御データには、図14に示すようにクロック選択のデータを有している。図14に示す例ではこのクロック選択のデータが1ビットだけであるが、多種類のクロックを選択できるようにする場合には、それに必要なビット数のデータとすることができる。
このようにしても、セレクタ14によってクロックCLKとして周期の異なるクロックを選択して、必要なパルスレートのモータ歩進パルスをモータ歩進パルス発生回路20によって直接発生させることができる。
【0042】
相違点の二つ目は、データセットレジスタ群として、レジスタR1〜R4からなるデータセットレジスタ群16Aと、レジスタR5〜R8からなるデータセットレジスタ群16Bの2組を設けると共に、データシフトコントローラ28によって、そのデータセットレジスタ群16Aと16Bを交互にシフトできるようにし、いずれか一方のデータセットレジスタ群の各レジスタが空になると、DMAリクエスト発生回路22に信号を送り、DMAリクエスト信号と割り込みパルスINTを発生させる。
【0043】
さらに、セレクタ11を設け、データセットレジスタ群16Aと16Bの最終段のレジスタR4とR8のいずれかのデータが選択的にモータ状態レジスタ17へシフトされるようにしている。このセレクタ11は、データシフトコントローラ28からのデータセットレジスタ群16A,16Bのいずれのデータのシフトを行っているかを示す信号によって選択動作を行う。この信号はCPUにも送られて、動作中のデータセットレジスタ群と空になったデータセットレジスタ群ととを常にCPUが把握できるようにしている。
【0044】
この実施形態によれば、データセットレジスタ群を2組設けているので、一方のモータ制御データを順次シフトしてモータ状態レジスタ17のデータを更新しいるときには、他方のデータセットレジスタ群に新たなモータ制御データをDMA転送してセットすることができる。したがって、モータ歩進パルスのパルスレートが非常に高い場合でも、データセットレジスタ群のデータシフトを停止することなく、モータ状態レジスタ17のデータ更新を確実に連続的に行うことができる。
また、この第2の実施形態では図示の都合上、前述した第1の実施例形態及びこれから説明する各実施形態には設けているプリセットオートローディングコンパレータを設けていないが、これを設けてもよい。
【0045】
次に、この発明によるステッピングモータ制御方法及び制御回路の第3の実施形態について説明する。図3はそのステッピングモータ制御回路の構成を示すブロック図であり、図1及び図2と同様な部分には同一の符号を付してあり、それらの説明は省略する。
この実施形態のステッピングモータ制御回路においても、図2によって説明した第2の実施形態と同様に、セレクタ14に選択データを与えるクロック選択レジスタ14を設けておらず、セレクタ14への選択データはモータ状態レジスタ17から与えるようにしている。
【0046】
その他の構成は、図1によって説明した第1の実施形態と略同様であるが、プリセットオートローディングコンパレータ21に対して、その動作を開始させるためのデータをセットするスタート用のレジスタ24と、その動作を終了させるためのデータをセットするエンド用のレジスタ25とを設け、このレジスタ24,25にCPUによってデータを書き込んでセットできるようにし、その各レジスタ24,25に書き込まれたデータが、ソフトウエアの定期割り込み(「ブロックシンク」と称される)にて有効となるようにした点が異なる。
なお、スタート用のレジスタ24は省略して、エンド用のレジスタ25だけを設けるようにしてもよい。
このようにすることによって、第1の実施形態の場合と同様に、プリセットオートローディングコンパレータ21の動作により自動的に等速駆動に入ることができるだけでなく、ステッピングモータの等速駆動の開始と終了時点をCPUによって任意に制御することも可能になる。
【0047】
次に、この発明によるステッピングモータ制御方法及び制御回路の第4の実施形態について説明する。図4はそのステッピングモータ制御回路の構成を示すブロック図であり、図1乃至図3と同様な部分には同一の符号を付してあり、それらの説明は省略する。
この実施形態のステッピングモータ制御回路においても、上述した第2,第3の実施形態と同様にセレクタ14に選択データを与えるクロック選択レジスタ14を設けておらず、その選択データはモータ状態レジスタ17から与えるようにしている。
【0048】
その他の構成は、図1によって説明した第1の実施形態と略同様であるが、DMAリクエスト発生回路22によって発生する割り込みパルスINTを直接CPUに出力させずに、イネーブル回路(ゲート回路)26とそれをイネーブル(有効)にするためのCPUレジスタ27を設け、CPUがCPUレジスタ27にイネーブル回路26をイネーブルにするデータをセットした後に、DMAリクエスト発生回路22によって発生する割り込みパルスINTを有効にして出力させるようにしている点が異なる。このイネーブル回路26とCPUレジスタ27とが、割り込み信号の有効/無効をCPUによって規制する手段である。
このように構成することによって、不要な割り込みパルスをCPUに与えずに済む。その例として、ステッピングモータを等速駆動する際に、プリセットオートローディングコンパレータ21を動作させずに、データセットレジスタ群16の各レジスタR1〜R4に同じデータをセットすることによって、モータ歩進パルス発生回路20から、連続して同じパルスレートのモータ歩進パルスを発生させるようにしてもよい。
【0049】
その場合には、データシフトコントローラ18がデータセットレジスタ群16の最後のデータをモータ状態レジスタ17へシフトさせたとき、DMAリクエスト発生回路22へ信号を送り、それによってDMAリクエスト発生回路22がDMAリクエスト信号を発生し、図示しないDMAコントローラが再び同じデータをデータセットレジスタ群16の各レジスタR1〜R4に転送してセットする。このとき、DMAリクエスト発生回路22から割り込みパルスINTも発生するが、CPUはDMAコントローラが転送するメモリのデータを書き換える必要がないので、等速駆動中はCPUレジスタ27にイネーブル回路26をディスエーブルにするデータをセットして、割り込みパルスINTを出力させないようにすることができる。それによって、CPUが無駄な割り込み処理をしないで済む。この実施形態におけるコントロールレジスタ23には、図15に示すように、オートプリセットロードのビットは不要になる。
【0050】
次に、この発明によるステッピングモータ制御方法及び制御回路の第5の実施形態について説明する。図5はそのステッピングモータ制御回路の構成を示すブロック図であり、図1乃至図4と同様な部分には同一の符号を付してあり、それらの説明は省略する。
この実施形態のステッピングモータ制御回路においても、上述した第2乃至第4の実施形態と同様にセレクタ14に選択データを与えるクロック選択レジスタ14を設けておらず、その選択データはモータ状態レジスタ17から与えるようにしている。
【0051】
その他の構成は、図1によって説明した第1の実施形態と略同様であるが、モータ歩進パルス発生回路20が発生するモータ歩進パルス(シフトパルスSP)をカウントするカウンタ30と、そのカウント値を、モータ状態レジスタ17からの相励磁選択信号(Wi−2相/1−2相/2相の選択信号)によって換算する換算回路31を設けている点が相違する。
そのカウンタ30のカウント値によってステッピングモータの移動量(回転量)のデータを得ようとするものであるが、2相励磁の場合と、1−2相励磁の場合と、W1−2相励磁の場合とでは、ステッピングモータを同じ回転角度だけ回転させるのに必要なモータ歩進パルス数が、1:2:4の割合で異なる(図9乃至図11参照)ので、モータ歩進パルスをカウントしただけでは、ステッピングモータの移動量(回転量)のデータを得ることはできない。
【0052】
そこで、換算回路31を設けて、カウンタ30のカウント値を相励磁選択信号によって、最もパルスレートの高いW1−2相励磁の場合のパルス数に換算して、モータ移動量を示すパルス数として出力する。
すなわち、W1−2相励磁の場合はカウンタ30のカウント値をそのまま出力し、1−2相励磁の場合は、カウンタ30のカウント値を2倍して出力し、2相励磁の場合には、カウンタ30のカウント値を4倍して出力する。
なお、カウンタ30は、ステッピングモータによって駆動される移動部材のホームポジション等の基準位置を検出するセンサによる検知信号によってリセットされる。
【0053】
次に、この発明によるステッピングモータ制御方法及び回路の第6の実施形態について説明する。図6はそのステッピングモータ制御回路の構成を示すブロック図であり、図1乃至図5と同様な部分には同一の符号を付してある。
この実施形態のステッピングモータ制御回路は、これまでに説明してきた各実施形態のうち図2による第2の実施形態の特徴とするデータセットレジスタ群を2組設けた点を除き、図1及び図3乃至図5に示した各実施形態の特徴とする構成を全て備えたものである。したがって、その構成及び機能については、前述の各実施形態において説明してきたので、ここでは説明を省略する。
なお、前述した図2に示した第2の実施形態も含む全ての実施形態の特徴とする構成を備えるようにしてもよいし、それらのうちの必要な複数の構成だけを備えるようにしてもよいことは勿論である。
【0054】
最後に、この発明によるステッピングモータ制御回路と、該回路によって制御されるステッピングモータとを備えた走査部を有する画像読取装置、複写装置、ファクシミリ装置等の事務機器の一例として、この発明を実施した複写装置について、図17〜図20によって説明する。
図17はその複写装置の機構部の概略構成図、図18はその走査部の光学系の光路図、図19はその走査機構の要部を示す斜視図であり、図20は図17に示した複写装置の制御系の構成を示すブロック図である。
【0055】
この複写装置はデジタル複写機であり、図17に示すように、画像形成部を備えた本体70の上部のコンタクトガラス74上に、自動原稿給送装置(以下「ADF」という)40が装着され、コンタクトガラス74の下側には走査部(スキャナ)を有する読み取りユニット50が設けられ、さらにその下側に書き込みユニット60が設けられている。
この複写装置において、ADF40に設けられている原稿台42に画像面を上にして置かれた原稿束は、図示しない操作部上のスタートキーが押下されると、一番下の原稿から給送ローラ43,給送ベルト44によって順次コンタクトガラス74上の所定の位置に給送されて停止する。
【0056】
その後、読み取りユニット50によってコンタクトガラス74上の原稿の画像が読み取られ、その読み取りが終了した原稿は給送ベルト44及び排送ローラ45によって排出される。さらに、原稿セット検知センサ47にて原稿台42に次の原稿が有ることを検知した場合は、その原稿が前の原稿と同様にコンタクトガラス74上に給送される。給送ローラ43,給送ベルト44,排送ローラ45は図示しない搬送モータによって駆動される。
【0057】
本体70内に設けられた第1給紙トレイ75,第2給紙トレイ76,第3給紙トレイ77に積載された転写紙(用紙)は、それぞれ第1給紙装置71,第2給紙装置72,第3給紙装置73によってそれぞれ給紙され、縦搬送ユニット64によって感光体ドラム65に当接する位置まで搬送される。なお、実際には各給紙トレイ75〜77のうちのいずれか1つが選択され、そこから転写紙が給紙される。
一方、読み取りユニット50にて読み込まれた画像データは、書き込みユニット60からのレーザビームによって感光体ドラム65の帯電した表面に書き込まれ、その部分が現像ユニット63を通過することにより、そこにトナー像が形成される。
【0058】
そして、選択されたトレイから給紙された転写紙は、搬送ベルト66によって感光体ドラム65の回転周速と等速で搬送されながら、感光体ドラム65上のトナー像が転写される。さらに、定着ユニット67にてトナー像(画像)が定着され、排紙ユニット68によって機外の排紙トレイ69上に排出される。
ところで、転写紙の両面に上述のような画像形成処理を施す場合は、各給紙トレイ75〜77のうちのいずれか選択されたものから給紙され、画像形成処理が施された転写紙は、経路切り替えのための分岐爪79を上側(仮想線で示す位置)にセットすることにより、排紙トレイ69側に導かれず、両面給紙ユニット78側に導かれ、そこに一旦ストックされる。
【0059】
その後、両面給紙ユニット78にストックされた転写紙は再び感光体ドラム65に形成されたトナー像を転写するために、両面給紙ユニット78から再給紙され、さらに経路切り替えのための分岐爪79が下側(実線で示す位置)にセットされることにより、排紙トレイ69に導かれる。このように、転写紙の両面に画像形成処理を施す場合に両面給紙ユニット78が使用される。
なお、感光体ドラム65,搬送ベルト66,定着ユニット67,排紙ユニット68,現像ユニット63は、図20に示すメインモータ85によって駆動され、各給紙装置71〜73はメインモータ85の駆動が各々図20の給紙クラッチ82〜84により伝達されて駆動される。縦搬送ユニット64は、メインモータ85の駆動が中間クラッチ81によって伝達されて駆動される。また、上述した書き込みユニット60を含む画像形成用の各部が画像形成部を構成している。
【0060】
読み取りユニット50は、光学走査系を構成する第1スキャナ57及び第2スキャナ58と、レンズ53と、CCDイメージセンサ54等によって構成されている。そして、図18により明瞭に示すように、第1スキャナ57には露光ランプ51及び第1ミラー52が固定しれ、第2スキャナ58には第2ミラー55及び第3ミラー56が固定されている。
コンタクトガラス74上にセットされた原稿の画像を読み取るときには、第1スキャナ57と第2スキャナ58とを、図18に実線で示す待機位置(ホームポジション)から露光ランプ51を点灯させて仮想線で示す最大走査位置の方向へ移動させるが、光路長が変わらないように第1スキャナ57と第2スキャナ58とが2対1の相対速度で走査される。
【0061】
そして、第1スキャナ57の露光ランプ51によって原稿の画像面を照明し、その画像面からの反射光像を第1ミラー52と、第2スキャナの第2ミラー55及び第3ミラー56と、レンズ53を介してCCDイメージセンサ54の受光面に結像させ、そのCCDイメージセンサ54によって画像信号に変換する。その画像信号は図20に示す画像処理ユニット100へ送られる。
その第1スキャナ57と第2スキャナ58は、図19に示すように、1対の平行なガイドレール39a,39bにスライド可能に保持され、スキャナモータとしてのステッピングモータ36によって、スキャナワイヤを介して駆動される。
第2スキャナ58の待機位置への復帰は、ホームポジションセンサ38によって検知される。
【0062】
図17に示した書き込みユニット60は、レーザ出力ユニット61,結像レンズ62,ミラー63等で構成され、レーザ出力ユニット61の内部には、レーザ光源であるレーザダイオード及びモータによって高速で定速回転するポリゴンミラー(回転多面鏡)が設けられている。
レーザ出力ユニット61から照射されるレーザビームは、定速回転するポリゴンミラーで偏向され、結像レンズ62を通り、ミラー63で折り返され、感光体ドラム65の表面に集光されて露光スポットとなる。
【0063】
すなわち、偏向されたレーザビームは感光体ドラム65が回転する方向と直交する方向(主走査方向)に露光走査され、図20に示す画像処理ユニットから出力される画像データのライン単位の書き込みを行なう。感光体ドラム65の回転速度と走査密度(記録密度)に対応する所定の周期で主走査を繰り返すことにより、感光体ドラム65の表面に静電潜像が形成される。
なお、感光体ドラム65上を走査する直前のレーザビームは図示しない同期検知センサ(ビームセンサ)によって検知される。そして、図示しないレーザ書込制御部が同期検知センサから出力される主走査同期信号を用い、1走査毎にレーザダイオードの点灯開始タイミング及び画像データの入出力を行なうための制御信号の生成を行なう。
【0064】
図20において、メインコントローラ80はマイクロコンピュータ(CPU)を備えており、このデジタル複写機全体を統括的に制御する。このメインコントローラ80には、表示制御やキー入力制御を行なう操作部90、読み取りユニット50の制御や画像メモリに対する画像データの読み書き制御等を行なう画像処理ユニット(IPU)100、原稿の給排送動作を行なうADF40等の各制御部が接続されている。
その各制御部とメインコントローラ80は、必要に応じて機器の状態を示す情報や動作指令のやりとりを行なっている。
また、メインコントローラ80には、紙搬送等に必要な各種クラッチ81〜84及びメインモータ85も接続されている。
【0065】
読み取りユニット50には、図1乃至図6によって説明したようなステッピングモータ制御回路とモータドライバ33を備えており(アナログスイッチ34は図示を省略)、それによって図19に示したスキャナモータであるステッピングモータ36を駆動する。
CCDイメージセンサ54によって変換された原稿の画像に応じた信号は、画像処理ユニット(IPU)100に取り込まれ、A/Dコンバータによってアナログ信号からデジタルの画像データに変換された後、一端画像メモリに格納され、シェーディング補正、MTF補正、γ補正等の画像処理がなされる。
【0066】
このデジタル複写機は、読み取りユニット50において、上述したように第1スキャナ57及び第2スキャナ58の走査をステッピングモータ36によって行い、そのステッピングモータ36の制御をこの発明によるステッピングモータ制御回路32によって行うようにしたので、図16を参照して前述したように、例えば記録系を400dpiのスピードで一定速度で駆動させた状態(変倍率100%)から、スキャナモータであるステッピングモータ36の速度を変化させて任意の変倍を行なうことができる。また、カウンタ値nと基本クロックCLKを適宜選択することにより、1%きざみの変倍率も可能である。
【0067】
レンズ53及びCCDイメージセンサ54の位置を図18において左右方向へ移動させることによっても、画像の変倍率を変えることができ、その場合は、レンズ53及びCCDイメージセンサ54をステッピングモータで駆動し、指定された倍率に応じて移動させるようにすればよい。
また、一般のファクシミリ装置や原稿読取装置などのように、原稿を搬送しながらラインセンサでその画像を読み取る装置の場合には、原稿搬送用のモータをステッピングモータにして、前述したステッピングモータ制御回路によって制御するようにすれば、その読取速度を高精度で制御することができる。
あるいは、画像形成部の転写紙搬送用のモータや感光体ドラム又はベルトの回動用モータ等もステッピングモータにして、前述したステッピングモータ制御回路によって制御するようにしてもよい。
【0068】
【発明の効果】
以上説明してきたように、この発明によるステッピングモータ制御方法及び制御回路によれば、周波数が異なる基本クロックの選択とモータ状態レジスタに記憶させるカウンタ値とによって、モータ歩進パルスのパルスレートを任意に且つ高精度に変更することができ、ステッピングモータの異なる励磁相に亘る広範囲な速度制御を容易に且つ確実に行うことができる。
基本クロックの選択を、CPUによる書き込みデータによって任意に行えるが、基本クロックの切り換えは、データ書き込み時ではなくモータ歩進パルス発生時(基本クロックのカウント再スタート時)なので、クロック切り換えによるタイミングの誤差が発生しない。
【0069】
それぞれモータ歩進速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、その各レジスタの格納データをシフトさせて順次上記モータ状態レジスタにセットするようにすれば、1度に複数のモータ歩進パルス分のカウンタ値のデータをデータセットレジスタ群に書き込むことができ、ソフトウエアによるモータ制御性が飛躍的に向上する。データセットレジスタ群を2組用いることにより、ソフトウエアによるモータ制御性を一層向上させることができる。
【0070】
データセットレジスタ群の格納データが所定数以下になったとき、あるいは2組のデータセットレジスタ群の一方が空になったときに、DMAコントローラに対するDMAリクエスト信号及びCPUに対する割り込み信号を発生させるようにすれば、CPUは割り込みを待っている間は別の制御に専念でき、CPUの有効な活用を図ることができる。さらに、不要な割り込み信号を発生させないようにして、CPUによるソフトウエアの制御性を一層向上させることもできる。
プリセットオートローディングコンパレータを設けた場合には、モータのスルーアップ時にのみソフトによる上記カウンタ値のセットを行えば、等速駆動時にはハードによって自動制御するため、CPUの負担が大幅に軽減される。
そのモータの等速駆動をソフトウエアによって解除することができ、その際にブロックシンクにタイミングを合わせて解除できるため、解除後のモータの移動距離を正確に把握できる。
【0071】
モータ歩進パルス数をカウントし、そのカウント値を励磁相の指定に応じて換算してモータ移動量のデータを得るようにすれば、励磁相を切り換えたときでも、ある位置(センサON)からの絶対的なモータ移動量、すなわちステッピングモータによって駆動される物の移動量を正確に検知することができる。
この発明による画像読取装置、複写装置、ファクシミリ装置等の事務機器は、走査部の走査速度を広範に且つ精度よく制御することができ、走査機能の向上を図ることができる。しかも装置全体を制御するCPUの負担を軽減し、ソフトウエアの制御性を向上させることができる。
【図面の簡単な説明】
【図1】この発明によるステッピングモータ制御回路の第1の実施形態の構成を示すブロック図である。
【図2】この発明によるステッピングモータ制御回路の第2の実施形態の構成を示すブロック図である。
【図3】この発明によるステッピングモータ制御回路の第3の実施形態の構成を示すブロック図である。
【図4】この発明によるステッピングモータ制御回路の第4の実施形態の構成を示すブロック図である。
【図5】この発明によるステッピングモータ制御回路の第5の実施形態の構成を示すブロック図である。
【図6】この発明によるステッピングモータ制御回路の第6の実施形態の構成を示すブロック図である。
【図7】この発明の各実施形態におけるステッピングモータの2相,1−2相,W1−2相の各励磁相の説明図である。
【図8】この発明の各実施形態におけるリファレンス電圧の説明図である。
【図9】この発明の各実施形態における2相のモータ制御信号の説明図である。
【図10】この発明の各実施形態における1−2相のモータ制御信号の説明図である。
【図11】この発明の各実施形態におけるW1−2相のモータ制御信号の説明図である。
【図12】この発明によるステッピングモータ制御回路の第1,第6の実施形態におけるモータ状態レジスタに格納されるデータの構成を示す図である。
【図13】この発明によるステッピングモータ制御回路の第1,2,4,5の実施形態におけるコントロールレジスタに格納されるデータの構成を示す図である。
【図14】この発明によるステッピングモータ制御回路の第2〜第5の実施形態におけるモータ状態レジスタに格納されるデータの構成を示す図である。
【図15】この発明によるステッピングモータ制御回路の第3,第6の実施形態におけるコントロールレジスタに格納されるデータの構成を示す図である。
【図16】この発明によるステッピングモータ制御回路におけるステッピングモータ駆動時のモータ歩進パルスのカウント値と変倍率とパルスレートの関係を示す線図である。
【図17】この発明によるステッピングモータ制御回路と該回路によって制御されるステッピングモータとを備えた走査部を有する事務機器の一実施形態を示す複写装置の機構部の概略構成図である。
【図18】同じくその走査部の光学系の光路図である。
【図19】同じくその走査機構の要部を示す斜視図である。
【図20】図17に示した複写装置の制御系の構成を示すブロック図である。
【符号の説明】
1:2相シフトレジスタ 2:1−2相シフトレジスタ
3:W1−2相シフトレジスタ
4:2相リファレンス電圧発生回路
5:1−2相リファレンス電圧発生回路
6:W1−2相リファレンス電圧発生回路
7,8,11,13,14:セレクタ
10:クロック選択レジスタ
15:クロックカウンタ
16,16A,16B:データセットレジスタ群
17:モータ状態レジスタ
18:データシフトコントローラ
19:コンパレータ
20:モータ歩進パルス発生回路
21:プリセットオートローディングコンパレータ
22:DMAリクエスト発生回路
23:コントロールレジスタ
24:スタート用レジスタ 25:エンド用レジスタ
26:イネーブル回路 27:CPUレジスタ
30:カウンタ 31:換算回路
32:ステッピングモータ制御回路
33:モータドライバ 34:アナログスイッチ
36:ステッピングモータ(スキャナモータ)
37:スキャナワイヤ
38:ホームポジションセンサ
39a,39b:ガイドレール
40:自動原稿給送装置(ADF)
50:読み取りユニット 53:レンズ
54:CCDイメージセンサ 57:第1スキャナ
58:第2スキャナ 60:書き込みユニット
63:現像ユニット 64:縦搬送ユニット
65:感光体ドラム 66:搬送ベルト
67:定着ユニット 68:排紙ユニット
69:排紙トレイ 70:本体
71〜73:給紙装置 74:コンタクトガラス
75〜77:給紙トレイ 78:両面給紙ユニット
80:メインコントローラ 81〜84:クラッチ
85:メインモータ 90:操作部
100:画像処理ユニット
Claims (15)
- それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして、その基本クロックをカウントし、
そのカウント値と、レジスタに記憶されたモータ歩進パルス速度に相当するカウンタ値とを比較し、両値が一致したときにモータ歩進パルスを発生させ、
そのモータ歩進パルスによって、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生させ、その各励磁相のパルスを励磁相の指定に応じて選択して出力し、
前記基本クロックの選択と前記レジスタに記憶させるカウンタ値とにより、発生するモータ歩進パルスのパルスレートを任意に変更するステッピングモータ制御方法であって、
前記基本クロックの選択を、CPUによって書込まれるデータに応じて、前記モータ歩進パルスの発生に同期して行い、
前記レジスタをモータ状態レジスタとし、それぞれモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、該データセットレジスタ群の各レジスタの格納データをシフトさせるデータシフトコントローラとを用いて、
そのデータシフトコントローラによって前記データセットレジスタ群の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせて、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを順次更新することを特徴とするステッピングモータ制御方法。 - それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして、その基本クロックをカウントし、
そのカウント値と、レジスタに記憶されたモータ歩進パルス速度に相当するカウンタ値とを比較し、両値が一致したときにモータ歩進パルスを発生させ、
そのモータ歩進パルスによって、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生させ、その各励磁相のパルスを励磁相の指定に応じて選択して出力し、
前記基本クロックの選択と前記レジスタに記憶させるカウンタ値とにより、発生するモータ歩進パルスのパルスレートを任意に変更するステッピングモータ制御方法であって、
前記レジスタをモータ状態レジスタとし、それぞれモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、該データセットレジスタ群の各レジスタの格納データをシフトさせるデータシフトコントローラとを用いて、
そのデータシフトコントローラによって前記データセットレジスタ群の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせて、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを順次更新するようにし、
前記複数のレジスタからなるデータセットレジスタ群を2組用いて、前記データシフトコントローラによって、その2組のデータセットレジスタ群の一方の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせ、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶するデータを順次更新するとともに、
その間に他方のデータセットレジスタ群の各レジスタに次の一連のモータ歩進パルス速度のカウンタ値のデータを格納することを特徴とするステッピングモータ制御方法。 - それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして、その基本クロックをカウントし、
そのカウント値と、レジスタに記憶されたモータ歩進パルス速度に相当するカウンタ値とを比較し、両値が一致したときにモータ歩進パルスを発生させ、
そのモータ歩進パルスによって、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生させ、その各励磁相のパルスを励磁相の指定に応じて選択して出力し、
前記基本クロックの選択と前記レジスタに記憶させるカウンタ値とにより、発生するモータ歩進パルスのパルスレートを任意に変更するステッピングモータ制御方法であって、
前記レジスタをモータ状態レジスタとし、それぞれモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、該データセットレジスタ群の各レジスタの格納データをシフトさせるデータシフトコントローラとを用いて、
そのデータシフトコントローラによって前記データセットレジスタ群の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせて、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを順次更新するようにし、
前記モータ状態レジスタと前記データセットレジスタ群の最後段のレジスタにそれぞれ格納されているカウンタ値を比較し、その値が等しい場合には、前記データシフトコントローラによる前記データセットレジスタ群の格納データのシフトを停止させ、その後はそのときのパルス間隔で一定速度のモータ歩進パルスを継続して発生させ、
前記一定速度のモータ歩進パルスの発生を終了させるデータをCPUによってレジスタに書き込み、その書き込んだデータをソフトウエアの定期割り込みで有効にすることを特徴とするステッピングモータ制御方法。 - 請求項1又は3記載のステッピングモータ制御方法において、
前記データセットレジスタ群の各レジスタに格納されたデータが、前記データシフトコントローラによるシフトで所定数以下になった場合に、DMAコントローラに対するDMAリクエスト信号とCPUに対する割り込み信号を発生させることを特徴とするステッピングモータ制御方法。 - 請求項4記載のステッピングモータ制御方法において、
前記CPUに対する前記割り込み信号の有効/無効をCPUによって規制することを特徴とするステッピングモータ制御回路。 - 請求項2記載のステッピングモータ制御方法において、
前記2組のデータセットレジスタ群のうちのいずれか一方の各レジスタが、前記データシフトコントローラによる格納データのシフトによって空になった場合に、DMAコントローラに対するDMAリクエスト信号とCPUに対する割り込み信号を発生させることを特徴とするステッピングモータ制御方法。 - 請求項1乃至6のいずれか1項に記載のステッピングモータ制御方法において、
前記モータ歩進パルス数をカウントし、そのカウント値を前記励磁相の指定に応じて、1パルス当たりのステッピングモータの回転角度が同じになるように換算して、モータ移動量のデータを得ることを特徴とするステッピングモータ制御方法。 - それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして出力するクロックセレクタと、
モータ歩進パルス速度をカウンタ値として記憶するモータ状態レジスタと、
基本クロックをカウントするクロックカウンタと、
前記モータ状態レジスタの値と前記クロックカウンタの値を比較するコンパレータと、
該コンパレータによる比較結果が一致したときにモータ歩進パルスを発生するモータ歩進パルス発生回路と、
それぞれ前記モータ歩進パルスを入力して、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生する複数のシフトレジスタと、
該複数の各シフトレジスタが発生したパルスを、励磁相の指定に応じて選択して出力するセレクタとを備え、
前記クロックセレクタによる基本クロックの選択と前記モータ状態レジスタに記憶させるカウンタ値とにより、前記モータ歩進パルス発生回路が発生するモータ歩進パルスのパルスレートを任意に変更し得るようにしたステッピングモータ制御回路であって、
前記クロックセレクタのクロック選択用データをCPUによって書込まれるクロック選択レジスタを設け、
それぞれ前記モータ状態レジスタに記憶させるモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、該データセットレジスタ群 の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせ、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを更新するデータシフトコントローラとを備えたことを特徴とするステッピングモータ制御回路。 - それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして出力するクロックセレクタと、
モータ歩進パルス速度をカウンタ値として記憶するモータ状態レジスタと、
基本クロックをカウントするクロックカウンタと、
前記モータ状態レジスタの値と前記クロックカウンタの値を比較するコンパレータと、
該コンパレータによる比較結果が一致したときにモータ歩進パルスを発生するモータ歩進パルス発生回路と、
それぞれ前記モータ歩進パルスを入力して、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生する複数のシフトレジスタと、
該複数の各シフトレジスタが発生したパルスを、励磁相の指定に応じて選択して出力するセレクタとを備え、
前記クロックセレクタによる基本クロックの選択と前記モータ状態レジスタに記憶させるカウンタ値とにより、前記モータ歩進パルス発生回路が発生するモータ歩進パルスのパルスレートを任意に変更し得るようにしたステッピングモータ制御回路であって、
前記複数のレジスタからなるデータセットレジスタ群を2組設けると共に、
前記データシフトコントローラに、その2組のデータセットレジスタ群の一方の各レジスタの格納データを前記モータ歩進パルスの発生に同期してシフトさせ、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを更新させるとともに、その間に他方のデータセットレジスタ群の各レジスタに次の一連のモータ歩進パルス速度のカウンタ値のデータを格納し得るようにしたことを特徴とするステッピングモータ制御回路。 - それぞれ発生周期が異なる複数のクロックのいずれかを選択して基本クロックとして出力するクロックセレクタと、
モータ歩進パルス速度をカウンタ値として記憶するモータ状態レジスタと、
基本クロックをカウントするクロックカウンタと、
前記モータ状態レジスタの値と前記クロックカウンタの値を比較するコンパレータと、
該コンパレータによる比較結果が一致したときにモータ歩進パルスを発生するモータ歩進パルス発生回路と、
それぞれ前記モータ歩進パルスを入力して、ステッピングモータを駆動するためのそれぞれ異なる励磁相のパルスを発生する複数のシフトレジスタと、
該複数の各シフトレジスタが発生したパルスを、励磁相の指定に応じて選択して出力するセレクタとを備え、
前記クロックセレクタによる基本クロックの選択と前記モータ状態レジスタに記憶させるカウンタ値とにより、前記モータ歩進パルス発生回路が発生するモータ歩進パルスのパルスレートを任意に変更し得るようにしたステッピングモータ制御回路であって、
それぞれ前記モータ状態レジスタに記憶させるモータ歩進パルス速度のカウンタ値を格納できる複数のレジスタからなるデータセットレジスタ群と、該データセットレジスタ群の各レジスタの格納データを前記モータ歩進パルスの発生に同期して順次シフトさせ、前記モータ状態レジスタにモータ歩進パルス速度のカウンタ値として記憶させるデータを更新するデータシフトコントローラとを備え、
前記モータ状態レジスタと前記データセットレジスタ群の最後段のレジスタにそれぞれ格納されているカウンタ値を比較し、その値が等しい場合には、前記データシフトコントローラによる前記データセットレジスタ群の格納データのシフトを停止させ、前記モータ歩進パルス発生回路にそのときのパルス間隔で一定速度のモータ歩進パルスを継続して発生させるプリセットオートローディングコンパレータを設け、
前記プリセットオートローディングコンパレータの動作を終了させるデータををCPUによって書き込まれるレジスタを設け、該レジスタに書き込まれたデータが、ソフトウエアの定期割り込みで有効になるようにしたことを特徴とするステッピングモータ制御回路。 - 請求項8又は10記載のステッピングモータ制御回路において、
前記データセットレジスタ群の各レジスタに格納されたデータが、前記データシフトコントローラによるシフトで所定数以下になった場合に、DMAコントローラに対するDMAリクエスト信号とCPUに対する割り込み信号を発生させるDMAリクエスト発生回路を設けたことを特徴とするステッピングモータ制御回路。 - 請求項11記載のステッピングモータ制御回路において、
前記DMAリクエスト発生回路が発生する前記割り込み信号の有効/無効をCPUによって規制する手段を設けたことを特徴とするステッピングモータ制御回路。 - 請求項9記載のステッピングモータ制御回路において、
前記2組のデータセットレジスタ群のうちのいずれか一方の各レジスタが、前記データシフトコントローラによる格納データのシフトによって空になった場合に、DMAコントローラに対するDMAリクエスト信号とCPUに対する割り込み信号を発生させるDMAリクエスト発生回路を設けたことを特徴とするステッピングモータ制御回路。 - 請求項8乃至13のいずれか1項に記載のステッピングモータ制御回路において、
前記モータ歩進パルス数をカウントするカウンタと、そのカウント値を前記励磁相の指定に応じて、1パルス当たりのステッピングモータの回転角度が同じになるように換算して出力する換算回路とを設けたことを特徴とするステッピングモータ制御回路。 - 請求項8乃至14のいずれか一項に記載のステッピングモータ制御回路と、該回路によって制御されるステッピングモータとを備えた走査部を有する画像読取装置、複写装置、ファクシミリ装置等の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001017681A JP4086471B2 (ja) | 2001-01-25 | 2001-01-25 | ステッピングモータ制御方法及び制御回路とステッピングモータを備えた電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001017681A JP4086471B2 (ja) | 2001-01-25 | 2001-01-25 | ステッピングモータ制御方法及び制御回路とステッピングモータを備えた電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002223593A JP2002223593A (ja) | 2002-08-09 |
JP4086471B2 true JP4086471B2 (ja) | 2008-05-14 |
Family
ID=18883836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001017681A Expired - Fee Related JP4086471B2 (ja) | 2001-01-25 | 2001-01-25 | ステッピングモータ制御方法及び制御回路とステッピングモータを備えた電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4086471B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5036592B2 (ja) * | 2008-02-26 | 2012-09-26 | 三菱電機株式会社 | ステップモータ制御装置 |
JP2010029306A (ja) * | 2008-07-25 | 2010-02-12 | Omron Corp | パルス発生装置および方法、並びにプログラム |
JP2010220108A (ja) * | 2009-03-18 | 2010-09-30 | Ricoh Co Ltd | 画像読取装置、及び画像読取方法 |
JP6053648B2 (ja) * | 2013-09-13 | 2016-12-27 | オムロン株式会社 | パルス発生装置および方法、並びにプログラム |
-
2001
- 2001-01-25 JP JP2001017681A patent/JP4086471B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002223593A (ja) | 2002-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7615961B2 (en) | Control device for stepping motor | |
US6009292A (en) | Image reader | |
JP5489575B2 (ja) | 画像形成装置 | |
JP4086471B2 (ja) | ステッピングモータ制御方法及び制御回路とステッピングモータを備えた電子装置 | |
US6147776A (en) | Apparatus for controlling a scanning speed of an image scanner | |
JP2002211786A (ja) | シート搬送装置及び画像形成装置 | |
JP5343629B2 (ja) | 画像読取装置、画像読取制御方法、画像読取制御プログラム | |
JP3571499B2 (ja) | 原稿読み取り速度制御装置 | |
JP4770388B2 (ja) | カラー画像形成装置及びその制御方法 | |
US7459875B2 (en) | Control device for stepping motor | |
JP2019097254A (ja) | モータ制御装置、シート搬送装置及び画像形成装置 | |
JP3623189B2 (ja) | 画像読取装置 | |
JP3266949B2 (ja) | ステッピングモータ制御回路 | |
JPH10337097A (ja) | 画像読取装置 | |
JPH0654136A (ja) | 画像読取装置 | |
JP3685557B2 (ja) | モータ駆動装置 | |
JPH10104916A (ja) | 光学系駆動装置 | |
JPH1014291A (ja) | カラー画像形成装置、モータ制御方法および記憶媒体 | |
JPH01172152A (ja) | 複写装置 | |
JP4145002B2 (ja) | モータ制御方法、モータ制御装置、原稿読取装置及び画像形成装置 | |
JP4355238B2 (ja) | データ処理装置及び画像形成装置 | |
JPH0591260A (ja) | 画像読取装置 | |
JP2003255471A (ja) | 画像読み取り装置および画像形成装置 | |
JPH1023797A (ja) | モータ駆動装置 | |
JP2002067378A (ja) | 画像形成方法および画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |