JP4082773B2

JP4082773B2 - 核スピン断層写真装置用のグラディエント増幅器

Info

Publication number: JP4082773B2
Application number: JP03696198A
Authority: JP
Inventors: レンツヘルムート; ホフマンハラルト
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1997-02-20
Filing date: 1998-02-19
Publication date: 2008-04-30
Anticipated expiration: 2018-02-19
Also published as: US6025720A; DE19706756A1; DE19706756C2; JPH10234709A

Description

【０００１】
【発明の属する技術分野】
本発明は、少なくとも１つの制御装置を有し、該制御装置は制御偏差信号を生成するための比較器と、該制御偏差信号に応答する制御器を調整量信号の生成のために有する、核スピン断層写真装置用のグラディエント増幅器に関する。
【０００２】
【従来の技術】
公知の核スピン断層撮影装置は通常、３つのグラディエントコイルを有し、線形磁界勾配をｘ、ｙおよびｚ方向で形成する。これらコイルの各々には正確に制御された電流が流れ、この電流はグラディエント増幅器によって形成される。電流は、一例としてのグラディエント増幅器では０から３００Ａの間の領域で数ｍＡまで正確に調整される。さらに約３・１０⁵Ａ／ｓの電流上昇速度が必要であり、このためには約±３００Ｖの電圧をコイルに印加しなければならない。
【０００３】
グラディエント増幅器は各グラディエントコイルに対して１つの電流制御器を有する。制御器の特性は接続されたグラディエントコイルに適合しなければならない。所要の精度が高いため公知の断層写真装置では、熟練したサービス技術者による面倒な調整が必要である。各制御器ごとに複数のポテンシオメータを手動で調整しなければならない。この種の調整器は例えば、ＤＥ４０２０２１３Ａ１から公知である。
【０００４】
【発明が解決しようとする課題】
本発明の課題は、少なくとも動作中、有利には製造時、組み付け時、保守時でも制御器調整に結び付いたコストが低減された核スピン断層撮影装置のグラディエント増幅器を提供することである。さらに本発明は、この種のグラディエント増幅器が効率的に使用される核スピン断層撮影装置を提供することである。
【０００５】
【課題を解決するための手段】
上記課題は本発明により、解決される。
【０００６】
【発明の実施の形態】
ここで"制御語"として、１つまたは複数のビット幅のデータ語が表される。このような制御語に対する"入力側"は１つまたは複数の線路を有し、この線路を介して制御語はパラレル、シリアル、またはハイブリッド形態で伝送される。
【０００７】
本発明の解決手段によって、グラディエント増幅器を簡単に種々異なる制御特性に調整することができ、切り替えの際にも手動調整が必要でない。従って本発明のグラディエント増幅器はとりわけ、制御装置の種々異なる調整が必要な複数の動作モードを有する断層撮影装置に適する。例えば開発中の断層撮影装置は、種々異なるグラディエントコイルの複数セット、例えば全身グラディエントコイルと頭部グラディエントコイルとを有し、これらの間を切り替えることができる。
【０００８】
制御装置の伝達関数は、制御器および制御装置のその他の構成群（例えば比較器）によって定められる。有利にはその他の構成群の特性は固定的に設定されており、制御器の伝達関数だけがデジタル制御語によって調整される。しかし付加的にまたは択一的に、調整可能な増幅係数を有する比較器を使用することも、また調整可能な増幅器を比較器の入力側に設けることもできる。制御語は、制御器を調整するためのコンポーネントまたはその他の構成群を調整するためのコンポーネントを含むことができる。
【０００９】
グラディエント増幅器のとくに簡単な実施例では、制御器は比較的少数の伝達関数の間で切り替えることができ、これら伝達関数の各々は種々の動作モード（例えば所定のグラディエントコイルごとに）に対して設けられている。このために適切なスイッチ素子（例えばリレー）を有する複数の調整ポテンシオメータセットが設けられている。デジタル制御語によってこれらセットの１つが正確に選択される。
【００１０】
この実施例では、断層写真装置の通常動作で制御器調整は必要ない。このことは非常に大きな利点である。なぜなら、複数の動作モードを有する断層写真装置がこれによって初めて実用的に使用されるからである。とりわけこのような断層写真装置を初めて運転させることは非常に大きな調整コストと結び付いており、このコストは動作モードの数と共に増大する（例えば種々異なるコイル）。
【００１１】
従って本発明の有利な構成では、多数の伝達関数が設定され、これらのうち実際の運転では少数だけが（すなわち各動作モードごとに１つ）使用される。有利には設定される伝達関数は、制御装置の調整全体が各動作モードに対する各伝達関数の割り当てに使われるように微細なステップで行う。このようにすれば調整は部分的または完全に計算機で行うことができ、ポテンシオメータを手動調整する必要がなくなる。この種の計算機支援調整は作業を簡単にするので、ただ１つの動作モードしか有しない断層写真装置でも有利である。
【００１２】
設定された伝達関数の数が非常に多い場合には、これらは有利には２進数として制御語または制御語の個々のコンポーネントに符号化される。例えば、制御語は１４ビットを有することができる（各７ビットの２つのコンポーネントに分けられ、これらコンポーネントによって伝達関数の独立成分が決められる）。これによって２¹⁴＝１６３８４の伝達特性曲線から選択可能である。
【００１３】
有利には制御器はＰＩ制御器またはＰＩＤ制御器として構成されており、各制御器分路ごとにデジタル調整可能な増幅器を有する。この増幅器の増幅係数は制御語のコンポーネント（１または複数のビット）によって定められる。制御語は有利には通信接続を介して中央施設制御部からグラディエント増幅器に伝送され、そこで呼び出された制御装置の制御入力側に供給される。
【００１４】
本発明の核スピン断層写真装置では、制御語形成装置がデジタル制御語の形成のために設けられている。この制御語はグラディエント増幅器の少なくとも１つの制御装置に供給される。これにより制御装置を高速に、かつ種々異なるグラディエントコイルに対するコストなしで調整することができる。
【００１５】
有利には制御語形成装置は構造的にグラディエント増幅器または中央施設制御部に配属される。最も簡単な場合、接続されたグラディエントコイルの形式は手動で入力される。しかし有利には自動走査装置を設け、この走査装置がコイル形式を自動的に検出し、相応の情報を制御語形成装置に出力するようにする。
【００１６】
有利な実施例ではさらに較正装置が設けられており、この較正装置は構造的にグラディエント増幅器または中央施設制御部に配属することができる。較正装置は接続されたグラディエントコイルの特性に応じて、有利には所定の特性を有する調整装置の伝達関数を選択することができる。このことは有利には少なくとも１つのフィードバック信号、例えば目標値信号および／または実際値信号および／または制御器信号および／または制御偏差信号に依存して行われる。
【００１７】
有利には較正装置は、どの構成群に割り当てられているかに関係なく、処理装置および／または変換器構成群および／またはパルス発生器および／または評価回路を有する。評価回路として有利にはグラディエント増幅器のプロセッサまたは中央施設制御部を用いる。
【００１８】
所望の伝達関数を求めるために、有利には制御器の個々の分路の特性が順次ステップごとにフィードバック信号の所望の特性に近似される。
【００１９】
さらに本発明の有利な構成は従属請求項に記載されている。
【００２０】
【実施例】
図１には核スピン断層写真装置の種々の要素のうち、施設制御部１０とグラディエント増幅器１２が示されている。施設制御部１０はデータセットメモリ１４を有し、このメモリはそれぞれ３つのデジタル制御語および別の情報を有する複数のデータセットを記憶することができる。データセットメモリ１４は施設制御部１０から読み出し、書き込みすることができる。通信線路１６を介して種々の命令およびデータを、施設制御部１０、グラディエント増幅器１２のプロセッサ１８、および図１には図示していない断層写真装置のその他の要素間で交換することができる。
【００２１】
グラディエント増幅器１２は公知のように多数の構成素子、例えばそれぞれ１つの比較器、制御器、パルス幅変調器およびクロック制御されるスイッチ段を備えた３つの制御電力増幅器を有する。各電力増幅器は交換可能なグラディエントコイルに正確に制御された電流を供給する。これら構成素子のうち図１には、制御器２０、２０’、２０"だけが図示されている。制御器２０、２０’、２０"はそれぞれ１つの制御入力側２２、２２’、２２"を有し、これら入力側はプロセッサ１８に接続されており、この入力側を介して相応の制御器２０、２０’、２０"はプロセッサ１８からデジタル制御語を制御器特性の調整のために受け取る。制御器２０、２０’、２０"の構成の詳細は後で図６に基づいて説明する。
【００２２】
断層写真装置を最初に運転する際、サービス技術者によって各グラディエントコイルごとに適切な制御器調整がデジタル制御語の形態で求められる。この制御語は、場合によっては別の情報と共に制御データセットとして、施設制御部１０の不揮発性データセットメモリ１４にファイルされる。
【００２３】
断層写真装置の通常動作中に制御器調整が必要な場合、施設制御部１０は相応の制御データセットをデータセットメモリ１４から読み出し、これの関連内容、例えば制御語を制御器調整命令の形態で通信接続路１６を介してプロセッサ１８に伝送する。プロセッサ１８はデジタル制御語を制御器調整命令から抽出し、制御器２０、２０’、２０"の１つに割り当て、相応の制御入力側２２、２２’、２２"に送出する。この種の制御器調整は例えば断層写真装置の各投入接続後、またはグラディエントコイルの選択後に必要である。
【００２４】
図２の実施例は、図１に示された構成に対して２つの相互に依存しない方向で有利に構成されている。
【００２５】
第１に、施設制御部１０は３つの走査接続路２４，２４"、２４"を介してそれぞれ１つの走査装置２６，２６’、２６"に接続されている。各走査装置２６，２６’、２６"はそれに配属されたグラディエントコイルの形式を識別し、相応の信号を施設制御部１０に伝送する。グラディエントコイルが差し込み式の場合、走査装置２６，２６’、２６"は例えば符号化プラグの接点として構成することができる。またグラディエントコイルが切り替え可能な場合は、機械的スイッチの通報接点として構成することができる。走査装置２６，２６’、２６"の信号を評価することによって、施設制御部１０はグラディエントコイルの交換および接続されたコイルの形式を自動で識別することができる。制御器２０，２０’、２０"はユーザーの明確な命令がなくても上記のように新たに調整することができる。
【００２６】
図２に示された第２の発展実施例では、各グラディエントコイルごとに適当な制御器調整が自動的に検出され、サービス技術者がこの調整をわざわざ測定する必要がない。
【００２７】
この機能を準備するために、施設制御部１０は較正過程を制御するための較正プログラムを有する。各制御器２０，２０’、２０"に対してフィードバック接続路３０，３０’、３０"が設けられている。フィードバック接続路３０，３０’、３０"はここに示した実施例で、信号をフィードバックするためのそれぞれ４つの線路を有する。この信号は相応する制御器２０，２０’、２０"の制御特性を表す。フィードバック信号は制御器２０，２０’、２０"並びに所属の比較器（図２には図示せず）から取り出される。各制御器２０，２０’、２０"に対してフィードバック信号は電流目標値、電流実際値、調整量および制御偏差を表す。択一的実施例では、フィードバック信号として別の信号を用いることもでき、数も上記のとおりでなくて良い。
【００２８】
３つの変換器構成群３２，３２’、３２"はそれぞれ４つのアナログ／デジタル変換器をフィードバック信号の１つごとに有し、フィードバック接続路３０，３０’３０"のそれぞれ１つに接続されている。択一的に、少なくとも１つのＡＤＣを有する変換器構成群を使用し、フィードバック信号を選択するためにマルチプレクサと接続するようにしても良い。変換器構成群３２，３２’、３２によって形成されたデジタルフィードバック信号はデジタル接続路３４，３４’、３４"を介して施設制御部１０に供給され、そこで評価される。変換器構成群３２，３２’、３２"は第１の択一的実施例ではシステム制御部１０に構造的に配属され、第２の択一的実施例ではグラディエント１２に構造的に配属される。
【００２９】
図３ａからｆにはフィードバック信号の例が示されている。図３ａは電流目標値（すなわち、グラディエントコイルを流れる電流の目標値に比例する電圧信号）を示し、これは断層写真装置の通常動作時に発生する。図３ｂに示された電流実際値信号は例えば、グラディエントコイルと直列に接続されたシャント抵抗から取り出すことができる。図３ｃには調整量（制御信号）、すなわち制御器２０，２０’、２０"の出力が示されており、この調整量によって電力増幅器のパルス幅変調器がグラディエントコイルに電圧供給するため制御される。図３ｄは、図３ａおよび図３ｂに示された目標値信号と実際値信号に対する制御偏差（誤差信号）、すなわちそれらの差信号を表す。過度に緩慢に制御器２０，２０’、２０"が調整されたときの相応する制御偏差信号が図３ｅに示されており、"急速"に調整されたときに発振する制御器２０，２０’、２０"の信号が図３ｆに示されている。
【００３０】
制御装置を自動較正するためには、ここに説明した実施例で単に制御器２０，２０’、２０"を調整すればよい。なぜなら、なぜなら制御装置はそれ以外に調整可能な構成部材を有していないからである。このために、較正プログラム２８を実行する施設制御部１０はまず一連の種々異なる検査調整（検査データセット）を制御器２０，２０’、２０"に対して設定する。検査調整は上に述べたように、制御器調整命令として通信接続路１６とプロセッサ１８を介して制御器２０，２０’、２０"に伝送される。各検査調整ごとに施設制御部１０はさらに、種々異なる目標信号を備えた検査シーケンスを形成し、これを同じように通信接続路１６を介して、または別個の接続路（図２には図示せず）を介してグラディエント増幅器１２に供給する。検査シーケンスの目標値信号は種々異なるパルス形態および振幅値を有している。
【００３１】
各検査シーケンスの実行の際に取り出されたフィードバック信号は、上に述べたように変換器構成群３２，３２’、３２"によりデジタル化され、施設制御部１０に供給される。施設制御部１０はデジタル化された信号をリアルタイムで評価し、ここからそれぞれのグラディエントコイルに対して最適の制御器データを求める。この最適の制御器データはこのコイルに配属されたデータセットとしてデータセットメモリ１４にファイルされる。必要な場合には、最適制御器データを求めるために別の検査シーケンスを実行することができる。この検査シーケンスはこれまでに最適とみなされた制御器調整に基づき、さらに微細な調整ステップで測定を行うものである。適切な較正方法に対する例として、図９に基づいて説明する。
【００３２】
較正プログラム２８は種々の目的設定によって最適化を実行することができる。例えば最適調整器調整は次のように定義することができる。すなわち、制御偏差が非常に小さく（図３ｄ）、かつ制御器調整は制御器２０，２０’、２０"が発振を始める（図３ｆ）調整から"安全間隔"だけ離れていることによって定義できる。択一的に、電流実際値（図３ｂ）ができるだけ正確に、構成ラインのすべての機器に対して設定される電流曲線形状と一致するように調整器制御を行うことができる。このように設定された電流曲線形状は正確には目標電流値に相当しないが標準的制御器特性を表し、この標準的制御器特性は構成ラインのすべての機器における構成部材のばらつきに依存しないで得ることができる。
【００３３】
図４にはそれ自体公知の、デジタル調整可能な増幅係数を備えた増幅器の回路が示されている。デジタル／アナログ変換器３６は、マルチプル動作用の１２ビット変換器として内部基準電圧なしで構成されている。適当なのは、型式番号ＡＤ７９４５として公知のＣＭＯＳ変換器である。デジタル／アナログ変換器３６は、基準電圧Ｕrefに対する端子３８と１２ビット幅のデジタル入力側４０を有する。デジタル入力側は内部抵抗網４２に接続されている。
【００３４】
抵抗網４２は、基準電圧Ｕrefにより端子３８に作用する電流をデジタル入力側４０の構成に応じて２つの成分に分割する。これら２つの成分はアース端子４４または端子４６を介して流れる。端子４６は抵抗４８によって抵抗網４８と接続されている。抵抗４８および端子４６を流れる電流Ｉoutは、デジタル入力側４０のすべてのビットが論理"１"である時に最大である。反対に、デジタル入力側のすべてのビットが論理"０"である時には電流Ｉoutは流れない。
【００３５】
演算増幅器５０の非反転入力側５２はアースされており、反転入力側は抵抗網４２と抵抗４８との間の接続されており、増幅器出力側５６は抵抗４８の他方の端子４６に接続されている。増幅器出力側５６に印加される電圧Ｕoutは式
Ｕout＝（−１）・Ｒfb・Ｉout
により定められる。ここでＲfbは抵抗４８の値である。値Ｉoutは基準電圧Ｕrefとデジタル入力側に印加されるデータにに比例する。従ってデータが同じとき、ＵoutはＵrefに比例する。比例係数（すなわち、図４に示した回路の増幅係数）は印加されるデータ語に依存し、０（デジタル入力側４０のすべてのビットが"０"）と−１（デジタル入力側４０のすべてのビットが"１"）の間である。
【００３６】
図５は、増幅器回路の変形実施例を示し、ここでは抵抗網４２と抵抗４８が交換されている。この回路ではデジタル入力側４０のすべてのビットが値"０"をとるとき、電流が基準電圧端子３８からアース端子４４に完全に流れる。これにより増幅器出力側５６と反転入力側５３との間で帰還結合は行われず、入力側として用いられる端子４６と増幅器出力側５６との間の増幅係数は実質的に−∞である。デジタル入力側４０のすべてのビットが論理"１"である時、増幅係数は−１である。
【００３７】
図６に示された制御装置の回路例は比較器５８と制御器２０を有する。比較器５８は信号伝達特性の点で固定的に調整されており、制御器２０の伝達関数（ひいては制御回路全体の伝達関数）はデジタル制御語によって可変である。制御器２０はＰＩ制御器として個性されており、比例成分を処理するＰ制御器分路６０と、積分成分を処理するＩ制御器分路６２と、加算器６４を有する。
【００３８】
比較器５８はそれ自体公知のように、反転加算増幅器として構成されており、演算増幅器６６、帰還抵抗６８および２つの入力抵抗７０，７２を有する。２つの入力側７４，７６が目標値（図３ａ参照）または負の実際値（図３ｂ参照）に対して設けられている。これら入力側７４，７６には異なる極性が印加されるから比較器５８の機能は、入力値相互の減算であるから加算回路として作用する。
【００３９】
演算増幅器６６は、入力側７６，７８に印加される値を加算し、これを抵抗６８，７０，７２の比に依存する負の係数だけ増幅し、出力側７８に相応する信号を形成する。この信号は負の制御偏差（図３ｄ参照）に相当する。式で表現すれば、出力側７８には値（−Ｋ）・（Ｕsoll＋（−Ｕist））が印加される。ここで（−Ｋ）は増幅係数、Ｕsollは入力側７４に印加される目標値、（−Ｕist）は入力側７６に印加さえる負の実際値である。
【００４０】
比較器５８により形成される負の制御偏差はＰ制御器分路６０に対する入力値として用いられ、間接的にＩ制御器分路６２に対しても用いられる。Ｐ制御器分路６０は調整可能な反転増幅器８０によって構成される。この増幅器の増幅係数はデジタル語を調整入力側８２に印加することによって調整することができる。調整入力側８２は制御器２０の制御入力側２２の構成部である。調整可能な増幅器８０として図５に示された回路が使用される。しかしここではデジタル入力側４０の１２ビットのうち５つの下位ビットが値"１"に固定的にセットされている。調整入力側８２はデジタル入力側４０の７つの上位ビットに接続される。これにより増幅係数は−１から−１２８の間で調整可能である。この増幅係数によって制御器２０のＰ成分、すなわちその増幅率が定められる。
【００４１】
Ｐ制御器分路６０の出力側８４は一方では加算器６４の第１の入力側に、他方ではＩ制御器分路６２の入力側８８に接続されている。
【００４２】
Ｉ制御器分路６２はそれ自体公知の集積ＲＣ増幅器を有する。この増幅器の積分時間は一定であり、入力抵抗９０，演算増幅器９２および帰還結合コンデンサ９４によって構成される。このＲＣ増幅器には、調整入力側９８を有する調整可能な増幅器９６が後置接続されている。この増幅器は上に述べたＰ制御器分路６０の調整可能増幅器のように構成されている。Ｉ制御器分路６２の出力側１００は加算器６４の第２の入力側１０２と接続されている。
【００４３】
Ｉ制御器分路６２によって、正確に言えば増幅器９６の調整によって、制御器２０のＩ成分、すなわち制御器２０の後調整時間が定められる。ここで後調整時間は、制御偏差がＩ成分に基づいて跳躍的に変化するときに、Ｐ成分に基づいて発生するのと同じ大きさの調整量変化を得るために必要な時間として定義される。Ｉ制御器分路６２のＲＣ増幅器はここで後調整時間の最大値を定める。この最大値には、調整可能増幅器９６の増幅係数が最小であるときに達成される。この増幅係数が大きくなると、後調整時間が小さくなる。すなわち、制御器２０のＩ成分が増大する。
【００４４】
加算器６４は、入力側８６，１０２に印加されるＰ成分およびＩ成分を加算するのに用いられる。すでに説明した比較器５８と同じように加算器６４は、演算増幅器１０４，帰還結合抵抗１０６および２つの入力抵抗１０８，１１０を備えた集積加算増幅器として構成されている。加算器６４の出力側１１２には、反転調整量（図３ｃ参照）に相応する制御信号が出力される。調整入力側８２と９８は共に制御器２０および図６に示した制御装置全体の制御入力側２２を形成する。
【００４５】
図示しない択一的実施例では、Ｐ制御器分路６０とＩ制御器分路６２に並列にさらに、制御信号のＤ成分を形成するためのＤ制御器分路が設けられており、これにより調整可能なＰＩＤ制御器が得られる。
【００４６】
図７は例として、グラディエント増幅器１２内の制御データ伝送を示す。制御器２０にはここでは、論理ユニット１１４，パワーアップ回路１１６および１４のマイクロスイッチを有するスイッチ構成体１１８が構造的に配属されている。各７ビット幅の２つのデータ線路１２０，１２０’と、それぞれ１つの書き込み信号に対する２つの線路１２２，１２２が論理ユニット１１４から制御器２０の制御入力側に導かれている。プロセッサ１８と論理ユニット１１４は、７ビット幅のデータバス１２４，イネーブル線路１２６および２つの書き込み線路１２８，１２８’を介して接続されている。
【００４７】
データ線路１２０は、制御語の最初の７ビット幅のコンポーネントを、調整可能増幅器８０の調整入力側８２に伝送するため用いる。書き込み線路１２２は同じように増幅器８０と接続されている。書き込み線路１２２上のアクティブレベルは、有効な制御データがデータ線路１２０に印加され、増幅器８０におけるＤ／Ａ変換器３６の図示しないレジスタに引き渡すことのできることを通報する。相応してデータ線路１２０と書き込み線路１２２’は第２の７ビット幅の制御語コンポーネントを増幅器９６の調整入力側９８に伝送するために用いる。
【００４８】
装置が起動するとき、抵抗およびコンデンサから形成されるパワーアップ回路１１６は相応の信号を論理ユニット１１４に出力する。論理ユニットはこれに基づいて１４ビット幅の制御語を、スイッチ構成体１１８のマイクロスイッチから受け取り、上記のように線路１２０，１２０’、１２２，１２２’を介して制御器２０に伝送する。マイクロスイッチで予調整された制御語は、各グラディエントコイルによりクリティカルでない動作を可能にする制御器調整に相当する。
【００４９】
断層写真装置の動作中に、通信接続路１６を介して到来した制御器調整命令がプロセッサ１８によりデコードされ、例えば制御器２０に割り当てられる。制御器調整命令に含まれる制御語はそれぞれ７ビット幅のコンポーネントを、Ｐ制御器分路７０とＩ制御器分路６２の調整のために有する。図８のタイムチャートには、これら２つのコンポーネントがプロセッサ１８から論理ユニット１１４にどのように伝送されるかが示されている。
【００５０】
まずプロセッサ１８は制御器２０に配属されたイネーブル線路１２６を論理"１"にセットする（図８の信号"Enable"）。次に制御語の第１のコンポーネントがデータバス１２４に印加される（信号"Data"）。このデータが安定すると直ちにプロセッサ１８は書き込みパルスを第１の書き込み線路１２８に出力する。この書き込み線路はＰ制御器分路６０に配属されている（信号"Write-P"）。相応してＩ制御器分路６２に配属された第２の制御語コンポーネントの伝送が、データをデータバス１２４に印加し、書き込みパルスを第２の書き込み線路１２８’に形成することによって行われる（信号"Write-I"）。このように論理ユニット１１４に伝送された制御語は上に述べたように制御器２０にさらに伝送される。
【００５１】
制御器２０，２０’は別の論理ユニット（図７には図示せず）を介してプロセッサ１８と接続されている。この論理ユニットはそれぞれ固有のイネーブル線路を有するが、データバス１２４と２つの書き込み線路１２８，１２８’は共通にすべての論理ユニットに導かれている。この構成によってプロセッサ１８では比較的少数の端子しか必要なくなる。すなわち、データバス１２４に対する７つの端子、書き込み線路１２８，１２８’に対する２つの端子、各接続された論理ユニットのイネーブル線路に対してそれぞれ１つの端子である。制御器２０，２０’および２０"の１つにデータ伝送するためにプロセッサ１８は、調整する制御器２０，２０’、２０"に配属された論理ユニットのイネーブル線路だけを制御する。
【００５２】
図９に示されたグラディエント増幅器１２の発展実施例では、制御器２０，２０’、２０"が自立的に（施設制御部１０または操作者の支援なしで）、接続されたグラディエントコイルに対する最適調整に較正することができる。このためにグラディエント増幅器１２は、プロセッサ１８により制御されるパルス発生器１３０を有する。このパルス発生器は、目標値経過の検査シーケンスを種々異なるパルス形状、振幅によって形成することができる。同じようにプロセッサ１８により制御されるスイッチ１３２を介して選択的に、検査シーケンスまたは通常動作シーケンスを制御器２０に配属された比較器５８の目標値入力側７４に印加することができる。ここで動作シーケンスはシステム制御部１０または別の適切な構成群によりデジタルシーケンスデータとしてシーケンスデータ入力側１３４に印加され、Ｄ／Ａ変換器１３６によりアナログ目標値信号に変換される。
【００５３】
比較器５８の制御偏差出力側７８は評価回路１３８に接続されている。この評価回路ではフィードバック信号として用いられる制御偏差信号が整流され、ローパスフィルタを介してろ波される。このように評価された制御偏差はＡ／Ｄ変換器１４０によりデジタル化され、さらなる処理のためにプロセッサ１８に導通される。評価回路１３８は、プロセッサ１８が本来は評価せずに処理する制御偏差信号をリアルタイム処理するには能力が低すぎるときだけ必要である。プロセッサ１８の能力が非常に高ければ、出力側７８を直接Ａ／Ｄ変換器１４０と接続するｋとができ、このようにすればＡ／Ｄ変換器は図２に示した変換器構成群３２にように作用する。
【００５４】
制御器２０の自立較正のためにプロセッサ１８はパルス発生器１３０を作動させ、その信号をスイッチ１３２を介して目標値入力側７４に印加する。次にプロセッサ１８は制御器２０において、Ｐ制御器分路６０の増幅率が非常に小さく、かつＩ制御器分路６２の後調整時間が非常に長くなるように調整する。次にプロセッサ１８はステップごとにＰ成分を高める。ここでは評価される制御偏差（評価回路１３８の出力信号）がまず、制御回路が発振を始めついで評価される制御偏差は再び増大するまで低減される。このようにして、Ｉ成分が緩慢で一定のときに求められた測定データに基づいて、プロセッサ１８はＰ成分に対する増幅値を設定する。この増幅値は"クリティカル"な増幅よりも下にある。
【００５５】
プロセッサ１８は次に最適化されたＰ成分を一定に保持し、Ｉ成分をステップごとに高める（後調整時間を短縮する）。評価される制御偏差はまず再び小さくなり、次に再び上昇する。このことからプロセッサ１８はＩ成分に対する最適調整を検出する。
【００５６】
この較正過程は異なる検査シーケンスで繰り返される。最終結果として求められた制御器調整は施設制御部１０に伝送されるか、またはプロセッサ１８に配属されたデータセットメモリ１４２にファイルされる。後者の場合ではプロセッサ１８は、接続されたグラディエントコイルを交換する際に制御器２０を自動的に再調整する。このためにプロセッサはとりわけコイル形式に関する情報が必要である。この情報はプロセッサ１８に通信接続路１６または付加的な、図９には図示しない線路を介して供給される。
【００５７】
グラディエント増幅器１２の別の制御器２０’、２０"も同じように調整される。これらにはそのために、それぞれ１つの別のスイッチ（図９には図示せず）が配属されている。パルス発生器１３０，評価回路１３８およびＡ／Ｄ変換器１４０は３つの制御器２０，２０’、２０"のすべての調整のために共通に使用される。
【００５８】
ここに説明した較正方法は、図２の回路に基づいた変形実施例ではプロセッサ１８の代わりに施設制御部１０によって実行することもできる。変換器構成群３２，３２’、３２に場合によっては整流器とローパスフィルタを設けることができる。これは施設制御部１０に対して、制御偏差信号のリアルタイム評価による負荷を軽減するためである。
【００５９】
択一的実施例では、制御器２０および／または共通の制御装置はデジタルシグナルプロセッサによって構成することができる。
【図面の簡単な説明】
【図１】本発明のとくに簡単な実施例のブロック回路図である。
【図２】本発明の最適実施例のブロック回路図である。
【図３】制御信号のタイムチャートである。
【図４】デジタルで調整可能な増幅係数を有する増幅器の回路図である。
【図５】デジタルで調整可能な増幅係数を有する増幅器の回路図である。
【図６】制御装置の回路図である。
【図７】本発明の別の実施例におけるグラディエント増幅器のブロック回路図である。
【図８】制御語の伝送経過を示すタイムチャートである。
【図９】別の実施例におけるグラディエント増幅器のブロック回路図である。
【符号の説明】
１０施設制御部
１２グラディエント増幅器
１４データセットメモリ
１６通信接続路
１８プロセッサ
２０，２０’、２０" 制御器
６０Ｐ制御器分路
６２Ｉ制御器分路

Claims

少なくとも１つの制御装置を有し、該制御装置はグラディエントコイルに対する電流の実際値と目標値の間の偏差信号を生成する比較器（５８）と、該偏差信号に応答する制御器（２０，２０’、２０"）を調整量信号の生成のために有する、核スピン断層写真装置用のグラディエント増幅器において、
前記制御装置は、制御器を調整するための１つまたは複数の情報を含んだデジタル制御語に対する制御入力側（２２，２２’、２２"）を有し、
前記デジタル制御語によって、制御装置の現時点の伝達関数が複数または多数の所定の伝達関数から選択される、
ことを特徴とする、核スピン断層写真装置用のグラディエント増幅器。
制御器（２０，２０’、２０"）はＰ制御器分路（６０）とＩ制御器分路（６２）とを有する、請求項１記載のグラディエント増幅器。
制御装置は少なくとも１つの調整可能な増幅器（８０，９６）を有し、
該増幅器の増幅係数は制御装置の伝達関数を制御し、
該増幅係数はデジタル制御語によって調整される、請求項１または２記載のグラディエント増幅器。
デジタル制御語は２進数形式にコード化された少なくとも１つのコンポーネントを有する、請求項１から３までのいずれか１項記載のグラディエント増幅器。
調整可能な増幅器（８０，９６）は少なくとも１つのマルチプルデジタル／アナログ変換器（３６）を有し、
該変換器のデジタル入力側（４０）にはデジタル制御語または当該制御語のコンポーネントが供給される、請求項３または４記載のグラディエント増幅器。
プロセッサ（１８）および／または論理ユニット（１１４）は、通信接続路（１６）を介して受信された制御器調整命令からデジタル制御語を抽出し、少なくとも１つのフィードバック信号に依存して制御装置の伝達関数を選択するように構成されている、請求項１から５までのいずれか１項記載のグラディエント増幅器。
較正装置が設けられており、
該較正装置は各制御器（２０，２０’、２０ " ）の制御特性を表す少なくとも１つのフィードバック信号に依存して制御装置の伝達関数を選択するように構成されている、請求項１から６までのいずれか１項記載のグラディエント増幅器。
較正装置は、処理装置、パルス発生器（１３０）および評価回路（１３８）を有する、請求項７記載のグラディエント増幅器。
少なくとも１つのグラディエントコイルを有し、該グラディエントコイルは請求項１から８までのいずれか１項記載のグラディエント増幅器（１２）を有する形式のものにおいて、
制御装置に供給されるデジタル制御を形成するための制御語形成装置が設けられている、ことを特徴とする核スピン断層写真装置。
制御語形成装置は、グラディエント増幅器（１２）に接続されたグラディエントコイルの形式を識別するための走査装置（２６，２６’、２６"）を有し、デジタル制御語を走査装置（２６，２６’、２６"）の出力値に従って検出する、請求項９記載の核スピン断層写真装置。
較正装置が設けられており、
該較正装置は、グラディエント増幅器（１２）に接続されたグラディエントコイルの特性に従って、制御装置に対してデジタル制御語を検出するように構成されている、請求項９記載の核スピン断層写真装置。
較正装置は、処理装置、並びにフィードバック信号に応答する少なくとも１つの変換器構成群（３２，３２’３２"）を有している、請求項１１記載の核スピン断層写真装置。
較正装置は、まずＰ制御器分路（６０）の調整を定め、次にＩ制御器分路（６２）の調整を、少なくとも１つのフィードバック信号の所望の特性にステップごとに近似することによって定める、請求項２記載のグラディエント増幅器を有する請求項１２記載の核スピン断層写真装置。
制御語形成装置および／または較正装置は、核スピン断層写真装置の中央施設制御部（１０）に配属されている、請求項９から１３までのいずれか１項記載の核スピン断層写真装置。