JP4081627B2 - Game control device - Google Patents

Game control device Download PDF

Info

Publication number
JP4081627B2
JP4081627B2 JP29659798A JP29659798A JP4081627B2 JP 4081627 B2 JP4081627 B2 JP 4081627B2 JP 29659798 A JP29659798 A JP 29659798A JP 29659798 A JP29659798 A JP 29659798A JP 4081627 B2 JP4081627 B2 JP 4081627B2
Authority
JP
Japan
Prior art keywords
board
transmission
main board
pulse signal
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29659798A
Other languages
Japanese (ja)
Other versions
JP2000116921A (en
Inventor
誠 保谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Bussan Co Ltd
Original Assignee
Sanyo Bussan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Bussan Co Ltd filed Critical Sanyo Bussan Co Ltd
Priority to JP29659798A priority Critical patent/JP4081627B2/en
Publication of JP2000116921A publication Critical patent/JP2000116921A/en
Application granted granted Critical
Publication of JP4081627B2 publication Critical patent/JP4081627B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、遊技制御装置に関し、特に、入賞口への遊技球の入賞に応じて遊技内容を制御しつつ送信データを送信する主基板と、伝送路を介してこの主基板から同送信データを受信して対応する処理を実行する副基板とを備えた遊技制御装置に関する。
【0002】
【従来の技術】
いわゆるデジタル式パチンコ遊技機においては、スタートチャッカーに遊技球が入賞すると、液晶表示パネル等の表示器に表示された図柄の変動表示が開始され、大当たりの場合には大当たり図柄が揃って停止し、はずれの場合には大当たり図柄が揃わずして停止する。むろん、大当たり図柄で停止した場合、図柄停止後に電動式入賞口が開放され、入賞に応じて賞球が払い出される。
【0003】
図柄表示にかかる具体的な機構としては、スタートチャッカーに遊技球が入賞すると、主基板がその入賞タイミングに応じて大当たり判定値を取得するとともに、表示器上の図柄を変動表示させるべく所定のコマンドを表示制御基板に送信する。この表示制御基板は、画像データを備えるなどして表示器の表示内容を制御可能であり、主基板からの上記コマンドを受信すると図柄を変動表示させる。そして、主基板は取得した大当たり判定値に基づいて大当たりと判定した場合、図柄を揃えて停止させるべくコマンドを送信し、これを受信した表示制御基板が図柄を揃えて停止させる。他方、はずれと判定した場合には、同様にコマンドを送信することによって図柄を揃えないで停止させる。
【0004】
このように、表示器上の図柄の変動や停止などは主基板から送信されるコマンドによって制御されるが、主基板と表示制御基板等の副基板との間では、主基板側からの一方向通信のみが認められている。このため、主基板側から送信されたコマンドが副基板側で正常に受信されたか否かを判断する場合、一般的にはコマンドデータの末尾にチェックサムデータを付加し、副基板側で同チェックサムデータに基づいてコマンドを正常に受信できたか否かを判断するようにしていた。むろん、チェックサムデータを利用するとしても、主基板側で副基板側のコマンド受信状況を検知するのは困難であることに変わりはない。
【0005】
一方、主基板側で副基板の動作状況を把握しなければならない場合がある。例えば、主基板から副基板に連続的にコマンドを送信する場合などにおいて、本来的には副基板側で各コマンドに対応した動作が行われているか否かを主基板側で判断しつつ順次コマンドを送信しなければならない。しかし、上述したように主基板側から副基板側のコマンド受信状況を検知することは困難であるため、主基板側では副基板側で正常にコマンドが受信されているものとみなして順次コマンドを送信するように構成されている。
【0006】
【発明が解決しようとする課題】
上述した従来の遊技制御装置においては、次のような課題があった。
主基板から副基板にコマンドを連続して送信する場合において、副基板側でコマンドを正常に受信することができずに動作しない場合であっても、主基板側ではその異常を検出できずに順次コマンドを送信し続けてしまう可能性があった。
【0007】
本発明は、上記課題にかんがみてなされたもので、入賞口への遊技球の入賞に応じて遊技内容を制御しつつ送信データを送信する主基板と、伝送路を介してこの主基板から同送信データを受信して対応する処理を実行する副基板とを備える場合において、主基板と副基板の間の通信エラーなどを主基板側で検出してより確実に遊技機の動作を制御することが可能な遊技制御装置の提供を目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するため、請求項1にかかる発明は、入賞口への遊技球の入賞に応じて遊技内容を制御しつつ送信データに対応するパルス信号を送信する主基板と、伝送路を介してこの主基板から同パルス信号を受信して対応する処理を実行する副基板とを備えた遊技制御装置であって、上記副基板は、上記伝送路からの上記パルス信号を入力する信号入力手段を備え、上記主基板は、上記送信データに対応して上記パルス信号を発生させる送信信号発生手段と、上記伝送路に上記パルス信号が供給される際に同伝送路における電圧レベルの変動状態を検出する導通判断手段と、上記検出された電圧レベルの変動状態が上記送信データに対応したものであるかを判断するために、上記電圧レベルの変動状態と上記送信データに対応して発生させたパルス信号とを比較し、上記比較結果に基づいて上記副基板にて上記送信データが正常に受信されたか否かを判断する伝送判定手段とを具備する。
【0009】
上記のように構成した請求項1にかかる発明においては、遊技機に適用されることを前提としており、入賞口に遊技球が入賞すると、主基板がその入賞に応じて遊技内容を制御しつつ、同主基板側の送信信号発生手段が送信データに対応する電気信号を発生して伝送路に供給する。すると、副基板が信号入力手段を介して同伝送路から上記送信データを受信して対応する処理を実行する。このとき、主基板側の導通判断手段が上記伝送路における導通状況を判断し、伝送判定手段がその判断結果と送信データとを比較して副基板にて送信データが受信されたか否かを判断する。
【0010】
例えば、主基板と副基板との間で双方向通信が可能であれば、主基板は副基板にデータを送信した後、同副基板側から「ACK」や「NAK」等のレスポンスを受け取ることが可能であり、副基板側でデータが受信されたか否かを判断することができる。しかし、主基板から副基板への一方向通信のみが可能である場合、直接的には副基板側のデータ受信状況は主基板側では判断し得ないところ、本発明によれば伝送路の導通状況を判断し、その判断結果と送信データを比較することによって副基板側で送信データが受信されたか否かを間接的に判断する。
【0011】
ここにおける送信信号発生手段は、送信信号に対応する電気信号を送信することができればよく、例えば、送信データのビットストリームに対応したパルス信号を発生する場合などがこれに該当する。むろん、かかる場合において、シリアル伝送、パラレル伝送などの伝送形態は任意であり、いずれの伝送形態をも採用しうるものである。また、データの送信単位毎にパリティビットなどのチェックサムビットを付加して送信するようにしてもかまわない。
【0012】
かかる送信信号発生手段によって伝送路に電気信号が供給され、副基板側の信号入力手段が同電気信号を入力すると、同伝送路の導通状況が変化するので、導通判断手段はその導通状況を判断することになる。例えば、主基板および副基板のそれぞれに発光ダイオードとフォトトランジスタとから構成されるフォトカプラを配設する。そして、主基板側の発光ダイオードに上記パルス信号を出力するとともに、同主基板側のフォトトランジスタにてコレクタ端子を所定の抵抗を介してプルアップ接続しつつエミッタ端子を副基板側の発光ダイオードに接続する。
【0013】
すると、出力パルス信号に応じて主基板側のフォトトランジスタにてコレクタ−エミッタ間が導通するため、エミッタ端子から上記出力パルス信号と同一波形のパルス信号が出力され、これに応じて副基板側の発光ダイオードが点滅して同副基板側のフォトトランジスタのコレクタ−エミッタ間が導通する。この副基板側においてもフォトトランジスタのコレクタ端子をプルアップ接続しておけば、エミッタ端子から上記同一波形のパルス信号が取り出されることになり、かかる回路構成をもって信号入力手段を構成する。一方、主基板側のフォトトランジスタが導通すると、同主基板側のプルアップ抵抗とコレクタ端子間の電圧レベルがハイレベルからローレベルに反転するため、導通判断手段としてはその電圧レベルの変化に基づいて導通状況を判断すればよい。
また、別の一例として、一旦、副基板側に導入された電気信号をそのまま主基板側に折り返し、主基板側で同電気信号を検知する構成としてもよい。
【0014】
むろん、前者において伝送判定手段は、実際に発生した電気信号と、上記電圧レベルの変動状況とが一致しているか否かを判断すればよいし、後者において伝送判定手段は、実際に発生した電気信号と、副基板側で折り返して入力される電気信号とが一致しているか否かを判断すればよい。なお、後者の場合、表面上は副基板側から主基板側に電気信号の入力があるが、主基板側からみれば、単に自己の発生した電気信号をそのまま折り返して入力しているのみであり、主基板から副基板への一方向通信であると言える。
【0015】
【発明の効果】
以上説明したように本発明は、主基板から副基板に送信データを送信する場合に、主基板側から同送信データに対応する電気信号を発生して伝送路に供給するとともに、その導通状況と実際の送信データとを比較して副基板にて同送信データが受信されたか否かを判断するようにしたため、例えば主基板側から副基板側への一方向通信に制限されている場合であっても主基板側で通信エラー等を検出することが可能な遊技制御装置を提供することができる。
【0016】
【発明の実施の形態】
以下、図面にもとづいて本発明の実施形態を説明する。
図1は、本発明の一実施形態にかかる遊技制御装置を適用したパチンコ遊技機を正面図により示しており、図2は、同パチンコ遊技機を背面図により示しており、図3は、同パチンコ遊技機の要部にかかる電気的な接続形態を概略ブロック図により示している。
図において、パチンコ遊技機10の正面右下方に設置された操作ハンドル21を回動させると、背面側に設置された遊技球発射機構22の駆動モータ22aが通電される。そして、回動可能に支持されるとともに一側端を打球力調節バネ22bにより牽引された打球杆22cは、この駆動モータ22aの駆動力を利用して所定範囲内で往復動を繰り返し、L字形に屈曲された先端部分にて遊技球を略連続して打球する。なお、操作ハンドル21の回動角に応じて打球力調節バネ22bは伸縮するようになっており、これにより打球力が調節できるようになっている。このようにして概ね連続的に発射される遊技球は、遊技盤30の盤面にて略円弧状に形成された誘導レール31に従って遊技領域32に導出される。
【0017】
遊技領域32の中程にはスタートチャッカー33が配設されており、上記のようにして遊技領域32に導出された遊技球がスタートチャッカー33に入賞すると、所定のスタートチャッカースイッチ33aにてその入賞が検出される。一方、遊技盤30の背面側に設置された主基板40には、CPU40aやROM40bやRAM40cなどが備えられており、スタートチャッカースイッチ33aにて遊技球の入賞が検出されると、CPU40aがその入賞タイミングで所定の乱数を取得してRAM40cに格納する。より具体的には、CPU40aはROM40bやRAM40cを適宜使用しつつ、所定のクロックに基づいて図4などに示す大当たり判定処理を実行しており、スタートチャッカースイッチ33aにて入賞が検出されると割り込みで乱数を取得し、最大で四個までの乱数をRAM40cに格納する。なお、本実施形態における主基板40は基板ボックス41に収容して容易に開放できないようにしてあり、これによって主基板40に対する不正な細工を防止している。
【0018】
上記のようにして取得された乱数がRAM40cに格納されると、CPU40aはステップS110にて検知し、ステップS120でRAM40cに格納された乱数を先入れ先出しの原理に従って取り出すとともに、所定のコマンドデータを液晶表示ユニット34に送信する。この液晶表示ユニット34は、図1および図2に示すように、前面にて遊技盤30の中程にて視認可能に露出する液晶パネル34aを備えるとともに、遊技盤30の背面側に延在してケーブル50の両端に形成されたコネクタ51,51によって主基板40と接続されており、このケーブル50を介して上記コマンドデータが送信される。すると、液晶表示ユニット34に備えられた表示制御基板34bが同コマンドデータを受信し、液晶パネル34aの表示内容を変動させる。具体的には、表示制御基板34bは、所定の画像データを備えており、図1に示すように液晶パネル34aに横並びに三つの図柄を表示させることが可能であり、上記コマンドデータに基づいてかかる図柄を変動表示させる。
【0019】
ステップS130では取り出した乱数に基づいて大当たりか否かを判定し、大当たりと判定した場合には同様にコマンドデータを送出することにより、図柄を揃えて停止させるように表示制御基板34bに指示し、図柄の停止後に電動式入賞口であるアタッカー35を開放するなどの大当たり処理を実行する。他方、ステップS130において大当たりではないと判定した場合、ステップS160にて同様にコマンドデータを送出することにより、図柄を揃えないで停止させるように表示制御基板34bに指示する。そして、図柄の停止後にステップS110に戻り、RAM40cに乱数が格納されていれば同乱数を取り出して同様の処理を繰り返して実行する。
【0020】
ところで、主基板40と表示制御基板34bなどの副基板との間では、主基板40側からの一方向通信しか認められていない。従って、通信時において主基板40は、表示制御基板34b側から「ACK」や「NAK」等のレスポンスを受け取ることができず、主基板40側で同表示制御基板34bがコマンドデータを正常に受信したか否かを判断することは困難である。そこで、本実施形態においては、主基板40と表示制御基板34bとを図5に示すような構成で接続し、これによって両者間の通信エラーなどを主基板40側で検知するようにしてある。
【0021】
同図において、CPU40aは入出力ポート40dを介して上記コマンドデータをパルス信号として出力可能であり、その信号出力路にはフォトカプラ40eを構成する発光ダイオードPD1のアノードを接続するとともに、同発光ダイオードPD1のカソードを抵抗R1を介して接地してある。そして、フォトカプラ40eを構成するフォトトランジスタPT1のコレクタ端子には抵抗R2を介して電圧(+V)を供給するとともに、同抵抗R2とコレクタ端子との間で電線路を分岐させて入出力ポート40dに接続してある。むろん、本実施形態においては、これらの回路構成が全体として送信信号発生手段を構成する。
一方、上記フォトトランジスタPT1のエミッタ端子は、表示制御基板34b側のフォトカプラ34b1を構成する発光ダイオードPD2のアノードに接続してあり、同発光ダイオードPD2のカソード側は共通帰線を利用して接地してある。また、フォトカプラ34b1を構成するフォトトランジスタPT2のコレクタ端子側に抵抗R3を介して電圧(+V)を供給し、エミッタ端子側を入力ポート34b2に接続するとともに、抵抗R4を介してプルダウン接続してある。
【0022】
かかる構成とすることにより、主基板40側の入出力ポート40dを介して上記コマンドデータに対応したパルス信号が出力されると、そのパルス持続期間に限って発光ダイオードPD1に電流が流れて発光し、この発光に応じてフォトトランジスタPT1のコレクタ−エミッタ間に電流が流れる。すると、表示制御基板34b側の発光ダイオードPD2にも電流が流れて発光することになり、この発光に応じてフォトトランジスタPT2のコレクタ−エミッタ間に電流が流れる。従って、表示制御基板34b側の入力ポート34b2には、主基板40側の入出力ポート40dから出力されたパルス信号と同一波形のパルス信号、すなわち、コマンドデータが供給されることになり、CPU34b3が同コマンドデータに基づいてROM34b4やRAM34b5などを適宜使用しつつ、上記のようにして図柄の表示制御を行う。むろん、本実施形態においては、上記のフォトカプラ34b1と、入力ポート34b2が信号入力手段を構成する。
【0023】
フォトトランジスタPT1のコレクタ−エミッタ間が導通して発光ダイオードPD2に電流が流れるとき、同発光ダイオードPD2の電圧降下分を無視すれば、抵抗R2とフォトトランジスタPT1間の電圧レベルがハイレベルからローレベルに反転することになり、入出力ポート40dには出力パルス信号と反対極性のパルス信号が入力される。従って、入力パルス信号と出力パルス信号とが一致しているか否かを検知することにより、コマンドデータが表示制御基板34b側に異常送信されていないか否かを間接的に判断することが可能となる。
【0024】
そこで、CPU40aは、上記大当たり判定処理におけるステップS120,S140,S160にて図6のフローチャートに従ってコマンドデータを送信する。同図において、まずステップS210では所定の送信ポインタに「0」をセットする。より詳しくは、ここで送信しようとするコマンドデータは、図7に示すように複数のバイトデータ(dataN;N=0〜9)で構成されており、送信ポインタを利用して各バイトデータ単位にコマンドデータを送信することを前提としている。むろん、送信ポインタにセットする値は各バイトデータに対応しており、ステップS210の処理は先頭のバイトデータを送信対象データとしていることに他ならない。
【0025】
次なるステップS220では送信ポインタにセットされたバイトデータを送信する。すなわち、入出力ポート40dを介して同バイトデータに対応したパルス信号が出力される。すると、上述したようにフォトカプラ40eの発光ダイオードPD1には同バイトデータに対応するパルス信号に応じて電流が流れてフォトトランジスタPT1のコレクタ−エミッタ間に電流が流れ、入出力ポート40dには出力パルス信号と反対極性のパルス信号が入力される。ステップS230においては、上述したようにして入出力ポート40dからの入力パルス信号に基づいてバイトデータが異常送信されたか否かを判断する。ここで、異常送信ではないと判断した場合には、ステップS240にて送信ポインタにセットされた値に基づいて最後のバイトデータであるか否かを検知し、最後でない場合はステップS250で送信ポインタの値を「1」だけ加算してステップS220に戻り、最後のバイトデータを送信するまで同様の処理を繰り返す。
【0026】
一方、ステップS230にて異常送信であると判断した場合には、通信エラーが発生したものとしてステップS260で所定の通信エラー処理を実行して処理を中断する。むろん、この通信エラー処理としては、各種形態のものを適用可能であって特に限定されない。その一例として、エラー音を発して遊技者に通知するとともに、遊技機10の動作を停止させるなどの処理を適用することができる。
【0027】
このように、本実施形態によれば、コマンドデータ送信時の通信エラーを主基板40側で検知することができるため、通信エラー発生時に主基板40側で遊技機10の動作を強制的に停止させるなどの適切なエラー処理を行うことができ、より確実にパチンコ遊技機の動作を制御することが可能となる。
以上のように、本実施形態においては、主基板40側のCPU40aがROM40bやRAM40cを適宜使用しつつ、入出力ポート40dを介して信号伝送路の電圧レベルに応じた入力パルス信号を検知し、同入力パルス信号と出力パルス信号とを比較することにより、コマンドデータが異常送信されていないか否かを検知しており、これらの回路構成が全体として導通判断手段および伝送判定手段を構成する。
【0028】
ところで、本実施形態においては、コマンドデータをシリアル転送する場合に適用されることを前提としているが、むろん、パラレル転送する場合にも適用可能である。この場合、図8に示すように、主基板40と表示制御基板34bのそれぞれに、バイト幅分に対応して八つのフォトカプラ40e,34b1を配設してバイトデータをパラレル転送すればよい。むろん、パリティビットなどのチェックサムビットを付加する場合には、同チェックサムビット分だけフォトカプラ40e,34b1をさらに増設すればよい。
【0029】
また、本実施形態においては、主基板40側と表示制御基板34b側で一対のフォトカプラ40e,34b1を用いる構成としてあるが、むろん、かかる構成に限られることはなく、適宜変更可能である。例えば、図9に示すものにおいては、入出力ポート40dからのパルス信号出力路に副基板34b側にて発光ダイオードPD2のアノードに接続するとともに、カソード側を共通帰線を利用して主基板側に折り返し、抵抗R5を介して接地する。そして、抵抗R5の前段側にて電線路を分岐させて入出力ポート40dに接続する。ここで、同様に表示制御基板34b側の発光ダイオードPD2の電圧降下分を無視すると、出力パルス信号に同期するように入出力ポート40dにパルス信号が入力されるので、この入力パルス信号を用いてコマンドデータが異常送信されていないか否かを判断すればよい。また、図10に示すように、主基板40側にて入出力ポート40dからのパルス信号出力路に抵抗R6を介在させるとともに、抵抗R6の後段側にて電線路を分岐させて入出力ポート40dに折り返すように接続してもよい。
【0030】
さらに、フォトカプラ40e,34b1のいずれも用いずして構成することも可能である。例えば、図11に示すものにおいては、主基板40側の入出力ポート40dから出力されたコマンドデータを表示制御基板34b側で入力バッファ34b6を経由させて入力ポート34b2に入力する。そして、この入力バッファ34b6と入力ポート34b2の間の電線路を分岐して折り返すように主基板40側の入出力ポート40dに接続する。なお、図11において、入力ポート34b2は共通帰線を利用して主基板40側にて接地してあり、これによって主基板40側とグランドレベルを一致させている。ここにおいてコマンドデータ送信時には、CPU40aが入出力ポート40dを介して出力したコマンドデータと、表示制御基板34b側から折り返して入力されるコマンドデータとを比較し、両者が一致しないと判断される場合に通信エラーと判断する。この場合、表面上は表示制御基板34bから主基板40にデータの入力があることになるが、実質的には両者の間で通信が行われている訳ではなく、主基板40から表示制御基板34b側への一方向通信であることに変わりはない。
【0031】
このように、主基板40にて遊技球の入賞に応じて遊技内容を制御しつつ、所定のコマンドデータを表示制御基板34bに送信して図柄の表示制御を行わせるにあたり、同コマンドデータに応じたパルス信号を発生してフォトカプラ40eの発光ダイオードPD1を点滅させつつ、フォトトランジスタPT1によるセンサ出力を利用して表示制御基板34b側にてフォトカプラ34b1の発光ダイオードPD2を点滅させてコマンドデータを入力するとともに、フォトトランジスタPT1によるセンサ出力に応じて変動する電圧レベルを監視して送信パルス信号と比較することにより、コマンドデータが異常送信されていないか否かを検知するようにしたため、主基板40側から表示制御基板34bへの一方向通信に制限されている場合であっても、主基板40側で通信エラー等を検出することが可能な遊技制御装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態にかかる遊技制御装置を適用したパチンコ遊技機の正面図である。
【図2】同パチンコ遊技機の背面図である。
【図3】同パチンコ遊技機の要部にかかる電気的な接続形態を示す概略ブロック図である。
【図4】同パチンコ遊技機の主基板にて実行される大当たり判定処理の処理手順を示すフローチャートである。
【図5】同主基板と表示制御基板の構成を示す概略回路図である。
【図6】コマンドデータの送信手順を示すフローチャートである。
【図7】コマンドデータが複数のバイトデータによって構成されることを示す説明図である。
【図8】コマンドデータをパラレル転送する場合における主基板と表示制御基板との接続形態を示す概略ブロック図である。
【図9】変形例にかかる遊技制御装置に備えられた主基板と表示制御基板の構成を示す概略回路図である。
【図10】別の変形例にかかる遊技制御装置に備えられた主基板と表示制御基板の構成を示す概略回路図である。
【図11】別の変形例にかかる遊技制御装置に備えられた主基板と表示制御基板の構成を示す概略回路図である。
【符号の説明】
10…パチンコ遊技機
21…操作ハンドル
22…遊技球発射機構
22a…駆動モータ
22b…打球力調節バネ
22c…打球杆
30…遊技盤
31…誘導レール
32…遊技領域
33…スタートチャッカー
33a…スタートチャッカースイッチ
34…液晶表示ユニット
34a…液晶パネル
34b…表示制御基板
34b1…フォトカプラ
34b2…入力ポート
34b3…CPU
34b4…ROM
34b5…RAM
35…アタッカー
40…主基板
40a…CPU
40b…ROM
40c…RAM
40d…入出力ポート
40e…フォトカプラ
41…基板ボックス
50…ケーブル
51…コネクタ
PD1,PD2…発光ダイオード
PT1,PT2…フォトトランジスタ
R1〜R4…抵抗
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a game control device, and in particular, a main board that transmits transmission data while controlling game contents according to winning of a game ball at a winning opening, and the transmission data from the main board via a transmission path. The present invention relates to a game control device including a sub-board that receives and executes a corresponding process.
[0002]
[Prior art]
In a so-called digital pachinko machine, when a game ball wins a start chucker, the display of fluctuation of the symbols displayed on the display device such as a liquid crystal display panel is started. In the case of loss, the jackpot symbols are not aligned and stop. Of course, when stopping at the jackpot symbol, the electric winning opening is opened after the symbol stops, and a prize ball is paid out in accordance with the prize.
[0003]
As a specific mechanism for symbol display, when a game ball wins a start chucker, the main board acquires a jackpot determination value according to the winning timing, and a predetermined command for variably displaying the symbol on the display Is transmitted to the display control board. The display control board can control the display content of the display by providing image data, and when the command from the main board is received, the design is variably displayed. When the main board determines that the jackpot is based on the acquired jackpot determination value, the main board transmits a command to align the symbols and stop them, and the display control board that has received this command aligns and stops the symbols. On the other hand, if it is determined to be out of place, a command is sent in the same manner to stop the symbols without being aligned.
[0004]
In this way, fluctuations or stoppage of symbols on the display are controlled by commands sent from the main board, but there is one direction from the main board side between the main board and the sub board such as the display control board. Only communication is allowed. For this reason, when determining whether or not the command sent from the main board side has been normally received on the sub board side, generally checksum data is added to the end of the command data and the same check is made on the sub board side. Based on the sum data, it is determined whether or not the command has been normally received. Of course, even if the checksum data is used, it is still difficult to detect the command reception status on the sub board side on the main board side.
[0005]
On the other hand, it may be necessary to grasp the operation status of the sub-board on the main board side. For example, when commands are continuously sent from the main board to the sub board, the commands are sequentially executed while the main board side judges whether or not the operation corresponding to each command is performed on the sub board side. Must be sent. However, as described above, since it is difficult to detect the command reception status from the main board side to the sub board side, the main board side regards that the command is normally received on the sub board side, and sequentially executes the commands. Configured to send.
[0006]
[Problems to be solved by the invention]
The conventional game control apparatus described above has the following problems.
In the case of continuously transmitting commands from the main board to the sub board, even if the command cannot be received normally on the sub board side and it does not operate, the main board side cannot detect the abnormality. There was a possibility of continuing to send commands sequentially.
[0007]
The present invention has been made in view of the above problems, and a main board that transmits transmission data while controlling game contents according to the winning of a game ball at a winning opening, and the main board through the transmission path. In the case of providing a sub-board that receives transmission data and executes a corresponding process, a communication error between the main board and the sub-board is detected on the main board side to control the operation of the gaming machine more reliably. An object of the present invention is to provide a game control device that can perform the above-mentioned.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to claim 1 is directed to a main board that transmits a pulse signal corresponding to transmission data while controlling game contents according to winning of a game ball at a winning opening, and a transmission line. And a sub-board for receiving the same pulse signal from the main board and executing a corresponding process, wherein the sub-board inputs the pulse signal from the transmission path. comprising a, the main board includes a transmission signal generating means causes generating the pulse signal corresponding to the transmission data, the variation state of the voltage level at the transmission line when the pulse signal is supplied to the transmission line and conducting determination means detect, in order to change the state of the detected voltage level to determine whether those which correspond to the transmission data generation is in correspondence with the voltage level of the variation state and the transmission data Comparing the pulse signal comprises a transmission determination unit that the transmission data is determined whether or not successfully received at the sub-substrate based on the comparison result.
[0009]
The invention according to claim 1 configured as described above is premised on being applied to a gaming machine, and when a game ball wins a winning opening, the main board controls the game contents according to the winning. The transmission signal generating means on the main board side generates an electrical signal corresponding to the transmission data and supplies it to the transmission line. Then, the sub-board receives the transmission data from the transmission line via the signal input means and executes a corresponding process. At this time, the continuity determination means on the main board side determines the continuity status in the transmission line, and the transmission determination means compares the determination result with the transmission data to determine whether or not the transmission data is received on the sub-board. To do.
[0010]
For example, if two-way communication is possible between the main board and the sub board, the main board sends data to the sub board and then receives a response such as “ACK” or “NAK” from the sub board side. It is possible to determine whether or not data is received on the sub-board side. However, when only one-way communication from the main board to the sub board is possible, the data reception status on the sub board side cannot be determined directly on the main board side. The situation is judged, and the judgment result is compared with the transmission data to indirectly judge whether or not the transmission data is received on the sub-board side.
[0011]
The transmission signal generation means here is only required to be able to transmit an electrical signal corresponding to the transmission signal. For example, this corresponds to a case where a pulse signal corresponding to a bit stream of transmission data is generated. Of course, in such a case, transmission forms such as serial transmission and parallel transmission are arbitrary, and any transmission form can be adopted. Further, a checksum bit such as a parity bit may be added and transmitted for each data transmission unit.
[0012]
When an electric signal is supplied to the transmission line by the transmission signal generating unit and the signal input unit on the sub-board side inputs the electric signal, the conduction state of the transmission line changes. Therefore, the conduction determining unit determines the conduction state. Will do. For example, a photocoupler composed of a light emitting diode and a phototransistor is disposed on each of the main substrate and the sub-substrate. Then, the pulse signal is output to the light emitting diode on the main substrate side, and the emitter terminal is connected to the light emitting diode on the sub substrate side while pulling up the collector terminal via a predetermined resistor in the phototransistor on the main substrate side. Connecting.
[0013]
Then, since the collector-emitter is made conductive in the phototransistor on the main substrate side according to the output pulse signal, a pulse signal having the same waveform as the output pulse signal is output from the emitter terminal, and in response to this, The light emitting diode blinks, and the collector-emitter of the phototransistor on the sub-substrate side becomes conductive. If the collector terminal of the phototransistor is also pulled up on the sub-substrate side, the pulse signal having the same waveform is extracted from the emitter terminal, and the signal input means is configured with such a circuit configuration. On the other hand, when the phototransistor on the main substrate side becomes conductive, the voltage level between the pull-up resistor and the collector terminal on the main substrate side is inverted from the high level to the low level. And determine the continuity.
As another example, the electric signal once introduced to the sub-board side may be folded back to the main board side as it is, and the electric signal may be detected on the main board side.
[0014]
Of course, in the former case, the transmission determination means may determine whether or not the actually generated electric signal matches the voltage level fluctuation state, and in the latter case, the transmission determination means determines whether or not the actually generated electric signal is What is necessary is just to judge whether the signal and the electric signal which is folded and inputted by the sub-board | substrate side correspond. In the latter case, the electrical signal is input from the sub-board side to the main board side on the surface, but when viewed from the main board side, the electric signal generated by itself is simply folded and input. It can be said that this is one-way communication from the main board to the sub-board.
[0015]
【The invention's effect】
As described above, when transmitting transmission data from the main board to the sub board, the present invention generates an electrical signal corresponding to the transmission data from the main board side and supplies it to the transmission line. Compared with actual transmission data, the sub-board determines whether or not the transmission data is received. For example, this is a case where the one-way communication from the main board side to the sub-board side is limited. However, it is possible to provide a game control device that can detect a communication error or the like on the main board side.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a front view of a pachinko gaming machine to which a game control device according to an embodiment of the present invention is applied. FIG. 2 is a rear view of the pachinko gaming machine. The electrical connection form concerning the principal part of a pachinko game machine is shown with the schematic block diagram.
In the figure, when the operation handle 21 installed at the lower right front of the pachinko gaming machine 10 is rotated, the drive motor 22a of the game ball launching mechanism 22 installed on the back side is energized. The striking ball 22c that is supported rotatably and pulled at one end by the striking force adjusting spring 22b repeats reciprocating motion within a predetermined range using the driving force of the driving motor 22a. A game ball is hit substantially continuously at the tip portion bent into a letter shape. The hitting force adjusting spring 22b expands and contracts in accordance with the rotation angle of the operation handle 21, so that the hitting force can be adjusted. In this way, the game balls fired substantially continuously are led to the game area 32 according to the guide rail 31 formed in a substantially arc shape on the surface of the game board 30.
[0017]
A start chucker 33 is arranged in the middle of the game area 32. When the game ball led out to the game area 32 as described above wins the start chucker 33, the winning is performed by a predetermined start chucker switch 33a. Is detected. On the other hand, the main board 40 installed on the back side of the game board 30 is provided with a CPU 40a, a ROM 40b, a RAM 40c, and the like. When the winning of the game ball is detected by the start chucker switch 33a, the CPU 40a receives the prize. A predetermined random number is acquired at the timing and stored in the RAM 40c. More specifically, the CPU 40a executes the jackpot determination process shown in FIG. 4 or the like based on a predetermined clock while appropriately using the ROM 40b and the RAM 40c, and interrupts when a winning is detected by the start chucker switch 33a. The random number is acquired by and a maximum of four random numbers are stored in the RAM 40c. In addition, the main board | substrate 40 in this embodiment is accommodated in the board | substrate box 41, and cannot be opened easily, This prevents the illegal work with respect to the main board | substrate 40.
[0018]
When the random number acquired as described above is stored in the RAM 40c, the CPU 40a detects in step S110, and in step S120, the random number stored in the RAM 40c is extracted according to the first-in first-out principle, and predetermined command data is displayed on the liquid crystal display. Transmit to unit 34. As shown in FIGS. 1 and 2, the liquid crystal display unit 34 includes a liquid crystal panel 34 a that is visibly exposed in the middle of the game board 30 on the front surface, and extends to the back side of the game board 30. Are connected to the main board 40 by connectors 51, 51 formed at both ends of the cable 50, and the command data is transmitted through the cable 50. Then, the display control board 34b provided in the liquid crystal display unit 34 receives the command data and changes the display content of the liquid crystal panel 34a. Specifically, the display control board 34b has predetermined image data, and can display three symbols side by side on the liquid crystal panel 34a as shown in FIG. Such a symbol is variably displayed.
[0019]
In step S130, it is determined whether or not the jackpot is based on the extracted random number, and if it is determined that the jackpot, the command data is sent in the same manner to instruct the display control board 34b to stop the symbols together. After the symbol is stopped, a jackpot process such as opening the attacker 35 which is an electric winning opening is executed. On the other hand, if it is determined in step S130 that the game is not a big hit, command data is similarly sent in step S160 to instruct the display control board 34b to stop without aligning the symbols. Then, after the symbol is stopped, the process returns to step S110. If a random number is stored in the RAM 40c, the random number is extracted and the same process is repeated.
[0020]
By the way, only one-way communication from the main board 40 side is permitted between the main board 40 and the sub-board such as the display control board 34b. Accordingly, during communication, the main board 40 cannot receive a response such as “ACK” or “NAK” from the display control board 34b side, and the display control board 34b normally receives command data on the main board 40 side. It is difficult to determine whether or not it has been done. Therefore, in the present embodiment, the main board 40 and the display control board 34b are connected in a configuration as shown in FIG. 5, thereby detecting a communication error between the two on the main board 40 side.
[0021]
In the figure, a CPU 40a can output the command data as a pulse signal via an input / output port 40d, and an anode of a light emitting diode PD1 constituting a photocoupler 40e is connected to the signal output path of the CPU 40a. The cathode of PD1 is grounded via a resistor R1. Then, a voltage (+ V) is supplied to the collector terminal of the phototransistor PT1 constituting the photocoupler 40e via the resistor R2, and the electric line is branched between the resistor R2 and the collector terminal to input / output port 40d. Is connected to. Of course, in the present embodiment, these circuit configurations as a whole constitute transmission signal generating means.
On the other hand, the emitter terminal of the phototransistor PT1 is connected to the anode of the light emitting diode PD2 constituting the photocoupler 34b1 on the display control board 34b side, and the cathode side of the light emitting diode PD2 is grounded using a common return line. It is. Further, a voltage (+ V) is supplied to the collector terminal side of the phototransistor PT2 constituting the photocoupler 34b1 through the resistor R3, the emitter terminal side is connected to the input port 34b2, and the pull-down connection is made through the resistor R4. is there.
[0022]
With this configuration, when a pulse signal corresponding to the command data is output via the input / output port 40d on the main board 40 side, a current flows through the light emitting diode PD1 only during the pulse duration, and light is emitted. In response to this light emission, a current flows between the collector and emitter of the phototransistor PT1. Then, a current also flows through the light emitting diode PD2 on the display control board 34b side to emit light, and a current flows between the collector and emitter of the phototransistor PT2 in accordance with this light emission. Therefore, a pulse signal having the same waveform as the pulse signal output from the input / output port 40d on the main board 40 side, that is, command data, is supplied to the input port 34b2 on the display control board 34b side. Based on the command data, the ROM 34b4, the RAM 34b5, etc. are used as appropriate, and the symbol display control is performed as described above. Of course, in the present embodiment, the photocoupler 34b1 and the input port 34b2 constitute a signal input means.
[0023]
When the collector-emitter of the phototransistor PT1 conducts and current flows through the light emitting diode PD2, if the voltage drop of the light emitting diode PD2 is ignored, the voltage level between the resistor R2 and the phototransistor PT1 is changed from the high level to the low level. Therefore, a pulse signal having a polarity opposite to that of the output pulse signal is input to the input / output port 40d. Therefore, it is possible to indirectly determine whether or not the command data is abnormally transmitted to the display control board 34b side by detecting whether or not the input pulse signal and the output pulse signal match. Become.
[0024]
Therefore, the CPU 40a transmits command data according to the flowchart of FIG. 6 in steps S120, S140, and S160 in the jackpot determination process. In the figure, first, in step S210, "0" is set to a predetermined transmission pointer. More specifically, the command data to be transmitted here is composed of a plurality of byte data (dataN; N = 0 to 9) as shown in FIG. 7, and each byte data unit is transmitted using a transmission pointer. It is assumed that command data is transmitted. Of course, the value set in the transmission pointer corresponds to each byte data, and the processing of step S210 is nothing but the first byte data as the transmission target data.
[0025]
In the next step S220, the byte data set in the transmission pointer is transmitted. That is, a pulse signal corresponding to the byte data is output via the input / output port 40d. Then, as described above, a current flows in the light emitting diode PD1 of the photocoupler 40e in accordance with the pulse signal corresponding to the byte data, a current flows between the collector and the emitter of the phototransistor PT1, and an output is output to the input / output port 40d. A pulse signal having a polarity opposite to that of the pulse signal is input. In step S230, as described above, it is determined whether the byte data is abnormally transmitted based on the input pulse signal from the input / output port 40d. If it is determined that the transmission is not abnormal, it is detected whether or not it is the last byte data based on the value set in the transmission pointer in step S240. If not, the transmission pointer is determined in step S250. Is incremented by “1”, the process returns to step S220, and the same processing is repeated until the last byte data is transmitted.
[0026]
On the other hand, if it is determined in step S230 that the transmission is abnormal, it is determined that a communication error has occurred, a predetermined communication error process is executed in step S260, and the process is interrupted. Of course, various forms of communication error processing can be applied and are not particularly limited. As an example, a process such as generating an error sound and notifying the player and stopping the operation of the gaming machine 10 can be applied.
[0027]
Thus, according to the present embodiment, a communication error at the time of command data transmission can be detected on the main board 40 side, so that the operation of the gaming machine 10 is forcibly stopped on the main board 40 side when a communication error occurs. Therefore, it is possible to perform appropriate error processing such as causing the pachinko gaming machine to operate more reliably.
As described above, in the present embodiment, the CPU 40a on the main board 40 side detects the input pulse signal according to the voltage level of the signal transmission path through the input / output port 40d while appropriately using the ROM 40b and the RAM 40c. By comparing the input pulse signal and the output pulse signal, it is detected whether or not command data is transmitted abnormally, and these circuit configurations constitute a continuity determination means and a transmission determination means as a whole.
[0028]
By the way, in the present embodiment, it is assumed that the command data is serially transferred, but it is of course applicable to parallel transfer. In this case, as shown in FIG. 8, eight photocouplers 40e and 34b1 may be arranged on the main board 40 and the display control board 34b corresponding to the byte width to transfer byte data in parallel. Of course, when adding checksum bits such as parity bits, the photocouplers 40e and 34b1 need only be additionally provided by the checksum bits.
[0029]
In the present embodiment, the pair of photocouplers 40e and 34b1 is used on the main substrate 40 side and the display control substrate 34b side. However, the present invention is not limited to this configuration and can be changed as appropriate. For example, in the case shown in FIG. 9, the pulse signal output path from the input / output port 40d is connected to the anode of the light emitting diode PD2 on the sub-board 34b side, and the cathode side is connected to the main board side using a common return line. And is grounded through a resistor R5. Then, the electric wire is branched on the upstream side of the resistor R5 and connected to the input / output port 40d. Here, similarly, if the voltage drop of the light emitting diode PD2 on the display control board 34b side is ignored, a pulse signal is input to the input / output port 40d in synchronization with the output pulse signal, so this input pulse signal is used. It may be determined whether command data is not abnormally transmitted. Further, as shown in FIG. 10, a resistor R6 is interposed in the pulse signal output path from the input / output port 40d on the main board 40 side, and the electric line is branched on the downstream side of the resistor R6 to input / output port 40d. You may connect so that it may return.
[0030]
Furthermore, it is possible to configure without using any of the photocouplers 40e and 34b1. For example, in the example shown in FIG. 11, command data output from the input / output port 40d on the main board 40 side is input to the input port 34b2 via the input buffer 34b6 on the display control board 34b side. And it connects with the input / output port 40d by the side of the main board | substrate 40 so that the electric wire path between this input buffer 34b6 and the input port 34b2 may be branched and turned. In FIG. 11, the input port 34b2 is grounded on the main board 40 side by using a common return line, and thereby the ground level is matched with the main board 40 side. Here, when command data is transmitted, the command data output from the CPU 40a via the input / output port 40d is compared with the command data input from the display control board 34b, and it is determined that the two do not match. Judged as a communication error. In this case, data is input from the display control board 34b to the main board 40 on the surface, but communication is not actually performed between the two, and the main board 40 to the display control board. There is no change in the one-way communication to the 34b side.
[0031]
As described above, when controlling the game content according to the winning of the game ball on the main board 40 and transmitting the predetermined command data to the display control board 34b to perform the display control of the symbols, The command signal is generated by blinking the light emitting diode PD2 of the photocoupler 34b1 on the display control board 34b side using the sensor output of the phototransistor PT1 while blinking the light emitting diode PD1 of the photocoupler 40e by generating the pulse signal. In addition to monitoring the voltage level that fluctuates according to the sensor output from the phototransistor PT1 and comparing it with the transmission pulse signal, it is detected whether or not command data is abnormally transmitted. This is a case where communication is restricted to one-way communication from the 40 side to the display control board 34b. Also, it is possible to provide a game control device capable of detecting a communication error or the like in the main substrate 40 side.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine to which a game control device according to an embodiment of the present invention is applied.
FIG. 2 is a rear view of the pachinko gaming machine.
FIG. 3 is a schematic block diagram showing an electrical connection form according to the main part of the pachinko gaming machine.
FIG. 4 is a flowchart showing a processing procedure of jackpot determination processing executed on the main board of the pachinko gaming machine.
FIG. 5 is a schematic circuit diagram showing configurations of the main board and a display control board.
FIG. 6 is a flowchart showing a command data transmission procedure;
FIG. 7 is an explanatory diagram showing that command data is composed of a plurality of byte data.
FIG. 8 is a schematic block diagram showing a connection form between a main board and a display control board when command data is transferred in parallel.
FIG. 9 is a schematic circuit diagram showing a configuration of a main board and a display control board provided in a game control device according to a modified example.
FIG. 10 is a schematic circuit diagram showing a configuration of a main board and a display control board provided in a game control apparatus according to another modified example.
FIG. 11 is a schematic circuit diagram showing a configuration of a main board and a display control board provided in a game control apparatus according to another modified example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Pachinko machine 21 ... Operation handle 22 ... Game ball launch mechanism 22a ... Drive motor 22b ... Hitting ball adjusting spring 22c ... Hitting ball 30 ... Game board 31 ... Guide rail 32 ... Game area 33 ... Start chucker 33a ... Start chucker Switch 34 ... Liquid crystal display unit 34a ... Liquid crystal panel 34b ... Display control board 34b1 ... Photocoupler 34b2 ... Input port 34b3 ... CPU
34b4 ... ROM
34b5 ... RAM
35 ... Attacker 40 ... Main board 40a ... CPU
40b ... ROM
40c ... RAM
40d ... I / O port 40e ... Photocoupler 41 ... Substrate box 50 ... Cable 51 ... Connectors PD1, PD2 ... Light emitting diodes PT1, PT2 ... Phototransistors R1-R4 ... Resistors

Claims (1)

入賞口への遊技球の入賞に応じて遊技内容を制御しつつ送信データに対応するパルス信号を送信する主基板と、伝送路を介してこの主基板から同パルス信号を受信して対応する処理を実行する副基板とを備えた遊技制御装置であって、
上記副基板は、
上記伝送路からの上記パルス信号を入力する信号入力手段を備え、
上記主基板は、
上記送信データに対応して上記パルス信号を発生させる送信信号発生手段と、
上記伝送路に上記パルス信号が供給される際に同伝送路における電圧レベルの変動状態を検出する導通判断手段と、
上記検出された電圧レベルの変動状態が上記送信データに対応したものであるかを判断するために上記電圧レベルの変動状態と上記送信データに対応して発生させたパルス信号とを比較し、上記比較結果に基づいて上記副基板にて上記送信データが正常に受信されたか否かを判断する伝送判定手段とを具備することを特徴とする遊技制御装置。
A main board that transmits the pulse signal corresponding to the transmission data while controlling the game content according to the winning of the game ball to the winning opening, and the corresponding processing by receiving the pulse signal from the main board through the transmission path A game control device comprising a sub-board for executing
The sub-board is
Comprising signal input means for inputting the pulse signal from the transmission line;
The main board is
A transmission signal generating means causes generating the pulse signal corresponding to the transmission data,
Continuity determining means for detecting a fluctuation state of a voltage level in the transmission line when the pulse signal is supplied to the transmission line;
In order to determine whether or not the detected voltage level fluctuation state corresponds to the transmission data, the voltage level fluctuation state is compared with a pulse signal generated corresponding to the transmission data, and A game control apparatus comprising: a transmission determination unit that determines whether or not the transmission data is normally received by the sub-board based on a comparison result .
JP29659798A 1998-10-19 1998-10-19 Game control device Expired - Fee Related JP4081627B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29659798A JP4081627B2 (en) 1998-10-19 1998-10-19 Game control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29659798A JP4081627B2 (en) 1998-10-19 1998-10-19 Game control device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007237361A Division JP4561797B2 (en) 2007-09-13 2007-09-13 Game machine

Publications (2)

Publication Number Publication Date
JP2000116921A JP2000116921A (en) 2000-04-25
JP4081627B2 true JP4081627B2 (en) 2008-04-30

Family

ID=17835619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29659798A Expired - Fee Related JP4081627B2 (en) 1998-10-19 1998-10-19 Game control device

Country Status (1)

Country Link
JP (1) JP4081627B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002000850A (en) * 2000-06-19 2002-01-08 Heiwa Corp Game machine
JP2002143512A (en) * 2000-11-07 2002-05-21 Heiwa Corp Game machine and information processing system for game machine
JP3913617B2 (en) * 2002-06-18 2007-05-09 京楽産業.株式会社 Pachinko machine
JP4869684B2 (en) * 2005-11-17 2012-02-08 株式会社大一商会 Game machine and main control board thereof
JP2008142483A (en) * 2006-12-13 2008-06-26 Olympia:Kk Game machine, fraud detecting method in game machine, and program
JP5810373B2 (en) * 2014-06-23 2015-11-11 株式会社大一商会 Game machine

Also Published As

Publication number Publication date
JP2000116921A (en) 2000-04-25

Similar Documents

Publication Publication Date Title
JP5275700B2 (en) Game machine
JP5572821B2 (en) Game machine
JP4081627B2 (en) Game control device
JP2011010744A (en) Game machine
JP2010115560A (en) Game controller
JP2002202334A (en) Method for inspecting continuity and game machine using the same
JP5651858B2 (en) Game machine
JP4561797B2 (en) Game machine
JP2012148179A (en) Game control device
JP3802733B2 (en) Game machine
JP5604709B2 (en) Game machine
JP2000148303A (en) Electronic equipment that can connect external equipment
JP2000300816A (en) Control device of pachinko game machine
JP2019061402A (en) Electronic apparatus, communication control method and program
JP4223343B2 (en) Control data transmitter / receiver for gaming machine
JP2688762B2 (en) Pachinko machine control device
JP5906232B2 (en) Game machine
JP2011067425A (en) Game machine
JP2747020B2 (en) Auxiliary adapter for pachinko game machines
JP2011067433A (en) Game machine
JP3756082B2 (en) Combination gaming machine
JP5568731B2 (en) Game machine
JP2802760B2 (en) Connector disconnection detection circuit
JP2002119746A (en) Controller for game machine
JP2828147B2 (en) Communication device between island controller and game media rental machine in game island

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070718

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees