JP4074758B2 - Processing method of semiconductor wafer - Google Patents

Processing method of semiconductor wafer Download PDF

Info

Publication number
JP4074758B2
JP4074758B2 JP2001368158A JP2001368158A JP4074758B2 JP 4074758 B2 JP4074758 B2 JP 4074758B2 JP 2001368158 A JP2001368158 A JP 2001368158A JP 2001368158 A JP2001368158 A JP 2001368158A JP 4074758 B2 JP4074758 B2 JP 4074758B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
support substrate
mounting
grinding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001368158A
Other languages
Japanese (ja)
Other versions
JP2003077869A (en
JP2003077869A5 (en
Inventor
雅俊 南條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2001368158A priority Critical patent/JP4074758B2/en
Priority to US10/252,359 priority patent/US6869830B2/en
Priority to SG200205769A priority patent/SG120887A1/en
Priority to TW91122042A priority patent/TW579540B/en
Priority to KR1020020059055A priority patent/KR100816641B1/en
Priority to DE60210910T priority patent/DE60210910T2/en
Priority to EP02025405A priority patent/EP1316992B1/en
Priority to CNB021548978A priority patent/CN1263088C/en
Publication of JP2003077869A publication Critical patent/JP2003077869A/en
Publication of JP2003077869A5 publication Critical patent/JP2003077869A5/ja
Application granted granted Critical
Publication of JP4074758B2 publication Critical patent/JP4074758B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、表面には格子状に配列されたストリートによって区画された多数の矩形領域が配列されており、矩形領域の各々には半導体回路が施されている半導体ウエーハの加工方法、及びかかる加工方法に使用される支持基板に関する。
【0002】
当業者には周知の如く、半導体デバイスの製造においては、半導体ウエーハの表面に、格子状に配列されたストリートによって多数の矩形領域を区画し、かかる矩形領域の各々に半導体回路を施している。そして、半導体ウエーハの裏面を研削してその厚さを低減せしめると共に、ストリートに沿って半導体ウエーハを切削し、矩形領域を個々に分離して半導体チップを形成している。
【0003】
通常、半導体ウエーハの裏面に研削手段を作用せしめて半導体ウエーハの厚さを所要値まで低減し、しかる後に半導体ウエーハの表面から切削手段を作用せしめて半導体ウエーハをストリートに沿って切削し、これによって矩形領域を個々に分離している。半導体ウエーハをストリートに沿って切削する際には、切削の後も個々に分離された矩形領域を一体として搬送、洗浄等の処理を施すことができるようになすために、中央部に装着開口を有するフレームに装着テープを介して装着している。更に詳しくは、装着開口を跨がって延びるテープをフレームに装着すると共に、装着開口内において半導体ウエーハの裏面を装着テープに貼着せしめ、かくしてフレームに半導体ウエーハを装着している。次いで、個々に分離された矩形領域即ち半導体チップをピックアップして所要場所に搬送する。
【0004】
近時においては、最初に、半導体ウエーハの表面から切削手段を作用せしめてストリートに沿って所要深さの溝を形成し、しかる後に半導体ウエーハの裏面に研削手段を作用せしめて半導体ウエーハの厚さを低減せしめ、かくして上記溝の存在に起因して矩形領域の各々が分離せしめられるようになす、ことも実施されている。この場合にも、個々に分離された矩形領域を一体として搬送、洗浄等の処理を施すことができるようになすために、半導体ウエーハの裏面を研削する際には、中央部に装着開口を有するフレームに装着テープを介して装着している。更に詳しくは、装着開口を跨がって延びるテープをフレームに装着すると共に、装着開口内において半導体ウエーハの表面を装着テープに貼着せしめ、かくしてフレームに半導体ウエーハを装着している。次いで、個々に分離された矩形領域即ち半導体チップをピックアップして所要場所に搬送する。
【0005】
【発明が解決しようとする課題】
著しく小型且つ軽量の半導体チップを形成するために、近時においては、半導体ウエーハの裏面を研削して半導体ウエーハの厚さを著しく薄くする、例えば150μm 以下、殊に50μm 以下、にすることが望まれることが少なくない。然るに、例えばシリコン製である半導体ウエーハの厚さを著しく薄くせしめると、半導体ウエーハの剛性が著しく小さくなり、損傷せしめることなく研削することが困難であると共に、研削された半導体ウエーハを所要速度で搬送することも著しく困難になる。研削の際に半導体ウエーハが損傷せしめられるのを防止ためには、半導体ウエーハの表面に保護基板乃至保護テープを貼着した状態で、半導体ウエーハの裏面に研削手段を作用せしめて半導体ウエーハの研削を遂行すればよい。しかしながら、半導体ウエーハの表面に保護基板乃至保護テープを貼着した場合、半導体ウエーハの裏面研削工程の後に遂行される処理工程、例えばストリートに沿った切削或いは個々に分離された矩形領域のピックアップ等においては、半導体ウエーハにその表面から直接的にアクセスすることが必要であるが、かようなアクセスが保護基板乃至保護テープによって妨害されてしまう。
【0006】
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、半導体ウエーハの裏面研削によって半導体ウエーハの厚さを著しく薄くせしめる場合にも、半導体ウエーハを損傷せしめることなく裏面研削を遂行することができ、半導体ウエーハを充分容易に所要とおりに搬送することができ、そして更にウエーハの裏面研削の後に半導体ウエーハの表面に自由にアクセスすることが可能である、新規且つ改良された半導体ウエーハ加工方法を提供することである。
【0008】
【課題を解決するための手段】
本発明によれば、上記主たる技術的課題を達成する半導体ウエーハ加工方法として、表面には格子状に配列されたストリートによって区画された多数の矩形領域が配設されており、該矩形領域の各々には半導体回路が施されている半導体ウエーハの加工方法にして、
低剛性層に複数の高剛性層を積層し且つ各層を粘着剤を介して相互に貼着して構成された支持基板の該低剛性層側に該半導体ウエーハの表面を貼着せしめて該支持基板上に該半導体ウエーハを装着する装着工程と、
該半導体ウエーハの表面を該支持基板を介してチャック手段上に吸着し、該半導体ウエーハの裏面に研削手段を作用せしめて該半導体ウエーハの裏面を研削して該半導体ウエーハの厚さを低減せしめる研削工程と、
中央部に装着開口を有するフレームに、該装着開口を跨がって延びる装着テープを装着すると共に、該半導体ウエーハの裏面を該装着テープに貼着せしめて該フレームの該装着開口内に該半導体ウエーハを装着し、次いで該半導体ウエーハの表面から該支持基盤の該複数の高剛性層と該低剛性層とを各層毎に順次に離脱せしめる移し替え工程と
含む、ことを特徴とする半導体ウエーハ加工方法が提供される。
【0009】
該高剛性層はポリエチレンテレフタレートシート又はポリエチレンテレフタレートフィルムから構成され、該低剛性層はポリオレフィンシート又はポリオレフィンフィルムから構成されているのが好適である。好ましくは、該支持基板は半導体ウエーハよりも大きく、該支持基板の周縁は半導体ウエーハの周縁を越えて1乃至2mm張り出している。
【0014】
【発明の実施の形態】
以下、添付図面を参照して、本発明の半導体加工方法及びこれに使用される支持基板の好適実施形態について、更に詳細に説明する。
【0015】
図1には、本発明の加工方法を適用することができる半導体ウエーハの典型例が図示されている。図示の半導体ウエーハ2は、円板形状の一部にオリエンテーションフラットと称される直線縁4を形成した形状であり、その表面には格子状に配列されたストリート6によって多数の矩形領域8が区画されている。矩形領域8の各々には半導体回路が施されている。
【0016】
本発明の加工方法においては装着工程が遂行される。この装着工程においては、図2及び図3に図示する如く、半導体ウエーハ2の表面を支持基板10上に貼着せしめて支持基板10上に半導体ウエーハ2を装着する。支持基板10は、円板形状或いは半導体ウエーハ2の相似形状であって半導体ウエーハ2の直線縁4に対応した直線縁を有する形状でよい。
【0017】
支持基板10は半導体ウエーハ2よりも若干大きく、支持基板10の周縁は半導体ウエーハ2の周縁を越えて張り出しているのが好適である。支持基板10の周縁の、半導体ウエーハ2の周縁を越えて張り出す張出長さは1乃至2mm程度でよい。支持基板10が円板形状で半導体ウエーハ2には直線縁4が形成されている場合には、直線縁4を除く部分では支持基板10の周縁が半導体ウエーハ2の周縁を越えて1乃至2mm張り出し、直線縁4の部分においては支持基板10の周縁の張り出し長さが1乃至2mmよりも大きくなるのが好適である(本明細書において、支持基板10の周縁の張り出し長さは、半導体ウエーハ2が直線縁4を有する場合には、半導体ウエーハ2の直線縁以外の部分における支持基板10の周縁の張り出し長さを意味する)。半導体ウエーハ2の加工においては、複数個の半導体ウエーハ2をカセット(図示していない)に収容、更に詳しくはカセットの側壁に上下方向に間隔をおいて形成されている複数個の収容溝の各々に半導体ウエーハ2を収容して搬送することが少なくないが、半導体ウエーハ2が著しく薄い(例えば50μm以下)場合、半導体ウエーハ2の周縁を収容溝の底面等に当接せしめると、半導体ウエーハ2が損傷されてしまう虞が少なくない。然るに、半導体ウエーハ2を装着した支持基板10の周縁が半導体ウエーハ2の周縁を越えて張り出している場合には、半導体ウエーハ2の周縁が収容溝の底面等に直接的に当接することが確実に防止され、半導体ウエーハ2の損傷が防止される。一方、支持基板10過剰に大きくその周縁が過剰に張り出してしまうと、半導体ウエーハ2を載置した支持基板10を標準寸法のカセットの収容溝に収容することができなくなってしまう。更に、支持基板10が半導体ウエーハ2よりも若干大きく、その周縁が半導体ウエーハ2の周縁を越えて張り出している場合には、その理由は必ずしも明確ではないが本発明者等の経験によれば、後述するとおりにして半導体ウエーハ2の裏面を研削する際に半導体ウエーハ2の周縁にチッピングが発生する確立が激減し、そしてまた後述するとおりにして支持基10から半導体ウエーハ2を離脱せしめる際の離脱操作が相当容易になる。
【0018】
支持基板10は、剛性が比較的小さい低剛性層に複数の合成が比較的高い高剛性層を積層し且つ各層を粘着剤を介して相互貼着して構成されたものであり、半導体ウエーハ2は低剛性層側に貼着されていることが重要である。図示の実施形態においては、支持基板10は最上位に位置する低剛性層12とその下方に積層されている3層の高剛性層14とから構成されている。低剛性層12はポリオレフィンシート又はポリオレフィンフィルムでよく、高剛性層14はポリエチレンテレフタレートシート又はポリエチレンテレフタレートフィルムでよい。粘着剤は紫外線を照射することによって硬化せしめられて粘着性が消失乃至低下する紫外線硬化型、或いは加熱することによって硬化せしめられて粘着性が消失乃至低下する加熱硬化型粘着剤であるのが好都合である。低剛性層12の上面にも紫外線硬化型或いは熱硬化型であるのが好都合である粘着剤が塗布されており、かかる粘着剤によって半導体ウエーハ2の表面が低剛性層12の上面に貼着される。かくして、半導体ウエーハ2はその表面を下方に向けた状態で、換言すればその裏面を上方に向けた状態で支持基板10上に装着される。
【0019】
次に、研削工程が遂行される。図4を参照して説明すると、研削工程においては、多孔性チャック板を含むチャック手段16が使用されている。このチャック手段16は、支持基板10の外径より幾分大きい外径を有しており、支持基板10及びその上面に装着された半導体ウエーハ2がチャック手段16上に載置される。チャック手段16は真空源に連通せしめられ、これによってチャック手段16上に支持基板10を介して半導体ウエーハ2の表面が吸着せしめられる。そして、半導体ウエーハ2の裏面に研削手段18が作用せしめられて半導体ウエーハ2の裏面が研削され、半導体ウエーハ2の厚さが所定値まで低減せしめられる。研削手段18はその下面にダイヤモンド粒子を含有した研削具を有する環状研削工具か構成することができ、半導体ウエーハ2の裏面を研削する際には半導体ウエーハ2を保持したチャック手段16がその中心軸線を中心として回転せしめられると共に研削手段18がその中心軸線を中心として回転せしめられ、そして研削手段18が半導体ウエーハ2の裏面に押圧せしめられる。かような研削工程においては、半導体ウエーハ2の表面に貼着されている支持基板10によって半導体ウエーハ2が補強されている故に、半導体ウエーハ2を破損せしめる等の問題を発生せしめることなく、半導体ウエーハ2を例えば150μm 以下、殊に50μm 以下の厚さまで研削することが可能である。半導体ウエーハ2の裏面の上述したとおりの研削は、例えば株式会社ディスコから商品名「DFG841」として販売されている研削機によって好都合に遂行することができる。かような研削機を使用する場合には、支持基板10上に装着した半導体ウエーハ2をそれ自体は周知のカセット(図示していない)に上下方向に間隔をおいて複数個収容して、研削機に供給することができる。
【0020】
本発明の加工方法においては、研削工程に続いて移し替え工程を遂行することが重要である。図5に図示している移し替え工程においては、最初に、半導体ウエーハ2を装着テープ20を介してフレーム22に装着する。フレーム22は適宜の合成樹脂或いは金属から形成することができる環状部材から構成されており、その中央部には円形の装着開口24が形成されている。装着テープ20は適宜の合成樹脂シート又はフィルムから構成することができ、その片面即ち下面には紫外線硬化型粘着剤或いは熱硬化型粘着剤であるのが好都合である粘着剤が塗布されており、かかる粘着剤によってフレーム22の片面即ち上面に貼着されている。図5(a)に図示する如く、支持基台26(この支持基台26は図4に図示するチャック手段16から或いはこれとは別個の支持部材から構成することができる)上に載置されている半導体ウエーハ2に対して、装着テープ20が貼着されているフレーム22を下降せしめ、フレーム22の装着開口24内に半導体ウエーハ2を位置せしめる。そして、装着テープ20の下面を半導体ウエーハ2の裏面に貼着せしめる。次いで、下方から上方に向かって順次に位置せしめられていた支持基板10、半導体ウエーハ2、フレーム22及び装着テープ20を、上下を反転せしめて下方から上方に向かって順次に装着テープ20、フレーム22、半導体ウエーハ2及び支持基板10が位置する状態にせしめ、適宜の支持基台28上に載置する。そして、支持基板10に紫外線を照射或いは支持基板10を加熱して支持基板10と半導体ウエーハ2の表面との間に存在する粘着剤及び支持基板10の各層間に存在する粘着剤を硬化せしめてそれらの粘着性を消失乃至低下せしめる。次いで、支持基板10を構成している各層、即ち低剛性層12及び3層の高剛性層14を、その片縁部を他縁部に向けて漸次引っ張ることによって順次に剥離せしめる。即ち、図5(b)状態において、最初に最上位の高剛性層14を剥離し、次いで2番目の高剛性層14を剥離し、そして3番目の高剛性層14を剥離し、しかる後に低剛性層12を剥離、かくして半導体ウエーハ2の表面から支持基板10を剥離する。かくして、半導体ウエーハ2はその表面を支持基板10に貼着せしめて支持基板10上に装着した状態から、その裏面を装着テープ20に貼着せしめてフレーム22に装着した状態に変更せしめられる。図6は、装着テープ20を介してフレーム22に装着された半導体ウエーハ2を、その表面を上方に向けた状態で図示している。
【0021】
而して、図示の実施形態において使用されている支持基板10については、次の事実が留意されるべきである。即ち、支持基板10は低剛性層12及び高剛性層14を積層せしめて構成されており、それ故に高剛性層14の剛性自体も比較的小さいとしても、積層体全体としては相当大きな剛性を有する。また、低剛性層12は所謂緩衝材料として半導体ウエーハ2の表面を外力から保護する。従って、図4に図示する様式によって半導体ウエーハ2の裏面を研削する際には、半導体ウエーハ2をその厚さが150μm 以下、殊に50μm 以下、になるまで研削しても、支持基板10によって半導体ウエーハ2が充分に補強されている故に、半導体ウエーハ2に破損を発生せしめることなく充分良好に研削を遂行することができる。一方、半導体ウエーハ2の表面から支持基板10を離脱せしめる際には、支持基板10全体を同時に離脱せしめるのではなくて、3層の高剛性層14を順次に剥離し、しかる後に低剛性層12を剥離することができる。従って、半導体ウエーハ2の表面から支持基板10を離脱する際に、半導体ウエーハ2に過剰な応力を生成せしめることが回避される。加えて、剛性が比較的大きい高剛性層14を剥離する時には、高剛性層14と半導体ウエーハ2の表面との間に介在されている低剛性層12が所謂緩衝材料として機能し、これによっても半導体ウエーハ2に生成される応力が低減される。かくして、半導体ウエーハ2に過剰な応力を生成せしめて半導体ウエーハ2を破損せしめる虞なくして、半導体ウエーハ2の表面から支持基板10を離脱することができる。全体として相当な剛性を有する支持基板10を全体を同時に半導体ウエーハ2の表面から剥離せんとする場合、半導体ウエーハ2に相当な応力が生成させて半導体ウエーハ2が破損されてしまう虞がある。
【0022】
上記移し替え工程が終了すると、半導体ウエーハ2にその表面からアクセスして所要処理を加える処理工程が遂行される。図示の実施形態においては、図7に図示する如く、半導体ウエーハ2の裏面をこれに貼着されている装着テープ20を介してチャック手段30上に吸着し、半導体ウエーハ2の表面に切削手段32を作用せしめて半導体ウエーハ2をストリート6に沿って切削する。チャック手段30は、真空源に連通せしめられて半導体ウエーハ2の裏面を装着テープ20を介して吸引する多孔性チャック板を含んでいる。切削手段32はダイヤモンド砥粒を適宜の結合剤で結合することによって形成することができる薄肉円板形状のブレードから好都合に構成することができる、かような切削手段32をその中心軸線を中心として高速回転せしめながら、チャック手段30と切削手段32とをストリート6に沿って相対的に移動せしめることによって、半導体ウエーハ2のストリート6に沿って切削し、矩形領域8を個々に分離することができる。装着テープ20は切削されることなく維持され、従って矩形領域8を個々に分離しても、各矩形領域8はその裏面が装着テープ20に貼着されてフレーム22に保持され続ける。かような切削工程を遂行した後には、個々に分離した矩形領域8を洗浄した後に個々にピックアップして所要場所に搬送することができる。半導体ウエーハ2の上述したとおりの切削は、例えば株式会社ディスコから商品名「DFD641」として販売されている切削機(ダイサーとも称されている)によって好都合に遂行することができる。かような切削機を使用する場合にも、装着テープ20を介してフレーム22に装着した半導体ウエーハ2をそれ自体は周知のカセット(図示していない)に上下方向に間隔をおいて複数個収容して、切削機に供給することができる。
【0023】
図示の実施形態においては、半導体ウエーハ2の裏面を研削して半導体ウエーハ2の厚さを所定値に低減した後に半導体ウエーハ2をストリート6に沿って切削しているが、所望ならば、図4に図示する研削工程に先立って、半導体ウエーハ2の表面にストリート6に沿って所要深さの溝を刻設することもできる(かかる溝の刻設は図7を参照して説明した切削工程と同様な切削工程によって遂行することができる)。この場合には、図4に図示する研削工程において半導体ウエーハ2の裏面を研削してその厚さを低減せしめると、上記溝の存在に起因して半導体ウエーハ2は個々の矩形領域8に分離される。そして、分離された矩形領域8が支持基板10に装着され続ける。そして、図5を参照して説明したとおりの移し替え工程を遂行すると、個々に分離されている矩形領域8の各々が装着テープ20を介してフレーム22に装着された状態が確立される。かかる場合には移し替え工程の後に遂行される処理工程として、個々に分離されている矩形領域8を個々にピックアップして所要場所(例えば矩形領域8を装着すべき装着台上)に搬送するそれ自体は周知のピックアップ工程を遂行すればよい。
【0024】
【発明の効果】
本発明の半導体ウエーハの加工方法によれば、半導体ウエーハの裏面研削によって半導体ウエーハの厚さを著しく薄くせしめる場合にも、半導体ウエーハを損傷せしめることなく裏面研削を遂行することができ、半導体ウエーハを充分容易に所要とおりに搬送することができ、そして更にウエーハの裏面研削の後に半導体ウエーハの表面に自由にアクセスすることが可能である。
【0025】
また、本発明の半導体支持基板は、半導体ウエーハの表面を貼着する支持基板として好都合に使用することができ、半導体ウエーハの表面から支持基板を離脱せしめる際に半導体ウエーハを損傷せしめてしまうことを充分確実に回避することができる。
【図面の簡単な説明】
【図1】 本発明の加工方法が適用される半導体ウエーハの典型例を示す斜面図。
【図2】 本発明の加工方法における装着工程において支持基板上に半導体ウエーハを装着した状態を示す斜面図。
【図3】 本発明の加工方法における装着工程において支持基板上に半導体ウエーハを装着した状態を示す側面図。
【図4】 本発明の加工方法における研削工程を示す簡略側面図。
【図5】 本発明の加工方法における移し替え工程を示す簡略断面図。
【図6】 本発明の加工方法における移し替え工程の後における、半導体ウエーハが装着テープを介してフレームに装着されている状態を示す斜面図。
【図7】 本発明の加工方法における切削工程(処理工程)示す簡略断面図。
【符号の説明】
2:半導体ウエーハ
6:ストリート
8:矩形領域
10:支持基板
12:低剛性層
14:高剛性層
16:チャック手段
18:研削手段
20:装着テープ
22:フレーム
26:装着開口
30:チャック手段
32:切削手段
[0001]
BACKGROUND OF THE INVENTION
The present invention provides a method for processing a semiconductor wafer in which a large number of rectangular regions partitioned by streets arranged in a lattice pattern are arranged on the surface, and each of the rectangular regions is provided with a semiconductor circuit, and such processing The present invention relates to a support substrate used in the method.
[0002]
As is well known to those skilled in the art, in the manufacture of semiconductor devices, a large number of rectangular areas are defined on the surface of a semiconductor wafer by streets arranged in a lattice pattern, and a semiconductor circuit is applied to each of the rectangular areas. Then, the back surface of the semiconductor wafer is ground to reduce its thickness, and the semiconductor wafer is cut along the streets, and the rectangular regions are individually separated to form semiconductor chips.
[0003]
Usually, the grinding means is applied to the back surface of the semiconductor wafer to reduce the thickness of the semiconductor wafer to a required value, and then the cutting means is applied from the surface of the semiconductor wafer to cut the semiconductor wafer along the street. The rectangular areas are separated individually. When cutting a semiconductor wafer along a street, a mounting opening is provided at the center so that the rectangular regions that have been individually separated can be transported and processed after the cutting. It is attached to the frame it has via the attachment tape. More specifically, a tape extending across the mounting opening is mounted on the frame, and the back surface of the semiconductor wafer is attached to the mounting tape in the mounting opening, thus mounting the semiconductor wafer on the frame. Next, the individually separated rectangular regions, that is, semiconductor chips are picked up and transported to a required place.
[0004]
Recently, first, a cutting means is applied from the surface of the semiconductor wafer to form a groove having a required depth along the street, and then a grinding means is applied to the back surface of the semiconductor wafer to obtain the thickness of the semiconductor wafer. It is also practiced to reduce each of the rectangular areas due to the presence of the grooves. Also in this case, when grinding the back surface of the semiconductor wafer, a mounting opening is provided in the center portion so that the rectangular regions separated individually can be transported and cleaned. It is attached to the frame via attachment tape. More specifically, a tape extending across the mounting opening is mounted on the frame, and the surface of the semiconductor wafer is attached to the mounting tape in the mounting opening, thus mounting the semiconductor wafer on the frame. Next, the individually separated rectangular regions, that is, semiconductor chips are picked up and transported to a required place.
[0005]
[Problems to be solved by the invention]
In order to form extremely small and lightweight semiconductor chips, it is recently desirable to reduce the thickness of the semiconductor wafer by grinding the back surface of the semiconductor wafer, for example, 150 μm or less, especially 50 μm or less. It is not rare that However, if the thickness of a semiconductor wafer made of silicon, for example, is made extremely thin, the rigidity of the semiconductor wafer becomes extremely small, making it difficult to grind without damaging it, and transporting the ground semiconductor wafer at the required speed. It is also extremely difficult to do. In order to prevent the semiconductor wafer from being damaged during grinding, the semiconductor wafer is ground by applying a grinding means to the back surface of the semiconductor wafer with a protective substrate or tape attached to the surface of the semiconductor wafer. You can do it. However, when a protective substrate or a tape is attached to the surface of the semiconductor wafer, in a processing process performed after the back grinding process of the semiconductor wafer, for example, cutting along the street or picking up individually separated rectangular areas However, it is necessary to directly access the semiconductor wafer from its surface, but such access is obstructed by the protective substrate or the protective tape.
[0006]
The present invention has been made in view of the above facts, and the main technical problem thereof is that even when the thickness of the semiconductor wafer is significantly reduced by grinding the back surface of the semiconductor wafer, the back surface grinding is performed without damaging the semiconductor wafer. A new and improved semiconductor that can be carried out, can transport the semiconductor wafer as easily as required, and can also freely access the surface of the semiconductor wafer after backside grinding of the wafer It is to provide a wafer processing method.
[0008]
[Means for Solving the Problems]
According to the present invention, as a semiconductor wafer processing method for achieving the main technical problem, a large number of rectangular regions partitioned by streets arranged in a lattice pattern are arranged on the surface, and each of the rectangular regions is arranged. In the method of processing a semiconductor wafer on which a semiconductor circuit is applied,
A plurality of high-rigidity layers are laminated on a low-rigidity layer, and each layer is adhered to each other via an adhesive, and the surface of the semiconductor wafer is adhered to the low-rigidity layer side of the support substrate. A mounting step of mounting the semiconductor wafer on a substrate;
Grinding to reduce the thickness of the semiconductor wafer by adsorbing the surface of the semiconductor wafer onto the chuck means via the support substrate and grinding the back surface of the semiconductor wafer by applying a grinding means to the back surface of the semiconductor wafer Process,
A mounting tape extending across the mounting opening is mounted on a frame having a mounting opening in the center, and the back surface of the semiconductor wafer is adhered to the mounting tape, and the semiconductor is placed in the mounting opening of the frame. A transfer step of mounting a wafer, and then sequentially separating the plurality of high-rigidity layers and the low-rigidity layer of the support base from the surface of the semiconductor wafer for each layer ;
A semiconductor wafer processing method characterized by comprising:
[0009]
The high-rigidity layer is preferably composed of a polyethylene terephthalate sheet or a polyethylene terephthalate film, and the low-rigidity layer is preferably composed of a polyolefin sheet or a polyolefin film. Preferably, the support substrate is larger than the semiconductor wafer, and the periphery of the support substrate extends by 1 to 2 mm beyond the periphery of the semiconductor wafer.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of a semiconductor processing method of the present invention and a supporting substrate used therewith will be described in more detail with reference to the accompanying drawings.
[0015]
FIG. 1 shows a typical example of a semiconductor wafer to which the processing method of the present invention can be applied. The illustrated semiconductor wafer 2 has a shape in which a straight edge 4 called an orientation flat is formed on a part of a disk shape, and a large number of rectangular regions 8 are defined on the surface by streets 6 arranged in a lattice pattern. Has been. Each rectangular area 8 is provided with a semiconductor circuit.
[0016]
In the processing method of the present invention, a mounting process is performed. In this mounting process, as shown in FIGS. 2 and 3, the surface of the semiconductor wafer 2 is stuck on the support substrate 10 and the semiconductor wafer 2 is mounted on the support substrate 10. The support substrate 10 may have a disk shape or a shape similar to the semiconductor wafer 2 and a straight edge corresponding to the straight edge 4 of the semiconductor wafer 2.
[0017]
The support substrate 10 is slightly larger than the semiconductor wafer 2, and the periphery of the support substrate 10 preferably extends beyond the periphery of the semiconductor wafer 2. The overhanging length of the support substrate 10 that extends beyond the periphery of the semiconductor wafer 2 may be about 1 to 2 mm. When the support substrate 10 is disc-shaped and the semiconductor wafer 2 is formed with the straight edge 4, the periphery of the support substrate 10 extends beyond the periphery of the semiconductor wafer 2 by 1 to 2 mm in the portion excluding the straight edge 4. In addition, it is preferable that the protruding length of the peripheral edge of the support substrate 10 is greater than 1 to 2 mm in the portion of the straight edge 4 (in this specification, the protruding length of the peripheral edge of the support substrate 10 is the semiconductor wafer 2. In the case of having a straight edge 4, it means the protruding length of the peripheral edge of the support substrate 10 in a portion other than the straight edge of the semiconductor wafer 2). In the processing of the semiconductor wafer 2, a plurality of semiconductor wafers 2 are accommodated in a cassette (not shown), and more specifically, each of a plurality of accommodation grooves formed at intervals in the vertical direction on the side wall of the cassette. However, when the semiconductor wafer 2 is extremely thin (for example, 50 μm or less), if the periphery of the semiconductor wafer 2 is brought into contact with the bottom surface of the receiving groove, the semiconductor wafer 2 is There is a high risk of being damaged. However, when the peripheral edge of the support substrate 10 on which the semiconductor wafer 2 is mounted extends beyond the peripheral edge of the semiconductor wafer 2, it is ensured that the peripheral edge of the semiconductor wafer 2 directly contacts the bottom surface of the housing groove. This prevents the semiconductor wafer 2 from being damaged. On the other hand, if the support substrate 10 is excessively large and the peripheral edge thereof excessively protrudes, the support substrate 10 on which the semiconductor wafer 2 is placed cannot be stored in the storage groove of the standard size cassette. Further, when the support substrate 10 is slightly larger than the semiconductor wafer 2 and the periphery of the support substrate 10 extends beyond the periphery of the semiconductor wafer 2, the reason is not necessarily clear, but according to the experiences of the present inventors, chipping on the periphery of the semiconductor wafer 2 is depleted established that occurs when grinding the back surface of the semiconductor wafer 2 to as to be described later, and also from the support base plate 10 and as described below when allowed to leave the semiconductor wafer 2 The disengagement operation becomes much easier.
[0018]
Supporting substrate 10, which stiffness is constituted by sticking to each other and each layer stacked relatively high rigidity layer multiple synthesis smaller low-rigidity layer via an adhesive, a semiconductor wafer It is important that 2 is attached to the low rigidity layer side. In the illustrated embodiment, the support substrate 10 is composed of a low-rigidity layer 12 positioned at the uppermost position and three high-rigidity layers 14 stacked therebelow. The low rigidity layer 12 may be a polyolefin sheet or a polyolefin film, and the high rigidity layer 14 may be a polyethylene terephthalate sheet or a polyethylene terephthalate film. The pressure-sensitive adhesive is preferably an ultraviolet-curing type that is cured by irradiation with ultraviolet rays and loses or decreases its adhesiveness, or a heat-curable adhesive that is cured by heating and loses or decreases its adhesiveness. It is. An adhesive that is preferably an ultraviolet curable type or a thermosetting type is also applied to the upper surface of the low-rigidity layer 12, and the surface of the semiconductor wafer 2 is adhered to the upper surface of the low-rigidity layer 12 by such an adhesive. The Thus, the semiconductor wafer 2 is mounted on the support substrate 10 with its front surface facing downward, in other words, with its back surface facing upward.
[0019]
Next, a grinding process is performed. Referring to FIG. 4, chuck means 16 including a porous chuck plate is used in the grinding process. The chuck means 16 has a somewhat larger outer diameter than the outer diameter of the supporting substrate 10, the semiconductor wafer 2 mounted on the supporting substrate 10 and the upper surface is placed on the chuck means 16. The chuck means 16 is communicated with a vacuum source, whereby the surface of the semiconductor wafer 2 is attracted onto the chuck means 16 via the support substrate 10. Then, the grinding means 18 is applied to the back surface of the semiconductor wafer 2 so that the back surface of the semiconductor wafer 2 is ground, and the thickness of the semiconductor wafer 2 is reduced to a predetermined value. Grinding means 18 may be configured annular grinding tool or found with grinding tool containing diamond particles on its lower surface, chuck means 16 holding the semiconductor wafer 2 when grinding the back surface of the semiconductor wafer 2 its center The grinding means 18 is rotated about its central axis, and the grinding means 18 is pressed against the back surface of the semiconductor wafer 2. In such a grinding process, since the semiconductor wafer 2 is reinforced by the support substrate 10 attached to the surface of the semiconductor wafer 2, the semiconductor wafer 2 can be damaged without causing problems such as damage to the semiconductor wafer 2. 2 can be ground to a thickness of, for example, 150 μm or less, in particular 50 μm or less. Grinding of the back surface of the semiconductor wafer 2 as described above can be conveniently performed by a grinding machine sold under the trade name “DFG841” by DISCO Corporation. When such a grinding machine is used, a plurality of semiconductor wafers 2 mounted on the support substrate 10 are stored in a well-known cassette (not shown) at intervals in the vertical direction for grinding. Can be supplied to the machine.
[0020]
In the processing method of the present invention, it is important to perform a transfer process following the grinding process. In the transfer process illustrated in FIG. 5, first, the semiconductor wafer 2 is mounted on the frame 22 via the mounting tape 20. The frame 22 is composed of an annular member that can be formed from an appropriate synthetic resin or metal, and a circular mounting opening 24 is formed at the center thereof. The mounting tape 20 can be composed of an appropriate synthetic resin sheet or film, and an adhesive that is advantageously an ultraviolet curable adhesive or a thermosetting adhesive is applied to one side, that is, the lower surface thereof, The pressure sensitive adhesive is attached to one side, that is, the upper surface of the frame 22. As shown in FIG. 5 (a), it is placed on a support base 26 (this support base 26 can be constructed from the chuck means 16 shown in FIG. 4 or from a separate support member). The frame 22 on which the mounting tape 20 is adhered is lowered with respect to the semiconductor wafer 2 being placed, and the semiconductor wafer 2 is positioned in the mounting opening 24 of the frame 22. Then, the lower surface of the mounting tape 20 is attached to the back surface of the semiconductor wafer 2. Next, the support substrate 10, the semiconductor wafer 2, the frame 22, and the mounting tape 20 that are sequentially positioned from the bottom to the top are turned upside down, and the mounting tape 20 and the frame 22 are sequentially stacked from the bottom to the top. Then, the semiconductor wafer 2 and the support substrate 10 are positioned and placed on an appropriate support base 28. Then, the support substrate 10 is irradiated with ultraviolet rays or the support substrate 10 is heated to cure the adhesive existing between the support substrate 10 and the surface of the semiconductor wafer 2 and the adhesive existing between the layers of the support substrate 10. The adhesiveness disappears or decreases. Next, the layers constituting the support substrate 10, that is, the low-rigidity layer 12 and the three high-rigidity layers 14 are sequentially peeled by gradually pulling one edge portion toward the other edge portion. That is, in the state of FIG. 5B, the uppermost high-rigidity layer 14 is first peeled off, then the second high-rigidity layer 14 is peeled off, and the third high-rigidity layer 14 is peeled off. The rigid layer 12 is peeled off , and thus the support substrate 10 is peeled from the surface of the semiconductor wafer 2. Thus, the semiconductor wafer 2 can be changed from a state in which the front surface is attached to the support substrate 10 and attached to the support substrate 10 to a state in which the rear surface is attached to the attachment tape 20 and attached to the frame 22. FIG. 6 shows the semiconductor wafer 2 mounted on the frame 22 via the mounting tape 20 with its surface facing upward.
[0021]
Thus, the following facts should be noted for the support substrate 10 used in the illustrated embodiment. That is, the support substrate 10 is configured by laminating the low-rigidity layer 12 and the high-rigidity layer 14. Therefore, even if the rigidity of the high-rigidity layer 14 is relatively small, the entire laminate has a considerable rigidity. . The low-rigidity layer 12 protects the surface of the semiconductor wafer 2 from external force as a so-called buffer material. Therefore, when the back surface of the semiconductor wafer 2 is ground in the manner shown in FIG. 4, even if the semiconductor wafer 2 is ground to a thickness of 150 μm or less, particularly 50 μm or less, the semiconductor is supported by the support substrate 10. Since the wafer 2 is sufficiently reinforced, the semiconductor wafer 2 can be ground sufficiently satisfactorily without causing damage. On the other hand, when the support substrate 10 is detached from the surface of the semiconductor wafer 2, the three high-rigidity layers 14 are sequentially peeled off instead of simultaneously removing the entire support substrate 10, and then the low-rigidity layer 12 is removed. Can be peeled off. Therefore, when the support substrate 10 is detached from the surface of the semiconductor wafer 2, generation of excessive stress on the semiconductor wafer 2 can be avoided. In addition, when the high-rigidity layer 14 having relatively high rigidity is peeled off, the low-rigidity layer 12 interposed between the high-rigidity layer 14 and the surface of the semiconductor wafer 2 functions as a so-called buffer material. The stress generated in the semiconductor wafer 2 is reduced. In this way, the support substrate 10 can be detached from the surface of the semiconductor wafer 2 without generating excessive stress in the semiconductor wafer 2 and damaging the semiconductor wafer 2. When the entire support substrate 10 having a considerable rigidity is peeled off from the surface of the semiconductor wafer 2 at the same time, there is a possibility that a considerable stress is generated in the semiconductor wafer 2 and the semiconductor wafer 2 is damaged.
[0022]
When the transfer process is completed, a process process is performed in which the semiconductor wafer 2 is accessed from its surface and a required process is performed. In the illustrated embodiment, as shown in FIG. 7, the back surface of the semiconductor wafer 2 is adsorbed onto the chuck means 30 via the mounting tape 20 attached thereto, and the cutting means 32 is attached to the surface of the semiconductor wafer 2. Then, the semiconductor wafer 2 is cut along the streets 6. The chuck means 30 includes a porous chuck plate that communicates with a vacuum source and sucks the back surface of the semiconductor wafer 2 through the mounting tape 20. The cutting means 32 can be conveniently constructed from a thin disk-shaped blade that can be formed by bonding diamond abrasive grains with a suitable binder. The cutting means 32 is centered on its central axis. By relatively moving the chuck means 30 and the cutting means 32 along the streets 6 while rotating at high speed, the rectangular regions 8 can be separated individually by cutting along the streets 6 of the semiconductor wafer 2. . The mounting tape 20 is maintained without being cut. Therefore, even if the rectangular regions 8 are separated individually, the back surface of each rectangular region 8 is stuck to the mounting tape 20 and is held by the frame 22. After performing such a cutting process, the individually separated rectangular regions 8 can be washed and then individually picked up and transported to a required place. The cutting of the semiconductor wafer 2 as described above can be conveniently performed by, for example, a cutting machine (also referred to as a dicer) sold by Disco Corporation under the trade name “DFD641”. Even when such a cutting machine is used, a plurality of semiconductor wafers 2 mounted on the frame 22 via the mounting tape 20 are accommodated in a well-known cassette (not shown) in the vertical direction. Then, it can be supplied to a cutting machine.
[0023]
In the illustrated embodiment, the semiconductor wafer 2 is cut along the streets 6 after grinding the back surface of the semiconductor wafer 2 to reduce the thickness of the semiconductor wafer 2 to a predetermined value. Prior to the grinding step shown in FIG. 5, a groove having a required depth can be formed along the street 6 on the surface of the semiconductor wafer 2 (the formation of such a groove is the same as the cutting step described with reference to FIG. 7). Can be accomplished by a similar cutting process). In this case, if the thickness of the semiconductor wafer 2 is reduced by grinding the back surface of the semiconductor wafer 2 in the grinding step shown in FIG. 4, the semiconductor wafer 2 is separated into individual rectangular regions 8 due to the presence of the grooves. The Then, the separated rectangular area 8 is continuously mounted on the support substrate 10. Then, when the transfer process as described with reference to FIG. 5 is performed, a state in which each of the individually separated rectangular regions 8 is attached to the frame 22 via the attachment tape 20 is established. In such a case, as a processing step performed after the transfer step, the individually separated rectangular areas 8 are individually picked up and transported to a required place (for example, on the mounting base on which the rectangular area 8 is to be mounted). What is necessary is just to perform a known pick-up process.
[0024]
【The invention's effect】
According to the semiconductor wafer processing method of the present invention, even when the thickness of the semiconductor wafer is significantly reduced by grinding the back surface of the semiconductor wafer, the back surface grinding can be performed without damaging the semiconductor wafer. It can be transported sufficiently easily as required, and it is also possible to freely access the surface of the semiconductor wafer after backside grinding of the wafer.
[0025]
The semiconductor support substrate of the present invention can be conveniently used as a support substrate for attaching the surface of the semiconductor wafer, and damages the semiconductor wafer when the support substrate is detached from the surface of the semiconductor wafer. It can be avoided reliably.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a typical example of a semiconductor wafer to which a processing method of the present invention is applied .
FIG. 2 is a perspective view showing a state in which a semiconductor wafer is mounted on a support substrate in a mounting step in the processing method of the present invention.
FIG. 3 is a side view showing a state where a semiconductor wafer is mounted on a support substrate in a mounting step in the processing method of the present invention.
FIG. 4 is a simplified side view showing a grinding step in the processing method of the present invention.
FIG. 5 is a simplified cross-sectional view showing a transfer step in the processing method of the present invention.
FIG. 6 is a perspective view showing a state in which the semiconductor wafer is mounted on the frame via the mounting tape after the transfer step in the processing method of the present invention.
FIG. 7 is a simplified cross-sectional view showing a cutting step (processing step) in the processing method of the present invention.
[Explanation of symbols]
2: Semiconductor wafer 6: Street 8: Rectangular area 10: Support substrate 12: Low rigidity layer 14: High rigidity layer 16: Chuck means 18: Grinding means 20: Mounting tape 22: Frame 26: Mounting opening 30: Chuck means 32: Cutting means

Claims (3)

表面には格子状に配列されたストリートによって区画された多数の矩形領域が配設されており、該矩形領域の各々には半導体回路が施されている半導体ウエーハの加工方法にして、
低剛性層に複数の高剛性層を積層し且つ各層を粘着剤を介して相互に貼着して構成された支持基板の該低剛性層側に該半導体ウエーハの表面を貼着せしめて該支持基板上に半導体ウエーハを装着する装着工程と、
半導体ウエーハの表面を該支持基板を介してチャック手段上に吸着し、半導体ウエーハの裏面に研削手段を作用せしめて半導体ウエーハの裏面を研削して該半導体ウエーハの厚さを低減せしめる研削工程と、
中央部に装着開口を有するフレームに、該装着開口を跨がって延びる装着テープを装着すると共に、半導体ウエーハの裏面を該装着テープに貼着せしめて該フレームの該装着開口内に半導体ウエーハを装着し、次いで該半導体ウエーハの表面から該支持基の該複数の高剛性層と該低剛性層とを各層毎に順次に離脱せしめる移し替え工程と、
を含む、ことを特徴とする半導体ウエーハ加工方法。
A large number of rectangular regions partitioned by streets arranged in a lattice pattern are disposed on the surface, and a semiconductor wafer processing method in which a semiconductor circuit is applied to each of the rectangular regions,
A plurality of high-rigidity layers are laminated on a low-rigidity layer, and each layer is adhered to each other via an adhesive, and the surface of the semiconductor wafer is adhered to the low-rigidity layer side of the support substrate. a mounting step of mounting the semiconductor wafer on a substrate,
Grinding said surface of the semiconductor wafer adsorbed on the chuck means through the supporting substrate, allowed to reduce the thickness of the semiconductor wafer to be brought effect the grinding means to the back surface of the semiconductor wafer by grinding the back surface of the semiconductor wafer Process,
A frame having a mounting opening in the center, the semiconductor with mounting a mounting tape extending straddling the said mounting opening, tighten dressing adhered to the back surface of the semiconductor wafer to said mounting tape within said mounting opening of the frame the wafer is mounted, then the sorting process allowed to sequentially separated from the surface of the semiconductor wafer for each layer and the support base plate said plurality of rigid layers of the low stiffness layer,
A method for processing a semiconductor wafer, comprising:
該高剛性層はポリエチレンテレフタレートシート又はポリエチレンテレフタレートフィルムから構成され、該低剛性層はポリオレフィンシート又はポリオレフィンフィルムから構成されている、請求項記載の半導体ウエーハの加工方法。The high stiffness layer is composed of polyethylene terephthalate sheet or a polyethylene terephthalate film, the low stiffness layer is composed of a polyolefin sheet or polyolefin film, method for processing a semiconductor wafer according to claim 1, wherein. 該支持基板は半導体ウエーハよりも大きく、該支持基板の周縁は半導体ウエーハの周縁を越えて1乃至2mm張り出している、請求項1又は2記載の半導体ウエーハの加工方法。  3. The method of processing a semiconductor wafer according to claim 1, wherein the support substrate is larger than the semiconductor wafer, and the periphery of the support substrate extends by 1 to 2 mm beyond the periphery of the semiconductor wafer.
JP2001368158A 2001-06-18 2001-12-03 Processing method of semiconductor wafer Expired - Lifetime JP4074758B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001368158A JP4074758B2 (en) 2001-06-18 2001-12-03 Processing method of semiconductor wafer
US10/252,359 US6869830B2 (en) 2001-12-03 2002-09-24 Method of processing a semiconductor wafer
SG200205769A SG120887A1 (en) 2001-12-03 2002-09-24 Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
TW91122042A TW579540B (en) 2001-06-18 2002-09-25 Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
KR1020020059055A KR100816641B1 (en) 2001-12-03 2002-09-28 Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
DE60210910T DE60210910T2 (en) 2001-12-03 2002-11-14 A method of processing a semiconductor wafer in which a laminated substrate is used as a support for this wafer
EP02025405A EP1316992B1 (en) 2001-12-03 2002-11-14 Method for processing a semiconductor wafer using a laminate substrate as a support for said semiconductor wafer
CNB021548978A CN1263088C (en) 2001-12-03 2002-12-03 Method for processing semi-conductor chip and lining substrate of semi-conductor chip thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001182766 2001-06-18
JP2001-182766 2001-06-18
JP2001368158A JP4074758B2 (en) 2001-06-18 2001-12-03 Processing method of semiconductor wafer

Publications (3)

Publication Number Publication Date
JP2003077869A JP2003077869A (en) 2003-03-14
JP2003077869A5 JP2003077869A5 (en) 2005-06-09
JP4074758B2 true JP4074758B2 (en) 2008-04-09

Family

ID=26617074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001368158A Expired - Lifetime JP4074758B2 (en) 2001-06-18 2001-12-03 Processing method of semiconductor wafer

Country Status (2)

Country Link
JP (1) JP4074758B2 (en)
TW (1) TW579540B (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039114A (en) * 2003-07-17 2005-02-10 Disco Abrasive Syst Ltd Semiconductor wafer shifting device
JP2005086074A (en) * 2003-09-10 2005-03-31 Disco Abrasive Syst Ltd Method for transferring semiconductor wafer
JP5595790B2 (en) * 2010-05-27 2014-09-24 株式会社ディスコ Wafer processing method
TW201351492A (en) * 2012-06-04 2013-12-16 Prec Machinery Res Dev Ct Apparatus and method of cutting wafer bonding film by heated knives
JP6746211B2 (en) * 2016-09-21 2020-08-26 株式会社ディスコ Wafer processing method
JP7075268B2 (en) * 2018-04-12 2022-05-25 株式会社ディスコ Grinding device
JP7201342B2 (en) * 2018-06-06 2023-01-10 株式会社ディスコ Wafer processing method
JP7181020B2 (en) * 2018-07-26 2022-11-30 株式会社ディスコ Wafer processing method
JP7376322B2 (en) 2019-11-06 2023-11-08 株式会社ディスコ Resin sheet fixing device

Also Published As

Publication number Publication date
TW579540B (en) 2004-03-11
JP2003077869A (en) 2003-03-14

Similar Documents

Publication Publication Date Title
JP4731050B2 (en) Processing method of semiconductor wafer
US7348275B2 (en) Processing method for semiconductor wafer
JP4741332B2 (en) Wafer processing method
TW200411755A (en) Method of processing a semiconductor wafer
JPWO2003049164A1 (en) Manufacturing method of semiconductor chip
JP2001035817A (en) Method of dividing wafer and manufacture of semiconductor device
JP4074758B2 (en) Processing method of semiconductor wafer
JP4447206B2 (en) Semiconductor wafer protection unit and semiconductor wafer processing method
KR100816641B1 (en) Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
JP2001093864A (en) Semiconductor wafer fixing jig and method for manufacturing semiconductor device
JP2003077869A5 (en)
JP5197037B2 (en) Wafer processing method for processing a wafer on which bumps are formed
US20100051190A1 (en) Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers
JP2005086074A (en) Method for transferring semiconductor wafer
JP4589201B2 (en) Substrate cutting equipment
JP2013041908A (en) Method of dividing optical device wafer
KR100539271B1 (en) Method for die attaching a chip having a warpage prevention materials
JP2019029543A (en) Wafer grinding method
JP2013219245A (en) Method for manufacturing semiconductor device
JP2002353170A (en) Dividing system, dividing method and dicing device for semiconductor wafer
US20030073264A1 (en) Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion
JP2003197584A (en) Supporting base for thin plate processing work
JP7118536B2 (en) Workpiece cutting method
JP2012039039A (en) Processing method
JP5441579B2 (en) Workpiece support sheet

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4074758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120201

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term