JP2003077869A5 - - Google Patents

Download PDF

Info

Publication number
JP2003077869A5
JP2003077869A5 JP2001368158A JP2001368158A JP2003077869A5 JP 2003077869 A5 JP2003077869 A5 JP 2003077869A5 JP 2001368158 A JP2001368158 A JP 2001368158A JP 2001368158 A JP2001368158 A JP 2001368158A JP 2003077869 A5 JP2003077869 A5 JP 2003077869A5
Authority
JP
Japan
Prior art keywords
semiconductor wafer
support substrate
grinding
cutting
periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001368158A
Other languages
Japanese (ja)
Other versions
JP2003077869A (en
JP4074758B2 (en
Filing date
Publication date
Application filed filed Critical
Priority claimed from JP2001368158A external-priority patent/JP4074758B2/en
Priority to JP2001368158A priority Critical patent/JP4074758B2/en
Priority to SG200205769A priority patent/SG120887A1/en
Priority to US10/252,359 priority patent/US6869830B2/en
Priority to TW91122042A priority patent/TW579540B/en
Priority to KR1020020059055A priority patent/KR100816641B1/en
Priority to EP02025405A priority patent/EP1316992B1/en
Priority to DE60210910T priority patent/DE60210910T2/en
Priority to CNB021548978A priority patent/CN1263088C/en
Publication of JP2003077869A publication Critical patent/JP2003077869A/en
Publication of JP2003077869A5 publication Critical patent/JP2003077869A5/ja
Publication of JP4074758B2 publication Critical patent/JP4074758B2/en
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【0005】
【発明が解決しようとする課題】
著しく小型且つ軽量の半導体チップを形成するために、近時においては、半導体ウエーハの裏面を研削して半導体ウエーハの厚さを著しく薄くする、例えば150μm 以下、殊に50μm 以下、にすることが望まれることが少なくない。然るに、例えばシリコン製である半導体ウエーハの厚さを著しく薄くせしめると、半導体ウエーハの剛性が著しく小さくなり、損傷せしめることなく研削することが困難であると共に、研削された半導体ウエーハを所要速度で搬送することも著しく困難になる。研削の際に半導体ウエーハが損傷せしめられるのを防止ためには、半導体ウエーハの表面に保護基板乃至保護テープを貼着した状態で、半導体ウエーハの裏面に研削手段を作用せしめて半導体ウエーハの研削を遂行すればよい。しかしながら、半導体ウエーハの表面に保護基板乃至保護テープを貼着した場合、半導体ウエーハの裏面研削工程の後に遂行される処理工程、例えばストリートに沿った切削或いは個々に分離された矩形領域のピックアップ等においては、半導体ウエーハにその表面から直接的にアクセスすることが必要であるが、かようなアクセスが保護基板乃至保護テープによって妨害されてしまう。
[0005]
[Problems to be solved by the invention]
In order to form extremely small and lightweight semiconductor chips, it is recently desirable to reduce the thickness of the semiconductor wafer by grinding the back surface of the semiconductor wafer, for example, 150 μm or less, especially 50 μm or less. It is not rare that However, if the thickness of a semiconductor wafer made of silicon, for example, is made extremely thin, the rigidity of the semiconductor wafer becomes extremely small, making it difficult to grind without damaging it, and transporting the ground semiconductor wafer at the required speed. It is also extremely difficult to do. In order to prevent the semiconductor wafer from being damaged during grinding, the semiconductor wafer is ground by applying a grinding means to the back surface of the semiconductor wafer with a protective substrate or tape attached to the surface of the semiconductor wafer. You can do it. However, when a protective substrate or a tape is attached to the surface of the semiconductor wafer, in a processing process performed after the back grinding process of the semiconductor wafer, for example, cutting along the street or picking up individually separated rectangular areas However, it is necessary to directly access the semiconductor wafer from its surface, but such access is obstructed by the protective substrate or the protective tape.

該移し替え工程において、半導体ウエーハの裏面を該装着テープに貼着した後に、半導体ウエーハの表面から該支持基板を離脱せしめるのが好適である。好ましくは、該支持基板は複数個の層を含む積層体から形成されている。積層体は剛性が比較的大きい高剛性層と剛性が比較的小さい低剛性層とを含み、半導体ウエーハの表面は該低剛性層側に貼着されており、半導体ウエーハの表面から該支持基板を離脱せしめる際には、最初に該高剛性層を離脱せしめ、次いで該低剛性層を離脱せしめるのが好ましい。特に、該支持基板は積層された複数の高剛性層を含んでいるのが好適である。該高剛性層はポリエチレンテレフタレートシート又はフィルムから構成し、該低剛性層はポリオレフィンシート又はフィルムから構成することができる。該支持基板は半導体ウエーハよりも大きく、該支持基板の周縁は半導体ウエーハの周縁を越えて1乃至2mm張り出しているのが好適である。好適実施形態においては、該処理工程は、半導体ウエーハの裏面を該装着テープを介してチャック手段上に吸着し、半導体ウエーハの表面から切削手段を作用せしめて半導体ウエーハをストリートに沿って切断する切断工程である。他の好適実施形態においては、該支持基板に装着される半導体ウエーハには、その表面からストリートに沿って所要深さの溝が切削されており、該研削工程において半導体ウエーハを研削すると、半導体ウエーハは多数の矩形領域に分離され、該処理工程は個々に分離されている矩形領域の夫々をピックアップするピックアック工程である。該研削工程において半導体ウエーハの厚さを150μm 以下にせしめることができる。 In the transfer step, it is preferable that the support substrate is detached from the front surface of the semiconductor wafer after the back surface of the semiconductor wafer is attached to the mounting tape. Preferably, the support substrate is formed from a laminate including a plurality of layers. The laminate includes a high-rigidity layer having a relatively high rigidity and a low-rigidity layer having a relatively low rigidity. The surface of the semiconductor wafer is bonded to the low-rigidity layer side, and the support substrate is attached to the surface of the semiconductor wafer. When releasing, it is preferable to first release the high-rigidity layer and then release the low-rigidity layer. In particular, the support substrate preferably includes a plurality of high-rigidity layers stacked. The high-rigidity layer can be composed of a polyethylene terephthalate sheet or film, and the low-rigidity layer can be composed of a polyolefin sheet or film. The support substrate is larger than the semiconductor wafer, and the periphery of the support substrate preferably extends 1 to 2 mm beyond the periphery of the semiconductor wafer. In a preferred embodiment, the treatment step, the back surface of the semiconductor wafer adsorbed on the chuck means through the mounting tape is cut the semiconductor wafer along the streets by allowed acting cutting means from the surface of the semiconductor wafer cut It is a process. In another preferred embodiment, a groove having a required depth is cut along the street from the surface of the semiconductor wafer mounted on the support substrate. When the semiconductor wafer is ground in the grinding step, the semiconductor wafer Is separated into a number of rectangular regions, and the processing step is a pick-up step of picking up each of the rectangular regions that are individually separated. In the grinding step, the thickness of the semiconductor wafer can be reduced to 150 μm or less.

支持基板10は半導体ウエーハ2よりも若干大きく、支持基板10の周縁は半導体ウエーハ2の周縁を越えて張り出しているのが好適である。支持基板10の周縁の、半導体ウエーハ2の周縁を越えて張り出す張出長さは1乃至2mm程度でよい。支持基板10が円板形状で半導体ウエーハ2には直線縁4が形成されている場合には、直線縁4を除く部分では支持基板10の周縁が半導体ウエーハ2の周縁を越えて1乃至2mm張り出し、直線縁4の部分においては支持基板10の周縁の張り出し長さが1乃至2mmよりも大きくなるのが好適である(本明細書において、支持基板10の周縁の張り出し長さは、半導体ウエーハ2が直線縁4を有する場合には、半導体ウエーハ2の直線縁以外の部分における支持基板10の周縁の張り出し長さを意味する)。半導体ウエーハ2の加工においては、複数個の半導体ウエーハ2をカセット(図示していない)に収容、更に詳しくはカセットの側壁に上下方向に間隔をおいて形成されている複数個の収容溝の各々に半導体ウエーハ2を収容して搬送することが少なくないが、半導体ウエーハ2が著しく薄い(例えば50μm以下)場合、半導体ウエーハ2の周縁を収容溝の底面等に当接せしめると、半導体ウエーハ2が損傷されてしまう虞が少なくない。然るに、半導体ウエーハ2を装着した支持基板10の周縁が半導体ウエーハ2の周縁を越えて張り出している場合には、半導体ウエーハ2の周縁が収容溝の底面等に直接的に当接することが確実に防止され、半導体ウエーハ2の損傷が防止される。一方、支持基板10過剰に大きくその周縁が過剰に張り出してしまうと、半導体ウエーハ2を載置した支持基板10を標準寸法のカセットの収容溝に収容することができなくなってしまう。更に、支持基板10が半導体ウエーハ2よりも若干大きく、その周縁が半導体ウエーハ2の周縁を越えて張り出している場合には、その理由は必ずしも明確ではないが本発明者等の経験によれば、後述するとおりにして半導体ウエーハ2の裏面を研削する際に半導体ウエーハ2の周縁にチッピングが発生する確立が激減し、そしてまた後述するとおりにして支持基10から半導体ウエーハ2を離脱せしめる際の離脱操作が相当容易になる。 The support substrate 10 is slightly larger than the semiconductor wafer 2, and the periphery of the support substrate 10 preferably extends beyond the periphery of the semiconductor wafer 2. The overhanging length of the support substrate 10 that extends beyond the periphery of the semiconductor wafer 2 may be about 1 to 2 mm. When the support substrate 10 is disc-shaped and the semiconductor wafer 2 is formed with the straight edge 4, the periphery of the support substrate 10 extends beyond the periphery of the semiconductor wafer 2 by 1 to 2 mm in the portion excluding the straight edge 4. In addition, it is preferable that the protruding length of the peripheral edge of the support substrate 10 is greater than 1 to 2 mm in the portion of the straight edge 4 (in this specification, the protruding length of the peripheral edge of the support substrate 10 is the semiconductor wafer 2. In the case of having a straight edge 4, it means the protruding length of the peripheral edge of the support substrate 10 in a portion other than the straight edge of the semiconductor wafer 2). In the processing of the semiconductor wafer 2, a plurality of semiconductor wafers 2 are accommodated in a cassette (not shown), and more specifically, each of a plurality of accommodation grooves formed at intervals in the vertical direction on the side wall of the cassette. However, when the semiconductor wafer 2 is extremely thin (for example, 50 μm or less), if the periphery of the semiconductor wafer 2 is brought into contact with the bottom surface of the receiving groove, the semiconductor wafer 2 is There is a high risk of being damaged. However, when the peripheral edge of the support substrate 10 on which the semiconductor wafer 2 is mounted extends beyond the peripheral edge of the semiconductor wafer 2, it is ensured that the peripheral edge of the semiconductor wafer 2 directly contacts the bottom surface of the receiving groove. This prevents the semiconductor wafer 2 from being damaged. On the other hand, if the support substrate 10 is excessively large and the peripheral edge thereof excessively protrudes, the support substrate 10 on which the semiconductor wafer 2 is placed cannot be stored in the storage groove of the standard size cassette. Further, when the support substrate 10 is slightly larger than the semiconductor wafer 2 and the periphery of the support substrate 10 extends beyond the periphery of the semiconductor wafer 2, the reason is not necessarily clear, but according to the experiences of the present inventors, chipping on the periphery of the semiconductor wafer 2 is depleted established that occurs when grinding the back surface of the semiconductor wafer 2 to as to be described later, and also from the support base plate 10 and as described below when allowed to leave the semiconductor wafer 2 The disengagement operation becomes much easier.

次に、研削工程が遂行される。図4を参照して説明すると、研削工程においては、多孔性チャック板を含むチャック手段16が使用されている。このチャック手段16は、支持基板10の外径より幾分大きい外径を有しており、支持基板10及びその上面に装着された半導体ウエーハ2がチャック手段16上に載置される。チャック手段16は真空源に連通せしめられ、これによってチャック手段16上に支持基板10を介して半導体ウエーハ2の表面が吸着せしめられる。そして、半導体ウエーハ2の裏面に研削手段18が作用せしめられて半導体ウエーハ2の裏面が研削され、半導体ウエーハ2の厚さが所定値まで低減せしめられる。研削手段18はその下面にダイヤモンド粒子を含有した研削具を有する環状研削工具か構成することができ、半導体ウエーハ2の裏面を研削する際には半導体ウエーハ2を保持したチャック手段16がその中心軸線を中心として回転せしめられると共に研削手段18がその中心軸線を中心として回転せしめられ、そして研削手段18が半導体ウエーハ2の裏面に押圧せしめられる。かような研削工程においては、半導体ウエーハ2の表面に貼着されている支持基板10によって半導体ウエーハ2が補強されている故に、半導体ウエーハ2を破損せしめる等の問題を発生せしめることなく、半導体ウエーハ2を例えば150μm 以下、殊に50μm 以下の厚さまで研削することが可能である。半導体ウエーハ2の裏面の上述したとおりの研削は、例えば株式会社ディスコから商品名「DFG841」として販売されている研削機によって好都合に遂行することができる。かような研削機を使用する場合には、支持基板10上に装着した半導体ウエーハ2をそれ自体は周知のカセット(図示していない)に上下方向に間隔をおいて複数個収容して、研削機に供給することができる。 Next, a grinding process is performed. Referring to FIG. 4, chuck means 16 including a porous chuck plate is used in the grinding process. The chuck means 16 has a somewhat larger outer diameter than the outer diameter of the supporting substrate 10, the semiconductor wafer 2 mounted on the supporting substrate 10 and the upper surface is placed on the chuck means 16. The chuck means 16 is communicated with a vacuum source, whereby the surface of the semiconductor wafer 2 is attracted onto the chuck means 16 via the support substrate 10. Then, the grinding means 18 is applied to the back surface of the semiconductor wafer 2 so that the back surface of the semiconductor wafer 2 is ground, and the thickness of the semiconductor wafer 2 is reduced to a predetermined value. Grinding means 18 may be configured annular grinding tool or found with grinding tool containing diamond particles on its lower surface, chuck means 16 holding the semiconductor wafer 2 when grinding the back surface of the semiconductor wafer 2 its center The grinding means 18 is rotated about its central axis, and the grinding means 18 is pressed against the back surface of the semiconductor wafer 2. In such a grinding process, since the semiconductor wafer 2 is reinforced by the support substrate 10 attached to the surface of the semiconductor wafer 2, the semiconductor wafer 2 can be damaged without causing problems such as damage to the semiconductor wafer 2. 2 can be ground to a thickness of, for example, 150 μm or less, in particular 50 μm or less. Grinding of the back surface of the semiconductor wafer 2 as described above can be conveniently performed by a grinding machine sold under the trade name “DFG841” by DISCO Corporation. When such a grinding machine is used, a plurality of semiconductor wafers 2 mounted on the support substrate 10 are stored in a well-known cassette (not shown) at intervals in the vertical direction for grinding. Can be supplied to the machine.

本発明の加工方法においては、研削工程に続いて移し替え工程を遂行することが重要である。図5に図示している移し替え工程においては、最初に、半導体ウエーハ2を装着テープ20を介してフレーム22に装着する。フレーム22は適宜の合成樹脂或いは金属から形成することができる環状部材から構成されており、その中央部には円形の装着開口24が形成されている。装着テープ20は適宜の合成樹脂シート又はフィルムから構成することができ、その片面即ち下面には紫外線硬化型粘着剤或いは熱硬化型粘着剤であるのが好都合である粘着剤が塗布されており、かかる粘着剤によってフレーム22の片面即ち上面に貼着されている。図5(a)に図示する如く、支持基台26(この支持基台26は図4に図示するチャック手段16から或いはこれとは別個の支持部材から構成することができる)上に載置されている半導体ウエーハ2に対して、装着テープ20が貼着されているフレーム22を下降せしめ、フレーム22の装着開口24内に半導体ウエーハ2を位置せしめる。そして、装着テープ20の下面を半導体ウエーハ2の裏面に貼着せしめる。次いで、下方から上方に向かって順次に位置せしめられていた支持基板10、半導体ウエーハ2、フレーム22及び装着テープ20を、上下を反転せしめて下方から上方に向かって順次に装着テープ20、フレーム22、半導体ウエーハ2及び支持基板10が位置する状態にせしめ、適宜の支持基台28上に載置する。そして、支持基板10に紫外線を照射或いは支持基板10を加熱して支持基板10と半導体ウエーハ2の表面との間に存在する粘着剤及び支持基板10の各層間に存在する粘着剤を硬化せしめてそれらの粘着性を消失乃至低下せしめる。次いで、支持基板10を構成している各層、即ち低剛性層12及び3層の高剛性層14を、その片縁部を他縁部に向けて漸次引っ張ることによって順次に剥離せしめる。即ち、図5(b)状態において、最初に最上位の高剛性層14を剥離し、次いで2番目の高剛性層14を剥離し、そして3番目の高剛性層14を剥離し、しかる後に低剛性層12を剥離、かくして半導体ウエーハ2の表面から支持基板10を剥離する。かくして、半導体ウエーハ2はその表面を支持基板10に貼着せしめて支持基板10上に装着した状態から、その裏面を装着テープ20に貼着せしめてフレーム22に装着した状態に変更せしめられる。図6は、装着テープ20を介してフレーム22に装着された半導体ウエーハ2を、その表面を上方に向けた状態で図示している。 In the processing method of the present invention, it is important to perform a transfer process following the grinding process. In the transfer process illustrated in FIG. 5, first, the semiconductor wafer 2 is mounted on the frame 22 via the mounting tape 20. The frame 22 is composed of an annular member that can be formed from an appropriate synthetic resin or metal, and a circular mounting opening 24 is formed at the center thereof. The mounting tape 20 can be composed of an appropriate synthetic resin sheet or film, and an adhesive that is advantageously an ultraviolet curable adhesive or a thermosetting adhesive is applied to one side, that is, the lower surface thereof, The pressure sensitive adhesive is attached to one side, that is, the upper surface of the frame 22. As shown in FIG. 5 (a), it is placed on a support base 26 (this support base 26 can be constructed from the chuck means 16 shown in FIG. 4 or from a separate support member). The frame 22 on which the mounting tape 20 is adhered is lowered with respect to the semiconductor wafer 2 being placed, and the semiconductor wafer 2 is positioned in the mounting opening 24 of the frame 22. Then, the lower surface of the mounting tape 20 is attached to the back surface of the semiconductor wafer 2. Next, the support substrate 10, the semiconductor wafer 2, the frame 22, and the mounting tape 20 that are sequentially positioned from the bottom to the top are turned upside down, and the mounting tape 20 and the frame 22 are sequentially stacked from the bottom to the top. Then, the semiconductor wafer 2 and the support substrate 10 are positioned and placed on an appropriate support base 28. Then, the support substrate 10 is irradiated with ultraviolet rays or the support substrate 10 is heated to cure the adhesive existing between the support substrate 10 and the surface of the semiconductor wafer 2 and the adhesive existing between the layers of the support substrate 10. The adhesiveness disappears or decreases. Next, the layers constituting the support substrate 10, that is, the low-rigidity layer 12 and the three high-rigidity layers 14 are sequentially peeled by gradually pulling one edge portion toward the other edge portion. That is, in the state of FIG. 5B, the uppermost high-rigidity layer 14 is first peeled off, then the second high-rigidity layer 14 is peeled off, and the third high-rigidity layer 14 is peeled off. The rigid layer 12 is peeled off , and thus the support substrate 10 is peeled from the surface of the semiconductor wafer 2. Thus, the semiconductor wafer 2 can be changed from a state in which the front surface is attached to the support substrate 10 and attached to the support substrate 10 to a state in which the rear surface is attached to the attachment tape 20 and attached to the frame 22. FIG. 6 shows the semiconductor wafer 2 mounted on the frame 22 via the mounting tape 20 with its surface facing upward.

上記移し替え工程が終了すると、半導体ウエーハ2にその表面からアクセスして所要処理を加える処理工程が遂行される。図示の実施形態においては、図7に図示する如く、半導体ウエーハ2の裏面をこれに貼着されている装着テープ20を介してチャック手段30上に吸着し、半導体ウエーハ2の表面に切削手段32を作用せしめて半導体ウエーハ2をストリート6に沿って切削する。チャック手段30は、真空源に連通せしめられて半導体ウエーハ2の裏面を装着テープ20を介して吸引する多孔性チャック板を含んでいる。切削手段32はダイヤモンド砥粒を適宜の結合剤で結合することによって形成することができる薄肉円板形状のブレードから好都合に構成することができる、かような切削手段32をその中心軸線を中心として高速回転せしめながら、チャック手段30と切削手段32とをストリート6に沿って相対的に移動せしめることによって、半導体ウエーハ2のストリート6に沿って切削し、矩形領域8を個々に分離することができる。装着テープ20は切削されることなく維持され、従って矩形領域8を個々に分離しても、各矩形領域8はその裏面が装着テープ20に貼着されてフレーム22に保持され続ける。かような切削工程を遂行した後には、個々に分離した矩形領域8を洗浄した後に個々にピックアップして所要場所に搬送することができる。半導体ウエーハ2の上述したとおりの切削は、例えば株式会社ディスコから商品名「DFD641」として販売されている切削機(ダイサーとも称されている)によって好都合に遂行することができる。かような切削機を使用する場合にも、装着テープ20を介してフレーム22に装着した半導体ウエーハ2をそれ自体は周知のカセット(図示していない)に上下方向に間隔をおいて複数個収容して、切削機に供給することができる。 When the transfer process is completed, a process process is performed in which the semiconductor wafer 2 is accessed from its surface and a required process is performed. In the illustrated embodiment, as shown in FIG. 7, the back surface of the semiconductor wafer 2 is adsorbed onto the chuck means 30 via the mounting tape 20 attached thereto, and the cutting means 32 is attached to the surface of the semiconductor wafer 2. Then, the semiconductor wafer 2 is cut along the streets 6. The chuck means 30 includes a porous chuck plate that communicates with a vacuum source and sucks the back surface of the semiconductor wafer 2 through the mounting tape 20. The cutting means 32 can be conveniently constructed from a thin disk-shaped blade that can be formed by bonding diamond abrasive grains with a suitable binder. The cutting means 32 is centered on its central axis. By relatively moving the chuck means 30 and the cutting means 32 along the streets 6 while rotating at high speed, the rectangular regions 8 can be separated individually by cutting along the streets 6 of the semiconductor wafer 2. . The mounting tape 20 is maintained without being cut. Therefore, even if the rectangular regions 8 are separated individually, the back surface of each rectangular region 8 is stuck to the mounting tape 20 and is held by the frame 22. After performing such a cutting process, the individually separated rectangular regions 8 can be washed and then individually picked up and transported to a required place. The cutting of the semiconductor wafer 2 as described above can be conveniently performed by, for example, a cutting machine (also referred to as a dicer) sold by Disco Corporation under the trade name “DFD641”. Even when such a cutting machine is used, a plurality of semiconductor wafers 2 mounted on the frame 22 via the mounting tape 20 are accommodated in a well-known cassette (not shown) in the vertical direction. Then, it can be supplied to a cutting machine.

【図面の簡単な説明】
【図1】
本発明の加工方法が適用される半導体ウエーハの典型例を示す斜面図。
【図2】
本発明の加工方法における装着工程において支持基板上に半導体ウエーハを装着した状態を示す斜面図。
【図3】
本発明の加工方法における装着工程において支持基板上に半導体ウエーハを装着した状態を示す側面図。
【図4】
本発明の加工方法における研削工程を示す簡略側面図。
【図5】
本発明の加工方法における移し替え工程を示す簡略断面図。
【図6】
本発明の加工方法における移し替え工程の後における、半導体ウエーハが装着テープを介してフレームに装着されている状態を示す斜面図。
【図7】
本発明の加工方法における切削工程(処理工程)示す簡略断面図。
【符号の説明】
2:半導体ウエーハ
6:ストリート
8:矩形領域
10:支持基板
12:低剛性層
14:高剛性層
16:チャック手段
18:研削手段
20:装着テープ
22:フレーム
26:装着開口
30:チャック手段
32:切削手段
[Brief description of the drawings]
[Figure 1]
The slope view which shows the typical example of the semiconductor wafer to which the processing method of this invention is applied .
[Figure 2]
The slope view which shows the state which mounted | wore the support substrate in the mounting process in the processing method of this invention.
[Fig. 3]
The side view which shows the state which mounted | wore the support substrate in the mounting process in the processing method of this invention.
[Fig. 4]
The simplified side view which shows the grinding process in the processing method of this invention.
[Figure 5]
The simplified sectional view showing the transfer process in the processing method of the present invention.
[Fig. 6]
The slope view which shows the state by which the semiconductor wafer is mounted | worn with the mounting tape via the mounting tape after the transfer process in the processing method of this invention.
[Fig. 7]
The simplified sectional view showing the cutting process (processing process) in the processing method of the present invention.
[Explanation of symbols]
2: Semiconductor wafer 6: Street 8: Rectangular area 10: Support substrate 12: Low rigidity layer 14: High rigidity layer 16: Chuck means 18: Grinding means 20: Mounting tape 22: Frame 26: Mounting opening 30: Chuck means 32: Cutting means

Claims (2)

該処理工程は、半導体ウエーハの裏面を該装着テープを介してチャック手段上に吸着し、半導体ウエーハの表面から切削手段を作用せしめて半導体ウエーハをストリートに沿って切断する切断工程である、請求項1から8までのいずれかに記載の半導体ウエーハの加工方法。The treatment step, the back surface of the semiconductor wafer adsorbed on the chuck means through the mounting tape, a cutting step of cutting the semiconductor wafer along the streets by allowed acting cutting means from the surface of the semiconductor wafer, according to claim 9. A method for processing a semiconductor wafer according to any one of 1 to 8. 支持基板の周縁は半導体ウエーハの周縁を越えて1乃至2mm張り出す、請求項16記載の半導体ウエーハの支持基板Periphery of the support substrate protrudes 1 to 2mm beyond the periphery of the semiconductor wafer, the supporting substrate of a semiconductor wafer according to claim 16, wherein.
JP2001368158A 2001-06-18 2001-12-03 Processing method of semiconductor wafer Expired - Lifetime JP4074758B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001368158A JP4074758B2 (en) 2001-06-18 2001-12-03 Processing method of semiconductor wafer
SG200205769A SG120887A1 (en) 2001-12-03 2002-09-24 Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
US10/252,359 US6869830B2 (en) 2001-12-03 2002-09-24 Method of processing a semiconductor wafer
TW91122042A TW579540B (en) 2001-06-18 2002-09-25 Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
KR1020020059055A KR100816641B1 (en) 2001-12-03 2002-09-28 Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
DE60210910T DE60210910T2 (en) 2001-12-03 2002-11-14 A method of processing a semiconductor wafer in which a laminated substrate is used as a support for this wafer
EP02025405A EP1316992B1 (en) 2001-12-03 2002-11-14 Method for processing a semiconductor wafer using a laminate substrate as a support for said semiconductor wafer
CNB021548978A CN1263088C (en) 2001-12-03 2002-12-03 Method for processing semi-conductor chip and lining substrate of semi-conductor chip thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001182766 2001-06-18
JP2001-182766 2001-06-18
JP2001368158A JP4074758B2 (en) 2001-06-18 2001-12-03 Processing method of semiconductor wafer

Publications (3)

Publication Number Publication Date
JP2003077869A JP2003077869A (en) 2003-03-14
JP2003077869A5 true JP2003077869A5 (en) 2005-06-09
JP4074758B2 JP4074758B2 (en) 2008-04-09

Family

ID=26617074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001368158A Expired - Lifetime JP4074758B2 (en) 2001-06-18 2001-12-03 Processing method of semiconductor wafer

Country Status (2)

Country Link
JP (1) JP4074758B2 (en)
TW (1) TW579540B (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039114A (en) * 2003-07-17 2005-02-10 Disco Abrasive Syst Ltd Semiconductor wafer shifting device
JP2005086074A (en) * 2003-09-10 2005-03-31 Disco Abrasive Syst Ltd Method for transferring semiconductor wafer
JP5595790B2 (en) * 2010-05-27 2014-09-24 株式会社ディスコ Wafer processing method
TW201351492A (en) * 2012-06-04 2013-12-16 Prec Machinery Res Dev Ct Apparatus and method of cutting wafer bonding film by heated knives
JP6746211B2 (en) * 2016-09-21 2020-08-26 株式会社ディスコ Wafer processing method
JP7075268B2 (en) * 2018-04-12 2022-05-25 株式会社ディスコ Grinding device
JP7201342B2 (en) * 2018-06-06 2023-01-10 株式会社ディスコ Wafer processing method
JP7181020B2 (en) * 2018-07-26 2022-11-30 株式会社ディスコ Wafer processing method
JP7376322B2 (en) 2019-11-06 2023-11-08 株式会社ディスコ Resin sheet fixing device

Similar Documents

Publication Publication Date Title
JP4731050B2 (en) Processing method of semiconductor wafer
US7705430B2 (en) Semiconductor wafer and processing method for same
US7348275B2 (en) Processing method for semiconductor wafer
JP4741332B2 (en) Wafer processing method
JPWO2003049164A1 (en) Manufacturing method of semiconductor chip
TW200411755A (en) Method of processing a semiconductor wafer
JP5912311B2 (en) Workpiece grinding method
JP4447206B2 (en) Semiconductor wafer protection unit and semiconductor wafer processing method
JP2022075786A (en) Transport device and substrate processing system
JP4074758B2 (en) Processing method of semiconductor wafer
JP2003077869A5 (en)
KR100816641B1 (en) Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
JP2008016658A (en) Holding mechanism of wafer
US20100051190A1 (en) Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers
JP2005086074A (en) Method for transferring semiconductor wafer
JP2007096010A (en) Method of processing wafer
JP6999322B2 (en) Wafer grinding method
JP2013041908A (en) Method of dividing optical device wafer
JP2002353170A (en) Dividing system, dividing method and dicing device for semiconductor wafer
JP2013219245A (en) Method for manufacturing semiconductor device
JP5912310B2 (en) Wafer processing method
JP2003197584A (en) Supporting base for thin plate processing work
JP2007324245A (en) Manufacturing method and transporting container of semiconductor device
JP2012039039A (en) Processing method
JP7118536B2 (en) Workpiece cutting method