JP4073383B2

JP4073383B2 - スキャン伝送ネットワーク間の中継装置

Info

Publication number: JP4073383B2
Application number: JP2003324078A
Authority: JP
Inventors: 洋一高柳
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-09-17
Filing date: 2003-09-17
Publication date: 2008-04-09
Anticipated expiration: 2023-09-17
Also published as: JP2005094289A

Description

本発明は、ネットワークに接続された複数のステーションがデータを共有するスキャン伝送に係り、特に異なるネットワーク伝送系統間でデータを共有するために設けられる中継装置の性能を向上したスキャン伝送ネットワーク間の中継装置に関する。

プラント等の大規模な制御システムは、複数のプログラマブルコントローラやプロセス入出力装置をＬＡＮ（Local Aria Network）等をネットワークで接続し、高速でデータ転送が可能なステーションとして構成されている。

このような複数のステーションは、夫々のステーションがコモンメモリを備え、各ステーションから送出されるデータを高速で、サイクリック伝送(以後、この伝送を、スキャン伝送と言う)し、全ステーションのコモンメモリのデータが同一の内容に更新される。

そして、夫々のステーションは、このコモンメモリを通してネットワークに接続されている全データを共有し、システムを制御している。

このような従来のスキャン伝送システムについて、図４乃至図６を参照して説明する。図４に示すスキャン伝送ネットワークは、コモンメモリ５１ａ乃至５４ａを備えたステーション５１乃至５４を、ネットワーク５で結合して構成している。

コモンメモリ５１ａ乃至５４ａは、各ステーション５１乃至５４のデータエリアが重複しないように、全て同じように予め格納されるアドレスの割り付けが設定されている。

図４は、各ステーション５１乃至５４のコモンメモリ５１ａ乃至５４ａのデータのデータエリアとして、夫々ｂ１１乃至ｂ１４が割り付けられた例を示している。このデータエリアｂ１１乃至Ｂ１４をトーカのブロックとも言う。

次に、このように構成されたスキャン伝送ネットワークの動作について説明する。夫々のステーション５１乃至５４は、データエリアｂ１１乃至ｂ１４の伝送すべきデータのアドレスを付して、ネットワーク５に送出する。

例えば、ステーション５１が、送信権を得るとコモンメモリ５１ａのデータエリアｂ１１のデータをネットワーク５に送出し、この信号がステーション５２乃至５４で受信され、夫々のコモンメモリ５２ａ乃至５４ａ内の同一のデータエリアｂ１に格納される。

このネットワーク５内の送信権は、予めネットワーク５内のいずれかのステーショに割付ておき、このステーションがスキャン伝送の周期と伝送の順位を各ステーションに対して設定し、この順位に従って各ステーションが所定の伝送周期を超えないように送信時間を制御している。

同様にして、各ステーション５２乃至５４は送信権を得ると、自ステーションのデータをネットワーク５に送出し、送信権が全ステーションを一巡すると全てのコモンメモリ５１ａ乃至５４ａのデータは同一の最新データで更新される。

これらの処理をサイクリックに実行することにより、各ステーション５１乃至５４は自ステーションに割り付けられたデータエリアｂ１１乃至ｂ１４にデータを書き込み、各ステーション５１乃至５４はデータエリアｂ１１乃至ｂ１４のデータを読み出すことによって、全ステーション間で同一の伝送周期内で同一のデータの授受が可能となり、ネットワーク５のステーション全体で一つの制御システムを高速で制御することが可能となる。

次に、このスキャン伝送を用いた２つのネットワーク間を接続する従来の構成と動作について図５乃至図６を参照して説明する。図５は、第１のネットワーク５と第２のネットワーク６が、夫々独立したスキャン伝送を行っている。

そして、ネットワーク５にはステーション５１が、ネットワーク６にはステーション６１が接続され、このネットワーク間を中継装置１１で中継し、両ネットワーク５、６の夫々のコモンメモリ５１ａ、６１ａに格納される伝送データを夫々のネットワークで相互に共有できるように構成されている。

通常、夫々のステーション５、６には複数のステーションが接続されているが、図５では、ネットワーク５のステーション５２乃至５４、ネットワーク６のステーション６２乃至６４を省略し、夫々のステーション５２乃至５４、６２乃至６４のコモンメモリのデータエリアb１２乃至ｂ１４、ｂ２２乃至ｂ２４のみを図示している。

このような中継装置１１の詳細構成について図５を参照して説明する。同図において、中継装置１１は、第１のネットワーク５のスキャン伝送データを第１のスキャン伝送メモリ１３ａに書き込み・読み出し制御する第１のスキャン伝送コントローラ１３とその第１のスキャン伝送メモリ１３ａ、同じく第２のネットワーク６のスキャン伝送データを第２のスキャン伝送メモリ１４ａに書き込み・読み出し制御する第２のスキャン伝送コントローラ１４とそのスキャン伝送メモリ１４ａ、及び第１のスキャン伝送メモリと第２のスキャン伝送メモリ１４ａ間の相互の伝送データの転送を制御するＣＰＵ１２とから構成される。

また、２つのネットワーク５、６には、接続されるステーションの数や、２つのネットワークで共有するデータエリアのアドレスが異なるアドレスに割り付けされる場合がある。

そこで、ネットワーク５のコモンメモリ５１ａのデータエリアｂ１１乃至ｂ１４とネットワーク６のコモンメモリ６１ａのデータエリアｂ２１乃至ｂ２４は、データエリアを予め対応付けして、割り付けて設定され、ＣＰＵ１１による相互の転送先が容易に行えるようされている。

この第１及び第２のスキャン伝送メモリ１３ａ、１４ａ間のデータの転送制御動作を図６に示す。転送される伝送データの単位は、夫々のステーション５、６のデータエリアｂ１１乃至ｂ１４のデータエリア（ブロック）とされている。

そして、第１のネットワーク５のデータを第１のスキャンコントローラ５がブロック単位で伝送されたデータを受信し、第１のスキャン伝送メモリ１３ａのメモリエリアｂ１１乃至ｂ１４に書き込む（図６（ａ））。

次に、ＣＰＵ１２は、第１のスキャン伝送コントローラ１３から書き込みが完了したことの通知を受けて、例えば、第１のスキャン伝送メモリ１３ａからメモリエリアｂ１１のデータを読み出し（図６（ｂ））、読み出したメモリエリアｂ１１のデータを、予め定めておいた第２のスキャン伝送メモリエリアｂ２１に書き込む（図６（ｃ））。

第２のスキャン伝送コントローラ１４は、第２のスキャン伝送メモリ１４ａに書き込みが完了したことをＣＰＵ１２から通知される。すると、第２のスキャン伝送コントローラ１４は、この書き込み完了通知を受け、第２のスキャン伝送コントローラ１４の送信権が確立する、次の伝送周期でこのメモリエリア１４ａのデータを第２のネットワーク６に送出する。

このようにして、第１のネットワーク５及び第２のネットワーク５の全てのコモンメモリ５１ａ乃至５４ａと、コモンメモリ６１ａ乃至６４ａにおいて同一のデータが共有される。この場合、中継装置１１による伝送の遅れ時間は、データエリア（ブロック）単位の伝送であるため、伝送データのデータ量の相当する時間だけ遅延される。

このような異なる伝送ネットワーク間のスキャン伝送について、各ステーションでデータを共有する制御システムが知られている（例えば、非特許文献１参照。）。
野島章、笠原郁夫、東芝レヴューＶｏｌ５６Ｎｏ．１０（２００１）、図５「鉄鋼プラント制御システムへの統合コントローラの適用」Ｐ２６、図５

異なる伝送ネットワーク間において、即ちスキャン伝送周期、スキャン伝送データのアドレスが異なるネットワーク間で伝送データを共有する場合、２つのネットワーク間を中継する中継装置によって、伝送データが遅延される問題がある。

前述した非特許文献１に示した鉄鋼プラントの制御システムの場合等においては、ネットワークの各ステーションで使用する制御データの更新は、ミリ秒単位以下の高速な応答が要求される。

特に、スキャン伝送を行っている制御システムのネットワークを更新する場合等においては、旧ネットワークの制御システムと並列運転しながら徐々に更新される場合があるので、旧ネットワークと新ネットワーク間のデータの伝送遅れは中継装置１１の伝送遅れ時間分としてマイクロ秒単位の高速で行うことが求められている。

しかしながら、上述したように従来のネットワーク間のデータ伝送は、送信側の第１のネットワークのデータを第１のスキャン伝送メモリに書き込み、その後第１のスキャン伝送メモリから受信側の第２スキャン伝送メモリに書き込むため、第１のスキャン伝送メモリにバッファリングする時間に相当する伝送遅れが発生する。即ち、スキャン伝送データのデータ量に応じた遅延時間の発生を避けることが出来ない問題がある。

しかしながら、このような異なるネットワーク間の制御データの中継を高速で中継する技術は知られていない。

本発明は上記問題点を解決するためになされたもので、異なるネットワーク間のスキャン伝送データを中継する場合において、両ネットワークの各ステーションが送信するデータを最短の時間で、相互のネットワーク間で共有することが出来るスキャン伝送ネットワーク間の中継装置を提供することを目的とする。

上記目的を達成するために、本発明の請求項１に係るスキャン伝送ネットワーク間の中継装置は、スキャン伝送ネットワーク間に設けられたスキャン伝送データの中継装置であって、前記中継装置は、第１のネットワークにおいてスキャン伝送される第１のスキャン伝送データを当該中継装置内のスキャン伝送メモリとの間で送受信することを制御する第１のスキャン伝送コントローラと、第２のネットワークにおいてスキャン伝送される第２のスキャン伝送データを前記スキャン伝送メモリとの間で送受信することを制御する第２のスキャン伝送コントローラと、前記第１のスキャン伝送データと前記第２のスキャン伝送データとを前記スキャン伝送メモリの所定のアドレスへの書き込みを制御するスキャンデータ転送制御手段とを備え、前記スキャンデータ転送制御手段は、前記第１のスキャン伝送データ及び前記第２のスキャン伝送データを異なるメモリエリアに記憶させるスキャン伝送メモリと、前記第１のスキャン伝送データ及び前記第２のスキャン伝送データの前記スキャン伝送メモリへの書き込みアドレスを生成するアドレス変換回路と、前記第１のスキャン伝送データ及び第２のスキャン伝送データを、前記スキャン伝送メモリに書き込むメモリ制御信号を生成するメモリ制御回路とを備え、前記アドレス変換回路は、前記第１のネットワークで共有する前記第１のスキャンデータの第１のアドレスと前記第２のネットワークで共有する前記第２のスキャンデータの第２のアドレスとを対応するアドレスに相互に変換するアドレス変換テーブルを備え、前記メモリ制御回路は、前記第１のスキャン転送データを、伝送の単位データ毎に前記第１及び前記第２のアドレスに書き込み、その後、連続して前記第２のスキャン転送データを、伝送の単位データ毎に前記第１及び前記第２に書き込むメモリ制御信号を生成し、前記第１及び前記第２のスキャン伝送データを前記スキャン伝送メモリの異なるアドレスに交互に連続して書き込むようにしたことを特徴とする。
上記目的を達成するために、本発明の請求項２に係るスキャン伝送ネットワーク間の中継装置は、スキャン伝送ネットワーク間に設けられたスキャン伝送データの中継装置であって、前記中継装置は、第１のスキャン伝送メモリと、第１のネットワークをスキャン伝送される第１のスキャン伝送データを前記第１のスキャン伝送メモリとの間で送受信することを制御する第１のスキャン伝送コントローラと、第２のスキャン伝送メモリと、第２のネットワークをスキャン伝送される第２のスキャン伝送データを前記第２のスキャン伝送メモリとの間で送受信することを制御する第２のスキャン伝送コントローラと、
前記第１のスキャン伝送メモリ及び前記第２のスキャン伝送メモリへのデータの書き込みを制御するスキャンデータ転送制御回路とを備え、前記スキャンデータ転送制御回路は、前記第１のネットワークで共有する前記第１のスキャンデータの第１のアドレスと前記第２のネットワークで共有する前記第２のスキャンデータの第２のアドレスとを相互に変換するアドレス変換テーブルを備えるアドレス変換回路と、前記第１のスキャン伝送メモリ及び前記第２のスキャン伝送メモリに書き込むメモリ制御信号を生成するメモリ制御回路と
を備え、前記メモリ制御回路は、前記第１のスキャン転送データを、伝送単位データ毎に、前記第１のスキャン伝送メモリと第２のスキャン伝送メモリに交互に連続して書き込み、さらに、連続して前記第２のスキャン転送データを、伝送単位データ毎に、前記第１のスキャン伝送メモリと第２のスキャン伝送メモリに交互に連続して書き込み、前記第１及び前記第２のスキャン伝送データを前記第１のスキャン伝送メモリ及び前記第２のスキャン伝送メモリの対応するアドレスに交互に連続して書き込むようにしたことを特徴とする。

本発明によれば、異なるスキャン伝送ネットワーク間を中継する中継装置のスキャンデータ転送制御手段として、ネットワーク間のコモンメモリの異なるメモリエリアのアドレスを予め設定し、夫々のネットワークのステーションが共有するコモンメモリのデータを格納するスキャン伝送メモリと、このスキャン伝送メモリに対して、スキャン伝送されるデータの最小単位毎に、即ち、ステーション毎のデータエリア（ブロック）のビットまたはワード等のデータの最小単位毎に所定の時間内で書き込みを実行するメモリ制御手段を備えたので、異なるネットワーク間の中継による伝送時間の遅れを最小の時間とすることが可能となる。

また、相互のスキャン伝送速度が異なる場合においても、夫々のネットワークのスキャン伝送速度に影響を与えることなく、相互のコモンメモリが共有するデータが高速で転送できる。

また、中継時間が短縮されることによって、従来のネットワークやステーションを更新する場合において、既存のネットワークの制御性能に影響を与える恐れのない、大規模なネットワークシステムのネットワーク一括更新や、ステーション毎の分割更新が可能となる。

更に、２重化されたネットワークシステムの構築も容易となるので、信頼性のあるシステムの構築が容易に可能となる。

以下、図面を参照して本発明の実施例を説明する。

以下、本発明による実施例１について図１と図２を参照して説明する。図１は、夫々がスキャン伝送ネットワークを構成している第１のネットワーク５と第２のネットワーク６との間に置かれた中継装置１の構成を示すブロック図である。

ここで、第１及び第２のネットワークには、夫々複数のステーションが接続されているが、図１においては、第１のネットワークのステーション５１及びこのコモンメモリ５１a、第２のネットワークのステーション６１及びこのコモンメモリ６１ａを図示し、他のステーションは省略している。

図１において、中継装置１は、第１のネットワークとの第１のスキャン伝送コントローラ３、第２のスキャン伝送コントローラ４及びこれらの間の信号を中継するスキャンデータ転送制御部２とで構成される。

さらに、このスキャンデータ転送制御部２は、各ネットワークが共有するコモンメモリ５１ａ、６１ａのデータを、夫々、独立に格納するスキャン伝送メモリ２３と、このスキャン伝送メモリ２３に第１及び第２のネットワーク上でスキャン伝送されるデータを格納するためのデータエリアのアドレスを指定するアドレス変換回路２１及び書き込みタイミングを制御するメモリ制御回路２２とから構成される。

このアドレス変換回路２１は、第１及び第２のネットワークのコモンメモリ５１ａ、６１ａのデータエリアが異なる場合に、データを書き込み・読出しを実行するデータエリアを対応するネットワークのメモリエリアのアドレスに変換する機能を備えている。

このコモンメモリのデータエリアは、各ステーションのデータ構成や、ステーションの更新を行う場合が発生するので、対応するアドレスを変換テーブルの形式で設定できるように構成しておけば、いずれのネットワークのステーションのデータエリアのアドレスが変更された場合でも容易に対応が可能である。

また、詳細を後述するスキャンデータ伝送メモリ２３へのデータの書き込みタイミングを制御するメモリ制御回路２２は、第１及び第２のネットワーク相互のデータを、確実な伝送遅れ時間で、時分割で転送制御する。

次に、このように構成された中継装置１の詳細設定と動作について、同じく図１と図２を参照して説明する。先ず、スキャン伝送メモリ２３の書き込むメモリ制御信号を生成するメモリ制御回路２２の設定について説明する。

先ず、メモリの制御信号の設定について、図２を参照して説明する。第１のネットワーク５のスキャン伝送データをスキャン伝送メモリ２３に書き込みするメモリ制御信号φ１１Ｗ、φ１２Ｗ（図２（ｅ）、（ｆ））、及び第２のネットワーク６のスキャン伝送データをスキャン伝送メモリ２３に書き込みするメモリ制御信号φ２２Ｗ、φ２１Ｗ（図２（ｇ）、（ｈ）とする。

そして、これらのクロック信号φ１１Ｗ、φ１２Ｗ、及びクロック信号φ２２Ｗ、φ２１Ｗは、同じく図２（ｃ）に示す図基準クロック信号Ｃｋに同期して生成され、且つメモリ制御信号φ１１Ｗ、φ１２Ｗとメモリ制御信号φ２２Ｗ、φ２１Ｗとは、図２（ｄ）に示すネットワーク制御信号Ｃｇによって時系列な信号として、選択・設定される。

更に、基準クロック信号Ｃｋは、両ネットワークのスキャン伝送データの図２（ｉ）に示す単位データ信号の周波数よりも速い、少なくとも２倍以上の周波数として設定しておく。

次に、このように構成されたスキャンデータ制御部２による中継装置１のスキャン伝送データの中継動作について説明する。

例えば、第１のネットワーク５において送信権を得たステーション５１からコモンメモリ５１ａのデータエリアｂ１１に格納しているデータが第１のネットワーク５に送出されたとする（図２（ａ））。

すると、第１のスキャン伝送コントローラ３は、このデータを受信したことをアドレス変換回路２１とメモリ制御回路２２とに通知する。そしてアドレス変換回路２１は、このデータに付随するアドレスを受信し、予め設定された格納先のアドレスに変換する。

メモリ制御回路２２は、ネットワーク制御信号Ｃｇによって、第１のネットワークの制御信号を選択し、メモリ制御信号φ１１Ｗとアドレス変換回路２１で変換された格納先のアドレスとをスキャン伝送メモリ２３に入力して、図２（ｅ）に示すφ１１Ｗの立ち下がりの書き込みタイミング（ｔ１）でスキャン伝送メモリ２３に格納する。

また、図２（ｉ）に示すスキャン伝送データの有効データ期間内において、同一の伝送データをスキャン伝送メモリ２３の第２のネットワークで共有するデータエリアのアドレスに格納する。

この書き込み制御は、ネットワーク制御信号Ｃｇと基準クロック信号Ｃｋとによって、アドレス変換回路２１のスキャン伝送メモリ２３への格納先のアドレスを選択し、図２（ｆ）に示すφ１２の立ち下がりの書き込みタイミングでスキャン伝送メモリ２３に格納する。

即ち、第１のネットワーク５のスキャン伝送データであるコモンメモリ５１ａのデータエリアｂ１１のデータを、スキャン伝送メモリ２３の異なるアドレスに、このデータの最小単位が存在する時間内で書き込む。

この様にして、データエリアｂ１１のデータを、全てスキャン伝送メモリ２３の異なるアドレスに書き込む。

第２のスキャン伝送コントローラ４は、このデータエリアｂ１１のデータの書き込み完了後の次の送信権が確立するタイミングで第２のネットワークに送出する。

即ち、以上のようにして、第１のネットワークのスキャン伝送データは、中継装置１によって、図２（ｂ）及びその拡大図を図２（ｊ）に示す伝送遅れ時間Ｔｄの遅れで第２の伝送ネットワーク６にデータを転送することが出来る。この遅れ時間は、上述したメモリ制御回路２２によってマイクロ秒以下で制御することが可能である。

次に、第２のネットワーク６から第１のネットワーク３へのスキャンデータの送信は、同様にして、第２のネットを選択するネットワーク制御信号Ｃｇを選択するタイミングで、スキャン伝送メモリ２３へ格納するためのメモリ制御信号、φ２２Ｗ（図２（ｇ））、φ２１Ｗ（図２（ｈ））によって制御が可能となる。

即ち、相互に送信するスキャン伝送データは、基準クロック信号Ｃｋの周期に相当する遅れ時間内で、相互のスキャン伝送メモリのデータエリアに転送され、次の伝送周期で相互のスキャンデータとして送出されネットワークの各ステーションで共有される。

図３は、本発明の実施例２の第２の中継装置１の構成を示す図である。この実施例の各部について、図１と同一部分は同一の符号で示しその説明を省略する。この図３の実施例２が図１の実施例１と異なる点は、スキャン伝送メモリ２３をそれぞれ別々の第１のスキャン伝送メモリ３ａと第２のスキャン伝送メモリ４ａとして設けた点が異なる。

実施例２は、スキャン伝送メモリ３ａと４ａとが独立して設けられるので、第１のネットワークと第２のネットワークとが同じスキャン伝送ネットワークとして構成されている場合には、２重化された、信頼性のあるシステムの構築が容易に可能となる。

また、このような構成とすることによって、大規模なネットワークシステムのネットワーク相互の互換性が確保できるので、一括更新だけでなくステーション毎の分割更新も容易に行えようになる。

本発明の実施例１の構成図。本は発明の中継装置の動作祖説明するタイムチャート。本発明の実施例２の構成図。スキャン伝送ネットワークの説明図。従来のネットワーク間の中継装置の構成図。従来のネットワーク間の中継装置の動作の説明図。

符号の説明

１中継装置
２スキャンデータ転送制御部
３、１３第１のスキャン伝送コントローラ
４、１４第２のスキャン伝送コントローラ
５第１のネットワーク
６第２のネットワーク
２１アドレス変換回路
２２、２５メモリ制御回路
２３、１３ａ、１４ａスキャン伝送メモリ
３ａ第１のスキャン伝送メモリ
４ａ第２のスキャン伝送メモリ
１２ＣＰＵ
５１、５２、５３、５４、６１ネットワークステーション
５１ａ、５２ａ、５３ａ、５４ａコモンメモリ

Claims

スキャン伝送ネットワーク間に設けられたスキャン伝送データの中継装置であって、
前記中継装置は、第１のネットワークにおいてスキャン伝送される第１のスキャン伝送データを当該中継装置内のスキャン伝送メモリとの間で送受信することを制御する第１のスキャン伝送コントローラと、第２のネットワークにおいてスキャン伝送される第２のスキャン伝送データを前記スキャン伝送メモリとの間で送受信することを制御する第２のスキャン伝送コントローラと、前記第１のスキャン伝送データと前記第２のスキャン伝送データとを前記スキャン伝送メモリの所定のアドレスへの書き込みを制御するスキャンデータ転送制御手段とを
備え、
前記スキャンデータ転送制御手段は、前記第１のスキャン伝送データ及び前記第２のスキャン伝送データを異なるメモリエリアに記憶させるスキャン伝送メモリと、
前記第１のスキャン伝送データ及び前記第２のスキャン伝送データの前記スキャン伝送メモリへの書き込みアドレスを生成するアドレス変換回路と、
前記第１のスキャン伝送データ及び第２のスキャン伝送データを、前記スキャン伝送メモリに書き込むメモリ制御信号を生成するメモリ制御回路と
を備え、
前記アドレス変換回路は、前記第１のネットワークで共有する前記第1のスキャンデータの第１のアドレスと前記第２のネットワークで共有する前記第２のスキャンデータの第２のアドレスとを対応するアドレスに相互に変換するアドレス変換テーブルを備え、
前記メモリ制御回路は、前記第１のスキャン転送データを、伝送の単位データ毎に前記第１及び前記第２のアドレスに書き込み、その後、連続して前記第２のスキャン転送データを、伝送の単位データ毎に前記第１及び前記第２に書き込むメモリ制御信号を生成し、
前記第１及び前記第２のスキャン伝送データを前記スキャン伝送メモリの異なるアドレスに交互に連続して書き込むようにしたことを特徴とするスキャン伝送ネットワーク間の中継装置。
スキャン伝送ネットワーク間に設けられたスキャン伝送データの中継装置であって、
前記中継装置は、第１のスキャン伝送メモリと、第１のネットワークをスキャン伝送される第１のスキャン伝送データを前記第１のスキャン伝送メモリとの間で送受信することを制御する第１のスキャン伝送コントローラと、
第２のスキャン伝送メモリと、
第２のネットワークをスキャン伝送される第２のスキャン伝送データを前記第２のスキャン伝送メモリとの間で送受信することを制御する第２のスキャン伝送コントローラと、
前記第１のスキャン伝送メモリ及び前記第２のスキャン伝送メモリへのデータの書き込みを制御するスキャンデータ転送制御回路と
を備え、
前記スキャンデータ転送制御回路は、前記第１のネットワークで共有する前記第１のスキャンデータの第１のアドレスと前記第２のネットワークで共有する前記第２のスキャンデータの第２のアドレスとを相互に変換するアドレス変換テーブルを備えるアドレス変換回路と、
前記第１のスキャン伝送メモリ及び前記第２のスキャン伝送メモリに書き込むメモリ制御信号を生成するメモリ制御回路と
を備え、
前記メモリ制御回路は、前記第１のスキャン転送データを、伝送単位データ毎に、前記第１のスキャン伝送メモリと第２のスキャン伝送メモリに交互に連続して書き込み、さらに、連続して前記第２のスキャン転送データを、伝送単位データ毎に、前記第１のスキャン伝送メモリと第２のスキャン伝送メモリに交互に連続して書き込み、
前記第１及び前記第２のスキャン伝送データを前記第１のスキャン伝送メモリ及び前記第２のスキャン伝送メモリの対応するアドレスに交互に連続して書き込むようにしたことを特徴とするスキャン伝送ネットワーク間の中継装置。