JP4072407B2 - 露光方法 - Google Patents
露光方法 Download PDFInfo
- Publication number
- JP4072407B2 JP4072407B2 JP2002277303A JP2002277303A JP4072407B2 JP 4072407 B2 JP4072407 B2 JP 4072407B2 JP 2002277303 A JP2002277303 A JP 2002277303A JP 2002277303 A JP2002277303 A JP 2002277303A JP 4072407 B2 JP4072407 B2 JP 4072407B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- wafer
- signal processing
- wis
- exposure apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は例えば半導体製造用の露光装置において第１物体のレチクル面上に形成されているIC,LSI,VLSI等の微細な電子回路パターンと第２物体のウエハの相対的な位置合わせ（アライメント）を行う為の位置検出方法及び露光装置に関するものである。本発明は特にウエハプロセス誤差であるWIS(Wafer Induced shift)を発生しうる状況においても、アライメントを高精度に行う必要のある位置検出方法及び露光装置に関する。
【０００２】
【従来の技術】
半導体デバイス製造用の投影露光装置においては、回路の微細化及び高密度化に伴い、レチクル面上の回路パターンをウエハ面上により高い解像力で投影露光できることが要求されている。回路パターンの投影解像力は投影光学系の開口数（NA）と露光波長に依存するので、高解像度化の方法としては、投影光学系のNAを大きくする方法や露光波長をより短波長化する方法が採用されている。後者の方法に関し、露光光源は、g線からi線に移行し、更にi線からエキシマレーザに移行しつつある。また、エキシマレーザにおいても、その発振波長が248nm及び193nmの露光装置が既に実用化され使用されている。
【０００３】
現在では発振波長を更に短波長化した、波長157nmのVUVの露光方式、13nmのEUV露光方式が次世代の露光方式の候補として検討されている。
【０００４】
また、半導体デバイスの製造プロセスも多様化しており、露光装置の深度不足の問題を解決する平坦化技術として、W-CMP(Tungsten Chemical Mechanical Polishing)プロセス等の技術も注目されている。
【０００５】
また、半導体デバイスの構造や材料も多種多様であり、例えば、GaAs、InP等の化合物を組み合わせて構成したP-HEMT(Pseudomorphic High Electron Mobility Transistor)やM-HEMT(Metamorphe-HEMT)や、SiGe、SiGeC等を使用したHBT（Heterojunction Bipolar Transistor）が提案されている。
【０００６】
一方、回路パターンの微細化に伴い、回路パターンが形成されているレチクルとそれが投影されるウエハとを高精度にアライメントすることも要求されており、その必要精度は回路線幅の1/3であり、例えば、現状の180ｎｍデザインにおける必要精度はその1/3の60nmである。
【０００７】
現在、露光装置で実際に使用されているアライメント方法のほとんどは、ウエハ上に構成されるアライメントマークの光学像をＣＣＤカメラ等の撮像素子上に結像して得られる電気信号を画像処理し、ウエハ上のマークの位置検出を行っている。
【０００８】
一般にレチクルとウエハとのアライメントを行う際にアライメント精度を劣化させる大きな要因として、
（１）レジストのアライメントマーク近傍での膜厚の不均一性
（２）ウエハ下地のアライメントマーク形状の非対称性
が挙げられている。これらウエハに起因するアライメント誤差要因のことをWIS（Wafer Induced Shift）
と呼んでいる。なお、本明細書では、以下の説明で、（１）のレジスト起因のアライメント誤差のことを“レジストWIS”、（２）のウエハ下地起因のアライメント誤差のことを“下地WIS”と呼ぶことにする。
【０００９】
これに対して、露光装置に起因するアライメント誤差要因のことをＴＩＳ（Tool Induced Shift）と呼び、具体的には、照明系のコマ収差や球面収差、照明光のテレセンなどが挙げられる。
【００１０】
そして、実際のアライメント誤差を引き起こす要因は、このＷＩＳとＴＩＳが相互に影響し合っていることも指摘されている。
【００１１】
【発明が解決しようとする課題】
露光装置の三大性能のひとつ、実素子ウエハでの重ね合わせ精度を向上させることは、半導体素子の性能および、製造の歩留まりを向上させるために必須の課題と言える。しかしながら、CMP(Chemical Mechanical Polishing)プロセスなど特殊な半導体製造技術の導入により、回路パターンの構造は良いが、位置検出用マークに欠陥が発生する問題が発生するようになった。これは、回路パターンの微細化に伴い、回路パターンとアライメントマークの線幅の差が大きくなって、成膜や、エッチング、CMPなどのプロセス条件が微細な回路パターン（線幅0.1〜0.15μｍ）には最適化されているが、線幅の大きなアライメントマーク(線幅0.6〜4.0μｍ)には最適化されていないために生じる場合が多い。
【００１２】
アライメントマークの線幅を回路パターンの線幅に合わせようとすると、アライメントに用いる顕微鏡の分解能が足りないため、信号強度またはコントラストが減少し、アライメント信号の安定性が悪化する。回路パターンと同等の線幅のアライメントマークを検出できる顕微鏡にするには、大きなNA、短い波長のアライメント光源が必要となり、投影光学系なみの顕微鏡になり、装置コストが上がるなど別の問題も新たに発生してしまう。
【００１３】
現在、このような状況下では、プロセスの条件を変更して、アライメントマークと回路パターンの双方で適切な条件になるように、試行錯誤で条件出しを行ったり、アライメントマークの線幅を何種類か製作して露光評価して、もっとも良いと思われる線幅のアライメントマークを用いるようにしている。
【００１４】
したがって、最適な条件（パラメータ）を決定するまでに膨大な時間を要していた。また、一旦パラメータが決定された後であっても、例えばウエハプロセス誤差WISが発生した場合には、それに応じた製造プロセスの変更に伴って製造装置のパラメータを再度変更する必要が生じる場合があり、この場合にも膨大な時間を要する。 更に今後は、回路パターンの微細化が進むと共に、新た半導体プロセスの導入や、ウエハ径の300mm化などにより、回路パターンとアライメントマークの双方をウエハ全面で欠陥無く製造することがますます困難になると予想される。
【００１５】
【課題を解決するための手段】
本発明は、上記の背景に鑑みてなされたものであり、その目的は、アライメントマークの欠陥や、レジスト塗布むらなどのウエハプロセス誤差WISがあった場合でも、さらには、装置要因の誤差ＴＩＳがあった場合でも、正確かつ迅速にアライメントが実行できる位置検出方法および露光装置を提供することにある。
【００１６】
この目的を達成するために、本発明の一側面としての露光方法は、露光装置でウエハを露光する露光方法において、前記ウエハ上のアライメントマークを前記露光装置で検出して、そのアライメントマークの実際の検出信号を取得するステップと、前記アライメントマークの形状を３次元形状測定装置で測定し、その測定結果に基づいて、光学シミュレータで所定のＴＩＳまたは所定のＷＩＳが発生したときの前記アライメントマークの擬似の検出信号を生成するステップと、前記実際の検出信号と前記擬似の検出信号とが一致した場合に、光学シミュレータで、ＴＩＳまたはＷＩＳを前記所定のＴＩＳ近傍または前記所定のＷＩＳ近傍で振り、複数の擬似の検出信号を生成するステップと、前記複数の擬似の検出信号に対して複数の信号処理方法のそれぞれを用い、その複数の擬似の検出信号から前記アライメントマークの複数の位置を求めるステップと、前記複数の信号処理方法のうち、前記アライメントマークの複数の位置の変化が最も小さい信号処理方法を最適な信号処理方法と決定するステップと、前記最適な信号処理方法に基づいて、前記実際の検出信号を処理し、前記アライメントマークの位置を求めるステップと、前記アライメントマークの位置に基づいて、前記露光装置で前記ウエハを露光するステップと、を有することを特徴としている。
【００２１】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
【００２２】
図２は本発明の半導体露光装置の概略図である。なお、本発明のポイントとなる部分以外は図示していない。露光装置１は、ある回路パターンの描画されたレチクル１０を縮小投影する縮小投影光学系１１と前工程で下地パターンおよびアライメントマークの形成されたウエハ１２を保持するウエハチャック１３とウエハ１２を所定の位置に位置決めするウエハステージ１４と、ウエハ上のアライメントマークの位置を計測するアライメント検出光学系１５等から構成されている。
【００２３】
次に、アライメント検出の原理について説明する。図３はアライメント検出光学系15の主要構成要素を示したものである。光源18からの照明光は、ビームスプリッタ１９で反射し、レンズ20を通り、ウエハ12上のアライメントマーク30を照明する。アライメントマーク30からの回折光はレンズ20、ビームスプリッタ19、レンズ21を通り、CCDセンサ22で受光させる。ここで、アライメントマーク30は、レンズ20,21により100倍程度の結像倍率で拡大され、CCDセンサ22に結像されている。
【００２４】
図1は本発明の実施形態を説明するブロック概略図である。
【００２５】
まず、露光装置からは取得手段により、アライメントに必要なデータ（波形データ）を取得する。以下、これをADULと呼ぶことにする。なお、ADULとはAlignment Data Up Loadの略称であり、露光装置からアライメントに必要なデータを取得することを指す。
【００２６】
一方で、計測手段である3次元形状測定装置（以下プロファイラ）からの計測情報、すなわちアライメントマーク近傍のレジストおよびウエハの下地の表面情報を取得する。ここで、アライメントマークの3次元形状の検出にはもちろん光学式のものを用いることができるが、特許公報２７３５６３２号公報に示したような走査型トンネル顕微鏡や、特開平５−２１７８６１号公報に示されているような原子間力顕微鏡（AFM）等の分解能の高い方式を用いることもできる。
【００２７】
次に、計測手段で取得したレジストおよびウエハ下地の表面情報と、入力条件処理部で設定したある入力条件のもとに、生成手段である光学シミュレータを用いて、アライメント信号を擬似的に生成する。なお、光学シミュレータとは、市販品としては、ＥＭＦｌｅｘやEMシリーズ、Ｍｅｔｒｏｐｏｌｅ、ＣＯＤＥＶ（いずれも商品名）等を挙げることができる。光学シミュレータでは例えば有限要素法を用いて光の伝搬に関するＭａｘｗｅｌｌ の方程式をベクトル的に解き、アライメントマークからの光が、実際の構成でどのような信号となるかを求める事ができる。また、光学系の収差等も含めた実際の構成でのアライメントスコープによるアライメントマークの検出信号をシミュレートすることが可能である。次に、ADULで取得した実波形と、シミュレーションで生成した擬似波形とを比較して一致度を評価し、一致していなければ、入力条件処理部にて入力条件を変えてシミュレーション波形を生成し、一致するまで繰り返す。
【００２８】
本実施形態では一致した波形を新たな基準として、入力条件処理部にて入力条件を複数振り、得られる複数の生成波形に対して、最適化処理部で、信号処理あるいは処理パラメータを最適化してパラメータを露光装置にフィードバックするものである。
【００２９】
図４の処理フローチャートに沿って、本実施形態を説明すると、
まず、S1010において、露光装置からＡＤＵＬの実波形を取得する。
【００３０】
一方、S1020では、プロファイラを用いてレジストおよび下地の３次元形状（表面情報）を取得する。
【００３１】
S1030では、S1020で取得した表面情報をもとに、光学シミュレータを用いて、波形を生成する。
【００３２】
S1010で取得した波形と、S1030で生成した波形とが一致しているかを評価し（S1040）、もし、一致していなければ入力条件（TIS、WIS）を変更して（S1050）、2つの波形が一致するようにシミュレーション波形の生成を繰り返す。
【００３３】
ここで、S1040における一致度を評価する方法としては、あるテンプレートからの一致度を比較して、両者の一致度が、ある許容範囲に入っているかを評価してもよいし、片方の波形をテンプレートとしてもう一方との相関をとり、相関度が、ある設定スレシを上回るかを評価する方法でもよい。
【００３４】
次にS1060において、ADUL波形に一致したシミュレーション波形の生成条件の近傍で、TISあるいはWISを振り、ADUL波形近傍の複数の波形を生成しておく。
【００３５】
S1070でおいては、それら複数の波形に対して、信号処理を行い、信号処理あるいは処理パラメータの最適化を行う。最後に、S1080において、最適な信号処理あるいは処理パラメータは、露光装置にフィードバックされる。
【００３６】
図５はS1050あるいはS1060における入力条件のうち、レジストWISの発生例を示す図である。
【００３７】
図５では、プロファイラから取得されるレジストの表面情報が、ADUL波形に最も一致する場所（図のA）に設定した後、その位置を基準として、紙面左右方向にα1からα2までの範囲で振ることにより、シミュレーション波形を複数生成する。
【００３８】
図６はS1050あるいはS1060における入力条件のうち、下地WISの発生例を示す図である。
【００３９】
図６の下地WISは、アライメントマークの段差に関するWISであり、プロファイラから取得されるウエハの下地の表面情報がADUL波形に最も一致する場所（図のB）に設定した後に、その位置を基準として、β1からβ2の範囲を振ることにより、シミュレーション波形を複数生成する。
【００４０】
図７は、図６とは異なった下地WISの発生例である。
【００４１】
図７の下地WISはアライメントマークの側壁角度に関するWISであり、プロファイラから取得されるウエハの下地の表面情報が、ADUL波形に最も一致する場所を設定した後、その位置を基準として、アライメントマークの側壁角度（左右それぞれγ1、γ2とする）を振ることにより、シミュレーション波形を複数生成する。
【００４２】
次に、図８は本実施例の信号処理における真値からずれを説明する図である。図８のように、ウエハ下地およびレジストの表面情報が取得できたと仮定して、アライメントマークの側壁形状がほぼ左右対称で、該垂直であれば、側壁間の中心（図のA）をマーク位置の真値と定義することができる。例えば、信号処理を行った結果のマーク位置が図A'であったと仮定すると、図のAとA'の差分を真値からのずれと定義することができる。本発明における以下の実施形態の説明で、ずれとはこの真値からのずれと定義し、このずれを評価基準として、各種信号処理を行い、信号処理あるいは信号処理パラメータの最適化に適用することを特徴としている。
【００４３】
なお、本実施形態において、真値は必ずしも必要ではなく、たとえばウエハ下地の表面情報が図８のように理想的でなかった場合には、ADULからの実波形に一致したシミュレーション波形から算出されるマーク位置を仮に真値として、WISを振りながら、その仮の真値からのずれで評価すればよい。この場合でも、ADULの実波形の近傍で、WISにロバストな信号処理を決定することは可能である。
【００４４】
図９は、本発明の第１の実施形態を説明する、信号処理の最適化の概念を表す図である。
【００４５】
複数の信号処理（P1〜P4）につき、図５で設定したレジストWISの範囲α1からα2に対するずれ量を求め、そのずれ量のレジストWISに対する敏感度が最も小さい処理を最適信号処理と決定する。（図のP4）
図１０は本発明の第2の実施形態を説明する、信号処理パラメータの最適化の概念を表す図である。
【００４６】
複数の信号処理パラメータにつき、図６で設定した下地WISの範囲β１からβ２に対するずれ量を求め、そのずれ量の下地WISに対する敏感度が最も小さいパラメータを最適信号処理パラメータとして決定する。
【００４７】
ここで、アライメントマークの段差に関するWIS、β１およびβ２の具体的決定方法は、プロファイラから取得されるアライメントマークの段差情報を複数蓄積しておき、統計処理を行った後、その範囲（例えば３σ）以上の範囲をβ１からβ２に設定して振ることとする。
【００４８】
図１１および図１２は、本発明の第3の実施形態を説明する、WISが2つの場合に、信号処理の最適化の概念を表す図である。図1１では、図７の２つのWIS（γ１およびγ2）を例にとり、γ1、γ2を振りながら生成したシミュレーション波形に対して信号処理P1を施し、信号処理P1におけるずれ量をプロットした図である。図１０において、γ1とγ2がともにゼロ近傍ではずれ量は小さいが、γ1とγ2が大きくなるにつれ非線形にずれ量も大きくなっている。また、γ１≒γ2のときにはずれ量が小さい傾向があることから、下地の側壁角度γは左右が非対称の影響が大きいことが示唆される。
【００４９】
図１１は、複数の信号処理に対して図１０と同様の処理を行い、ずれ量をプロットした図である。
【００５０】
本実施形態では、γ1およびγ2の範囲に対して、ずれ量の敏感度が一番小さい信号処理（この場合、P4）が最適な信号処理と決定する。
【００５１】
図１３は、本発明の第4の実施形態を説明する、複数の信号処理パラメータの最適化を示す図である。
【００５２】
図１３では、具体的には、２つの信号処理パラメータCおよびWがあり、入力条件として、例えばWISが設定範囲内の4種類（WIS１、WIS2、WIS3、WIS4）を想定する。本実施形態では、それぞれWIS１からWIS４に対して、ずれ量の敏感度があるスレシを下回る領域を決定し、領域A１から領域A４までのANDをとることにより、領域AAを最適信号処理パラメータと決定する。
【００５３】
なお、本発明の第1から第４の実施形態は、WISに対して処理パラメータの最適化を適用しているが、これに限らず、TISに対しても本実施形態を適用することも可能である。
【００５４】
次に実施形態の方法を利用したデバイスの製造方法の実施形態を説明する。
【００５５】
図１４は微小デバイス（ICやLSI等の半導体チップ、液晶パネル、CCD、薄膜磁気ヘッド、マイクロマシン等）の製造フローを示す。
【００５６】
ステップ１（回路設計）では半導体デバイスの回路設計を行う。ステップ２（マスク製作）では設計した回路パターンを形成したマスクを制作する。一方、ステップ３（ウエハ製造）ではシリコン等の材料を用いてウエハを製造する。ステップ４（ウエハプロセス）では前工程 と呼ばれ、上記用意したマスクとウエハを用いて、リソグラフィー技術によってウエハ上に実際の回路を形成する。次にステップ５（組み立て）は後工程と呼ばれ、ステップ４によって作製されたウエハを用いて半導体チップ化する工程であり、アッセンブリ工程（ダイシング、ボンディング）、パッケージング工程（チップ封入）等の工程を含む。ステップ６（検査）ではステップ５で作製された半導体デバイスの動作確認テスト、耐久性テスト等の検査を行う。こうした工程を経て半導体デバイスが完成し、これが出荷（ステップ７）される。
【００５７】
図１５は上記ウエハプロセスの詳細なフローを示す。ステップ１１（酸化）ではウエハの表面を酸化させる。ステップ１２（CVD）ではウエハ表面に絶縁膜を形成する。ステップ１３（電極形成）ではウエハ上に電極を蒸着によって形成する。ステップ１４（イオン打込み）ではウエハにイオンを打ち込む。ステップ１５（レジスト処理）ではウエハに感光剤を塗布する。ステップ１６（露光）では上記説明した露光装置によってマスクの回路パターンをウエハに焼付露光する。ステップ１７（現像）では露光したウエハを現像する。ステップ１８（エッチング）では現像したレジスト像以外の部分を削り取る。ステップ１９（レジスト剥離）ではエッチングが済んで不要となったレジストを取り除く。これらのステップを繰り返し行うことによって、ウエハ上に多重に回路パターンが形成される。本実施例の製造方法を用いれば、従来は製造が難しかった高集積度の半導体デバイスを製造することができる。
【００５８】
【発明の効果】
本発明は、位置検出用マーク信号からマークの位置を検出する上で、マークの欠陥やレジスト塗布むらなどのウエハプロセス誤差WIS（Wafer Induced Shift）や装置要因の誤差TIS（Tool Induced Shift）がある場合においても、マークの位置を高精度に位置検出することができるようになる。特に本発明を半導体露光装置のアライメントに適用した場合は、WISあるいはTISの影響を受けにくくなり、アライメント精度を向上させることができ、ひいては半導体素子製造工程において歩留まりを向上させることができる。
【００５９】
また、本出願人はADUL波形に対してのみ信号処理を行い、最適化を行う方法を提案済みである。
【００６０】
しかし、本明細書では、ADUL波形に一致させたシミュレーション波形から、ＷＩＳやＴＩＳを振って生成される複数の波形に対して、信号処理の最適化を行っている。
【００６１】
つまり、本明細書はADULで取得された波形の近傍に対しても信号処理が最適化されているので、よりロバスト性に優れているといえる。
【図面の簡単な説明】
【図１】本発明における実施形態を説明するブロック概略図。
【図２】本発明における半導体露光装置の概略を示す図。
【図３】本発明における位置検出光学系を示す図。
【図４】本発明における処理のフローチャートを示す図。
【図５】本発明におけるレジストＷＩＳの発生例を示す図
【図６】本発明における下地ＷＩＳの発生例を示す図。
【図７】本発明における下地ＷＩＳの別の発生例を示す図。
【図８】本発明の信号処理における真値からのずれを説明する図。
【図９】本発明における第１の実施形態を説明する信号処理の最適化の概念を示す図。
【図１０】本発明における第２の実施形態を説明する信号処理パラメータの最適化の概念を示す図。
【図１１】本発明における第３の実施形態を説明する信号処理の最適化を示す図。
【図１２】本発明における第３の実施形態を説明する信号処理の最適化を示す図。
【図１３】本発明における第４の実施形態を説明する複数の信号処理パラメータの最適化を示す図。
【図１４】半導体デバイスの製造フローを示す図。
【図１５】ウエハプロセスの詳細なフローを示す図。
【符号の説明】
１ 半導体露光装置
１０ レチクル
１１ 縮小投影光学系
１２ ウエハ
１３ ウエハチャック
１４ ウエハステージ
１５ アライメントスコープ
１６ アライメント信号処理部
１７ 中央処理装置
１８ アライメント用光源
１９ ビームスプリッタ
２０，２１ レンズ
２２ CCDセンサ
３０ アライメントマーク
【発明の属する技術分野】
本発明は例えば半導体製造用の露光装置において第１物体のレチクル面上に形成されているIC,LSI,VLSI等の微細な電子回路パターンと第２物体のウエハの相対的な位置合わせ（アライメント）を行う為の位置検出方法及び露光装置に関するものである。本発明は特にウエハプロセス誤差であるWIS(Wafer Induced shift)を発生しうる状況においても、アライメントを高精度に行う必要のある位置検出方法及び露光装置に関する。
【０００２】
【従来の技術】
半導体デバイス製造用の投影露光装置においては、回路の微細化及び高密度化に伴い、レチクル面上の回路パターンをウエハ面上により高い解像力で投影露光できることが要求されている。回路パターンの投影解像力は投影光学系の開口数（NA）と露光波長に依存するので、高解像度化の方法としては、投影光学系のNAを大きくする方法や露光波長をより短波長化する方法が採用されている。後者の方法に関し、露光光源は、g線からi線に移行し、更にi線からエキシマレーザに移行しつつある。また、エキシマレーザにおいても、その発振波長が248nm及び193nmの露光装置が既に実用化され使用されている。
【０００３】
現在では発振波長を更に短波長化した、波長157nmのVUVの露光方式、13nmのEUV露光方式が次世代の露光方式の候補として検討されている。
【０００４】
また、半導体デバイスの製造プロセスも多様化しており、露光装置の深度不足の問題を解決する平坦化技術として、W-CMP(Tungsten Chemical Mechanical Polishing)プロセス等の技術も注目されている。
【０００５】
また、半導体デバイスの構造や材料も多種多様であり、例えば、GaAs、InP等の化合物を組み合わせて構成したP-HEMT(Pseudomorphic High Electron Mobility Transistor)やM-HEMT(Metamorphe-HEMT)や、SiGe、SiGeC等を使用したHBT（Heterojunction Bipolar Transistor）が提案されている。
【０００６】
一方、回路パターンの微細化に伴い、回路パターンが形成されているレチクルとそれが投影されるウエハとを高精度にアライメントすることも要求されており、その必要精度は回路線幅の1/3であり、例えば、現状の180ｎｍデザインにおける必要精度はその1/3の60nmである。
【０００７】
現在、露光装置で実際に使用されているアライメント方法のほとんどは、ウエハ上に構成されるアライメントマークの光学像をＣＣＤカメラ等の撮像素子上に結像して得られる電気信号を画像処理し、ウエハ上のマークの位置検出を行っている。
【０００８】
一般にレチクルとウエハとのアライメントを行う際にアライメント精度を劣化させる大きな要因として、
（１）レジストのアライメントマーク近傍での膜厚の不均一性
（２）ウエハ下地のアライメントマーク形状の非対称性
が挙げられている。これらウエハに起因するアライメント誤差要因のことをWIS（Wafer Induced Shift）
と呼んでいる。なお、本明細書では、以下の説明で、（１）のレジスト起因のアライメント誤差のことを“レジストWIS”、（２）のウエハ下地起因のアライメント誤差のことを“下地WIS”と呼ぶことにする。
【０００９】
これに対して、露光装置に起因するアライメント誤差要因のことをＴＩＳ（Tool Induced Shift）と呼び、具体的には、照明系のコマ収差や球面収差、照明光のテレセンなどが挙げられる。
【００１０】
そして、実際のアライメント誤差を引き起こす要因は、このＷＩＳとＴＩＳが相互に影響し合っていることも指摘されている。
【００１１】
【発明が解決しようとする課題】
露光装置の三大性能のひとつ、実素子ウエハでの重ね合わせ精度を向上させることは、半導体素子の性能および、製造の歩留まりを向上させるために必須の課題と言える。しかしながら、CMP(Chemical Mechanical Polishing)プロセスなど特殊な半導体製造技術の導入により、回路パターンの構造は良いが、位置検出用マークに欠陥が発生する問題が発生するようになった。これは、回路パターンの微細化に伴い、回路パターンとアライメントマークの線幅の差が大きくなって、成膜や、エッチング、CMPなどのプロセス条件が微細な回路パターン（線幅0.1〜0.15μｍ）には最適化されているが、線幅の大きなアライメントマーク(線幅0.6〜4.0μｍ)には最適化されていないために生じる場合が多い。
【００１２】
アライメントマークの線幅を回路パターンの線幅に合わせようとすると、アライメントに用いる顕微鏡の分解能が足りないため、信号強度またはコントラストが減少し、アライメント信号の安定性が悪化する。回路パターンと同等の線幅のアライメントマークを検出できる顕微鏡にするには、大きなNA、短い波長のアライメント光源が必要となり、投影光学系なみの顕微鏡になり、装置コストが上がるなど別の問題も新たに発生してしまう。
【００１３】
現在、このような状況下では、プロセスの条件を変更して、アライメントマークと回路パターンの双方で適切な条件になるように、試行錯誤で条件出しを行ったり、アライメントマークの線幅を何種類か製作して露光評価して、もっとも良いと思われる線幅のアライメントマークを用いるようにしている。
【００１４】
したがって、最適な条件（パラメータ）を決定するまでに膨大な時間を要していた。また、一旦パラメータが決定された後であっても、例えばウエハプロセス誤差WISが発生した場合には、それに応じた製造プロセスの変更に伴って製造装置のパラメータを再度変更する必要が生じる場合があり、この場合にも膨大な時間を要する。 更に今後は、回路パターンの微細化が進むと共に、新た半導体プロセスの導入や、ウエハ径の300mm化などにより、回路パターンとアライメントマークの双方をウエハ全面で欠陥無く製造することがますます困難になると予想される。
【００１５】
【課題を解決するための手段】
本発明は、上記の背景に鑑みてなされたものであり、その目的は、アライメントマークの欠陥や、レジスト塗布むらなどのウエハプロセス誤差WISがあった場合でも、さらには、装置要因の誤差ＴＩＳがあった場合でも、正確かつ迅速にアライメントが実行できる位置検出方法および露光装置を提供することにある。
【００１６】
この目的を達成するために、本発明の一側面としての露光方法は、露光装置でウエハを露光する露光方法において、前記ウエハ上のアライメントマークを前記露光装置で検出して、そのアライメントマークの実際の検出信号を取得するステップと、前記アライメントマークの形状を３次元形状測定装置で測定し、その測定結果に基づいて、光学シミュレータで所定のＴＩＳまたは所定のＷＩＳが発生したときの前記アライメントマークの擬似の検出信号を生成するステップと、前記実際の検出信号と前記擬似の検出信号とが一致した場合に、光学シミュレータで、ＴＩＳまたはＷＩＳを前記所定のＴＩＳ近傍または前記所定のＷＩＳ近傍で振り、複数の擬似の検出信号を生成するステップと、前記複数の擬似の検出信号に対して複数の信号処理方法のそれぞれを用い、その複数の擬似の検出信号から前記アライメントマークの複数の位置を求めるステップと、前記複数の信号処理方法のうち、前記アライメントマークの複数の位置の変化が最も小さい信号処理方法を最適な信号処理方法と決定するステップと、前記最適な信号処理方法に基づいて、前記実際の検出信号を処理し、前記アライメントマークの位置を求めるステップと、前記アライメントマークの位置に基づいて、前記露光装置で前記ウエハを露光するステップと、を有することを特徴としている。
【００２１】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
【００２２】
図２は本発明の半導体露光装置の概略図である。なお、本発明のポイントとなる部分以外は図示していない。露光装置１は、ある回路パターンの描画されたレチクル１０を縮小投影する縮小投影光学系１１と前工程で下地パターンおよびアライメントマークの形成されたウエハ１２を保持するウエハチャック１３とウエハ１２を所定の位置に位置決めするウエハステージ１４と、ウエハ上のアライメントマークの位置を計測するアライメント検出光学系１５等から構成されている。
【００２３】
次に、アライメント検出の原理について説明する。図３はアライメント検出光学系15の主要構成要素を示したものである。光源18からの照明光は、ビームスプリッタ１９で反射し、レンズ20を通り、ウエハ12上のアライメントマーク30を照明する。アライメントマーク30からの回折光はレンズ20、ビームスプリッタ19、レンズ21を通り、CCDセンサ22で受光させる。ここで、アライメントマーク30は、レンズ20,21により100倍程度の結像倍率で拡大され、CCDセンサ22に結像されている。
【００２４】
図1は本発明の実施形態を説明するブロック概略図である。
【００２５】
まず、露光装置からは取得手段により、アライメントに必要なデータ（波形データ）を取得する。以下、これをADULと呼ぶことにする。なお、ADULとはAlignment Data Up Loadの略称であり、露光装置からアライメントに必要なデータを取得することを指す。
【００２６】
一方で、計測手段である3次元形状測定装置（以下プロファイラ）からの計測情報、すなわちアライメントマーク近傍のレジストおよびウエハの下地の表面情報を取得する。ここで、アライメントマークの3次元形状の検出にはもちろん光学式のものを用いることができるが、特許公報２７３５６３２号公報に示したような走査型トンネル顕微鏡や、特開平５−２１７８６１号公報に示されているような原子間力顕微鏡（AFM）等の分解能の高い方式を用いることもできる。
【００２７】
次に、計測手段で取得したレジストおよびウエハ下地の表面情報と、入力条件処理部で設定したある入力条件のもとに、生成手段である光学シミュレータを用いて、アライメント信号を擬似的に生成する。なお、光学シミュレータとは、市販品としては、ＥＭＦｌｅｘやEMシリーズ、Ｍｅｔｒｏｐｏｌｅ、ＣＯＤＥＶ（いずれも商品名）等を挙げることができる。光学シミュレータでは例えば有限要素法を用いて光の伝搬に関するＭａｘｗｅｌｌ の方程式をベクトル的に解き、アライメントマークからの光が、実際の構成でどのような信号となるかを求める事ができる。また、光学系の収差等も含めた実際の構成でのアライメントスコープによるアライメントマークの検出信号をシミュレートすることが可能である。次に、ADULで取得した実波形と、シミュレーションで生成した擬似波形とを比較して一致度を評価し、一致していなければ、入力条件処理部にて入力条件を変えてシミュレーション波形を生成し、一致するまで繰り返す。
【００２８】
本実施形態では一致した波形を新たな基準として、入力条件処理部にて入力条件を複数振り、得られる複数の生成波形に対して、最適化処理部で、信号処理あるいは処理パラメータを最適化してパラメータを露光装置にフィードバックするものである。
【００２９】
図４の処理フローチャートに沿って、本実施形態を説明すると、
まず、S1010において、露光装置からＡＤＵＬの実波形を取得する。
【００３０】
一方、S1020では、プロファイラを用いてレジストおよび下地の３次元形状（表面情報）を取得する。
【００３１】
S1030では、S1020で取得した表面情報をもとに、光学シミュレータを用いて、波形を生成する。
【００３２】
S1010で取得した波形と、S1030で生成した波形とが一致しているかを評価し（S1040）、もし、一致していなければ入力条件（TIS、WIS）を変更して（S1050）、2つの波形が一致するようにシミュレーション波形の生成を繰り返す。
【００３３】
ここで、S1040における一致度を評価する方法としては、あるテンプレートからの一致度を比較して、両者の一致度が、ある許容範囲に入っているかを評価してもよいし、片方の波形をテンプレートとしてもう一方との相関をとり、相関度が、ある設定スレシを上回るかを評価する方法でもよい。
【００３４】
次にS1060において、ADUL波形に一致したシミュレーション波形の生成条件の近傍で、TISあるいはWISを振り、ADUL波形近傍の複数の波形を生成しておく。
【００３５】
S1070でおいては、それら複数の波形に対して、信号処理を行い、信号処理あるいは処理パラメータの最適化を行う。最後に、S1080において、最適な信号処理あるいは処理パラメータは、露光装置にフィードバックされる。
【００３６】
図５はS1050あるいはS1060における入力条件のうち、レジストWISの発生例を示す図である。
【００３７】
図５では、プロファイラから取得されるレジストの表面情報が、ADUL波形に最も一致する場所（図のA）に設定した後、その位置を基準として、紙面左右方向にα1からα2までの範囲で振ることにより、シミュレーション波形を複数生成する。
【００３８】
図６はS1050あるいはS1060における入力条件のうち、下地WISの発生例を示す図である。
【００３９】
図６の下地WISは、アライメントマークの段差に関するWISであり、プロファイラから取得されるウエハの下地の表面情報がADUL波形に最も一致する場所（図のB）に設定した後に、その位置を基準として、β1からβ2の範囲を振ることにより、シミュレーション波形を複数生成する。
【００４０】
図７は、図６とは異なった下地WISの発生例である。
【００４１】
図７の下地WISはアライメントマークの側壁角度に関するWISであり、プロファイラから取得されるウエハの下地の表面情報が、ADUL波形に最も一致する場所を設定した後、その位置を基準として、アライメントマークの側壁角度（左右それぞれγ1、γ2とする）を振ることにより、シミュレーション波形を複数生成する。
【００４２】
次に、図８は本実施例の信号処理における真値からずれを説明する図である。図８のように、ウエハ下地およびレジストの表面情報が取得できたと仮定して、アライメントマークの側壁形状がほぼ左右対称で、該垂直であれば、側壁間の中心（図のA）をマーク位置の真値と定義することができる。例えば、信号処理を行った結果のマーク位置が図A'であったと仮定すると、図のAとA'の差分を真値からのずれと定義することができる。本発明における以下の実施形態の説明で、ずれとはこの真値からのずれと定義し、このずれを評価基準として、各種信号処理を行い、信号処理あるいは信号処理パラメータの最適化に適用することを特徴としている。
【００４３】
なお、本実施形態において、真値は必ずしも必要ではなく、たとえばウエハ下地の表面情報が図８のように理想的でなかった場合には、ADULからの実波形に一致したシミュレーション波形から算出されるマーク位置を仮に真値として、WISを振りながら、その仮の真値からのずれで評価すればよい。この場合でも、ADULの実波形の近傍で、WISにロバストな信号処理を決定することは可能である。
【００４４】
図９は、本発明の第１の実施形態を説明する、信号処理の最適化の概念を表す図である。
【００４５】
複数の信号処理（P1〜P4）につき、図５で設定したレジストWISの範囲α1からα2に対するずれ量を求め、そのずれ量のレジストWISに対する敏感度が最も小さい処理を最適信号処理と決定する。（図のP4）
図１０は本発明の第2の実施形態を説明する、信号処理パラメータの最適化の概念を表す図である。
【００４６】
複数の信号処理パラメータにつき、図６で設定した下地WISの範囲β１からβ２に対するずれ量を求め、そのずれ量の下地WISに対する敏感度が最も小さいパラメータを最適信号処理パラメータとして決定する。
【００４７】
ここで、アライメントマークの段差に関するWIS、β１およびβ２の具体的決定方法は、プロファイラから取得されるアライメントマークの段差情報を複数蓄積しておき、統計処理を行った後、その範囲（例えば３σ）以上の範囲をβ１からβ２に設定して振ることとする。
【００４８】
図１１および図１２は、本発明の第3の実施形態を説明する、WISが2つの場合に、信号処理の最適化の概念を表す図である。図1１では、図７の２つのWIS（γ１およびγ2）を例にとり、γ1、γ2を振りながら生成したシミュレーション波形に対して信号処理P1を施し、信号処理P1におけるずれ量をプロットした図である。図１０において、γ1とγ2がともにゼロ近傍ではずれ量は小さいが、γ1とγ2が大きくなるにつれ非線形にずれ量も大きくなっている。また、γ１≒γ2のときにはずれ量が小さい傾向があることから、下地の側壁角度γは左右が非対称の影響が大きいことが示唆される。
【００４９】
図１１は、複数の信号処理に対して図１０と同様の処理を行い、ずれ量をプロットした図である。
【００５０】
本実施形態では、γ1およびγ2の範囲に対して、ずれ量の敏感度が一番小さい信号処理（この場合、P4）が最適な信号処理と決定する。
【００５１】
図１３は、本発明の第4の実施形態を説明する、複数の信号処理パラメータの最適化を示す図である。
【００５２】
図１３では、具体的には、２つの信号処理パラメータCおよびWがあり、入力条件として、例えばWISが設定範囲内の4種類（WIS１、WIS2、WIS3、WIS4）を想定する。本実施形態では、それぞれWIS１からWIS４に対して、ずれ量の敏感度があるスレシを下回る領域を決定し、領域A１から領域A４までのANDをとることにより、領域AAを最適信号処理パラメータと決定する。
【００５３】
なお、本発明の第1から第４の実施形態は、WISに対して処理パラメータの最適化を適用しているが、これに限らず、TISに対しても本実施形態を適用することも可能である。
【００５４】
次に実施形態の方法を利用したデバイスの製造方法の実施形態を説明する。
【００５５】
図１４は微小デバイス（ICやLSI等の半導体チップ、液晶パネル、CCD、薄膜磁気ヘッド、マイクロマシン等）の製造フローを示す。
【００５６】
ステップ１（回路設計）では半導体デバイスの回路設計を行う。ステップ２（マスク製作）では設計した回路パターンを形成したマスクを制作する。一方、ステップ３（ウエハ製造）ではシリコン等の材料を用いてウエハを製造する。ステップ４（ウエハプロセス）では前工程 と呼ばれ、上記用意したマスクとウエハを用いて、リソグラフィー技術によってウエハ上に実際の回路を形成する。次にステップ５（組み立て）は後工程と呼ばれ、ステップ４によって作製されたウエハを用いて半導体チップ化する工程であり、アッセンブリ工程（ダイシング、ボンディング）、パッケージング工程（チップ封入）等の工程を含む。ステップ６（検査）ではステップ５で作製された半導体デバイスの動作確認テスト、耐久性テスト等の検査を行う。こうした工程を経て半導体デバイスが完成し、これが出荷（ステップ７）される。
【００５７】
図１５は上記ウエハプロセスの詳細なフローを示す。ステップ１１（酸化）ではウエハの表面を酸化させる。ステップ１２（CVD）ではウエハ表面に絶縁膜を形成する。ステップ１３（電極形成）ではウエハ上に電極を蒸着によって形成する。ステップ１４（イオン打込み）ではウエハにイオンを打ち込む。ステップ１５（レジスト処理）ではウエハに感光剤を塗布する。ステップ１６（露光）では上記説明した露光装置によってマスクの回路パターンをウエハに焼付露光する。ステップ１７（現像）では露光したウエハを現像する。ステップ１８（エッチング）では現像したレジスト像以外の部分を削り取る。ステップ１９（レジスト剥離）ではエッチングが済んで不要となったレジストを取り除く。これらのステップを繰り返し行うことによって、ウエハ上に多重に回路パターンが形成される。本実施例の製造方法を用いれば、従来は製造が難しかった高集積度の半導体デバイスを製造することができる。
【００５８】
【発明の効果】
本発明は、位置検出用マーク信号からマークの位置を検出する上で、マークの欠陥やレジスト塗布むらなどのウエハプロセス誤差WIS（Wafer Induced Shift）や装置要因の誤差TIS（Tool Induced Shift）がある場合においても、マークの位置を高精度に位置検出することができるようになる。特に本発明を半導体露光装置のアライメントに適用した場合は、WISあるいはTISの影響を受けにくくなり、アライメント精度を向上させることができ、ひいては半導体素子製造工程において歩留まりを向上させることができる。
【００５９】
また、本出願人はADUL波形に対してのみ信号処理を行い、最適化を行う方法を提案済みである。
【００６０】
しかし、本明細書では、ADUL波形に一致させたシミュレーション波形から、ＷＩＳやＴＩＳを振って生成される複数の波形に対して、信号処理の最適化を行っている。
【００６１】
つまり、本明細書はADULで取得された波形の近傍に対しても信号処理が最適化されているので、よりロバスト性に優れているといえる。
【図面の簡単な説明】
【図１】本発明における実施形態を説明するブロック概略図。
【図２】本発明における半導体露光装置の概略を示す図。
【図３】本発明における位置検出光学系を示す図。
【図４】本発明における処理のフローチャートを示す図。
【図５】本発明におけるレジストＷＩＳの発生例を示す図
【図６】本発明における下地ＷＩＳの発生例を示す図。
【図７】本発明における下地ＷＩＳの別の発生例を示す図。
【図８】本発明の信号処理における真値からのずれを説明する図。
【図９】本発明における第１の実施形態を説明する信号処理の最適化の概念を示す図。
【図１０】本発明における第２の実施形態を説明する信号処理パラメータの最適化の概念を示す図。
【図１１】本発明における第３の実施形態を説明する信号処理の最適化を示す図。
【図１２】本発明における第３の実施形態を説明する信号処理の最適化を示す図。
【図１３】本発明における第４の実施形態を説明する複数の信号処理パラメータの最適化を示す図。
【図１４】半導体デバイスの製造フローを示す図。
【図１５】ウエハプロセスの詳細なフローを示す図。
【符号の説明】
１ 半導体露光装置
１０ レチクル
１１ 縮小投影光学系
１２ ウエハ
１３ ウエハチャック
１４ ウエハステージ
１５ アライメントスコープ
１６ アライメント信号処理部
１７ 中央処理装置
１８ アライメント用光源
１９ ビームスプリッタ
２０，２１ レンズ
２２ CCDセンサ
３０ アライメントマーク
Claims (2)
- 露光装置でウエハを露光する露光方法において、
前記ウエハ上のアライメントマークを前記露光装置で検出して、そのアライメントマークの実際の検出信号を取得するステップと、
前記アライメントマークの形状を３次元形状測定装置で測定し、その測定結果に基づいて、光学シミュレータで所定のＴＩＳまたは所定のＷＩＳが発生したときの前記アライメントマークの擬似の検出信号を生成するステップと、
前記実際の検出信号と前記擬似の検出信号とが一致した場合に、光学シミュレータで、ＴＩＳまたはＷＩＳを前記所定のＴＩＳ近傍または前記所定のＷＩＳ近傍で振り、複数の擬似の検出信号を生成するステップと、
前記複数の擬似の検出信号に対して複数の信号処理方法のそれぞれを用い、その複数の擬似の検出信号から前記アライメントマークの複数の位置を求めるステップと、
前記複数の信号処理方法のうち、前記アライメントマークの複数の位置の変化が最も小さい信号処理方法を最適な信号処理方法と決定するステップと、
前記最適な信号処理方法に基づいて、前記実際の検出信号を処理し、前記アライメントマークの位置を求めるステップと、
前記アライメントマークの位置に基づいて、前記露光装置で前記ウエハを露光するステップと、
を有することを特徴とする露光方法。 - 露光装置でウエハを露光する露光方法において、
前記ウエハ上のアライメントマークを前記露光装置で検出して、そのアライメントマークの実際の検出信号を取得するステップと、
前記アライメントマークの形状を３次元形状測定装置で測定し、その測定結果に基づいて、光学シミュレータで所定のＴＩＳまたは所定のＷＩＳが発生したときの前記アライメントマークの擬似の検出信号を生成するステップと、
前記実際の検出信号と前記擬似の検出信号とが一致した場合に、光学シミュレータで、ＴＩＳまたはＷＩＳを前記所定のＴＩＳ近傍または前記所定のＷＩＳ近傍で振り、複数の擬似の検出信号を生成するステップと、
前記複数の擬似の検出信号に対して複数の信号処理パラメータのそれぞれを用い、その複数の擬似の検出信号から前記アライメントマークの複数の位置を求めるステップと、
前記複数の信号処理パラメータのうち、前記アライメントマークの複数の位置の変化が最も小さい信号処理パラメータを最適な信号処理パラメータと決定するステップと、
前記最適な信号処理パラメータに基づいて、前記実際の検出信号を処理し、前記アライメントマークの位置を求めるステップと、
前記アライメントマークの位置に基づいて、前記露光装置で前記ウエハを露光するステップと、
を有することを特徴とする露光方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277303A JP4072407B2 (ja) | 2002-09-24 | 2002-09-24 | 露光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277303A JP4072407B2 (ja) | 2002-09-24 | 2002-09-24 | 露光方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004119455A JP2004119455A (ja) | 2004-04-15 |
| JP4072407B2 true JP4072407B2 (ja) | 2008-04-09 |
Family
ID=32272940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002277303A Expired - Fee Related JP4072407B2 (ja) | 2002-09-24 | 2002-09-24 | 露光方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4072407B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020535484A (ja) * | 2017-09-28 | 2020-12-03 | エーエスエムエル ネザーランズ ビー．ブイ． | リソグラフィ方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006129711A1 (ja) * | 2005-05-31 | 2006-12-07 | Nikon Corporation | 評価システム及び評価方法 |
| US7838858B2 (en) | 2005-05-31 | 2010-11-23 | Nikon Corporation | Evaluation system and method of a search operation that detects a detection subject on an object |
| KR100907895B1 (ko) * | 2007-12-27 | 2009-07-15 | 주식회사 동부하이텍 | 반도체 소자 제조 장치 |
-
2002
- 2002-09-24 JP JP2002277303A patent/JP4072407B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020535484A (ja) * | 2017-09-28 | 2020-12-03 | エーエスエムエル ネザーランズ ビー．ブイ． | リソグラフィ方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004119455A (ja) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4095391B2 (ja) | 位置検出方法 | |
| JP4846888B2 (ja) | 位置合わせ方法 | |
| US7865328B2 (en) | Position detecting method and apparatus | |
| JP2001345250A (ja) | 位置合せ方法、位置合せ装置、プロファイラ、露光装置、半導体デバイス製造方法、半導体製造工場、および露光装置の保守方法 | |
| US6562639B1 (en) | Utilizing electrical performance data to predict CD variations across stepper field | |
| US8518614B2 (en) | Mark position detection apparatus | |
| JP4323636B2 (ja) | 位置計測方法及び位置計測装置 | |
| JP2015056449A (ja) | 位置を求める方法、露光方法および物品の製造方法 | |
| JP4072407B2 (ja) | 露光方法 | |
| US7497111B2 (en) | Surface shape measuring apparatus, surface measuring method, and exposure apparatus | |
| US6414326B1 (en) | Technique to separate dose-induced vs. focus-induced CD or linewidth variation | |
| US6914666B2 (en) | Method and system for optimizing parameter value in exposure apparatus and exposure apparatus and method | |
| JP2007027593A (ja) | フォーカス計測方法および計測装置、露光方法および露光装置ならびにオフセット計測装置 | |
| JP2004119477A (ja) | 重ね合わせ検査方法及び装置 | |
| JP2005011976A (ja) | 位置検出方法 | |
| JP2009094265A (ja) | マーク位置検出方法および装置 | |
| JP2008166737A (ja) | 露光装置及びデバイス製造方法 | |
| JP3854921B2 (ja) | パラメータの値を決定する装置および方法、デバイスの製造方法、ならびに露光装置 | |
| JP4383945B2 (ja) | アライメント方法、露光方法、及び露光装置 | |
| TWI820885B (zh) | 包含處理器可讀指令之電腦程式 | |
| JP3733180B2 (ja) | 投影露光装置及びそれを用いたデバイスの製造方法 | |
| JP2005294776A (ja) | 位置検出装置、及び位置検出方法 | |
| JP2005175041A (ja) | 位置特定方法、位置特定装置、露光装置、デバイスの製造方法、及び、デバイス | |
| CN117882011A (zh) | 监测光刻过程的方法以及相关设备 | |
| JP2009176958A (ja) | 位置決め装置、露光装置及びデバイス製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4072407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |