JP4067278B2

JP4067278B2 - Semiconductor light emitting device and manufacturing method thereof

Info

Publication number: JP4067278B2
Application number: JP2001019347A
Authority: JP
Inventors: 浩太郎古沢
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2001-01-29
Filing date: 2001-01-29
Publication date: 2008-03-26
Anticipated expiration: 2021-01-29
Also published as: JP2002223039A

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体発光素子およびその製造方法に関し、特に、リッジ部を有する半導体発光素子およびその製造方法に関する。
【０００２】
【従来の技術】
従来、光通信用、民生用および産業機器用光源として、半導体レーザなどの半導体発光素子が広く用いられている。そして、高出力の半導体発光素子を得るためには、活性層で発生した光の吸収損失をできるだけ小さくする必要がある。光の吸収損失を小さくするためには、光の吸収のないクラッド層からなるリッジ部の厚み（高さ）をできるだけ大きくすることが好ましい。このため、従来では、順メサ形状（台形形状）に比べてリッジ部を高くすることが可能な逆メサ形状（逆台形形状）のリッジ部を有する半導体発光素子がよく用いられる。逆メサ形状のリッジ部を有する半導体発光素子としては、たとえば、特開平５−２１９０２号公報に開示されている。
【０００３】
図１０は、上記特開平５−２１９０２号公報に開示された従来の半導体発光素子（半導体レーザ）の構造を示した断面図である。図１０を参照して、この従来の半導体発光素子では、ｎ型ＧａＡｓ基板１０１上に、ｎ型ＡｌＧａＡｓからなるｎ型クラッド層１０２および活性層１０３が形成されている。活性層１０３上には、逆メサ形状のリッジ部を有するｐ型ＡｌＧａＡｓからなるｐ型クラッド層１０４が形成されている。ｐ型クラッド層１０４のリッジ部の上面上には、ｐ型ＧａＡｓからなるｐ型オーミックコンタクト層１０５が形成されている。また、ｐ型クラッド層１０４およびｐ型オーミックコンタクト層１０５からなるリッジ部を埋め込むとともに、ｐ型オーミックコンタクト層１０５の上面を露出させるように、ｎ型ＧａＡｓからなる電流阻止層１０７が形成されている。リッジ部上面に露出されたｐ型オーミックコンタクト層１０５上および電流阻止層１０７上には、ｐ型電極１０９が形成されている。また、ｎ型ＧａＡｓ基板１０１の裏面には、ｎ型電極１０８が形成されている。
【０００４】
図１１〜図１３は、図１０に示した従来の半導体発光素子の製造プロセスを説明するための断面図である。図１０〜図１３を参照して、従来の半導体発光素子の製造プロセスについて説明する。
【０００５】
まず、図１１に示すように、ｎ型ＧａＡｓ基板１０１上に、ＭＯＣＶＤ（ＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法を用いて、ｎ型ＡｌＧａＡｓからなるｎ型クラッド層１０２、活性層１０３、ｐ型ＡｌＧａＡｓからなるｐ型クラッド層１０４、および、ｐ型ＧａＡｓからなるｐ型オーミックコンタクト層１０５を連続的に成長させる。その後、ｐ型オーミックコンタクト層１０５上の所定領域に、数μｍの厚みを有するストライプ状のＳｉＯ₂からなるマスク層１１０を形成する。
【０００６】
次に、図１２に示すように、マスク層１１０をマスクとして、ｐ型クラッド層１０４およびｐ型オーミックコンタクト層１０５をエッチングすることにより、ｐ型クラッド層１０４およびｐ型オーミックコンタクト層１０５からなるストライプ状の逆メサ形状のリッジ部を形成する。
【０００７】
そして、マスク層１１０を選択成長マスクとして、ＭＯＣＶＤ法を用いて、図１３に示されるような、ｎ型ＧａＡｓからなる電流阻止層１０７を形成する。このとき、電流阻止層１０７は、ＳｉＯ₂からなるマスク層１１０上には成長されずに、ｐ型クラッド層１０４およびｐ型オーミックコンタクト層１０５からなるリッジ部の側面を完全に埋め込むように形成される。この後、マスク層１１０を除去する。
【０００８】
最後に、図１０に示したように、リッジ部の上面に露出したｐ型オーミックコンタクト層１０５上および電流阻止層１０７上に、ｐ型電極１０９を形成する。また、ｎ型ＧａＡｓ基板１０１の裏面に、ｎ型電極１０８を形成する。このようにして、従来の半導体発光素子が形成される。
【０００９】
【発明が解決しようとする課題】
上記したように、従来の半導体発光素子では、ｐ型クラッド層１０４およびｐ型オーミックコンタクト層１０５をエッチングすることにより、逆メサ形状のリッジ部を形成していた。この場合、リッジ部を形成した後、次の工程で、リッジ部を埋め込むように電流阻止層１０７を形成するまでの間、素子表面にリッジ部のみが突出した状態になる。従来では、このリッジ部のみが突出した状態の間に、リッジ部が衝撃やダメージを受けやすいという問題点があった。
【００１０】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の一つの目的は、発光に関与するリッジ部への衝撃やダメージを軽減することが可能な半導体発光素子を提供することである。
【００１１】
この発明のもう一つの目的は、発光に関与するリッジ部への衝撃やダメージを軽減することが可能な半導体発光素子の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
この発明の一の局面による半導体発光素子は、活性層を含む半導体層と、半導体層の表面に形成されたリッジ部と、リッジ部と所定の間隔を隔てて形成され、リッジ部の長手方向の側縁部と平行でない長手方向の側縁部を有するダミーリッジ部とを備えている。
【００１３】
この一の局面による半導体発光素子では、上記のように、ダミーリッジ部を設けることによって、リッジ部およびダミーリッジ部が突出した形状になるので、リッジ部のみが突出した形状に比べて、リッジ部が受ける衝撃やダメージを軽減することができる。また、リッジ部の長手方向の側縁部と平行でない長手方向の側縁部を有するダミーリッジ部を設けることによって、たとえば、リッジ部の長手方向の側縁部が［０１１］方向に形成されている場合に、それと平行でないダミーリッジ部の長手方向の側縁部上には、電流阻止層を充分に成長させることができる。これにより、リーク電流が発生するのを有効に防止することができる。
【００１４】
上記一の局面による半導体発光素子において、好ましくは、リッジ部の長手方向の側縁部は、エッチングされた時に逆メサ形状になる結晶方向であって光軸方向になる方向に形成されており、ダミーリッジ部の長手方向の側縁部は、リッジ部の長手方向の側縁部の方向と平行でない方向に形成されている。このように構成すれば、容易に、ダミーリッジ部の長手方向の側縁部上に電流阻止層を充分に成長させることができる。また、好ましくは、リッジ部およびダミーリッジ部は、ＧａとＡｓとを含み、リッジ部の長手方向の側縁部は、［０１１］方向に平行に形成されており、ダミーリッジ部の長手方向の側縁部は、［０１１］方向に平行でない方向に形成されている。このように構成しても、容易に、ダミーリッジ部の長手方向の側縁部上に電流阻止層を充分に成長させることができる。
【００１５】
上記の場合、リッジ部以外のダミーリッジ部の全体を覆うように形成された電流阻止層をさらに備えるのが好ましい。このように構成すれば、リッジ部のみが電流阻止層に覆われないように形成されるので、リッジ部のみに容易に電流を供給することができる。
【００１６】
上記の場合、ダミーリッジ部には接触せずに、リッジ部のみに接触するように形成されたコンタクト層をさらに備えるのが好ましい。このように構成すれば、コンタクト層を介して、リッジ部のみに容易に電流を供給することができる。
【００１７】
この発明の他の局面による半導体発光素子の製造方法は、活性層を含む半導体層を形成する工程と、半導体層の表面上の所定領域に、レジスト膜を形成する工程と、レジスト膜をマスクとして半導体層をエッチングすることによって、リッジ部と、リッジ部の長手方向の側縁部と平行でない長手方向の側縁部を有するダミーリッジ部とを形成する工程とを備えている。
【００１８】
この他の局面による半導体発光素子の製造方法では、上記のように、リッジ部と所定の間隔を隔ててダミーリッジ部を形成することによって、リッジ部およびダミーリッジ部が突出した形状になるので、リッジ部のみが突出した形状に比べて、リッジ部が受ける衝撃やダメージを軽減することができる。また、リッジ部の長手方向の側縁部と平行でない長手方向の側縁部を有するダミーリッジ部を設けることによって、たとえば、リッジ部の長手方向の側縁部が［０１１］方向に形成されている場合に、それと平行でないダミーリッジ部の長手方向の側縁部上には、電流阻止層を充分に成長させることができる。これにより、リーク電流が発生するのを有効に防止することが可能な半導体発光素子を容易に形成することができる。
【００１９】
上記他の局面による半導体発光素子の製造方法において、好ましくは、リッジ部の長手方向の側縁部は、エッチングされた時に逆メサ形状になる結晶方向であって光軸方向になる方向に形成され、ダミーリッジ部の長手方向の側縁部は、リッジ部の長手方向の側縁部の方向と平行でない方向に形成される。このように構成すれば、容易に、ダミーリッジ部の長手方向の側縁部上に電流阻止層を充分に成長させることができる。
【００２０】
また、上記の場合、好ましくは、リッジ部およびダミーリッジ部は、ＧａとＡｓとを含み、リッジ部の長手方向の側縁部は、［０１１］方向に平行に形成され、ダミーリッジ部の長手方向の側縁部は、［０１１］方向に平行でない方向に形成される。このように構成しても、容易に、ダミーリッジ部の長手方向の側縁部上に電流阻止層を充分に成長させることができる。
【００２１】
この場合、好ましくは、レジスト膜を形成する工程は、［０１１］方向に平行な第１レジスト膜と、［０１１］方向に平行でない第２レジスト膜とを形成する工程を含み、リッジ部およびダミーリッジ部を形成する工程は、第１レジスト膜および第２レジスト膜をマスクとして半導体層をエッチングすることによって、［０１１］方向に平行なリッジ部と、［０１１］方向に平行でないダミーリッジ部とを形成する工程を含む。このように構成すれば、［０１１］方向に平行なリッジ部と、［０１１］方向に平行でないダミーリッジ部とを容易に形成することができる。
【００２２】
上記の場合、ダミーリッジ部の全体を覆うように、電流阻止層を成長させる工程をさらに備えるのが好ましい。このように構成すれば、ダミーリッジ部に電流を流すことなくリッジ部のみに容易に電流を供給することができる。
【００２３】
上記の場合、好ましくは、電流阻止層を形成する工程は、リッジ部およびダミーリッジ部を覆うように電流阻止層を成長させた後、リッジ部上に位置する電流阻止層を除去することによって、リッジ部上に開口部を形成する工程を含む。このように構成すれば、リッジ部上の開口部を介して容易にリッジ部のみに電流を供給することができる。
【００２４】
上記の場合、ダミーリッジ部には接触せずに、リッジ部のみに接触するようにコンタクト層を形成する工程をさらに備えるのが好ましい。このように構成すれば、コンタクト層を介してリッジ部のみに容易に電流を供給することができる。
【００２５】
【発明の実施形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００２６】
図１は、本発明の一実施形態による半導体発光素子（半導体レーザ）の構造を示した断面図である。
【００２７】
まず、図１を参照して、一実施形態による半導体発光素子（半導体レーザ）の構造について説明する。この一実施形態による半導体発光素子では、約９０μｍの厚みを有するｎ型ＧａＡｓ基板１上に、約２．５μｍの厚みを有するｎ型ＡｌＧａＡｓからなるｎ型クラッド層２、約０．０５μｍの厚みを有するｎ型ＡｌＧａＡｓからなるｎ型キャリヤブロック層３および活性層４が形成されている。この活性層４は、約０．００８μｍの厚みを有するＡｌＧａＡｓからなるウェル層、約０．０１８μｍの厚みを有するＡｌＧａＡｓからなるガイド層、および、約０．００８μｍの厚みを有するＡｌＧａＡｓからなるバリア層が積層された構造を有する。活性層４上には、約０．０５μｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型キャリヤブロック層５、約０．１３μｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型第１クラッド層６、および、約０．０２μｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型エッチングストップ層７が形成されている。
【００２８】
ここで、本実施形態では、ｐ型エッチングストップ層７上に、ｐ型ＡｌＧａＡｓからなるｐ型第２クラッド層８ａと、ｐ型ＧａＡｓからなるｐ型キャップ層９ａとによって構成される逆メサ形状のリッジ部が形成されている。そして、そのリッジ部の長手方向の側縁部（側面上端部）は、エッチング時にリッジ部が逆メサ形状となる結晶方向であってレーザの光軸方向となる［０１１］方向に形成されている。また、中央に位置するリッジ部と所定の間隔を隔てて、リッジ部を挟むように、ｐ型ＡｌＧａＡｓからなるｐ型第２クラッド層８ｂと、ｐ型ＧａＡｓからなるｐ型キャップ層９ｂとによって構成されるダミーリッジ部が形成されている。そのダミーリッジ部の長手方向の側縁部（側面上端部）は、［０１１］方向に平行でない方向に形成されている。
【００２９】
また、左右に位置するダミーリッジ部（８ｂ、９ｂ）の上面、側面および側縁部を含む全面を覆うとともに、中央部のリッジ部（８ａ、９ａ）の上面のみを露出させるように、約１．０μｍの膜厚を有するｎ型ＡｌＧａＡｓからなる電流阻止層１０が形成されている。
【００３０】
また、電流阻止層１０を覆うとともに、中央部のリッジ部の上面においてｐ型キャップ層９ａと接触するように、約６．０μｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層１１が形成されている。
【００３１】
なお、ｎ型クラッド層２、ｎ型キャリヤブロック層３、活性層４、ｐ型キャリヤブロック層５、ｐ型第１クラッド層６およびｐ型エッチングストップ層７が、本発明の「活性層を含む半導体層」の一例である。また、ｐ型コンタクト層１１が、本発明の「コンタクト層」の一例である。
【００３２】
上記のような構造を有する本実施形態の半導体発光素子の電流経路としては、ｐ型コンタクト層１１のリッジ部上に位置する部分から、リッジ部を構成するｐ型キャップ層９ａおよびｐ型第２クラッド層８ａを経て、活性層４へと電流が流れる。これにより、リッジ部の下方に位置する活性層４の領域において、レーザ光を発生させることができる。なお、左右に位置するダミーリッジ部の上面、側面および側縁部（側面上端部）は、電流阻止層１０によって充分に覆われているので、ダミーリッジ部を構成するｐ型キャップ層９ｂには、電流が流れない。このため、ダミーリッジ部の下方の活性層４の領域には、レーザ光は発生しない。つまり、中央部に位置するリッジ部のみが発光に関与する。
【００３３】
本実施形態では、上記のように、リッジ部と所定の間隔を隔てて、リッジ部を挟むように、ダミーリッジ部を設けることによって、リッジ部およびダミーリッジ部が突出した形状になるので、リッジ部のみが突出した形状に比べて、リッジ部が受ける衝撃やダメージを軽減することができる。
【００３４】
また、本実施形態では、上記のように、長手方向の側縁部が［０１１］方向に平行でないダミーリッジ部を設けることによって、側縁部が［０１１］方向に平行なダミーリッジ部を設ける場合と異なり、後述する製造プロセスにおいて、ダミーリッジ部上に電流阻止層１０を充分に成長させることができる。これにより、リーク電流が発生するのを有効に防止することができる。
【００３５】
図２〜図８は、図１に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図および平面図である。次に、図１〜図８を参照して、一実施形態による半導体発光素子の製造プロセスについて説明する。
【００３６】
まず、図２に示すように、ＭＯＣＶＤ法などを用いて、ｎ型ＧａＡｓ基板１上に、ｎ型ＡｌＧａＡｓからなるｎ型クラッド層２、ｎ型ＡｌＧａＡｓからなるｎ型キャリヤブロック層３、活性層４、ｐ型ＡｌＧａＡｓからなるｐ型キャリヤブロック層５、ｐ型ＡｌＧａＡｓからなるｐ型第１クラッド層６、ｐ型ＡｌＧａＡｓからなるｐ型エッチングストップ層７、ｐ型ＡｌＧａＡｓからなるｐ型第２クラッド層８、および、ｐ型ＧａＡｓからなるｐ型キャップ層９を連続的に成長させる。
【００３７】
その後、図３に示すように、ｐ型キャップ層９上の所定領域に、ストライプ状のレジスト膜１２ａおよび１２ｂを形成する。
【００３８】
ここで、本実施形態では、図４に示すように、中央部のレジスト膜１２ａの長手方向の側縁部をＧａＡｓの逆メサリッジ方向（エッチング時にリッジ部が逆メサ形状になる方向）であってレーザの光軸方向である［０１１］方向に形成する。また、左右に位置するレジスト膜１２ｂの長手方向の側縁部を［０１１］方向から所定の角度θ（本実施形態では、３０°）傾いた方向に形成する。なお、図４において、チップ分割線とは、ウエハプロセス終了後にチップ化する際に、分割する線を意味している。
【００３９】
次に、図３および図４に示したレジスト膜１２ａおよび１２ｂをマスクとして、ｐ型第２クラッド層８およびｐ型キャップ層９を酒石酸系のエッチング液でウェットエッチングすることによって、図５に示されるような、ｐ型第２クラッド層８ａとｐ型キャップ層９ａとからなる逆メサ形状を有するリッジ部と、ｐ型第２クラッド層８ｂとｐ型キャップ層９ｂとからなる左右に位置するダミーリッジ部とを形成する。この場合、図６に示すように、中央部のリッジ部の長手方向の側縁部（側面上端部）は、［０１１］方向に形成される。その一方、左右に位置するダミーリッジ部の長手方向の側縁部（側面上端部）は、［０１１］方向から３０°傾いた方向に形成される。なお、上記したリッジ部およびダミーリッジ部を形成するためのウェットエッチング工程において、ｐ型エッチングストップ層７は、エッチングストッパとして機能する。このように、リッジ部およびダミーリッジ部を形成した後、レジスト膜１２ａおよび１２ｂを除去する。
【００４０】
次に、図７に示すように、ｐ型エッチングストップ層７と、リッジ部と、ダミーリッジ部とを覆うように、ｎ型ＡｌＧａＡｓからなる電流阻止層１０を成長させる。このとき、電流阻止層１０は、ダミーリッジ部の長手方向の側縁部が［０１１］方向に平行でないため、ダミーリッジ部の側面および上面のみならず側縁部（側面上端部）においても充分に成長する。また、中央部のリッジ部の長手方向の側縁部は［０１１］方向に平行であるので、電流阻止層１０は、中央部のリッジ部の長手方向の側縁部（側面上端部）では成長せずに、リッジ部の側縁部以外の部分を覆うように成長する。
【００４１】
ここで、図９を参照して、本実施形態の比較例として、ダミーリッジ部の長手方向の側縁部を、［０１１］方向に平行に形成した例について説明する。図９に示すように、［０１１］方向に平行なダミーリッジ部の長手方向の側縁部（側面上端部）には、電流阻止層２０が成長しない。このため、ダミーリッジ部の長手方向の側縁部は、ｐ型ＧａＡｓコンタクト層２１と接触する。その結果、［０１１］方向に平行なダミーリッジ部を形成した場合には、ｐ型ＧａＡｓコンタクト層２１から、ダミーリッジ部の長手方向の側縁部を介して、矢印で示した方向に、リーク電流が発生するという不都合が生じる。
【００４２】
そこで、本実施形態では、上記のように、ダミーリッジ部の長手方向の側縁部を［０１１］方向に平行でない（３０°傾斜する）ように形成する。これにより、図７に示したように、ダミーリッジ部の側縁部においても電流阻止層１０を充分に成長させることができ、その結果、リーク電流が発生するのを有効に防止することができる。
【００４３】
この後、電流阻止層１０上の所定領域に、レジスト膜１３を形成する。そして、レジスト膜１３をマスクとして、中央部のリッジ部の上面上に形成された電流阻止層１０をエッチングにより除去した後、レジスト膜１３を除去する。これにより、図８に示すように、中央部のリッジ部の上面（ｐ型キャップ層９ａ）のみが露出されるとともに、左右に位置するダミーリッジ部の全体が電流阻止層１０によって覆われた形状が得られる。
【００４４】
最後に、図１に示したように、電流阻止層１０を覆うとともに、中央部のリッジ部の上面においてｐ型キャップ層９ａと接触するように、ｐ型ＧａＡｓからなるｐ型コンタクト層１１を形成する。このようにして、本実施形態の半導体発光素子が形成される。
【００４５】
本実施形態の製造プロセスでは、上記のように、リッジ部と所定の間隔を隔ててダミーリッジ部を形成することによって、リッジ部およびダミーリッジ部が突出した形状になるので、リッジ部のみが突出した形状に比べて、リッジ部が受ける衝撃やダメージを軽減することができる。
【００４６】
また、本実施形態の半導体発光素子は、水平広がり角度８°で、１５０ｍＷ以上の基本横モード光出力が得られるとともに、６０℃、１３０ｍＷで、５００時間以上安定に動作した。
【００４７】
なお、今回開示された実施形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４９】
また、上記実施形態では、ダミーリッジ部の長手方向の側縁部を、発光に関与する中央部のリッジ部の長手方向の側縁部から３０°傾けた方向に形成したが、本発明はこれに限らず、他の角度であっても良い。この場合、好ましくは、０．２°〜８９．８°の範囲で傾けた方向に形成すればよく、さらに好ましくは、３０°〜６０°の範囲で形成すればよい。
【００５０】
また、上記実施形態では、２つのダミーリッジ部を設けたが、本発明はこれに限らず、ダミーリッジ部を１つだけ設けてもよいし、３つ以上設けるようにしてもよい。
【００５１】
【発明の効果】
以上のように、本発明によれば、発光に関与するリッジ部への衝撃やダメージを軽減することが可能な半導体発光素子およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による半導体発光素子を示した断面図である。
【図２】図１に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図３】図１に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図４】図１に示した一実施形態による半導体発光素子の製造プロセスを説明するための平面図である。
【図５】図１に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図６】図１に示した一実施形態による半導体発光素子の製造プロセスを説明するための平面図である。
【図７】図１に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図８】図１に示した一実施形態による半導体発光素子の製造プロセスを説明するための断面図である。
【図９】図１に示した一実施形態による半導体発光素子の比較例を示した断面図である。
【図１０】従来の半導体発光素子を示した断面図である。
【図１１】従来の半導体発光素子の製造プロセスを説明するための断面図である。
【図１２】従来の半導体発光素子の製造プロセスを説明するための断面図である。
【図１３】従来の半導体発光素子の製造プロセスを説明するための断面図である。
【符号の説明】
１ｎ型ＧａＡｓ基板（半導体層）
２ｎ型クラッド層（半導体層）
３ｎ型キャリヤブロック層（半導体層）
４活性層（半導体層）
５ｐ型キャリヤブロック層（半導体層）
６ｐ型第１クラッド層（半導体層）
７ｐ型エッチングストップ層（半導体層）
８ａ、８ｂｐ型第２クラッド層（半導体層）
９ａ、９ｂｐ型キャップ層（半導体層）
８ａ、９ａリッジ部
８ｂ、９ｂダミーリッジ部
１０電流阻止層
１１ｐ型コンタクト層（コンタクト層）
１２ａ、１２ｂレジスト膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor light emitting device and a manufacturing method thereof, and more particularly to a semiconductor light emitting device having a ridge portion and a manufacturing method thereof.
[0002]
[Prior art]
Conventionally, semiconductor light emitting devices such as semiconductor lasers have been widely used as light sources for optical communication, consumer use, and industrial equipment. In order to obtain a high-power semiconductor light emitting device, it is necessary to reduce the absorption loss of light generated in the active layer as much as possible. In order to reduce the light absorption loss, it is preferable to increase the thickness (height) of the ridge portion formed of the cladding layer that does not absorb light as much as possible. For this reason, conventionally, a semiconductor light emitting element having a ridge portion having an inverted mesa shape (inverted trapezoid shape) capable of making the ridge portion higher than a forward mesa shape (trapezoid shape) is often used. A semiconductor light emitting device having an inverted mesa ridge is disclosed in, for example, Japanese Patent Laid-Open No. 5-21902.
[0003]
FIG. 10 is a cross-sectional view showing the structure of a conventional semiconductor light emitting device (semiconductor laser) disclosed in Japanese Patent Laid-Open No. 5-21902. Referring to FIG. 10, in this conventional semiconductor light emitting device, an n-type cladding layer 102 and an active layer 103 made of n-type AlGaAs are formed on an n-type GaAs substrate 101. A p-type cladding layer 104 made of p-type AlGaAs having an inverted mesa ridge is formed on the active layer 103. A p-type ohmic contact layer 105 made of p-type GaAs is formed on the upper surface of the ridge portion of the p-type cladding layer 104. In addition, a current blocking layer 107 made of n-type GaAs is formed so as to embed a ridge portion made of the p-type cladding layer 104 and the p-type ohmic contact layer 105 and to expose the upper surface of the p-type ohmic contact layer 105. . A p-type electrode 109 is formed on the p-type ohmic contact layer 105 and the current blocking layer 107 exposed on the upper surface of the ridge portion. An n-type electrode 108 is formed on the back surface of the n-type GaAs substrate 101.
[0004]
11 to 13 are cross-sectional views for explaining a manufacturing process of the conventional semiconductor light emitting device shown in FIG. A conventional semiconductor light emitting device manufacturing process will be described with reference to FIGS.
[0005]
First, as shown in FIG. 11, an n-type cladding layer 102 made of n-type AlGaAs, an active layer 103, and p-type AlGaAs are formed on an n-type GaAs substrate 101 by using a MOCVD (Metal Organic Chemical Vapor Deposition) method. A p-type cladding layer 104 and a p-type ohmic contact layer 105 made of p-type GaAs are continuously grown. Thereafter, a mask layer 110 made of striped SiO ₂ having a thickness of several μm is formed in a predetermined region on the p-type ohmic contact layer 105.
[0006]
Next, as shown in FIG. 12, by using the mask layer 110 as a mask, the p-type cladding layer 104 and the p-type ohmic contact layer 105 are etched to form a stripe made of the p-type cladding layer 104 and the p-type ohmic contact layer 105. A reverse mesas shaped ridge portion is formed.
[0007]
Then, a current blocking layer 107 made of n-type GaAs as shown in FIG. 13 is formed by MOCVD using the mask layer 110 as a selective growth mask. At this time, the current blocking layer 107 is not grown on the mask layer 110 made of SiO ₂ , but is formed so as to completely fill the side surface of the ridge portion made of the p-type cladding layer 104 and the p-type ohmic contact layer 105. The Thereafter, the mask layer 110 is removed.
[0008]
Finally, as shown in FIG. 10, the p-type electrode 109 is formed on the p-type ohmic contact layer 105 and the current blocking layer 107 exposed on the upper surface of the ridge portion. An n-type electrode 108 is formed on the back surface of the n-type GaAs substrate 101. In this way, a conventional semiconductor light emitting device is formed.
[0009]
[Problems to be solved by the invention]
As described above, in the conventional semiconductor light emitting device, the p-type cladding layer 104 and the p-type ohmic contact layer 105 are etched to form the inverted mesa-shaped ridge portion. In this case, after the ridge portion is formed, only the ridge portion protrudes from the element surface until the current blocking layer 107 is formed so as to fill the ridge portion in the next step. Conventionally, there has been a problem that the ridge portion is susceptible to impact and damage while only the ridge portion protrudes.
[0010]
The present invention has been made to solve the above problems,
One object of the present invention is to provide a semiconductor light emitting device capable of reducing impact and damage to a ridge portion involved in light emission.
[0011]
Another object of the present invention is to provide a method for manufacturing a semiconductor light emitting device capable of reducing impact and damage to a ridge portion involved in light emission.
[0012]
[Means for Solving the Problems]
A semiconductor light emitting device according to one aspect of the present invention includes a semiconductor layer including an active layer, a ridge formed on a surface of the semiconductor layer, a ridge formed at a predetermined interval, and extending in a longitudinal direction of the ridge. And a dummy ridge having a longitudinal side edge that is not parallel to the side edge.
[0013]
In the semiconductor light emitting device according to this aspect, since the dummy ridge portion is provided as described above, the ridge portion and the dummy ridge portion are protruded, so that the ridge portion is compared with the shape in which only the ridge portion protrudes. Can reduce impact and damage. Further, by providing a dummy ridge portion having a longitudinal side edge portion that is not parallel to the longitudinal side edge portion of the ridge portion, for example, the longitudinal side edge portion of the ridge portion is formed in the [011] direction. In this case, the current blocking layer can be sufficiently grown on the side edge in the longitudinal direction of the dummy ridge that is not parallel to the dummy ridge. This can effectively prevent the occurrence of leakage current.
[0014]
In the semiconductor light emitting device according to the above aspect, preferably, the side edge portion in the longitudinal direction of the ridge portion is formed in a direction that is a crystal direction that becomes a reverse mesa shape when etched and that is in the optical axis direction. The side edge portion in the longitudinal direction of the dummy ridge portion is formed in a direction not parallel to the direction of the side edge portion in the longitudinal direction of the ridge portion. If comprised in this way, a current blocking layer can be fully grown easily on the side edge part of the longitudinal direction of a dummy ridge part. Preferably, the ridge portion and the dummy ridge portion include Ga and As, and the side edges in the longitudinal direction of the ridge portion are formed in parallel to the [011] direction. The side edge is formed in a direction not parallel to the [011] direction. Even if comprised in this way, the electric current blocking layer can be sufficiently grown on the side edge portion in the longitudinal direction of the dummy ridge portion easily.
[0015]
In the above case, it is preferable to further include a current blocking layer formed so as to cover the entire dummy ridge portion other than the ridge portion. With this configuration, since only the ridge portion is formed so as not to be covered with the current blocking layer, it is possible to easily supply current only to the ridge portion.
[0016]
In the above case, it is preferable to further include a contact layer formed so as to contact only the ridge portion without contacting the dummy ridge portion. If comprised in this way, an electric current can be easily supplied only to a ridge part via a contact layer.
[0017]
A method for manufacturing a semiconductor light emitting device according to another aspect of the present invention includes a step of forming a semiconductor layer including an active layer, a step of forming a resist film in a predetermined region on the surface of the semiconductor layer, and using the resist film as a mask. Etching the semiconductor layer to form a ridge portion and a dummy ridge portion having a longitudinal side edge not parallel to the longitudinal side edge of the ridge.
[0018]
In the method for manufacturing a semiconductor light emitting device according to this other aspect, as described above, by forming the dummy ridge portion with a predetermined distance from the ridge portion, the ridge portion and the dummy ridge portion have a protruding shape. Compared to the shape in which only the ridge portion protrudes, the impact and damage received by the ridge portion can be reduced. Further, by providing a dummy ridge portion having a longitudinal side edge portion that is not parallel to the longitudinal side edge portion of the ridge portion, for example, the longitudinal side edge portion of the ridge portion is formed in the [011] direction. In this case, the current blocking layer can be sufficiently grown on the side edge in the longitudinal direction of the dummy ridge that is not parallel to the dummy ridge. Thereby, it is possible to easily form a semiconductor light emitting element capable of effectively preventing the occurrence of leakage current.
[0019]
In the method for manufacturing a semiconductor light emitting device according to the above other aspect, preferably, the side edge portion in the longitudinal direction of the ridge portion is formed in a crystal direction that becomes a reverse mesa shape when etched and in a direction that becomes the optical axis direction. The side edge portion in the longitudinal direction of the dummy ridge portion is formed in a direction not parallel to the direction of the side edge portion in the longitudinal direction of the ridge portion. If comprised in this way, a current blocking layer can be fully grown easily on the side edge part of the longitudinal direction of a dummy ridge part.
[0020]
In the above case, preferably, the ridge portion and the dummy ridge portion include Ga and As, and the side edge portion in the longitudinal direction of the ridge portion is formed in parallel to the [011] direction, and the length of the dummy ridge portion is The side edge of the direction is formed in a direction not parallel to the [011] direction. Even if comprised in this way, the electric current blocking layer can be sufficiently grown on the side edge portion in the longitudinal direction of the dummy ridge portion easily.
[0021]
In this case, preferably, the step of forming the resist film includes a step of forming a first resist film parallel to the [011] direction and a second resist film not parallel to the [011] direction. The step of forming the ridge portion includes etching the semiconductor layer using the first resist film and the second resist film as a mask, thereby forming a ridge portion parallel to the [011] direction and a dummy ridge portion not parallel to the [011] direction. Forming a step. With this configuration, a ridge portion parallel to the [011] direction and a dummy ridge portion not parallel to the [011] direction can be easily formed.
[0022]
In the above case, it is preferable to further include a step of growing the current blocking layer so as to cover the entire dummy ridge portion. If comprised in this way, an electric current can be easily supplied only to a ridge part, without flowing an electric current into a dummy ridge part.
[0023]
In the above case, preferably, the step of forming the current blocking layer is performed by growing the current blocking layer so as to cover the ridge portion and the dummy ridge portion, and then removing the current blocking layer located on the ridge portion, Forming an opening on the ridge. If comprised in this way, an electric current can be easily supplied only to a ridge part through the opening part on a ridge part.
[0024]
In the above case, it is preferable to further include a step of forming a contact layer so as to contact only the ridge portion without contacting the dummy ridge portion. If comprised in this way, an electric current can be easily supplied only to a ridge part via a contact layer.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0026]
FIG. 1 is a sectional view showing the structure of a semiconductor light emitting device (semiconductor laser) according to an embodiment of the present invention.
[0027]
First, the structure of a semiconductor light emitting device (semiconductor laser) according to an embodiment will be described with reference to FIG. In the semiconductor light emitting device according to this embodiment, an n-type cladding layer 2 made of n-type AlGaAs having a thickness of about 2.5 μm is formed on an n-type GaAs substrate 1 having a thickness of about 90 μm, and has a thickness of about 0.05 μm. An n-type carrier block layer 3 and an active layer 4 made of n-type AlGaAs are formed. The active layer 4 includes a well layer made of AlGaAs having a thickness of about 0.008 μm, a guide layer made of AlGaAs having a thickness of about 0.018 μm, and a barrier layer made of AlGaAs having a thickness of about 0.008 μm. It has a laminated structure. On the active layer 4, a p-type carrier block layer 5 made of p-type AlGaAs having a thickness of about 0.05 μm, a p-type first cladding layer 6 made of p-type AlGaAs having a thickness of about 0.13 μm, and A p-type etching stop layer 7 made of p-type AlGaAs having a thickness of about 0.02 μm is formed.
[0028]
Here, in the present embodiment, an inverted mesa shape constituted by a p-type second cladding layer 8 a made of p-type AlGaAs and a p-type cap layer 9 a made of p-type GaAs is formed on the p-type etching stop layer 7. A ridge portion is formed. The side edge portion (upper side surface portion) in the longitudinal direction of the ridge portion is formed in the [011] direction which is a crystal direction in which the ridge portion has an inverted mesa shape at the time of etching and which is the laser optical axis direction. . The p-type second cladding layer 8b made of p-type AlGaAs and the p-type cap layer 9b made of p-type GaAs are arranged so as to sandwich the ridge portion with a predetermined distance from the central ridge portion. A dummy ridge portion is formed. The side edge portion (upper side surface upper end portion) in the longitudinal direction of the dummy ridge portion is formed in a direction not parallel to the [011] direction.
[0029]
Further, the dummy ridge portions (8b, 9b) located on the left and right sides cover the entire surface including the upper surface, side surfaces, and side edge portions, and only the upper surface of the central ridge portion (8a, 9a) is exposed. A current blocking layer 10 made of n-type AlGaAs having a thickness of 0.0 μm is formed.
[0030]
A p-type contact layer 11 made of p-type GaAs having a thickness of about 6.0 μm is formed so as to cover the current blocking layer 10 and to be in contact with the p-type cap layer 9a on the upper surface of the central ridge portion. ing.
[0031]
The n-type cladding layer 2, the n-type carrier block layer 3, the active layer 4, the p-type carrier block layer 5, the p-type first cladding layer 6 and the p-type etching stop layer 7 include the “active layer” in the present invention. It is an example of a “semiconductor layer”. The p-type contact layer 11 is an example of the “contact layer” in the present invention.
[0032]
As a current path of the semiconductor light emitting device of the present embodiment having the above-described structure, the p-type cap layer 9a and the p-type second layer constituting the ridge portion from the portion located on the ridge portion of the p-type contact layer 11 are used. A current flows to the active layer 4 through the cladding layer 8a. Thereby, a laser beam can be generated in the region of the active layer 4 located below the ridge portion. Note that the upper surface, the side surface, and the side edge (upper side surface portion) of the dummy ridge portion positioned on the left and right are sufficiently covered with the current blocking layer 10, so that the p-type cap layer 9b constituting the dummy ridge portion has , No current flows. For this reason, laser light is not generated in the region of the active layer 4 below the dummy ridge portion. That is, only the ridge portion located at the center portion is involved in light emission.
[0033]
In the present embodiment, as described above, by providing the dummy ridge portion so as to sandwich the ridge portion at a predetermined interval from the ridge portion, the ridge portion and the dummy ridge portion are projected, so the ridge portion Compared to the shape in which only the portion protrudes, the impact and damage to the ridge portion can be reduced.
[0034]
In the present embodiment, as described above, the dummy ridge portion whose side edge portion is parallel to the [011] direction is provided by providing the dummy ridge portion whose side edge portion in the longitudinal direction is not parallel to the [011] direction. Unlike the case, the current blocking layer 10 can be sufficiently grown on the dummy ridge portion in the manufacturing process described later. This can effectively prevent the occurrence of leakage current.
[0035]
2 to 8 are a cross-sectional view and a plan view for explaining a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG. Next, with reference to FIGS. 1-8, the manufacturing process of the semiconductor light-emitting device by one Embodiment is demonstrated.
[0036]
First, as shown in FIG. 2, an n-type cladding layer 2 made of n-type AlGaAs, an n-type carrier block layer 3 made of n-type AlGaAs, and an active layer 4 are formed on an n-type GaAs substrate 1 using MOCVD or the like. P-type carrier blocking layer 5 made of p-type AlGaAs, p-type first cladding layer 6 made of p-type AlGaAs, p-type etching stop layer 7 made of p-type AlGaAs, and p-type second cladding layer 8 made of p-type AlGaAs. The p-type cap layer 9 made of p-type GaAs is continuously grown.
[0037]
Thereafter, as shown in FIG. 3, striped resist films 12 a and 12 b are formed in a predetermined region on the p-type cap layer 9.
[0038]
Here, in this embodiment, as shown in FIG. 4, the side edge portion in the longitudinal direction of the central resist film 12a is in the reverse mesa ridge direction of GaAs (the direction in which the ridge portion becomes a reverse mesa shape during etching). It is formed in the [011] direction which is the optical axis direction of the laser. Further, the side edges in the longitudinal direction of the resist film 12b located on the left and right are formed in a direction inclined by a predetermined angle θ (30 ° in the present embodiment) from the [011] direction. In FIG. 4, a chip dividing line means a line to be divided when a chip is formed after completion of the wafer process.
[0039]
Next, using the resist films 12a and 12b shown in FIGS. 3 and 4 as a mask, the p-type second cladding layer 8 and the p-type cap layer 9 are wet-etched with a tartaric acid-based etchant, as shown in FIG. A ridge having a reverse mesa shape composed of the p-type second cladding layer 8a and the p-type cap layer 9a, and a dummy located on the left and right composed of the p-type second cladding layer 8b and the p-type cap layer 9b. And a ridge portion. In this case, as shown in FIG. 6, the longitudinal side edge portion (upper side surface portion) of the central ridge portion is formed in the [011] direction. On the other hand, the side edges (upper side surfaces) in the longitudinal direction of the dummy ridges located on the left and right are formed in a direction inclined by 30 ° from the [011] direction. In the wet etching process for forming the ridge portion and the dummy ridge portion described above, the p-type etching stop layer 7 functions as an etching stopper. Thus, after the ridge portion and the dummy ridge portion are formed, the resist films 12a and 12b are removed.
[0040]
Next, as shown in FIG. 7, a current blocking layer 10 made of n-type AlGaAs is grown so as to cover the p-type etching stop layer 7, the ridge portion, and the dummy ridge portion. At this time, since the side edge portion in the longitudinal direction of the dummy ridge portion is not parallel to the [011] direction, the current blocking layer 10 is sufficient not only on the side surface and the upper surface of the dummy ridge portion but also on the side edge portion (upper side surface portion). To grow. In addition, since the longitudinal side edge of the central ridge portion is parallel to the [011] direction, the current blocking layer 10 grows at the longitudinal side edge (upper side of the side surface) of the central ridge portion. Without growing, it grows so as to cover the portion other than the side edge portion of the ridge portion.
[0041]
Here, with reference to FIG. 9, as a comparative example of the present embodiment, an example in which the side edge portion in the longitudinal direction of the dummy ridge portion is formed in parallel to the [011] direction will be described. As shown in FIG. 9, the current blocking layer 20 does not grow on the side edge portion (upper end portion of the side surface) in the longitudinal direction of the dummy ridge portion parallel to the [011] direction. For this reason, the side edge portion in the longitudinal direction of the dummy ridge portion is in contact with the p-type GaAs contact layer 21. As a result, when a dummy ridge portion parallel to the [011] direction is formed, leakage occurs in the direction indicated by the arrow from the p-type GaAs contact layer 21 through the side edge in the longitudinal direction of the dummy ridge portion. There is a disadvantage that current is generated.
[0042]
Therefore, in the present embodiment, as described above, the side edge portion in the longitudinal direction of the dummy ridge portion is formed so as not to be parallel to the [011] direction (tilt by 30 °). As a result, as shown in FIG. 7, the current blocking layer 10 can be sufficiently grown also at the side edge portion of the dummy ridge portion, and as a result, the occurrence of leakage current can be effectively prevented. .
[0043]
Thereafter, a resist film 13 is formed in a predetermined region on the current blocking layer 10. Then, using the resist film 13 as a mask, the current blocking layer 10 formed on the upper surface of the central ridge portion is removed by etching, and then the resist film 13 is removed. As a result, as shown in FIG. 8, only the upper surface (p-type cap layer 9a) of the central ridge portion is exposed, and the entire dummy ridge portion located on the left and right is covered with the current blocking layer 10. Is obtained.
[0044]
Finally, as shown in FIG. 1, the p-type contact layer 11 made of p-type GaAs is formed so as to cover the current blocking layer 10 and to contact the p-type cap layer 9a on the upper surface of the central ridge portion. To do. In this way, the semiconductor light emitting device of this embodiment is formed.
[0045]
In the manufacturing process of the present embodiment, as described above, by forming the dummy ridge portion with a predetermined distance from the ridge portion, the shape of the ridge portion and the dummy ridge portion protrudes, so that only the ridge portion protrudes. Compared to the shape, the impact and damage to the ridge portion can be reduced.
[0046]
In addition, the semiconductor light emitting device of the present embodiment was able to obtain a fundamental transverse mode light output of 150 mW or more at a horizontal spread angle of 8 °, and stably operated at 60 ° C. and 130 mW for 500 hours or more.
[0047]
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.
[0049]
In the above embodiment, the side edge in the longitudinal direction of the dummy ridge portion is formed in a direction inclined by 30 ° from the side edge in the longitudinal direction of the central ridge portion involved in light emission. The angle is not limited to this, and may be another angle. In this case, it may be formed in a direction inclined in the range of 0.2 ° to 89.8 °, and more preferably in the range of 30 ° to 60 °.
[0050]
In the above embodiment, two dummy ridges are provided. However, the present invention is not limited to this, and only one dummy ridge may be provided, or three or more dummy ridges may be provided.
[0051]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a semiconductor light emitting device capable of reducing the impact and damage to the ridge portion involved in light emission and a method for manufacturing the same.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a semiconductor light emitting device according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG. 1;
3 is a cross-sectional view illustrating a manufacturing process of the semiconductor light emitting device according to one embodiment shown in FIG. 1;
4 is a plan view for explaining a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG. 1; FIG.
5 is a cross-sectional view for explaining a manufacturing process of the semiconductor light emitting device according to one embodiment shown in FIG. 1;
6 is a plan view for explaining a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG. 1; FIG.
7 is a cross-sectional view for explaining a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG. 1; FIG.
8 is a cross-sectional view for explaining a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG. 1;
9 is a cross-sectional view showing a comparative example of the semiconductor light emitting device according to the embodiment shown in FIG.
FIG. 10 is a cross-sectional view showing a conventional semiconductor light emitting device.
FIG. 11 is a cross-sectional view for explaining a manufacturing process of a conventional semiconductor light emitting device.
FIG. 12 is a cross-sectional view for explaining a manufacturing process of a conventional semiconductor light emitting device.
FIG. 13 is a cross-sectional view for explaining a manufacturing process of a conventional semiconductor light emitting device.
[Explanation of symbols]
1 n-type GaAs substrate (semiconductor layer)
2 n-type cladding layer (semiconductor layer)
3 n-type carrier block layer (semiconductor layer)
4 Active layer (semiconductor layer)
5 p-type carrier block layer (semiconductor layer)
6 p-type first cladding layer (semiconductor layer)
7 p-type etching stop layer (semiconductor layer)
8a, 8b p-type second cladding layer (semiconductor layer)
9a, 9b p-type cap layer (semiconductor layer)
8a, 9a Ridge portions 8b, 9b Dummy ridge portion 10 Current blocking layer 11 P-type contact layer (contact layer)
12a, 12b resist film

Claims

A semiconductor layer including an active layer;
An inverted mesa ridge formed on the surface of the semiconductor layer;
A dummy ridge portion formed at a predetermined interval from the ridge portion, and having a longitudinal side edge portion that is not parallel to the longitudinal side edge portion of the ridge portion ,
The ridge portion and the dummy ridge portion include Ga and As,
The side edge portion in the longitudinal direction of the ridge portion is formed in a direction parallel to the [011] direction and in the optical axis direction,
A semiconductor light emitting element, wherein a side edge portion in the longitudinal direction of the dummy ridge portion is formed in a direction not parallel to the [011] direction .

Further comprising a current blocking layer formed so as to cover the entire of the dummy ridge portions other than the ridge portion, a semiconductor light emitting device according to claim 1.

Wherein without contacting the dummy ridge portion, further comprising a contact layer formed in contact only with the ridge portion, a semiconductor light emitting device according to claim 1 or 2.

Forming a semiconductor layer including an active layer;
Forming a resist film in a predetermined region on the surface of the semiconductor layer;
Etching the semiconductor layer using the resist film as a mask forms an inverted mesa-shaped ridge portion and a dummy ridge portion having a longitudinal side edge that is not parallel to the longitudinal side edge of the ridge portion Comprising the steps of :
The ridge portion and the dummy ridge portion include Ga and As,
A side edge portion in the longitudinal direction of the ridge portion is formed in a direction parallel to the [011] direction and in the optical axis direction,
A method of manufacturing a semiconductor light emitting device, wherein a side edge portion in the longitudinal direction of the dummy ridge portion is formed in a direction not parallel to the [011] direction .

The step of forming the resist film includes:
Forming a first resist film parallel to the [011] direction and a second resist film not parallel to the [011] direction,
The step of forming the ridge portion and the dummy ridge portion includes etching the semiconductor layer using the first resist film and the second resist film as a mask, thereby forming a ridge portion parallel to the [011] direction, The method of manufacturing a semiconductor light emitting element according to claim 4 , further comprising: forming a dummy ridge portion that is not parallel to the direction.

The method for manufacturing a semiconductor light emitting element according to claim 4 , further comprising a step of growing a current blocking layer so as to cover the entire dummy ridge portion.

The step of forming the current blocking layer includes growing the current blocking layer so as to cover the ridge portion and the dummy ridge portion, and then removing the current blocking layer located on the ridge portion, thereby comprising the step of forming an opening on the part, the method of manufacturing a semiconductor light-emitting device according to any one of claims 4-6.

Wherein without contacting the dummy ridge portions, further comprising the step of forming a contact layer to be in contact only with the ridge portion, a method of manufacturing a semiconductor light-emitting device according to any one of claims 4-7.