JP2002223039A - Semiconductor light emitting element and method for manufacturing it - Google Patents

Semiconductor light emitting element and method for manufacturing it

Info

Publication number
JP2002223039A
JP2002223039A JP2001019347A JP2001019347A JP2002223039A JP 2002223039 A JP2002223039 A JP 2002223039A JP 2001019347 A JP2001019347 A JP 2001019347A JP 2001019347 A JP2001019347 A JP 2001019347A JP 2002223039 A JP2002223039 A JP 2002223039A
Authority
JP
Japan
Prior art keywords
ridge portion
layer
light emitting
dummy
ridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001019347A
Other languages
Japanese (ja)
Other versions
JP4067278B2 (en
Inventor
Kotaro Furusawa
浩太郎 古沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001019347A priority Critical patent/JP4067278B2/en
Publication of JP2002223039A publication Critical patent/JP2002223039A/en
Application granted granted Critical
Publication of JP4067278B2 publication Critical patent/JP4067278B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light emitting element which can reduce a shock or damage to a ridge participating in a light emitting operation. SOLUTION: The semiconductor light emitting element is provided with ridges (8a, 9a) formed on the surface of a p-type etching stop layer 7, and dummy ridges (8b, 9b) which are formed by keeping a prescribed interval from the ridges (8a, 9a) and which comprise a side edge (side-face upper end) in the longitudinal direction not parallel to the side edge (side-face upper end) in the longitudinal direction of the ridges (8a, 9a).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体発光素子
およびその製造方法に関し、特に、リッジ部を有する半
導体発光素子およびその製造方法に関する。
The present invention relates to a semiconductor light emitting device and a method for manufacturing the same, and more particularly, to a semiconductor light emitting device having a ridge portion and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来、光通信用、民生用および産業機器
用光源として、半導体レーザなどの半導体発光素子が広
く用いられている。そして、高出力の半導体発光素子を
得るためには、活性層で発生した光の吸収損失をできる
だけ小さくする必要がある。光の吸収損失を小さくする
ためには、光の吸収のないクラッド層からなるリッジ部
の厚み(高さ)をできるだけ大きくすることが好まし
い。このため、従来では、順メサ形状(台形形状)に比
べてリッジ部を高くすることが可能な逆メサ形状(逆台
形形状)のリッジ部を有する半導体発光素子がよく用い
られる。逆メサ形状のリッジ部を有する半導体発光素子
としては、たとえば、特開平5−21902号公報に開
示されている。
2. Description of the Related Art Conventionally, semiconductor light emitting devices such as semiconductor lasers have been widely used as light sources for optical communication, consumer use, and industrial equipment. Then, in order to obtain a high-output semiconductor light emitting device, it is necessary to minimize absorption loss of light generated in the active layer. In order to reduce the light absorption loss, it is preferable to make the thickness (height) of the ridge portion made of the cladding layer that does not absorb light as large as possible. For this reason, conventionally, a semiconductor light emitting element having an inverted mesa-shaped (reverse trapezoidal) ridge portion capable of making the ridge portion higher than a normal mesa shape (trapezoidal shape) is often used. A semiconductor light emitting device having an inverted mesa-shaped ridge is disclosed in, for example, Japanese Patent Application Laid-Open No. Hei 5-21902.

【0003】図10は、上記特開平5−21902号公
報に開示された従来の半導体発光素子(半導体レーザ)
の構造を示した断面図である。図10を参照して、この
従来の半導体発光素子では、n型GaAs基板101上
に、n型AlGaAsからなるn型クラッド層102お
よび活性層103が形成されている。活性層103上に
は、逆メサ形状のリッジ部を有するp型AlGaAsか
らなるp型クラッド層104が形成されている。p型ク
ラッド層104のリッジ部の上面上には、p型GaAs
からなるp型オーミックコンタクト層105が形成され
ている。また、p型クラッド層104およびp型オーミ
ックコンタクト層105からなるリッジ部を埋め込むと
ともに、p型オーミックコンタクト層105の上面を露
出させるように、n型GaAsからなる電流阻止層10
7が形成されている。リッジ部上面に露出されたp型オ
ーミックコンタクト層105上および電流阻止層107
上には、p型電極109が形成されている。また、n型
GaAs基板101の裏面には、n型電極108が形成
されている。
FIG. 10 shows a conventional semiconductor light emitting device (semiconductor laser) disclosed in the above-mentioned Japanese Patent Application Laid-Open No. Hei 5-21902.
FIG. 3 is a cross-sectional view showing the structure of FIG. Referring to FIG. 10, in this conventional semiconductor light emitting device, an n-type cladding layer 102 made of n-type AlGaAs and an active layer 103 are formed on an n-type GaAs substrate 101. On the active layer 103, a p-type cladding layer 104 made of p-type AlGaAs having an inverted mesa-shaped ridge is formed. On the upper surface of the ridge portion of the p-type cladding layer 104, p-type GaAs
A p-type ohmic contact layer 105 is formed. The current blocking layer 10 made of n-type GaAs is embedded so as to bury the ridge portion made up of the p-type cladding layer 104 and the p-type ohmic contact layer 105 and to expose the upper surface of the p-type ohmic contact layer 105.
7 are formed. On the p-type ohmic contact layer 105 and the current blocking layer 107 exposed on the upper surface of the ridge portion
A p-type electrode 109 is formed thereon. On the back surface of the n-type GaAs substrate 101, an n-type electrode 108 is formed.

【0004】図11〜図13は、図10に示した従来の
半導体発光素子の製造プロセスを説明するための断面図
である。図10〜図13を参照して、従来の半導体発光
素子の製造プロセスについて説明する。
FIGS. 11 to 13 are cross-sectional views for explaining a manufacturing process of the conventional semiconductor light emitting device shown in FIG. With reference to FIGS. 10 to 13, a description will be given of a manufacturing process of a conventional semiconductor light emitting device.

【0005】まず、図11に示すように、n型GaAs
基板101上に、MOCVD(Metal Organ
ic Chemical Vapor Deposit
ion)法を用いて、n型AlGaAsからなるn型ク
ラッド層102、活性層103、p型AlGaAsから
なるp型クラッド層104、および、p型GaAsから
なるp型オーミックコンタクト層105を連続的に成長
させる。その後、p型オーミックコンタクト層105上
の所定領域に、数μmの厚みを有するストライプ状のS
iO2からなるマスク層110を形成する。
[0005] First, as shown in FIG.
On the substrate 101, MOCVD (Metal Organ)
ic Chemical Vapor Deposit
Using an ion) method, an n-type cladding layer 102 made of n-type AlGaAs, an active layer 103, a p-type cladding layer 104 made of p-type AlGaAs, and a p-type ohmic contact layer 105 made of p-type GaAs are continuously formed. Let it grow. Thereafter, a stripe-shaped S having a thickness of several μm is formed in a predetermined region on the p-type ohmic contact layer 105.
A mask layer 110 made of iO 2 is formed.

【0006】次に、図12に示すように、マスク層11
0をマスクとして、p型クラッド層104およびp型オ
ーミックコンタクト層105をエッチングすることによ
り、p型クラッド層104およびp型オーミックコンタ
クト層105からなるストライプ状の逆メサ形状のリッ
ジ部を形成する。
[0006] Next, as shown in FIG.
By etching the p-type cladding layer 104 and the p-type ohmic contact layer 105 using 0 as a mask, a stripe-shaped inverted mesa ridge portion composed of the p-type cladding layer 104 and the p-type ohmic contact layer 105 is formed.

【0007】そして、マスク層110を選択成長マスク
として、MOCVD法を用いて、図13に示されるよう
な、n型GaAsからなる電流阻止層107を形成す
る。このとき、電流阻止層107は、SiO2からなる
マスク層110上には成長されずに、p型クラッド層1
04およびp型オーミックコンタクト層105からなる
リッジ部の側面を完全に埋め込むように形成される。こ
の後、マスク層110を除去する。
Then, using the mask layer 110 as a selective growth mask, a current blocking layer 107 made of n-type GaAs as shown in FIG. 13 is formed by MOCVD. At this time, the current blocking layer 107 is not grown on the mask layer 110 made of SiO 2 , but is formed on the p-type cladding layer 1.
It is formed so as to completely bury the side surface of the ridge portion composed of the semiconductor device 04 and the p-type ohmic contact layer 105. After that, the mask layer 110 is removed.

【0008】最後に、図10に示したように、リッジ部
の上面に露出したp型オーミックコンタクト層105上
および電流阻止層107上に、p型電極109を形成す
る。また、n型GaAs基板101の裏面に、n型電極
108を形成する。このようにして、従来の半導体発光
素子が形成される。
[0010] Finally, as shown in FIG. 10, a p-type electrode 109 is formed on the p-type ohmic contact layer 105 and the current blocking layer 107 exposed on the upper surface of the ridge. Further, on the back surface of the n-type GaAs substrate 101, an n-type electrode 108 is formed. Thus, a conventional semiconductor light emitting device is formed.

【0009】[0009]

【発明が解決しようとする課題】上記したように、従来
の半導体発光素子では、p型クラッド層104およびp
型オーミックコンタクト層105をエッチングすること
により、逆メサ形状のリッジ部を形成していた。この場
合、リッジ部を形成した後、次の工程で、リッジ部を埋
め込むように電流阻止層107を形成するまでの間、素
子表面にリッジ部のみが突出した状態になる。従来で
は、このリッジ部のみが突出した状態の間に、リッジ部
が衝撃やダメージを受けやすいという問題点があった。
As described above, in the conventional semiconductor light emitting device, the p-type clad layer 104 and the p-type
By etching the ohmic contact layer 105, a ridge having an inverted mesa shape was formed. In this case, after the formation of the ridge, only the ridge protrudes from the element surface until the current blocking layer 107 is formed so as to fill the ridge in the next step. Conventionally, there has been a problem that the ridge portion is susceptible to impact or damage while only the ridge portion protrudes.

【0010】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の一つの目的は、
発光に関与するリッジ部への衝撃やダメージを軽減する
ことが可能な半導体発光素子を提供することである。
[0010] The present invention has been made to solve the above-mentioned problems, and one object of the present invention is to provide:
An object of the present invention is to provide a semiconductor light emitting device capable of reducing impact and damage to a ridge portion involved in light emission.

【0011】この発明のもう一つの目的は、発光に関与
するリッジ部への衝撃やダメージを軽減することが可能
な半導体発光素子の製造方法を提供することである。
Another object of the present invention is to provide a method for manufacturing a semiconductor light emitting device capable of reducing impact and damage to a ridge portion involved in light emission.

【0012】[0012]

【課題を解決するための手段】この発明の一の局面によ
る半導体発光素子は、活性層を含む半導体層と、半導体
層の表面に形成されたリッジ部と、リッジ部と所定の間
隔を隔てて形成され、リッジ部の長手方向の側縁部と平
行でない長手方向の側縁部を有するダミーリッジ部とを
備えている。
A semiconductor light emitting device according to one aspect of the present invention includes a semiconductor layer including an active layer, a ridge formed on a surface of the semiconductor layer, and a predetermined distance from the ridge. And a dummy ridge having a longitudinal side edge that is not parallel to the longitudinal side edge of the ridge portion.

【0013】この一の局面による半導体発光素子では、
上記のように、ダミーリッジ部を設けることによって、
リッジ部およびダミーリッジ部が突出した形状になるの
で、リッジ部のみが突出した形状に比べて、リッジ部が
受ける衝撃やダメージを軽減することができる。また、
リッジ部の長手方向の側縁部と平行でない長手方向の側
縁部を有するダミーリッジ部を設けることによって、た
とえば、リッジ部の長手方向の側縁部が[011]方向
に形成されている場合に、それと平行でないダミーリッ
ジ部の長手方向の側縁部上には、電流阻止層を充分に成
長させることができる。これにより、リーク電流が発生
するのを有効に防止することができる。
In the semiconductor light emitting device according to this aspect,
As described above, by providing the dummy ridge portion,
Since the ridge portion and the dummy ridge portion have a protruding shape, it is possible to reduce the impact and damage to the ridge portion as compared with the shape where only the ridge portion protrudes. Also,
By providing a dummy ridge portion having a longitudinal side edge not parallel to the longitudinal side edge of the ridge portion, for example, when the longitudinal side edge of the ridge portion is formed in the [011] direction In addition, the current blocking layer can be sufficiently grown on the side edges in the longitudinal direction of the dummy ridge portion that is not parallel to the dummy ridge portion. Thereby, it is possible to effectively prevent the occurrence of a leak current.

【0014】上記一の局面による半導体発光素子におい
て、好ましくは、リッジ部の長手方向の側縁部は、エッ
チングされた時に逆メサ形状になる結晶方向であって光
軸方向になる方向に形成されており、ダミーリッジ部の
長手方向の側縁部は、リッジ部の長手方向の側縁部の方
向と平行でない方向に形成されている。このように構成
すれば、容易に、ダミーリッジ部の長手方向の側縁部上
に電流阻止層を充分に成長させることができる。また、
好ましくは、リッジ部およびダミーリッジ部は、Gaと
Asとを含み、リッジ部の長手方向の側縁部は、[01
1]方向に平行に形成されており、ダミーリッジ部の長
手方向の側縁部は、[011]方向に平行でない方向に
形成されている。このように構成しても、容易に、ダミ
ーリッジ部の長手方向の側縁部上に電流阻止層を充分に
成長させることができる。
In the semiconductor light emitting device according to the above aspect, preferably, the longitudinal side edge of the ridge portion is formed in a crystal direction which becomes an inverted mesa shape when etched and in a direction which becomes an optical axis direction. The longitudinal side edge of the dummy ridge is formed in a direction that is not parallel to the direction of the longitudinal side edge of the ridge. With this configuration, the current blocking layer can easily be sufficiently grown on the side edges in the longitudinal direction of the dummy ridge portion. Also,
Preferably, the ridge portion and the dummy ridge portion include Ga and As, and a side edge in a longitudinal direction of the ridge portion is [01].
1] direction, and the side edges in the longitudinal direction of the dummy ridge are formed in a direction that is not parallel to the [011] direction. Even with such a configuration, the current blocking layer can be easily grown sufficiently on the longitudinal side edge of the dummy ridge.

【0015】上記の場合、リッジ部以外のダミーリッジ
部の全体を覆うように形成された電流阻止層をさらに備
えるのが好ましい。このように構成すれば、リッジ部の
みが電流阻止層に覆われないように形成されるので、リ
ッジ部のみに容易に電流を供給することができる。
In the above case, it is preferable to further include a current blocking layer formed so as to cover the whole of the dummy ridge portion other than the ridge portion. According to this structure, since only the ridge portion is formed so as not to be covered with the current blocking layer, current can be easily supplied only to the ridge portion.

【0016】上記の場合、ダミーリッジ部には接触せず
に、リッジ部のみに接触するように形成されたコンタク
ト層をさらに備えるのが好ましい。このように構成すれ
ば、コンタクト層を介して、リッジ部のみに容易に電流
を供給することができる。
In the above case, it is preferable to further include a contact layer formed so as not to contact the dummy ridge portion but to contact only the ridge portion. With this configuration, it is possible to easily supply a current only to the ridge portion via the contact layer.

【0017】この発明の他の局面による半導体発光素子
の製造方法は、活性層を含む半導体層を形成する工程
と、半導体層の表面上の所定領域に、レジスト膜を形成
する工程と、レジスト膜をマスクとして半導体層をエッ
チングすることによって、リッジ部と、リッジ部の長手
方向の側縁部と平行でない長手方向の側縁部を有するダ
ミーリッジ部とを形成する工程とを備えている。
According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor light emitting device, comprising: forming a semiconductor layer including an active layer; forming a resist film in a predetermined region on the surface of the semiconductor layer; Forming a ridge portion and a dummy ridge portion having a longitudinal side edge that is not parallel to the longitudinal side edge of the ridge portion by etching the semiconductor layer with the mask as a mask.

【0018】この他の局面による半導体発光素子の製造
方法では、上記のように、リッジ部と所定の間隔を隔て
てダミーリッジ部を形成することによって、リッジ部お
よびダミーリッジ部が突出した形状になるので、リッジ
部のみが突出した形状に比べて、リッジ部が受ける衝撃
やダメージを軽減することができる。また、リッジ部の
長手方向の側縁部と平行でない長手方向の側縁部を有す
るダミーリッジ部を設けることによって、たとえば、リ
ッジ部の長手方向の側縁部が[011]方向に形成され
ている場合に、それと平行でないダミーリッジ部の長手
方向の側縁部上には、電流阻止層を充分に成長させるこ
とができる。これにより、リーク電流が発生するのを有
効に防止することが可能な半導体発光素子を容易に形成
することができる。
In the method of manufacturing a semiconductor light emitting device according to another aspect, as described above, the dummy ridge is formed at a predetermined interval from the ridge, so that the ridge and the dummy ridge have a protruding shape. Therefore, the impact and damage to the ridge portion can be reduced as compared with the shape in which only the ridge portion protrudes. Further, by providing a dummy ridge portion having a longitudinal side edge that is not parallel to the longitudinal side edge of the ridge portion, for example, the longitudinal side edge of the ridge portion is formed in the [011] direction. In this case, the current blocking layer can be sufficiently grown on the longitudinal side edge of the dummy ridge portion that is not parallel thereto. This makes it possible to easily form a semiconductor light emitting device that can effectively prevent the occurrence of a leak current.

【0019】上記他の局面による半導体発光素子の製造
方法において、好ましくは、リッジ部の長手方向の側縁
部は、エッチングされた時に逆メサ形状になる結晶方向
であって光軸方向になる方向に形成され、ダミーリッジ
部の長手方向の側縁部は、リッジ部の長手方向の側縁部
の方向と平行でない方向に形成される。このように構成
すれば、容易に、ダミーリッジ部の長手方向の側縁部上
に電流阻止層を充分に成長させることができる。
In the method for manufacturing a semiconductor light emitting device according to the above another aspect, preferably, the side edge in the longitudinal direction of the ridge portion is a crystal direction which becomes an inverted mesa shape when etched and a direction which becomes an optical axis direction. And the longitudinal side edge of the dummy ridge portion is formed in a direction that is not parallel to the direction of the longitudinal side edge portion of the ridge portion. With this configuration, the current blocking layer can easily be sufficiently grown on the side edges in the longitudinal direction of the dummy ridge portion.

【0020】また、上記の場合、好ましくは、リッジ部
およびダミーリッジ部は、GaとAsとを含み、リッジ
部の長手方向の側縁部は、[011]方向に平行に形成
され、ダミーリッジ部の長手方向の側縁部は、[01
1]方向に平行でない方向に形成される。このように構
成しても、容易に、ダミーリッジ部の長手方向の側縁部
上に電流阻止層を充分に成長させることができる。
In the above case, preferably, the ridge portion and the dummy ridge portion include Ga and As, and a longitudinal side edge of the ridge portion is formed parallel to the [011] direction. The longitudinal side edge of the part is [01
1] The direction is not parallel to the direction. Even with such a configuration, the current blocking layer can be easily grown sufficiently on the longitudinal side edge of the dummy ridge.

【0021】この場合、好ましくは、レジスト膜を形成
する工程は、[011]方向に平行な第1レジスト膜
と、[011]方向に平行でない第2レジスト膜とを形
成する工程を含み、リッジ部およびダミーリッジ部を形
成する工程は、第1レジスト膜および第2レジスト膜を
マスクとして半導体層をエッチングすることによって、
[011]方向に平行なリッジ部と、[011]方向に
平行でないダミーリッジ部とを形成する工程を含む。こ
のように構成すれば、[011]方向に平行なリッジ部
と、[011]方向に平行でないダミーリッジ部とを容
易に形成することができる。
In this case, preferably, the step of forming a resist film includes a step of forming a first resist film parallel to the [011] direction and a second resist film not parallel to the [011] direction. Forming the first portion and the dummy ridge portion by etching the semiconductor layer using the first resist film and the second resist film as a mask;
Forming a ridge portion parallel to the [011] direction and a dummy ridge portion not parallel to the [011] direction. With this configuration, a ridge portion parallel to the [011] direction and a dummy ridge portion not parallel to the [011] direction can be easily formed.

【0022】上記の場合、ダミーリッジ部の全体を覆う
ように、電流阻止層を成長させる工程をさらに備えるの
が好ましい。このように構成すれば、ダミーリッジ部に
電流を流すことなくリッジ部のみに容易に電流を供給す
ることができる。
In the above case, it is preferable that the method further comprises a step of growing a current blocking layer so as to cover the entire dummy ridge portion. With this configuration, it is possible to easily supply current only to the ridge portion without flowing current to the dummy ridge portion.

【0023】上記の場合、好ましくは、電流阻止層を形
成する工程は、リッジ部およびダミーリッジ部を覆うよ
うに電流阻止層を成長させた後、リッジ部上に位置する
電流阻止層を除去することによって、リッジ部上に開口
部を形成する工程を含む。このように構成すれば、リッ
ジ部上の開口部を介して容易にリッジ部のみに電流を供
給することができる。
In the above case, preferably, in the step of forming the current blocking layer, the current blocking layer is grown so as to cover the ridge portion and the dummy ridge portion, and then the current blocking layer located on the ridge portion is removed. Forming an opening on the ridge. With this configuration, it is possible to easily supply current only to the ridge portion through the opening on the ridge portion.

【0024】上記の場合、ダミーリッジ部には接触せず
に、リッジ部のみに接触するようにコンタクト層を形成
する工程をさらに備えるのが好ましい。このように構成
すれば、コンタクト層を介してリッジ部のみに容易に電
流を供給することができる。
In the above case, it is preferable that the method further comprises a step of forming a contact layer so as to contact only the ridge portion without contacting the dummy ridge portion. With this configuration, it is possible to easily supply current only to the ridge portion via the contact layer.

【0025】[0025]

【発明の実施形態】以下、本発明の実施形態を図面に基
づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0026】図1は、本発明の一実施形態による半導体
発光素子(半導体レーザ)の構造を示した断面図であ
る。
FIG. 1 is a sectional view showing the structure of a semiconductor light emitting device (semiconductor laser) according to one embodiment of the present invention.

【0027】まず、図1を参照して、一実施形態による
半導体発光素子(半導体レーザ)の構造について説明す
る。この一実施形態による半導体発光素子では、約90
μmの厚みを有するn型GaAs基板1上に、約2.5
μmの厚みを有するn型AlGaAsからなるn型クラ
ッド層2、約0.05μmの厚みを有するn型AlGa
Asからなるn型キャリヤブロック層3および活性層4
が形成されている。この活性層4は、約0.008μm
の厚みを有するAlGaAsからなるウェル層、約0.
018μmの厚みを有するAlGaAsからなるガイド
層、および、約0.008μmの厚みを有するAlGa
Asからなるバリア層が積層された構造を有する。活性
層4上には、約0.05μmの厚みを有するp型AlG
aAsからなるp型キャリヤブロック層5、約0.13
μmの厚みを有するp型AlGaAsからなるp型第1
クラッド層6、および、約0.02μmの厚みを有する
p型AlGaAsからなるp型エッチングストップ層7
が形成されている。
First, the structure of a semiconductor light emitting device (semiconductor laser) according to one embodiment will be described with reference to FIG. In the semiconductor light emitting device according to this embodiment, about 90
about 2.5 μm on an n-type GaAs substrate 1 having a thickness of μm.
n-type cladding layer 2 made of n-type AlGaAs having a thickness of μm, n-type AlGa having a thickness of about 0.05 μm
N-type carrier block layer 3 made of As and active layer 4
Are formed. This active layer 4 has a thickness of about 0.008 μm.
A well layer made of AlGaAs having a thickness of about 0.1 mm.
A guide layer made of AlGaAs having a thickness of about 018 μm, and an AlGa layer having a thickness of about 0.008 μm
It has a structure in which barrier layers made of As are stacked. A p-type AlG having a thickness of about 0.05 μm is formed on the active layer 4.
a-type p-type carrier blocking layer 5, about 0.13
p-type first layer made of p-type AlGaAs having a thickness of μm
A cladding layer 6 and a p-type etching stop layer 7 of p-type AlGaAs having a thickness of about 0.02 μm
Are formed.

【0028】ここで、本実施形態では、p型エッチング
ストップ層7上に、p型AlGaAsからなるp型第2
クラッド層8aと、p型GaAsからなるp型キャップ
層9aとによって構成される逆メサ形状のリッジ部が形
成されている。そして、そのリッジ部の長手方向の側縁
部(側面上端部)は、エッチング時にリッジ部が逆メサ
形状となる結晶方向であってレーザの光軸方向となる
[011]方向に形成されている。また、中央に位置す
るリッジ部と所定の間隔を隔てて、リッジ部を挟むよう
に、p型AlGaAsからなるp型第2クラッド層8b
と、p型GaAsからなるp型キャップ層9bとによっ
て構成されるダミーリッジ部が形成されている。そのダ
ミーリッジ部の長手方向の側縁部(側面上端部)は、
[011]方向に平行でない方向に形成されている。
Here, in the present embodiment, a p-type second layer made of p-type AlGaAs is formed on the p-type etching stop layer 7.
An inverted mesa-shaped ridge portion formed by the cladding layer 8a and the p-type cap layer 9a made of p-type GaAs is formed. The longitudinal side edge (upper end of the side surface) of the ridge portion is formed in the [011] direction which is the crystal direction in which the ridge portion has an inverted mesa shape during etching and is the optical axis direction of the laser. . The p-type second cladding layer 8b made of p-type AlGaAs is sandwiched between the ridge portion and the ridge portion located at the center at a predetermined distance.
And a p-type cap layer 9b made of p-type GaAs to form a dummy ridge portion. The longitudinal side edge (upper side end) of the dummy ridge is
It is formed in a direction that is not parallel to the [011] direction.

【0029】また、左右に位置するダミーリッジ部(8
b、9b)の上面、側面および側縁部を含む全面を覆う
とともに、中央部のリッジ部(8a、9a)の上面のみ
を露出させるように、約1.0μmの膜厚を有するn型
AlGaAsからなる電流阻止層10が形成されてい
る。
The left and right dummy ridge portions (8
n-type AlGaAs having a thickness of about 1.0 μm so as to cover the entire surface including the upper surface, side surfaces, and side edges of (b, 9b) and to expose only the upper surface of the central ridge portion (8a, 9a). Is formed.

【0030】また、電流阻止層10を覆うとともに、中
央部のリッジ部の上面においてp型キャップ層9aと接
触するように、約6.0μmの厚みを有するp型GaA
sからなるp型コンタクト層11が形成されている。
A p-type GaAs having a thickness of about 6.0 μm covers the current blocking layer 10 and contacts the p-type cap layer 9a on the upper surface of the central ridge.
A p-type contact layer 11 made of s is formed.

【0031】なお、n型クラッド層2、n型キャリヤブ
ロック層3、活性層4、p型キャリヤブロック層5、p
型第1クラッド層6およびp型エッチングストップ層7
が、本発明の「活性層を含む半導体層」の一例である。
また、p型コンタクト層11が、本発明の「コンタクト
層」の一例である。
The n-type cladding layer 2, the n-type carrier blocking layer 3, the active layer 4, the p-type carrier blocking layer 5,
First cladding layer 6 and p-type etching stop layer 7
Is an example of the “semiconductor layer including the active layer” of the present invention.
The p-type contact layer 11 is an example of the “contact layer” of the present invention.

【0032】上記のような構造を有する本実施形態の半
導体発光素子の電流経路としては、p型コンタクト層1
1のリッジ部上に位置する部分から、リッジ部を構成す
るp型キャップ層9aおよびp型第2クラッド層8aを
経て、活性層4へと電流が流れる。これにより、リッジ
部の下方に位置する活性層4の領域において、レーザ光
を発生させることができる。なお、左右に位置するダミ
ーリッジ部の上面、側面および側縁部(側面上端部)
は、電流阻止層10によって充分に覆われているので、
ダミーリッジ部を構成するp型キャップ層9bには、電
流が流れない。このため、ダミーリッジ部の下方の活性
層4の領域には、レーザ光は発生しない。つまり、中央
部に位置するリッジ部のみが発光に関与する。
The current path of the semiconductor light emitting device of the present embodiment having the above-described structure includes the p-type contact layer 1
A current flows from the portion located on the ridge portion 1 to the active layer 4 via the p-type cap layer 9a and the p-type second cladding layer 8a constituting the ridge portion. Thereby, laser light can be generated in the region of the active layer 4 located below the ridge portion. In addition, the upper surface, side surface, and side edge portion of the dummy ridge portion located on the left and right (upper end of the side surface)
Is sufficiently covered by the current blocking layer 10,
No current flows through the p-type cap layer 9b constituting the dummy ridge portion. Therefore, no laser light is generated in the region of the active layer 4 below the dummy ridge portion. That is, only the ridge located at the center is involved in light emission.

【0033】本実施形態では、上記のように、リッジ部
と所定の間隔を隔てて、リッジ部を挟むように、ダミー
リッジ部を設けることによって、リッジ部およびダミー
リッジ部が突出した形状になるので、リッジ部のみが突
出した形状に比べて、リッジ部が受ける衝撃やダメージ
を軽減することができる。
In this embodiment, as described above, the dummy ridge portion is provided so as to sandwich the ridge portion at a predetermined interval from the ridge portion, so that the ridge portion and the dummy ridge portion have a protruding shape. Therefore, the impact and damage to the ridge portion can be reduced as compared with the shape in which only the ridge portion protrudes.

【0034】また、本実施形態では、上記のように、長
手方向の側縁部が[011]方向に平行でないダミーリ
ッジ部を設けることによって、側縁部が[011]方向
に平行なダミーリッジ部を設ける場合と異なり、後述す
る製造プロセスにおいて、ダミーリッジ部上に電流阻止
層10を充分に成長させることができる。これにより、
リーク電流が発生するのを有効に防止することができ
る。
In the present embodiment, as described above, the dummy ridges whose side edges are not parallel to the [011] direction are provided by providing the dummy ridges whose side edges in the longitudinal direction are not parallel to the [011] direction. Unlike the case where the portion is provided, the current blocking layer 10 can be sufficiently grown on the dummy ridge portion in a manufacturing process described later. This allows
Leakage current can be effectively prevented.

【0035】図2〜図8は、図1に示した一実施形態に
よる半導体発光素子の製造プロセスを説明するための断
面図および平面図である。次に、図1〜図8を参照し
て、一実施形態による半導体発光素子の製造プロセスに
ついて説明する。
2 to 8 are a sectional view and a plan view for explaining a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG. Next, a manufacturing process of the semiconductor light emitting device according to the embodiment will be described with reference to FIGS.

【0036】まず、図2に示すように、MOCVD法な
どを用いて、n型GaAs基板1上に、n型AlGaA
sからなるn型クラッド層2、n型AlGaAsからな
るn型キャリヤブロック層3、活性層4、p型AlGa
Asからなるp型キャリヤブロック層5、p型AlGa
Asからなるp型第1クラッド層6、p型AlGaAs
からなるp型エッチングストップ層7、p型AlGaA
sからなるp型第2クラッド層8、および、p型GaA
sからなるp型キャップ層9を連続的に成長させる。
First, as shown in FIG. 2, an n-type AlGaAs is formed on an n-type GaAs substrate 1 by MOCVD or the like.
n-type cladding layer 2 of s, n-type carrier block layer 3 of n-type AlGaAs, active layer 4, p-type AlGa
P-type carrier block layer 5 made of As, p-type AlGa
P-type first cladding layer 6 made of As, p-type AlGaAs
P-type etching stop layer 7 made of p-type AlGaAs
s p-type second cladding layer 8 and p-type GaAs
The p-type cap layer 9 made of s is continuously grown.

【0037】その後、図3に示すように、p型キャップ
層9上の所定領域に、ストライプ状のレジスト膜12a
および12bを形成する。
Thereafter, as shown in FIG. 3, a stripe-shaped resist film 12a is formed in a predetermined region on the p-type cap layer 9.
And 12b.

【0038】ここで、本実施形態では、図4に示すよう
に、中央部のレジスト膜12aの長手方向の側縁部をG
aAsの逆メサリッジ方向(エッチング時にリッジ部が
逆メサ形状になる方向)であってレーザの光軸方向であ
る[011]方向に形成する。また、左右に位置するレ
ジスト膜12bの長手方向の側縁部を[011]方向か
ら所定の角度θ(本実施形態では、30°)傾いた方向
に形成する。なお、図4において、チップ分割線とは、
ウエハプロセス終了後にチップ化する際に、分割する線
を意味している。
Here, in this embodiment, as shown in FIG. 4, the longitudinal side edge of the resist film 12a at the center is formed by G
It is formed in the [011] direction, which is the direction of the inverted mesa ridge of aAs (the direction in which the ridge portion becomes an inverted mesa shape during etching) and is the optical axis direction of the laser. Further, the side edges in the longitudinal direction of the left and right resist films 12b are formed in a direction inclined by a predetermined angle θ (30 ° in the present embodiment) from the [011] direction. In FIG. 4, the chip dividing line is
This indicates a dividing line when a chip is formed after the completion of the wafer process.

【0039】次に、図3および図4に示したレジスト膜
12aおよび12bをマスクとして、p型第2クラッド
層8およびp型キャップ層9を酒石酸系のエッチング液
でウェットエッチングすることによって、図5に示され
るような、p型第2クラッド層8aとp型キャップ層9
aとからなる逆メサ形状を有するリッジ部と、p型第2
クラッド層8bとp型キャップ層9bとからなる左右に
位置するダミーリッジ部とを形成する。この場合、図6
に示すように、中央部のリッジ部の長手方向の側縁部
(側面上端部)は、[011]方向に形成される。その
一方、左右に位置するダミーリッジ部の長手方向の側縁
部(側面上端部)は、[011]方向から30°傾いた
方向に形成される。なお、上記したリッジ部およびダミ
ーリッジ部を形成するためのウェットエッチング工程に
おいて、p型エッチングストップ層7は、エッチングス
トッパとして機能する。このように、リッジ部およびダ
ミーリッジ部を形成した後、レジスト膜12aおよび1
2bを除去する。
Next, using the resist films 12a and 12b shown in FIGS. 3 and 4 as a mask, the p-type second cladding layer 8 and the p-type cap layer 9 are wet-etched with a tartaric acid-based etchant. 5, a p-type second cladding layer 8a and a p-type cap layer 9
a) a ridge portion having an inverted mesa shape and a p-type second
The left and right dummy ridge portions composed of the cladding layer 8b and the p-type cap layer 9b are formed. In this case, FIG.
As shown in (1), the longitudinal side edge (upper end of the side surface) of the central ridge is formed in the [011] direction. On the other hand, the longitudinal side edges (upper end portions of the side surfaces) of the dummy ridge portions located on the left and right are formed in a direction inclined by 30 ° from the [011] direction. In the above-described wet etching process for forming the ridge portion and the dummy ridge portion, the p-type etching stop layer 7 functions as an etching stopper. After forming the ridge portion and the dummy ridge portion in this manner, the resist films 12a and 1
2b is removed.

【0040】次に、図7に示すように、p型エッチング
ストップ層7と、リッジ部と、ダミーリッジ部とを覆う
ように、n型AlGaAsからなる電流阻止層10を成
長させる。このとき、電流阻止層10は、ダミーリッジ
部の長手方向の側縁部が[011]方向に平行でないた
め、ダミーリッジ部の側面および上面のみならず側縁部
(側面上端部)においても充分に成長する。また、中央
部のリッジ部の長手方向の側縁部は[011]方向に平
行であるので、電流阻止層10は、中央部のリッジ部の
長手方向の側縁部(側面上端部)では成長せずに、リッ
ジ部の側縁部以外の部分を覆うように成長する。
Next, as shown in FIG. 7, a current blocking layer 10 made of n-type AlGaAs is grown so as to cover the p-type etching stop layer 7, the ridge portion, and the dummy ridge portion. At this time, the current blocking layer 10 has sufficient longitudinal edges of the dummy ridge portions not parallel to the [011] direction, so that not only the side and top surfaces of the dummy ridge portions but also the side edges (upper end portions of the side surfaces) are sufficient. To grow. In addition, since the longitudinal side edges of the central ridge are parallel to the [011] direction, the current blocking layer 10 grows on the longitudinal side edges (upper side edges) of the central ridge. Instead, it grows so as to cover portions other than the side edges of the ridge portion.

【0041】ここで、図9を参照して、本実施形態の比
較例として、ダミーリッジ部の長手方向の側縁部を、
[011]方向に平行に形成した例について説明する。
図9に示すように、[011]方向に平行なダミーリッ
ジ部の長手方向の側縁部(側面上端部)には、電流阻止
層20が成長しない。このため、ダミーリッジ部の長手
方向の側縁部は、p型GaAsコンタクト層21と接触
する。その結果、[011]方向に平行なダミーリッジ
部を形成した場合には、p型GaAsコンタクト層21
から、ダミーリッジ部の長手方向の側縁部を介して、矢
印で示した方向に、リーク電流が発生するという不都合
が生じる。
Here, referring to FIG. 9, as a comparative example of the present embodiment, the side edges in the longitudinal direction of the dummy ridge are
An example formed in parallel to the [011] direction will be described.
As shown in FIG. 9, the current blocking layer 20 does not grow on the longitudinal side edge (upper end of the side surface) of the dummy ridge portion parallel to the [011] direction. For this reason, the side edges in the longitudinal direction of the dummy ridge portion are in contact with the p-type GaAs contact layer 21. As a result, when a dummy ridge portion parallel to the [011] direction is formed, the p-type GaAs contact layer 21 is formed.
Therefore, there is an inconvenience that a leak current occurs in the direction indicated by the arrow through the longitudinal side edge of the dummy ridge.

【0042】そこで、本実施形態では、上記のように、
ダミーリッジ部の長手方向の側縁部を[011]方向に
平行でない(30°傾斜する)ように形成する。これに
より、図7に示したように、ダミーリッジ部の側縁部に
おいても電流阻止層10を充分に成長させることがで
き、その結果、リーク電流が発生するのを有効に防止す
ることができる。
Therefore, in the present embodiment, as described above,
The side edges in the longitudinal direction of the dummy ridge portion are formed so as not to be parallel to the [011] direction (inclined by 30 °). Thereby, as shown in FIG. 7, the current blocking layer 10 can be sufficiently grown even at the side edge of the dummy ridge portion, and as a result, the occurrence of a leak current can be effectively prevented. .

【0043】この後、電流阻止層10上の所定領域に、
レジスト膜13を形成する。そして、レジスト膜13を
マスクとして、中央部のリッジ部の上面上に形成された
電流阻止層10をエッチングにより除去した後、レジス
ト膜13を除去する。これにより、図8に示すように、
中央部のリッジ部の上面(p型キャップ層9a)のみが
露出されるとともに、左右に位置するダミーリッジ部の
全体が電流阻止層10によって覆われた形状が得られ
る。
Thereafter, in a predetermined region on the current blocking layer 10,
A resist film 13 is formed. Then, using the resist film 13 as a mask, the current blocking layer 10 formed on the upper surface of the central ridge portion is removed by etching, and then the resist film 13 is removed. Thereby, as shown in FIG.
Only the upper surface (p-type cap layer 9a) of the central ridge portion is exposed, and a shape in which the entirety of the right and left dummy ridge portions is covered with the current blocking layer 10 is obtained.

【0044】最後に、図1に示したように、電流阻止層
10を覆うとともに、中央部のリッジ部の上面において
p型キャップ層9aと接触するように、p型GaAsか
らなるp型コンタクト層11を形成する。このようにし
て、本実施形態の半導体発光素子が形成される。
Finally, as shown in FIG. 1, a p-type contact layer made of p-type GaAs covers the current blocking layer 10 and contacts the p-type cap layer 9a on the upper surface of the central ridge. 11 is formed. Thus, the semiconductor light emitting device of the present embodiment is formed.

【0045】本実施形態の製造プロセスでは、上記のよ
うに、リッジ部と所定の間隔を隔ててダミーリッジ部を
形成することによって、リッジ部およびダミーリッジ部
が突出した形状になるので、リッジ部のみが突出した形
状に比べて、リッジ部が受ける衝撃やダメージを軽減す
ることができる。
In the manufacturing process of this embodiment, as described above, by forming the dummy ridge at a predetermined distance from the ridge, the ridge and the dummy ridge have a protruding shape. Shock and damage to the ridge portion can be reduced as compared with the shape in which only the protrusion protrudes.

【0046】また、本実施形態の半導体発光素子は、水
平広がり角度8°で、150mW以上の基本横モード光
出力が得られるとともに、60℃、130mWで、50
0時間以上安定に動作した。
Further, the semiconductor light emitting device of this embodiment can obtain a fundamental transverse mode light output of 150 mW or more at a horizontal spread angle of 8 ° and a 50 ° C at 60 ° C. and 130 mW.
It operated stably for more than 0 hours.

【0047】なお、今回開示された実施形態は、すべて
の点で例示であって、制限的なものではないと考えられ
るべきである。本発明の範囲は、上記した実施形態の説
明ではなく特許請求の範囲によって示され、さらに特許
請求の範囲と均等の意味および範囲内でのすべての変更
が含まれる。
It should be noted that the embodiment disclosed this time is an example in all respects and is not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description of the embodiments, and includes all modifications within the scope and meaning equivalent to the terms of the claims.

【0048】たとえば、上記実施形態では、GaAsを
含むリッジ部において、そのリッジ部の長手方向の側縁
部を、GaAsの逆メサリッジ方向であってレーザの光
軸方向である[011]方向に形成するとともに、ダミ
ーリッジ部の長手方向の側縁部を[011]方向に平行
でない方向に形成した例を示したが、本発明はこれに限
らず、他の半導体材料からなるリッジ部にも適用可能で
ある。この場合、リッジ部の長手方向の側縁部を、その
リッジ部を構成する半導体材料の逆メサリッジ方向であ
って光軸方向になる方向に形成するとともに、ダミーリ
ッジ部の長手方向の側縁部を、その半導体材料の逆メサ
リッジ方向であって光軸方向となる方向に平行でない方
向に形成することによって、同様の効果を得ることがで
きる。
For example, in the above embodiment, in the ridge portion containing GaAs, the longitudinal side edge of the ridge portion is formed in the [011] direction which is the reverse mesa ridge direction of GaAs and the optical axis direction of the laser. In addition, the example has been shown in which the side edges in the longitudinal direction of the dummy ridge portion are formed in a direction that is not parallel to the [011] direction. However, the present invention is not limited to this, and is applicable to a ridge portion made of another semiconductor material. It is possible. In this case, the longitudinal side edge of the ridge portion is formed in the direction opposite to the optical axis direction, which is the reverse mesa ridge direction of the semiconductor material constituting the ridge portion, and the longitudinal side edge portion of the dummy ridge portion is formed. Is formed in a direction that is the reverse mesa ridge direction of the semiconductor material and is not parallel to the direction that is the optical axis direction, the same effect can be obtained.

【0049】また、上記実施形態では、ダミーリッジ部
の長手方向の側縁部を、発光に関与する中央部のリッジ
部の長手方向の側縁部から30°傾けた方向に形成した
が、本発明はこれに限らず、他の角度であっても良い。
この場合、好ましくは、0.2°〜89.8°の範囲で
傾けた方向に形成すればよく、さらに好ましくは、30
°〜60°の範囲で形成すればよい。
In the above embodiment, the longitudinal side edge of the dummy ridge portion is formed in a direction inclined by 30 ° from the longitudinal side edge of the central ridge portion involved in light emission. The invention is not limited to this, and other angles may be used.
In this case, it is preferable to form in the direction inclined in the range of 0.2 ° to 89.8 °, more preferably 30 °.
What is necessary is just to form in the range of 60 degrees.

【0050】また、上記実施形態では、2つのダミーリ
ッジ部を設けたが、本発明はこれに限らず、ダミーリッ
ジ部を1つだけ設けてもよいし、3つ以上設けるように
してもよい。
In the above-described embodiment, two dummy ridges are provided. However, the present invention is not limited to this, and only one dummy ridge may be provided, or three or more dummy ridges may be provided. .

【0051】[0051]

【発明の効果】以上のように、本発明によれば、発光に
関与するリッジ部への衝撃やダメージを軽減することが
可能な半導体発光素子およびその製造方法を提供するこ
とができる。
As described above, according to the present invention, it is possible to provide a semiconductor light emitting device capable of reducing impact and damage to a ridge portion involved in light emission and a method of manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態による半導体発光素子を示
した断面図である。
FIG. 1 is a cross-sectional view illustrating a semiconductor light emitting device according to an embodiment of the present invention.

【図2】図1に示した一実施形態による半導体発光素子
の製造プロセスを説明するための断面図である。
FIG. 2 is a sectional view for explaining a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG. 1;

【図3】図1に示した一実施形態による半導体発光素子
の製造プロセスを説明するための断面図である。
FIG. 3 is a sectional view for explaining a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG. 1;

【図4】図1に示した一実施形態による半導体発光素子
の製造プロセスを説明するための平面図である。
FIG. 4 is a plan view for explaining a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG. 1;

【図5】図1に示した一実施形態による半導体発光素子
の製造プロセスを説明するための断面図である。
FIG. 5 is a sectional view for explaining a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG. 1;

【図6】図1に示した一実施形態による半導体発光素子
の製造プロセスを説明するための平面図である。
FIG. 6 is a plan view for explaining a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG. 1;

【図7】図1に示した一実施形態による半導体発光素子
の製造プロセスを説明するための断面図である。
FIG. 7 is a cross-sectional view for explaining a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG. 1;

【図8】図1に示した一実施形態による半導体発光素子
の製造プロセスを説明するための断面図である。
FIG. 8 is a cross-sectional view for explaining a manufacturing process of the semiconductor light emitting device according to the embodiment shown in FIG.

【図9】図1に示した一実施形態による半導体発光素子
の比較例を示した断面図である。
FIG. 9 is a sectional view showing a comparative example of the semiconductor light emitting device according to the embodiment shown in FIG. 1;

【図10】従来の半導体発光素子を示した断面図であ
る。
FIG. 10 is a sectional view showing a conventional semiconductor light emitting device.

【図11】従来の半導体発光素子の製造プロセスを説明
するための断面図である。
FIG. 11 is a cross-sectional view for explaining a manufacturing process of a conventional semiconductor light emitting device.

【図12】従来の半導体発光素子の製造プロセスを説明
するための断面図である。
FIG. 12 is a cross-sectional view for explaining a manufacturing process of a conventional semiconductor light emitting device.

【図13】従来の半導体発光素子の製造プロセスを説明
するための断面図である。
FIG. 13 is a cross-sectional view for explaining a manufacturing process of a conventional semiconductor light emitting device.

【符号の説明】[Explanation of symbols]

1 n型GaAs基板(半導体層) 2 n型クラッド層(半導体層) 3 n型キャリヤブロック層(半導体層) 4 活性層(半導体層) 5 p型キャリヤブロック層(半導体層) 6 p型第1クラッド層(半導体層) 7 p型エッチングストップ層(半導体層) 8a、8b p型第2クラッド層(半導体層) 9a、9b p型キャップ層(半導体層) 8a、9a リッジ部 8b、9b ダミーリッジ部 10 電流阻止層 11 p型コンタクト層(コンタクト層) 12a、12b レジスト膜 Reference Signs List 1 n-type GaAs substrate (semiconductor layer) 2 n-type cladding layer (semiconductor layer) 3 n-type carrier block layer (semiconductor layer) 4 active layer (semiconductor layer) 5 p-type carrier block layer (semiconductor layer) 6 p-type first Cladding layer (semiconductor layer) 7 p-type etching stop layer (semiconductor layer) 8a, 8bp p-type second cladding layer (semiconductor layer) 9a, 9b p-type cap layer (semiconductor layer) 8a, 9a Ridge portion 8b, 9b dummy ridge Part 10 current blocking layer 11 p-type contact layer (contact layer) 12a, 12b resist film

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】活性層を含む半導体層と、 前記半導体層の表面に形成されたリッジ部と、 前記リッジ部と所定の間隔を隔てて形成され、前記リッ
ジ部の長手方向の側縁部と平行でない長手方向の側縁部
を有するダミーリッジ部とを備えた、半導体発光素子。
A semiconductor layer including an active layer; a ridge formed on a surface of the semiconductor layer; a ridge formed at a predetermined distance from the ridge, and a side edge in a longitudinal direction of the ridge. A dummy ridge having non-parallel longitudinal side edges.
【請求項2】前記リッジ部の長手方向の側縁部は、エッ
チングされた時に逆メサ形状になる結晶方向であって光
軸方向になる方向に形成されており、 前記ダミーリッジ部の長手方向の側縁部は、前記リッジ
部の長手方向の側縁部の方向と平行でない方向に形成さ
れている、請求項1に記載の半導体発光素子。
2. A longitudinal edge of the ridge portion is formed in a crystal direction which becomes an inverted mesa shape when etched and in a direction which becomes an optical axis direction, and a longitudinal direction of the dummy ridge portion is formed. 2. The semiconductor light emitting device according to claim 1, wherein the side edge portion is formed in a direction that is not parallel to the direction of the side edge portion in the longitudinal direction of the ridge portion.
【請求項3】前記リッジ部および前記ダミーリッジ部
は、GaとAsとを含み、 前記リッジ部の長手方向の側縁部は、[011]方向に
平行に形成されており、 前記ダミーリッジ部の長手方向の側縁部は、[011]
方向に平行でない方向に形成されている、請求項1また
は2に記載の半導体発光素子。
3. The ridge portion and the dummy ridge portion include Ga and As, and a longitudinal side edge of the ridge portion is formed parallel to a [011] direction. The side edges in the longitudinal direction of [011]
The semiconductor light emitting device according to claim 1, wherein the semiconductor light emitting device is formed in a direction that is not parallel to the direction.
【請求項4】前記リッジ部以外の前記ダミーリッジ部の
全体を覆うように形成された電流阻止層をさらに備え
る、請求項1〜3のいずれか1項に記載の半導体発光素
子。
4. The semiconductor light emitting device according to claim 1, further comprising a current blocking layer formed so as to cover the whole of said dummy ridge portion other than said ridge portion.
【請求項5】前記ダミーリッジ部には接触せずに、前記
リッジ部のみに接触するように形成されたコンタクト層
をさらに備える、請求項1〜4のいずれか1項に記載の
半導体発光素子。
5. The semiconductor light emitting device according to claim 1, further comprising a contact layer formed so as not to contact said dummy ridge portion but to contact only said ridge portion. .
【請求項6】活性層を含む半導体層を形成する工程と、 前記半導体層の表面上の所定領域に、レジスト膜を形成
する工程と、 前記レジスト膜をマスクとして前記半導体層をエッチン
グすることによって、リッジ部と、前記リッジ部の長手
方向の側縁部と平行でない長手方向の側縁部を有するダ
ミーリッジ部とを形成する工程とを備えた、半導体発光
素子の製造方法。
6. A step of forming a semiconductor layer including an active layer, a step of forming a resist film in a predetermined region on the surface of the semiconductor layer, and etching the semiconductor layer using the resist film as a mask. Forming a ridge portion and a dummy ridge portion having a longitudinal side edge that is not parallel to the longitudinal side edge of the ridge portion.
【請求項7】前記リッジ部の長手方向の側縁部は、エッ
チングされた時に逆メサ形状になる結晶方向であって光
軸方向になる方向に形成され、 前記ダミーリッジ部の長手方向の側縁部は、前記リッジ
部の長手方向の側縁部の方向と平行でない方向に形成さ
れる、請求項6に記載の半導体発光素子の製造方法。
7. A longitudinal direction edge of the ridge portion is formed in a crystal direction which becomes an inverted mesa shape when etched and in a direction which becomes an optical axis direction, and a side of the dummy ridge portion in a longitudinal direction. The method according to claim 6, wherein the edge is formed in a direction that is not parallel to a direction of a side edge in a longitudinal direction of the ridge.
【請求項8】前記リッジ部および前記ダミーリッジ部
は、GaとAsとを含み、 前記リッジ部の長手方向の側縁部は、[011]方向に
平行に形成され、 前記ダミーリッジ部の長手方向の側縁部は、[011]
方向に平行でない方向に形成される、請求項6または7
に記載の半導体発光素子の製造方法。
8. The ridge portion and the dummy ridge portion include Ga and As, and a side edge in a longitudinal direction of the ridge portion is formed parallel to a [011] direction, and a longitudinal edge of the dummy ridge portion is formed. Side edges in the direction [011]
8. Formed in a direction which is not parallel to the direction.
3. The method for manufacturing a semiconductor light emitting device according to item 1.
【請求項9】前記レジスト膜を形成する工程は、 [011]方向に平行な第1レジスト膜と、前記[01
1]方向に平行でない第2レジスト膜とを形成する工程
を含み、 前記リッジ部および前記ダミーリッジ部を形成する工程
は、前記第1レジスト膜および前記第2レジスト膜をマ
スクとして前記半導体層をエッチングすることによっ
て、[011]方向に平行なリッジ部と、[011]方
向に平行でないダミーリッジ部とを形成する工程を含
む、請求項8に記載の半導体発光素子の製造方法。
9. The step of forming the resist film includes the steps of: forming a first resist film parallel to the [011] direction;
1] a step of forming a second resist film not parallel to the direction; and the step of forming the ridge portion and the dummy ridge portion includes forming the semiconductor layer using the first resist film and the second resist film as a mask. 9. The method for manufacturing a semiconductor light emitting device according to claim 8, comprising a step of forming a ridge portion parallel to the [011] direction and a dummy ridge portion not parallel to the [011] direction by etching.
【請求項10】前記ダミーリッジ部の全体を覆うよう
に、電流阻止層を成長させる工程をさらに備える、請求
項6〜9のいずれか1項に記載の半導体発光素子の製造
方法。
10. The method for manufacturing a semiconductor light emitting device according to claim 6, further comprising a step of growing a current blocking layer so as to cover the entirety of said dummy ridge portion.
【請求項11】前記電流阻止層を形成する工程は、前記
リッジ部および前記ダミーリッジ部を覆うように前記電
流阻止層を成長させた後、前記リッジ部上に位置する電
流阻止層を除去することによって、前記リッジ部上に開
口部を形成する工程を含む、請求項6〜10のいずれか
1項に記載の半導体発光素子の製造方法。
11. The step of forming the current blocking layer comprises growing the current blocking layer so as to cover the ridge portion and the dummy ridge portion, and then removing the current blocking layer located on the ridge portion. The method for manufacturing a semiconductor light emitting device according to claim 6, further comprising a step of forming an opening on the ridge.
【請求項12】前記ダミーリッジ部には接触せずに、前
記リッジ部のみに接触するようにコンタクト層を形成す
る工程をさらに備える、請求項6〜11のいずれか1項
に記載の半導体発光素子の製造方法。
12. The semiconductor light emitting device according to claim 6, further comprising a step of forming a contact layer so as to contact only said ridge portion without contacting said dummy ridge portion. Device manufacturing method.
JP2001019347A 2001-01-29 2001-01-29 Semiconductor light emitting device and manufacturing method thereof Expired - Fee Related JP4067278B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001019347A JP4067278B2 (en) 2001-01-29 2001-01-29 Semiconductor light emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001019347A JP4067278B2 (en) 2001-01-29 2001-01-29 Semiconductor light emitting device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002223039A true JP2002223039A (en) 2002-08-09
JP4067278B2 JP4067278B2 (en) 2008-03-26

Family

ID=18885238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001019347A Expired - Fee Related JP4067278B2 (en) 2001-01-29 2001-01-29 Semiconductor light emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4067278B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252106A (en) * 2004-03-05 2005-09-15 Sony Corp Semiconductor light emitting device
US7260130B2 (en) * 2003-03-31 2007-08-21 Sanyo Electric Co., Ltd. Semiconductor laser device and method of fabricating the same
US7310362B2 (en) 2004-02-04 2007-12-18 Kabushiki Kaisha Toshiba Semiconductor light emitting device and semiconductor light emitting apparatus
CN100440655C (en) * 2005-05-07 2008-12-03 三星电子株式会社 Semiconductor laser diode and method for manufacturing the same
KR100912564B1 (en) 2006-08-10 2009-08-19 니혼 오프네크스토 가부시키카이샤 Semiconductor optical device and manufacturing method therefor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260130B2 (en) * 2003-03-31 2007-08-21 Sanyo Electric Co., Ltd. Semiconductor laser device and method of fabricating the same
US7310362B2 (en) 2004-02-04 2007-12-18 Kabushiki Kaisha Toshiba Semiconductor light emitting device and semiconductor light emitting apparatus
JP2005252106A (en) * 2004-03-05 2005-09-15 Sony Corp Semiconductor light emitting device
JP4661061B2 (en) * 2004-03-05 2011-03-30 ソニー株式会社 Pulsation laser element
CN100440655C (en) * 2005-05-07 2008-12-03 三星电子株式会社 Semiconductor laser diode and method for manufacturing the same
KR100912564B1 (en) 2006-08-10 2009-08-19 니혼 오프네크스토 가부시키카이샤 Semiconductor optical device and manufacturing method therefor

Also Published As

Publication number Publication date
JP4067278B2 (en) 2008-03-26

Similar Documents

Publication Publication Date Title
US7470555B2 (en) Semiconductor laser device, and method of manufacturing the same
US10103517B2 (en) High reliability etched-facet photonic devices
US5640410A (en) Semiconductor laser diode
JP3316479B2 (en) Semiconductor device, semiconductor light emitting device, and method of manufacturing semiconductor device
WO2002103865A1 (en) Semiconductor laser device and its manufacturing method
KR20000035672A (en) Semiconductor light emitting device and its manufacturing method
JP2000340880A (en) Semiconductor laser and manufacture thereof
JP2002111132A (en) Method of manufacturing semiconductor laser diode
JP2002223039A (en) Semiconductor light emitting element and method for manufacturing it
JP4457549B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP4056717B2 (en) Semiconductor laser and manufacturing method thereof
US7180925B2 (en) Semiconductor laser device and manufacturing method therefor
JP2002217446A (en) Optical semiconductor integrated device and method of manufacturing the same
JP3982521B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2950712B2 (en) Method for manufacturing semiconductor device
JPH11251679A (en) Semiconductor laser
JP4618261B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2001196693A (en) Semiconductor laser diode
JP2001189530A (en) Semiconductor laser element and its manufacturing method
JP2002314200A (en) Semiconductor laser device and its manufacturing method
JP2000068582A (en) Semiconductor laser and manufacture thereof
KR20040074327A (en) Semiconductor laser diode array, and Method for manufacturing the same
KR100239498B1 (en) Method for manufacturing semiconductor laser diode
JP3208177B2 (en) Semiconductor laser device
KR100304658B1 (en) Semiconductor laser device and method for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees