JP4061647B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4061647B2
JP4061647B2 JP2003084490A JP2003084490A JP4061647B2 JP 4061647 B2 JP4061647 B2 JP 4061647B2 JP 2003084490 A JP2003084490 A JP 2003084490A JP 2003084490 A JP2003084490 A JP 2003084490A JP 4061647 B2 JP4061647 B2 JP 4061647B2
Authority
JP
Japan
Prior art keywords
support electrode
semiconductor element
bottom wall
annular protrusion
radiator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003084490A
Other languages
English (en)
Other versions
JP2004296595A (ja
Inventor
隆昭 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2003084490A priority Critical patent/JP4061647B2/ja
Publication of JP2004296595A publication Critical patent/JP2004296595A/ja
Application granted granted Critical
Publication of JP4061647B2 publication Critical patent/JP4061647B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置、特に半導体素子を固着した支持電極を放熱体の嵌合孔に圧入して形成される半導体装置に関する。
【0002】
【従来の技術】
半導体素子を固着した支持電極を放熱体の嵌合孔に圧入して形成される半導体装置は、例えば、下記特許文献1により公知である。このような構造の半導体装置は、図4に示すように、ヒートシンクとしての円盤状の支持電極(31)と、支持電極(31)の上面(40)に固着された半導体素子(32)と、半導体素子(32)の上面(40)に固着された棒状のリード(33)と、支持電極(31)の上面(40)の外周部に筒状に形成された側壁(39)と、側壁(39)の内側に充填されて半導体素子(32)及びリード(33)を保護層として被覆する樹脂被覆体(34)とを備えた半導体装置は公知である。これらの半導体装置は、図5に示すように、半導体素子(32)の固着された支持電極(31)が放熱体(35)の嵌合孔(45)に圧入されて使用される。即ち、複数の嵌合孔(45)が形成された放熱体(35)を準備し、嵌合孔(45)に支持電極(31)を圧入することで、放熱体(35)に複数の半導体装置を一体的に配置して、例えば、ブリッジ回路等の回路を構成する整流用半導体装置が形成される。半導体装置は、図4及び図5に示すように、支持電極(31)の底面(41)を押圧冶具(36)により押圧して、半導体装置をリード(33)側から放熱体(35)の嵌合孔(45)に圧入する。
【0003】
ところで、支持電極(31)及び放熱体(35)を通じて半導体素子(32)が発生する熱を良好に外部に放出するには、支持電極(31)の外周面(42)を放熱体(35)の嵌合孔(45)の内周面に密着させることが望ましい。このため、図6に示すように、支持電極(31)の外周面(42)にローレット加工を施すことがある。このようにすれば、支持電極(31)が放熱体(35)の嵌合孔(45)に押し込まれたときに、ローレット加工により支持電極(31)の外周面(42)に形成された微小の線状突起が押しつぶされて、支持電極(31)の外周面(42)と放熱体(35)の嵌合孔(45)の内周面との間を充填するため、支持電極(31)の外周面(42)の大きさに誤差が生じても嵌合孔(45)との間に隙間が発生しない。
【0004】
【特許文献1】
特開2002−261210(第2頁及び第3頁、図1)
【0005】
【発明が解決しようとする課題】
しかしながら、放熱体(35)の嵌合孔(45)内に支持電極(31)を圧入するとき、支持電極(31)の外周面(42)は、放熱体(35)によって径方向内側に収縮する圧縮力(P)を受け、放熱体(35)に曲応力による歪が発生する。この結果、図5に示すように、支持電極(31)の上面(40)に固着された半導体素子(32)に引張応力(σ)が発生する。半導体素子(32)は、性質上、圧縮応力と比較して引張応力(σ)に非常に弱い。よって、支持電極(31)に歪が発生すると、半導体素子(32)の特性劣化等の不具合が発生する。
そこで、本発明は、支持電極を放熱体の嵌合孔に圧入する際に半導体素子に対する応力を低減し、半導体素子に発生する不具合を防止できる半導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明による半導体装置は、底壁(7)及び底壁(7)の外周部(12)に筒状に形成された側壁(9)を有し且つ上部空洞(8)を形成する略皿状の支持電極(1)と、支持電極(1)の上部空洞(8)内に配置され且つ底壁(7)の内面(10)に固着された一方の電極面(2a)を有する半導体素子(2)と、半導体素子(2)の他方の電極面(2b)に固着されたリード(3)と、上部空洞(8)内に充填され且つ半導体素子(2)及びリード(3)を被覆する樹脂被覆体(4)とを備え、放熱体(5)に形成された嵌合孔(15)内に支持電極(1)を圧入して放熱体(5)に支持される。支持電極(1)の側壁(9)は、底壁(7)から下方に突出する環状突起(9a)を備え、支持電極(1)の底壁(7)は、内面(10)の裏面側で環状突起(9a)の内側に配置された底面(11)を備えている。底面(11)は、環状突起(9a)に接続される外周部(12)から中心部(13)に向かって連続的に湾曲して下方に突出する凸曲面(14)を形成し、凸曲面(14)の中心部(13)は、底面(11)の最下位置にあり且つ環状突起(9a)の環状底面(9b)より上方位置に配置される。放熱体(5)の嵌合孔(15)内に支持電極(1)を圧入するとき、側壁(9)の環状突起(9a)及び底壁(7)は、放熱体(5)によって径方向内側に収縮する圧縮力(P)を受ける。内面(10)と凸曲面(14)を有する底面(11)とによって形成される底壁(7)は、外周部(12)から中心部(13)に向かって連続的に肉厚に形成されるため、底壁(7)の剛性は十分に高く、圧縮力(P)による歪は底壁(7)に殆ど発生しないか又は凸曲面(14)の中心部(13)が僅かに下方に移動する微少歪(γ)を発生するに過ぎない。このため、支持電極(1)の圧入時に、底壁(7)の内面(10)に固着された半導体素子(2)には緩和又は減少された機械的応力が加わるに過ぎず、半導体素子(2)の電気的特性の劣化を良好に防止できる。また、外周部(12)から中心部(13)に向かって連続的に肉厚に形成される底壁(7)は、熱容量が大きく、半導体素子(2)に発生する熱をより良好に吸収し且つ外部に放出することができる。
【0007】
【発明の実施の形態】
以下、本発明による半導体装置の一実施の形態を図1〜図3について説明する。
本発明による半導体装置では、図1に示すように、底壁(7)及び底壁(7)の外周部(12)に筒状に形成された側壁(9)を有し且つ上部空洞(8)を形成する略皿状の支持電極(1)と、支持電極(1)の上部空洞(8)内に配置され且つ底壁(7)の内面(10)に固着された一方の電極面(2a)を有する半導体素子(2)と、半導体素子(2)の他方の電極面(2b)に固着されたリード(3)と、上部空洞(8)内に充填され且つ半導体素子(2)及びリード(3)を被覆する樹脂被覆体(4)とを備える。リード(3)は、銅等の導電性金属により形成され、一方の電極面(2a)及び内面(10)並びに他方の電極面(2b)及びリード(3)は、各々半田等の導電性接着材(16,17)により固着される。
【0008】
支持電極(1)は、銅若しくはジルコニウム銅等の銅系合金又はその他の導電性金属により形成され、支持電極(1)の側壁(9)は、ダイオードチップ等の半導体素子(2)を固着する略平坦な内面(10)を包囲する筒状の包囲部(9c)を構成する。側壁(9)の包囲部(9c)は、半導体素子(2)の他方の電極面(2b)よりも高く設けられ、上部空洞(8)を形成する。また、支持電極(1)の側壁(9)は、図1及び図2に示すように、底壁(7)から下方に突出する環状突起(9a)を備える。図2は、図1に示す本実施の形態の半導体装置の底面図である。包囲部(9c)と環状突起(9a)とは、同等の外径に形成され、共に支持電極(1)の側壁(9)の外周面(9d)を構成する。支持電極(1)の外周面(9d)は、従来技術と同様にローレット加工が施され、外周寸法は、放熱体(5)の嵌合孔(15)の内周寸法と比較して大きく形成される。支持電極(1)は、放熱体(5)に形成された嵌合孔(15)内に圧入され、放熱体(5)に支持される。放熱体(5)は、アルミニウム等の比較的熱伝導率の高い金属により形成される。
【0009】
支持電極(1)の底壁(7)は、内面(10)の裏面側で環状突起(9a)の内側に配置された底面(11)を備え、底面(11)は、環状突起(9a)に接続される外周部(12)から中心部(13)に向かって連続的に湾曲して下方に突出する凸曲面(14)を形成する。半導体素子(2)が固着される内面(10)の裏面側に内面(10)と平行な図示しない仮想平面を想定すると、支持電極(1)の側壁(9)は、支持電極(1)の外周縁に沿って環状に仮想平面から突出し、底壁(7)の底面(11)を構成する凸曲面(14)は、仮想平面から曲面状に突出する。外周部(12)から中心部(13)に向かって連続的に肉厚に形成される底壁(7)は、熱容量が大きく、半導体素子(2)に発生する熱をより良好に吸収し且つ外部に放出することができる。
【0010】
図2に示すように、側壁(9)の幅は、凸曲面(14)の全周にわたり略均一に設定される。側壁(9)の下面には、環状突起(9a)の環状底面(9b)が形成され、支持電極(1)を放熱体(5)の嵌合孔(15)に圧入する際に、押圧冶具(6)が押圧される。支持電極(1)は、包囲部(9c)により外周面(9d)が延長され、支持電極(1)を確実に放熱体(5)の嵌合孔(15)に嵌合して半導体装置を放熱体(5)に固定できる。また、包囲部(9c)により延長された外周面(9d)は、放熱体(5)の嵌合孔(15)に対して広い表面積で密着するので、支持電極(1)の放熱性を向上することができる。
【0011】
図1に示すように、放熱体(5)の嵌合孔(15)内に支持電極(1)を圧入するとき、側壁(9)の環状突起(9a)及び底壁(7)は、放熱体(5)によって径方向内側に収縮する圧縮力(P)を受ける。図3に示すように、内面(10)と凸曲面(14)を有する底面(11)とによって形成される底壁(7)は、外周部(12)から中心部(13)に向かって連続的に肉厚に形成されるため、底壁(7)の剛性は十分に高く、圧縮力(P)による歪は底壁(7)に殆ど発生しないか又は凸曲面(14)の中心部(13)が僅かに下方に移動する微少歪(γ)を発生するに過ぎない。このため、支持電極(1)の圧入時に、底壁(7)の内面(10)に固着された半導体素子(2)には緩和又は減少された機械的応力が加わるに過ぎず、半導体素子(2)の電気的特性の劣化を良好に防止できる。図1に示す本実施の形態の半導体装置では、支持電極(1)を放熱体(5)の嵌合孔(15)内に圧入するとき又は圧入した後に、放熱体(5)からの応力に対して支持電極(1)は、底壁(7)の凸曲面(14)が下側に突出するように変形し易い。よって、半導体素子(2)に加わる応力は緩和され、微少な応力も引張応力ではなく圧縮応力となる。
【0012】
凸曲面(14)の中心部(13)は、底面(11)の最下位置にあり且つ環状突起(9a)の環状底面(9b)より上方位置に配置される。環状突起(9a)の環状底面(9b)が押圧冶具(6)により押圧されたときに、凸曲面(14)の中心部(13)は、押圧冶具(6)に当接しない高さで環状突起(9a)の内側に形成される。放熱体(5)の嵌合孔(15)内に支持電極(1)を圧入する押圧冶具(6)は、環状突起(9a)に当接するが、環状突起(9a)の環状底面(9b)より上方位置に配置される凸曲面(14)の中心部(13)には当接せず、底壁(7)に押圧力が直接伝達されない。
【0013】
【発明の効果】
前記の通り、本発明では、支持電極を放熱体の嵌合孔に圧入する際に生じる半導体素子に対する応力を低減し、半導体素子に発生する不具合を防止することができる。
【図面の簡単な説明】
【図1】 本発明による半導体装置の断面図
【図2】 図1に示す半導体装置の底面図
【図3】 放熱体により支持電極に生じる圧縮力と歪を示す部分断面図
【図4】 従来の半導体装置の断面図
【図5】 放熱体の嵌合孔に支持電極を圧入した図4に示す半導体装置の断面図
【図6】 支持電極の外周面にローレット加工を施した図4に示す半導体装置の部分断面図
【符号の説明】
(1)・・支持電極、 (2)・・半導体素子、 (2a)・・一方の電極面、 (2b)・・他方の電極面、 (3)・・リード、 (4)・・樹脂被覆体、 (5)・・放熱体、 (6)・・押圧冶具、 (7)・・底壁、 (8)・・上部空洞、 (9)・・側壁、 (9a)・・環状突起、 (9b)・・環状底面、 (10)・・内面、 (11)・・底面、 (12)・・外周部、 (13)・・中心部、 (14)・・凸曲面、 (15)・・嵌合孔、

Claims (2)

  1. 底壁及び該底壁の外周部に筒状に形成された側壁を有し且つ上部空洞を形成する略皿状の支持電極と、該支持電極の上部空洞内に配置され且つ前記底壁の内面に固着された一方の電極面を有する半導体素子と、該半導体素子の他方の電極面に固着されたリードと、前記上部空洞内に充填され且つ前記半導体素子及びリードを被覆する樹脂被覆体とを備え、放熱体に形成された嵌合孔内に前記支持電極を圧入して前記放熱体に支持される半導体装置において、
    前記支持電極の側壁は、前記底壁から下方に突出する環状突起を備え、
    前記支持電極の底壁は、前記内面の裏面側で前記環状突起の内側に配置された底面を備え、
    該底面は、前記環状突起に接続される外周部から中心部に向かって連続的に湾曲して下方に突出する凸曲面を形成し、
    該凸曲面の中心部は、前記底面の最下位置にあり且つ前記環状突起の環状底面より上方位置に配置されることを特徴とする半導体装置。
  2. 前記環状突起の環状底面が押圧冶具により押圧されたときに、前記凸曲面の中心部は、前記押圧冶具に当接しない高さで前記環状突起の内側に形成される請求項1に記載の半導体装置。
JP2003084490A 2003-03-26 2003-03-26 半導体装置 Expired - Fee Related JP4061647B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003084490A JP4061647B2 (ja) 2003-03-26 2003-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003084490A JP4061647B2 (ja) 2003-03-26 2003-03-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2004296595A JP2004296595A (ja) 2004-10-21
JP4061647B2 true JP4061647B2 (ja) 2008-03-19

Family

ID=33399649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003084490A Expired - Fee Related JP4061647B2 (ja) 2003-03-26 2003-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JP4061647B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244132A (ja) * 2011-05-24 2012-12-10 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JP2004296595A (ja) 2004-10-21

Similar Documents

Publication Publication Date Title
US6650006B2 (en) Semiconductor package with stacked chips
JP2008227131A (ja) 半導体装置及びその製造方法
JP2010109140A (ja) 電子装置およびリッド
JP6705394B2 (ja) 半導体モジュールおよびインバータ装置
WO2007069399A1 (ja) 発光装置及び半導体装置とその製造方法
US7777246B2 (en) Light emitting diode with inorganic bonding material formed within
JP6424573B2 (ja) 半導体装置
JP2006344770A (ja) 半導体モジュールおよび半導体装置
WO2004093187A1 (ja) 電子部品パッケージ、電子部品パッケージ組立体およびプリント基板ユニット
US20050104195A1 (en) Heat spreader and semiconductor device package having the same
JP6055698B2 (ja) 電子制御装置及びその放熱構造、並びにその電子制御装置を搭載した電子機器
JP2006332479A (ja) 電力半導体装置
JP4061647B2 (ja) 半導体装置
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP3169578B2 (ja) 電子部品用基板
US6849876B1 (en) Light emitting device
JPH06302722A (ja) 放熱部材及びこの放熱部材を用いた半導体パッケージ
JP6080929B2 (ja) 半導体モジュール
JP4882434B2 (ja) 半導体装置
EP0997937B1 (en) Semiconductor device module with a heat sink
JP2008153464A (ja) 半導体装置
JP3126568U (ja) 半導体装置
KR101640126B1 (ko) 반도체 패키지 제조방법
JPS627145A (ja) 電力半導体装置
JP4610426B2 (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4061647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees