JP4061418B2 - Silicon substrate and manufacturing method thereof - Google Patents

Silicon substrate and manufacturing method thereof Download PDF

Info

Publication number
JP4061418B2
JP4061418B2 JP21799896A JP21799896A JP4061418B2 JP 4061418 B2 JP4061418 B2 JP 4061418B2 JP 21799896 A JP21799896 A JP 21799896A JP 21799896 A JP21799896 A JP 21799896A JP 4061418 B2 JP4061418 B2 JP 4061418B2
Authority
JP
Japan
Prior art keywords
layer
gettering
atoms
dopant concentration
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21799896A
Other languages
Japanese (ja)
Other versions
JPH1050714A (en
Inventor
孝祐 浅井
孝 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP21799896A priority Critical patent/JP4061418B2/en
Publication of JPH1050714A publication Critical patent/JPH1050714A/en
Application granted granted Critical
Publication of JP4061418B2 publication Critical patent/JP4061418B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は、エピタキシャル層を形成した半導体シリコン基板の改良に係り、特に、ドーパント濃度が1×1016atoms/cm3以下のシリコン基板を用いて、気相成長法またはイオン注入法にてドーパント濃度の異なる層を積層することにより、製造が容易で重金属のゲッタリング能が高く、熱的に安定し厚み制御が容易な無欠陥層(DZ層)を有し、不整合転位の発生による重金属ゲッタリング並びにオートドーピングの抑制効果を有する半導体シリコン基板とその製造方法に関する。
【0002】
【従来の技術】
シリコン基板に求められる重要な特性として、重金属汚染対策と酸素析出物フリーゾーンの形成がある。ここではまずこの二つの特性の従来技術について述べる。まず、重金属汚染の影響としては、酸化膜の耐圧を劣化させること、深い不純物準位を形成し、pn接合部のリーク電流を増加させること、欠陥生成の核となることがよく知られている。
【0003】
従来の重金属ゲッタリング技術として、酸素析出物(BMD)により形成された応力場によりゲッタリングしたり、ボロンドープによりFe−Bペア形成させるゲッタリング等のイントリンシックゲッタリング(IG)方法、また、バックサイドダメージ(BSD)により形成された応力場や転位によるゲッタリングや、ポリバックシール(PBS)(poly−Si膜形成)により形成された応力場や粒界によるゲッタリング等のイクストリンシックゲッタリング(EG)方法、さらには、Si(Ge)層の挿入により形成される不整合転位や応力場によるゲッタリングを行うイクストリンシック・インターナルゲッタリング方法が実用化されている。
【0004】
BMDは重金属のゲッタリングにおいては有効であるが、反面デバイス工程ではデバイス特性、特にトレンチキャパシタ容量を変化させるので、BMDがない表面領域、すなわち、DZ層が必要とされる。DZ層を形成するためには、酸素、窒素又はこれら混合雰囲気中などで熱処理する、所謂DZ−IG処理が一般的である。
【0005】
一方、シリコンエピタキシャルウェーハにおいては、エピタキシャル層では酸素はほとんど拡散せず、BMDも形成されず、また、ラッチアップ対策としてできるかぎり低抵抗、すなわち高濃度ドーブ基板を用いる方がデバイス設計の自由度や誤動作の防止に有効であることが知られている。
【0006】
【発明が解決しようとする課題】
重金属汚染対策としての従来のゲッタリング技術は以下の問題点を有している。BMD法は、熱的に不安定でBMD形成が基板の酸素濃度やドーパント濃度に大きく依存し、制御が困難で且つ析出を促す処理が必要で工程数が増加する。ボロンドープによるFe−Bペア形成方法は、Fe以外のゲッタリングができず、P−SiやN−Siなどボロン濃度が低い基板でのゲッタリング能が低下する。
【0007】
BSD法は、歪部からパーティクルが発生したり、低温プロセスでのゲッタリング能が低く、熱処理により応力場の緩和や転位の消滅などが起こり、ゲッタリング能が低下するなど、熱的に不安定な問題がある。PBS法は、BSD法に比べパーティクルの発生は少ないが、低温プロセスでのゲッタリング能が低く、熱処理によりpoly−Siが単結晶化してゲッタリング能が低下するなど、熱的に不安定な問題がある。
【0008】
また、Si(Ge)層による方法は、エピタキシャル成長におけるGe導入のためのガスライン新設や付帯設備増設による設備的なコスト上昇が避けられない問題がある。
【0009】
DZ層の形成は、DZ−IG処理による工程数が増加するのみならず、熱処理後に酸素が拡散しBMDを形成する可能性があるなどのDZ層の熱的不安定性が懸念される。
【0010】
また、エピタキシャルウェーハ用の高濃度ドープ基板の場合、オートドープが顕著になり、ボロン濃度が高いとBMDが形成され難く、ゲッタリング能が低下する等の問題がある。
【0011】
この発明は、上述の半導体シリコン基板の問題点を解消し、製造が容易で重金属に対するゲッタリング能が高く、熱的に安定し厚み制御が容易なDZ層を有し、不整合転位の発生による重金属ゲッタリング並びにオートドーピングの抑制効果を有する半導体シリコン基板並びにその製造方法の提供を目的としている。
【0012】
【課題を解決するための手段】
発明者らは、まず、重金属汚染に関する上述の問題点、すなわち、シリコン基板の特性、例えば、PタイプかNタイプ、ドーパント濃度、酸素濃度などに依存せず、熱的に安定で、パーティクル発生がなく、低コストで効率よく重金属を捕獲できるゲッタリング法について種々検討した結果、シリコン基板上に、ドーパント濃度が大きく異なる層や基板を積層することによって、その界面に不整合転位や応力場を形成し、これらにより重金属をゲッタリングでき、上述の目的を達成できることを知見した。
【0013】
また、発明者らは、重金属汚染に加えてDZ層に関する上述の問題点、すなわち、シリコン基板の特性に依存せず、熱的に安定で、パーティクル発生がなく、低コストで効率よく重金属をゲッタリングでき、かつDZ−IG処理工程を省略し、熱的に安定なDZ層でかつDZ層の厚さの制御が容易なDZ層の形成方法について種々検討した結果、ドーパント濃度が大きく異なる層を積層した2層構造又は3層構造を持ったシリコンウェーハとなすことにより、ドーパント濃度が大きく異なる層の界面に不整合転位や応力場が形成され、これらにより重金属をゲッタリングでき、さらに、エピタキシャル成長によりDZ層を形成しているので酸素析出が起こり難く、DZ層として高濃度ドープ層を用いているので、ラッチアップ対策としても非常に有効であることを知見し、この発明を完成した。
【0014】
さらに、発明者らは、シリコン基板上に3層のドーパント濃度の異なる層を形成することを条件に全ての組合せを検討した結果、最も簡単に作成でき且つ不整合転位の発生による重金属ゲッタリング並びにオートドーピング効果を有する半導体基板として以下の基板を提案する。
【0016】
請求項1に記載の発明は、ドーパント濃度が1×10 16 atoms/cm 3 以下のシリコン基板において、このシリコン基板上に、ドーパント濃度が1×10 18 atoms/cm 3 以上である第一層と、ドーパント濃度が1×10 16 〜1×10 18 atom/cm 3 の範囲にある中間エピタキシャル層と、ドーパント濃度が1×10 16 atoms/cm 3 以下である第二エピタキシャル層と、を順次積層したシリコン基板である。
【0017】
また、請求項2に記載の発明は、ドーパント濃度が1×10 16 atoms/cm 3 以下のシリコン基板上に、ドーパント濃度が1×10 18 atoms/cm 3 以上である第一層をイオン注入法により形成する工程と、この第一層の上にドーパント濃度が1×10 16 〜1×10 18 atom/cm 3 の範囲にある中間エピタキシャル層を積層する工程と、この中間エピタキシャル層の上にドーパント濃度が1×10 16 atoms/cm 3 以下である第二エピタキシャル層を積層する工程と、を含むシリコン基板の製造方法である。
【0018】
【発明の実施の形態】
重金属ゲッタリングのために、界面に不整合転位や応力場を形成するには、SiGe結晶(薄膜を含む)に代表されるように混晶を用いる方法があるが、この発明においては、ドーパント濃度の差を利用するもので、この方法では通常のシリコン基板に含まれている元素のみを用いているため、他の特性の劣化や製作設備費の増加などがほとんどない利点がある。
【0019】
この発明では、ドーパント濃度の差はなるべく大きい方が歪みが大きくなり、不整合転位や応力場が形成されやすくなることから、界面のドーパント濃度差を検討した結果、公知のいずれの特性を有するシリコン基板を用いる場合も、ドーパント濃度が1×1016atoms/cm3以下のシリコンとドーパント濃度が1×1018atoms/cm3以上であるシリコンとによって形成された界面が最も効果的であることを確認した。
【0020】
この発明において、ドーパント濃度の差を利用した界面は、シリコン基板上に積層される2層以上の多層膜内に1つ以上形成すればよく、シリコン基板の種類や特性、要求される被膜種等の組合せにより適宜選定するとよく、また、被膜層内のドーパント濃度が一定の他、当該界面での所定のドーパント濃度の差が確保できれば、被膜層内のドーパント濃度が連続的あるいは漸次変化するように成膜されても、この発明によるゲッタリング能は同様に発揮される。
【0021】
また、ドーパント濃度の差を利用した界面によるゲッタリング層の形成方法として、実施例に示すごとく、気相成長法、イオン注入法を用いていることにより、ドーパント濃度の制御が容易でドーパント濃度差が急峻な界面を形成できるという効果がある。また、発明者らは、基板の貼り合わせ法よっても上記と同様の構成、作用効果が得られることを確認した。
【0022】
一例を示すと、図1に示すごとく、ドーパント濃度が1×1016atoms/cm3以下のシリコン基板1上に、気相成長法あるいはイオン注入法により、ドーパント濃度が1×1018atoms/cm3以上である第一層2を形成することにより、ドーパント濃度の差により界面に不整合転位や歪み場が形成され、重金属が転位や歪み場に効率よくゲッタリングされる。
【0023】
従って、PタイプかNタイプ、ドーパント濃度、酸素濃度などのシリコン基板の特性に依存することなく、熱的に安定で、パーティクルの発生がなく、低コストで効率よく重金属をゲッタリングできる。また、気相成長法やイオン注入法により形成するため、膜厚やドーパント濃度の制御が容易で、かつ急峻な界面が得られる。
【0024】
次に図1に示すごとく、第一層2上に気相成長法あるいはイオン注入法により、ドーパント濃度が1×1016atoms/cm3以下である第二層3、すなわちエピタキシャル層を形成して2層構造となす。先の第一層2は重金属ゲッタリング層を兼ねたDZ層であり、これによって、気相成長法により形成する場合、DZ−IG処理工程を省略でき、気相成長法あるいはイオン注入法による場合は、DZ層の厚さの制御が可能となる。さらにエピタキシャル層中への酸素の拡散がほとんど無視できるので熱処理後にBMDが形成されることもなく、熱的に安定である。
【0025】
DZ層である第一層2とエピタキシャル層である第二層3との界面はデバイス領域に近くまたトレンチキャバシタを形成する領域でもあるので、不整合転位の発生を防止し、応力を低減する必要がある。この対策として、界面の遷移層幅を大きくし、好ましくは0.5μm以上とする必要がある。従って、所定のドーパント濃度差の界面を一定厚みで成膜できれば、層内のドーパント濃度が連続的あるいは漸次変化するように成膜されていてもよい。
【0026】
この発明において、3層構造は図2に示すごとく、ドーパント濃度が1×1016atoms/cm3以下のシリコン基板1上に、気相成長法あるいはイオン注入法により、ドーパント濃度が1×1018atoms/cm3以上である第一層2を形成し、その上にドーパント濃度が1×1016〜1×1018atom/cm3の範囲にある中間層4を同様に積層し、さらにドーパント濃度が1×1016atoms/cm3以下である第二層3、すなわちエピタキシャル層を形成して3層構造となす。
【0027】
この3層構造によって、ドーパント濃度が高い層の上または下の界面に形成された不整合転位や応力場、さらに挿入した層が持つ引張応力により、重金属を効率よくゲッタリングすることができる。また、その結果、挿入した層のドーパント濃度が高いのでFe−Bペアも効率よく生成され、Feのゲッタリング能力も向上するという効果を有する。
【0028】
この界面の不整合転位、高濃度ボロン層は熱的に安定であり、そのゲッタリング能力は基板の特性に依存しない。また、裏面にPBSやBSDが形成されていないので、パーティクルの発生がないという効果も併せ持っている。更に裏面を表面と同時に鏡面加工でき加工コストも低減でき、且つ加工精度(平坦度等)も向上するという2次的効果も発生する。またゲッタリングシンク位置がデバイス形成領域に近い場所にあるので、重金属の拡散速度が小さい低温プロセスでも効率よく重金属をゲッタリングできる。
【0029】
DZ層となる中間層4は、気相成長法により形成する場合、DZ−IG処理工程を省略でき、気相成長法あるいはイオン注入法による場合は、DZ層の厚さの制御が可能となる。さらにエピタキシャル層中への酸素の拡散がほとんど無視できるので熱処理後にBMDが形成されることもなく、熱的に安定である。
【0030】
この発明では、ドーパント濃度が1×1016atoms/cm3以下のシリコン基板を用いているので、エピタキシャル層におけるオートドーピングレベルがきわめて低く、ほとんど無視できるという効果も生まれる。
【0031】
【実施例】
参考例1
以下の参考例及び実施例に用いた本発明の基板およびエピタキシャル層の構造は次の通りである。
1)外観: 8インチφ、(675±5)μmt、両面鏡面基板
2)面方位: (100)±0.5°
3)抵抗率: 3〜5Ω・cm(ボロン濃度:2.8〜4.5×1015atoms/cm3
4)第一層 ・抵抗率:0.001〜0.003Ω・cm(ボロン濃度:3.5〜13×1019atoms/cm3
・膜厚:5μmt
5)第二層 ・抵抗率:〜10Ω・cm(ボロン濃度:〜l.5×1015atoms/cm3
・膜厚:3μmt
第一層と第二層はSiHCl3を原料ガスとした熱CVD法(化学気相成長法)により形成した。
【0032】
重金属ゲッタリング能の比較
本発明と従来ゲッタリング法との比較を示す。それぞれのゲッタリング能を形成したエピタキシャル基板に〜1012atoms/cm2のFe、Ni、Cr、Cuの混合汚染を施し、高温プロセスで熱処理した後、酸化膜耐圧の良品率(yield)およびC−t法によるキャリア寿命を調べた。それぞれのプロセスを以下に示す。
高温プロセス: 1150℃×5hrs.+700℃×6hrs.+1050℃×5hrs.
酸化膜耐圧良品率の測定: 酸化膜厚200Å、印加電圧 11MV/cm
【0033】
表1から明らかなようにこの発明によるゲッタリング法が他の方法に比べて優れていることが示された。なお、ゲッタリング能仕様に示すBMDについては、Wright Etch液を用い、片面2μmの選択エッチを施した後、光学顕微鏡を用いて測定した値である。
【0034】
【表1】

Figure 0004061418
【0035】
低温プロセスにおける重金属ゲッタリング能の比較
上記ゲッタリング能の比較を低温熱処理後に行い、同様の評価を行い比較した。低温プロセス: 600℃×5hrs.+900℃×32hrs.+800℃×5hrs.
表2から明らかなように低温プロセスにおいても、この発明によるゲッタリング法が他の方法に比べて優れていることが示された。
【0036】
【表2】
Figure 0004061418
【0037】
この発明における基板のボロン濃度の違いに対するゲッタリング能の安定性を調べたところ、表3に示すごとく、ボロン濃度が異なる基板を用いてもゲッタリング能に変化がないことが示された。
【0038】
【表3】
Figure 0004061418
【0039】
また、この発明の試料をSIMS分析したところ、図3Aに示すごとく不整合転位が形成されている界面および高濃度ボロン層に重金属が選択的にゲッタリングされていることがわかった。この結果より本発明における不整合転位および高濃度ボロン層のゲッタリング効果が示された。
【0040】
先の熱処理プロセスを通した後のゲッタリング能の熱的安定性を従来法と比較した結果を図4A、図5Aに示す。
【0041】
パーティクルの発生量を純水中でのパーティクル転写により調べた。この方法はウェーハ裏面の鏡面加工した別の清浄表面をもつウェーハと向かい合わせて洗浄槽に入れ、裏面から発生するパーティクルを清浄な上面に転写させ、転写させたウェーハ表面の0.12μm以上の大きさのパーティクルを面検器で評価することによって裏面からのパーティクル発生量を見積もる方法である。結果を表4に示す。
【0042】
【表4】
Figure 0004061418
【0043】
実施例2
以下の実施例に用いた本発明の基板およびエピタキシャル層の構造は次の通りである。
1)外観: 8インチφ、(675±5)μmt、両面鏡面基板
2)面方位: (100)±0.5°
3)抵抗率: 3〜5Ω・cm(ボロン濃度:2.8〜4.5×1015atoms/cm3
4)第一層 ・抵抗率:0.001〜0.003Ω・cm(ボロン濃度:3.5〜13×1019atoms/cm3
・膜厚:5μmt
5)中間層 ・抵抗率:0.01〜0.02Ω・cm(ボロン濃度:3.5〜9×1018atoms/cm3
・膜厚:3μmt
6)第二層 ・抵抗率:〜10Ω・cm(ボロン濃度:〜l.5×1015atoms/cm3
・膜厚:3μmt
第一層、中間層、第二層はSiHCl3を原料ガスとした熱CVD法(化学気相成長法)により形成した。
【0044】
重金属ゲッタリング能の比較
本発明と従来ゲッタリング法との比較を示す。それぞれのゲッタリングシンクを形成したエピ基板に〜1012atoms/cm2のFe、Ni、Cr、Cuの混合汚染を施し、高温プロセスで熱処理した後、酸化膜耐圧の良品率(yield)およびC−t法によるキャリア寿命を調べた。それぞれのプロセスを以下に示す。
高温プロセス: 1190℃×6hrs.+600℃×4hrs.+1000℃×4hrs.
酸化膜耐圧良品率の測定: 酸化膜厚150Å、印加電圧 11MV/cm
表5から明らかなようにこの発明によるゲッタリング法が他の方法に比べて優れていることが示された。
【0045】
【表5】
Figure 0004061418
【0046】
低温プロセスにおける重金属ゲッタリング能の比較を、実施例1と同様に行った結果を表2に示す。
【0047】
また、この発明の試料をSIMS分析したところ、図3Bに示すごとく不整合転位が形成されている界面および高濃度ボロン層に重金属が選択的にゲッタリングされていることがわかった。この結果より本発明における不整合転位の発生による重金属ゲッタリングおよび高濃度ボロン層のゲッタリング効果が示された。
【0048】
先の熱処理プロセスを通した後のゲッタリング能の熱的安定性を従来法と比較した結果を図4B、図5Bに示す。
【0049】
パーティクルの発生量を実施例1と同様に純水中でのパーティクル転写により調べた。結果を表4に示す。
【0050】
実施例3
以下の実施例に用いた本発明の基板およびエピタキシャル層の構造は次の通りである。
1)外観: 8インチφ、(675±5)μmt、両面鏡面基板
2)面方位: (100)±0.5°
3)抵抗率: 4〜6Ω・cm(ボロン濃度:2.3〜3.5×1015atoms/cm3
4)第一層 ・抵抗率:0.001〜0.003Ω・cm(ボロン濃度:3.5〜13×1019atoms/cm3
・膜厚:5μmt
5)中間層 ・抵抗率:0.01〜0.02Ω・cm(ボロン濃度:3.5〜9×1018atoms/cm3
・膜厚:3μmt
6)第二層 ・抵抗率:〜10Ω・cm(ボロン濃度:〜l.5×1015atoms/cm3
・膜厚:3μmt
第一層はイオン注入法、中間層と第二層はSiHCl3を原料ガスとした成長温度1150℃の熱CVD法(化学気相成長法)により形成した。
【0051】
第一層のイオン注入法は、まず、BFe2+イオンを加速電圧110keVでドープ量5×1015/cm3を注入し、これをRTP(Rapid Thermal Process)により、1000℃、60秒間熱処理した。このときのボロン濃度の深さ方向分布を図6に示す。ボロン濃度は第一層表面で1020atoms/cm3で深さ1μmでほぼエピタキシャル用基板と同レベルであった。また、このとき基板とイオン注入により形成した第一層の界面には不整合転位は観察されなかった(Plan view TEM観察)。従って、界面にはボロン濃度差による応力場のみが形成されていると考えられる。
【0052】
本発明と従来ゲッタリング法との重金属ゲッタリング能の比較を示す。それぞれのゲッタリングシンクを形成したエピ基板に〜1012atoms/cm2のFe、Ni、Cr、Cuの混合汚染を施し、高温プロセスで熱処理した後、酸化膜耐圧の良品率(yield)およびC−t法によるキャリア寿命を調べた。それぞれのプロセスを以下に示す。
高温プロセス: 1150℃×6hrs.+600℃×4hrs.+950℃×4hrs.
酸化膜耐圧良品率の測定: 酸化膜厚200Å、印加電圧 11MV/cm
表6から明らかなようにこの発明によるゲッタリング法が他の方法に比べて優れていることが示された。
【0053】
【表6】
Figure 0004061418
【0054】
以下の低温プロセスにおける重金属ゲッタリング能の比較を低温熱処理後に行い、実施例と同様の評価を行い比較した。
低温プロセス: 600℃×4hrs.+850℃×3hrs.+680℃×6hrs.
表7から明らかなように低温プロセスにおいても、この発明によるゲッタリング法が他の方法に比べて優れていることが示された。
【0055】
【表7】
Figure 0004061418
【0056】
また、この発明の試料をSIMS分析したところ、図3Cに示すごとく応力場が形成されている界面および高濃度ボロン層である第一層に重金属が選択的にゲッタリングされていることがわかった。この結果より本発明における応力場および高濃度ボロン層のゲッタリング効果が示された。
【0057】
【発明の効果】
この発明は、ドーパント濃度が大きく異なる層を積層した3層構造を持ったシリコンウェーハとなすことにより、ドーパント濃度が大きく異なる層の界面に不整合転位や応力場が形成され、これらにより重金属をゲッタリングでき、シリコン基板の特性(PタイプかNタイプ、ドーパント濃度、酸素濃度など)に依存せず、熱的に安定で、パーティクル発生がなく、低コストで効率よく重金属をゲッタリングでき、エピタキシャル成長によりDZ層を形成しているので酸素析出が起こり難く、DZ−IG処理工程を省略し、熱的に安定なDZ層でかつDZ層の厚さの制御が可能なDZ層が形成でき、DZ層として高濃度ドープ層を用いているので、ラッチアップ対策としても非常に有効である。
【図面の簡単な説明】
【図1】この発明に関して参考とされるシリコン基板の2層構造を示す説明図である。
【図2】この発明によるシリコン基板の3層構造を示す説明図である。
【図3】A,B,Cはこの発明またはこの発明の参考例となるシリコン基板のSIMS分析プロファイスを示すグラフである。
【図4】A,Bは高温プロセス回数とキャリア寿命との関係を示すグラフである。
【図5】A,Bは高温プロセス回数とDZ層厚さとの関係を示すグラフである。
【図6】深さとボロン濃度との関係を示すグラフである。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an improvement of a semiconductor silicon substrate on which an epitaxial layer is formed, and in particular, using a silicon substrate having a dopant concentration of 1 × 10 16 atoms / cm 3 or less, a dopant concentration by a vapor phase growth method or an ion implantation method. By stacking different layers, a heavy metal getter having a defect-free layer (DZ layer) that is easy to manufacture, has high heavy metal gettering capability, is thermally stable and easy to control its thickness, and generates misfit dislocations The present invention relates to a semiconductor silicon substrate having a ring and auto-doping suppression effect and a method for manufacturing the same.
[0002]
[Prior art]
Important characteristics required for silicon substrates include heavy metal contamination countermeasures and formation of oxygen precipitate free zones. Here, the prior art of these two characteristics will be described first. First, it is well known that the influence of heavy metal contamination is that the breakdown voltage of an oxide film is deteriorated, a deep impurity level is formed, the leakage current of a pn junction is increased, and a defect generation nucleus is formed. .
[0003]
As a conventional heavy metal gettering technique, an intrinsic gettering (IG) method such as gettering by a stress field formed by oxygen precipitates (BMD) or Fe—B pair formation by boron doping, Ixtrinic gettering (gettering due to stress field and dislocation formed by side damage (BSD), gettering due to stress field and grain boundary formed by polyback seal (PBS) (poly-Si film formation) The EG) method, and the extrinsic internal gettering method that performs gettering by misfit dislocations formed by inserting a Si (Ge) layer or a stress field have been put into practical use.
[0004]
BMD is effective in gettering heavy metals, but on the other hand, device characteristics, particularly trench capacitor capacitance, are changed in the device process, so that a surface region without BMD, that is, a DZ layer is required. In order to form the DZ layer, a so-called DZ-IG treatment is generally performed in which heat treatment is performed in oxygen, nitrogen, or a mixed atmosphere thereof.
[0005]
On the other hand, in a silicon epitaxial wafer, oxygen is hardly diffused in the epitaxial layer, BMD is not formed, and as a countermeasure for latch-up, it is possible to use a low resistance, that is, a high concentration dove substrate, to improve the degree of freedom in device design. It is known to be effective in preventing malfunction.
[0006]
[Problems to be solved by the invention]
The conventional gettering technology as a countermeasure against heavy metal contamination has the following problems. The BMD method is thermally unstable, and BMD formation greatly depends on the oxygen concentration and dopant concentration of the substrate, is difficult to control, requires a process for promoting precipitation, and increases the number of processes. The Fe-B pair formation method by boron doping cannot perform gettering other than Fe, and the gettering ability of a substrate having a low boron concentration such as P-Si or N-Si is lowered.
[0007]
The BSD method is thermally unstable, such as generation of particles from the strained part, low gettering ability in low-temperature processes, relaxation of the stress field and disappearance of dislocations due to heat treatment, and deterioration of gettering ability. There is a problem. The PBS method generates fewer particles than the BSD method, but has a low gettering capability in a low-temperature process, and heat-unstable problems such as poly-Si becoming a single crystal due to heat treatment, resulting in a decrease in gettering capability. There is.
[0008]
In addition, the method using the Si (Ge) layer has a problem that an increase in equipment cost due to the new gas line for introducing Ge and the addition of incidental facilities in the epitaxial growth cannot be avoided.
[0009]
The formation of the DZ layer not only increases the number of steps by the DZ-IG process, but there is a concern about thermal instability of the DZ layer, such as the possibility of oxygen diffusing and forming BMD after the heat treatment.
[0010]
In addition, in the case of a highly doped substrate for an epitaxial wafer, autodoping becomes prominent. When the boron concentration is high, BMD is difficult to be formed, and gettering ability is deteriorated.
[0011]
The present invention eliminates the above-described problems of the semiconductor silicon substrate, has a DZ layer that is easy to manufacture, has high gettering ability for heavy metals, is thermally stable, and can be easily controlled in thickness, and is caused by misfit dislocations. An object of the present invention is to provide a semiconductor silicon substrate having an effect of suppressing heavy metal gettering and autodoping, and a method of manufacturing the same.
[0012]
[Means for Solving the Problems]
Firstly, the inventors do not depend on the above-mentioned problems related to heavy metal contamination, that is, the characteristics of the silicon substrate, such as P type or N type, dopant concentration, oxygen concentration, etc., and are thermally stable and generate particles. As a result of various studies on gettering methods that can capture heavy metals efficiently at low cost, mismatch dislocations and stress fields are formed at the interface by stacking layers and substrates with significantly different dopant concentrations on a silicon substrate. Thus, it has been found that these can getter heavy metals and achieve the above-mentioned object.
[0013]
In addition to the heavy metal contamination, the inventors have obtained the above-mentioned problems related to the DZ layer, that is, they do not depend on the characteristics of the silicon substrate, are thermally stable, do not generate particles, and efficiently get heavy metal at low cost. As a result of various investigations on the formation method of the DZ layer that can be ring-shaped and the DZ-IG treatment step is omitted, and is a thermally stable DZ layer and the thickness of the DZ layer can be easily controlled. By forming a laminated silicon wafer having a two-layer structure or a three-layer structure, misfit dislocations and stress fields are formed at the interface of layers with greatly different dopant concentrations, and these can getter heavy metals, and by epitaxial growth. Since the DZ layer is formed, oxygen precipitation is unlikely to occur, and a highly doped layer is used as the DZ layer. And knowledge to be effective in, and have completed the present invention.
[0014]
Furthermore, as a result of examining all combinations on the condition that three layers having different dopant concentrations are formed on a silicon substrate , the inventors have found that the simplest creation and heavy metal gettering due to generation of misfit dislocations and The following substrates are proposed as semiconductor substrates having an autodoping effect.
[0016]
The invention according to claim 1, in the silicon substrate dopant concentration 1 × 10 16 atoms / cm 3 or less, on the silicon substrate, the first layer is the dopant concentration 1 × 10 18 atoms / cm 3 or more , an intermediate epitaxial layer with a dopant concentration in the range of 1 × 10 16 ~1 × 10 18 atom / cm 3, a second epitaxial layer dopant concentration is below 1 × 10 16 atoms / cm 3 , were sequentially laminated It is a silicon substrate.
[0017]
According to the second aspect of the present invention, the first layer having a dopant concentration of 1 × 10 18 atoms / cm 3 or more is ion-implanted on a silicon substrate having a dopant concentration of 1 × 10 16 atoms / cm 3 or less. , A step of laminating an intermediate epitaxial layer having a dopant concentration in the range of 1 × 10 16 to 1 × 10 18 atoms / cm 3 on the first layer, and a dopant on the intermediate epitaxial layer Laminating a second epitaxial layer having a concentration of 1 × 10 16 atoms / cm 3 or less.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
In order to form misfit dislocations and stress fields at the interface for heavy metal gettering, there is a method using mixed crystals as represented by SiGe crystals (including thin films). Since this method uses only elements contained in a normal silicon substrate, there is an advantage that there is almost no deterioration of other characteristics or an increase in manufacturing equipment costs.
[0019]
In this invention, as the difference in dopant concentration is as large as possible, distortion increases and misalignment dislocations and stress fields are easily formed. As a result of examining the dopant concentration difference at the interface, silicon having any of the known characteristics is obtained. Even when a substrate is used, an interface formed by silicon having a dopant concentration of 1 × 10 16 atoms / cm 3 or less and silicon having a dopant concentration of 1 × 10 18 atoms / cm 3 or more is most effective. confirmed.
[0020]
In the present invention, one or more interfaces using the difference in dopant concentration may be formed in two or more multilayer films laminated on the silicon substrate. The type and characteristics of the silicon substrate, the required coating type, etc. The dopant concentration in the coating layer may be changed continuously or gradually if the dopant concentration in the coating layer is constant and a difference in the predetermined dopant concentration at the interface can be secured. Even if the film is formed, the gettering ability according to the present invention is exhibited similarly.
[0021]
In addition, as shown in the examples, the vapor phase growth method and the ion implantation method are used as the method for forming the gettering layer at the interface utilizing the difference in dopant concentration, so that the dopant concentration can be easily controlled. Has an effect of forming a steep interface. In addition, the inventors have confirmed that the same configuration and operational effects as described above can be obtained by the method of bonding the substrates.
[0022]
As an example, as shown in FIG. 1, the dopant concentration 1 × 10 16 atoms / cm 3 or less on the silicon substrate 1 by vapor deposition or ion implantation, dopant concentration 1 × 10 18 atoms / cm By forming the first layer 2 that is 3 or more, mismatched dislocations and strain fields are formed at the interface due to the difference in dopant concentration, and heavy metals are efficiently gettered to the dislocations and strain fields.
[0023]
Accordingly, it is possible to getter heavy metals efficiently at low cost without being dependent on the characteristics of the silicon substrate such as P type or N type, dopant concentration, oxygen concentration, etc., and being thermally stable. In addition, since it is formed by a vapor deposition method or an ion implantation method, the film thickness and the dopant concentration can be easily controlled and a steep interface can be obtained.
[0024]
Next, as shown in FIG. 1, a second layer 3, that is, an epitaxial layer, having a dopant concentration of 1 × 10 16 atoms / cm 3 or less is formed on the first layer 2 by vapor deposition or ion implantation. It has a two-layer structure. The first layer 2 is a DZ layer that also serves as a heavy metal gettering layer. When formed by the vapor phase growth method, the DZ-IG treatment step can be omitted. By the vapor phase growth method or ion implantation method. Makes it possible to control the thickness of the DZ layer. Furthermore, since the diffusion of oxygen into the epitaxial layer is almost negligible, BMD is not formed after the heat treatment and is thermally stable.
[0025]
Since the interface between the first layer 2 that is the DZ layer and the second layer 3 that is the epitaxial layer is close to the device region and is also a region where a trench capacitor is formed, the occurrence of misfit dislocations is prevented and stress is reduced. There is a need. As a countermeasure, it is necessary to increase the width of the transition layer at the interface, preferably 0.5 μm or more. Therefore, as long as an interface having a predetermined dopant concentration difference can be formed with a constant thickness, the film may be formed so that the dopant concentration in the layer changes continuously or gradually.
[0026]
In the present invention, as shown in FIG. 2, the three-layer structure has a dopant concentration of 1 × 10 18 on a silicon substrate 1 having a dopant concentration of 1 × 10 16 atoms / cm 3 or less by vapor deposition or ion implantation. atoms / cm 3 to form an in that the first layer 2 or more, the dopant concentration of the intermediate layer 4 are laminated in the same manner in the range of 1 × 10 16 ~1 × 10 18 atom / cm 3 thereon, further dopant concentration A second layer 3 having a thickness of 1 × 10 16 atoms / cm 3 or less, that is, an epitaxial layer is formed to form a three-layer structure.
[0027]
With this three-layer structure, heavy metals can be efficiently gettered by mismatched dislocations and stress fields formed at the interface above or below the layer having a high dopant concentration, and the tensile stress of the inserted layer. As a result, since the dopant concentration of the inserted layer is high, Fe-B pairs are also efficiently generated, and the gettering ability of Fe is improved.
[0028]
The misfit dislocations at the interface and the high-concentration boron layer are thermally stable, and their gettering ability does not depend on the characteristics of the substrate. Further, since no PBS or BSD is formed on the back surface, there is an effect that no particles are generated. Furthermore, a secondary effect that the back surface can be mirror-finished simultaneously with the front surface, the processing cost can be reduced, and the processing accuracy (flatness, etc.) is improved also occurs. In addition, since the gettering sink position is close to the device formation region, heavy metal can be efficiently gettered even in a low temperature process where the diffusion rate of heavy metal is low.
[0029]
When the intermediate layer 4 serving as the DZ layer is formed by the vapor phase growth method, the DZ-IG treatment process can be omitted. When the vapor phase growth method or the ion implantation method is used, the thickness of the DZ layer can be controlled. . Furthermore, since the diffusion of oxygen into the epitaxial layer is almost negligible, BMD is not formed after the heat treatment and is thermally stable.
[0030]
In the present invention, since a silicon substrate having a dopant concentration of 1 × 10 16 atoms / cm 3 or less is used, the autodoping level in the epitaxial layer is extremely low, and an effect of being almost negligible is produced.
[0031]
【Example】
Reference example 1
The structures of the substrate and epitaxial layer of the present invention used in the following reference examples and examples are as follows.
1) Appearance: 8 inches φ, (675 ± 5) μm t , double-sided mirror substrate 2) Plane orientation: (100) ± 0.5 °
3) Resistivity: 3-5 Ω · cm (Boron concentration: 2.8-4.5 × 10 15 atoms / cm 3 )
4) First layer Resistivity: 0.001 to 0.003 Ω · cm (Boron concentration: 3.5 to 13 × 10 19 atoms / cm 3 )
・ Film thickness: 5μm t
5) Second layer Resistivity: 10 Ω · cm (Boron concentration: ˜1.5 × 10 15 atoms / cm 3 )
・ Film thickness: 3μm t
The first layer and the second layer were formed by a thermal CVD method (chemical vapor deposition method) using SiHCl 3 as a source gas.
[0032]
Comparison of heavy metal gettering ability A comparison between the present invention and a conventional gettering method is shown. Each epitaxial substrate formed with each gettering ability is mixed with 10 12 atoms / cm 2 of Fe, Ni, Cr, and Cu, heat treated by a high temperature process, and then the yield rate of the oxide film withstand voltage (yield) and C The carrier life by the -t method was examined. Each process is shown below.
High temperature process: 1150 ° C. × 5 hrs. + 700 ° C. × 6 hrs. + 1050 ° C. × 5 hrs.
Measurement of oxide film withstand voltage non-defective rate: oxide film thickness 200 mm, applied voltage 11 MV / cm
[0033]
As is apparent from Table 1, the gettering method according to the present invention is superior to the other methods. The BMD shown in the gettering performance specification is a value measured using an optical microscope after performing selective etching of 2 μm on one side using a Wright Etch solution.
[0034]
[Table 1]
Figure 0004061418
[0035]
Comparison of heavy metal gettering ability in low temperature process The above gettering ability was compared after low temperature heat treatment, and the same evaluation was made and compared. Low temperature process: 600 ° C. × 5 hrs. + 900 ° C. × 32 hrs. + 800 ° C. × 5 hrs.
As is apparent from Table 2, the gettering method according to the present invention is superior to other methods even in a low temperature process.
[0036]
[Table 2]
Figure 0004061418
[0037]
When the stability of the gettering ability with respect to the difference in boron concentration of the substrate in the present invention was examined, as shown in Table 3, it was shown that there was no change in the gettering ability even when substrates having different boron concentrations were used.
[0038]
[Table 3]
Figure 0004061418
[0039]
When the sample of the present invention was analyzed by SIMS, it was found that heavy metal was selectively gettered at the interface where misfit dislocations were formed and the high-concentration boron layer as shown in FIG. 3A. The results show the misfit dislocations and the gettering effect of the high-concentration boron layer in the present invention.
[0040]
FIG. 4A and FIG. 5A show the results of comparing the thermal stability of the gettering ability after the previous heat treatment process with the conventional method.
[0041]
The amount of generated particles was examined by transferring particles in pure water. In this method, a wafer having another clean surface mirror-finished on the back surface of the wafer is placed in a cleaning tank, particles generated from the back surface are transferred to a clean upper surface, and the transferred wafer surface has a size of 0.12 μm or more. This is a method of estimating the amount of particles generated from the back surface by evaluating the particles with a surface detector. The results are shown in Table 4.
[0042]
[Table 4]
Figure 0004061418
[0043]
Example 2
The structure of the substrate and epitaxial layer of the present invention used in the following examples is as follows.
1) Appearance: 8 inches φ, (675 ± 5) μm t , double-sided mirror substrate 2) Plane orientation: (100) ± 0.5 °
3) Resistivity: 3-5 Ω · cm (Boron concentration: 2.8-4.5 × 10 15 atoms / cm 3 )
4) First layer Resistivity: 0.001 to 0.003 Ω · cm (Boron concentration: 3.5 to 13 × 10 19 atoms / cm 3 )
・ Film thickness: 5μm t
5) Intermediate layer Resistivity: 0.01 to 0.02 Ω · cm (Boron concentration: 3.5 to 9 × 10 18 atoms / cm 3 )
・ Film thickness: 3μm t
6) Second layer Resistivity: 10 Ω · cm (Boron concentration: ˜1.5 × 10 15 atoms / cm 3 )
・ Film thickness: 3μm t
The first layer, the intermediate layer, and the second layer were formed by a thermal CVD method (chemical vapor deposition method) using SiHCl 3 as a source gas.
[0044]
Comparison of heavy metal gettering ability A comparison between the present invention and a conventional gettering method is shown. The epitaxial substrate on which each gettering sink is formed is subjected to mixed contamination of Fe, Ni, Cr, Cu of 10 12 atoms / cm 2 and heat-treated in a high-temperature process, and then the yield rate of the oxide film withstand voltage (yield) and C The carrier life by the -t method was examined. Each process is shown below.
High temperature process: 1190 ° C. × 6 hrs. + 600 ° C. × 4 hrs. + 1000 ° C. × 4 hrs.
Measurement of oxide film withstand voltage non-defective rate: oxide film thickness 150 mm, applied voltage 11 MV / cm
As is apparent from Table 5, it was shown that the gettering method according to the present invention is superior to other methods.
[0045]
[Table 5]
Figure 0004061418
[0046]
Table 2 shows the results of comparison of heavy metal gettering ability in the low temperature process in the same manner as in Example 1.
[0047]
When the sample of the present invention was analyzed by SIMS, it was found that heavy metal was selectively gettered at the interface where the misfit dislocations were formed and the high-concentration boron layer as shown in FIG. 3B. From these results, the heavy metal gettering due to the occurrence of misfit dislocations in the present invention and the gettering effect of the high-concentration boron layer were shown.
[0048]
4B and 5B show the results obtained by comparing the thermal stability of the gettering ability after the previous heat treatment process with the conventional method.
[0049]
The amount of generated particles was examined by particle transfer in pure water as in Example 1. The results are shown in Table 4.
[0050]
Example 3
The structure of the substrate and epitaxial layer of the present invention used in the following examples is as follows.
1) Appearance: 8 inches φ, (675 ± 5) μm t , double-sided mirror substrate 2) Plane orientation: (100) ± 0.5 °
3) Resistivity: 4-6 Ω · cm (Boron concentration: 2.3-3.5 × 10 15 atoms / cm 3 )
4) First layer Resistivity: 0.001 to 0.003 Ω · cm (Boron concentration: 3.5 to 13 × 10 19 atoms / cm 3 )
・ Film thickness: 5μm t
5) Intermediate layer Resistivity: 0.01 to 0.02 Ω · cm (Boron concentration: 3.5 to 9 × 10 18 atoms / cm 3 )
・ Film thickness: 3μm t
6) Second layer Resistivity: 10 Ω · cm (Boron concentration: ˜1.5 × 10 15 atoms / cm 3 )
・ Film thickness: 3μm t
The first layer was formed by an ion implantation method, and the intermediate layer and the second layer were formed by a thermal CVD method (chemical vapor deposition method) at a growth temperature of 1150 ° C. using SiHCl 3 as a source gas.
[0051]
In the first layer ion implantation method, first, BFe 2+ ions are implanted with an acceleration voltage of 110 keV and a doping amount of 5 × 10 15 / cm 3 , and this is heat-treated by RTP (Rapid Thermal Process) at 1000 ° C. for 60 seconds. . FIG. 6 shows the boron concentration distribution in the depth direction at this time. The boron concentration was 10 20 atoms / cm 3 on the surface of the first layer and the depth was 1 μm, which was almost the same level as that of the epitaxial substrate. At this time, no misfit dislocation was observed at the interface between the substrate and the first layer formed by ion implantation (Plan view TEM observation). Therefore, it is considered that only the stress field due to the boron concentration difference is formed at the interface.
[0052]
A comparison of heavy metal gettering ability between the present invention and a conventional gettering method is shown. The epitaxial substrate on which each gettering sink is formed is subjected to mixed contamination of Fe, Ni, Cr, Cu of 10 12 atoms / cm 2 and heat-treated in a high-temperature process, and then the yield rate of the oxide film withstand voltage (yield) and C The carrier life by the -t method was examined. Each process is shown below.
High temperature process: 1150 ° C. × 6 hrs. + 600 ° C. × 4 hrs. + 950 ° C. × 4 hrs.
Measurement of oxide film withstand voltage non-defective rate: oxide film thickness 200 mm, applied voltage 11 MV / cm
As is apparent from Table 6, the gettering method according to the present invention is superior to other methods.
[0053]
[Table 6]
Figure 0004061418
[0054]
Comparison of heavy metal gettering ability in the following low-temperature process was performed after low-temperature heat treatment, and the same evaluation as in the examples was performed for comparison.
Low temperature process: 600 ° C. × 4 hrs. + 850 ° C. × 3 hrs. + 680 ° C. × 6 hrs.
As is apparent from Table 7, the gettering method according to the present invention is superior to the other methods even in the low temperature process.
[0055]
[Table 7]
Figure 0004061418
[0056]
Moreover, when the sample of this invention was analyzed by SIMS, it was found that heavy metal was selectively gettered at the interface where the stress field was formed and the first layer which is a high-concentration boron layer as shown in FIG. 3C. . From these results, the gettering effect of the stress field and the high-concentration boron layer in the present invention was shown.
[0057]
【The invention's effect】
In the present invention, by forming a silicon wafer having a three-layer structure in which layers having greatly different dopant concentrations are laminated , mismatched dislocations and stress fields are formed at the interfaces of the layers having greatly different dopant concentrations, and thereby heavy metals are gettered. It can ring, does not depend on the characteristics of the silicon substrate (P type or N type, dopant concentration, oxygen concentration, etc.), is thermally stable, does not generate particles, and can efficiently getter heavy metals at low cost. Since the DZ layer is formed, oxygen precipitation is unlikely to occur, the DZ-IG treatment step is omitted, a thermally stable DZ layer that can control the thickness of the DZ layer can be formed, and the DZ layer Since a highly doped layer is used, it is very effective as a latch-up countermeasure.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram showing a two-layer structure of a silicon substrate which is a reference regarding to the present invention.
FIG. 2 is an explanatory view showing a three-layer structure of a silicon substrate according to the present invention.
FIGS. 3A and 3B are graphs showing SIMS analysis profiles of a silicon substrate according to the present invention or a reference example of the present invention . FIGS.
FIGS. 4A and 4B are graphs showing the relationship between the number of high-temperature processes and the carrier life.
FIGS. 5A and 5B are graphs showing the relationship between the number of high-temperature processes and the thickness of a DZ layer.
FIG. 6 is a graph showing the relationship between depth and boron concentration.

Claims (2)

ドーパント濃度が1×101x10 dopant concentration 1616 atoms/cmatoms / cm 3Three 以下のシリコン基板において、In the following silicon substrates:
このシリコン基板上に、  On this silicon substrate,
ドーパント濃度が1×10  1x10 dopant concentration 1818 atoms/cmatoms / cm 3Three 以上である第一層と、The first layer,
ドーパント濃度が1×10  1x10 dopant concentration 1616 〜1×10~ 1x10 1818 atom/cmatom / cm 3Three の範囲にある中間エピタキシャル層と、An intermediate epitaxial layer in the range of
ドーパント濃度が1×10  1x10 dopant concentration 1616 atoms/cmatoms / cm 3Three 以下である第二エピタキシャル層と、を順次積層したシリコン基板。A silicon substrate in which the following second epitaxial layers are sequentially laminated.
ドーパント濃度が1×101x10 dopant concentration 1616 atoms/cmatoms / cm 3Three 以下のシリコン基板上に、ドーパント濃度が1×10On the following silicon substrate, the dopant concentration is 1 × 10 1818 atoms/cmatoms / cm 3Three 以上である第一層をイオン注入法により形成する工程と、Forming the first layer as described above by ion implantation;
この第一層の上にドーパント濃度が1×10  On this first layer, the dopant concentration is 1 × 10 1616 〜1×10~ 1x10 1818 atom/cmatom / cm 3Three の範囲にある中間エピタキシャル層を積層する工程と、Laminating an intermediate epitaxial layer in the range of
この中間エピタキシャル層の上にドーパント濃度が1×10  On this intermediate epitaxial layer, the dopant concentration is 1 × 10 1616 atoms/cmatoms / cm 3Three 以下である第二エピタキシャル層を積層する工程と、を含むシリコン基板の製造方法。Laminating a second epitaxial layer which is the following, a method for producing a silicon substrate.
JP21799896A 1996-07-30 1996-07-30 Silicon substrate and manufacturing method thereof Expired - Fee Related JP4061418B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21799896A JP4061418B2 (en) 1996-07-30 1996-07-30 Silicon substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21799896A JP4061418B2 (en) 1996-07-30 1996-07-30 Silicon substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH1050714A JPH1050714A (en) 1998-02-20
JP4061418B2 true JP4061418B2 (en) 2008-03-19

Family

ID=16713029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21799896A Expired - Fee Related JP4061418B2 (en) 1996-07-30 1996-07-30 Silicon substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4061418B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0999579B1 (en) * 1998-11-04 2007-05-30 Lucent Technologies Inc. An inductor or low loss interconnect in an integrated circuit
TWI244117B (en) * 2003-03-26 2005-11-21 Komatsu Denshi Kinzoku Kk Semiconductor epitaxy wafer
DE102004060624B4 (en) 2004-12-16 2010-12-02 Siltronic Ag Semiconductor wafer with epitaxially deposited layer and method for producing the semiconductor wafer
JP5045095B2 (en) * 2006-12-26 2012-10-10 信越半導体株式会社 Manufacturing method of semiconductor device
JP5439801B2 (en) * 2007-12-13 2014-03-12 株式会社Sumco Epitaxial wafer and method for manufacturing the same
US8101508B2 (en) * 2008-03-05 2012-01-24 Sumco Corporation Silicon substrate and manufacturing method thereof
JP5458599B2 (en) * 2009-02-24 2014-04-02 株式会社Sumco Epitaxial silicon wafer and manufacturing method thereof
JP6278592B2 (en) * 2012-11-13 2018-02-14 株式会社Sumco Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device

Also Published As

Publication number Publication date
JPH1050714A (en) 1998-02-20

Similar Documents

Publication Publication Date Title
CA1079863A (en) Method of gettering using backside polycrystalline silicon
US6639327B2 (en) Semiconductor member, semiconductor device and manufacturing methods thereof
KR100642627B1 (en) Method for producing a polycrystalline silicon structure
US20030157787A1 (en) Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer
US7755085B2 (en) Semiconductor device and method for fabricating same
TW200821417A (en) Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
WO2006025409A1 (en) Silicon epitaxial wafer and method for manufacturing the same
JPH0469814B2 (en)
JP4061418B2 (en) Silicon substrate and manufacturing method thereof
JP2856157B2 (en) Method for manufacturing semiconductor device
US6258613B1 (en) Control methods of semiconductor manufacturing process, semiconductor manufacturing equipment, and semiconductor manufacturing environment
JP3579069B2 (en) Method for manufacturing semiconductor device
Yamada et al. Realization of low specific-contact-resistance on N-polar GaN surfaces using heavily-Ge-doped n-type GaN films deposited by low-temperature reactive sputtering technique
JP2003100760A (en) Epitaxial silicon wafer and method for manufacturing the same
JP2004214402A (en) Semiconductor substrate and method for manufacturing the same
JPH05235005A (en) Semiconductor substrate and manufacture thereof
JPH1174276A (en) Epitaxial silicon semiconductor substrate and its manufacture
JP2019149471A (en) Evaluating method of gettering ability of semiconductor wafer and manufacturing method of semiconductor wafer using the same
JP2021100012A (en) Epitaxial silicon wafer, manufacturing method thereof, and x-ray detection sensor
CN110010445A (en) The manufacturing method of bonding wafer supporting substrate and the manufacturing method of bonding wafer
WO2004086488A1 (en) Semiconductor epitaxial wafer
Ku et al. Shallow, silicided p+/n junction formation and dopant diffusion in SiO2/TiSi2/Si structure
WO2022054429A1 (en) Method for manufacturing soi wafer, and soi wafer
JP2518378B2 (en) Method for manufacturing semiconductor device
JP2735079B2 (en) Boron doping method

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20040721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071210

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees