JP4056668B2 - Printed wiring board manufacturing method, semiconductor package manufacturing method - Google Patents

Printed wiring board manufacturing method, semiconductor package manufacturing method Download PDF

Info

Publication number
JP4056668B2
JP4056668B2 JP34943699A JP34943699A JP4056668B2 JP 4056668 B2 JP4056668 B2 JP 4056668B2 JP 34943699 A JP34943699 A JP 34943699A JP 34943699 A JP34943699 A JP 34943699A JP 4056668 B2 JP4056668 B2 JP 4056668B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
conductor
wiring layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34943699A
Other languages
Japanese (ja)
Other versions
JP2001168228A (en
Inventor
勇一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP34943699A priority Critical patent/JP4056668B2/en
Publication of JP2001168228A publication Critical patent/JP2001168228A/en
Application granted granted Critical
Publication of JP4056668B2 publication Critical patent/JP4056668B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Description

【０００１】
【発明の属する技術分野】
本発明は、プリント配線基板の製造方法に係り、更に詳細には、複数の配線層間の電気的な導通が形成された多層板の製造方法、そのような多層板上に半導体チップを実装した半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】
従来より、複数層積層された絶縁層間に複数の配線層が介挿された、いわゆる多層板では、絶縁層に「ビア」と呼ばれる貫通孔を穿孔し、このビアの内壁面上にメッキ層を形成するなどにより絶縁層で隔てられた複数の配線層間の層間接続する方法が採用されてきた。
【０００３】
図３１は従来の代表的な多層板２００の構造を示した垂直断面図である。図３１に示したように、この多層板２００では、最も外側の絶縁層２０１上にビア２０２を穿孔して絶縁層２０１の下側の配線層２０３を露出させ、このビア２０２の底面から内壁面を経て絶縁層２０１の外側にわたって金属層２０４を形成し、この金属層２０４を介して配線層２０３と絶縁層２０１の表面との間の電気的導通を形成している。
【０００４】
ところで、多層板に対して半導体チップや各種素子を実装するのは最も外側に形成された配線層であり、多層板の集積度を上げるためには、多層板２００の最外層の表面をできるだけ平滑にすることが必要となる。
【０００５】
【発明が解決しようとする課題】
しかし、ビア２０２を穿孔してその内壁面に金属層２０４を形成する方法では、ビア２０２の孔のあとが金属層２０４形成後にも残るため、多層板２００の表面に凹凸ができる。また、金属層２０４が絶縁層２０１の表面に出っ張るため、多層板２００の表面は平滑ではないという問題がある。
【０００６】
更に、ビアを形成する絶縁層にガラス繊維を補強材として含ませると、ビア穿孔時の加工性が低下するため、ガラス繊維を使用できない。そのため、ビアを穿孔した絶縁層の機械的強度や熱に対する耐久性が十分得られないという問題がある。特に、多層板に半導体チップなどを実装する場合、金線で結線する際に機械的なストレスや熱的なストレスが作用するので、この用途に使用できないという問題がある。
【０００７】
そのため、層間接続するための別の方法として、ビアを穿孔する代わりに、銀ペーストなどの導電性組成物を印刷技術を用いて略円錐形の導体バンプ群を銅箔などの導体板上に形成し、この導体バンプ群の上に絶縁性基板のプリプレグを載置してローラープレスなどによりプレスし、導体バンプ群を絶縁性基板プリプレグの厚さ方向に圧入して貫通させ、これら導体バンプ群を介して層間接続する、いわゆる導体貫通型の多層板が提案されている。導体バンプは表面が平滑になり、機械的強度も高いという利点がある。
【０００８】
しかし、導体バンプ群は略円錐形であり、導体バンプの底面は比較的大きな面積を必要とするため、導体バンプを形成した導体板を最外層に配置すると最外層の表面が導体バンプを形成した底面で占められる。そのため、最外層の配線密度を向上させることが困難であるという問題がある。
【０００９】
本発明はこのような問題を解決するためになされた発明である。即ち、本発明は、最外層の表面が平滑で、配線密度を高くでき、しかも強度の高いプリント配線基板を製造する方法、及び半導体パッケージの製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明に係るプリント配線板の製造方法は下記の要件を具備する。
【００１３】
即ち、本発明のプリント配線基板の製造方法は、基体上に内側絶縁層を積層する工程と、前記内側絶縁層に穿孔して前記基体が露出したビアを形成する工程と、前記ビア内に金属層を形成して前記露出した基体と内側絶縁層の上面とを電気的に接続するとともに、前記内側絶縁層上に内側配線層を形成する工程と、前記内側絶縁層上に、外側絶縁層を載置する工程と、前記外側絶縁層上に、円錐状の導体バンプ群が形成された導体板を載置する工程と、前記内側絶縁層と前記導体板とをプレスして前記導体バンプ群を前記外側絶縁層に貫通させ、前記内側配線層と前記導体板とを電気的に接続する工程と、前記導体板をパターニングして外側配線層を形成する工程と、を具備する。
【００１４】
上記プリント配線基板の製造方法において、前記ビアを形成する工程は、レーザー光線を照射することにより穿孔する工程であって良い。
【００１５】
また、上記プリント配線基板の製造方法において、前記内側絶縁層は、感光性樹脂からなる層であり、前記ビアを形成する工程は、前記内側絶縁層を露光し、しかる後に前記内側絶縁層を現像することによりビアを穿孔する工程であっても良い。
【００１６】
上記プリント配線基板及びその製造方法において「基体」とは、絶縁性基板上に配設された銅箔などの導体層、アルミニウムや銅、鉄などの放熱性金属層等をいう。
【００１８】
また、本発明の別の態様に係るプリント配線基板の製造方法は以下の要件を具備する。即ち、本発明の別の態様に係るプリント配線基板の製造方法は、３層の絶縁層と、前記絶縁層間に形成された２層の配線層と、前記３層の絶縁層の両外側にそれぞれ形成された第１のコア配線層及び第２のコア配線層と、前記配線層及びコア配線層間を電気的に接続するスルホールメッキ層とを有するコア材を形成する工程と、前記第１のコア配線層上に第１の内側絶縁層を積層するとともに前記第２のコア配線層上に第２の内側絶縁層を積層する工程と、前記第１の内側絶縁層に穿孔して前記第１のコア配線層を露出させる第１のビアを形成するとともに前記第２の内側絶縁層に穿孔して前記第２のコア配線層を露出させる第２のビアを形成する工程と、前記第１のビア内に金属層を形成して前記露出した第１のコア配線層と第１の内側絶縁層の上面とを電気的に接続するとともに、前記第２のビア内に金属層を形成して前記露出した第２のコア配線層と第２の内側絶縁層の上面とを電気的に接続し、それと同時に、前記第１の内側絶縁層上に第１の内側配線層を形成するとともに前記第２の内側絶縁層上に第２の内側配線層を形成する工程と、前記第１の内側絶縁層上に第１の外側絶縁層を載置するとともに前記第２の内側絶縁層上に第２の外側絶縁層を載置する工程と、前記第１の外側絶縁層上に、円錐状の第１の導体バンプ群が形成された第１の導体板を載置するとともに、前記第２の外側絶縁層上に、円錐状の第２の導体バンプ群が形成された第２の導体板を載置する工程と、前記第１の導体板と前記第２の導体板とをプレスして、前記第１の導体バンプ群を前記第１の外側絶縁層に貫通させ、前記第１の内側配線層と前記第１の導体板とを電気的に接続するとともに、前記第２の導体バンプ群を前記第２の外側絶縁層に貫通させ、前記第２の内側配線層と前記第２の導体板とを電気的に接続する工程と、前記第１の導体板をパターニングして第１の外側配線層を形成するとともに前記第２の導体板をパターニングして第２の外側配線層を形成する工程と、を具備する。
【００２１】
本発明に係る半導体パッケージの製造方法は下記の要件を具備する。
【００２２】
即ち、本発明の半導体パッケージの製造方法は、導体板上に円錐状の第１の導体バンプ群を形成する工程と、放熱性金属板上に第１の絶縁層を載置する工程と、前記第１の絶縁層上に前記導体板を、前記導体バンプ群が形成された面を向けて載置する工程と、前記放熱性金属板と前記導体板とをプレスして前記第１の導体バンプ群を前記第１の絶縁層に貫通させ、前記導体板と前記放熱性金属板とを電気的又は熱的に接続する工程と、前記導体板をパターニングして第１の配線層を形成する工程と、前記第１の絶縁層上に第２の絶縁層を積層する工程と、前記第２の絶縁層上に穿孔して前記第１の配線層を露出させるビアを形成する工程と、前記ビア内に金属層を形成して前記露出した第１の配線層と前記第２の絶縁層の上面とを電気的に接続するとともに、前記第２の絶縁層上に第２の配線層を形成する工程と、前記第２の絶縁層上に、第３の絶縁層を載置する工程と、前記第３の絶縁層上に、円錐状の第２の導体バンプ群が形成された第２の導体板を、前記導体バンプ群が形成された面を向けて載置する工程と、前記放熱性金属板と前記第２の導体板とをプレスして前記第２の導体バンプ群を前記第３の絶縁層に貫通させ、前記第２の配線層と前記第２の導体板とを電気的に接続する工程と、前記第２の導体板をパターニングして第３の配線層を形成する工程と、を具備する。
【００２３】
本発明では、ビアを穿孔する絶縁層を内側に配設する。そのため、最外層にビアに起因する凹凸がなくなり、凹部に薬品や空気が侵入することにより起る外層加工のエッチングや印刷工程での不良が未然に防止される。また、ビア上への部品実装時の不良が発生しなくなり、部品実装上、設計上有利になる。
【００２４】
更に最外層の金属層の厚さを薄くすることが可能になり、高精細配線層の形成が容易になる。
【００２５】
前記ビアは貫通孔の径を小さく形成することができるので、この絶縁層に高い集積度の配線層を形成することができる。
【００２６】
また、本発明では、導体バンプを圧入する絶縁層を外側に配設する。この導体バンプはガラス繊維などの補強材を含む絶縁層に圧入することができるので、ガラス繊維を含ませることにより機械的強度や熱に対する強度の高い絶縁層を形成することができる。
【００２７】
したがって、上記のようなビアを形成した絶縁層を内側に配設するとともに、導体バンプを圧入した絶縁層を外側に配設することにより、高い集積度と、高い強度とを兼ね備えたプリント配線基板を提供することができる。
【００２８】
【発明の実施の形態】
（第１の実施の形態）以下、本発明の実施形態に係るプリント配線基板の製造方法について説明する。図１は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図２〜図１７は同プリント配線基板の製造方法の各工程を模式的に示した垂直断面図である。
【００２９】
図２に示したように、まずコア材の中心の絶縁層を形成する絶縁性基板のプリプレグ（以下、絶縁性基板のプリプレグを単に「プリプレグ」という。）１の両面に銅箔などの金属板２，３を載置し（ステップ１）、加熱下にプレスしてプリプレグ１を硬化させ（ステップ２）、両面に銅箔２，３が積層された図３に示すような、いわゆる二層板４を形成する。次にこの二層板４の金属板２，３にエッチングなどを施してパターニングし（ステップ３）、図４に示したようにそれぞれ配線層２ａ，３ａを形成してパターン形成した二層板４ａを得る。
【００３０】
次に図５に示すようにこの二層板４ａの上側にプリプレグ５と更にその上に銅箔などの金属板６を載置し、同様に二層板４ａの下側にプリプレグ７と更にその下に銅箔などの金属板８を載置する（ステップ４）。
【００３１】
この状態で前記と同様に加熱下にプレスすると（ステップ５）図６に示したような金属層２ａ，３ａ，６，８の四層を備えたコア材９が形成される。
【００３２】
次にこのコア材９の両外側の金属板６，８にエッチング処理などを施してパターニングし（ステップ６）配線パターン６ａ，８ａを形成することにより、図７に示したようなパターン形成された四層のコア材９ａが得られる。
【００３３】
次にこのコア材９ａの層間接続のためのスルホールを形成するため、図８に示したようにコア材９ａの厚さ方向に貫通孔（スルホール）１０を、例えばドリルやレーザー光線照射などの既知の方法により穿孔してスルホールを備えたコア材９ｂを得る（ステップ７）。
【００３４】
このコア材９ｂのスルホール１０に対して例えば無電解メッキなどの既知の方法により金属層１１を形成するスルホールメッキを行ない（ステップ８）、図９に示したようなスルホールメッキが施されたコア材９ｃを得る。
【００３５】
次に、図１０に示すようにコア材９ｃの上下各面にそれぞれ、第１の内側絶縁層としてのプリプレグ１２と第２の内側絶縁層としての１３とを載置し（ステップ９）、上記と同様に加熱下にプレスする（ステップ１０）ことにより、図１１に示したような積層体１４が形成される。
【００３６】
この積層体１４の両外側の絶縁層１２，１３の所定位置に、例えばレーザー光線照射により穴あけを行ない（ステップ１１）、図１２に示したようなビア１５，１５，…及びビア１６，１６，…が形成された積層体１４ａが得られる。
【００３７】
この積層対１４ａの両外側の絶縁層１２，１３及びビア１５，１５，…及びビア１６，１６，…の内壁に、例えば無電解メッキなどの既知の方法により金属層を形成すると（ステップ１２）、図１３に示したような層間接続する第１の金属層としての導電性ビア１７，１７，…、第２の金属層としての１９，１９，…、第１の内側配線層としての配線層１８、第２の内側配線層としての配線層２０がそれぞれ形成された積層体１４ｂが形成される。
【００３８】
次に、積層体１４ｂとは別個に銅箔などの金属板２１を用意し、この金属板２１の一方の面に所定の配線パターンに沿って、第１の導体バンプ群としての略円錐形の導体バンプ（群）２２，２２，…を、例えば銀ペーストなどの導電性組成物と印刷技術を用いて形成し（ステップ）、図１４のようなバンプ付金属板２１ａを得る（ステップ１３）。
【００３９】
全く同様にして金属板２３上に第２の導体バンプ群としての導体バンプ（群）２４，２４，…が形成されたバンプ付金属板２３ａを形成する。
【００４０】
これらのバンプ付金属板２１ａ，２３ａとを図１５に示すように、第１の外側絶縁層としてのプリプレグ２５と、第２の外側絶縁層としてのプリプレグ２６をそれぞれ間に挟んで前述した積層体１４ｂと対向した位置に載置し（ステップ１４）、前記と同様にして加熱下にプレスして（ステップ１５）導体バンプ（群）２２，２２，…をプリプレグ２５に貫通させると、図１６に示したように、導体バンプ群２２，２２，…の先端側を配線層１８や導電性ビア１７，１７，…と接触させることにより導体板２１と配線層１８，導電性ビア１７，１７，…の間の層間接続が形成される。
【００４１】
同様に、導体バンプ群２４，２４，…の先端側を配線層２０や導電性ビア１９，１９，…と接触させることにより導体板２３と配線層２０，導電性ビア１９，１９，…の間の層間接続が形成された積層体２７が得られる。
【００４２】
この積層体２７の最外層を形成する金属板２１，２３についてエッチングなどを施すことによりパターニングを行なって第１の外側配線層としての配線層２１ｂ、及び第２の外側配線層としての配線層２３ｂをそれぞれ形成すると（ステップ１６）、図１７に示したような多層板２７ａが得られる。
【００４３】
本実施形態に係るプリント配線基板では、ビア１７，１８を形成した絶縁層１２，１３を最外側の絶縁層２５，２６よりも内側に配設したので、ビア１５，１６形成時の穴や導電性ビア１７，１８を形成する金属層による凹凸が最外層として表面に現れない。また、ビア１７，１８形成時にできた穴は外側の絶縁層２５，２６を積層する際に流れ込む樹脂で充填されるので、穴を充填する工程が不要である。更に、ビア１７，１８は微細な径、例えば数１０〜１００μｍ程度の微細な穴であり、このような小さなビアにより層間接続できるので、この層の配線密度を上げることができる。そのため、この絶縁層上に微細な配線層を形成することにより、集積度を向上することができる。
【００４４】
また、本実施形態に係るプリント配線基板では、導体バンプ群２２，２２，…や導体バンプ群２４，２４，…を形成した絶縁層２５，２６を最外側に配設したので、多層板２７ａの両外側を平滑な表面にすることができる。そのため、絶縁層２５，２６上の配線層２１ａ，２３ａの配線密度を向上することかでき、集積度を向上することができる。
【００４５】
更に、これらの絶縁層２５，２６には、ガラス繊維を補強材として含む絶縁層を用いることができるので、機械的にも熱的にも優れた強度を備えた絶縁層を最外層として形成することができる。その結果、多層板２７ａとして機械的にも熱的にも優れた強度を備えた多層板２７ａを形成することができる。
【００４６】
なお、本発明は上記実施形態の内容に限定されるものではない。
【００４７】
例えば、上記実施形態では、絶縁層１２，１３にビア１５，１６を形成する方法としてレーザー光線を照射して穿孔する方法を使用したが、感光性樹脂を露光後現像することによりビアを形成することも可能である。即ち、絶縁層１２，２３の材料として感光性樹脂を使用し、部分的に紫外線などを照射して硬化させ、未硬化部分を現像して除去することによりビア１５，１６を形成する方法も使用可能である。
【００４８】
また、本実施形態において、導体バンプを貫通させるのに使用する絶縁性基板としては、ガラスクロスやマット、有機合成繊維布やマット、或いは紙などの補強材で強化された合成樹脂系シートが挙げられる。その厚さは２０〜４００μｍ程度が好ましい。ここで、合成樹脂としては、例えばポリカーボネート樹脂、ポリスルホン樹脂、熱可塑性ポリイミド樹脂、ポリ４フッ化エチレン６フッ化プロピレン樹脂、ポリエーテルエーテルケトン樹脂などの熱可塑性樹脂、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、フェノール樹脂、ポリエステル樹脂、メラミン樹脂などの熱硬化性樹脂、あるいはブタジエンゴム、ブチルゴム、天然ゴム、ネオプレンゴム、シリコーンゴムなどのゴム類が挙げられる。
【００４９】
そして、前記略円錐形の導体バンプの形成は、導電性組成物で形成する場合、例えば比較的厚いメタルマスクを用いた印刷法で、アスペクト比の高い略円錐形の導体バンプ群を形成できる。また、前記略円錐形の導体バンプ群の高さは、一般的に、２０〜５００μｍ程度が可能である。
【００５０】
本発明において、略円錐形の導体バンプ群を導電性金属で形成する手段としては、例えば、銅箔などの支持基体面の所定位置に、金もしくは銅のボールを押し付け、しかる後に引き離すことにより先端が尖った略円錐形の導体（素子）群を形成できる。また予め、略円錐形の導体の形に対応する凹部を形成したプレートに溶融金属を注入し、略円錐形の導体バンプ群を形成することも可能である。更に他の手段として、支持フィルム面上に感光性レジストを厚めに塗布し、支持フィルム側から露光することにより先端が尖った台形の凹部を持った窪み群を形成した後、前記支持フィルムを除去し、この支持フィルム除去面に金属膜を張り、銅、金、銀、半田などをメッキして所定位置に微小な略円錐形の導体バンプ群を形成してもよい。
【００５１】
また、本発明において、前記略円錐形の導体バンプ群を支持する基体としては、離形性のあるフィルムあるいは金属箔などが挙げられ、この支持基体は１枚のシートであってもよく、パターン化されたものでもよく、その形状は特に限定されない。
【００５２】
更に本発明において、前記略円錐形の導体バンプを合成樹脂系シートに貫通させる手段として、例えば、略円錐形の導体バンプ群を形成した支持基体、及び合成樹脂系シートなどをロールから巻き戻しながら、加熱して樹脂分を柔らかくし、例えば、寸法や変形の少ない金属製、硬質な耐熱性樹脂製、もしくはセラミック製のローラと、合成樹脂側には加圧したとき弾性的に変形するローラ、例えば前記のようなゴム製のローラとの間を通過させることにより、略円錐形の導体バンプが貫通し、合成樹脂系シート表面に両端側が露出してなる多層板を連続的に製造することができる。
【００５３】
（第２の実施の形態）
次に本発明の第２の実施形態について説明する。なお、本実施形態以降の実施形態のうち、先行する実施形態と重複する部分については説明を省略する。
【００５４】
図１８は本実施形態に係る半導体パッケージの製造方法のフローを示したフローチャートであり、図１９〜図２９は同半導体パッケージの製造方法の各工程を模式的に示した垂直断面図である。
【００５５】
本実施形態に係る半導体パッケージを製造するには、まず、銅箔などの金属板３１を用意し、この金属板３１の一方の面上に、例えば銀ペーストなどの導電性組成物を印刷技術を用いて図１９に示すような略円錐径の導体バンプ（群）３２，３２，…を形成する（ステップ１ａ）。
【００５６】
次に図２０に示したように例えばアルミや銅、鉄などの放熱性金属板３４の上にプリプレグ３３を載置し、更にその上に前記金属板３１を導体バンプ（群）３２，３２，…形成面を図中下向きにして載置し（ステップ２ａ）、この状態で例えばローラープレスの間を通過させることにより加熱下にプレスして（ステップ３ａ）、図２１に示すように導体バンプ（群）３２，３２，…をプリプレグ３３に貫通させ、導体バンプ（群）３２，３２，…の先端側を放熱性金属板３４に当接させることにより、前記金属板３１と放熱性金属板３４との間が電気的、熱的に接続された積層体４０を形成する。
【００５７】
次にこの積層体４０上面の金属板３１について、例えばエッチング処理を施すことによりパターニングし（ステップ４ａ）、図２２に示したような配線層３１ａが形成された積層体４０ａを得る。
【００５８】
この積層体４０ａの上に更にプリプレグ３５を積層し（ステップ５ａ）、硬化させて図２３に示したような絶縁層３５が積層された積層体４０ｂを形成する。
【００５９】
積層体４０ｂの絶縁層３５の所定位置について、例えばレーザー光線を照射することにより層間接続のためのビア３６，３６，…を穿孔して（ステップ６ａ）図２４に示したような配線層３１ａの一部がビア３６，３６，…の底部で露出された積層体４０ｃを形成する。
【００６０】
こうして穿孔したビア３６，３６，…の内壁と絶縁層３５の図中上表面に例えば無電解メッキを施すことにより金属層を形成し（ステップ７ａ）、図２５に示したような層間接続のための導電性ビア３７，３７，…と配線層３８とが形成された積層体４０ｄを得る。
【００６１】
次に、積層体４０ｄとは別個に、銅箔などの銅箔などの金属板４１を用意し、この金属板４１の一方の面上に、例えば銀ペーストなどの導電性組成物を印刷技術を用いて図２６に示すような略円錐形の導体バンプ（群）４２を形成する（ステップ８ａ）。
【００６２】
次に図２７に示すように前記積層体４０ｄの図中上側にプリプレグ３９を載置し、更にその上に前記金属板４１を導体バンプ（群）４２が図中下側にくるようにして載置する（ステップ９ａ）
この状態で例えばローラープレスの間を通過させることにより加熱下にプレスして（ステップ１０ａ）、図２８に示すように導体バンプ（群）４２をプリプレグ３９に貫通させ、導体バンプ（群）４２の先端側を絶縁層３５上表面側に形成された導電性ビア３７や配線層３８に当接させることにより、前記金属板４１と絶縁層３５上表面側に形成された導電性ビア３７や配線層３８との間が電気的に接続された積層体４０ｅを形成する。
【００６３】
次にこの積層体４０ｅ上面の金属板４１について、例えばエッチング処理を施すことによりパターニングし（ステップ１１ａ）、図２９に示したような配線層４１ａが形成された積層体４０ｆを得る。
【００６４】
こうして形成した積層体４０ｆの放熱性金属板３４の空いているスペースに例えばＩＣやＬＳＩなどの半導体チップ４３をその配線側が上向きになるようにセットする（ステップ１２ａ）
次いで半導体チップ４３と配線層４１との間を例えば金線４４などにより結線することにより（ステップ１３ａ）、図３０に示したような半導体パッケージ４０ｇが形成される。
【００６５】
本実施形態に係る半導体パッケージによれば、半導体チップ４３との間で結線する配線層４１は導体バンプ（群）４１が埋設され、ガラス繊維で補強された絶縁層３９上に形成されている。そのため、半導体チップ４３との間で金線を用いてワイヤーボンディングを行なっても、絶縁層３９自体が機械的にも熱的にも優れた強度を備えているので、ワイヤーボンディング時の機械的及び熱的ストレスに十分耐え得ることができ、層間接続が破壊されたり、信頼性が低下するというトラブルの発生が未然に防止される、という効果が得られる。
【００６６】
（実施例）
以下に本実施形態に従ってプリント配線基板を製造する実施例について説明する。
【００６７】
厚さ０．５ｍｍ、銅箔厚１８μｍの両面張り積層板にドリルにより直径０．２ｍｍの穴をあけ、メッキ厚約２０μｍのスルホールメッキ層を形成した後、エッチング法により両面に回路を形成した積層体を得た。次に約５０μｍ厚の樹脂シートと１２μｍの銅箔を積層し、炭酸ガスレーザーにより直径０．１ｍｍの穴をあけ、メッキにより層間の導通を確保した。次に１８μｍ厚の銅箔上に底面直径が０．２ｍｍの略円錐形の導体バンプ群を印刷法により形成し、厚さ６０μｍのプリプレグこの導体バンプ群を圧入して貫通させたバンプ付き銅箔を、銅箔面を外側にして前記積層体と重ねて加熱下にプレスし、得られた積層体の最外層にエッチング法により回路を形成し、金属層が６層のプリント配線基板を得た。
【００６８】
この基板の初期導通性を検査したところ、全て導通が形成されていることが確認された。
【００６９】
【発明の効果】
本発明によれば、ビアを穿孔する絶縁層を内側に配設する。そのため、最外層にビアに起因する凹凸がなくなり、凹部に薬品や空気が侵入することにより起る外層加工のエッチングや印刷工程での不良が未然に防止される。また、ビア上への部品実装時の不良が発生しなくなり、部品実装上、設計上有利になる。
【００７０】
更に最外層の金属層の厚さを薄くすることが可能になり、高精細配線層の形成が容易になる。
【００７１】
前記ビアは貫通孔の径を小さく形成することができるので、この絶縁層に高い集積度の配線層を形成することができる。
【００７２】
また、本発明では、導体バンプを圧入する絶縁層を外側に配設する。この導体バンプはガラス繊維などの補強材を含む絶縁層に圧入することができるので、ガラス繊維を含ませることにより機械的強度や熱に対する強度の高い絶縁層を形成することができる。
【００７３】
したがって、上記のようなビアを形成した絶縁層を内側に配設するとともに、導体バンプを圧入した絶縁層を外側に配設することにより、高い集積度と、高い強度とを兼ね備えたプリント配線基板を提供することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートである。
【図２】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図４】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図５】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図６】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図７】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図８】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図９】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１０】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１１】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１２】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１３】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１４】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１５】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１６】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１７】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１８】第２の実施形態に係る半導体パッケージの製造方法のフローを示したフローチャートである。
【図１９】第２の実施形態に係る半導体パッケージの製造工程を示した垂直断面図である。
【図２０】第２の実施形態に係る半導体パッケージの製造工程を示した垂直断面図である。
【図２１】第２の実施形態に係る半導体パッケージの製造工程を示した垂直断面図である。
【図２２】第２の実施形態に係る半導体パッケージの製造工程を示した垂直断面図である。
【図２３】第２の実施形態に係る半導体パッケージの製造工程を示した垂直断面図である。
【図２４】第２の実施形態に係る半導体パッケージの製造工程を示した垂直断面図である。
【図２５】第２の実施形態に係る半導体パッケージの製造工程を示した垂直断面図である。
【図２６】第２の実施形態に係る半導体パッケージの製造工程を示した垂直断面図である。
【図２７】第２の実施形態に係る半導体パッケージの製造工程を示した垂直断面図である。
【図２８】第２の実施形態に係る半導体パッケージの製造工程を示した垂直断面図である。
【図２９】第２の実施形態に係る半導体パッケージの製造工程を示した垂直断面図である。
【図３０】第２の実施形態に係る半導体パッケージの製造工程を示した垂直断面図である。
【図３１】従来のプリント配線基板の製造方法の工程を示した垂直断面図である。
【符号の説明】
９…コア材（基体）、
１５…ビア、
１６…ビア、
１２…絶縁層（内側絶縁層）、
１３…絶縁層（内側絶縁層）、
１７…導電性ビア（第１の金属層）、
１９…導電性ビア（第２の金属層）、
１８…配線層（第１の内側配線層）、
２０…配線層（第２の内側配線層）、
２５…絶縁層（第１の外側絶縁層）、
２６…絶縁層（第２の外側絶縁層）、
２１ｂ…配線層（第１の外側配線層）、
２３ｂ…配線層（第２の外側配線層）、
２２…導体バンプ（第１の導体バンプ）、
２４…導体バンプ（第２の導体バンプ）。[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a printed wiring board.Manufacturing methodMore specifically, a multilayer in which electrical continuity is formed between a plurality of wiring layers.PlankManufacturing method, semiconductor package having a semiconductor chip mounted on such a multilayer boardTheManufacturing methodTo the lawRelated.
[0002]
[Prior art]
Conventionally, in a so-called multilayer board in which a plurality of wiring layers are inserted between laminated insulating layers, a through hole called a “via” is drilled in the insulating layer, and a plating layer is formed on the inner wall surface of the via. A method of connecting between a plurality of wiring layers separated by an insulating layer by forming or the like has been adopted.
[0003]
FIG. 31 is a vertical sectional view showing the structure of a conventional representative multilayer board 200. As shown in FIG. 31, in this multilayer board 200, a via 202 is drilled on the outermost insulating layer 201 to expose the lower wiring layer 203 of the insulating layer 201, and the inner wall surface extends from the bottom surface of the via 202. Then, a metal layer 204 is formed over the outside of the insulating layer 201, and electrical conduction between the wiring layer 203 and the surface of the insulating layer 201 is formed through the metal layer 204.
[0004]
By the way, the semiconductor chip and various elements are mounted on the multilayer board on the outermost wiring layer. In order to increase the degree of integration of the multilayer board, the surface of the outermost layer of the multilayer board 200 is as smooth as possible. It is necessary to make it.
[0005]
[Problems to be solved by the invention]
However, in the method in which the via 202 is drilled and the metal layer 204 is formed on the inner wall surface, the hole after the via 202 remains after the metal layer 204 is formed. Further, since the metal layer 204 protrudes from the surface of the insulating layer 201, there is a problem that the surface of the multilayer board 200 is not smooth.
[0006]
Further, when glass fibers are included as a reinforcing material in the insulating layer forming the vias, the workability at the time of drilling the vias is lowered, so that the glass fibers cannot be used. Therefore, there is a problem that the mechanical strength and durability against heat of the insulating layer in which the via is drilled cannot be obtained sufficiently. In particular, when a semiconductor chip or the like is mounted on a multilayer board, there is a problem that it cannot be used for this purpose because mechanical stress or thermal stress acts when connecting with a gold wire.
[0007]
Therefore, as an alternative method for interlayer connection, instead of drilling a via, a conductive composition such as silver paste is formed on a conductive plate such as copper foil using a printing technique to form a conductive bump group. Then, the prepreg of the insulating substrate is placed on the conductive bump group and pressed by a roller press or the like, and the conductive bump group is press-fitted in the thickness direction of the insulating substrate prepreg to penetrate the conductive bump group. A so-called through-conductor type multi-layer board is proposed in which interlayer connections are made through the vias. Conductive bumps have the advantage of a smooth surface and high mechanical strength.
[0008]
However, since the conductor bump group is substantially conical and the bottom surface of the conductor bump requires a relatively large area, when the conductor plate on which the conductor bump is formed is arranged in the outermost layer, the surface of the outermost layer forms the conductor bump. Occupied at the bottom. Therefore, there is a problem that it is difficult to improve the wiring density of the outermost layer.
[0009]
  The present invention has been made to solve such problems. That is, the present invention provides a printed wiring board having a smooth outermost surface, high wiring density, and high strength.Manufacture boardMethod, AndAnother object is to provide a method for manufacturing a semiconductor package.
[0012]
[Means for Solving the Problems]
  Method for manufacturing printed wiring board according to the present inventionIsHave requirements.
[0013]
  That is, the printed wiring board manufacturing method of the present invention includes a step of laminating an inner insulating layer on a base, a step of forming a via in which the base is exposed by perforating the inner insulating layer, and a metal in the via. Forming a layer to electrically connect the exposed substrate and the upper surface of the inner insulating layer, forming an inner wiring layer on the inner insulating layer, and forming an outer insulating layer on the inner insulating layer And placing on the outer insulating layer,ConicalA step of placing the conductive plate on which the conductive bump group is formed, and pressing the inner insulating layer and the conductive plate so that the conductive bump group penetrates the outer insulating layer, and the inner wiring layer and the conductor A step of electrically connecting the plate and a step of patterning the conductor plate to form an outer wiring layer.
[0014]
In the printed wiring board manufacturing method, the step of forming the via may be a step of drilling by irradiating a laser beam.
[0015]
In the printed wiring board manufacturing method, the inner insulating layer is a layer made of a photosensitive resin, and in the step of forming the via, the inner insulating layer is exposed and then the inner insulating layer is developed. This may be a step of drilling a via.
[0016]
In the printed wiring board and the manufacturing method thereof, the “base” refers to a conductor layer such as a copper foil, a heat dissipating metal layer such as aluminum, copper, or iron disposed on an insulating substrate.
[0018]
  Moreover, it concerns on another aspect of this invention.Printed wiring boardManufacturing methodIsHave requirements. That is, the present inventionAccording to another aspectA printed wiring board manufacturing method includes: three insulating layers; two wiring layers formed between the insulating layers; a first core wiring layer formed on both outer sides of the three insulating layers; Forming a core material having a second core wiring layer and a through-hole plating layer for electrically connecting the wiring layer and the core wiring layer; and a first inner insulating layer on the first core wiring layer And laminating a second inner insulating layer on the second core wiring layer, and a first via that exposes the first core wiring layer by perforating the first inner insulating layer Forming a second via that perforates the second inner insulating layer and exposes the second core wiring layer, and forms a metal layer in the first via and exposes the second via wiring. Electrically connecting the first core wiring layer and the upper surface of the first inner insulating layer In addition, a metal layer is formed in the second via to electrically connect the exposed second core wiring layer and the upper surface of the second inner insulating layer, and at the same time, the first inner insulation. Forming a first inner wiring layer on the layer and forming a second inner wiring layer on the second inner insulating layer; and forming a first outer insulating layer on the first inner insulating layer. Placing and placing a second outer insulating layer on the second inner insulating layer, and on the first outer insulating layer,ConicalAnd mounting the first conductor plate on which the first conductor bump group is formed on the second outer insulating layer,ConicalPlacing the second conductive plate on which the second conductive bump group is formed, pressing the first conductive plate and the second conductive plate, and The first outer insulating layer is penetrated to electrically connect the first inner wiring layer and the first conductor plate, and the second conductor bump group is used as the second outer insulating layer. Penetrating and electrically connecting the second inner wiring layer and the second conductor plate; patterning the first conductor plate to form a first outer wiring layer; and Forming a second outer wiring layer by patterning the conductor plate.
[0021]
  According to the present inventionSemiconductor packageManufacturing methodIsHave requirements.
[0022]
  That is, the semiconductor package manufacturing method of the present invention is provided on a conductor plate.ConicalForming the first conductive bump group, placing the first insulating layer on the heat dissipating metal plate, and forming the conductive plate on the first insulating layer. And placing the heat-dissipating metal plate and the conductor plate so that the first conductive bump group penetrates the first insulating layer, and the conductor plate and the heat dissipation Electrically or thermally connecting the conductive metal plate, patterning the conductor plate to form a first wiring layer, and laminating a second insulating layer on the first insulating layer A step of forming a via that is perforated on the second insulating layer to expose the first wiring layer; a metal layer is formed in the via; and the exposed first wiring layer and the A process for electrically connecting the upper surface of the second insulating layer and forming a second wiring layer on the second insulating layer. If, on the second insulating layer, and the step of placing the third insulating layer, the third insulating layer,ConicalPlacing the second conductive plate on which the second conductive bump group is formed with the surface on which the conductive bump group is formed facing, the heat radiating metal plate and the second conductive plate. Pressing the second conductor bump group through the third insulating layer and electrically connecting the second wiring layer and the second conductor plate; and the second conductor plate And forming a third wiring layer by patterning.
[0023]
In the present invention, an insulating layer for drilling a via is provided inside. Therefore, the unevenness due to the via is eliminated in the outermost layer, and defects in the etching of the outer layer and the printing process caused by the entry of chemicals and air into the concave portion are prevented in advance. In addition, defects during mounting of components on vias do not occur, which is advantageous in terms of design in terms of component mounting.
[0024]
Further, the thickness of the outermost metal layer can be reduced, and the formation of a high-definition wiring layer is facilitated.
[0025]
Since the via can be formed with a small diameter of the through hole, a highly integrated wiring layer can be formed in this insulating layer.
[0026]
Moreover, in this invention, the insulating layer which press-fits a conductor bump is arrange | positioned on the outer side. Since this conductor bump can be press-fitted into an insulating layer containing a reinforcing material such as glass fiber, an insulating layer having high mechanical strength and high strength against heat can be formed by including glass fiber.
[0027]
Accordingly, a printed wiring board having a high degree of integration and a high strength by disposing an insulating layer having vias as described above on the inside and an insulating layer on which conductor bumps are press-fitted on the outside. Can be provided.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
(First Embodiment) The present invention is described below.The fruitA method for manufacturing a printed wiring board according to the embodiment will be described. FIG. 1 is a flowchart showing a flow of a method for manufacturing a printed wiring board according to the present embodiment, and FIGS. 2 to 17 are vertical sectional views schematically showing each step of the method for manufacturing the printed wiring board. .
[0029]
  As shown in FIG. 2, first, a metal plate such as a copper foil on both sides of an insulating substrate prepreg (hereinafter referred to simply as “prepreg”) 1 for forming an insulating layer at the center of the core material. 2 and 3 are placed (Step 1), pressed under heat to cure the prepreg 1 (Step 2), and copper foils 2 and 3 are laminated on both sides, as shown in FIG.twoThe layer plate 4 is formed. Next, the metal plates 2 and 3 of the two-layer plate 4 are patterned by etching or the like (step 3), and the wiring layers 2a and 3a are respectively formed as shown in FIG. Get.
[0030]
Next, as shown in FIG. 5, a prepreg 5 is placed on the upper side of the two-layer plate 4a, and a metal plate 6 such as a copper foil is placed thereon. Similarly, the prepreg 7 is further placed on the lower side of the two-layer plate 4a. A metal plate 8 such as copper foil is placed underneath (step 4).
[0031]
When pressed under heating in this state as described above (step 5), a core material 9 having four layers of metal layers 2a, 3a, 6, 8 as shown in FIG. 6 is formed.
[0032]
Next, the metal plates 6 and 8 on both outer sides of the core material 9 are subjected to an etching process or the like and patterned (step 6) to form the wiring patterns 6a and 8a, thereby forming the pattern as shown in FIG. A four-layer core material 9a is obtained.
[0033]
Next, in order to form a through hole for interlayer connection of the core material 9a, a through hole (through hole) 10 is formed in the thickness direction of the core material 9a as shown in FIG. A core material 9b having a through hole is obtained by drilling by the method (step 7).
[0034]
Through-hole plating for forming the metal layer 11 is performed on the through-hole 10 of the core material 9b by a known method such as electroless plating (step 8), and the core material subjected to through-hole plating as shown in FIG. 9c is obtained.
[0035]
Next, as shown in FIG. 10, the prepreg 12 as the first inner insulating layer and 13 as the second inner insulating layer are placed on the upper and lower surfaces of the core material 9c, respectively (step 9). In the same manner as in the above, pressing is performed under heating (step 10), whereby the laminate 14 as shown in FIG. 11 is formed.
[0036]
Holes are formed in predetermined positions of the insulating layers 12 and 13 on both outer sides of the laminate 14 by, for example, laser beam irradiation (step 11), and vias 15, 15,... And vias 16, 16,. As a result, a laminated body 14a in which is formed is obtained.
[0037]
When a metal layer is formed on the inner walls of the insulating layers 12, 13 and vias 15, 15,... And vias 16, 16,. , Conductive vias 17, 17,... As first metal layers for interlayer connection as shown in FIG. 13, 19, 19,... As second metal layers, wiring layers as first inner wiring layers 18 and the laminated body 14b in which the wiring layers 20 as the second inner wiring layers are respectively formed.
[0038]
Next, a metal plate 21 such as a copper foil is prepared separately from the laminate 14b, and a substantially conical shape as a first conductor bump group is formed on one surface of the metal plate 21 along a predetermined wiring pattern. The conductive bumps (groups) 22, 22,... Are formed using a conductive composition such as silver paste and a printing technique (step) to obtain a bumped metal plate 21a as shown in FIG. 14 (step 13).
[0039]
Exactly in the same manner, a bumped metal plate 23a in which conductor bumps (groups) 24, 24,... As second conductor bump groups are formed on the metal plate 23 is formed.
[0040]
As shown in FIG. 15, the bump-attached metal plates 21a and 23a are laminated with the prepreg 25 serving as the first outer insulating layer and the prepreg 26 serving as the second outer insulating layer interposed therebetween. 16b (step 14), pressed under heating in the same manner as described above (step 15), and the conductor bumps (groups) 22, 22,... As shown, the conductor plate 21 and the wiring layer 18, the conductive vias 17, 17,... Are brought into contact with the wiring layer 18 and the conductive vias 17, 17,. An interlayer connection between is formed.
[0041]
Similarly, the contact bumps 24, 24,... Are brought into contact with the wiring layer 20 and the conductive vias 19, 19,. A laminated body 27 in which the interlayer connection is formed is obtained.
[0042]
The metal plates 21 and 23 forming the outermost layer of the laminate 27 are patterned by performing etching or the like to form a wiring layer 21b as a first outer wiring layer and a wiring layer 23b as a second outer wiring layer. (Step 16), a multilayer board 27a as shown in FIG. 17 is obtained.
[0043]
In the printed wiring board according to the present embodiment, the insulating layers 12 and 13 in which the vias 17 and 18 are formed are disposed on the inner side of the outermost insulating layers 25 and 26. Concavities and convexities due to the metal layer forming the conductive vias 17 and 18 do not appear on the surface as the outermost layer. Further, since the holes formed when the vias 17 and 18 are formed are filled with the resin that flows when the outer insulating layers 25 and 26 are laminated, the step of filling the holes is unnecessary. Further, the vias 17 and 18 are fine holes having a fine diameter, for example, about several tens to 100 μm, and can be connected to each other by such a small via, so that the wiring density of this layer can be increased. Therefore, the degree of integration can be improved by forming a fine wiring layer on this insulating layer.
[0044]
In the printed wiring board according to the present embodiment, since the insulating layers 25 and 26 on which the conductor bump groups 22, 22,... And the conductor bump groups 24, 24,. Both outer sides can be smooth surfaces. Therefore, the wiring density of the wiring layers 21a and 23a on the insulating layers 25 and 26 can be improved, and the degree of integration can be improved.
[0045]
Further, since these insulating layers 25 and 26 can be made of an insulating layer containing glass fiber as a reinforcing material, an insulating layer having excellent mechanical and thermal strength is formed as the outermost layer. be able to. As a result, the multilayer plate 27a having excellent mechanical and thermal strength can be formed as the multilayer plate 27a.
[0046]
In addition, this invention is not limited to the content of the said embodiment.
[0047]
For example, in the above-described embodiment, the method of forming the vias 15 and 16 in the insulating layers 12 and 13 is a method of piercing by irradiating a laser beam, but the vias are formed by developing the photosensitive resin after exposure. Is also possible. That is, a method is used in which a photosensitive resin is used as the material of the insulating layers 12 and 23, and the vias 15 and 16 are formed by partially irradiating and curing ultraviolet rays and developing and removing uncured portions. Is possible.
[0048]
Further, in this embodiment, the insulating substrate used for penetrating the conductor bumps includes a glass cloth, a mat, an organic synthetic fiber cloth, a mat, or a synthetic resin sheet reinforced with a reinforcing material such as paper. It is done. The thickness is preferably about 20 to 400 μm. Here, as the synthetic resin, for example, polycarbonate resin, polysulfone resin, thermoplastic polyimide resin, polytetrafluoroethylene hexafluoropropylene resin, polyether ether ketone resin and other thermoplastic resins, epoxy resin, bismaleimide triazine resin, Examples thereof include thermosetting resins such as polyimide resins, phenol resins, polyester resins, and melamine resins, and rubbers such as butadiene rubber, butyl rubber, natural rubber, neoprene rubber, and silicone rubber.
[0049]
When forming the substantially conical conductor bumps with a conductive composition, for example, a substantially conical conductor bump group having a high aspect ratio can be formed by a printing method using a relatively thick metal mask. Further, the height of the substantially conical conductor bump group can generally be about 20 to 500 μm.
[0050]
In the present invention, as a means for forming a substantially conical conductor bump group with a conductive metal, for example, a tip of a gold or copper ball is pressed against a predetermined position of a supporting base surface such as a copper foil and then pulled away. A substantially conical conductor (element) group with sharp points can be formed. It is also possible to form a substantially conical conductor bump group by previously injecting molten metal into a plate in which a recess corresponding to the shape of a substantially conical conductor is formed. As another means, a thick photosensitive resist is applied on the surface of the support film and exposed from the support film side to form a depression group having a trapezoidal recess with a sharp tip, and then the support film is removed. Then, a metal film may be applied to the support film removal surface, and copper, gold, silver, solder, or the like may be plated to form a small, substantially conical conductor bump group at a predetermined position.
[0051]
In the present invention, examples of the substrate that supports the substantially conical conductor bump group include a releasable film or a metal foil, and the support substrate may be a single sheet, The shape may be changed, and the shape is not particularly limited.
[0052]
Furthermore, in the present invention, as means for penetrating the substantially conical conductor bumps into the synthetic resin-based sheet, for example, while supporting the support base on which the substantially conical conductor bump group is formed and the synthetic resin-based sheet are rewound from the roll , To soften the resin content by heating, for example, a roller made of metal, hard heat-resistant resin, or ceramic with less dimensions and deformation, and a roller that elastically deforms when pressurized on the synthetic resin side, For example, it is possible to continuously manufacture a multilayer board in which a substantially conical conductor bump penetrates and the both end sides are exposed on the surface of the synthetic resin sheet by passing between the rubber rollers as described above. it can.
[0053]
(Second Embodiment)
Next, a second embodiment of the present invention will be described. Note that, among the embodiments after this embodiment, the description of the same parts as the preceding embodiments is omitted.
[0054]
FIG. 18 is a flowchart showing a flow of a method for manufacturing a semiconductor package according to the present embodiment, and FIGS. 19 to 29 are vertical sectional views schematically showing respective steps of the method for manufacturing the semiconductor package.
[0055]
In order to manufacture the semiconductor package according to this embodiment, first, a metal plate 31 such as a copper foil is prepared, and a conductive composition such as a silver paste is printed on one surface of the metal plate 31 using a printing technique. 19 are used to form conductor bumps (groups) 32, 32,... Having a substantially conical diameter as shown in FIG. 19 (step 1a).
[0056]
Next, as shown in FIG. 20, for example, a prepreg 33 is placed on a heat-dissipating metal plate 34 such as aluminum, copper, or iron, and the metal plate 31 is further placed on conductor bumps (groups) 32, 32, ... Place the forming surface downward in the figure (step 2a), and press in this state, for example, by passing between roller presses (step 3a), and as shown in FIG. Are penetrated through the prepreg 33 and the tip side of the conductor bumps 32, 32,... Is brought into contact with the heat radiating metal plate 34, whereby the metal plate 31 and the heat radiating metal plate 34 are contacted. The laminate 40 is electrically and thermally connected to each other.
[0057]
Next, the metal plate 31 on the upper surface of the laminated body 40 is patterned by performing, for example, an etching process (step 4a) to obtain the laminated body 40a on which the wiring layer 31a as shown in FIG. 22 is formed.
[0058]
A prepreg 35 is further laminated on the laminated body 40a (step 5a) and cured to form a laminated body 40b in which the insulating layer 35 as shown in FIG. 23 is laminated.
[0059]
.. Are drilled at predetermined positions of the insulating layer 35 of the laminated body 40b, for example, by irradiating a laser beam (step 6a), and the wiring layer 31a as shown in FIG. Is formed at the bottom of the vias 36, 36,.
[0060]
A metal layer is formed by, for example, electroless plating on the inner walls of the vias 36, 36,... Thus drilled and the upper surface of the insulating layer 35 in the figure (step 7a), and for the interlayer connection as shown in FIG. Of the conductive vias 37, 37,... And the wiring layer 38 are obtained.
[0061]
Next, separately from the laminated body 40d, a metal plate 41 such as a copper foil such as a copper foil is prepared, and a conductive composition such as a silver paste is printed on one surface of the metal plate 41 using a printing technique. Using this, a substantially conical conductor bump (group) 42 as shown in FIG. 26 is formed (step 8a).
[0062]
Next, as shown in FIG. 27, the prepreg 39 is placed on the upper side of the laminate 40d in the figure, and the metal plate 41 is further placed thereon so that the conductor bump (group) 42 is on the lower side in the figure. (Step 9a)
In this state, for example, it is pressed under heating by passing between roller presses (step 10a), and the conductor bump (group) 42 is penetrated through the prepreg 39 as shown in FIG. Conductive vias 37 and wiring layers formed on the metal plate 41 and the upper surface side of the insulating layer 35 by bringing the tip side into contact with the conductive vias 37 and wiring layer 38 formed on the upper surface side of the insulating layer 35. A laminated body 40e is formed in which the electrical connection between the stacked body 40e and 38 is performed.
[0063]
Next, the metal plate 41 on the upper surface of the laminated body 40e is patterned by performing, for example, an etching process (step 11a) to obtain a laminated body 40f in which the wiring layer 41a as shown in FIG. 29 is formed.
[0064]
A semiconductor chip 43 such as an IC or an LSI is set in the empty space of the heat radiating metal plate 34 of the laminate 40f formed in this way so that the wiring side faces upward (step 12a).
Next, by connecting the semiconductor chip 43 and the wiring layer 41 with, for example, a gold wire 44 (step 13a), a semiconductor package 40g as shown in FIG. 30 is formed.
[0065]
According to the semiconductor package of this embodiment, the wiring layer 41 connected to the semiconductor chip 43 is formed on the insulating layer 39 in which the conductor bump (group) 41 is embedded and reinforced with glass fiber. Therefore, even if wire bonding is performed with the semiconductor chip 43 using a gold wire, the insulating layer 39 itself has excellent mechanical and thermal strength. It is possible to sufficiently withstand thermal stress, and the effect of preventing the occurrence of trouble that the interlayer connection is broken or the reliability is lowered is obtained.
[0066]
(Example)
Examples of manufacturing a printed wiring board according to the present embodiment will be described below.
[0067]
Lamination with a 0.2mm diameter hole drilled on a double-sided laminate with a thickness of 0.5mm and copper foil thickness of 18μm, and a through-hole plating layer with a plating thickness of about 20μm was formed, and then a circuit was formed on both sides by etching. Got the body. Next, a resin sheet having a thickness of about 50 μm and a copper foil of 12 μm were laminated, a hole with a diameter of 0.1 mm was formed by a carbon dioxide gas laser, and conduction between layers was ensured by plating. Next, a substantially conical conductor bump group having a bottom diameter of 0.2 mm is formed on a copper foil having a thickness of 18 μm by a printing method, and a prepreg having a thickness of 60 μm is pressed into the conductor bump group to penetrate the copper foil with a bump. The laminate was pressed under heating with the copper foil side facing out, and a circuit was formed on the outermost layer of the obtained laminate by an etching method to obtain a printed wiring board having six metal layers. .
[0068]
When the initial continuity of this substrate was inspected, it was confirmed that all continuity was formed.
[0069]
【The invention's effect】
According to the present invention, the insulating layer for drilling the via is disposed on the inside. Therefore, the unevenness due to the via is eliminated in the outermost layer, and defects in the etching of the outer layer and the printing process caused by the entry of chemicals and air into the concave portion are prevented in advance. In addition, defects during mounting of components on vias do not occur, which is advantageous in terms of design in terms of component mounting.
[0070]
Further, the thickness of the outermost metal layer can be reduced, and the formation of a high-definition wiring layer is facilitated.
[0071]
Since the via can be formed with a small diameter of the through hole, a highly integrated wiring layer can be formed in this insulating layer.
[0072]
Moreover, in this invention, the insulating layer which press-fits a conductor bump is arrange | positioned on the outer side. Since this conductor bump can be press-fitted into an insulating layer containing a reinforcing material such as glass fiber, an insulating layer having high mechanical strength and high strength against heat can be formed by including glass fiber.
[0073]
Accordingly, a printed wiring board having a high degree of integration and a high strength by disposing an insulating layer having vias as described above on the inside and an insulating layer on which conductor bumps are press-fitted on the outside. Can be provided.
[Brief description of the drawings]
FIG. 1 is a flowchart showing a flow of a method for manufacturing a printed wiring board according to a first embodiment.
FIG. 2 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 3 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 4 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 5 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 6 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 7 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 8 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 9 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 10 is a vertical cross-sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.
FIG. 11 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 12 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 13 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 14 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 15 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 16 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 17 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.
FIG. 18 is a flowchart showing a flow of a semiconductor package manufacturing method according to the second embodiment.
FIG. 19 is a vertical cross-sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.
FIG. 20 is a vertical cross-sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.
FIG. 21 is a vertical cross-sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.
FIG. 22 is a vertical cross-sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.
FIG. 23 is a vertical cross-sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.
FIG. 24 is a vertical cross-sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.
FIG. 25 is a vertical cross-sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.
FIG. 26 is a vertical cross-sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.
FIG. 27 is a vertical cross-sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.
FIG. 28 is a vertical cross-sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.
FIG. 29 is a vertical cross-sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.
30 is a vertical cross-sectional view showing the manufacturing process of the semiconductor package according to the second embodiment. FIG.
FIG. 31 is a vertical sectional view showing a process of a conventional method for manufacturing a printed wiring board.
[Explanation of symbols]
9: Core material (base),
15 ... via,
16 ... via,
12 ... Insulating layer (inner insulating layer),
13 ... Insulating layer (inner insulating layer),
17 ... conductive via (first metal layer),
19 ... conductive via (second metal layer),
18 ... wiring layer (first inner wiring layer),
20 ... wiring layer (second inner wiring layer),
25. Insulating layer (first outer insulating layer),
26: Insulating layer (second outer insulating layer),
21b ... wiring layer (first outer wiring layer),
23b ... wiring layer (second outer wiring layer),
22: Conductor bump (first conductor bump),
24: Conductor bump (second conductor bump).

Claims (5)

基体上に内側絶縁層を積層する工程と、
前記内側絶縁層に穿孔して前記基体が露出したビアを形成する工程と、
前記ビア内に金属層を形成して前記露出した基体と内側絶縁層の上面とを電気的に接続するとともに、前記内側絶縁層上に内側配線層を形成する工程と、
前記内側絶縁層上に、外側絶縁層を載置する工程と、
前記外側絶縁層上に、円錐状の導体バンプ群が形成された導体板を載置する工程と、
前記内側絶縁層と前記導体板とをプレスして前記導体バンプ群を前記外側絶縁層に貫通させ、前記内側配線層と前記導体板とを電気的に接続する工程と、
前記導体板をパターニングして外側配線層を形成する工程と、
を具備するプリント配線基板の製造方法。Laminating an inner insulating layer on the substrate;
Forming a via in which the substrate is exposed by perforating the inner insulating layer;
Forming a metal layer in the via to electrically connect the exposed base and the upper surface of the inner insulating layer, and forming an inner wiring layer on the inner insulating layer;
Placing an outer insulating layer on the inner insulating layer;
Placing a conductive plate on which the conical conductor bump group is formed on the outer insulating layer;
Pressing the inner insulating layer and the conductor plate to pass the conductor bump group through the outer insulating layer, and electrically connecting the inner wiring layer and the conductor plate;
Patterning the conductor plate to form an outer wiring layer;
The manufacturing method of the printed wiring board which comprises this. 請求項１に記載のプリント配線基板の製造方法であって、前記ビアを形成する工程は、レーザー光線を照射することにより穿孔する工程であることを特徴とするプリント配線基板の製造方法。  2. The method of manufacturing a printed wiring board according to claim 1, wherein the step of forming the via is a step of drilling by irradiating a laser beam. 請求項１に記載のプリント配線基板の製造方法であって、前記内側絶縁層は、感光性樹脂からなる層であり、前記ビアを形成する工程は、前記内側絶縁層を露光し、しかる後に前記内側絶縁層を現像することによりビアを穿孔する工程であることを特徴とするプリント配線基板の製造方法。  The method for manufacturing a printed wiring board according to claim 1, wherein the inner insulating layer is a layer made of a photosensitive resin, and the step of forming the via exposes the inner insulating layer, and then A method for manufacturing a printed wiring board, comprising: a step of drilling a via by developing an inner insulating layer. ３層の絶縁層と、前記絶縁層間に形成された２層の配線層と、前記３層の絶縁層の両外側にそれぞれ形成された第１のコア配線層及び第２のコア配線層と、前記配線層及びコア配線層間を電気的に接続するスルホールメッキ層とを有するコア材を形成する工程と、
前記第１のコア配線層上に第１の内側絶縁層を積層するとともに前記第２のコア配線層上に第２の内側絶縁層を積層する工程と、
前記第１の内側絶縁層に穿孔して前記第１のコア配線層を露出させる第１のビアを形成するとともに前記第２の内側絶縁層に穿孔して前記第２のコア配線層を露出させる第２のビアを形成する工程と、
前記第１のビア内に金属層を形成して前記露出した第１のコア配線層と第１の内側絶縁層の上面とを電気的に接続するとともに、前記第２のビア内に金属層を形成して前記露出した第２のコア配線層と第２の内側絶縁層の上面とを電気的に接続し、それと同時に、前記第１の内側絶縁層上に第１の内側配線層を形成するとともに前記第２の内側絶縁層上に第２の内側配線層を形成する工程と、
前記第１の内側絶縁層上に第１の外側絶縁層を載置するとともに前記第２の内側絶縁層上に第２の外側絶縁層を載置する工程と、
前記第１の外側絶縁層上に、円錐状の第１の導体バンプ群が形成された第１の導体板を載置するとともに、前記第２の外側絶縁層上に、円錐状の第２の導体バンプ群が形成された第２の導体板を載置する工程と、
前記第１の導体板と前記第２の導体板とをプレスして、前記第１の導体バンプ群を前記第１の外側絶縁層に貫通させ、前記第１の内側配線層と前記第１の導体板とを電気的に接続するとともに、前記第２の導体バンプ群を前記第２の外側絶縁層に貫通させ、前記第２の内側配線層と前記第２の導体板とを電気的に接続する工程と、
前記第１の導体板をパターニングして第１の外側配線層を形成するとともに前記第２の導体板をパターニングして第２の外側配線層を形成する工程と、
を具備するプリント配線基板の製造方法。Three insulating layers; two wiring layers formed between the insulating layers; a first core wiring layer and a second core wiring layer formed on both outer sides of the three insulating layers; Forming a core material having a through-hole plating layer for electrically connecting the wiring layer and the core wiring layer;
Laminating a first inner insulating layer on the first core wiring layer and laminating a second inner insulating layer on the second core wiring layer;
The first inner insulating layer is drilled to form a first via that exposes the first core wiring layer, and the second inner insulating layer is drilled to expose the second core wiring layer. Forming a second via;
A metal layer is formed in the first via to electrically connect the exposed first core wiring layer and the upper surface of the first inner insulating layer, and a metal layer is formed in the second via. Forming and electrically connecting the exposed second core wiring layer and the upper surface of the second inner insulating layer, and simultaneously forming a first inner wiring layer on the first inner insulating layer; And forming a second inner wiring layer on the second inner insulating layer,
Placing a first outer insulating layer on the first inner insulating layer and placing a second outer insulating layer on the second inner insulating layer;
A first conductor plate having a conical first conductive bump group formed thereon is placed on the first outer insulating layer, and a conical second conductor is placed on the second outer insulating layer. Placing the second conductor plate on which the conductor bump group is formed;
The first conductor plate and the second conductor plate are pressed to penetrate the first conductor bump group through the first outer insulating layer, and the first inner wiring layer and the first conductor layer The conductor plate is electrically connected, and the second conductor bump group is passed through the second outer insulating layer, and the second inner wiring layer and the second conductor plate are electrically connected. And a process of
Patterning the first conductor plate to form a first outer wiring layer and patterning the second conductor plate to form a second outer wiring layer;
The manufacturing method of the printed wiring board which comprises this. 導体板上に円錐状の第１の導体バンプ群を形成する工程と、
放熱性金属板上に第１の絶縁層を載置する工程と、
前記第１の絶縁層上に前記導体板を、前記導体バンプ群が形成された面を向けて載置する工程と、
前記放熱性金属板と前記導体板とをプレスして前記第１の導体バンプ群を前記第１の絶縁層に貫通させ、前記導体板と前記放熱性金属板とを電気的又は熱的に接続する工程と、
前記導体板をパターニングして第１の配線層を形成する工程と、
前記第１の絶縁層上に第２の絶縁層を積層する工程と、
前記第２の絶縁層上に穿孔して前記第１の配線層を露出させるビアを形成する工程と、
前記ビア内に金属層を形成して前記露出した第１の配線層と前記第２の絶縁層の上面とを電気的に接続するとともに、前記第２の絶縁層上に第２の配線層を形成する工程と、
前記第２の絶縁層上に、第３の絶縁層を載置する工程と、
前記第３の絶縁層上に、円錐状の第２の導体バンプ群が形成された第２の導体板を、前記導体バンプ群が形成された面を向けて載置する工程と、
前記放熱性金属板と前記第２の導体板とをプレスして前記第２の導体バンプ群を前記第３の絶縁層に貫通させ、前記第２の配線層と前記第２の導体板とを電気的に接続する工程と、
前記第２の導体板をパターニングして第３の配線層を形成する工程と、
を具備する半導体パッケージの製造方法。Forming a conical first conductive bump group on the conductive plate;
Placing the first insulating layer on the heat dissipating metal plate;
Placing the conductor plate on the first insulating layer with the surface on which the conductor bump group is formed;
The heat dissipating metal plate and the conductor plate are pressed so that the first conductor bump group penetrates the first insulating layer, and the conductor plate and the heat dissipating metal plate are electrically or thermally connected. And a process of
Patterning the conductor plate to form a first wiring layer;
Laminating a second insulating layer on the first insulating layer;
Forming a via hole on the second insulating layer to expose the first wiring layer;
A metal layer is formed in the via to electrically connect the exposed first wiring layer and the upper surface of the second insulating layer, and a second wiring layer is formed on the second insulating layer. Forming, and
Placing a third insulating layer on the second insulating layer;
Placing the second conductive plate on which the conical second conductive bump group is formed on the third insulating layer with the surface on which the conductive bump group is formed;
The heat dissipating metal plate and the second conductor plate are pressed so that the second conductor bump group penetrates the third insulating layer, and the second wiring layer and the second conductor plate are Electrically connecting, and
Patterning the second conductor plate to form a third wiring layer;
A method for manufacturing a semiconductor package comprising:
JP34943699A 1999-12-08 1999-12-08 Printed wiring board manufacturing method, semiconductor package manufacturing method Expired - Fee Related JP4056668B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34943699A JP4056668B2 (en) 1999-12-08 1999-12-08 Printed wiring board manufacturing method, semiconductor package manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34943699A JP4056668B2 (en) 1999-12-08 1999-12-08 Printed wiring board manufacturing method, semiconductor package manufacturing method

Publications (2)

Publication Number Publication Date
JP2001168228A JP2001168228A (en) 2001-06-22
JP4056668B2 true JP4056668B2 (en) 2008-03-05

Family

ID=18403743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34943699A Expired - Fee Related JP4056668B2 (en) 1999-12-08 1999-12-08 Printed wiring board manufacturing method, semiconductor package manufacturing method

Country Status (1)

Country Link
JP (1) JP4056668B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11419222B2 (en) * 2018-10-29 2022-08-16 Unimicron Technology Corp. Method of manufacturing circuit board

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4287458B2 (en) * 2005-11-16 2009-07-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． Printed circuit board using paste bump and manufacturing method thereof
KR100728754B1 (en) 2006-04-11 2007-06-19 삼성전기주식회사 Printed circuit board using bump and method for manufacturing thereof
KR100757907B1 (en) 2006-07-06 2007-09-11 삼성전기주식회사 Pcb and method of manufacturing thereof
KR100832650B1 (en) * 2007-06-13 2008-05-27 삼성전기주식회사 Multi layer printed circuit board and fabricating method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11419222B2 (en) * 2018-10-29 2022-08-16 Unimicron Technology Corp. Method of manufacturing circuit board

Also Published As

Publication number Publication date
JP2001168228A (en) 2001-06-22

Similar Documents

Publication Publication Date Title
US7886438B2 (en) Process for producing multilayer printed wiring board
US6799369B2 (en) Printed circuit board and method for producing the same
JPH08255982A (en) Circuit board and its manufacture
JP4040389B2 (en) Manufacturing method of semiconductor device
JP2001015920A (en) Multilayer printed wiring board and its manufacture
JP3892209B2 (en) Printed wiring board and manufacturing method thereof
JP4378511B2 (en) Electronic component built-in wiring board
JPH1013028A (en) Single-sides circuit board for multilayered printed wiring board and multilayered printed wiring board and its manufacture
JPH0936551A (en) Single-sided circuit board for multilayer printed wiring board use, multilayer printed wiring board and manufacture thereof
JP3654982B2 (en) Manufacturing method of multilayer printed wiring board
JP4056668B2 (en) Printed wiring board manufacturing method, semiconductor package manufacturing method
JP2019121766A (en) Printed wiring board and manufacturing method thereof
JP4282161B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JPS63241995A (en) Multilayer printed circuit board and manufacture of the same
JPH1041635A (en) Single-sided circuit board for multilayer printed wiring board, its manufacture, and multilayer printed wiring board
JP3588888B2 (en) Method for manufacturing multilayer printed wiring board
JP3549063B2 (en) Manufacturing method of printed wiring board
JP3645780B2 (en) Build-up multilayer printed wiring board and manufacturing method thereof
JP3253886B2 (en) Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board
JP4058218B2 (en) Method for manufacturing printed wiring board
JP3725489B2 (en) Wiring board manufacturing method
JP4978709B2 (en) Electronic component built-in wiring board
JPH09321430A (en) Manufacture of multilayer printed wiring board
JP3973654B2 (en) Method for manufacturing printed wiring board
JP4239423B2 (en) Method for manufacturing printed circuit board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees