JP2001168228A - Printed-wiring board and its manufacturing method, semiconductor package and its manufacturing method, and semiconductor device - Google Patents

Printed-wiring board and its manufacturing method, semiconductor package and its manufacturing method, and semiconductor device

Info

Publication number
JP2001168228A
JP2001168228A JP34943699A JP34943699A JP2001168228A JP 2001168228 A JP2001168228 A JP 2001168228A JP 34943699 A JP34943699 A JP 34943699A JP 34943699 A JP34943699 A JP 34943699A JP 2001168228 A JP2001168228 A JP 2001168228A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
wiring layer
wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34943699A
Other languages
Japanese (ja)
Other versions
JP4056668B2 (en
Inventor
Yuichi Yamamoto
勇一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP34943699A priority Critical patent/JP4056668B2/en
Publication of JP2001168228A publication Critical patent/JP2001168228A/en
Application granted granted Critical
Publication of JP4056668B2 publication Critical patent/JP4056668B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

PROBLEM TO BE SOLVED: To provide a printed wiring board and its manufacturing method where the surface of the outermost layer is smooth, wiring density can be increased, and strength is large, and to provide a semiconductor package and its manufacturing method. SOLUTION: An insulation layer 12 that does not contain any glass fiber is laminated on a substrate 9, and a conductive via 17 for interlayer connection is formed on the insulation layer 12 by applying laser beams or by the photo-etching method. An insulation layer 25 including the glass fiber as a reinforcing material is further laminated on the insulation layer 12, and the interlayer connection of the insulation layer 25 is made by forcing in a group of nearly conical conductor bumps 22a, 22,... in the thickness direction of the insulation layer 25. A fine wiring layer is formed on the insulation layer 12 for improving the degree of integration, and the reinforcing material is included in the insulation layer 25 to achieve mechanical and thermal strength. By arranging the insulation layer 25 that is subjected to interlayer connection by the group of conductor bumps 22a, 22,... at the outermost side, the surface becomes smooth, thus obtaining a multilayer board with high wiring density.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プリント配線基板
に係り、更に詳細には、複数の配線層間の電気的な導通
が形成された多層板、そのような多層板の製造方法、そ
のような多層板上に半導体チップを実装した半導体パッ
ケージ、そのような半導体パッケージの製造方法、及び
半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board, and more particularly, to a multilayer board in which electrical conduction between a plurality of wiring layers is formed, a method for manufacturing such a multilayer board, and a method for manufacturing such a multilayer board. The present invention relates to a semiconductor package having a semiconductor chip mounted on a multilayer board, a method for manufacturing such a semiconductor package, and a semiconductor device.

【0002】[0002]

【従来の技術】従来より、複数層積層された絶縁層間に
複数の配線層が介挿された、いわゆる多層板では、絶縁
層に「ビア」と呼ばれる貫通孔を穿孔し、このビアの内
壁面上にメッキ層を形成するなどにより絶縁層で隔てら
れた複数の配線層間の層間接続する方法が採用されてき
た。
2. Description of the Related Art Conventionally, in a so-called multilayer board in which a plurality of wiring layers are interposed between a plurality of stacked insulating layers, a through hole called a "via" is formed in the insulating layer, and the inner wall surface of the via is formed. A method of interconnecting a plurality of wiring layers separated by an insulating layer by forming a plating layer thereon has been adopted.

【0003】図31は従来の代表的な多層板200の構
造を示した垂直断面図である。図31に示したように、
この多層板200では、最も外側の絶縁層201上にビ
ア202を穿孔して絶縁層201の下側の配線層203
を露出させ、このビア202の底面から内壁面を経て絶
縁層201の外側にわたって金属層204を形成し、こ
の金属層204を介して配線層203と絶縁層201の
表面との間の電気的導通を形成している。
FIG. 31 is a vertical sectional view showing the structure of a conventional typical multilayer board 200. As shown in FIG. As shown in FIG.
In this multilayer board 200, a via 202 is drilled on the outermost insulating layer 201 to form a wiring layer 203 below the insulating layer 201.
And a metal layer 204 is formed from the bottom surface of the via 202 to the outside of the insulating layer 201 via the inner wall surface, and the electrical conduction between the wiring layer 203 and the surface of the insulating layer 201 via the metal layer 204. Is formed.

【0004】ところで、多層板に対して半導体チップや
各種素子を実装するのは最も外側に形成された配線層で
あり、多層板の集積度を上げるためには、多層板200
の最外層の表面をできるだけ平滑にすることが必要とな
る。
A semiconductor chip and various elements are mounted on the multilayer board by the outermost wiring layer. To increase the integration of the multilayer board, the multilayer board 200 is required.
It is necessary to make the surface of the outermost layer as smooth as possible.

【0005】[0005]

【発明が解決しようとする課題】しかし、ビア202を
穿孔してその内壁面に金属層204を形成する方法で
は、ビア202の孔のあとが金属層204形成後にも残
るため、多層板200の表面に凹凸ができる。また、金
属層204が絶縁層201の表面に出っ張るため、多層
板200の表面は平滑ではないという問題がある。
However, in the method in which the metal layer 204 is formed on the inner wall surface by piercing the via 202, the hole of the via 202 remains after the metal layer 204 is formed. The surface has irregularities. Further, since the metal layer 204 protrudes on the surface of the insulating layer 201, there is a problem that the surface of the multilayer board 200 is not smooth.

【0006】更に、ビアを形成する絶縁層にガラス繊維
を補強材として含ませると、ビア穿孔時の加工性が低下
するため、ガラス繊維を使用できない。そのため、ビア
を穿孔した絶縁層の機械的強度や熱に対する耐久性が十
分得られないという問題がある。特に、多層板に半導体
チップなどを実装する場合、金線で結線する際に機械的
なストレスや熱的なストレスが作用するので、この用途
に使用できないという問題がある。
Furthermore, if glass fibers are included as a reinforcing material in the insulating layer forming the vias, the workability at the time of drilling the vias is reduced, so that the glass fibers cannot be used. For this reason, there is a problem that the mechanical strength and durability against heat of the insulating layer in which the via is perforated are not sufficiently obtained. In particular, when a semiconductor chip or the like is mounted on a multilayer board, there is a problem that mechanical stress or thermal stress acts when connecting with a gold wire, so that it cannot be used for this purpose.

【0007】そのため、層間接続するための別の方法と
して、ビアを穿孔する代わりに、銀ペーストなどの導電
性組成物を印刷技術を用いて略円錐形の導体バンプ群を
銅箔などの導体板上に形成し、この導体バンプ群の上に
絶縁性基板のプリプレグを載置してローラープレスなど
によりプレスし、導体バンプ群を絶縁性基板プリプレグ
の厚さ方向に圧入して貫通させ、これら導体バンプ群を
介して層間接続する、いわゆる導体貫通型の多層板が提
案されている。導体バンプは表面が平滑になり、機械的
強度も高いという利点がある。
Therefore, as another method for interlayer connection, instead of drilling a via, a conductive composition such as a silver paste is printed using a printing technique to form a group of substantially conical conductive bumps on a conductive plate such as a copper foil. A prepreg of an insulating substrate is placed on the conductive bump group and pressed by a roller press or the like, and the conductive bump group is pressed into the insulating substrate prepreg in a thickness direction to penetrate the conductive bump group. There has been proposed a so-called through-conductor type multi-layer board for interlayer connection via a bump group. The conductor bump has the advantage that the surface becomes smooth and the mechanical strength is high.

【0008】しかし、導体バンプ群は略円錐形であり、
導体バンプの底面は比較的大きな面積を必要とするた
め、導体バンプを形成した導体板を最外層に配置すると
最外層の表面が導体バンプを形成した底面で占められ
る。そのため、最外層の配線密度を向上させることが困
難であるという問題がある。
However, the conductor bump group is substantially conical,
Since the bottom surface of the conductor bump requires a relatively large area, when the conductor plate on which the conductor bump is formed is arranged on the outermost layer, the surface of the outermost layer is occupied by the bottom surface on which the conductor bump is formed. Therefore, there is a problem that it is difficult to improve the wiring density of the outermost layer.

【0009】本発明はこのような問題を解決するために
なされた発明である。即ち、本発明は、最外層の表面が
平滑で、配線密度を高くでき、しかも強度の高いプリン
ト配線基板、そのようなプリント配線基板の製造方法、
半導体パッケージ、及び半導体パッケージの製造方法を
提供することを目的とする。
The present invention has been made to solve such a problem. That is, the present invention provides a printed wiring board having a smooth outermost layer, a high wiring density, and a high strength, a method for manufacturing such a printed wiring board,
An object of the present invention is to provide a semiconductor package and a method of manufacturing the semiconductor package.

【0010】[0010]

【課題を解決するための手段】本発明のプリント配線基
板は、基体と、前記基体上に形成され、前記基体を露出
させるビアを供えた内側絶縁層と、前記ビアの内壁上に
形成され、前記露出した基体と前記内側絶縁層の上面側
とを電気的に接続する金属層と、前記内側絶縁層の上面
に形成された内側配線層と、前記内側絶縁層上に形成さ
れた外側絶縁層と、前記外側絶縁層上に形成された外側
配線層と、前記外側絶縁層内に、前記内側配線層と前記
外側配線層とを電気的に接続するように形成された導体
バンプ群と、を具備する。
A printed wiring board according to the present invention is formed on a base, an inner insulating layer provided on the base and provided with a via exposing the base, and formed on an inner wall of the via. A metal layer for electrically connecting the exposed substrate to the upper surface of the inner insulating layer; an inner wiring layer formed on the upper surface of the inner insulating layer; and an outer insulating layer formed on the inner insulating layer And an outer wiring layer formed on the outer insulating layer, and a conductive bump group formed in the outer insulating layer so as to electrically connect the inner wiring layer and the outer wiring layer. Have.

【0011】上記プリント配線基板において、前記外側
絶縁層は、ガラス繊維を補強材として含む層であること
が好ましい。
In the above printed wiring board, the outer insulating layer is preferably a layer containing glass fiber as a reinforcing material.

【0012】上記プリント配線基板は下記の本発明の製
造方法により製造される。
The printed wiring board is manufactured by the following manufacturing method of the present invention.

【0013】即ち、本発明のプリント配線基板の製造方
法は、基体上に内側絶縁層を積層する工程と、前記内側
絶縁層に穿孔して前記基体が露出したビアを形成する工
程と、前記ビア内に金属層を形成して前記露出した基体
と内側絶縁層の上面とを電気的に接続するとともに、前
記内側絶縁層上に内側配線層を形成する工程と、前記内
側絶縁層上に、外側絶縁層を載置する工程と、前記外側
絶縁層上に、略円錐形の導体バンプ群が形成された導体
板を載置する工程と、前記内側絶縁層と前記導体板とを
プレスして前記導体バンプ群を前記外側絶縁層に貫通さ
せ、前記内側配線層と前記導体板とを電気的に接続する
工程と、前記導体板をパターニングして外側配線層を形
成する工程と、を具備する。
That is, in the method of manufacturing a printed wiring board according to the present invention, a step of laminating an inner insulating layer on a base, a step of forming a via hole in the inner insulating layer to expose the base, Forming a metal layer inside to electrically connect the exposed substrate and the upper surface of the inner insulating layer, and forming an inner wiring layer on the inner insulating layer; and forming an outer wiring layer on the inner insulating layer. A step of placing an insulating layer, a step of placing a conductive plate having a substantially conical conductive bump group formed on the outer insulating layer, and pressing the inner insulating layer and the conductive plate to form the conductive plate. A step of electrically connecting the inner wiring layer to the conductor plate by penetrating the conductor bump group through the outer insulating layer; and a step of patterning the conductor plate to form an outer wiring layer.

【0014】上記プリント配線基板の製造方法におい
て、前記ビアを形成する工程は、レーザー光線を照射す
ることにより穿孔する工程であって良い。
In the method for manufacturing a printed wiring board, the step of forming the via may be a step of piercing by irradiating a laser beam.

【0015】また、上記プリント配線基板の製造方法に
おいて、前記内側絶縁層は、感光性樹脂からなる層であ
り、前記ビアを形成する工程は、前記内側絶縁層を露光
し、しかる後に前記内側絶縁層を現像することによりビ
アを穿孔する工程であっても良い。
In the method for manufacturing a printed wiring board, the inner insulating layer is a layer made of a photosensitive resin, and the step of forming the via includes exposing the inner insulating layer to light, and thereafter, exposing the inner insulating layer. A step of drilling a via by developing the layer may be used.

【0016】上記プリント配線基板及びその製造方法に
おいて「基体」とは、絶縁性基板上に配設された銅箔な
どの導体層、アルミニウムや銅、鉄などの放熱性金属層
等をいう。
In the above-mentioned printed wiring board and its manufacturing method, the "base" means a conductor layer such as a copper foil and a heat-dissipating metal layer such as aluminum, copper and iron disposed on an insulating substrate.

【0017】また、本発明の他のプリント配線基板は、
3層の絶縁層と、前記絶縁層間にそれぞれ1層ずつ形成
された2層の配線層と、前記3層の絶縁層の両外側にそ
れぞれ形成された第1のコア配線層及び第2のコア配線
層と、前記配線層及びコア配線層間を電気的に接続する
スルホールメッキ層とを有するコア材と、前記第1のコ
ア配線層上に積層された第1の内側絶縁層と、前記第1
の内側絶縁層に穿孔され、前記第1のコア配線層を露出
させる第1のビアと、前記第1のビアの内壁上に形成さ
れ、前記露出した第1のコア配線層と前記第1の内側絶
縁層の上面側とを電気的に接続する第1の金属層と、前
記第1の内側絶縁層の上面に形成された第1の内側配線
層と、前記第1の内側絶縁層上に形成された第1の外側
絶縁層と、前記第1の外側絶縁層上に形成された第1の
外側配線層と、前記第1の外側絶縁層内に、前記第1の
内側配線層と前記第1の外側配線層とを電気的に接続す
るように形成された第1の導体バンプ群と、前記第2の
コア配線層上に積層された第2の内側絶縁層と、前記第
2の内側絶縁層に穿孔され、前記第2のコア配線層を露
出させる第2のビアと、前記第2のビアの内壁上に形成
され、前記露出した第2のコア配線層と前記第2の内側
絶縁層の上面側とを電気的に接続する第2の金属層と、
前記第2の内側絶縁層の上面に形成された第2の内側配
線層と、前記第2の内側絶縁層上に形成された第2の外
側絶縁層と、前記第2の外側絶縁層上に形成された第2
の外側配線層と、前記第2の外側絶縁層内に、前記第2
の内側配線層と前記第2の外側配線層とを電気的に接続
するように形成された第2の導体バンプ群と、を具備す
る。
Further, another printed wiring board of the present invention comprises:
Three insulating layers, two wiring layers formed one by one between the insulating layers, and a first core wiring layer and a second core formed on both outer sides of the three insulating layers, respectively. A core material having a wiring layer, a through-hole plating layer for electrically connecting the wiring layer and the core wiring layer, a first inner insulating layer laminated on the first core wiring layer,
A first via that is perforated in the inner insulating layer to expose the first core wiring layer; and a first via formed on an inner wall of the first via and exposing the first core wiring layer and the first via. A first metal layer electrically connecting the upper surface of the inner insulating layer, a first inner wiring layer formed on the upper surface of the first inner insulating layer, and a first metal layer on the first inner insulating layer. A first outer insulating layer formed, a first outer wiring layer formed on the first outer insulating layer, and a first inner wiring layer in the first outer insulating layer. A first group of conductive bumps formed so as to electrically connect to a first outer wiring layer, a second inner insulating layer laminated on the second core wiring layer; A second via formed in the inner insulating layer to expose the second core wiring layer, and a second via formed on an inner wall of the second via, and A second metal layer for electrically connecting the upper surface of the second core wiring layer a second inner insulating layer,
A second inner wiring layer formed on the upper surface of the second inner insulating layer, a second outer insulating layer formed on the second inner insulating layer, and a second inner wiring layer formed on the second outer insulating layer. Second formed
And the second outer insulating layer and the second outer insulating layer.
And a second group of conductive bumps formed so as to electrically connect the inner wiring layer and the second outer wiring layer.

【0018】このプリント配線基板は以下の方法により
製造される。即ち、本発明のプリント配線基板の製造方
法は、3層の絶縁層と、前記絶縁層間に形成された2層
の配線層と、前記3層の絶縁層の両外側にそれぞれ形成
された第1のコア配線層及び第2のコア配線層と、前記
配線層及びコア配線層間を電気的に接続するスルホール
メッキ層とを有するコア材を形成する工程と、前記第1
のコア配線層上に第1の内側絶縁層を積層するとともに
前記第2のコア配線層上に第2の内側絶縁層を積層する
工程と、前記第1の内側絶縁層に穿孔して前記第1のコ
ア配線層を露出させる第1のビアを形成するとともに前
記第2の内側絶縁層に穿孔して前記第2のコア配線層を
露出させる第2のビアを形成する工程と、前記第1のビ
ア内に金属層を形成して前記露出した第1のコア配線層
と第1の内側絶縁層の上面とを電気的に接続するととも
に、前記第2のビア内に金属層を形成して前記露出した
第2のコア配線層と第2の内側絶縁層の上面とを電気的
に接続し、それと同時に、前記第1の内側絶縁層上に第
1の内側配線層を形成するとともに前記第2の内側絶縁
層上に第2の内側配線層を形成する工程と、前記第1の
内側絶縁層上に第1の外側絶縁層を載置するとともに前
記第2の内側絶縁層上に第2の外側絶縁層を載置する工
程と、前記第1の外側絶縁層上に、略円錐形の第1の導
体バンプ群が形成された第1の導体板を載置するととも
に、前記第2の外側絶縁層上に、略円錐形の第2の導体
バンプ群が形成された第2の導体板を載置する工程と、
前記第1の導体板と前記第2の導体板とをプレスして、
前記第1の導体バンプ群を前記第1の外側絶縁層に貫通
させ、前記第1の内側配線層と前記第1の導体板とを電
気的に接続するとともに、前記第2の導体バンプ群を前
記第2の外側絶縁層に貫通させ、前記第2の内側配線層
と前記第2の導体板とを電気的に接続する工程と、前記
第1の導体板をパターニングして第1の外側配線層を形
成するとともに前記第2の導体板をパターニングして第
2の外側配線層を形成する工程と、を具備する。
This printed wiring board is manufactured by the following method. That is, the method for manufacturing a printed wiring board according to the present invention includes the three insulating layers, the two wiring layers formed between the insulating layers, and the first insulating layer formed on both outer sides of the three insulating layers. Forming a core material having a core wiring layer and a second core wiring layer, and a through-hole plating layer for electrically connecting the wiring layer and the core wiring layer;
Laminating a first inner insulating layer on the core wiring layer and laminating a second inner insulating layer on the second core wiring layer; and piercing the first inner insulating layer to form the first inner insulating layer. Forming a first via for exposing the first core wiring layer and forming a second via for exposing the second core wiring layer by piercing the second inner insulating layer; Forming a metal layer in the via and electrically connecting the exposed first core wiring layer to the upper surface of the first inner insulating layer, and forming a metal layer in the second via. Electrically connecting the exposed second core wiring layer to the upper surface of the second inner insulating layer, and simultaneously forming a first inner wiring layer on the first inner insulating layer, Forming a second inner wiring layer on the second inner insulating layer; and forming a second inner wiring layer on the first inner insulating layer. Placing the second outer insulating layer on the second inner insulating layer and placing the second outer insulating layer on the first outer insulating layer; and forming a substantially conical first conductive bump on the first outer insulating layer. Placing the first conductor plate on which the group is formed and placing the second conductor plate on which the substantially conical second conductor bump group is formed on the second outer insulating layer; When,
Pressing the first conductor plate and the second conductor plate,
The first conductor bump group is made to penetrate through the first outer insulating layer to electrically connect the first inner wiring layer and the first conductor plate, and the second conductor bump group is A step of penetrating the second outer insulating layer to electrically connect the second inner wiring layer and the second conductor plate, and patterning the first conductor plate to form a first outer wiring Forming a layer and patterning the second conductive plate to form a second outer wiring layer.

【0019】本発明の半導体パッケージは、放熱性金属
板と、前記放熱性基板上に配設された第1の絶縁層と、
前記第1の絶縁層上に形成された第1の配線層と、前記
第1の絶縁層内に圧入され、前記放熱性金属板と前記第
1の配線層とを電気的又は熱的に接続する略円錐形の第
1の導体バンプ群と、前記第1の絶縁層上に配設され、
前記第1の配線層を露出させるビアを供えた第2の絶縁
層と、前記ビアの内壁上に形成され、前記露出した第1
の配線層と前記第2の絶縁層の上面側とを電気的に接続
する金属層と、前記第2の絶縁層の上面に形成された第
2の配線層と、前記第2の絶縁層上に形成された第3の
絶縁層と、前記第3の絶縁層上に形成された第3の配線
層と、前記第3の絶縁層内に圧入され、前記第2の配線
層と前記第3の配線層とを電気的に接続する略円錐形の
第2の導体バンプ群と、を具備する。
A semiconductor package according to the present invention comprises: a heat-dissipating metal plate; a first insulating layer disposed on the heat-dissipating substrate;
A first wiring layer formed on the first insulating layer, and an electric or thermal connection between the heat-dissipating metal plate and the first wiring layer press-fit into the first insulating layer; A first conical bump group having a substantially conical shape to be disposed on the first insulating layer;
A second insulating layer provided with a via for exposing the first wiring layer; and a first insulating layer formed on an inner wall of the via, and
A metal layer for electrically connecting the wiring layer to the upper surface of the second insulating layer; a second wiring layer formed on the upper surface of the second insulating layer; A third insulating layer formed on the third insulating layer, a third wiring layer formed on the third insulating layer, and press-fitted into the third insulating layer to form the second wiring layer and the third wiring layer. And a substantially conical second conductive bump group that electrically connects the second conductive bumps to the second wiring layer.

【0020】また本発明の半導体装置は、放熱性金属板
と、前記放熱性基板上に配設された第1の絶縁層と、前
記第1の絶縁層上に形成された第1の配線層と、前記第
1の絶縁層内に圧入され、前記放熱性金属板と前記第1
の配線層とを電気的又は熱的に接続する略円錐形の第1
の導体バンプ群と、前記第1の絶縁層上に配設され、前
記第1の配線層を露出させるビアを供えた第2の絶縁層
と、前記ビアの内壁上に形成され、前記露出した第1の
配線層と前記第2の絶縁層の上面側とを電気的に接続す
る金属層と、前記第2の絶縁層の上面に形成された第2
の配線層と、前記第2の絶縁層上に形成された第3の絶
縁層と、前記第3の絶縁層上に形成された第3の配線層
と、前記第3の絶縁層内に圧入され、前記第2の配線層
と前記第3の配線層とを電気的に接続する略円錐形の第
2の導体バンプ群と、前記放熱性金属板上に配設され、
前記第3の配線層と結線された半導体チップと、を具備
する。
The semiconductor device according to the present invention also includes a heat dissipating metal plate, a first insulating layer disposed on the heat dissipating substrate, and a first wiring layer formed on the first insulating layer. And the heat dissipating metal plate press-fitted into the first insulating layer and
Of a substantially conical shape for electrically or thermally connecting the
A conductive bump group, a second insulating layer provided on the first insulating layer and provided with a via for exposing the first wiring layer, and a conductive bump group formed on an inner wall of the via, A metal layer for electrically connecting the first wiring layer to the upper surface of the second insulating layer; and a second layer formed on the upper surface of the second insulating layer.
Wiring layer, a third insulating layer formed on the second insulating layer, a third wiring layer formed on the third insulating layer, and press-fitted into the third insulating layer. A substantially conical second conductive bump group that electrically connects the second wiring layer and the third wiring layer, and is disposed on the heat-dissipating metal plate;
A semiconductor chip connected to the third wiring layer.

【0021】この半導体パッケージは以下の方法により
製造される。
This semiconductor package is manufactured by the following method.

【0022】即ち、本発明の半導体パッケージの製造方
法は、導体板上に略円錐形の第1の導体バンプ群を形成
する工程と、放熱性金属板上に第1の絶縁層を載置する
工程と、前記第1の絶縁層上に前記導体板を、前記導体
バンプ群が形成された面を向けて載置する工程と、前記
放熱性金属板と前記導体板とをプレスして前記第1の導
体バンプ群を前記第1の絶縁層に貫通させ、前記導体板
と前記放熱性金属板とを電気的又は熱的に接続する工程
と、前記導体板をパターニングして第1の配線層を形成
する工程と、前記第1の絶縁層上に第2の絶縁層を積層
する工程と、前記第2の絶縁層上に穿孔して前記第1の
配線層を露出させるビアを形成する工程と、前記ビア内
に金属層を形成して前記露出した第1の配線層と前記第
2の絶縁層の上面とを電気的に接続するとともに、前記
第2の絶縁層上に第2の配線層を形成する工程と、前記
第2の絶縁層上に、第3の絶縁層を載置する工程と、前
記第3の絶縁層上に、略円錐形の第2の導体バンプ群が
形成された第2の導体板を、前記導体バンプ群が形成さ
れた面を向けて載置する工程と、前記放熱性金属板と前
記第2の導体板とをプレスして前記第2の導体バンプ群
を前記第3の絶縁層に貫通させ、前記第2の配線層と前
記第2の導体板とを電気的に接続する工程と、前記第2
の導体板をパターニングして第3の配線層を形成する工
程と、を具備する。
That is, according to the method of manufacturing a semiconductor package of the present invention, a step of forming a substantially conical first conductive bump group on a conductive plate and mounting the first insulating layer on a heat-dissipating metal plate. A step of mounting the conductive plate on the first insulating layer with the surface on which the conductive bumps are formed facing, and pressing the heat-dissipating metal plate and the conductive plate to form the second conductive plate. A step of penetrating one conductive bump group through the first insulating layer to electrically or thermally connect the conductive plate and the heat-dissipating metal plate; and patterning the conductive plate to form a first wiring layer. Forming a second insulating layer on the first insulating layer; and forming a via hole on the second insulating layer to expose the first wiring layer. And a top surface of the exposed first wiring layer and the second insulating layer formed by forming a metal layer in the via. Forming a second wiring layer on the second insulating layer, placing a third insulating layer on the second insulating layer, Placing a second conductor plate on which a substantially conical second conductor bump group is formed on the insulating layer of (3) with the surface on which the conductor bump group is formed facing; Pressing a plate and the second conductor plate to penetrate the second conductor bump group through the third insulating layer, and electrically connecting the second wiring layer and the second conductor plate And the second step
Patterning the conductive plate to form a third wiring layer.

【0023】本発明では、ビアを穿孔する絶縁層を内側
に配設する。そのため、最外層にビアに起因する凹凸が
なくなり、凹部に薬品や空気が侵入することにより起る
外層加工のエッチングや印刷工程での不良が未然に防止
される。また、ビア上への部品実装時の不良が発生しな
くなり、部品実装上、設計上有利になる。
In the present invention, an insulating layer for drilling a via is provided inside. Therefore, the outermost layer has no irregularities due to vias, and defects in the etching or printing process of the outer layer processing caused by invasion of chemicals or air into the concave portions are prevented beforehand. In addition, defects during mounting of components on vias do not occur, which is advantageous in mounting components and designing.

【0024】更に最外層の金属層の厚さを薄くすること
が可能になり、高精細配線層の形成が容易になる。
Further, it is possible to reduce the thickness of the outermost metal layer, and it becomes easy to form a high-definition wiring layer.

【0025】前記ビアは貫通孔の径を小さく形成するこ
とができるので、この絶縁層に高い集積度の配線層を形
成することができる。
Since the vias can be formed with a small diameter of the through holes, a wiring layer with a high degree of integration can be formed on this insulating layer.

【0026】また、本発明では、導体バンプを圧入する
絶縁層を外側に配設する。この導体バンプはガラス繊維
などの補強材を含む絶縁層に圧入することができるの
で、ガラス繊維を含ませることにより機械的強度や熱に
対する強度の高い絶縁層を形成することができる。
Further, in the present invention, an insulating layer for press-fitting the conductor bump is provided outside. Since the conductive bumps can be pressed into an insulating layer containing a reinforcing material such as glass fiber, an insulating layer having high mechanical strength and high strength against heat can be formed by including glass fiber.

【0027】したがって、上記のようなビアを形成した
絶縁層を内側に配設するとともに、導体バンプを圧入し
た絶縁層を外側に配設することにより、高い集積度と、
高い強度とを兼ね備えたプリント配線基板を提供するこ
とができる。
Therefore, by disposing the insulating layer having the above-described vias on the inside and disposing the insulating layer press-fitted with the conductor bumps on the outside, a high degree of integration and
A printed wiring board having high strength can be provided.

【0028】[0028]

【発明の実施の形態】(第1の実施の形態)以下、本発
明の発明の実施形態に係るプリント配線基板の製造方法
について説明する。図1は本実施形態に係るプリント配
線基板の製造方法のフローを示したフローチャートであ
り、図2〜図17は同プリント配線基板の製造方法の各
工程を模式的に示した垂直断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) Hereinafter, a method for manufacturing a printed wiring board according to an embodiment of the present invention will be described. FIG. 1 is a flowchart showing a flow of a method for manufacturing a printed wiring board according to the present embodiment, and FIGS. 2 to 17 are vertical cross-sectional views schematically showing steps of the method for manufacturing the printed wiring board. .

【0029】図2に示したように、まずコア材の中心の
絶縁層を形成する絶縁性基板のプリプレグ(以下、絶縁
性基板のプリプレグを単に「プリプレグ」という。)1
の両面に銅箔などの金属板2,3を載置し(ステップ
1)、加熱下にプレスしてプリプレグ1を硬化させ(ス
テップ2)、両面に銅箔2,3が積層された図3に示す
ような、いわゆるニ層板4を形成する。次にこの二層板
4の金属板2,3にエッチングなどを施してパターニン
グし(ステップ3)、図4に示したようにそれぞれ配線
層2a,3aを形成してパターン形成した二層板4aを
得る。
As shown in FIG. 2, first, a prepreg of an insulating substrate on which an insulating layer at the center of a core material is formed (hereinafter, the prepreg of the insulating substrate is simply referred to as “prepreg”) 1
The metal plates 2 and 3 such as copper foil are placed on both sides of the prepreg (Step 1), and the prepreg 1 is cured by pressing under heating (Step 2). A so-called two-layer plate 4 is formed as shown in FIG. Next, the metal plates 2 and 3 of the two-layer plate 4 are patterned by etching or the like (step 3), and the wiring layers 2a and 3a are formed as shown in FIG. Get.

【0030】次に図5に示すようにこの二層板4aの上
側にプリプレグ5と更にその上に銅箔などの金属板6を
載置し、同様に二層板4aの下側にプリプレグ7と更に
その下に銅箔などの金属板8を載置する(ステップ
4)。
Next, as shown in FIG. 5, a prepreg 5 and a metal plate 6 such as a copper foil are placed on the upper side of the two-layer plate 4a. Similarly, the prepreg 7 is placed on the lower side of the two-layer plate 4a. Then, a metal plate 8 such as a copper foil is placed thereunder (step 4).

【0031】この状態で前記と同様に加熱下にプレスす
ると(ステップ5)図6に示したような金属層2a,3
a,6,8の四層を備えたコア材9が形成される。
In this state, when pressed under heating in the same manner as described above (step 5), the metal layers 2a and 3 as shown in FIG.
A core material 9 having four layers a, 6, and 8 is formed.

【0032】次にこのコア材9の両外側の金属板6,8
にエッチング処理などを施してパターニングし(ステッ
プ6)配線パターン6a,8aを形成することにより、
図7に示したようなパターン形成された四層のコア材9
aが得られる。
Next, metal plates 6 and 8 on both outer sides of the core material 9
Is patterned by performing an etching process or the like (step 6) to form wiring patterns 6a and 8a.
Four-layer core material 9 patterned as shown in FIG.
a is obtained.

【0033】次にこのコア材9aの層間接続のためのス
ルホールを形成するため、図8に示したようにコア材9
aの厚さ方向に貫通孔(スルホール)10を、例えばド
リルやレーザー光線照射などの既知の方法により穿孔し
てスルホールを備えたコア材9bを得る(ステップ
7)。
Next, in order to form through holes for interlayer connection of the core material 9a, as shown in FIG.
A through-hole (through hole) 10 is pierced in the thickness direction of a by a known method such as drilling or laser beam irradiation to obtain a core material 9b having the through hole (step 7).

【0034】このコア材9bのスルホール10に対して
例えば無電解メッキなどの既知の方法により金属層11
を形成するスルホールメッキを行ない(ステップ8)、
図9に示したようなスルホールメッキが施されたコア材
9cを得る。
The metal layer 11 is formed in the through hole 10 of the core material 9b by a known method such as electroless plating.
Through hole plating is performed (step 8).
A core material 9c on which through-hole plating is performed as shown in FIG. 9 is obtained.

【0035】次に、図10に示すようにコア材9cの上
下各面にそれぞれ、第1の内側絶縁層としてのプリプレ
グ12と第2の内側絶縁層としての13とを載置し(ス
テップ9)、上記と同様に加熱下にプレスする(ステッ
プ10)ことにより、図11に示したような積層体14
が形成される。
Next, as shown in FIG. 10, a prepreg 12 as a first inner insulating layer and a prepreg 13 as a second inner insulating layer are placed on each of the upper and lower surfaces of the core material 9c (step 9). Pressing under heating in the same manner as described above (step 10) to obtain a laminate 14 as shown in FIG.
Is formed.

【0036】この積層体14の両外側の絶縁層12,1
3の所定位置に、例えばレーザー光線照射により穴あけ
を行ない(ステップ11)、図12に示したようなビア
15,15,…及びビア16,16,…が形成された積
層体14aが得られる。
The insulating layers 12, 1 on both outer sides of the laminated body 14
Drilling is performed at a predetermined position 3 by, for example, laser beam irradiation (step 11) to obtain a laminated body 14a having vias 15, 15,... And vias 16, 16,.

【0037】この積層対14aの両外側の絶縁層12,
13及びビア15,15,…及びビア16,16,…の
内壁に、例えば無電解メッキなどの既知の方法により金
属層を形成すると(ステップ12)、図13に示したよ
うな層間接続する第1の金属層としての導電性ビア1
7,17,…、第2の金属層としての19,19,…、
第1の内側配線層としての配線層18、第2の内側配線
層としての配線層20がそれぞれ形成された積層体14
bが形成される。
The insulating layers 12 on both outer sides of the laminated pair 14a,
When a metal layer is formed on the inner walls of the vias 13 and vias 15, 15,... And vias 16, 16,... By a known method such as electroless plating (step 12), the interlayer connection shown in FIG. Conductive via 1 as metal layer 1
7, 17, ..., 19, 19, ... as the second metal layer
A laminate 14 in which a wiring layer 18 as a first inner wiring layer and a wiring layer 20 as a second inner wiring layer are respectively formed.
b is formed.

【0038】次に、積層体14bとは別個に銅箔などの
金属板21を用意し、この金属板21の一方の面に所定
の配線パターンに沿って、第1の導体バンプ群としての
略円錐形の導体バンプ(群)22,22,…を、例えば
銀ペーストなどの導電性組成物と印刷技術を用いて形成
し(ステップ)、図14のようなバンプ付金属板21a
を得る(ステップ13)。
Next, a metal plate 21 made of copper foil or the like is prepared separately from the laminate 14b, and one surface of this metal plate 21 is formed along a predetermined wiring pattern as a first conductive bump group. Are formed using a conductive composition such as a silver paste and a printing technique (step), and a metal plate 21a with bumps as shown in FIG. 14 is formed.
Is obtained (step 13).

【0039】全く同様にして金属板23上に第2の導体
バンプ群としての導体バンプ(群)24,24,…が形
成されたバンプ付金属板23aを形成する。
In the same manner, a metal plate 23a with bumps on which conductive bumps (group) 24, 24,... As a second conductive bump group are formed on a metal plate 23 is formed.

【0040】これらのバンプ付金属板21a,23aと
を図15に示すように、第1の外側絶縁層としてのプリ
プレグ25と、第2の外側絶縁層としてのプリプレグ2
6をそれぞれ間に挟んで前述した積層体14bと対向し
た位置に載置し(ステップ14)、前記と同様にして加
熱下にプレスして(ステップ15)導体バンプ(群)2
2,22,…をプリプレグ25に貫通させると、図16
に示したように、導体バンプ群22,22,…の先端側
を配線層18や導電性ビア17,17,…と接触させる
ことにより導体板21と配線層18,導電性ビア17,
17,…の間の層間接続が形成される。
As shown in FIG. 15, these metal plates 21a and 23a with bumps are connected to a prepreg 25 as a first outer insulating layer and a prepreg 2 as a second outer insulating layer.
6 is placed at a position facing the above-mentioned laminated body 14b with each of them interposed therebetween (step 14), and pressed under heating in the same manner as above (step 15).
When the prepreg 25 penetrates 2, 22,.
Are brought into contact with the wiring layer 18 and the conductive vias 17, 17,..., So that the conductive plate 21 and the wiring layer 18, the conductive via 17,
The interlayer connection between 17,... Is formed.

【0041】同様に、導体バンプ群24,24,…の先
端側を配線層20や導電性ビア19,19,…と接触さ
せることにより導体板23と配線層20,導電性ビア1
9,19,…の間の層間接続が形成された積層体27が
得られる。
Similarly, by contacting the tip ends of the conductor bump groups 24, 24,... With the wiring layer 20 and the conductive vias 19, 19,.
The laminated body 27 having the interlayer connection between 9, 19,... Is obtained.

【0042】この積層体27の最外層を形成する金属板
21,23についてエッチングなどを施すことによりパ
ターニングを行なって第1の外側配線層としての配線層
21b、及び第2の外側配線層としての配線層23bを
それぞれ形成すると(ステップ16)、図17に示した
ような多層板27aが得られる。
The metal plates 21 and 23 forming the outermost layer of the laminate 27 are patterned by etching or the like to form a wiring layer 21b as a first outer wiring layer and a wiring layer 21b as a second outer wiring layer. When the wiring layers 23b are formed (step 16), a multilayer board 27a as shown in FIG. 17 is obtained.

【0043】本実施形態に係るプリント配線基板では、
ビア17,18を形成した絶縁層12,13を最外側の
絶縁層25,26よりも内側に配設したので、ビア1
5,16形成時の穴や導電性ビア17,18を形成する
金属層による凹凸が最外層として表面に現れない。ま
た、ビア17,18形成時にできた穴は外側の絶縁層2
5,26を積層する際に流れ込む樹脂で充填されるの
で、穴を充填する工程が不要である。更に、ビア17,
18は微細な径、例えば数10〜100μm程度の微細
な穴であり、このような小さなビアにより層間接続でき
るので、この層の配線密度を上げることができる。その
ため、この絶縁層上に微細な配線層を形成することによ
り、集積度を向上することができる。
In the printed wiring board according to the present embodiment,
Since the insulating layers 12 and 13 in which the vias 17 and 18 were formed were disposed inside the outermost insulating layers 25 and 26, the via 1
Unevenness due to the metal layer forming the holes and the conductive vias 17 and 18 when the holes 5 and 16 are formed does not appear on the surface as the outermost layer. The holes formed when the vias 17 and 18 were formed correspond to the outer insulating layer 2.
Since steps 5 and 26 are filled with the resin that flows when the layers are stacked, a step of filling the holes is unnecessary. In addition, via 17,
Reference numeral 18 denotes a fine hole having a fine diameter, for example, about several tens to 100 μm. Since the interlayer can be connected by such a small via, the wiring density of this layer can be increased. Therefore, by forming a fine wiring layer over the insulating layer, the degree of integration can be improved.

【0044】また、本実施形態に係るプリント配線基板
では、導体バンプ群22,22,…や導体バンプ群2
4,24,…を形成した絶縁層25,26を最外側に配
設したので、多層板27aの両外側を平滑な表面にする
ことができる。そのため、絶縁層25,26上の配線層
21a,23aの配線密度を向上することかでき、集積
度を向上することができる。
In the printed wiring board according to the present embodiment, the conductor bump groups 22, 22,.
Since the insulating layers 25 and 26 formed with 4, 24,... Are arranged on the outermost sides, both outer sides of the multilayer board 27a can be made smooth surfaces. Therefore, the wiring density of the wiring layers 21a and 23a on the insulating layers 25 and 26 can be improved, and the degree of integration can be improved.

【0045】更に、これらの絶縁層25,26には、ガ
ラス繊維を補強材として含む絶縁層を用いることができ
るので、機械的にも熱的にも優れた強度を備えた絶縁層
を最外層として形成することができる。その結果、多層
板27aとして機械的にも熱的にも優れた強度を備えた
多層板27aを形成することができる。
Furthermore, since an insulating layer containing glass fiber as a reinforcing material can be used for these insulating layers 25 and 26, an insulating layer having excellent mechanical and thermal strength can be used as the outermost layer. It can be formed as As a result, a multilayer board 27a having excellent mechanical and thermal strength can be formed as the multilayer board 27a.

【0046】なお、本発明は上記実施形態の内容に限定
されるものではない。
The present invention is not limited to the contents of the above embodiment.

【0047】例えば、上記実施形態では、絶縁層12,
13にビア15,16を形成する方法としてレーザー光
線を照射して穿孔する方法を使用したが、感光性樹脂を
露光後現像することによりビアを形成することも可能で
ある。即ち、絶縁層12,23の材料として感光性樹脂
を使用し、部分的に紫外線などを照射して硬化させ、未
硬化部分を現像して除去することによりビア15,16
を形成する方法も使用可能である。
For example, in the above embodiment, the insulating layer 12,
As a method of forming the vias 15 and 16 in the hole 13, a method of irradiating a laser beam and perforating the hole was used, but it is also possible to form the via by exposing and developing the photosensitive resin. That is, a photosensitive resin is used as a material of the insulating layers 12 and 23, and is cured by partially irradiating ultraviolet rays or the like, and the uncured portions are developed and removed to thereby remove the vias 15 and 16.
Can also be used.

【0048】また、本実施形態において、導体バンプを
貫通させるのに使用する絶縁性基板としては、ガラスク
ロスやマット、有機合成繊維布やマット、或いは紙など
の補強材で強化された合成樹脂系シートが挙げられる。
その厚さは20〜400μm程度が好ましい。ここで、
合成樹脂としては、例えばポリカーボネート樹脂、ポリ
スルホン樹脂、熱可塑性ポリイミド樹脂、ポリ4フッ化
エチレン6フッ化プロピレン樹脂、ポリエーテルエーテ
ルケトン樹脂などの熱可塑性樹脂、エポキシ樹脂、ビス
マレイミドトリアジン樹脂、ポリイミド樹脂、フェノー
ル樹脂、ポリエステル樹脂、メラミン樹脂などの熱硬化
性樹脂、あるいはブタジエンゴム、ブチルゴム、天然ゴ
ム、ネオプレンゴム、シリコーンゴムなどのゴム類が挙
げられる。
In this embodiment, the insulating substrate used to penetrate the conductor bumps is made of a synthetic resin based on a reinforcing material such as glass cloth or mat, organic synthetic fiber cloth or mat, or paper. Sheet.
The thickness is preferably about 20 to 400 μm. here,
As the synthetic resin, for example, a polycarbonate resin, a polysulfone resin, a thermoplastic polyimide resin, a polytetrafluoroethylene hexafluoropropylene resin, a thermoplastic resin such as a polyetheretherketone resin, an epoxy resin, a bismaleimide triazine resin, a polyimide resin, Thermosetting resins such as phenolic resins, polyester resins, and melamine resins, and rubbers such as butadiene rubber, butyl rubber, natural rubber, neoprene rubber, and silicone rubber are exemplified.

【0049】そして、前記略円錐形の導体バンプの形成
は、導電性組成物で形成する場合、例えば比較的厚いメ
タルマスクを用いた印刷法で、アスペクト比の高い略円
錐形の導体バンプ群を形成できる。また、前記略円錐形
の導体バンプ群の高さは、一般的に、20〜500μm
程度が可能である。
When forming the substantially conical conductive bumps by using a conductive composition, for example, a substantially conical conductive bump group having a high aspect ratio is formed by a printing method using a relatively thick metal mask. Can be formed. The height of the group of substantially conical conductive bumps is generally 20 to 500 μm.
Degrees are possible.

【0050】本発明において、略円錐形の導体バンプ群
を導電性金属で形成する手段としては、例えば、銅箔な
どの支持基体面の所定位置に、金もしくは銅のボールを
押し付け、しかる後に引き離すことにより先端が尖った
略円錐形の導体(素子)群を形成できる。また予め、略
円錐形の導体の形に対応する凹部を形成したプレートに
溶融金属を注入し、略円錐形の導体バンプ群を形成する
ことも可能である。更に他の手段として、支持フィルム
面上に感光性レジストを厚めに塗布し、支持フィルム側
から露光することにより先端が尖った台形の凹部を持っ
た窪み群を形成した後、前記支持フィルムを除去し、こ
の支持フィルム除去面に金属膜を張り、銅、金、銀、半
田などをメッキして所定位置に微小な略円錐形の導体バ
ンプ群を形成してもよい。
In the present invention, as a means for forming a substantially conical conductive bump group with a conductive metal, for example, a gold or copper ball is pressed to a predetermined position on a supporting base surface such as a copper foil and then separated. Thereby, a conductor (element) group having a substantially conical shape with a sharp tip can be formed. Further, it is also possible to inject molten metal into a plate in which a concave portion corresponding to the shape of a substantially conical conductor is formed beforehand to form a substantially conical conductor bump group. As still another means, a photosensitive resist is applied thickly on the support film surface, and the support film is removed after forming a group of depressions having a trapezoidal concave portion with a sharp tip by exposing from the support film side. Then, a metal film may be formed on the support film-removed surface, and plated with copper, gold, silver, solder, or the like to form minute substantially conical conductive bumps at predetermined positions.

【0051】また、本発明において、前記略円錐形の導
体バンプ群を支持する基体としては、離形性のあるフィ
ルムあるいは金属箔などが挙げられ、この支持基体は1
枚のシートであってもよく、パターン化されたものでも
よく、その形状は特に限定されない。
In the present invention, examples of the substrate supporting the group of substantially conical conductive bumps include a releasable film or a metal foil.
It may be a single sheet or a patterned sheet, and its shape is not particularly limited.

【0052】更に本発明において、前記略円錐形の導体
バンプを合成樹脂系シートに貫通させる手段として、例
えば、略円錐形の導体バンプ群を形成した支持基体、及
び合成樹脂系シートなどをロールから巻き戻しながら、
加熱して樹脂分を柔らかくし、例えば、寸法や変形の少
ない金属製、硬質な耐熱性樹脂製、もしくはセラミック
製のローラと、合成樹脂側には加圧したとき弾性的に変
形するローラ、例えば前記のようなゴム製のローラとの
間を通過させることにより、略円錐形の導体バンプが貫
通し、合成樹脂系シート表面に両端側が露出してなる多
層板を連続的に製造することができる。
Further, in the present invention, as means for penetrating the substantially conical conductive bumps through the synthetic resin-based sheet, for example, a support base having a group of substantially conical conductive bumps formed thereon and a synthetic resin-based sheet may be rolled. While rewinding,
Heating to soften the resin component, for example, a metal with small dimensions and deformation, a hard heat-resistant resin, or a ceramic roller, and a roller that elastically deforms when pressed on the synthetic resin side, for example, By passing between the rubber rollers as described above, a substantially conical conductive bump penetrates, and a multilayer board having both ends exposed on the surface of the synthetic resin sheet can be continuously manufactured. .

【0053】(第2の実施の形態)次に本発明の第2の
実施形態について説明する。なお、本実施形態以降の実
施形態のうち、先行する実施形態と重複する部分につい
ては説明を省略する。
(Second Embodiment) Next, a second embodiment of the present invention will be described. Note that, of the embodiments after this embodiment, the description of the same parts as the preceding embodiment will be omitted.

【0054】図18は本実施形態に係る半導体パッケー
ジの製造方法のフローを示したフローチャートであり、
図19〜図29は同半導体パッケージの製造方法の各工
程を模式的に示した垂直断面図である。
FIG. 18 is a flowchart showing the flow of the method for manufacturing a semiconductor package according to the present embodiment.
19 to 29 are vertical sectional views schematically showing each step of the method for manufacturing the semiconductor package.

【0055】本実施形態に係る半導体パッケージを製造
するには、まず、銅箔などの金属板31を用意し、この
金属板31の一方の面上に、例えば銀ペーストなどの導
電性組成物を印刷技術を用いて図19に示すような略円
錐径の導体バンプ(群)32,32,…を形成する(ス
テップ1a)。
To manufacture the semiconductor package according to the present embodiment, first, a metal plate 31 such as a copper foil is prepared, and a conductive composition such as a silver paste is coated on one surface of the metal plate 31. Using a printing technique, conductor bumps (group) 32, 32,... Having a substantially conical diameter as shown in FIG. 19 are formed (step 1a).

【0056】次に図20に示したように例えばアルミや
銅、鉄などの放熱性金属板34の上にプリプレグ33を
載置し、更にその上に前記金属板31を導体バンプ
(群)32,32,…形成面を図中下向きにして載置し
(ステップ2a)、この状態で例えばローラープレスの
間を通過させることにより加熱下にプレスして(ステッ
プ3a)、図21に示すように導体バンプ(群)32,
32,…をプリプレグ33に貫通させ、導体バンプ
(群)32,32,…の先端側を放熱性金属板34に当
接させることにより、前記金属板31と放熱性金属板3
4との間が電気的、熱的に接続された積層体40を形成
する。
Next, as shown in FIG. 20, a prepreg 33 is placed on a heat-dissipating metal plate 34 made of, for example, aluminum, copper, iron, or the like, and the metal plate 31 is further placed thereon with conductive bumps (groups) 32. , 32,... Are placed face down in the figure (step 2a), and pressed under heating (step 3a) in this state, for example, by passing between roller presses, as shown in FIG. Conductor bumps (group) 32,
Are penetrated through the prepreg 33, and the front ends of the conductor bumps (groups) 32, 32,.
4 form an electrically and thermally connected laminate 40.

【0057】次にこの積層体40上面の金属板31につ
いて、例えばエッチング処理を施すことによりパターニ
ングし(ステップ4a)、図22に示したような配線層
31aが形成された積層体40aを得る。
Next, the metal plate 31 on the upper surface of the stacked body 40 is patterned by, for example, etching (step 4a) to obtain the stacked body 40a having the wiring layer 31a as shown in FIG.

【0058】この積層体40aの上に更にプリプレグ3
5を積層し(ステップ5a)、硬化させて図23に示し
たような絶縁層35が積層された積層体40bを形成す
る。
The prepreg 3 is further placed on the laminate 40a.
5 are laminated (Step 5a) and cured to form a laminate 40b on which the insulating layer 35 is laminated as shown in FIG.

【0059】積層体40bの絶縁層35の所定位置につ
いて、例えばレーザー光線を照射することにより層間接
続のためのビア36,36,…を穿孔して(ステップ6
a)図24に示したような配線層31aの一部がビア3
6,36,…の底部で露出された積層体40cを形成す
る。
At predetermined positions of the insulating layer 35 of the laminated body 40b, via holes 36, 36,... For interlayer connection are pierced by irradiating, for example, a laser beam (step 6).
a) A part of the wiring layer 31a as shown in FIG.
The laminated body 40c exposed at the bottoms of 6, 36,... Is formed.

【0060】こうして穿孔したビア36,36,…の内
壁と絶縁層35の図中上表面に例えば無電解メッキを施
すことにより金属層を形成し(ステップ7a)、図25
に示したような層間接続のための導電性ビア37,3
7,…と配線層38とが形成された積層体40dを得
る。
A metal layer is formed on the inner walls of the vias 36, 36,... Thus formed and the upper surface of the insulating layer 35 by, for example, electroless plating (step 7a), and FIG.
Conductive vias 37, 3 for interlayer connection as shown in FIG.
A laminate 40d on which the wiring layers 38 are formed is obtained.

【0061】次に、積層体40dとは別個に、銅箔など
の銅箔などの金属板41を用意し、この金属板41の一
方の面上に、例えば銀ペーストなどの導電性組成物を印
刷技術を用いて図26に示すような略円錐形の導体バン
プ(群)42を形成する(ステップ8a)。
Next, a metal plate 41 such as a copper foil such as a copper foil is prepared separately from the laminate 40d, and a conductive composition such as a silver paste is coated on one surface of the metal plate 41. A substantially conical conductive bump (group) 42 as shown in FIG. 26 is formed by using a printing technique (step 8a).

【0062】次に図27に示すように前記積層体40d
の図中上側にプリプレグ39を載置し、更にその上に前
記金属板41を導体バンプ(群)42が図中下側にくる
ようにして載置する(ステップ9a) この状態で例えばローラープレスの間を通過させること
により加熱下にプレスして(ステップ10a)、図28
に示すように導体バンプ(群)42をプリプレグ39に
貫通させ、導体バンプ(群)42の先端側を絶縁層35
上表面側に形成された導電性ビア37や配線層38に当
接させることにより、前記金属板41と絶縁層35上表
面側に形成された導電性ビア37や配線層38との間が
電気的に接続された積層体40eを形成する。
Next, as shown in FIG.
A prepreg 39 is placed on the upper side in the figure, and the metal plate 41 is further placed on the prepreg 39 so that the conductive bumps (group) 42 are on the lower side in the figure (step 9a). Press under heating (step 10a).
As shown in the figure, the conductor bump (group) 42 is made to penetrate through the prepreg 39, and the tip side of the conductor bump (group) 42 is
By making contact with the conductive vias 37 and the wiring layers 38 formed on the upper surface side, electrical connection between the metal plate 41 and the conductive vias 37 and the wiring layers 38 formed on the upper surface side of the insulating layer 35 is established. To form a laminated body 40e that is electrically connected.

【0063】次にこの積層体40e上面の金属板41に
ついて、例えばエッチング処理を施すことによりパター
ニングし(ステップ11a)、図29に示したような配
線層41aが形成された積層体40fを得る。
Next, the metal plate 41 on the upper surface of the laminate 40e is patterned by, for example, etching (step 11a) to obtain a laminate 40f on which the wiring layer 41a is formed as shown in FIG.

【0064】こうして形成した積層体40fの放熱性金
属板34の空いているスペースに例えばICやLSIな
どの半導体チップ43をその配線側が上向きになるよう
にセットする(ステップ12a) 次いで半導体チップ43と配線層41との間を例えば金
線44などにより結線することにより(ステップ13
a)、図30に示したような半導体パッケージ40gが
形成される。
A semiconductor chip 43 such as an IC or an LSI is set in a space of the heat-dissipating metal plate 34 of the laminate 40f thus formed so that its wiring side faces upward (step 12a). The wiring layer 41 is connected to the wiring layer 41 by, for example, a gold wire 44 (step 13).
a), a semiconductor package 40g as shown in FIG. 30 is formed.

【0065】本実施形態に係る半導体パッケージによれ
ば、半導体チップ43との間で結線する配線層41は導
体バンプ(群)41が埋設され、ガラス繊維で補強され
た絶縁層39上に形成されている。そのため、半導体チ
ップ43との間で金線を用いてワイヤーボンディングを
行なっても、絶縁層39自体が機械的にも熱的にも優れ
た強度を備えているので、ワイヤーボンディング時の機
械的及び熱的ストレスに十分耐え得ることができ、層間
接続が破壊されたり、信頼性が低下するというトラブル
の発生が未然に防止される、という効果が得られる。
According to the semiconductor package of this embodiment, the wiring layer 41 connected to the semiconductor chip 43 is formed on the insulating layer 39 buried with the conductor bumps (group) 41 and reinforced with glass fiber. ing. Therefore, even if wire bonding is performed using a gold wire with the semiconductor chip 43, the insulating layer 39 itself has excellent mechanical and thermal strength. It is possible to sufficiently withstand thermal stress, and it is possible to obtain an effect that troubles such as destruction of interlayer connection and deterioration of reliability are prevented beforehand.

【0066】(実施例)以下に本実施形態に従ってプリ
ント配線基板を製造する実施例について説明する。
(Example) An example of manufacturing a printed wiring board according to this embodiment will be described below.

【0067】厚さ0.5mm、銅箔厚18μmの両面張
り積層板にドリルにより直径0.2mmの穴をあけ、メ
ッキ厚約20μmのスルホールメッキ層を形成した後、
エッチング法により両面に回路を形成した積層体を得
た。次に約50μm厚の樹脂シートと12μmの銅箔を
積層し、炭酸ガスレーザーにより直径0.1mmの穴を
あけ、メッキにより層間の導通を確保した。次に18μ
m厚の銅箔上に底面直径が0.2mmの略円錐形の導体
バンプ群を印刷法により形成し、厚さ60μmのプリプ
レグこの導体バンプ群を圧入して貫通させたバンプ付き
銅箔を、銅箔面を外側にして前記積層体と重ねて加熱下
にプレスし、得られた積層体の最外層にエッチング法に
より回路を形成し、金属層が6層のプリント配線基板を
得た。
A hole having a diameter of 0.2 mm was drilled in a double-sided laminated board having a thickness of 0.5 mm and a copper foil thickness of 18 μm to form a through-hole plating layer having a plating thickness of about 20 μm.
A laminate having circuits formed on both sides by an etching method was obtained. Next, a resin sheet having a thickness of about 50 μm and a copper foil having a thickness of 12 μm were laminated, a hole having a diameter of 0.1 mm was made with a carbon dioxide laser, and conduction between layers was secured by plating. Then 18μ
A substantially conical conductive bump group having a bottom diameter of 0.2 mm is formed on a copper foil having a thickness of 0.2 m by a printing method, and a prepreg having a thickness of 60 μm is pressed into the conductive bump group to form a copper foil with bumps. The laminate was pressed with heating with the copper foil side facing outside and pressed under heating, and a circuit was formed on the outermost layer of the obtained laminate by an etching method to obtain a printed wiring board having six metal layers.

【0068】この基板の初期導通性を検査したところ、
全て導通が形成されていることが確認された。
When the initial conductivity of this substrate was inspected,
It was confirmed that conduction was formed in all cases.

【0069】[0069]

【発明の効果】本発明によれば、ビアを穿孔する絶縁層
を内側に配設する。そのため、最外層にビアに起因する
凹凸がなくなり、凹部に薬品や空気が侵入することによ
り起る外層加工のエッチングや印刷工程での不良が未然
に防止される。また、ビア上への部品実装時の不良が発
生しなくなり、部品実装上、設計上有利になる。
According to the present invention, an insulating layer for drilling a via is provided inside. Therefore, the outermost layer has no irregularities due to vias, and defects in the etching or printing process of the outer layer processing caused by invasion of chemicals or air into the concave portions are prevented beforehand. In addition, defects during mounting of components on vias do not occur, which is advantageous in mounting components and designing.

【0070】更に最外層の金属層の厚さを薄くすること
が可能になり、高精細配線層の形成が容易になる。
Further, it is possible to reduce the thickness of the outermost metal layer, and it becomes easy to form a high-definition wiring layer.

【0071】前記ビアは貫通孔の径を小さく形成するこ
とができるので、この絶縁層に高い集積度の配線層を形
成することができる。
Since the vias can be formed with a small diameter of the through-hole, a wiring layer with a high degree of integration can be formed on this insulating layer.

【0072】また、本発明では、導体バンプを圧入する
絶縁層を外側に配設する。この導体バンプはガラス繊維
などの補強材を含む絶縁層に圧入することができるの
で、ガラス繊維を含ませることにより機械的強度や熱に
対する強度の高い絶縁層を形成することができる。
In the present invention, the insulating layer for press-fitting the conductor bump is provided outside. Since the conductive bumps can be pressed into an insulating layer containing a reinforcing material such as glass fiber, an insulating layer having high mechanical strength and high strength against heat can be formed by including glass fiber.

【0073】したがって、上記のようなビアを形成した
絶縁層を内側に配設するとともに、導体バンプを圧入し
た絶縁層を外側に配設することにより、高い集積度と、
高い強度とを兼ね備えたプリント配線基板を提供するこ
とができる。
Therefore, by disposing the insulating layer having the above-described vias on the inside and disposing the insulating layer press-fitted with the conductive bumps on the outside, a high degree of integration and
A printed wiring board having high strength can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態に係るプリント配線基板の製造
方法のフローを示したフローチャートである。
FIG. 1 is a flowchart illustrating a flow of a method for manufacturing a printed wiring board according to a first embodiment.

【図2】第1の実施形態に係るプリント配線基板の製造
工程を示した垂直断面図である。
FIG. 2 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.

【図3】第1の実施形態に係るプリント配線基板の製造
工程を示した垂直断面図である。
FIG. 3 is a vertical sectional view showing a manufacturing process of the printed wiring board according to the first embodiment.

【図4】第1の実施形態に係るプリント配線基板の製造
工程を示した垂直断面図である。
FIG. 4 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図5】第1の実施形態に係るプリント配線基板の製造
工程を示した垂直断面図である。
FIG. 5 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図6】第1の実施形態に係るプリント配線基板の製造
工程を示した垂直断面図である。
FIG. 6 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図7】第1の実施形態に係るプリント配線基板の製造
工程を示した垂直断面図である。
FIG. 7 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図8】第1の実施形態に係るプリント配線基板の製造
工程を示した垂直断面図である。
FIG. 8 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図9】第1の実施形態に係るプリント配線基板の製造
工程を示した垂直断面図である。
FIG. 9 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図10】第1の実施形態に係るプリント配線基板の製
造工程を示した垂直断面図である。
FIG. 10 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図11】第1の実施形態に係るプリント配線基板の製
造工程を示した垂直断面図である。
FIG. 11 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図12】第1の実施形態に係るプリント配線基板の製
造工程を示した垂直断面図である。
FIG. 12 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図13】第1の実施形態に係るプリント配線基板の製
造工程を示した垂直断面図である。
FIG. 13 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図14】第1の実施形態に係るプリント配線基板の製
造工程を示した垂直断面図である。
FIG. 14 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図15】第1の実施形態に係るプリント配線基板の製
造工程を示した垂直断面図である。
FIG. 15 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図16】第1の実施形態に係るプリント配線基板の製
造工程を示した垂直断面図である。
FIG. 16 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図17】第1の実施形態に係るプリント配線基板の製
造工程を示した垂直断面図である。
FIG. 17 is a vertical sectional view showing the manufacturing process of the printed wiring board according to the first embodiment.

【図18】第2の実施形態に係る半導体パッケージの製
造方法のフローを示したフローチャートである。
FIG. 18 is a flowchart illustrating a flow of a method of manufacturing a semiconductor package according to a second embodiment.

【図19】第2の実施形態に係る半導体パッケージの製
造工程を示した垂直断面図である。
FIG. 19 is a vertical sectional view showing a manufacturing process of the semiconductor package according to the second embodiment.

【図20】第2の実施形態に係る半導体パッケージの製
造工程を示した垂直断面図である。
FIG. 20 is a vertical sectional view illustrating a manufacturing process of the semiconductor package according to the second embodiment;

【図21】第2の実施形態に係る半導体パッケージの製
造工程を示した垂直断面図である。
FIG. 21 is a vertical sectional view showing a manufacturing process of the semiconductor package according to the second embodiment.

【図22】第2の実施形態に係る半導体パッケージの製
造工程を示した垂直断面図である。
FIG. 22 is a vertical sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.

【図23】第2の実施形態に係る半導体パッケージの製
造工程を示した垂直断面図である。
FIG. 23 is a vertical sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.

【図24】第2の実施形態に係る半導体パッケージの製
造工程を示した垂直断面図である。
FIG. 24 is a vertical sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.

【図25】第2の実施形態に係る半導体パッケージの製
造工程を示した垂直断面図である。
FIG. 25 is a vertical sectional view showing the manufacturing process of the semiconductor package according to the second embodiment;

【図26】第2の実施形態に係る半導体パッケージの製
造工程を示した垂直断面図である。
FIG. 26 is a vertical sectional view showing the manufacturing process of the semiconductor package according to the second embodiment;

【図27】第2の実施形態に係る半導体パッケージの製
造工程を示した垂直断面図である。
FIG. 27 is a vertical sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.

【図28】第2の実施形態に係る半導体パッケージの製
造工程を示した垂直断面図である。
FIG. 28 is a vertical sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.

【図29】第2の実施形態に係る半導体パッケージの製
造工程を示した垂直断面図である。
FIG. 29 is a vertical sectional view showing the manufacturing process of the semiconductor package according to the second embodiment;

【図30】第2の実施形態に係る半導体パッケージの製
造工程を示した垂直断面図である。
FIG. 30 is a vertical sectional view showing the manufacturing process of the semiconductor package according to the second embodiment.

【図31】従来のプリント配線基板の製造方法の工程を
示した垂直断面図である。
FIG. 31 is a vertical sectional view showing steps of a conventional method for manufacturing a printed wiring board.

【符号の説明】[Explanation of symbols]

9…コア材(基体)、 15…ビア、 16…ビア、 12…絶縁層(内側絶縁層)、 13…絶縁層(内側絶縁層)、 17…導電性ビア(第1の金属層)、 19…導電性ビア(第2の金属層)、 18…配線層(第1の内側配線層)、 20…配線層(第2の内側配線層)、 25…絶縁層(第1の外側絶縁層)、 26…絶縁層(第2の外側絶縁層)、 21b…配線層(第1の外側配線層)、 23b…配線層(第2の外側配線層)、 22…導体バンプ(第1の導体バンプ)、 24…導体バンプ(第2の導体バンプ)。 Reference numeral 9: core material (base), 15: via, 16: via, 12: insulating layer (inside insulating layer), 13: insulating layer (inside insulating layer), 17: conductive via (first metal layer), 19 ... conductive via (second metal layer), 18 ... wiring layer (first inner wiring layer), 20 ... wiring layer (second inner wiring layer), 25 ... insulating layer (first outer insulating layer) 26, an insulating layer (second outer wiring layer); 21b, a wiring layer (first outer wiring layer); 23b, a wiring layer (second outer wiring layer); 22, a conductor bump (first conductor bump) ), 24... Conductor bumps (second conductor bumps).

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 基体と、 前記基体上に形成され、前記基体を露出させるビアを供
えた内側絶縁層と、 前記ビアの内壁上に形成され、前記露出した基体と前記
内側絶縁層の上面側とを電気的に接続する金属層と、 前記内側絶縁層の上面に形成された内側配線層と、 前記内側絶縁層上に形成された外側絶縁層と、 前記外側絶縁層上に形成された外側配線層と、 前記外側絶縁層内に、前記内側配線層と前記外側配線層
とを電気的に接続するように形成された導体バンプ群
と、 を具備するプリント配線基板。
An inner insulating layer formed on the base and provided with a via for exposing the base; an upper surface of the exposed base and the inner insulating layer formed on an inner wall of the via; A metal layer electrically connecting the inner insulating layer, an inner wiring layer formed on the upper surface of the inner insulating layer, an outer insulating layer formed on the inner insulating layer, and an outer formed on the outer insulating layer. A printed wiring board, comprising: a wiring layer; and a conductive bump group formed in the outer insulating layer so as to electrically connect the inner wiring layer and the outer wiring layer.
【請求項2】 請求項1に記載のプリント配線基板であ
って、前記外側絶縁層は、ガラス繊維を補強材として含
む層であることを特徴とするプリント配線基板。
2. The printed wiring board according to claim 1, wherein said outer insulating layer is a layer containing glass fiber as a reinforcing material.
【請求項3】 基体上に内側絶縁層を積層する工程と、 前記内側絶縁層に穿孔して前記基体が露出したビアを形
成する工程と、 前記ビア内に金属層を形成して前記露出した基体と内側
絶縁層の上面とを電気的に接続するとともに、前記内側
絶縁層上に内側配線層を形成する工程と、 前記内側絶縁層上に、外側絶縁層を載置する工程と、 前記外側絶縁層上に、略円錐形の導体バンプ群が形成さ
れた導体板を載置する工程と、 前記内側絶縁層と前記導体板とをプレスして前記導体バ
ンプ群を前記外側絶縁層に貫通させ、前記内側配線層と
前記導体板とを電気的に接続する工程と、 前記導体板をパターニングして外側配線層を形成する工
程と、 を具備するプリント配線基板の製造方法。
3. A step of laminating an inner insulating layer on a substrate, a step of forming a via in which the substrate is exposed by piercing the inner insulating layer, and forming a metal layer in the via and exposing the exposed layer. Electrically connecting the base and the upper surface of the inner insulating layer and forming an inner wiring layer on the inner insulating layer; placing an outer insulating layer on the inner insulating layer; Placing a conductive plate on which a substantially conical conductive bump group is formed on the insulating layer; and pressing the inner insulating layer and the conductive plate so that the conductive bump group penetrates the outer insulating layer. A method of electrically connecting the inner wiring layer and the conductor plate; and a step of patterning the conductor plate to form an outer wiring layer.
【請求項4】 請求項3に記載のプリント配線基板の製
造方法であって、前記ビアを形成する工程は、レーザー
光線を照射することにより穿孔する工程であることを特
徴とするプリント配線基板の製造方法。
4. The method of manufacturing a printed wiring board according to claim 3, wherein the step of forming the via is a step of piercing by irradiating a laser beam. Method.
【請求項5】 請求項3に記載のプリント配線基板の製
造方法であって、前記内側絶縁層は、感光性樹脂からな
る層であり、前記ビアを形成する工程は、前記内側絶縁
層を露光し、しかる後に前記内側絶縁層を現像すること
によりビアを穿孔する工程であることを特徴とするプリ
ント配線基板の製造方法。
5. The method according to claim 3, wherein the inner insulating layer is a layer made of a photosensitive resin, and the step of forming the via includes exposing the inner insulating layer to light. And a step of forming a via by developing the inner insulating layer thereafter.
【請求項6】 3層の絶縁層と、前記絶縁層間にそれぞ
れ1層ずつ形成された2層の配線層と、前記3層の絶縁
層の両外側にそれぞれ形成された第1のコア配線層及び
第2のコア配線層と、前記配線層及びコア配線層間を電
気的に接続するスルホールメッキ層とを有するコア材
と、 前記第1のコア配線層上に積層された第1の内側絶縁層
と、 前記第1の内側絶縁層に穿孔され、前記第1のコア配線
層を露出させる第1のビアと、 前記第1のビアの内壁上に形成され、前記露出した第1
のコア配線層と前記第1の内側絶縁層の上面側とを電気
的に接続する第1の金属層と、 前記第1の内側絶縁層の上面に形成された第1の内側配
線層と、 前記第1の内側絶縁層上に形成された第1の外側絶縁層
と、 前記第1の外側絶縁層上に形成された第1の外側配線層
と、 前記第1の外側絶縁層内に、前記第1の内側配線層と前
記第1の外側配線層とを電気的に接続するように形成さ
れた第1の導体バンプ群と、 前記第2のコア配線層上に積層された第2の内側絶縁層
と、 前記第2の内側絶縁層に穿孔され、前記第2のコア配線
層を露出させる第2のビアと、 前記第2のビアの内壁上に形成され、前記露出した第2
のコア配線層と前記第2の内側絶縁層の上面側とを電気
的に接続する第2の金属層と、 前記第2の内側絶縁層の上面に形成された第2の内側配
線層と、 前記第2の内側絶縁層上に形成された第2の外側絶縁層
と、 前記第2の外側絶縁層上に形成された第2の外側配線層
と、 前記第2の外側絶縁層内に、前記第2の内側配線層と前
記第2の外側配線層とを電気的に接続するように形成さ
れた第2の導体バンプ群と、 を具備するプリント配線基板。
6. Three insulating layers, two wiring layers formed one by one between the insulating layers, and first core wiring layers formed on both outer sides of the three insulating layers, respectively. And a core material having a second core wiring layer, a through-hole plating layer for electrically connecting the wiring layer and the core wiring layer, and a first inner insulating layer laminated on the first core wiring layer A first via formed in the first inner insulating layer to expose the first core wiring layer; and a first via formed on an inner wall of the first via, and
A first metal layer for electrically connecting the core wiring layer to the upper surface side of the first inner insulating layer; a first inner wiring layer formed on the upper surface of the first inner insulating layer; A first outer insulating layer formed on the first inner insulating layer, a first outer wiring layer formed on the first outer insulating layer, and a first outer insulating layer. A first conductive bump group formed so as to electrically connect the first inner wiring layer and the first outer wiring layer; and a second conductive bump group stacked on the second core wiring layer. An inner insulating layer; a second via formed in the second inner insulating layer to expose the second core wiring layer; and a second via formed on an inner wall of the second via, and
A second metal layer for electrically connecting the core wiring layer and the upper surface side of the second inner insulating layer; a second inner wiring layer formed on the upper surface of the second inner insulating layer; A second outer insulating layer formed on the second inner insulating layer, a second outer wiring layer formed on the second outer insulating layer, and a second outer insulating layer. A second conductive bump group formed to electrically connect the second inner wiring layer and the second outer wiring layer.
【請求項7】 3層の絶縁層と、前記絶縁層間に形成さ
れた2層の配線層と、前記3層の絶縁層の両外側にそれ
ぞれ形成された第1のコア配線層及び第2のコア配線層
と、前記配線層及びコア配線層間を電気的に接続するス
ルホールメッキ層とを有するコア材を形成する工程と、 前記第1のコア配線層上に第1の内側絶縁層を積層する
とともに前記第2のコア配線層上に第2の内側絶縁層を
積層する工程と、 前記第1の内側絶縁層に穿孔して前記第1のコア配線層
を露出させる第1のビアを形成するとともに前記第2の
内側絶縁層に穿孔して前記第2のコア配線層を露出させ
る第2のビアを形成する工程と、 前記第1のビア内に金属層を形成して前記露出した第1
のコア配線層と第1の内側絶縁層の上面とを電気的に接
続するとともに、前記第2のビア内に金属層を形成して
前記露出した第2のコア配線層と第2の内側絶縁層の上
面とを電気的に接続し、それと同時に、前記第1の内側
絶縁層上に第1の内側配線層を形成するとともに前記第
2の内側絶縁層上に第2の内側配線層を形成する工程
と、 前記第1の内側絶縁層上に第1の外側絶縁層を載置する
とともに前記第2の内側絶縁層上に第2の外側絶縁層を
載置する工程と、 前記第1の外側絶縁層上に、略円錐形の第1の導体バン
プ群が形成された第1の導体板を載置するとともに、前
記第2の外側絶縁層上に、略円錐形の第2の導体バンプ
群が形成された第2の導体板を載置する工程と、 前記第1の導体板と前記第2の導体板とをプレスして、
前記第1の導体バンプ群を前記第1の外側絶縁層に貫通
させ、前記第1の内側配線層と前記第1の導体板とを電
気的に接続するとともに、前記第2の導体バンプ群を前
記第2の外側絶縁層に貫通させ、前記第2の内側配線層
と前記第2の導体板とを電気的に接続する工程と、 前記第1の導体板をパターニングして第1の外側配線層
を形成するとともに前記第2の導体板をパターニングし
て第2の外側配線層を形成する工程と、 を具備するプリント配線基板の製造方法。
7. Three insulating layers, two wiring layers formed between the insulating layers, and a first core wiring layer and a second wiring layer formed on both outer sides of the three insulating layers, respectively. Forming a core material having a core wiring layer and a through-hole plating layer for electrically connecting the wiring layer and the core wiring layer; and laminating a first inner insulating layer on the first core wiring layer Laminating a second inner insulating layer on the second core wiring layer, and forming a first via for exposing the first core wiring layer by piercing the first inner insulating layer. Forming a second via for exposing the second core wiring layer by piercing the second inner insulating layer; and forming a metal layer in the first via to form the exposed first via.
Electrically connecting the upper core wiring layer to the upper surface of the first inner insulating layer, forming a metal layer in the second via, and connecting the exposed second core wiring layer to the second inner insulating layer. Forming a first inner wiring layer on the first inner insulating layer and forming a second inner wiring layer on the second inner insulating layer; Placing a first outer insulating layer on the first inner insulating layer and placing a second outer insulating layer on the second inner insulating layer; A first conductor plate on which a substantially conical first conductor bump group is formed is placed on the outer insulating layer, and a substantially conical second conductor bump is placed on the second outer insulating layer. Placing the second conductor plate on which the group is formed, and pressing the first conductor plate and the second conductor plate,
The first conductor bump group is made to penetrate through the first outer insulating layer to electrically connect the first inner wiring layer and the first conductor plate, and the second conductor bump group is A step of penetrating through the second outer insulating layer to electrically connect the second inner wiring layer and the second conductor plate; and patterning the first conductor plate to form a first outer wiring Forming a layer and patterning the second conductor plate to form a second outer wiring layer.
【請求項8】 放熱性金属板と、 前記放熱性基板上に配設された第1の絶縁層と、 前記第1の絶縁層上に形成された第1の配線層と、 前記第1の絶縁層内に、前記放熱性金属板と前記第1の
配線層とを電気的又は熱的に接続するように形成された
第1の導体バンプ群と、 前記第1の絶縁層上に配設され、前記第1の配線層を露
出させるビアを供えた第2の絶縁層と、 前記ビアの内壁上に形成され、前記露出した第1の配線
層と前記第2の絶縁層の上面側とを電気的に接続する金
属層と、 前記第2の絶縁層の上面に形成された第2の配線層と、 前記第2の絶縁層上に形成された第3の絶縁層と、 前記第3の絶縁層上に形成された第3の配線層と、 前記第3の絶縁層内に、前記第2の配線層と前記第3の
配線層とを電気的に接続するように形成された第2の導
体バンプ群と、 前記放熱性金属板上に配設され、前記第3の配線層と結
線された半導体チップと、 を具備する半導体装置。
8. A heat-dissipating metal plate, a first insulating layer disposed on the heat-dissipating substrate, a first wiring layer formed on the first insulating layer, A first conductive bump group formed in the insulating layer so as to electrically or thermally connect the heat dissipating metal plate and the first wiring layer; and disposing the first conductive bump group on the first insulating layer. A second insulating layer provided with a via for exposing the first wiring layer; and an exposed first wiring layer formed on an inner wall of the via and an upper surface side of the second insulating layer. A second wiring layer formed on an upper surface of the second insulating layer; a third insulating layer formed on the second insulating layer; A third wiring layer formed on the insulating layer, and a third wiring layer formed in the third insulating layer so as to electrically connect the second wiring layer and the third wiring layer. A semiconductor device comprising: a second group of conductive bumps formed; and a semiconductor chip disposed on the heat-dissipating metal plate and connected to the third wiring layer.
【請求項9】 放熱性金属板と、 前記放熱性基板上に配設された第1の絶縁層と、 前記第1の絶縁層上に形成された第1の配線層と、 前記第1の絶縁層内に、前記放熱性金属板と前記第1の
配線層とを電気的又は熱的に接続するように形成された
第1の導体バンプ群と、 前記第1の絶縁層上に配設され、前記第1の配線層を露
出させるビアを供えた第2の絶縁層と、 前記ビアの内壁上に形成され、前記露出した第1の配線
層と前記第2の絶縁層の上面側とを電気的に接続する金
属層と、 前記第2の絶縁層の上面に形成された第2の配線層と、 前記第2の絶縁層上に形成された第3の絶縁層と、 前記第3の絶縁層上に形成された第3の配線層と、 前記第3の絶縁層内に、前記第2の配線層と前記第3の
配線層とを電気的に接続するように形成された第2の導
体バンプ群と、 を具備する半導体パッケージ。
9. A heat dissipating metal plate, a first insulating layer disposed on the heat dissipating substrate, a first wiring layer formed on the first insulating layer, A first conductive bump group formed in the insulating layer so as to electrically or thermally connect the heat dissipating metal plate and the first wiring layer; and disposing the first conductive bump group on the first insulating layer. A second insulating layer provided with a via for exposing the first wiring layer; and an exposed first wiring layer formed on an inner wall of the via and an upper surface side of the second insulating layer. A second wiring layer formed on an upper surface of the second insulating layer; a third insulating layer formed on the second insulating layer; A third wiring layer formed on the insulating layer, and a third wiring layer formed in the third insulating layer so as to electrically connect the second wiring layer and the third wiring layer. And a second conductive bump group formed.
【請求項10】 導体板上に略円錐形の第1の導体バン
プ群を形成する工程と、 放熱性金属板上に第1の絶縁層を載置する工程と、 前記第1の絶縁層上に前記導体板を、前記導体バンプ群
が形成された面を向けて載置する工程と、 前記放熱性金属板と前記導体板とをプレスして前記第1
の導体バンプ群を前記第1の絶縁層に貫通させ、前記導
体板と前記放熱性金属板とを電気的又は熱的に接続する
工程と、 前記導体板をパターニングして第1の配線層を形成する
工程と、 前記第1の絶縁層上に第2の絶縁層を積層する工程と、 前記第2の絶縁層上に穿孔して前記第1の配線層を露出
させるビアを形成する工程と、 前記ビア内に金属層を形成して前記露出した第1の配線
層と前記第2の絶縁層の上面とを電気的に接続するとと
もに、前記第2の絶縁層上に第2の配線層を形成する工
程と、 前記第2の絶縁層上に、第3の絶縁層を載置する工程
と、 前記第3の絶縁層上に、略円錐形の第2の導体バンプ群
が形成された第2の導体板を、前記導体バンプ群が形成
された面を向けて載置する工程と、 前記放熱性金属板と前記第2の導体板とをプレスして前
記第2の導体バンプ群を前記第3の絶縁層に貫通させ、
前記第2の配線層と前記第2の導体板とを電気的に接続
する工程と、 前記第2の導体板をパターニングして第3の配線層を形
成する工程と、 を具備する半導体パッケージの製造方法。
10. A step of forming a substantially conical first conductive bump group on a conductive plate; a step of placing a first insulating layer on a heat-dissipating metal plate; Placing the conductor plate with the surface on which the conductor bump group is formed facing; and pressing the heat dissipating metal plate and the conductor plate to the first position.
A step of electrically or thermally connecting the conductive plate and the heat-dissipating metal plate to the first insulating layer, and patterning the conductive plate to form a first wiring layer. Forming; laminating a second insulating layer on the first insulating layer; and forming a via hole on the second insulating layer to expose the first wiring layer. Forming a metal layer in the via to electrically connect the exposed first wiring layer to an upper surface of the second insulating layer, and form a second wiring layer on the second insulating layer; Forming a third insulating layer on the second insulating layer; and forming a substantially conical second conductive bump group on the third insulating layer. Placing a second conductor plate with the surface on which the conductor bump group is formed facing; and disposing the heat-dissipating metal plate and the second Pressing a conductive plate so that the second conductive bump group penetrates through the third insulating layer;
A step of electrically connecting the second wiring layer and the second conductor plate; and a step of patterning the second conductor plate to form a third wiring layer. Production method.
JP34943699A 1999-12-08 1999-12-08 Printed wiring board manufacturing method, semiconductor package manufacturing method Expired - Fee Related JP4056668B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34943699A JP4056668B2 (en) 1999-12-08 1999-12-08 Printed wiring board manufacturing method, semiconductor package manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34943699A JP4056668B2 (en) 1999-12-08 1999-12-08 Printed wiring board manufacturing method, semiconductor package manufacturing method

Publications (2)

Publication Number Publication Date
JP2001168228A true JP2001168228A (en) 2001-06-22
JP4056668B2 JP4056668B2 (en) 2008-03-05

Family

ID=18403743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34943699A Expired - Fee Related JP4056668B2 (en) 1999-12-08 1999-12-08 Printed wiring board manufacturing method, semiconductor package manufacturing method

Country Status (1)

Country Link
JP (1) JP4056668B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281480A (en) * 2006-04-11 2007-10-25 Samsung Electro-Mechanics Co Ltd Printed-circuit board using bump, and its manufacturing method
JP2008311612A (en) * 2007-06-13 2008-12-25 Samsung Electro Mech Co Ltd Multilayer printed circuit board, and method of manufacturing the same
US7473099B2 (en) 2006-07-06 2009-01-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
JP2009124173A (en) * 2005-11-16 2009-06-04 Samsung Electro-Mechanics Co Ltd Printed circuit board using paste bump, and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693872B (en) * 2018-10-29 2020-05-11 欣興電子股份有限公司 Method for manufacturing circuit board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124173A (en) * 2005-11-16 2009-06-04 Samsung Electro-Mechanics Co Ltd Printed circuit board using paste bump, and method of manufacturing the same
JP2007281480A (en) * 2006-04-11 2007-10-25 Samsung Electro-Mechanics Co Ltd Printed-circuit board using bump, and its manufacturing method
US8549744B2 (en) 2006-04-11 2013-10-08 Samsung Electro-Mechanics Co., Ltd. Printed circuit board using bump and method for manufacturing thereof
US7473099B2 (en) 2006-07-06 2009-01-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
US7810232B2 (en) 2006-07-06 2010-10-12 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a circuit board
JP2008311612A (en) * 2007-06-13 2008-12-25 Samsung Electro Mech Co Ltd Multilayer printed circuit board, and method of manufacturing the same

Also Published As

Publication number Publication date
JP4056668B2 (en) 2008-03-05

Similar Documents

Publication Publication Date Title
JP2707903B2 (en) Manufacturing method of multilayer printed wiring board
WO2007052674A1 (en) Multilayer printed wiring board for semiconductor device and process for producing the same
JP4040389B2 (en) Manufacturing method of semiconductor device
TWI538584B (en) Embedded high density interconnection printed circuit board and method for manufactruing same
JP2001015920A (en) Multilayer printed wiring board and its manufacture
JPH1013028A (en) Single-sides circuit board for multilayered printed wiring board and multilayered printed wiring board and its manufacture
JP4378511B2 (en) Electronic component built-in wiring board
JPH0936551A (en) Single-sided circuit board for multilayer printed wiring board use, multilayer printed wiring board and manufacture thereof
JP2002009441A (en) Printed-wiring board and its manufacturing method
JPH09162553A (en) Manufacture of multilayer printed wiring board
JP4056668B2 (en) Printed wiring board manufacturing method, semiconductor package manufacturing method
JPH1041631A (en) Manufacturing method of chip-buried structure high density mounting board
JP4282161B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP4082995B2 (en) Wiring board manufacturing method
JPH1041635A (en) Single-sided circuit board for multilayer printed wiring board, its manufacture, and multilayer printed wiring board
JP2002198652A (en) Multilayer printed wiring board, method of manufacturing the same and single-sided circuit board therefor
JPS63241995A (en) Multilayer printed circuit board and manufacture of the same
JP3253886B2 (en) Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board
JP3549063B2 (en) Manufacturing method of printed wiring board
JPH11186731A (en) Method for forming blind via ole and manufacture of multilayer printed wiring board
JPH08307057A (en) Multilayer interconnection circuit board and its manufacture
JP4503578B2 (en) Printed wiring board
JP2001257470A (en) Build-up multilayer printed wiring board and its manufacturing method
JP4978709B2 (en) Electronic component built-in wiring board
JP4058218B2 (en) Method for manufacturing printed wiring board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees