JP4054630B2 - 波形表示装置 - Google Patents
波形表示装置 Download PDFInfo
- Publication number
- JP4054630B2 JP4054630B2 JP2002234362A JP2002234362A JP4054630B2 JP 4054630 B2 JP4054630 B2 JP 4054630B2 JP 2002234362 A JP2002234362 A JP 2002234362A JP 2002234362 A JP2002234362 A JP 2002234362A JP 4054630 B2 JP4054630 B2 JP 4054630B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- data
- actual
- superimposed
- theoretical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、理論電子回路における理論波形のシミュレーション結果と、実際の電子回路における実波形との重ね合わせ波形を表示する波形表示装置に関するものである。
【0002】
【従来の技術】
従来、この種の波形表示装置として、特開2001−208805号公報に記載の半導体測定装置が知られている。この半導体測定装置は、理論シミュレーション結果格納部、データ変換部、テストパターン格納部、測定対象の半導体に接続されるテスタコントローラ、波形表示部などを備えている。理論シミュレーション結果格納部は、半導体の理論回路から出力される理論波形のシミュレーション結果を記憶している。このシミュレーション結果は、上記データ変換部により、同様の波形を実際の半導体から出力させるためのテストパターンに変換されてテストパターン格納部に記憶される。上記テスタコントローラは、このテストパターンに基づいて半導体に入力信号を送りながら、その半導体からの出力波形を受け取る。受け取られた出力波形は、理論波形と重ね合わされて上記波形表示部に表示される。かかる構成によれば、ユーザーは波形表示部に表示される波形の重なり具合を見るだけで、半導体からの出力電圧をテスタによって手探りで測定するといった手間を負うことなく、その半導体のデバッグを行うことができる。
【0003】
【発明が解決しようとする課題】
一方、電子回路のデバッグを行う上で、互いに回路上の異なる箇所についての理論波形と実波形とを比較したいという要望がある。例えば、ある種のLSIについて、出力端子Aからの理論波形と、出力端子Bからの実波形とを比較するといった態様である。しかしながら、上述の半導体測定装置は、理論回路と実際の半導体との互いに同じ箇所における波形同士を重ね合わせるにすぎず、上記要望を満足させるものではなかった。
【0004】
本発明は、以上の背景に鑑みてなされたものであり、その目的とするところは、互いに回路上の異なる箇所についての理論波形と実波形との重ね合わせ波形を表示することができる波形表示装置を提供することである。
【0005】
【課題を解決するための手段】
上記目的を達成するために、請求項1の発明は、電子回路における実際の入力波形又は出力波形である実波形を取得して実波形データとして出力する波形取得出力手段と、理論電子回路における入力波形又は出力波形である理論波形のシミュレーションデータを記憶し、且つ該理論電子回路の互いに異なる複数箇所における理論波形のシミュレーションデータを、それぞれ互いに分別するための分別情報に関連付けて記憶している記憶手段と、該波形取得出力手段から出力される該実波形データを該記憶手段に記憶させるための処理や、該電子回路の互いに異なる複数箇所における実波形をそれぞれ分別するための分別情報に関連付けた該実波形データとして該記憶手段に記憶させるための処理を実施する記憶処理手段と、該記憶手段に記憶されている該実波形データと該シミュレーションデータとに基づいて両波形の重ね合わせ波形を生成する重ね合わせ波形生成手段と、これによって生成された該重ね合わせ波形を表示する表示手段とを備える波形表示装置において、互いに異なる上記分別情報に関連付けられた複数の上記実波形データに基づいて複数の実波形同士の重ね合わせによる重ね合わせ波形も生成し得るように上記重ね合わせ波形生成手段を構成したことを特徴とするものである。
また、請求項2の発明は、請求項1の波形表示装置であって、上記重ね合わせ波形生成手段が互いに同じ分別情報に関連付けられた上記シミュレーションデータと上記実波形データとに基づいて理論波形と実波形との重ね合わせ波形を生成することを特徴とするものである。
また、請求項3の発明は、請求項1又は2の波形表示装置であって、上記重ね合わせ波形生成手段が複数の上記重ね合わせ波形を上記表示手段に並べて表示させるための情報を生成することを特徴とするものである。
また、請求項4の発明は、請求項1、2又は3の波形表示装置であって、上記重ね合わせ波形生成手段が上記シミュレーションデータと上記実波形データとの何れか一方について、そのデータ記録方式を他の一方と同じ方式に変換した後、上記重ね合わせ波形を生成することを特徴とするものである。
これらの発明において「電子回路」とは、プリント基板上に複数の電子部品が並べられたプリント基板回路の他、LSI等の電子部品内の集積回路なども示す概念である。
これらの発明においては、電子回路からリアルタイムに出力される実波形のデータではなく、記憶手段に記憶されている実波形データに基づいて重ね合わせ波形を生成する。シミュレーションデータに基づいて実波形取得用のテストパターンを生成する場合でも、該テストパターンを用いて取得した実波形データをリアルタイムで用いるのではなく、記憶手段に一旦記憶してから用いるのである。かかる構成では、記憶手段に記憶されているシミュレーションデータと、同じく記憶手段に記憶され且つこのシミュレーションデータの理論波形とは回路上の箇所が異なる実波形のデータとに基づいて重ね合わせ波形を生成することができる。よって、互いに回路上の異なる箇所についての理論波形と実波形との重ね合わせ波形を表示することができる。
【0006】
また、これらの発明においては、シミュレーションデータが、例えば出力チャネル番号や入力チャネル番号などといった、回路上のどの箇所における理論波形のデータであるかを分別させ得る分別情報に関連付けられて記憶手段に記憶されている。また、実波形データも同様の分別情報に関連付けられて記憶手段に記憶されている。かかる構成では、記憶手段に記憶されているシミュレーションデータと実波形データとについて、互いに回路上の異なる箇所についての波形のデータであるか否かを操作者に容易に判別させることができる。
【0007】
特に、請求項2の発明においては、互いに回路上の同じ箇所から出力される理論波形と実波形との重ね合わせ波形も表示することができる。
【0008】
また特に、請求項1や請求項2の発明においては、互いに回路上の異なる箇所から出力される理論波形と実波形との重ね合わせによる重ね合わせ波形だけでなく、互いに回路上の異なる箇所から出力される実波形同士による重ね合わせ波形も表示することができる。
【0009】
また特に、請求項3の発明においては、複数の重ね合わせ波形を表示手段に並べて表示することで、操作者に対して、互いに電子回路上の異なる部分についてのデバッグを同時に行わせることができる。
【0010】
また特に、請求項4の発明においては、シミュレーションデータと実波形データとでデータ記録方式が異なっていても、両者に基づく重ね合わせ波形を生成することができる。具体的には、シミュレーションデータのデータ記録方式はイベント発生毎の記録方式であることが多い。入力又は出力値の変化点における時間データをその値とともに記録する方式で、例えば「3nsec:2V、5nsec:0V、17nsec:−2V」といった具合である。これに対し、実際の電子回路においては、例えば1nsec毎に値を記録するなどといった等間隔記録方式を採用することが多い。このように、シミュレーションデータと実波形データとで記録方式が異なっていると、そのままの状態で重ね合わせ波形を生成することができなくなる。そこで、何れか一方のデータの記録方式を他の一方と同じ方式に変換するのである。そうすれば、互いに異なるデータ記録方式であっても、理論波形と実波形との重ね合わせ波形を生成することができる。
【0011】
【発明の実施の形態】
以下、本発明を適用した波形表示装置として、LSI(大規模集積回路)などの電子回路のデバッグを行うための波形表示装置の一実施形態について説明する。
図1は、波形評価対象となるLSIを用いる光ディスク装置の要部電気回路を示すブロック図である。この光ディスク装置は、メインプリント基板50、レーザーダイオードドライバ用プリント基板51などを備えている(以下、プリント基板、レーザーダイオードドライバを、それぞれPCB、LDDという)。また、スピンドルモータ52、レーザーダイオード(以下、LDという)53、受光部54、光検出回路55なども備えている。
【0012】
メインPCB50は、CPU50a、デジタルLSI50b、アナログLSI50c、サーボ駆動回路50d、外部とのデータ通信を行うための通信ポート50eなどから構成されている。サーボ駆動回路50dは、CPU50aからデジタルLSI50bを介して送られてくる信号に基づいて、スピンドルモータ52や受光部54の駆動を制御する。アナログLSI50cは、後述の光検出回路55からの信号を所定の信号に変換してCPU50aやデジタルLSI50bに送る。デジタルLSI50bは、CPU50aからの信号に基づいて、8bitのデータを14bitのデータに符号化したEFM(Eight to Fourteen Modulation)信号などをLDD用PCB51に出力する。
【0013】
光ディスク100は、回転可能に設けられた図示しない回転テーブル上に保持される。上記スピンドルモータ52がサーボ駆動回路50dからの信号に基づいて回転すると、それに伴って回転テーブルとこれに保持される光ディスク100とが回転する。
【0014】
LDD用PCB51は、レーザー生成用LSI51aを有している。このレーザー生成用LSI51aは、メインPCB50のアナログLSI50cから送られてくるLD制御信号や、デジタルLSI50bから送られてくるEFM信号などを、所定のレーザー生成信号に変換して出力する。LD53は、このレーザー生成信号に基づいてレーザー光Lを発する。発せられたレーザー光Lは、スピンドルモータ52によって回転せしめられている光ディスク100を走査して情報を書き込んだり、反射光となって受光部54に検知されたりする。受光部54に受光された反射光は、受光信号に変換されて光検出回路55に受け取られる。そして、メインPCB50のアナログLSI50cで光読取信号に変換された後、CPU50aに読み取られる。
【0015】
図2は、本実施形態に係る波形表示装置と、上記光ディスク装置に搭載される上記LDD用PCB51との電気的接続を示すブロック図である。上記LDD用PCB51は、波形表示装置1の図示しない基板固定冶具に固定される。波形表示装置1は、パーソナルコンピューター(以下、パソコンという)2、波形取得用PCB6、オシロスコープ7などを備えている。また、パソコン2に付設されるマウス3、キーボード4、ディスプレイ5なども備えている。
【0016】
上記パソコン2は、CPU2a、記憶手段たるハードディスク(以下、HDという)2b、RS232Cポート2c、GPIB(General Purpose Interface Bus)ポート2dなどから構成されている。そして、RS232Cケーブルを介して波形取得用PCB6と通信することができる。また、GPIBケーブルを介してオシロスコープ7と通信することもできる。
【0017】
上記波形取得用PCB6は、CPU6a、FPGA(Field Prgramble Gate Array)6b、SRAM6c、RS232Cポート6d、A/Dコンバータ6e、D/Aコンバータ6fなどから構成されている。この波形取得用PDB6と、パソコン2とは、互いのRS232Cポート(6d,2c)がRS232Cケーブルで接続されることによって両者間での通信が可能になっている。
【0018】
上記オシロスコープ7は、制御部7a、CRT等からなる波形表示用の表示部7b、波形入力部7c、GPIBポート7dなどから構成されている。このオシロスコープ7と、パソコン2とは、互いのGPIBポート(7b,2d)がGPIBケーブルによって接続されることによって両者間での通信が可能になっている。
【0019】
上記波形取得用PCB6のFPGA6bと、上記オシロスコープ7の入力部7cとは、図示しないケーブルによって電気的に接続されている。具体的には、FPGA6bの出力端子O1、出力端子O2、入力端子I1が、それぞれ入力部7cのCH1、CH2、CH3に接続される。このような接続により、FPGA6bの出力端子O1、出力端子O2から出力される信号の波形が、オシロスコープ7の入力部7cのCH1、CH2に入力される。また、FPGA6bの入力端子I1に入力される信号の波形が、オシロスコープ7の入力部7cのCH3に入力される。
【0020】
波形表示装置1の図示しない基板固定冶具に固定されたLDD用PCB51のレーザー生成用LSI51aやその周辺回路は、波形表示装置1の波形取得用PCB6やオシロスコープ7に電気的に接続される。具体的には、波形評価対象となるレーザー生成用LSI51aの入力端子I3が波形取得用PCB6のCPU6aに接続される。また、レーザー生成用LSI51aの入力端子I1、入力端子I2、出力端子O1が、それぞれ波形取得用PCB6のFPGA6bの出力端子O1、出力端子O2、入力端子I1に接続される。また、レーザー生成用LSI51aの出力端子O2が、オシロスコープ7の入力部7cのチャネル(以下、CHという)4に接続される。更に、レーザー生成用LSI51aの周辺回路が、波形取得用PCBのA/Dコンバータ6eやD/Aコンバータ6fに接続される。
【0021】
パソコンのHD2b内には、波形測定用アプリケーションソフトがインストールされており、これは次に列記する処理を行うことができる。
・レジスタデータ作成処理
・レジスタ設定処理
・パタンデータ作成処理
・パタン入力処理
・波形取得保存処理
・波形表示処理
・オシロ制御処理
・マクロ作成処理
・マクロ実行処理
【0022】
上記レジスタデータ作成処理は、波形評価対象となるLSIのレジスタを設定するためのレジスタデータを作成する処理である。LSIのレジスタを電圧出力器によって手作業で設定するのは非常に手間を要する。そこで、本実施形態に係る波形表示装置1では、波形測定用アプリケーションソフトのレジスタデータ作成処理でレジスタデータを作成してHD2b内の所定のディレクトリに保存しておく。そして、必要に応じてHD2bから読み込んだレジスタデータに基づいて、上記波形取得用PCB6に対してレジスタ設定を自動で行わせるようになっている。
【0023】
上記レジスタデータ転送処理は、レジスタデータに基づくレジスタ設定を波形取得用PCB6に自動で行わせるための処理であり、次に説明するようなプロセスを経る。即ち、パソコン2のHD2b内に保存されている複数のレジスタデータのうち、任意の1つが操作者によって選ばれると、それがパソコン2のCPU2aに読み込まれる。そして、波形取得用PCB6のCPU6aに送られる。波形取得用PCB6のCPU6aは、送られてきたレジスタデータに基づいてレジスタ設定信号を波形評価対象のLSIに送ることで、そのLSIのレジスタを設定する。図示の例では、レジスタ設定信号が波形取得用PCB6のCPU6aからレーザー生成用LSI51aの入力端子I3に送られて、レーザー生成用LSI51aのレジスタが設定される。
【0024】
上記パタンデータ作成処理は、波形評価対象となるLSIの波形取得時に用いられるパタンデータを作成する処理である。このパタンデータに基づいて、EFM信号などといったパタン信号が波形取得用PCB6のFPGA6bから出力されてLSIの入力端子に入力される。図示の例では、パタン信号がFPGA6bからレーザー生成用LSI51aに出力され、これに基づいてレーザー生成信号がレーザー生成用LSI51aから出力される。パタンデータ作成処理においては、操作者がキーボード4やマウス3などを用いて入力した各種のパラメータに基づいて、パタンデータが作成されてパソコン2のHD2b内における所定のディレクトリに保存される。
【0025】
上記入力条件データ作成処理は、波形評価対象となるLSIへの入力条件を設定するための入力条件データを作成する処理である。この入力条件とは、例えばLSIの入力端子A,Bにそれぞれパタン信号Pa、Pbを入力するといった条件である。図示のレーザー生成用LSI51aにおいては、その入力端子I1、入力端子I2にそれぞれパタン信号▲1▼、パタン信号▲2▼を入力するための入力条件データである。これは、パソコン2のHD2b内に保存されている2つのパタンデータに基づいて作成される。
【0026】
上記パタン入力処理は、波形評価対象となるLSIに対して上記入力条件データに基づくパタン信号を入力するための処理である。操作者によるキーボード操作やマウス操作に基づいてパソコン2のHD2bからCPU2aに読み込まれた任意の入力条件データは、波形取得用PCB6のCPU6aを経由してFPGA6bに送られる。そして、SRAM6cに一時的に記憶される。波形取得用PCB6のCPU6aは、SRAM6cに記憶された入力条件データや、波形評価対象となるLSIから送られてくる信号に基づいて、パタン信号を生成して出力する。図示の例では、入力条件データと、レーザー生成用LSI51aの出力端子O1から出力されるクロックパルス信号とに基づいて、パタン信号▲1▼、パタン信号▲2▼を生成してそれぞれ出力端子O1、出力端子O2から出力する。この出力により、レーザー生成用LSI51aの入力端子I1、I2にパタン信号▲1▼、パタン信号▲2▼が入力される。また、同時にオシロスコープ7の入力部7cのCH1、CH2にも、それぞれパタン信号▲1▼、▲2▼が入力される。更に、レーザー生成用LSIが出力端子O2からレーザー生成信号を出力する。このレーザー生成信号は、オシロスコープ7の入力部7cのCH4に入力される。なお、レーザー生成用LS151aの出力端子O1から出力されるクロックパルス信号は、FPGA6bの入力端子I1の他、オシロスコープ7の入力部のCH3にも入力される。
【0027】
オシロスコープ7は、入力部7cのCH1、CH2、CH3、CH4に入力されるレーザー生成信号、パタン信号▲1▼、パタン信号▲2▼、クロックパルス信号の波形を、それぞれ表示部7bに表示する。また、各波形のデータをそれぞれGPIB経由でパソコン2のCPU2aに出力する。
【0028】
上記波形取得保存処理は、オシロスコープ7から送られてくる各波形のデータをパソコン2のHD2b内におけるの所定のディレクトリに保存するための処理である。パソコン2のCPU2aには、図示しないRAMが接続されており、オシロスコープ7から送られてくる各波形のデータはこのRAMに一時記憶される。そして、それぞれ対応するチャネル番号に関連付けられて取得波形データとして1つのファイルに保存される。図示の例では、レーザー生成信号、パタン信号▲1▼、パタン信号▲2▼、クロックパルス信号の波形データが、それぞれCH1、CH2、CH3、CH4というチャネル番号に関連付けられて1つのファイルとしてHD2b内に記録される。各波形データがそれぞれチャネル番号に関連付けられて記録されることで、それぞれ回路上の異なる箇所から取得されたものであると分別可能になる。よって、チャネル番号は分別情報として機能する。
【0029】
パソコン2のHD2b内には、上記レジスタデータ、パタンデータ、入力条件データ、取得波形データの他、シミュレーションデータやマクロプログラムデータも記録されている。このシミュレーションデータは、波形評価対象となるLSIの理論電子回路について、所定の入力条件及びレジスタ設定条件での出力信号をシミュレーションしたデータである。図示のレーザー生成用LSI51aでは、その理論電子回路の入力端子I1、I2にそれぞれパタン信号▲1▼、パタン信号▲2▼を入力する場合が想定される。シミュレーションは公知の回路シミュレーションプログラムによって行われるが、このプログラムについては波形表示装置1のパソコン2に必ずしもインストールされている必要はない。他のパソコンによるシミュレーションデータが、波形表示装置1のパソコン2の図示しないフレキシブルディスクドライブ、光ディスクドライブ、LANポートなどを介して上記HD2b内にコピーされてもよいからである。なお、マクロプログラムデータについては後に詳述する。
【0030】
上記波形表示処理は、パソコン2のHD2b内に保存されているシミュレーションデータや上記取得波形データに基づいて、表示手段たるディスプレイ5に波形を表示させるための処理である。この表示は、等間隔記録方式のデータ内における時間毎の値をX−Y座標(時間−振幅座標)上にプロットしながら、各プロット点を曲線で結ぶことによって行われる。このため、イベント毎の記録方式のデータは、等間隔記録方式に変換されてから用いられる。例えば、HD2b内に保存されているシミュレーションデータが操作者のマウス操作によって読み込まれたと仮定する。すると、パソコン2のCPU2aは、そのシミュレーションデータの記録方式を判断する。このとき、イベント発生毎の記録方式でない場合には、それをそのまま図示しないRAMに一時記憶させる。また、イベント発生毎の記録方式である場合には、それを等間隔記録方式に変換してからRAMに一時記憶させる。そして、図3に示すように、ディスプレイ5に1つのウインドウを出現させる。更に、RAM内のシミュレーションデータに基づいて、CH1、CH2、CH3、CH4の理論波形を、例えば黄、赤、青、緑といった色分けでそれぞれ対応するチャネル番号とともにそのウインドウ内に並べて表示させる。なお、図3におけるCH1、CH2、CH3、CH4の理論波形がそれぞれシミュレーションによって得られたパタン信号▲1▼、パタン信号▲2▼、クロックパルス信号、レーザー生成信号であることは言うまでもない。
【0031】
図3に示した状態で、HD2b内に保存されているある種の取得波形データが操作者のマウス操作によって更に読み込まれたとする。すると、パソコン2のCPU2aは、先のシミュレーションデータの場合と同様の処理を行う。この処理により、図4に示すように、ディスプレイ5に別のウインドウが出現する。そして、読み込まれた取得波形データのCH1、CH2、CH3、CH4の波形が、それぞれ対応するチャネル番号とともにそのウインドウ内に並べて色分け表示される。チャネル番号毎の波形の色分けは、図3のものと同様に行われる(同じチャネル番号同士の波形が同系色になる)が、ウインドウ毎に色の濃さが微妙に変えられる。例えば、図4の波形は図3の波形よりも薄く表示されるといった具合である。このような濃淡により、後の重ね合わせ表示において、同じチャネル番号同士の波形が同時に表示されても、それぞれどのウインドウに由来するものなのかが容易に判別される。なお、濃淡ではなく、点線、鎖線、実線などといった線種によってウインドウ毎の差を出すようにしてもよい。図4におけるCH1、CH2、CH3、CH4の実波形がそれぞれ実際に取得されたパタン信号▲1▼、パタン信号▲2▼、クロックパルス信号、レーザー生成信号であることは言うまでもない。
【0032】
図4に示した状態で、更に別のシミュレーションデータや取得波形データが読み込まれたとする。すると、それ専用のウインドウが更に現れてその中にCH1、CH2、CH3、CH4の波形がそれぞれ対応するチャネル番号とともにそのウインドウ内に並べて表示される。このような、ウインドウの同時オープンは、パソコン2の図示しないRAMの容量が許容する限り可能になっている。
【0033】
パソコン2に接続されているディスプレイ5には、図3や図4で示されていない領域にメニューウインドウが表示されている。このメニューウインドウ内には、各種のコマンドを簡易操作で入力させるための公知のスクロールバー、チェックボックス、コマンドボタンなどが表示されている。
【0034】
上記メニューウインドウ内の図示しない「重ね合わせボタン」がクリックされると、ディスプレイ5上に重合表示用ウインドウが出現する。そして、これ以前にオープンされていたウインドウ内に表示されている波形が全てその重合表示用ウインドウ内に表示される。このとき、同じチャネル番号の波形同士ができるだけ近接した位置関係をとるように表示される。例えば、図4に示した状態で上記「重ね合わせボタン」がクリックされると、図5に示すように、CH1の波形同士、CH2の波形同士、CH3の波形同士、CH4の波形同士がそれぞれ近接した位置関係で表示される。CH1、CH2、CH3、CH4はそれぞれパタン信号▲1▼、パタン信号▲2▼、クロックパルス信号、レーザー生成信号であるので、回路上の同じ箇所から取得された波形同士が近接して表示されることになる。
【0035】
ウインドウ内に表示されている4つのチャネル番号については、操作者のマウスクリックによって何れか1つを指定することができる。また、重合用表示用ウインドウでは、同じチャネル番号について複数の波形が表示されるが、指定されているチャネル番号については、波形自体のマウスクリックによって何れか1つの波形指定が可能になっている。そして、指定された波形は、上記メニューウインドウ内の図示しない上矢印ボタンや下矢印ボタンがクリックされる毎に、その表示位置が微妙に上下にシフトする。よって、図5に示した重合表示用ウインドウにて、同じチャネル番号の波形同士を重ね合わせ表示させたい場合には、次に説明するような操作を行えばよい。即ち、まず、マウスクリックによって任意のチャネル番号を指定する。そして、そのチャネル番号における複数の波形のうち、シフトさせたものをマウスクリックで指定してから、その波形を他方の波形に重ねるまで、上述の上矢印ボタンや下矢印ボタンを連続クリックすればよい。例えば、図5に示した重合表示用ウインドウにおいて、CH1をマウスクリックした後、CH1の下側の波形(パタン信号▲1▼の実波形)をマウスクリックしてから、上矢印ボタンを連続クリックしたとする。そうすると、図6に示すように、CH1の実波形を、CH1の理論波形(パタン信号▲1▼の理論波形)に重ね合わせた重ね合わせ波形を得ることができる。他のチャネル番号についても、同様の操作を行うことで、それぞれ同じチャネル番号の波形同士の重ね合わせ波形を得ることができる。また、異なるチャネル番号間で同様の操作を行えば、互いに異なるチャネル番号の波形同士の重ね合わせ波形を得ることもできる。例えば、図7に示すように、CH2の上側の波形(パタン信号▲2▼の理論波形)と、CH4の下側の波形(レーザー生成信号の実波形)との重ね合わせ波形を得ることができる。また、重合表示用ウインドウではなく、図3や図4に示した理論波形や実波形だけを表示しているウインドウで同様の操作を行ったとする。すると、例えば図8や図9に示すように、互いに異なるチャネル番号の理論波形同士や実波形同士の重ね合わせ波形を得ることもできる。
【0036】
波形を評価する上で、上記重合表示用ウインドウ内におけるある種の波形の表示が邪魔になる場合がある。このような場合には、その波形を表示しない重合表示用ウインドウを出現させることもできる。例えば、クロックパルス信号の理論波形や実波形を表示させたくないとする。このような場合には、まず、図3に示したウインドウにおいて、CH3をマウスクリックした後、上記メニューウインドウ内の図示しない「表示OFFチェックボックス」にマウスクリックでチェックを入れる。すると、図10に示すように、そのウインドウにおいて、CH3のクロックパルス信号の理論波形が表示されなくなる。次に、図4に示したウインドウにおいて、同様の操作を行う。すると、図11に示すように、CH3のクロックパルス信号の実波形が表示されなくなる。このとき、図中下側のウインドウは、先の操作によってCH3のクロックパルス信号の理論波形を表示していない。CH3の波形を表示していない2つのウインドウがオープンされているのである。この状態で上記「重ね合わせボタン」をクリックすると、図12に示すように、CH3のクロックパルス信号の実波形及び理論波形を表示しない重合表示用ウインドウが出現する。
【0037】
各ウインドウにおいては、上記メニューウインドウ内で所定のクリック操作を行うことで、波形の指定範囲内における最大値や最小値を計算させることができる。また、オシロスコープと同様に指定範囲の波形を拡大表示させたり、振幅サイズを変更したりすることもできる。
【0038】
上記オシロ制御処理は、図2に示したオシロスコープ7に対する制御命令を遠隔操作するための処理である。具体的には、オシロスコープ7の各種パラメータ設定について、オシロスコープ7の図示しない操作部を直接操作することなく、パソコン2への入力操作によってGPIB経由で遠隔操作するのである。
【0039】
これまで、レジスタデータ作成、レジスタ設定、パタンデータ作成、パタン入力、波形取得保存、波形表示及びオシロ制御の各処理について、操作者の手作業によるマニュアル操作が行われる場合を例にして説明してきた。しかしながら、マニュアル操作は手間のかかる作業である。そこで、上記波形測定用アプリケーションソフトには、マニュアル操作によらずに各処理を自動で行うマクロ機能を設けてある。所定のマクロ言語にて予め作成しておいたマクロプログラムに基づいて各処理を自動で行わせるのである。このマクロプログラムを作成するための処理がマクロ作成処理である。また、作成されたマクロプログラムに基づいてレジスタデータ作成、レジスタ設定、パタンデータ作成、パタン入力、波形取得保存、波形表示又はオシロ制御の処理を自動実行するのがマクロ実行処理である。例えば、図4に示した状態から図7に示した重ね合わせ波形を自動で得るには、次に列記するような命令語群で構成されたマクロプログラムを作成すればよい。
・重ね合わせコマンドにより重合表示用ウインドウを得る
・CH2の上側の波形における最小値の表示位置を演算
・CH4の下側の波形における最小値の表示位置を演算
・CH4を指定
・下側の波形を指定
・先に演算しておいた後者の表示位置を前者の表示位置に重ねるまで指定波形を上側にシフト
【0040】
以上の構成の波形表示装置1においては、波形取得用PCB6とオシロスコープ7との組合せにより、パソコン2のCPU2aに波形を取得させる波形取得出力手段が構成されている。波形取得用PCB6からの波形をパソコン2に直接送るようにすれば、波形取得用PCB6のみによって波形取得用手段を構成することもできる。また、パソコン2のHD2bは、シミュレーションデータを記憶している記憶手段として機能している。また、パソコン2のCPU2aは、HD2に記憶されている実波形データたる取得波形データ、及びシミュレーションデータに基づいて重ね合わせ波形を生成する重ね合わせ波形生成手段として機能している。更に、取得波形データをHD2に記憶させるための処理を実施する記憶処理手段として機能している。また、パソコン2に接続されているディスプレイ5は、重ね合わせ波形を表示する表示手段として機能している。
【0041】
本発明を適用した実施形態として、このような構成の波形表示装置1について説明したが、本発明の適用範囲はこれに限定されるものではない。例えば、分別情報として、チャネル番号ではなく、回路上の箇所名称、回路上の箇所番号などを用いるようにしてもよい。また、LSIとは異なる集積回路部品や、基板回路からの波形を表示させるようにしてもよい。また、CH1〜CH4の4つの波形を1つのファイルデータとして記憶させるのではなく、4未満や4を超える数の波形をまとめて記憶させるようにしてもよい。
【0042】
【発明の効果】
請求項1、2、3又は4の発明によれば、互いに回路上の異なる箇所についての理論波形と実波形との重ね合わせ波形を表示することができるという優れた効果がある。
また、請求項1又は2の発明によれば、記憶手段に記憶されているシミュレーションデータと実波形データとについて、互いに回路上の異なる箇所についての波形のデータであるか否かを操作者に容易に判別させることができるという優れた効果がある。
また、請求項2の発明によれば、互いに回路上の同じ箇所から出力される理論波形と実波形との重ね合わせ波形も表示することができるという優れた効果がある。
また、請求項1又は2の発明によれば、互いに回路上の異なる箇所から出力される理論波形と実波形との重ね合わせによる重ね合わせ波形だけでなく、互いに回路上の異なる箇所から出力される実波形同士による重ね合わせ波形も表示することができるという優れた効果がある。
また、請求項3の発明によれば、操作者に対して、互いに電子回路上の異なる部分についてのデバッグを同時に行わせることができるという優れた効果がある。
また、請求項4の発明によれば、シミュレーションデータと実波形データとが互いに異なるデータ記録方式であっても、理論波形と実波形との重ね合わせ波形を生成することができるという優れた効果がある。
【図面の簡単な説明】
【図1】光ディスク装置の要部電気回路を示すブロック図。
【図2】実施形態に係る波形表示装置と、同光ディスク装置に搭載されるLDD用PCBとの電気的接続を示すブロック図。
【図3】ディスプレイに出現したウインドウ内における理論波形表示を示す模式図。
【図4】ディスプレイに出現した他のウインドウ内における実波形表示を示す模式図。
【図5】ディスプレイに出現した重合表示用ウインドウ内における理論波形と実波形との同時表示を示す模式図。
【図6】CH1の実波形と理論波形との重ね合わせ波形が得られた同重合表示用ウインドウ内の表示を示す模式図。
【図7】CH2の理論波形とCH4の実波形との重ね合わせ波形が得られた同重合表示用ウインドウ内の表示を示す模式図。
【図8】互いに異なるチャネル番号の理論波形同士の重ね合わせ波形が得られた同重合表示用ウインドウ内の表示を示す模式図。
【図9】互いに異なるチャネル番号の実波形同士の重ね合わせ波形が得られた同重合表示用ウインドウ内の表示を示す模式図。
【図10】図3のウインドウからCH3の理論波形の表示が消された状態を示す模式図。
【図11】図4のウインドウからCH3の実波形の表示が消された状態を示す模式図。
【図12】図10のウインドウに表示された各理論波形と、図11のウインドウに表示された各実波形とを同時に表示する同重合表示用ウインドウを示す模式図。
【符号の説明】
1 波形表示装置
2 パソコン
2a CPU(重ね合わせ波形生成手段、記憶処理手段)
2b HD(記憶手段)
3 マウス
4 キーボード
5 ディスプレイ(表示手段)
6 波形取得用PCB(波形取得出力手段の一部)
7 オシロスコープ(波形取得出力手段の一部)
51 LDD用PCB
51a レーザー生成用LSI(電子回路)
Claims (4)
- 電子回路における実際の入力波形又は出力波形である実波形を取得して実波形データとして出力する波形取得出力手段と、理論電子回路における入力波形又は出力波形である理論波形のシミュレーションデータを記憶し、且つ該理論電子回路の互いに異なる複数箇所における理論波形のシミュレーションデータを、それぞれ互いに分別するための分別情報に関連付けて記憶している記憶手段と、該波形取得出力手段から出力される該実波形データを該記憶手段に記憶させるための処理や、該電子回路の互いに異なる複数箇所における実波形をそれぞれ分別するための分別情報に関連付けた該実波形データとして該記憶手段に記憶させるための処理を実施する記憶処理手段と、該記憶手段に記憶されている該実波形データと該シミュレーションデータとに基づいて両波形の重ね合わせ波形を生成する重ね合わせ波形生成手段と、これによって生成された該重ね合わせ波形を表示する表示手段とを備える波形表示装置において、
互いに異なる上記分別情報に関連付けられた複数の上記実波形データに基づいて複数の実波形同士の重ね合わせによる重ね合わせ波形も生成し得るように上記重ね合わせ波形生成手段を構成したことを特徴とする波形表示装置。 - 請求項1の波形表示装置であって、
上記重ね合わせ波形生成手段が互いに同じ分別情報に関連付けられた上記シミュレーションデータと上記実波形データとに基づいて理論波形と実波形との重ね合わせ波形を生成することを特徴とする波形表示装置。 - 請求項1又は2の波形表示装置であって、
上記重ね合わせ波形生成手段が複数の上記重ね合わせ波形を上記表示手段に並べて表示させるための情報を生成することを特徴とする波形表示装置。 - 請求項1、2又は3の波形表示装置であって、
上記重ね合わせ波形生成手段が上記シミュレーションデータと上記実波形データとの何れか一方について、そのデータ記録方式を他の一方と同じ方式に変換した後、上記重ね合わせ波形を生成することを特徴とする波形表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002234362A JP4054630B2 (ja) | 2002-08-12 | 2002-08-12 | 波形表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002234362A JP4054630B2 (ja) | 2002-08-12 | 2002-08-12 | 波形表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004077168A JP2004077168A (ja) | 2004-03-11 |
JP4054630B2 true JP4054630B2 (ja) | 2008-02-27 |
Family
ID=32019191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002234362A Expired - Fee Related JP4054630B2 (ja) | 2002-08-12 | 2002-08-12 | 波形表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4054630B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8161400B2 (en) | 2005-06-20 | 2012-04-17 | Lg Electronics Inc. | Apparatus and method for processing data of mobile terminal |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016143169A (ja) * | 2015-01-30 | 2016-08-08 | 株式会社キーエンス | デバイスモニタ装置及びデバイスモニタ方法 |
-
2002
- 2002-08-12 JP JP2002234362A patent/JP4054630B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8161400B2 (en) | 2005-06-20 | 2012-04-17 | Lg Electronics Inc. | Apparatus and method for processing data of mobile terminal |
Also Published As
Publication number | Publication date |
---|---|
JP2004077168A (ja) | 2004-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7958488B2 (en) | Virtual testing in a development environment | |
US5335342A (en) | Automated software testing system | |
US4550406A (en) | Automatic test program list generation using programmed digital computer | |
US10339255B2 (en) | Program development support device, non-transitory storage medium storing thereon computer-readable program development support program, and program development support method | |
JP2004509425A (ja) | テストコントローラアクセスデータを用いて回路をテスト及び/または診断する方法及びシステム | |
EP1771796B1 (en) | Testing suite for product functionality assurance and guided troubleshooting | |
KR100537664B1 (ko) | 경계스캔테스팅장치 | |
JP2007052011A (ja) | トリガ機能設定方法 | |
US7120545B2 (en) | Method and apparatus for displaying a current configuration of test instruments to a user | |
US6988229B1 (en) | Method and apparatus for monitoring and controlling boundary scan enabled devices | |
JP4054630B2 (ja) | 波形表示装置 | |
JP2004164459A (ja) | 波形編集用プログラム、該波形編集用プログラムを記録したコンピュ−タ読取可能な記録媒体、及び波形編集装置 | |
JP2001134469A (ja) | 半導体試験用プログラムデバッグ装置 | |
JP2009085748A (ja) | 信号発生装置 | |
JPH04218843A (ja) | 情報処理装置におけるテストシーケンスの流れを制御する装置 | |
US7451049B2 (en) | Automatic delays for alignment of signals | |
JP2004354213A (ja) | 電気回路検査方法 | |
JP2008059574A (ja) | 電子装置内の要素を制御する方法及び装置 | |
US20130262015A1 (en) | Annotating Measurement Results Data Capture Images with Instrumentation Configuration | |
TWI678542B (zh) | 電路板編輯測試方法 | |
KR100429957B1 (ko) | 프로그램 개발 장치, 프로그램 개발 방법, 프로그램 개발 프로그램을 저장한 저장 매체 | |
US20130262016A1 (en) | Automatically Configuring a Measurement System Using Measurement Results Data Capture Images Annotated with Instrumentation Configuration | |
KR100839942B1 (ko) | 디스플레이장치를 위한 패턴생성장치 | |
US20070115257A1 (en) | Sequence status display during output for signal generator | |
Thomas | dSPACE DS1103 control workstation tutorial and DC motor speed control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |