JP4053893B2 - クロック参照回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、リアルタイムクロックで生成された現在時刻を複数のクロック参照部で参照するクロック参照回路に関する。
【０００２】
【従来の技術】
従来より、リアルタイムクロックと、そのリアルタイムクロックで生成された現在時刻を参照する複数のクロック参照部（マイクロプロセッサ（ＭＰＵ）等）を備えたクロック参照回路が知られている。このようなクロック参照回路として、リアルタイムクロックで生成された現在時刻を複数のＭＰＵでアクセスするにあたり、予めＭＰＵに優先度を割り当てておき、同時に複数のＭＰＵからアクセスされた場合は、優先度の高いＭＰＵから順次にリアルタイムクロックをアクセスする技術が提案されている（特許文献１参照）。
【０００３】
【特許文献１】
特開平５−６２３５号公報（段落番号００１２−段落番号０
０２０、第２図）
【０００４】
【発明が解決しようとする課題】
しかし、特許文献１に提案された技術では、リアルタイムクロックが複数のＭＰＵから同時にアクセスされた場合、優先度の低いＭＰＵにリアルタイムクロックからの時刻データが転送されるのは、優先度の高いＭＰＵに時刻データが転送された後になる。従って、複数のＭＰＵからリアルタイムクロックの参照要求が同時に行なわれた場合、優先度の低いＭＰＵでは、そのＭＰＵが参照要求を行ったタイミングの時刻よりも遅れたタイミングの時刻が参照されるという問題がある
本発明は、上記事情に鑑み、複数のクロック参照部からリアルタイムクロックの参照要求が同時に行なわれた場合であっても、それら複数のクロック参照部それぞれで、参照要求が行なわれたタイミングの時刻を参照することができるクロック参照回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成する本発明のクロック参照回路は、
現在時刻を管理するリアルタイムクロックと、
上記リアルタイムクロックを参照する複数のクロック参照部と、
上記複数のクロック参照部それぞれからの上記リアルタイムクロックの参照要求を受け付けて、同時にはいずれか１つのクロック参照部に該リアルタイムクロックの参照を許可するクロック参照調停部とを備え、
上記リアルタイムクロックは、現在時刻を生成するクロック生成部と、上記複数のクロック参照部に対応して設けられた、各クロック参照部から参照要求が行なわれたタイミングの時刻を上記クロック生成部から受け取って記憶しておく複数の時刻保存部とを備え、
上記複数のクロック参照部は、上記クロック参照調停部から上記リアルタイムクロックの参照の許可通知を受けて、上記複数のクロック参照部のうちの自分に対応する時刻保存部に保存された現在時刻を参照するものであることを特徴とする。
【０００６】
本発明のクロック参照回路は、リアルタイムクロックの複数の保存部に、複数のクロック参照部からの参照要求が行なわれたタイミングの時刻を記憶するものであるため、複数のクロック参照部からリアルタイムクロックの参照要求が同時に行なわれた場合であっても、複数のクロック参照部それぞれで、参照要求が行なわれたタイミングの時刻を参照することができる。従って、優先度の低いクロック参照部が、参照要求を行なったタイミングの時刻よりも遅れたタイミングの時刻を参照するという問題が解消される。
【０００７】
ここで、上記クロック参照調停部は、上記リアルタイムクロックの参照要求を受けてそのリアルタイムクロックの参照を許可するにあたり、その参照要求を行なったクロック参照部に対応した時刻保存部に現在時刻が保存された後のタイミングでそのクロック参照部にそのリアルタイムクロック参照の許可通知を送るものであることが好ましい。
【０００８】
このようにすると、時刻保存部に保存された現在時刻を確実に参照することができる。
【０００９】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００１０】
図１は、本発明のクロック参照回路の一実施形態を示す図である。
【００１１】
図１に示すクロック参照回路１には、現在時刻を管理するリアルタイムクロック１０が備えられている。リアルタイムクロック１０の構成については後述する。
【００１２】
また、クロック参照回路１には、リアルタイムクロック１０を参照する３つのＭＰＵ２１，ＭＰＵ２２，ＭＰＵ２３（本発明にいう複数のクロック参照部の一例に相当）が備えられている。
【００１３】
さらに、クロック参照回路１には、ＭＰＵ２１，ＭＰＵ２２，ＭＰＵ２３それぞれからのリアルタイムクロック１０参照用の参照要求信号ＲＥＱを受け付けて、同時に複数の参照要求信号ＲＥＱがアサートされた場合にはいずれか１つのＭＰＵにのみリアルタイムクロック１０の参照を許可する参照許可信号ＡＣＫを出力する要求決定部３０が備えられている。
【００１４】
また、クロック参照回路１には、ＭＰＵ２１，ＭＰＵ２２，ＭＰＵ２３それぞれの制御信号（チップセレクト信号ＣＳ，書込信号ＷＲ，読出信号ＲＤ）をリアルタイムクロック１０に向けて送出するか否かを、要求決定部３０からの参照許可信号ＡＣＫのレベルに応じて制御するゲート回路４１，４２，４３が備えられている。
【００１５】
さらに、クロック参照回路１には、ＭＰＵ２１，ＭＰＵ２２，ＭＰＵ２３それぞれのアドレス・データバス信号ＡＤＢＵＳとリアルタイムクロック１０のアドレス・データバス信号ＡＤＢＵＳとの間を、要求決定部３０からの参照許可信号ＡＣＫのレベルに応じて接断するイネーブル回路５１，５２，５３が備えられている。
【００１６】
また、クロック参照回路１には、ＭＰＵ２１に対応して設けられた２段構成のフリップフロップ６１ａ，６１ｂおよびアンドゲート６１ｃと、ラッチ回路７１と、２段構成のフリップフロップ８１ａ，８１ｂとが備えられている。同様にして、クロック参照回路１には、ＭＰＵ２２に対応して設けられた２段構成のフリップフロップ６２ａ，６２ｂおよびアンドゲート６２ｃと、ラッチ回路７２と、２段構成のフリップフロップ８２ａ，８２ｂとが備えられている。さらに、クロック参照回路１には、ＭＰＵ２３に対応して設けられた２段構成のフリップフロップ６３ａ，６３ｂおよびアンドゲート６３ｃと、ラッチ回路７３と、２段構成のフリップフロップ８３ａ，８３ｂとが備えられている。尚、本発明にいうクロック参照調停部は、本実施形態における要求決定部３０および各２段構成のフリップフロップ８１ａ，８１ｂ；８２ａ，８２ｂ；８３ａ，８３ｂに相当する。次に、リアルタイムクロック１０の構成について図２を参照して説明する。
【００１７】
図２は、リアルタイムクロックの構成を示す図である。
【００１８】
図２に示すリアルタイムクロック１０には、発振を安定させるためのコンデンサ素子１１ａ，１１ｂと、発振回路１２と、分周器１３と、タイムカウンタ１４と、レジスタ１５＿１，１５＿２，１５＿３と、マルチプレクサ１６とが備えられている。コンデンサ素子１１ａ，１１ｂの各一端は、図示しない水晶振動子に接続されるとともに発振回路１２の入力側に接続されている。また、コンデンサ素子１１ａ，１１ｂの各他端はグラウンドＧＮＤに接続されている。
【００１９】
発振回路１２は、水晶振動子固有の発振周波数（３２．７６８ｋＨｚ）のクロック信号ＣＬＫＯＵＴを、分周器１３、レジスタ１５＿１，１５＿２，１５＿３、および外部に向けて出力する。
【００２０】
分周器１３は、入力されたクロック信号ＣＬＫＯＵＴの発振周波数を１／２¹⁵（１／３２７６８）に分周してタイムカウンタ１４に出力する。
【００２１】
タイムカウンタ１４は、本発明にいう現在時刻を生成するクロック生成部の一例に相当し、このタイムカウンタ１４は、分周器１３からの信号を入力して、秒、分、時間、週、月、年をカウントし、４２ビット幅のＢＣＤデータとしてレジスタ１５＿１，１５＿２，１５＿３およびマルチプレクサ１６に向けて出力する。
【００２２】
レジスタ１５＿１，１５＿２，１５＿３は、本発明にいう複数の時刻保存部の一例に相当し、図１に示すＭＰＵ２１，２２，２３に対応して設けられている。各レジスタ１５＿１，１５＿２，１５＿３は、各ＭＰＵ２１，２２，２３から参照要求が行なわれたタイミングの時刻を受け取って記憶する。具体的には、レジスタ１５＿１は、後述するリクエスト信号Ｒ１が‘Ｈ’レベルにアサートされた状態においてクロック信号ＣＬＫＯＵＴの立ち上がりエッジでタイムカウンタ１４からのＢＣＤデータを保存する。また、レジスタ１５＿２は、リクエスト信号Ｒ２が‘Ｈ’レベルにアサートされた状態においてクロック信号ＣＬＫＯＵＴの立ち上がりエッジでタイムカウンタ１４からのＢＣＤデータを保存する。さらに、レジスタ１５＿３は、リクエスト信号Ｒ３が‘Ｈ’レベルにアサートされた状態においてクロック信号ＣＬＫＯＵＴの立ち上がりエッジでタイムカウンタ１４からのＢＣＤデータを保存する。
【００２３】
マルチプレクサ１６には、タイムカウンタ１４からのＢＣＤデータと、各レジスタ１５＿１，１５＿２，１５＿３からの各ＢＣＤデータが入力される。また、選択信号として、イネーブル信号ＥＮおよびアドレス信号Ａ１，Ａ２，Ａ３が入力される。マルチプレクサ１６は、イネーブル信号ＥＮとして‘Ｈ’レベルがアサートされた場合は、タイムデータＴｉｍｅＤａｔａとして、タイムカウンタ１４からのＢＣＤデータを出力する。一方、イネーブル信号ＥＮとして‘Ｌ’レベルがアサートされた状態において、アドレス信号Ａ１のみ‘Ｈ’レベルがアサートされた場合はレジスタ１５＿１に保存されたＢＣＤデータを出力し、アドレス信号Ａ２のみ‘Ｈ’レベルがアサートされた場合はレジスタ１５＿２に保存されたＢＣＤデータを出力し、アドレス信号Ａ３のみ‘Ｈ’レベルがアサートされた場合はレジスタ１５＿３に保存されたＢＣＤデータを出力する。尚、上記以外の信号の組み合わせが出現した場合は、タイムカウンタ１４からのＢＣＤデータが出力される。
【００２４】
再び、図１を参照して本実施形態のクロック参照回路１の動作について説明する。尚、ＭＰＵ２１，２２，２３とリアルタイムクロック１０とは非同期で動作するものとする。また、ＭＰＵ２１，２２，２３の、リアルタイムクロック１０をアクセスするための優先度は、ＭＰＵ２１が一番高く、次いでＭＰＵ２２であり、ＭＰＵ２３が一番低いものとする。
【００２５】
ここでは、ＭＰＵ２１，２２，２３から同時に参照要求信号ＲＥＱとして‘Ｈ’レベルが出力されたものとする。ＭＰＵ２１からの‘Ｈ’レベルの参照要求信号ＲＥＱは初段のフリップフロップ６１ａ及びラッチ回路７１に入力される。次いで、１つ目のクロック信号ＣＬＫＯＵＴの立ち上がりエッジでフリップフロップ６１ａに取り込まれて、そのフリップフロップ６１ａから‘Ｈ’レベルの信号が出力される。この‘Ｈ’レベルの信号は、次段のフリップフロップ６１ｂおよびアンドゲート６１ｃの一方に入力される。アンドゲート６１ｃの他方には、フリップフロップ６１ｂからの‘Ｌ’レベルの信号が入力されている。このため、アンドゲート６１ｃからは‘Ｈ’レベルのリクエスト信号Ｒ１が出力される。この‘Ｈ’レベルのリクエスト信号Ｒ１は、リアルタイムクロック１０を構成するレジスタ１５＿１の書込許可端子ＷＥ（図２参照）に入力される。ラッチ回路７１からは参照要求信号ＲＥＱとして‘Ｈ’レベルが出力される。この‘Ｈ’レベルの参照要求信号ＲＥＱは要求決定部３０に入力される。
【００２６】
次いで、２つ目のクロック信号ＣＬＫＯＵＴの立ち上がりエッジで、タイムカウンタ１４からのＢＣＤデータがレジスタ１５＿１に取り込まれるとともに、初段のフリップフロップ６１ａからの‘Ｈ’レベルの信号が次段のフリップフロップ６１ｂに取り込まれる。すると、フリップフロップ６１ｂから‘Ｈ’レベルの信号が出力されてアンドゲート６１ｃに入力される。これにより、アンドゲート６１ｃからのリクエスト信号Ｒ１は‘Ｈ’レベルから‘Ｌ’レベルに変化する。上述したように、ＭＰＵ２１とリアルタイムクロック１０とは非同期で動作するため、このように２段構成のフリップフロップ６１ａ，６１ｂおよびアンドゲート６１ｃを備えることにより、リクエスト信号Ｒ１をレジスタ１５＿１のライトイネーブル信号として使用するための信号幅（時間）を確実に確保することができる。
【００２７】
やがて、要求決定部３０から初段のフリップフロップ８１ａに向けて‘Ｈ’レベルの参照許可信号ＡＣＫが出力され、クロック信号ＣＬＫＯＵＴの立ち上がりエッジでそのフリップフロップ８１ａに取り込まれ、さらに次のクロック信号ＣＬＫＯＵＴの立ち上がりエッジで次段のフリップフロップ８１ｂに取り込まれてそのフリップフロップ８１ｂから‘Ｈ’レベルの信号が出力される。この‘Ｈ’レベルの信号によりラッチ回路７１がクリアされて要求決定部３０への参照要求信号ＲＥＱが‘Ｌ’レベルになる。また、上記‘Ｈ’レベルの信号は、ＭＰＵ２１、ゲート回路４１、イネーブル回路５１、およびＡ１信号としてリアルタイムクロック１０に入力される。これによりＭＰＵ２１は、リアルタイムクロック１０の参照要求の許可通知を受けてレジスタ１５＿１に保存された現在時刻を参照するために、制御信号（ＣＳ，ＷＲ，ＲＤ）を出力する。これによりレジスタ１５＿１に取り込まれたＢＣＤデータがマルチプレクサ１６で選択されて、タイムデータＴｉｍｅＤａｔａとして４２ビット幅のＢＣＤデータが出力される。ここで、２段構成のフリップフロップ８１ａ，８１ｂが備えられているため、リクエスト信号Ｒ１が出力された時点から確実に１クロック信号ＣＬＫＯＵＴ分（１クロック分）だけ遅れてＭＰＵ２１，ゲート回路４１，イネーブル回路５１に参照許可信号ＡＣＫが伝達される。従って、ＭＰＵ２１は、リアルタイムクロック１０のレジスタ１５＿１に取り込んだＢＣＤデータを確実に参照することができる。
【００２８】
以下、ＭＰＵ２２，ＭＰＵ２３からの‘Ｈ’レベルの参照要求信号ＲＥＱについても、上記ＭＰＵ２１からの‘Ｈ’レベルの参照要求信号ＲＥＱと同様であり、ＭＰＵ２２の場合は、フリップフロップ６２ａ，６２ｂ，アンドゲート６２ｃ，ラッチ回路７２，フリップフロップ８２ａ，８２ｂ，レジスタ１５＿２が、またＭＰＵ２３の場合は、フリップフロップ６３ａ，６３ｂ，アンドゲート６３ｃ，ラッチ回路７３，フリップフロップ８３ａ，８３ｂ，レジスタ１５＿３が、上述したＭＰＵ２１における役割りを担うこととなる。いずれも場合であっても、レジスタ１５＿１，１５＿２，１５＿３には、ＭＰＵ２１，２２，２３が‘Ｈ’レベルの参照要求信号ＲＥＱを出力した時点における時刻が保存される。従って、ＭＰＵ２１，２２，２３からリアルタイムクロック１０の参照要求が同時に行なわれた場合であっても、それらＭＰＵ２１，２２，２３の優先度に依存することもなく、それらＭＰＵ２１，２２，２３それぞれで、参照要求信号ＲＥＱが行なわれたタイミングの時刻を参照することができる。
【００２９】
尚、本実施形態では、本発明にいう複数のクロック参照部の一例として、３つのＭＰＵ２１，２２，２３の例で説明したが、これに限られるものではなく、リアルタイムクロックを参照する複数のクロック参照部であればよい。
【００３０】
【発明の効果】
以上説明したように、本発明のクロック参照回路によれば、複数のクロック参照部からリアルタイムクロックの参照要求が同時に行なわれた場合であっても、それら複数のクロック参照部それぞれで、参照要求が行なわれたタイミングの時刻を参照することができる。
【図面の簡単な説明】
【図１】本発明のクロック参照回路の一実施形態を示す図である。
【図２】リアルタイムクロックの構成を示す図である。
【符号の説明】
１ クロック参照回路
１０ リアルタイムクロック
１１ａ，１１ｂ コンデンサ素子
１２ 発振回路
１３ 分周器
１４ タイムカウンタ
１５＿１，１５＿２，１５＿３ レジスタ
１６ マルチプレクサ
２１，２２，２３ ＭＰＵ
３０ 要求決定部
４１，４２，４３ ゲート回路
５１，５２，５３ イネーブル回路
６１ａ，６１ｂ，６２ａ，６２ｂ，６３ａ，６３ｂ，８１ａ，８１ｂ，８２ａ，８２ｂ，８３ａ，８３ｂ フリップフロップ
６１ｃ，６２ｃ，６３ｃ アンドゲート
７１，７２，７３ ラッチ回路

Claims (2)

1. 現在時刻を管理するリアルタイムクロックと、
   前記リアルタイムクロックを参照する複数のクロック参照部と、
   前記複数のクロック参照部それぞれからの前記リアルタイムクロックの参照要求を受け付けて、同時にはいずれか１つのクロック参照部に該リアルタイムクロックの参照を許可するクロック参照調停部とを備え、
   前記リアルタイムクロックは、現在時刻を生成するクロック生成部と、前記複数のクロック参照部に対応して設けられた、各クロック参照部から参照要求が行なわれたタイミングの時刻を前記クロック生成部から受け取って記憶しておく複数の時刻保存部とを備え、
   前記複数のクロック参照部は、前記クロック参照調停部から前記リアルタイムクロックの参照の許可通知を受けて、前記複数のクロック参照部のうちの自分に対応する時刻保存部に保存された現在時刻を参照するものであることを特徴とするクロック参照回路。
2. 前記クロック参照調停部は、前記リアルタイムクロックの参照要求を受けて該リアルタイムクロックの参照を許可するにあたり、該参照要求を行なったクロック参照部に対応した時刻保存部に現在時刻が保存された後のタイミングで該クロック参照部に該リアルタイムクロック参照の許可通知を送るものであることを特徴とする請求項１記載のクロック参照回路。

Images