JP4049605B2 - Positioning guide and IC socket - Google Patents
Positioning guide and IC socket Download PDFInfo
- Publication number
- JP4049605B2 JP4049605B2 JP2002105602A JP2002105602A JP4049605B2 JP 4049605 B2 JP4049605 B2 JP 4049605B2 JP 2002105602 A JP2002105602 A JP 2002105602A JP 2002105602 A JP2002105602 A JP 2002105602A JP 4049605 B2 JP4049605 B2 JP 4049605B2
- Authority
- JP
- Japan
- Prior art keywords
- positioning guide
- main body
- socket
- cover
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置と、半導体装置の電気的特性試験を行なうための試験装置との電気的な接続を行なうためのICソケット及びそのICソケットの一部分を構成する位置決めガイドに関するものである。
本発明の位置決めガイド及びICソケットは、CSP(チップサイズパッケージ)など、一平面に複数個の外部接続端子が配列された半導体装置の電気的特性試験に用いられ、特に、微細な外部接続端子の配列を有するウェハレベルCSPに有用である。
【0002】
【従来の技術】
CSPなど、一平面に複数個の外部接続端子が配列された半導体装置の電気的特性試験を行なう際、半導体装置の外部接続端子と試験装置の電極との電気的な接続を行なうためにICソケットが使用される。ICソケットは、半導体装置の外部接続端子に対応する位置に配列された接触用端子と、半導体装置を所定の位置に配置するためのパッケージ収容部を備えた位置決めガイドを備えている。位置決めガイドは絶縁性材料からなり、成形又は穴あけ加工によりパッケージ収容部が形成されている。
【0003】
半導体装置の電気的特性試験の際には、半導体装置の外部接続端子とICソケットの接触用端子とが接触するようにして半導体装置が位置決めガイドのパッケージ収容部に収容され、接触用端子によって半導体装置の外部接続端子と試験装置の電極が電気的に接続される。
【0004】
従来のICソケットでは、位置決めガイドのパッケージ収容部に収容した半導体装置の位置決めを半導体装置の外形で行なった後、半導体装置の外部接続端子とICソケットの接触用端子との接触を確実に行なうために、半導体装置の位置決めを微調整するものがある。例えば特開平9−171868号公報に開示されたICソケットではIC位置決め装置を用い、半導体装置の外部接続端子を側面から押圧することにより半導体装置の位置決めを微調整している。
【0005】
また、最近では、ベアチップやウェハレベルCSP(例えば特開2000−260910号公報参照)がある。ウェハレベルCSPはチップのダイシング前に外部接続端子を作り込んだCSPである。ウェハレベルCSPの大きさは例えば外形寸法が1mm(ミリメートル)程度、厚みが0.4mm程度であり、外部接続端子の大きさは直径が0.2mm程度である。
【0006】
【発明が解決しようとする課題】
半導体装置自体の大きさ、並びに半導体装置に配置された外部接続端子の形状、大きさ及びピッチの微細化に伴って、半導体装置をICソケットに高精度に案内することができる位置決めガイドが必要となっている。
しかし、従来の位置決めガイドでは、パッケージ収容部が成形又は穴あけ加工により形成されているので、微細加工が困難であり、ウェハレベルCSPやベアチップを正確な位置に配置することができないという問題があった。
【0007】
また、パッケージ収容部に収容した半導体装置の位置を微調整する機構は、半導体装置の外部接続端子で位置調整を行なうので、微細な外部接続端子には対応できないという問題があった。
また、従来の位置決めガイドはパッケージ収容部が成形又は穴あけ加工により形成されているので、半導体装置のサイズごとに位置決めガイドを製作する必要があり、特に、チップサイズ毎に外径寸法が変わるベアチップやウェハレベルCSP、CSP等の半導体装置の製造においては、ICソケットの開発に期間と費用を要するという問題があった。
【0008】
そこで本発明は、パッケージ収容部の大きさを高精度に調整できる位置決めガイド及びそれを備えたICソケットを提供することを目的とするものである。
【0009】
【課題を解決するための手段】
本発明にかかる位置決めガイドは、一平面に複数個の外部接続端子が配列された半導体装置を所定の位置に配置するためのパッケージ収容部を備え、ICソケットの一部分を構成する位置決めガイドであって、位置決めガイドの本体は2つの本体部材が対向して配置されて構成されており、2つの上記本体部材は互いに対向する面にそれぞれ段差部を有し、上記パッケージ収容部は、上記本体部材が対向して配置された状態で上記段差部により形成される開口部からなるものである。さらに、2つの上記本体部材の間にスペーサが挟みこまれている。
【0010】
位置決めガイドの本体を2つの本体部材からなる分割構造にし、パッケージ収容部は、2つの本体部材が対向して配置された状態で上記段差部により形成される開口部により構成される。位置決めガイドの本体を2つの本体部材からなる分割構造にしているので、2つの本体部材を対向して配置する位置を調整することにより、パッケージ収容部の大きさを高精度に調整することができる。さらに、2つの上記本体部材の間にスペーサが挟みこまれているようにしたので、スペーサの厚みに応じて、2つの本体部材の間隔を調整することができ、パッケージ収容部の大きさを調整することができる。
【0011】
本発明にかかるICソケットは、一平面に複数個の外部接続端子が配列された半導体装置を所定の位置に配置するためのパッケージ収容部を備えた位置決めガイドと、半導体装置が上記外部接続端子を下側にして上記パッケージ収容部に収容されたときの上記外部接続端子の位置に対応して配置された接触用端子を備えたICソケットであって、上記位置決めガイドとして本発明の位置決めガイドを備えているものである。
【0012】
高精度なパッケージ収容部を備えた位置決めガイドにより半導体装置を高精度に位置決めすることができるので、微細な半導体装置の電気的特性試験を行なうことができる。
【0013】
【発明の実施の形態】
本発明の位置決めガイドにおいて、上記段差部は、上記対向する面の一部が切削加工により除去されて形成されたものであることが好ましい。
切削加工は穴あけ加工に比べて高精度な加工を容易に行なうことができるので、高精度な段差部を容易に形成することができる。
【0015】
本発明の位置決めガイドにおいて、2つの上記本体部材は、ICソケットに固定されるための貫通孔を備え、少なくとも一方の上記本体部材において上記貫通孔は長穴により構成されていることが好ましい。その結果、ICソケット側の位置決めガイドを固定するための機構を変更しなくても、2つの本体部材の間隔を調整した位置決めガイドをICソケットに固定することができる。
【0016】
【実施例】
図1は位置決めガイドの参考例を示す図であり、(A)は分解した状態で示す斜視図、(B)は組み立てた状態で示す斜視図、(C)は固定前の接近して配置した状態におけるパッケージ収容部を拡大して示す平面図である。図2はその参考例の各部品を示す平面図及び側面図であり、(A)は一方の本体部材を示す平面図、(B)は(A)の段差部を拡大して示す平面図、(C)は(A)の右側面図であり、(D)は他方の本体部材を示す平面図、(E)は(D)の段差部を拡大して示す平面図、(F)は(D)の左側面図である。図3はその参考例を組み立てた状態で示す図であり、(A)は平面図、(B)は側面図である。
図4は、その位置決めガイドを備えたICソケットの参考例を示す図であり、(A)は上面図、(B)は(A)のX−X位置での断面図、(C)は(A)のY−Y位置での断面図、(D)は(A)のD−D位置での断面を拡大して示す図である。
【0017】
まず、図4を参照してICソケットの参考例について説明する。
ICソケット1は略直方体状のベース部3を備えている。ベース部3には上面から下面に貫通する空間が形成されており、その空間内に、位置調整を行なえるように水平面方向でベース部3とは間隔をもってコンタクトユニット支持部5が配置されている。
【0018】
ベース部3の側面には、2組の対向する側面ごとに、3点支持によりコンタクトユニット支持部5の水平面方向の位置及び傾きの微量な調整を行なうための位置調整ネジ7が設けられている。ベース部3の下面側にはコンタクトユニット支持部5を固定するための固定ネジ9が設けられている。コンタクトユニット支持部5は6つの位置調整ネジ7及び固定ネジ9によってベース部3に固定されている。
【0019】
コンタクトユニット支持部5の上面側にコンタクトユニット11が配置されている。コンタクトユニット支持部5の上面には、コンタクトユニット11の外周部を覆ってコンタクトユニット11をコンタクトユニット支持部5に固定するためのカバー13が設けられている。
【0020】
ベース部3の上面に、コンタクトユニット支持部5、コンタクトユニット11及びカバー13を覆うようにカバーシャーシ15が設けられている。カバーシャーシ15には中央部に開口部が形成されており、その開口部内に位置決めガイド16が配置されている。
【0021】
図1から図3を参照して位置決めガイド16について説明する。
位置決めガイド16は2つの本体部材17,18により構成されている。一方の本体部材17には他方の本体部材18と対向して配置される面17c,17dに向かって傾斜をもつ凹部17aが形成されている。本体部材18には、本体部材17の凹部17aに対応して、本体部材17と対向して配置される面18c,18dに向かって傾斜をもつ凹部18aが形成されている。本体部材17及び18は例えばポリアミド系の樹脂により形成されている。この参考例では本体部材17,18は同じ形状をしている。本体部材17と18はネジ(図示は省略)により固定される。
【0022】
本体部材17において、上面側から見て、面17cにおける幅寸法は面17dよりも広く形成されており、凹部17aの底面位置に段差部17bが形成されている。
本体部材18において、上面側から見て、面17dに対応する面18cにおける幅寸法は、面17cに対応する面18dよりも広く形成されており、凹部18aの底面位置に段差部18bが形成されている。
【0023】
段差部17b,18bは、本体部材17の面17cと本体部材18の面18d、及び本体部材17の面17dと本体部材18の面18cが接するようにして、本体部材17と18が対向して配置された状態で、段差部17b,18bにより開口部が形成される位置に形成されている。その開口部はパッケージ収容部21を構成する。
【0024】
この参考例では、例えば段差部17b,18bの高さ(面17c,17d,18c,18dに直交する方向)が0.86mmであり、本体部材17と18が対向して配置された状態で段差部17b,18bにより形成されるパッケージ収容部21の幅(段差部17b,18bの高さ方向)の寸法は0.86mmである。また、段差部17b,18bは、本体部材17と18の各端部が互いに位置を合わせられて対向して配置された状態(図3参照)でパッケージ収容部21の長さ(段差部17b,18bの高さに直交する方向)の寸法が0.86mmになる位置に形成されている。
【0025】
本体部材17と18を配置する位置を調整することにより、パッケージ収容部21の大きさを調整することができる。本体部材17と18を対向して配置するためのネジの締め具合により、図1(C)に示す矢印X方向に、パッケージ収容部21の幅寸法を調整することができる。本体部材17と18の配置位置を図1(C)に示す矢印Y方向にずらすことにより、パッケージ収容部21の長さ寸法を調整することができる。例えばパッケージ収容部21の大きさが、幅は0.86mm、長さは1.33mmになるように、本体部材17と18が対向して配置される。
【0026】
本体部材17,18の形成方法の一例を説明する。
上面側から見て、面17cにおける幅寸法と面18cにおける幅寸法の和の幅寸法をもつ本体部材17及び18用の部材を一体成形した後、その一体成形部材を例えばフライス盤を用いて面17c,18cにおける幅寸法をもつ本体部材17,18に分割する。
【0027】
本体部材17において、エンドミルなどの切削工作機械を用いて、面17cの位置から面17dの位置まで本体部材17の一部を除去して段差部17bを形成する。本体部材18において、本体部材17の場合と同様に、エンドミルなどの切削工作機械を用いて、面18cの位置から面18dの位置まで本体部材18の一部を除去して段差部18bを形成する。
【0028】
本体部材17,18の一部を切削加工することにより、高精度な寸法をもつ段差部17b,18bを形成することができ、例えば公差数値が−0,+0.002mmで加工することができる。これにより、高精度なパッケージ収容部21を形成することができる。
ただし、段差部17b,18bは上記の形成方法により形成されたものに限定されるものではなく、他の方法により形成されたものであってもよい。
【0029】
図5に、測定対象であるウェハレベルCSPの一例の底面図を示す。
ウェハレベルCSP20はチップのダイシング前に底面20bに外部接続端子20aを作り込んだCSPである。ウェハレベルCSP20は例えば外形寸法が0.82×1.32mm、厚みが0.40mmである。ウェハレベルCSP20の底面20bには4つの外部接続端子20aが縦横に配列されている。外部接続端子20aは例えば直径が0.18mm、高さが0.08mmである。縦横に並ぶ外部接続端子20aの間隔は例えば幅方向は0.50mm、長さ方向は0.10mmである。
【0030】
図6に、パッケージ収容部を拡大して示す斜視図を示す。
段差部17b,18bにより形成される開口部からなるパッケージ収容部21は測定対象であるウェハレベルCSPの水平面方向位置を位置決めする。
パッケージ収容部21の下方位置には、ウェハレベルCSP20の外部接続端子20aの配列に対応して、コンタクトユニットに設けられた接触用端子としてのポゴピン11aが配置されている。
ウェハレベルCSP20がパッケージ収容部21内に配置された状態では、ポゴピン11aと外部接続端子20aが接触する。
【0031】
図4に戻ってICソケット1の説明を続けると、カバーシャーシ15の上面にシャフト支持台23が固定されている。シャフト支持台23には水平面に平行にシャフト25が設けられている。
シャフト25を支点として回動するように、カバー(蓋部材)27及び分銅29が設けられている。図4はカバー27を閉じた状態を示している。図7にカバー27を開いた状態を示す。
カバー27と分銅29はシャフト25を共通の回動軸としているが、互いに固定されておらず、それぞれ独立して回動できるようにシャフト25に取り付けられている。分銅29はカバー27の内側に配置されており、カバー27に取り付けられた下げ幅調整ネジ31によってカバー27を閉じた際の下げ幅を制限されている。
【0032】
分銅29にはパッケージ収容部21に対応する位置に加圧ヘッド33が設けられている。加圧ヘッド33はパッケージ収容部21内に配置されたウェハレベルCSPの外部接続端子が配列された面とは反対側の面を下方側に付勢するためのものである。加圧ヘッド33の先端には樹脂製のボール部材が設けられており、そのボール部材がウェハレベルCSPと接触する。加圧ヘッド33の内部には弾性体、例えば巻きバネが収納されている。その巻きバネは、収縮することによりウェハレベルCSPの破壊を防止するとともに押し圧を一定量以上になるように調整する。
【0033】
分銅29には、シャフト25とは反対側の端部側の下面にボール部材(回転部材)35が配置されている。
カバーシャーシ15の上面には、位置決めガイド16を挟んでシャフト支持台23とは反対側にカバー固定部材(蓋固定部材)37も配置されている。カバー固定部材37にはシャフト25に平行に長穴38が形成されている。長穴38内にはカバーシャーシ15に固定されたピン36が配置されている。カバー固定部材37は長穴38をガイドとして水平面内でシャフト25に平行にスライド可能に配置されている。
【0034】
図8にカバー固定部材37周辺の平面図を拡大して示す。(A)はカバー27を固定している状態を示し、(B)はカバー27を固定していない状態を示す。なお、図4(A)では、カバー固定部材37の実線で示す位置はカバー27を固定している状態を示し、2点鎖線で示す位置はカバー27を固定していない状態を示している。
カバー固定部材37には突起部37aが設けられている。カバー27には突起部37aに対応して凹部27aと段差部27bが形成されている。
【0035】
カバー27を閉じる際、図8(B)に示すように、カバー固定部材37の突起部37aがカバー27の凹部27aに対応する位置に配置されるようにカバー固定部材37を位置させる(カバー開放位置)。
カバー27を閉じた後、図8(A)に示すように、カバー固定部材37の突起部37aがカバー27の段差部27b上に位置するようにカバー固定部材37をスライドさせる(カバー固定位置)。
このようにして、カバー固定部材37によりカバー27を固定する。
【0036】
また、カバー27が開いた状態でカバー固定部材37がカバー固定位置(図8(A)参照)に位置しているとき、カバー27を閉じようとしてもカバー27の段差部27の部分がカバー固定部材37の突起部37aに接触し、カバー27が閉じない構造になっている。これにより、パッケージ収容部21内に配置されたウェハレベルCSPに誤って過大な力が作用するのを防止している。
【0037】
図4(D)に示したように、カバー固定部材37には分銅29のボール部材35に対応する位置にボール接触台39が設けられている。ボール接触台39には、上段部39aと、上段部39aから下方側へ傾斜している傾斜部39bと、傾斜部39bに連続して上段部39aよりも低い位置に設けられた下段部39cが形成されている。
【0038】
図4(D)の2点鎖線及び図8(B)に示すように、カバー固定部材37がカバー開放位置に配置されてカバー27を固定していない状態のとき、ボール接触台39の上段部39aが分銅29のボール部材35に対応する位置に配置され、ボール部材35が上段部39aに接触する。
【0039】
図9に、図4(A)のX−X位置での、カバー27を閉じ、カバー固定部材37がカバー27を固定していない状態での断面図を示す。
この状態では分銅29のボール部材35がボール接触台39の上段部39aに接触しており(図4(D)の2点鎖線も参照)、分銅29は上段部39aとシャフト25により支持された状態になる。このとき、加圧ヘッド33の先端部はパッケージ収容部21に収容されたウェハレベルCSPには接触していない。
【0040】
図8(B)に示すカバー開放位置から図8(A)に示すカバー固定位置側にカバー固定部材37をスライドさせると、分銅29のボール部材35がボール接触台39上で回転して、ボール接触台39上の上段部39aから傾斜部39bに順次接触し、ボール部材35の鉛直方向での位置が徐々に下降する。それに伴って分銅29及び加圧ヘッド33も徐々に下降し、加圧ヘッド33がパッケージ収容部21に収容されたウェハレベルCSPに接触し、ウェハレベルCSPを下方側へ徐々に加圧する。分銅29の重量は適当な大きさに調整されており、分銅29の重量により徐々に加圧することにより、ウェハレベルCSPの外部接続端子の損傷やチップ欠け、チップ割れなどの不具合の発生を防止することができる。
【0041】
カバー固定部材37をカバー固定位置に位置させた状態では、分銅29はシャフト23、下げ位置調整ネジ31及びウェハレベルCSPによって支持され、加圧ヘッド33によりウェハレベルCSPを適当な圧力で加圧する。これにより、ウェハレベルCSPの外部接続端子とコンタクトユニット11のポゴピン11aが良好な接触状態をもって電気的に接続される。
【0042】
ウェハレベルCSPの電気的特性試験を行なった後、パッケージ収容部21からウェハレベルCSPを取り出すとき、図8(A)に示すカバー固定位置から図8(B)に示すカバー開放位置側にカバー固定部材37をスライドさせる。これにより、分銅29のボール部材35がボール接触台39の傾斜部39bから上段部39aに順次接触し、分銅29が上昇するとともに加圧ヘッド33も上昇し、ウェハレベルCSPは加圧状態から開放される。その後、カバー27を開け、パッケージ収容部21からウェハレベルCSPを取り出す。
【0043】
上記のICソケットの参考例では、加圧ヘッド33として、内部に弾性部材を備えたものを用いているが、本発明はこれに限定されるものではなく、例えば単なる棒状部材など、パッケージ収容部に収容された半導体装置を分銅29の重量により加圧することができる部材であればどのような部材であってもよい。
【0044】
また、上記のICソケットの参考例では、半導体装置の外部接続端子との電気的接続を得るための接触用端子としてポゴピンを用いているが、本発明はこれに限定されるものではなく、例えば針状の端子など、他の形状の接触用端子を用いてもよい。
また、上記の位置決めガイドの参考例では、本体部材17,18は同じ形状をしているが、本発明はこれに限定されるものではなく、異なる形状であってもよい。
【0045】
以上説明した、位置決めガイド及びICソケットの参考例では、図5に示したウェハレベルCSPを測定対象としているが、本発明が測定対象とする半導体装置はこれに限定されるものではなく、パッケージ収容部の大きさ及び接触用端子の配置を変更することにより、種々の半導体装置に適用することができる。
【0046】
図10に位置決めガイドの一実施例を示す。図10において、(A)は分解した状態で示す斜視図、(B)は組み立てた状態で示す斜視図、(C)は組み立てた状態におけるパッケージ収容部を拡大して示す平面図である。この実施例の本体部材17,18は図1から図3に示したものと同じであるので、本体部材17,18の詳細な説明は省略する。
【0047】
位置決めガイド41は2つの本体部材17,18と2つのスペーサ43により構成されている。本体部材17と18は、スペーサ43を間に挟んでネジ(図示は省略)により固定されることによって対向して配置される。スペーサ43は例えば厚さが0.15mmのステンレス板により形成されている。ここではスペーサ43としてステンレス製のものを用いているが、本発明はこれに限定されるものではなく、例えばポリイミド製のスペーサなど、他の材料からなるものを用いてもよい。
本体部材17と18は、スペーサ43の厚み分だけ間隔をもって配置されるので、図10(C)に示すように、パッケージ収容部21を大きくすることができる。
【0048】
図11は、位置決めガイドのさらに他の参考例を分解した状態で示す上面図である。
この参考例において、図1から図3に示した参考例と異なる点は、本体部材17においてICソケットに固定するための貫穴孔45が幅方向に長穴に形成されている点である。これにより、例えば本体部材17,18の間にスペーサを配置した場合であっても、ICソケット側の位置決めガイドを固定するための機構を変更することなく、位置決めガイドをICソケットに固定することができる。
この参考例では、本体部材17にのみ長穴の貫通孔45を形成しているが、本発明はこれに限定されるものではなく、本体部材17,18の両方に長穴の貫通孔を設けるようにしてもよい。
【0049】
以上、本発明の位置決めガイド及びICソケットの実施例及び参考例を説明したが、これらの実施例及び参考例を構成する部材の材料、寸法及び形状は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【0050】
【発明の効果】
請求項1に記載された位置決めガイドでは、一平面に複数個の外部接続端子が配列された半導体装置を所定の位置に配置するためのパッケージ収容部を備え、ICソケットの一部分を構成する位置決めガイドにおいて、位置決めガイドの本体は2つの本体部材が対向して配置されて構成されており、2つの本体部材は互いに対向する面にそれぞれ段差部を有し、パッケージ収容部は、本体部材が対向して配置された状態で段差部により形成される開口部からなるようにしたので、2つの本体部材を対向して配置する位置を調整することにより、パッケージ収容部の大きさを高精度に調整することができる。さらに、2つの本体部材の間にスペーサが挟みこまれているようにしたので、スペーサの厚みに応じて2つの本体部材の間隔を調整することができ、パッケージ収容部の大きさを調整することができる。
【0051】
請求項2に記載された位置決めガイドでは、段差部は、対向する面の一部が切削加工により除去されて形成されているようにしたので、切削加工は穴あけ加工に比べて高精度な加工を容易に行なうことができるので、高精度な段差部を容易に形成することができる。
【0053】
請求項3に記載された位置決めガイドでは、2つの本体部材は、ICソケットに固定されるための貫通孔を備え、少なくとも一方の本体部材において貫通孔は長穴により構成されているようにしたので、ICソケット側の位置決めガイドを固定するための機構を変更しなくても、2つの本体部材の間隔を調整した位置決めガイドをICソケットに固定することができる。
【0054】
請求項4に記載されたICソケットでは、位置決めガイドとして本発明の位置決めガイドを備えているようにしたので、高精度なパッケージ収容部を備えた位置決めガイドにより半導体装置を高精度に位置決めすることができるので、微細な半導体装置の電気的特性試験を行なうことができる。
【図面の簡単な説明】
【図1】 位置決めガイドの参考例を示す図であり、(A)は分解した状態で示す斜視図、(B)は組み立てた状態で示す斜視図、(C)は固定前の接近して配置した状態におけるパッケージ収容部を拡大して示す平面図である。
【図2】 同参考例の各部品を示す平面図及び側面図であり、(A)は一方の本体部材を示す平面図、(B)は(A)の段差部を拡大して示す平面図、(C)は(A)の右側面図であり、(D)は他方の本体部材を示す平面図、(E)は(D)の段差部を拡大して示す平面図、(F)は(D)の左側面図である。
【図3】 同参考例を組み立てた状態で示す図であり、(A)は平面図、(B)は側面図である。組み立てた状態で示す図であり、(A)は平面図、(B)は側面図である。
【図4】 同位置決めガイドを備えたICソケットの参考例を示す図であり、(A)は上面図、(B)は(A)のX−X位置での断面図、(C)は(A)のY−Y位置での断面図、(D)は(A)のD−D位置での断面を拡大して示す図である。
【図5】 ICソケットの実施例の測定対象であるウェハレベルCSPの一例の底面を示す平面図である。
【図6】 位置決めガイドの参考例のパッケージ収容部を拡大して示す斜視図である。
【図7】 ICソケットの参考例のカバーが開いた状態を示す断面図である。
【図8】 ICソケットの参考例を構成するカバー固定部材の周辺を示す平面図であり、(A)はカバーを固定している状態、(B)はカバーを固定していない状態を示す。
【図9】 ICソケットの参考例のカバーを閉じ、カバー固定部材がカバーを固定していない状態を示す断面図である。
【図10】 位置決めガイドの一実施例を示す図であり、(A)は分解した状態で示す斜視図、(B)は組み立てた状態で示す斜視図、(C)は組み立てた状態におけるパッケージ収容部を拡大して示す平面図である。
【図11】 位置決めガイドのさらに他の参考例を分解した状態で示す上面図である。
【符号の説明】
1 ICソケット
3 ベース部
5 コンタクトユニット支持部
7 位置調整ネジ
9 固定ネジ
11 コンタクトユニット
13 カバー
15 カバーシャーシ
16 位置決めガイド
17,18 本体部材
17a,18a 凹部
17b,18b 段差部
17c,17d,18c,18d 面
21 パッケージ収容部
23 シャフト支持台
25 シャフト
27 カバー
29 分銅
31 下げ幅調整ネジ
33 加圧ヘッド
35 ボール部材
36 ピン
37 カバー固定部材
38 長穴
39 ボール接触台
39a 上段部
39b 傾斜部
39c 下段部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an IC socket for electrical connection between a semiconductor device and a test apparatus for performing an electrical characteristic test of the semiconductor device, and a positioning guide constituting a part of the IC socket.
The positioning guide and the IC socket according to the present invention are used for an electrical characteristic test of a semiconductor device such as a CSP (chip size package) in which a plurality of external connection terminals are arranged on one plane. Useful for wafer level CSPs with arrays.
[0002]
[Prior art]
When conducting an electrical characteristic test of a semiconductor device such as a CSP in which a plurality of external connection terminals are arranged on one plane, an IC socket is used to electrically connect the external connection terminals of the semiconductor device and the electrodes of the test device. Is used. The IC socket includes a contact terminal arranged at a position corresponding to an external connection terminal of the semiconductor device, and a positioning guide including a package housing portion for arranging the semiconductor device at a predetermined position. The positioning guide is made of an insulating material, and a package housing portion is formed by molding or drilling.
[0003]
In the electrical characteristic test of the semiconductor device, the semiconductor device is accommodated in the package accommodating portion of the positioning guide so that the external connection terminal of the semiconductor device and the contact terminal of the IC socket are in contact with each other. The external connection terminal of the apparatus and the electrode of the test apparatus are electrically connected.
[0004]
In the conventional IC socket, after positioning the semiconductor device housed in the package housing portion of the positioning guide with the outer shape of the semiconductor device, the external connection terminal of the semiconductor device and the contact terminal of the IC socket are reliably contacted. In addition, there is one for finely adjusting the positioning of the semiconductor device. For example, in an IC socket disclosed in Japanese Patent Laid-Open No. 9-171868, an IC positioning device is used, and the positioning of the semiconductor device is finely adjusted by pressing an external connection terminal of the semiconductor device from the side.
[0005]
Recently, there are bare chips and wafer level CSPs (see, for example, Japanese Patent Laid-Open No. 2000-260910). The wafer level CSP is a CSP in which external connection terminals are formed before dicing a chip. The wafer level CSP has a size of, for example, an outer dimension of about 1 mm (millimeter) and a thickness of about 0.4 mm, and an external connection terminal has a diameter of about 0.2 mm.
[0006]
[Problems to be solved by the invention]
With the miniaturization of the size of the semiconductor device itself and the shape, size, and pitch of the external connection terminals arranged in the semiconductor device, a positioning guide that can guide the semiconductor device to the IC socket with high accuracy is required. It has become.
However, in the conventional positioning guide, since the package housing portion is formed by molding or drilling, fine processing is difficult, and there is a problem that the wafer level CSP and the bare chip cannot be placed at an accurate position. .
[0007]
Further, since the mechanism for finely adjusting the position of the semiconductor device accommodated in the package accommodating portion adjusts the position with the external connection terminal of the semiconductor device, there is a problem that it cannot cope with the fine external connection terminal.
In addition, since the conventional positioning guide has a package housing portion formed by molding or drilling, it is necessary to manufacture a positioning guide for each size of the semiconductor device. In the manufacture of semiconductor devices such as wafer level CSP and CSP, there is a problem that it takes time and cost to develop an IC socket.
[0008]
Therefore, an object of the present invention is to provide a positioning guide capable of adjusting the size of the package housing portion with high accuracy and an IC socket including the positioning guide.
[0009]
[Means for Solving the Problems]
A positioning guide according to the present invention is a positioning guide that includes a package housing portion for arranging a semiconductor device in which a plurality of external connection terminals are arranged in one plane at a predetermined position, and constitutes a part of an IC socket. The main body of the positioning guide is configured by two main body members arranged to face each other, the two main body members have stepped portions on the surfaces facing each other, and the package housing portion includes the main body member. It consists of the opening part formed by the said level | step-difference part in the state arrange | positioned facing.Further, a spacer is sandwiched between the two main body members.
[0010]
The main body of the positioning guide is divided into two main body members, and the package housing portion is configured by an opening formed by the stepped portion in a state where the two main body members are arranged to face each other. Since the main body of the positioning guide has a divided structure composed of two main body members, the size of the package housing portion can be adjusted with high accuracy by adjusting the position where the two main body members are arranged facing each other. .Furthermore, since the spacer is sandwiched between the two main body members, the distance between the two main body members can be adjusted according to the thickness of the spacer, and the size of the package housing portion can be adjusted. can do.
[0011]
An IC socket according to the present invention includes a positioning guide provided with a package housing portion for arranging a semiconductor device in which a plurality of external connection terminals are arranged in one plane at a predetermined position, and the semiconductor device includes the external connection terminals. An IC socket having a contact terminal disposed on the lower side corresponding to the position of the external connection terminal when accommodated in the package accommodating portion, and comprising the positioning guide of the present invention as the positioning guide It is what.
[0012]
Since the semiconductor device can be positioned with high accuracy by the positioning guide provided with the high-accuracy package housing portion, the electrical characteristic test of the fine semiconductor device can be performed.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
In the positioning guide according to the aspect of the invention, it is preferable that the stepped portion is formed by removing a part of the facing surface by cutting.
Since cutting can be easily performed with higher accuracy than drilling, a step portion with high accuracy can be easily formed.
[0015]
In the positioning guide of the present invention, it is preferable that the two main body members include a through hole for fixing to the IC socket, and the through hole is constituted by a long hole in at least one of the main body members. As a result, the positioning guide in which the distance between the two main body members is adjusted can be fixed to the IC socket without changing the mechanism for fixing the positioning guide on the IC socket side.
[0016]
【Example】
Figure 1 shows the positioning guideReference example(A) is a perspective view shown in an exploded state, (B) is a perspective view shown in an assembled state, and (C) is an enlarged view of a package housing portion in a close-up state before fixing. FIG. Figure 2 shows theReference example1A is a plan view showing one main body member, FIG. 2B is an enlarged plan view showing a stepped portion of FIG. 1A, and FIG. (D) is a plan view showing the other body member, (E) is an enlarged plan view showing the stepped portion of (D), and (F) is a left side view of (D). It is. Figure 3 shows theReference exampleFIG. 2 is a view showing the assembled state, (A) is a plan view, and (B) is a side view.
FIG. 4 shows an IC socket having the positioning guide.Reference example(A) is a top view, (B) is a cross-sectional view at the XX position of (A), (C) is a cross-sectional view at the YY position of (A), (D) These are the figures which expand and show the section in the DD position of (A).
[0017]
First, referring to FIG.Reference exampleWill be described.
The
[0018]
On the side surface of the
[0019]
A
[0020]
A
[0021]
The
The
[0022]
In the
In the
[0023]
The
[0024]
thisReference exampleThen, for example, the height of the stepped
[0025]
By adjusting the position where the
[0026]
An example of a method for forming the
When the members for the
[0027]
In the
[0028]
By cutting a part of the
However, the stepped
[0029]
FIG. 5 shows a bottom view of an example of a wafer level CSP to be measured.
The
[0030]
FIG. 6 is an enlarged perspective view showing the package housing portion.
The
A
In a state where the
[0031]
Returning to FIG. 4, the description of the
A cover (lid member) 27 and a
The
[0032]
The
[0033]
In the
A cover fixing member (lid fixing member) 37 is also disposed on the upper surface of the
[0034]
FIG. 8 is an enlarged plan view of the periphery of the
The
[0035]
When the
After the
In this way, the
[0036]
Further, when the
[0037]
As shown in FIG. 4D, the
[0038]
As shown in the two-dot chain line of FIG. 4D and FIG. 8B, when the
[0039]
FIG. 9 shows a cross-sectional view in the state where the
In this state, the
[0040]
When the
[0041]
In the state where the
[0042]
After the wafer level CSP electrical characteristic test is performed, when the wafer level CSP is taken out from the
[0043]
The above IC socketReference exampleIn this case, the
[0044]
In addition, the above IC socketReference exampleHowever, the pogo pin is used as a contact terminal for obtaining an electrical connection with the external connection terminal of the semiconductor device, but the present invention is not limited to this, and other shapes such as a needle-like terminal are used. These contact terminals may be used.
In addition, the positioning guideReference exampleThen, although the
[0045]
The positioning guide and IC socket described aboveReference exampleHowever, the wafer level CSP shown in FIG. 5 is the measurement target, but the semiconductor device to be measured by the present invention is not limited to this, and the size of the package accommodating portion and the arrangement of the contact terminals are changed. By doing so, it can be applied to various semiconductor devices.
[0046]
Figure 10 shows the positioning guideoneAn example is shown. 10A is a perspective view showing an exploded state, FIG. 10B is a perspective view showing an assembled state, and FIG. 10C is an enlarged plan view showing a package housing portion in the assembled state. Since the
[0047]
The
Since the
[0048]
FIG. 11 shows still another positioning guide.Reference exampleIt is a top view shown in the state which decomposed | disassembled.
thisReference example1 to 3 shown in FIG.Reference exampleThe difference is that the through
thisReference exampleThen, the long hole through
[0049]
As mentioned above, the embodiment of the positioning guide and IC socket of the present inventionAnd reference examplesExplained these examplesAnd reference examplesThe materials, dimensions, and shapes of the members constituting the are merely examples, and the present invention is not limited to these, and various modifications can be made within the scope of the present invention described in the claims.
[0050]
【The invention's effect】
The positioning guide according to
[0051]
In the positioning guide described in claim 2, since the stepped portion is formed by removing a part of the opposing surface by cutting, the cutting is performed with higher accuracy than the drilling. Since it can carry out easily, a highly accurate level | step-difference part can be formed easily.
[0053]
Claim3In the positioning guide described in 1), the two main body members are provided with through holes to be fixed to the IC socket, and the through holes are constituted by long holes in at least one of the main body members. Even if the mechanism for fixing the positioning guide on the side is not changed, the positioning guide in which the distance between the two main body members is adjusted can be fixed to the IC socket.
[0054]
Claim4In the IC socket described in the above, since the positioning guide of the present invention is provided as the positioning guide, the semiconductor device can be positioned with high accuracy by the positioning guide including the high-accuracy package housing portion. A test of electrical characteristics of a fine semiconductor device can be performed.
[Brief description of the drawings]
[Fig.1] Positioning guideReference example(A) is a perspective view shown in an exploded state, (B) is a perspective view shown in an assembled state, and (C) is an enlarged view of a package housing portion in a close-up state before fixing. FIG.
[Figure 2] SameReference example2A is a plan view showing one of the main body members, FIG. 2B is an enlarged plan view showing the stepped portion of FIG. 1A, and FIG. (D) is a plan view showing the other body member, (E) is an enlarged plan view showing the stepped portion of (D), and (F) is a left side view of (D). It is.
[Figure 3]Reference exampleFIG. 2 is a view showing the assembled state, (A) is a plan view, and (B) is a side view. It is a figure shown in the assembled state, (A) is a top view, (B) is a side view.
FIG. 4 shows an IC socket having the same positioning guide.Reference example(A) is a top view, (B) is a cross-sectional view at the XX position of (A), (C) is a cross-sectional view at the YY position of (A), (D) These are the figures which expand and show the section in the DD position of (A).
FIG. 5 is a plan view showing a bottom surface of an example of a wafer level CSP which is a measurement target of an embodiment of an IC socket.
[Figure 6] Positioning guideReference exampleIt is a perspective view which expands and shows this package accommodating part.
[Fig.7] IC socketReference exampleIt is sectional drawing which shows the state which opened the cover.
[Figure 8] IC socketReference example5A is a plan view showing the periphery of a cover fixing member that constitutes the structure, FIG. 5A shows a state where the cover is fixed, and FIG. 5B shows a state where the cover is not fixed.
[Fig. 9] IC socketReference exampleIt is sectional drawing which shows the state which closed the cover of this and the cover fixing member has not fixed the cover.
[Fig. 10] Positioning guideoneBRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows an Example, (A) is a perspective view shown in the exploded state, (B) is a perspective view shown in the assembled state, (C) is a top view which expands and shows the package accommodating part in the assembled state It is.
FIG. 11 shows still another positioning guide.Reference exampleIt is a top view shown in the state which decomposed | disassembled.
[Explanation of symbols]
1 IC socket
3 Base part
5 Contact unit support
7 Position adjustment screw
9 Fixing screw
11 Contact unit
13 Cover
15 Cover chassis
16 Positioning guide
17, 18 Body member
17a, 18a recess
17b, 18b Stepped part
17c, 17d, 18c, 18d surface
21 Package storage
23 Shaft support
25 shaft
27 Cover
29 Weight
31 Lowering adjustment screw
33 Pressure head
35 Ball member
36 pins
37 Cover fixing member
38 long hole
39 ball contact table
39a Upper stage
39b Inclined part
39c Lower part
Claims (4)
位置決めガイドの本体は2つの本体部材が対向して配置されて構成されており、2つの前記本体部材は互いに対向する面にそれぞれ段差部を有し、
前記パッケージ収容部は、前記本体部材が対向して配置された状態で前記段差部により形成される開口部からなり、
2つの前記本体部材の間にスペーサが挟みこまれていることを特徴とする位置決めガイド。In a positioning guide comprising a package housing part for arranging a semiconductor device in which a plurality of external connection terminals are arranged in one plane at a predetermined position, and constituting a part of an IC socket,
The main body of the positioning guide is constituted by two main body members arranged to face each other, and the two main body members each have a stepped portion on a surface facing each other,
The package containing portion, Ri Do the opening formed by the step portion in a state where the body member is arranged to face,
A positioning guide , wherein a spacer is sandwiched between the two main body members .
前記位置決めガイドとして請求項1から3のいずれかに記載の位置決めガイドを備えていることを特徴とするICソケット。A positioning guide having a package housing portion for arranging a semiconductor device having a plurality of external connection terminals arranged in a plane at a predetermined position; and the package housing portion with the external connection terminal facing downward. In an IC socket provided with a contact terminal arranged corresponding to the position of the external connection terminal when accommodated in
IC socket, characterized in that it comprises a positioning guide according to any one of claims 1 to 3 as the positioning guide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002105602A JP4049605B2 (en) | 2002-04-08 | 2002-04-08 | Positioning guide and IC socket |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002105602A JP4049605B2 (en) | 2002-04-08 | 2002-04-08 | Positioning guide and IC socket |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003303654A JP2003303654A (en) | 2003-10-24 |
JP4049605B2 true JP4049605B2 (en) | 2008-02-20 |
Family
ID=29390234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002105602A Expired - Fee Related JP4049605B2 (en) | 2002-04-08 | 2002-04-08 | Positioning guide and IC socket |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4049605B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4657731B2 (en) * | 2005-01-07 | 2011-03-23 | 富士通株式会社 | Semiconductor test socket |
JP5021780B2 (en) * | 2010-03-11 | 2012-09-12 | 株式会社しなのエレクトロニクス | IC device transport device |
-
2002
- 2002-04-08 JP JP2002105602A patent/JP4049605B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003303654A (en) | 2003-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6847221B2 (en) | Probe pin assembly | |
US6805563B2 (en) | Socket for electrical parts | |
US6709279B2 (en) | Contact pin module and testing device provided with the same | |
US10330702B2 (en) | Wafer level integrated circuit probe array and method of construction | |
JPS587835A (en) | Probe assembly | |
US6743043B2 (en) | Socket for electrical parts having separable plunger | |
JPH11162601A (en) | Socket | |
US10078101B2 (en) | Wafer level integrated circuit probe array and method of construction | |
JP4049605B2 (en) | Positioning guide and IC socket | |
JP2003264044A (en) | Socket for electric parts | |
US7059870B2 (en) | IC socket | |
JP2686893B2 (en) | Semiconductor chip socket | |
JP7091294B2 (en) | Test socket and its manufacturing method | |
JP4439151B2 (en) | IC socket | |
JP3688239B2 (en) | Positioning guide and IC socket | |
KR101245838B1 (en) | Socket device for testing a thin film ic package having an anti-warpage means | |
US11802909B2 (en) | Compliant ground block and testing system having compliant ground block | |
JP2004071240A (en) | Socket for electric components | |
JP2006029898A (en) | Substrate for test, and ic socket | |
JP2993093B2 (en) | Test equipment for integrated circuit devices | |
JP4745006B2 (en) | Connected device | |
JP2915905B1 (en) | IC socket and locator | |
JP2003272786A (en) | Socket for electric parts | |
JP2002008807A (en) | Inspection device for semiconductor device and inspection method therefor | |
JP4198520B2 (en) | Socket for electrical parts |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |