JP4048556B2 - Jitter analyzer - Google Patents
Jitter analyzer Download PDFInfo
- Publication number
- JP4048556B2 JP4048556B2 JP2000129973A JP2000129973A JP4048556B2 JP 4048556 B2 JP4048556 B2 JP 4048556B2 JP 2000129973 A JP2000129973 A JP 2000129973A JP 2000129973 A JP2000129973 A JP 2000129973A JP 4048556 B2 JP4048556 B2 JP 4048556B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- time
- jitter
- unit
- measurement data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ディジタル式ジッタアナライザ(以下、ジッタアナライザと呼ぶ)に関し、より詳細には、ディジタル処理によりジッタ値を求めるジッタアナライザに関するものである。
【0002】
【従来の技術】
ジッタアナライザは、被測定信号の特定の信号変化に要する時間を測定し、該測定された時間に基づいてジッタ値を算出して、アナログメータで表示する測定装置である。
【0003】
図5は、従来のジッタアナライザのブロック図である。測定時間設定部1は、指定された装置の動作速度を勘案して設定されるゲート時間を測定制御情報102として時間測定部2に入力する。時間測定部2は、測定制御情報102のゲート時間に従って、被測定信号101の時間測定を行い、測定データ103をアクイジションメモリ10に格納する。ジッタ算出部3は、測定データ103を読み出しジッタ値を計算して、計測ジッタ値104としてジッタ値メモリ4に格納する。メータ制御部5は、ジッタ値メモリ4から計測ジッタ値104を読み出し、電圧値105に変換してメータ部6に入力する。メータ部6は、電圧値105に基づいてアナログメータの指針を駆動する。
【0004】
【発明が解決しようとする課題】
上記従来の従来のジッタアナライザでは、測定時間設定部1で指定されるゲート時間は、ジッタ値を計算するために必要な時間を勘案して数百ms程度に設定される。ここで、メータ部6の指針は、ジッタ値が更新されるゲート時間ごとに変動し、これに従ってメータ部6の指針が離散的に動くため、アナログメータによる測定感覚を満足できなかった。
【0005】
本発明は、上記したような従来の技術が有する問題点を解決するためになされたものであり、確度の高い測定値が得られ、且つ、連続的に測定変化を視認できるジッタアナライザを提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明のジッタアナライザは、被測定信号の特定の信号変化に要する時間を測定し、該測定された時間に基づいてジッタ値を算出するジッタアナライザにおいて、指定されたゲート時間に対しアナログメータの指針の変化が連続的な動きとして視認できるように分割した複数の測定時間を設定する測定時間設定部と、前記設定された測定時間に基づいて被測定信号の時間測定を逐次行う時間測定部と、時間測定部で逐次得られた測定データを記憶する測定データ記憶部と、前記時間測定部で新たに1つの前記測定時間について測定データが得られると、それ迄の前記ゲート時間内に得られた測定データに基づいてジッタ値を算出するジッタ算出部と、該ジッタ算出部で算出されたジッタ値を出力するアナログメータを有する出力部とを備えることを特徴とする。
【0007】
本発明のジッタアナライザは、測定データを数値化してから電圧値を求めるまでの過程が全てディジタル的に処理されるので、測定確度の高いジッタ値が求められ、且つ、ゲート時間を数回に分割した測定時間ごとにジッタ値が更新されるので、出力部のアナログメータの指針が滑らかに視認され、アナログ表示による測定感覚を満足する。
【0008】
本発明のジッタアナライザでは、前記測定データ記憶部は、ゲート時間の指定が変更されるとその記憶を全て破棄することが好ましい。この場合、測定中にゲート時間を変更されても、ゲート時間に対応する正しいジッタ値が出力される。
【0009】
前記出力部がD/Aコンバータと出力回路を備えることも本発明の好ましい態様である。この場合、滑らかなジッタ信号の出力波形を観測できる。
【0010】
【発明の実施の形態】
以下、本発明の実施形態例に基づいて、本発明のジッタアナライザについて図面を参照して説明する。図1は、本発明の一実施形態例のジッタアナライザのブロック図である。本実施形態例のジッタアナライザは、指定されたゲート時間に基づて、信号測定時間及び測定分割数を設定する測定時間設定部1、被測定信号の時間測定を行う時間測定部2、ジッタ値を計算するジッタ算出部3、求められたジッタ値を保持するジッタ値メモリ4、ジッタ値をアナログ信号に変換するメータ制御部5、アナログメータを有するメータ部6、分割数を保持する分割数メモリ7、測定回数を保持するカウンタメモリ8、全測定データを加算したデータを保持する加算メモリ9、及び、個々の測定データを別々に保持する10個のアクイジションメモリ(測定デ―タ記憶部)11〜21で構成される。
【0011】
図2は、図1のジッタアナライザの前面の様子を示す。ジッタアナライザは、アナログメータを成すメータ部6が前面の左側に配置され、測定時間設定部1の操作パネル部分が前面の右側上方に配置され、時間測定部2の入力を成すデータ入力部31及びクロック入力部32が前面の右側下方に配置される。測定者は、データ入力部31及びクロック入力部32から被測定信号を入力し、所定のゲート時間を測定時間設定部1の操作パネル部分から指定する。
【0012】
図3は、図1のジッタアナライザによる時間測定の動作を示すフローチャートである。測定時間設定部1は、新たなゲート時間の指定があるか否か判断する(ステップS11)。“YES”の場合、新たなゲート時間に対して、測定時間及び分割数を設定する。ここで、アナログメータの動作が滑らかに視認できるメータ動作の最適時間は、一般的に100ms程度である。指定されたゲート時間は、300msである。時間設定部1は、測定時間の値をメータ動作最適時間と同じ100msに設定し、分割数を3に設定して、300msのゲート時間を100msの測定時間の3回分に変換する。測定時間設定部1は、分割数メモリ7に“3”の分割数を格納し、カウンタメモリ8を“0”にリセットする。
【0013】
測定時間設定部1は、100msの測定時間、及び、時間測定部2に対する制御命令を測定制御情報102として時間測定部2に入力する。時間測定部2は、測定制御情報102を解読し測定開始の制御命令であると、アクイジションメモリ11〜21、及び、加算メモリ9の記憶内容をクリアする。時間測定部2は、分割数メモリ7の記憶内容の“3”を読み出し、3回分の測定データ103を格納するメモリとして3個のアクイジションメモリ11〜13を選択し、アクイジションメモリ11を第1回目に、アクイジションメモリ12を第2回目に、アクイジションメモリ13を第3回目に、夫々使用できるように設定する(ステップS12)。
【0014】
時間測定部2は、カウンタメモリ8の記憶内容の“0”を読み出し、カウンタメモリ8の記憶内容を1インクリメントして“1”にする。ここで、カウンタメモリ8の記憶内容は、分割数メモリ7の記憶内容より大きくなると、強制的に“1”にリセットされる。時間測定部2は、次の時間測定が第1回目であることを認識し、被測定信号101を100msの測定時間に基づいて時間測定し、第1回目の測定データ103をアクイジションメモリ11に格納する(ステップS13)。時間測定部2は、3個のアクイジションメモリ11〜13の記憶内容を全て加算し、加算メモリ9に格納する(ステップS14)。
【0015】
ジッタ算出部3は、加算メモリ9の記憶内容を読み出しジッタ計算を行い、計測ジッタ値104をジッタ値メモリ4に格納する(ステップS15)。メータ制御部5は、ジッタ値メモリ4の記憶内容を読み出し電圧に変換して、電圧値105としてメータ部6に入力する。メータ部6は、電圧値105に基づいてアナログメータの指針を駆動する(ステップS16)。
【0016】
次にステップS11に戻り、測定時間設定部1は、新たなゲート時間の指定があるか否か判断する。“NO”の場合、ジッタアナライザは、次の時間測定が第2回目であることを認識し、ステップS13〜S16を同様に実行し、更に第2回目以降も同様に実行する。
【0017】
図4(a)〜(d)は、図3の時間測定の第1回目〜第4回目の試行例を示す。第1回目〜第4回目の時間測定では、アクイジションメモリ11〜13の何れか1個、加算メモリ9、及び、カウンタメモリ8の記憶内容が、測定時間である100msの周期で更新されていく。
【0018】
同図(a)に示すように、第1回目の時間測定では、アクイジションメモリ11に第1回目の測定データが、カウンタメモリ8に“1”が格納され、加算メモリ9の記憶内容は、第1回目の測定データのみになる。同図(b)に示すように、第2回目の時間測定では、アクイジションメモリ12に第2回目の測定データが、カウンタメモリ8に“2”が格納され、加算メモリ9の記憶内容は、第1回目の測定データと第2回目の測定データとの合計値になる。
【0019】
同図(c)に示すように、第3回目の時間測定では、アクイジションメモリ13に第3回目の測定データが、カウンタメモリ8に“3”が格納され、加算メモリ9の記憶内容は、第1回目〜第3回目の測定データの合計値になる。同図(d)に示すように、第4回目の時間測定では、アクイジションメモリ11に第4回目の測定データが、カウンタメモリ8に“1”が格納され、加算メモリ9の記憶内容は、第2回目〜第4回目の測定データの合計値になる。
【0020】
電圧値105は、加算メモリ9が更新される100msの周期で変化するので、300msの周期で変化する従来の場合に比して、メータ部6のアナログメータの指針は滑らかに動く。
【0021】
なお、DAコンバータでジッタ値をアナログ電圧に変換し、ジッタ信号として外部に出力する際にも、同様に滑らかなジッタ信号の出力波形を観測できる。
【0022】
上記実施形態例によれば、測定データを数値化してから電圧値を求めるまでの過程が全てディジタル的に処理されるので、測定確度の高いジッタ値が求めれ、且つ、ゲート時間を数回に分割した測定時間ごとにジッタ値が更新されるので、連続的なジッタ値の変化が視認できる。
【0023】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明のジッタアナライザは、上記実施形態例の構成にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施したジッタアナライザも、本発明の範囲に含まれる。
【0024】
【発明の効果】
以上説明したように、本発明のジッタアナライザでは、測定データを数値化してから電圧値を求めるまでの過程が全てディジタル的に処理されるので、測定確度の高いジッタ値が求めれ、且つ、ゲート時間を数回に分割した測定時間ごとにジッタ値が更新されるので、連続的なジッタ値の変化が視認できる。
【0025】
また、測定確度の高いジッタ値を滑らかな変化のジッタ信号として外部に出力できるので、外部からのコンピュータへのデータの取込みは、通信インターフェイスやプログラムを必要としない。
【図面の簡単な説明】
【図1】本発明の一実施形態例のジッタアナライザのブロック図である。
【図2】図1のジッタアナライザの前面の様子を示す。
【図3】図1のジッタアナライザによる時間測定の動作を示すフローチャートである。
【図4】同図(a)〜(d)は、図3の時間測定の第1回目〜第4回目の試行例を示す。
【図5】従来のジッタアナライザのブロック図である。
【符号の説明】
1 測定時間設定部
2 時間測定部
3 ジッタ算出部
4 ジッタ値メモリ
5 メータ制御部
6 メータ部
7 分割数メモリ
8 カウンタメモリ
9 加算メモリ
10〜21 アクイジションメモリ(測定デ―タ記憶部)
101 被測定信号
102 測定制御情報
103 測定データ
104 計測ジッタ値
105 電圧値[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a digital jitter analyzer (hereinafter referred to as a jitter analyzer), and more particularly to a jitter analyzer that obtains a jitter value by digital processing.
[0002]
[Prior art]
The jitter analyzer is a measuring device that measures a time required for a specific signal change of a signal under measurement, calculates a jitter value based on the measured time, and displays the jitter value with an analog meter.
[0003]
FIG. 5 is a block diagram of a conventional jitter analyzer. The measurement time setting unit 1 inputs the gate time set in consideration of the operation speed of the designated device to the
[0004]
[Problems to be solved by the invention]
In the conventional jitter analyzer described above, the gate time specified by the measurement time setting unit 1 is set to about several hundreds of milliseconds in consideration of the time necessary for calculating the jitter value. Here, the pointer of the
[0005]
The present invention has been made in order to solve the above-described problems of the prior art, and provides a jitter analyzer capable of obtaining a highly accurate measurement value and continuously viewing a measurement change. For the purpose.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, a jitter analyzer according to the present invention is specified in a jitter analyzer that measures a time required for a specific signal change of a signal under measurement and calculates a jitter value based on the measured time. A measurement time setting unit for setting a plurality of measurement times divided so that the change of the pointer of the analog meter can be visually recognized as a continuous movement with respect to the gate time, and time measurement of the signal under measurement based on the set measurement time A time measurement unit that sequentially performs measurement, a measurement data storage unit that stores measurement data sequentially obtained by the time measurement unit, and when measurement data is newly obtained for the one measurement time by the time measurement unit, analog Mae outputting a jitter calculating unit that calculates a jitter value based on the measurement data obtained within the gate time, the jitter value calculated by the jitter calculating unit And an outputting unit having a.
[0007]
Jitter analyzer of the present invention, since the process of the measurement data from the digitizing until obtaining the voltage value are all digitally processing a high jitter value calculated et be the measurement accuracy, and, in several gate time Since the jitter value is updated for each divided measurement time, the pointer of the analog meter of the output unit is visually recognized smoothly, and the measurement feeling by analog display is satisfied.
[0008]
In the jitter analyzer according to the present invention, it is preferable that the measurement data storage unit discards all of the storage when the designation of the gate time is changed. In this case, even if the gate time is changed during measurement, a correct jitter value corresponding to the gate time is output.
[0009]
It is also a preferred embodiment of the present invention that pre-Symbol output unit comprises a D / A converter and the output circuit. In this case, the output waveform of a smooth jitter signal can be observed.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
The jitter analyzer of the present invention will be described below with reference to the drawings based on the embodiments of the present invention. FIG. 1 is a block diagram of a jitter analyzer according to an embodiment of the present invention. The jitter analyzer according to the present embodiment includes a measurement time setting unit 1 that sets a signal measurement time and the number of measurement divisions based on a specified gate time, a
[0011]
FIG. 2 shows a front view of the jitter analyzer of FIG. In the jitter analyzer, a
[0012]
FIG. 3 is a flowchart showing the time measurement operation by the jitter analyzer of FIG. The measurement time setting unit 1 determines whether or not a new gate time is designated (step S11). If “YES”, the measurement time and the number of divisions are set for the new gate time. Here, the optimum time of the meter operation in which the operation of the analog meter can be visually recognized is generally about 100 ms. The specified gate time is 300 ms. The time setting unit 1 sets the value of the measurement time to 100 ms, which is the same as the meter operation optimum time, sets the number of divisions to 3, and converts the 300 ms gate time into three 100 ms measurement times. The measurement time setting unit 1 stores the division number “3” in the
[0013]
The measurement time setting unit 1 inputs a measurement time of 100 ms and a control command for the
[0014]
The
[0015]
The
[0016]
Next, returning to step S11, the measurement time setting unit 1 determines whether or not a new gate time is specified. In the case of “NO”, the jitter analyzer recognizes that the next time measurement is the second time, and executes steps S13 to S16 in the same manner, and also in the second time and thereafter.
[0017]
FIGS. 4A to 4D show first to fourth trial examples of time measurement in FIG. In the first to fourth time measurement, the stored contents of any one of the acquisition memories 11 to 13, the
[0018]
As shown in FIG. 5A, in the first time measurement, the first measurement data is stored in the acquisition memory 11 and “1” is stored in the
[0019]
As shown in FIG. 6C, in the third time measurement, the third measurement data is stored in the
[0020]
Since the voltage value 105 changes in a cycle of 100 ms when the
[0021]
Note that a smooth output waveform of a jitter signal can be similarly observed when a jitter value is converted into an analog voltage by a DA converter and output to the outside as a jitter signal.
[0022]
According to the above embodiment, since the process from digitizing the measurement data to obtaining the voltage value is digitally processed, a jitter value with high measurement accuracy is obtained, and the gate time is divided into several times. Since the jitter value is updated at every measurement time, a continuous change in the jitter value can be visually recognized.
[0023]
Although the present invention has been described based on the preferred embodiment, the jitter analyzer of the present invention is not limited to the configuration of the above embodiment, and various modifications can be made from the configuration of the above embodiment. In addition, a modified jitter analyzer is also included in the scope of the present invention.
[0024]
【The invention's effect】
As described above, in the jitter analyzer of the present invention, the entire process from digitizing measurement data to obtaining a voltage value is digitally processed, so that a jitter value with high measurement accuracy can be obtained and the gate time can be obtained. Since the jitter value is updated every measurement time divided into several times, a continuous change in the jitter value can be visually recognized.
[0025]
In addition, since a jitter value with high measurement accuracy can be output to the outside as a jitter signal having a smooth change, the communication interface and the program are not required for taking in the data from the outside to the computer.
[Brief description of the drawings]
FIG. 1 is a block diagram of a jitter analyzer according to an embodiment of the present invention.
2 shows a front view of the jitter analyzer of FIG.
FIG. 3 is a flowchart showing a time measurement operation by the jitter analyzer of FIG. 1;
4A to 4D show first to fourth trial examples of time measurement in FIG. 3;
FIG. 5 is a block diagram of a conventional jitter analyzer.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Measurement
101 Measurement Signal 102 Measurement Control Information 103 Measurement Data 104 Measurement Jitter Value 105 Voltage Value
Claims (3)
指定されたゲート時間に対しアナログメータの指針の変化が連続的な動きとして視認できるように分割した複数の測定時間を設定する測定時間設定部と、前記設定された測定時間に基づいて被測定信号の時間測定を逐次行う時間測定部と、時間測定部で逐次得られた測定データを記憶する測定データ記憶部と、前記時間測定部で新たに1つの前記測定時間について測定データが得られると、それ迄の前記ゲート時間内に得られた測定データに基づいてジッタ値を算出するジッタ算出部と、該ジッタ算出部で算出されたジッタ値を出力するアナログメータを有する出力部とを備えることを特徴とするジッタアナライザ。In a jitter analyzer that measures the time required for a specific signal change of a signal under measurement and calculates a jitter value based on the measured time,
A measurement time setting unit for setting a plurality of measurement times divided so that a change in the pointer of the analog meter can be visually recognized as a continuous movement with respect to a specified gate time, and a signal under measurement based on the set measurement time A time measurement unit that sequentially performs time measurement, a measurement data storage unit that stores measurement data sequentially obtained by the time measurement unit, and when measurement data is newly obtained for one measurement time by the time measurement unit, A jitter calculation unit that calculates a jitter value based on measurement data obtained within the previous gate time; and an output unit that includes an analog meter that outputs the jitter value calculated by the jitter calculation unit. A featured jitter analyzer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000129973A JP4048556B2 (en) | 2000-04-28 | 2000-04-28 | Jitter analyzer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000129973A JP4048556B2 (en) | 2000-04-28 | 2000-04-28 | Jitter analyzer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001311753A JP2001311753A (en) | 2001-11-09 |
JP4048556B2 true JP4048556B2 (en) | 2008-02-20 |
Family
ID=18639161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000129973A Expired - Fee Related JP4048556B2 (en) | 2000-04-28 | 2000-04-28 | Jitter analyzer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4048556B2 (en) |
-
2000
- 2000-04-28 JP JP2000129973A patent/JP4048556B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001311753A (en) | 2001-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004274157A (en) | Nonlinearity correction method and nonlinearity correction apparatus for a/d converted output data | |
KR100220672B1 (en) | Time interval measurer having parallel architecture | |
JP4048556B2 (en) | Jitter analyzer | |
CN108650069B (en) | Sequence generation method and system | |
JPH0633427Y2 (en) | Jitter measuring device | |
JP2984770B2 (en) | Electronic clock | |
JP3696721B2 (en) | How to display measured values on measuring instruments | |
JP3422016B2 (en) | Waveform measuring device | |
JP3047264B2 (en) | Time measurement device | |
JPH0664168U (en) | Digital oscilloscope | |
JP2607113B2 (en) | A / D conversion method | |
JPH0299821A (en) | Indicator type measuring apparatus | |
JP3102153B2 (en) | Measuring instrument scaling | |
JP2023106760A (en) | Information processing apparatus, information processing method, program, and information processing system | |
JPH09326700A (en) | Multi-channel d/a converter | |
JPH0528526Y2 (en) | ||
JPH05340975A (en) | Frequency meter | |
JPH0712861A (en) | Method and apparatus for measuring pulse frequency | |
JP2002040056A (en) | Waveform measuring device | |
JP2000088612A (en) | Method of displaying data and measuring apparatus using the method | |
JPS63249090A (en) | Multichannel pulse input time measuring circuit | |
JPH03134737A (en) | Microprocessor | |
JPS6017386A (en) | Stopwatch | |
JPH02302622A (en) | Analyzing and displaying system for trend graph screen | |
JPH05223861A (en) | Fet analyzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |