JP4045203B2 - 自動周波数制御装置 - Google Patents
自動周波数制御装置 Download PDFInfo
- Publication number
- JP4045203B2 JP4045203B2 JP2003111241A JP2003111241A JP4045203B2 JP 4045203 B2 JP4045203 B2 JP 4045203B2 JP 2003111241 A JP2003111241 A JP 2003111241A JP 2003111241 A JP2003111241 A JP 2003111241A JP 4045203 B2 JP4045203 B2 JP 4045203B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency
- error amount
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の属する技術分野】
本発明は、受信機において受信した信号の周波数誤差を補償するために用いられる自動周波数制御装置に関する。
【0002】
【従来の技術】
相関回路を用いた従来の自動周波数制御装置は、例えば図5に示すように構成されている。なお、図5は非特許文献1の中から従来技術として考えられる部分を抜粋したものである。図5の自動周波数制御装置について以下に説明する。
この自動周波数制御装置は、2つの自動周波数制御手段を組み合わせて構成してある。また、信号の変調方式として4相位相変調を想定している。
【0003】
一方の自動周波数制御手段は、周期的に信号に挿入される同期符号を3つの相関回路を用いて検出し、周波数誤差範囲を1/4fs(fs:シンボルレート)刻みで推定し、その推定結果に応じて1/4fs単位で周波数誤差を除去する。もう一方の自動周波数制御手段は、1シンボル単位で、±1/8fs以下の周波数誤差を除去する。
【0004】
2つの自動周波数制御手段の制御を組み合わせることにより、±3/8fs以内の周波数誤差を補償することができる。具体的な動作は次の通りである。
受信信号は、発振回路128から出力される信号の周波数に従って、周波数変換回路101で周波数変換され、周波数変換された受信信号が2分岐回路102に入力され2系統に分岐される。
【0005】
分岐された受信信号の一方は、遅延検波回路103に入力される。遅延検波回路103は信号の遅延検波を行う。すなわち、入力信号の1シンボル時間前の信号と現在の信号との間の位相差分を検波する。
遅延検波された信号は、2分岐回路104で2系統に分岐され、分岐された信号の一方は変調除去回路105に入力される。変調除去回路105は信号の変調を除去し周波数誤差量を検出する。
【0006】
変調除去回路105が検出した周波数誤差量は、乗算回路106に入力され予め決定された利得係数と乗算される。乗算の結果は積分回路123に入力される。積分回路123の出力は、1つの周波数補正量として加算回路に入力される。
一方、2分岐回路104で分岐された信号のもう一方は、符号判定回路109に入力される。符号判定回路109は入力された信号の符号を判定し、復調信号を出力する。
【0007】
符号判定回路109から出力される復調信号は、3分岐回路124で3系統に分岐され、分岐された信号は3つの相関回路125(1),125(2),125(3)にそれぞれ入力される。
3つの相関回路125(1),125(2),125(3)は、それぞれ所定の検出符号系列と入力された信号との相関を調べ、その結果を相関判定回路126に出力する。相関判定回路126は、3つの相関結果に応じた周波数補正量を出力する。
【0008】
加算回路127は、積分回路123から出力される一方の周波数補正量と、相関判定回路126から出力されるもう一方の周波数補正量とを加算する。この加算結果が周波数補正量として発振回路128に入力される。発振回路128が出力する信号の周波数は入力された周波数補正量に応じて制御される。
また、周波数誤差を検出する方法(変調除去回路105)については様々な方法が考えられるが、例えば非特許文献3に示されるような逓倍法を用いて実現できる。発振回路128については、例えば非特許文献2に示すように電圧制御発振器を用いて構成できる。
【0009】
また、相関回路125(1),125(2),125(3)に用いる符号系列の設定方法や、相関結果から決定される周波数補正量については、非特許文献1に開示されている。
【非特許文献1】
五十嵐,外5名,「複数の相関器を用いたAFC方法に関する一検討」,1994年電子情報通信学会秋季大会,B−290。
【非特許文献2】
藤野 忠著,「ディジタル移動通信」,昭晃堂,第1版,2000年6月10日発行,pp.52−78,pp.122−152。
【非特許文献3】
山本平一,加藤修三共著,「TDMA通信」,電子情報通信学会,第1版,平成9年5月1日発行,pp.76−89。
【0010】
【発明が解決しようとする課題】
自動周波数制御装置には、信号受信開始後、短時間で周波数引き込みを完了することが求められる。これを実現するためには、図5の乗算回路106に与える利得係数を大きな値に定める必要がある。
しかしながら、一般に受信信号には熱雑音や他局からの干渉に起因する雑音が付加される。そのため、変調除去回路105で検出される周波数誤差量の検出精度が、雑音の多い受信環境では劣化する。
【0011】
現実には、利得係数を大きくすると、周波数誤差量の検出精度劣化によって周波数補正量に大きなジッタや定常誤差が含まれることになり、補正精度が劣化するという問題がある。しかし、補正精度を高めるために利得係数を小さくすると、引き込み時間が長くなるという問題がある。
本発明は、雑音の多い受信環境であっても、周波数補正精度が高く、しかも引き込み時間の短い自動周波数制御装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
請求項1は、周波数制御量に応じて発振周波数の制御が可能な発振手段と、前記発振手段が出力する信号に従って受信信号の周波数変換を行う周波数変換手段と、周波数変換された受信信号を遅延検波する遅延検波手段と、周波数変換された受信信号もしくは遅延検波された信号から変調を除去して受信信号の位相を出力する変調除去手段と、前記変調除去手段が出力する信号に基づいて第1の周波数誤差量を検出する第1の誤差量検出手段と、前記遅延検波手段から出力される信号を入力して符号判定を行う符号判定手段と、前記符号判定手段の出力と所定の検出符号系列との相関を検出する複数の相関手段と、前記複数の相関手段の検出した相関に基づいて第2の周波数誤差量を検出する第2の誤差量検出手段とを備え、周期的に挿入される同期符号を含む受信信号の周波数を制御する自動周波数制御装置において、前記複数の相関手段の相関検出結果に基づいて、前記同期符号に同期したタイミング制御信号を生成するフレーム同期判定手段と、周波数変換された受信信号もしくは前記遅延検波手段から出力される信号を、前記タイミング制御信号に同期して、前記同期符号を理想的に復号もしくは差動復号して得られる符号系列を用いて逆変調し信号の位相を出力する逆変調手段と、前記逆変調手段が出力する信号に基づいて第3の周波数誤差量を検出する第3の誤差量検出手段と、前記タイミング制御信号に従って、受信信号の同期符号の区間では前記第3の周波数誤差量を選択し、それ以外の区間では前記第1の周波数誤差量を選択する誤差量切替手段とを設けたことを特徴とする。
【0013】
請求項1においては、フレーム同期判定手段が複数の相関手段の相関検出結果に基づいて、前記同期符号に同期したタイミング制御信号を生成する。逆変調手段は、前記タイミング制御信号に同期して、前記同期符号を理想的に復号もしくは差動復号して得られる符号系列(既知符号系列)を用いて逆変調し信号の位相を出力する。第3の誤差量検出手段は、逆変調手段が出力する信号に基づいて第3の周波数誤差量を検出する。誤差量切替手段は、受信信号の同期符号の区間では前記第3の周波数誤差量を選択し、それ以外の区間では前記第1の周波数誤差量を選択する。
【0014】
既知符号系列を逆変調した結果から得られる第3の周波数誤差量は検出精度が高いので、高精度の周波数補正が可能になる。また、高い利得係数を用いた場合であっても第3の周波数誤差量に含まれるジッタや定常誤差を小さくできる。従って、雑音の多い受信環境下においても補正精度を高め、かつ引き込み時間を短くすることができる。
【0015】
請求項2は、請求項1の自動周波数制御装置において、前記第1の誤差量検出手段に、前記変調除去手段の出力を微分する微分手段を設けたことを特徴とする。
請求項2においては、微分手段を設けることにより受信信号の位相の変化を検出できるので、遅延検波を行う前の受信信号から周波数誤差量を検出できる。
請求項3は、請求項1の自動周波数制御装置において、前記第3の誤差量検出手段に、前記逆変調手段の出力を微分する微分手段を設けたことを特徴とする。
【0016】
請求項3においては、逆変調出力を微分することにより受信信号の位相の変化を検出できるので、遅延検波を行う前の受信信号を逆変調手段に入力して周波数誤差量を検出することができる。
請求項4は、請求項1の自動周波数制御装置において、N個の前記相関手段のk番目(1≦k≦N)の検出符号系列として、前記受信信号の周波数誤差量Fkで伝送された信号の同期符号部を理想的に差動復号化して得られる符号系列を割り当て、前記第2の誤差量検出手段は、第2の周波数誤差量として、前記k番目の相関手段で入力信号と相関が検出された場合に(−Fk)を出力することを特徴とする。
【0017】
請求項5は、請求項4の自動周波数制御装置において、受信信号がM相の位相変調信号であり、前記周波数誤差量Fkが(fs/M)の整数倍(fsはシンボルレート)であることを特徴とする。
【0018】
【発明の実施の形態】
(第1の実施の形態)
本発明の自動周波数制御装置の1つの実施の形態について、図1を参照して説明する。図1はこの形態の自動周波数制御装置の構成を示すブロック図である。この形態は全ての請求項に対応する。
【0019】
この形態では、請求項1のフレーム同期判定手段,逆変調手段,第3の誤差量検出手段及び誤差量切替手段は、それぞれフレーム同期判定回路26,逆変調回路17,乗算回路18及び切替回路22に対応する。また、請求項2の微分手段は微分回路42に対応し、請求項3の微分手段は微分回路32に対応する。
図1に示す自動周波数制御装置の入力には、所定の受信機で受信された受信信号が印加される。この受信信号の具体例としては、例えば4相位相変調された信号が想定される。
【0020】
図1に示すように、この自動周波数制御装置は周波数変換回路11,4分岐回路41,遅延検波回路13,変調除去回路15,微分回路42,乗算回路16,逆変調回路17,乗算回路18,符号判定回路19,微分回路32,2分岐回路21,N分岐回路24,相関回路25,フレーム同期判定回路26,加算回路27及び発振回路28を備えている。
【0021】
この形態では、3つの相関回路25(1),25(2),25(3)を備えており、N分岐回路24は入力された信号を3つに分岐する機能を備えている。しかし、相関回路25の数及びN分岐回路24の分岐数は必要に応じて変更できる。
【0022】
周波数変換回路11は、発振回路28から入力される信号に基づいて、受信信号の周波数変換を行う。周波数変換回路11で周波数変換された受信信号は、4分岐回路41に入力されて4系統の信号に分岐される。
4分岐回路41で分岐された信号の1つは、遅延検波回路13に入力される。遅延検波回路13は、入力信号と1シンボル時間前の信号との位相差分に相当する信号を遅延検波出力として出力する。
【0023】
遅延検波回路13が出力する遅延検波出力の信号は、符号判定回路19に入力される。符号判定回路19は、入力される信号を符号判定した結果を復調信号として出力する。
この復調信号は、N分岐回路24で3系統に分岐され、分岐された各系統の信号はそれぞれ相関回路25(1),25(2),25(3)に入力される。相関回路25(1),25(2),25(3)は、それぞれ所定の検出符号系列と入力信号との相関を調べる。
【0024】
フレーム同期判定回路26は、3つの相関回路25(1),25(2),25(3)から出力される相関の検出結果に基づいて、周波数補正量S1を求める。また、フレーム同期判定回路26は受信した同期符号に同期したタイミングを検出し、そのタイミングを表すタイミング制御信号S2を出力する。
各相関回路25(1),25(2),25(3)の検出符号系列及び周波数誤差量S1については、非特許文献1の開示と同様である。すなわち、k番目の相関回路25(k)の検出符号系列として受信信号の周波数誤差量F(k)で伝送された信号の同期符号部を理想的に差動復号化した符号系列を割り当てておき、フレーム同期判定回路26はk番目の相関回路25(k)が前記検出符号系列と入力信号との相関を検出した場合に(−F(k))を周波数補正量S1として出力する。
【0025】
また、周波数誤差量F(k)としては(fs/M)の整数倍(fs:シンボルレート,M:位相変調の相数)を割り当てる。この例では4相位相変調の受信信号を扱うので、(F(1)=0,F(2)=fs/4,F(3)=−fs/4)に定めてある。
【0026】
一方、4分岐回路41で分岐された信号の1つは変調除去回路15に入力される。変調除去回路15は、入力された信号から変調を除去し、受信信号の位相を表す信号S3を出力する。
微分回路42は、変調除去回路15が出力する信号S3を入力して微分処理を行う。この微分処理によって周波数誤差量S4が求められる。
【0027】
乗算回路16は、微分回路42が求めた周波数誤差量S4と予め定めた利得係数G1との乗算を行う。その結果が切替回路22の一方の入力に印加される。
一方、4分岐回路41で分岐された信号の1つは逆変調回路17に入力される。逆変調回路17は、2分岐回路21から出力されるタイミング制御信号S2に同期して入力信号を逆変調する。逆変調の際には、受信信号の同期符号を理想的に復号した符号系列(既知符号系列)を用いる。逆変調回路17における逆変調の結果、位相信号S5が得られる。
【0028】
微分回路32は、逆変調回路17から出力される位相信号S5に対して微分処理を行う。この微分処理の結果が周波数誤差量S6として出力される。乗算回路18は、周波数誤差量S6と予め定めた利得係数G2とを乗算する。
切替回路22は、2分岐回路21で分岐されたタイミング制御信号S2に同期して、信号の切替を行う。すなわち、受信信号に同期符号が現れる区間のタイミングでは乗算回路18から出力される信号を選択し、それ以外のタイミングでは乗算回路16から出力される信号を選択する。
【0029】
積分回路23は、切替回路22が選択した信号を積分処理し、周波数補正量S7を生成する。加算回路27は、2つの周波数補正量S1,S7を加算してその結果を出力する。
発振回路28は、加算回路27が出力する信号に従って発振周波数を制御する。発振周波数の制御により、周波数変換回路11に印加される信号S8の周波数が変化するので、周波数変換回路11から出力される受信信号の周波数を補正することができる。
【0030】
なお、受信信号として扱う信号の変調形式については必要に応じて変更すればよい。
(第2の実施の形態)
本発明の自動周波数制御装置の1つの実施の形態について、図2を参照して説明する。図2はこの形態の自動周波数制御装置の構成を示すブロック図である。この形態は第1の実施の形態の変形例である。図2において図1と対応する要素は同一の符号を付けて示してある。
【0031】
図2に示す自動周波数制御装置には、周波数変換回路11,3分岐回路31,遅延検波回路13,2分岐回路14,変調除去回路15,乗算回路16,逆変調回路17,乗算回路18,符号判定回路19,微分回路32,2分岐回路21,切替回路22,積分回路23,N分岐回路24,相関回路25,フレーム同期判定回路26,加算回路27及び発振回路28が設けてある。
【0032】
受信信号は、周波数変換回路11で発振回路28からの信号に従って周波数変換された後、3分岐回路31で3系統に分岐される。
3分岐回路31で分岐された信号の1つは、遅延検波回路13に入力され遅延検波される。遅延検波回路13は、入力信号と1シンボル時間前の信号との位相差分に相当する信号を出力する。
【0033】
遅延検波回路13から出力される信号は、2分岐回路14で2系統に分岐され、変調除去回路15の入力及び符号判定回路19の入力にそれぞれ印加される。
変調除去回路15は、入力信号から変調を除去し、周波数誤差量を表す信号S11を出力する。乗算回路16は、信号S11と予め定めた利得係数G1とを乗算しその結果を出力する。
【0034】
符号判定回路19は、2分岐回路14で分岐された信号を入力して符号判定を行い、復調信号を出力する。この復調信号は、N分岐回路24で3系統に分岐され、3つの相関回路25(1),25(2),25(3)にそれぞれ入力される。各々の相関回路25は、入力される信号と所定の検出符号系列との相関を調べる。
フレーム同期判定回路26は、3つの相関回路25(1),25(2),25(3)から出力される相関の検出結果に基づいて、周波数補正量S1を求める。また、フレーム同期判定回路26は受信した同期符号に同期したタイミングを検出し、そのタイミングを表すタイミング制御信号S2を出力する。
【0035】
一方、3分岐回路31で分岐された信号の1つは逆変調回路17に入力される。逆変調回路17は、2分岐回路21から出力されるタイミング制御信号S2に同期して入力信号を逆変調する。逆変調の際には、受信信号の同期符号を理想的に復号した符号系列(既知符号系列)を用いる。逆変調回路17における逆変調の結果、位相信号S5が得られる。
【0036】
微分回路32は、逆変調回路17から出力される位相信号S5に対して微分処理を行う。この微分処理の結果が周波数誤差量S6として出力される。乗算回路18は、周波数誤差量S6と予め定めた利得係数G2とを乗算する。
切替回路22は、2分岐回路21で分岐されたタイミング制御信号S2に同期して、信号の切替を行う。すなわち、受信信号に同期符号が現れる区間のタイミングでは乗算回路18から出力される信号を選択し、それ以外のタイミングでは乗算回路16から出力される信号を選択する。
【0037】
上記以外の構成や動作については第1の実施の形態と同様である。
(第3の実施の形態)
本発明の自動周波数制御装置の1つの実施の形態について、図3を参照して説明する。この形態は請求項4に相当する。図3はこの形態の自動周波数制御装置の構成を示すブロック図である。この形態は第1の実施の形態の変形例である。図3において図1と対応する要素は同一の符号を付けて示してある。
【0038】
図3に示す自動周波数制御装置には、周波数変換回路11,3分岐回路31,変調除去回路15,微分回路42,乗算回路16,遅延検波回路13,2分岐回路51,逆変調回路17,乗算回路18,符号判定回路19,2分岐回路21,切替回路22,積分回路23,N分岐回路24,相関回路25,フレーム同期判定回路26,加算回路27及び発振回路28が備わっている。
【0039】
図3において、受信信号は周波数変換回路11で発振回路28からの信号に従って周波数変換された後、3分岐回路31で3系統に分岐される。
3分岐回路31で分岐された信号の1つは、遅延検波回路13に入力され遅延検波される。遅延検波回路13は、入力信号と1シンボル時間前の信号との位相差分に相当する信号を出力する。
【0040】
この信号は、2分岐回路51で2系統に分岐され、逆変調回路17の入力及び符号判定回路19の入力に印加される。
一方、3分岐回路31で分岐された信号の1つは、変調除去回路15に入力される。変調除去回路15は、入力信号から変調を除去した信号S21を出力する。この信号S21は微分回路42で微分処理され、周波数誤差量S22として出力される。
【0041】
乗算回路16は、周波数誤差量S22と予め定めた利得係数G1とを乗算しその結果を出力する。
符号判定回路19は、2分岐回路51で分岐された信号を入力して符号判定を行い、復調信号を出力する。この復調信号は、N分岐回路24で3系統に分岐され、3つの相関回路25(1),25(2),25(3)にそれぞれ入力される。各々の相関回路25は、入力される信号と所定の検出符号系列との相関を調べる。
【0042】
フレーム同期判定回路26は、3つの相関回路25(1),25(2),25(3)から出力される相関の検出結果に基づいて、周波数補正量S1を求める。また、フレーム同期判定回路26は受信した同期符号に同期したタイミングを検出し、そのタイミングを表すタイミング制御信号S2を出力する。
【0043】
一方、逆変調回路17は、2分岐回路21から出力されるタイミング制御信号S2に同期して入力信号を逆変調する。逆変調の際には、受信信号の同期符号を理想的に差動復号した符号系列(既知符号系列)を用いる。逆変調回路17における逆変調の結果、位相として周波数誤差量S23が得られる。乗算回路18は、周波数誤差量S23と予め定めた利得係数G2とを乗算する。
【0044】
切替回路22は、2分岐回路21で分岐されたタイミング制御信号S2に同期して、信号の切替を行う。すなわち、受信信号に同期符号が現れる区間のタイミングでは乗算回路18から出力される信号を選択し、それ以外のタイミングでは乗算回路16から出力される信号を選択する。
上記以外の構成や動作については第1の実施の形態と同様である。
【0045】
(第4の実施の形態)
本発明の自動周波数制御装置の1つの実施の形態について、図4を参照して説明する。図4はこの形態の自動周波数制御装置の構成を示すブロック図である。この形態は第1の実施の形態の変形例である。図4において図1と対応する要素は同一の符号を付けて示してある。
【0046】
図4に示す自動周波数制御装置には、周波数変換回路11,2分岐回路12,遅延検波回路13,3分岐回路14B,変調除去回路15,乗算回路16,逆変調回路17,乗算回路18,符号判定回路19,2分岐回路21,切替回路22,積分回路23,N分岐回路24,相関回路25,フレーム同期判定回路26,加算回路27及び発振回路28が備わっている。
【0047】
図4において、受信信号は周波数変換回路11で発振回路28からの信号に従って周波数変換された後、2分岐回路12で2系統に分岐される。
2分岐回路12で分岐された信号の1つは、遅延検波回路13に入力され遅延検波される。遅延検波回路13は、入力信号と1シンボル時間前の信号との位相差分に相当する信号を出力する。
【0048】
この信号は、3分岐回路14Bで3系統に分岐され、変調除去回路15,逆変調回路17及び符号判定回路19のそれぞれの入力端子に印加される。
変調除去回路15は、入力信号から変調を除去した信号S31を出力する。この信号S31は周波数誤差量として乗算回路16に入力される。乗算回路16は、周波数誤差量(S31)と予め定めた利得係数G1とを乗算しその結果を出力する。
【0049】
符号判定回路19は、3分岐回路14Bで分岐された信号を入力して符号判定を行い、復調信号を出力する。この復調信号は、N分岐回路24で3系統に分岐され、3つの相関回路25(1),25(2),25(3)にそれぞれ入力される。各々の相関回路25は、入力される信号と所定の検出符号系列との相関を調べる。
フレーム同期判定回路26は、3つの相関回路25(1),25(2),25(3)から出力される相関の検出結果に基づいて、周波数補正量S1を求める。また、フレーム同期判定回路26は受信した同期符号に同期したタイミングを検出し、そのタイミングを表すタイミング制御信号S2を出力する。
【0050】
一方、逆変調回路17は、2分岐回路21から出力されるタイミング制御信号S2に同期して入力信号を逆変調する。逆変調の際には、受信信号の同期符号を理想的に差動復号した符号系列(既知符号系列)を用いる。逆変調回路17における逆変調の結果、位相として周波数誤差量S23が得られる。乗算回路18は、周波数誤差量S23と予め定めた利得係数G2とを乗算する。
【0051】
切替回路22は、2分岐回路21で分岐されたタイミング制御信号S2に同期して、信号の切替を行う。すなわち、受信信号に同期符号が現れる区間のタイミングでは乗算回路18から出力される信号を選択し、それ以外のタイミングでは乗算回路16から出力される信号を選択する。
【0052】
上記以外の構成や動作については第1の実施の形態と同様である。
【0053】
【発明の効果】
以上説明したように、本発明の自動周波数制御装置は、既知符号系列を用い受信信号を逆変調することにより抽出される検出精度の高い周波数誤差量を周波数補正に利用する。この周波数誤差量に含まれるジッタや定常誤差は、高い利得係数を用いる場合でも小さくできるため、雑音の多い受信環境下でも補正精度が高く、かつ引き込み時間が短い自動周波数制御装置を実現できる。
【図面の簡単な説明】
【図1】第1の実施の形態の自動周波数制御装置の構成を示すブロック図である。
【図2】第2の実施の形態の自動周波数制御装置の構成を示すブロック図である。
【図3】第3の実施の形態の自動周波数制御装置の構成を示すブロック図である。
【図4】第4の実施の形態の自動周波数制御装置の構成を示すブロック図である。
【図5】従来の自動周波数制御装置の構成を示すブロック図である。
【符号の説明】
11 周波数変換回路
12 2分岐回路
13 遅延検波回路
14 2分岐回路
14B 3分岐回路
15 変調除去回路
16 乗算回路
17 逆変調回路
18 乗算回路
19 符号判定回路
21,51 2分岐回路
22 切替回路
23 積分回路
24 N分岐回路
25 相関回路
26 フレーム同期判定回路
27 加算回路
28 発振回路
31 3分岐回路
32,42 微分回路
41 4分岐回路
Claims (5)
- 周波数制御量に応じて発振周波数の制御が可能な発振手段と、前記発振手段が出力する信号に従って受信信号の周波数変換を行う周波数変換手段と、周波数変換された受信信号を遅延検波する遅延検波手段と、周波数変換された受信信号もしくは遅延検波された信号から変調を除去して受信信号の位相を出力する変調除去手段と、前記変調除去手段が出力する信号に基づいて第1の周波数誤差量を検出する第1の誤差量検出手段と、前記遅延検波手段から出力される信号を入力して符号判定を行う符号判定手段と、前記符号判定手段の出力と所定の検出符号系列との相関を検出する複数の相関手段と、前記複数の相関手段の検出した相関に基づいて第2の周波数誤差量を検出する第2の誤差量検出手段とを備え、周期的に挿入される同期符号を含む受信信号の周波数を制御する自動周波数制御装置において、
前記複数の相関手段の相関検出結果に基づいて、前記同期符号に同期したタイミング制御信号を生成するフレーム同期判定手段と、
周波数変換された受信信号もしくは前記遅延検波手段から出力される信号を、前記タイミング制御信号に同期して、前記同期符号を理想的に復号もしくは差動復号して得られる符号系列を用いて逆変調し信号の位相を出力する逆変調手段と、
前記逆変調手段が出力する信号に基づいて第3の周波数誤差量を検出する第3の誤差量検出手段と、
前記タイミング制御信号に従って、受信信号の同期符号の区間では前記第3の周波数誤差量を選択し、それ以外の区間では前記第1の周波数誤差量を選択する誤差量切替手段と
を設けたことを特徴とする自動周波数制御装置。 - 請求項1の自動周波数制御装置において、前記第1の誤差量検出手段に、前記変調除去手段の出力を微分する微分手段を設けたことを特徴とする自動周波数制御装置。
- 請求項1の自動周波数制御装置において、前記第3の誤差量検出手段に、前記逆変調手段の出力を微分する微分手段を設けたことを特徴とする自動周波数制御装置。
- 請求項1の自動周波数制御装置において、
N個の前記相関手段のk番目(1≦k≦N)の検出符号系列として、前記受信信号の周波数誤差量Fkで伝送された信号の同期符号部を理想的に差動復号化して得られる符号系列を割り当て、
前記第2の誤差量検出手段は、第2の周波数誤差量として、前記k番目の相関手段で入力信号と相関が検出された場合に(−Fk)を出力する
ことを特徴とする自動周波数制御装置。 - 請求項4の自動周波数制御装置において、受信信号がM相の位相変調信号であり、前記周波数誤差量Fkが(fs/M)の整数倍(fsはシンボルレート)であることを特徴とする自動周波数制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003111241A JP4045203B2 (ja) | 2003-04-16 | 2003-04-16 | 自動周波数制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003111241A JP4045203B2 (ja) | 2003-04-16 | 2003-04-16 | 自動周波数制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004320419A JP2004320419A (ja) | 2004-11-11 |
JP4045203B2 true JP4045203B2 (ja) | 2008-02-13 |
Family
ID=33471850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003111241A Expired - Fee Related JP4045203B2 (ja) | 2003-04-16 | 2003-04-16 | 自動周波数制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4045203B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8335438B2 (en) * | 2009-10-30 | 2012-12-18 | Fujitsu Limited | Estimating frequency offset using a feedback loop |
-
2003
- 2003-04-16 JP JP2003111241A patent/JP4045203B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004320419A (ja) | 2004-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0750408B1 (en) | Device and method for coherent-tracking of a signal for use in a cdma receiver | |
EP1075089B1 (en) | Correlation detector and communication apparatus | |
US6081549A (en) | Phase correction method and apparatus for spectrum spread wireless communication receiver | |
WO2000076165A1 (fr) | Controleur de frequences automatique | |
JPWO2009075104A1 (ja) | パイロット送信方法、mimo送信装置、及びmimo送信装置と通信を行うmimo受信装置 | |
JP2005527154A (ja) | 信号およびエコーの受信時の同期のための方法および装置 | |
JP2008263426A (ja) | 周波数補正回路及び周波数補正方法 | |
JP4045203B2 (ja) | 自動周波数制御装置 | |
KR101278031B1 (ko) | 병렬 자동 주파수 오프셋 추정장치 및 방법 | |
JP4326015B2 (ja) | 受信装置及び受信方法 | |
KR100631902B1 (ko) | 무선 사설망용 비동기 복조기 | |
JPH11163824A (ja) | シンボル同期回路 | |
US6813262B1 (en) | Synchronization tracking device and method in code division multiple access receiver | |
JP2005102121A (ja) | 受信装置 | |
JP4791307B2 (ja) | 受信装置、中継装置のサンプリングクロック制御方法 | |
JPH08265215A (ja) | 並列スペクトラム拡散通信方式 | |
EP1241818A1 (en) | Receiver apparatus and method for controlling reference frequency in the receiver apparatus | |
JP3565729B2 (ja) | 同期タイミング再生装置 | |
JPH11122216A (ja) | スペクトラム拡散通信受信装置及びその同期確立方法 | |
WO2003075505A1 (fr) | Procede de detection de synchronisation et son circuit, et station radio de base | |
JP2799523B2 (ja) | Cdma受信機のコヒーレントトラッキング装置および方法 | |
JP3314809B2 (ja) | 周波数オフセット補償回路 | |
JP2007143012A (ja) | キャリア位相同期回路およびキャリア位相同期方法 | |
JP2005039464A (ja) | パスサーチ回路 | |
WO2000067387A1 (en) | Method for determining the start of a pulse in a spread spectrum system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |