JP4044108B2 - Method for dividing semiconductor wafer - Google Patents
Method for dividing semiconductor wafer Download PDFInfo
- Publication number
- JP4044108B2 JP4044108B2 JP2005218457A JP2005218457A JP4044108B2 JP 4044108 B2 JP4044108 B2 JP 4044108B2 JP 2005218457 A JP2005218457 A JP 2005218457A JP 2005218457 A JP2005218457 A JP 2005218457A JP 4044108 B2 JP4044108 B2 JP 4044108B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- dividing
- cutting
- cut
- blade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
Description
本発明は、半導体ウエハを個々に分割する方法に関するものである。 The present invention relates to a method of dividing a semiconductor wafer individually.
従来の半導体ウエハの分割は、以下のようにして行われていた。 Conventional division of a semiconductor wafer has been performed as follows.
図12はかかる従来の半導体ウエハの分割工程図、図13は従来の半導体ウエハの分割状態を示す図である。 FIG. 12 is a diagram showing a conventional semiconductor wafer dividing process, and FIG. 13 is a diagram showing a conventional semiconductor wafer dividing state.
図13に示すように、半導体ウエハ1を粘着剤3が塗られた粘着テープ2上に貼り付けた状態で、半導体素子分割装置のチャックステージ4に粘着テープ2を介して固定する。なお、チャックステージ4には吸気穴4Aが形成されており、下部を負圧にして粘着テープ2を吸着する。
As shown in FIG. 13, the
その半導体ウエハ1を切削刃5を矢印の回転方向6に回転させながら、チャックステージ4を左方向へ前進させることにより分割する。
The
以下、その半導体ウエハの分割工程をより詳細に説明する。 Hereinafter, the semiconductor wafer dividing step will be described in more detail.
(1)まず、図12(a)に示すように、粘着テープ2上に粘着剤3により貼り付けられた半導体ウエハ1をチャックステージ4にセットし、切削刃5を対応させる。
(1) First, as shown in FIG. 12 (a), the semiconductor wafer 1 bonded to the
(2)次いで、図12(b)に示すように、約2万〜4万rpmの速度で回転方向6に高速回転している切削刃5の最下点は、粘着テープ2と半導体ウエハ1の境界面から±50μmの位置に移動する。
(2) Next, as shown in FIG. 12B, the lowest points of the
(3)その状態で、図12(c)に示すように、チャックステージ4が、切削面において、切削刃5の回転方向6と一致する方向(ダウンカット)7へ移動することにより、半導体ウエハ1の分割を行う。ここで、ダウンカット状態が、図13に示されている。
(3) In this state, as shown in FIG. 12C, the
(4)次に、切削刃5の最下点は、半導体ウエハ1の表面より上に移動する。そして、チャックステージ4が切削刃5の初期位置〔図12(a)の位置〕まで移動し、かつ、図12(d)〔上面図〕及び図12(e)に示すように、次の切削位置である半導体ウエハ1の奥行き方向8へ移動し終了する。
(4) Next, the lowest point of the
以上の一連の動作を連続して実施することで半導体ウエハを個々に分割する。
しかしながら、上記した従来の半導体ウエハの分割方法では、特に、半導体ウエハの分割される表面に半導体素子形成において必要である位置出し用の目印や電気特性試験用の回路などの半導体ウエハ基板と異なる材質が存在する場合、分割サイクルを繰り返し行うと、
(1)切削刃が目詰まりを起こし、半導体ウエハ分割時に、半導体ウエハの振動を生じ、チッピング、欠け、クラック等の品質上の問題が生じる。
However, in the conventional method for dividing a semiconductor wafer described above, in particular, a material different from a semiconductor wafer substrate such as a positioning mark and a circuit for electrical property test required for forming a semiconductor element on the surface to be divided of the semiconductor wafer. If the split cycle is repeated,
(1) The cutting blade is clogged, and when the semiconductor wafer is divided, the semiconductor wafer is vibrated, resulting in quality problems such as chipping, chipping and cracking.
(2)目詰まりを起こすことで、刃のこぼれが発生し、切削刃の寿命が短くなる。といった問題があった。 (2) Clogging causes blade spillage and shortens the life of the cutting blade. There was a problem.
本発明は、上記問題点を除去し、切削刃を傷めることがなく、半導体ウエハを高品質に保ち、しかも円滑に分割することができる半導体ウエハの分割方法を提供することを目的とする。 An object of the present invention is to provide a semiconductor wafer dividing method capable of removing the above-mentioned problems, maintaining a high quality of the semiconductor wafer without damaging the cutting blade, and dividing the semiconductor wafer smoothly.
本発明は、上記目的を達成するために、
〔1〕表面に配線材が形成された半導体ウエハを、回転する切削刃によって分割する半導体ウエハの分割方法において、前記半導体ウエハを第1の刃厚を有する第1の切削刃を用いて、前記配線材を除去するように前記半導体ウエハを所定の深さだけアッパーカットする第1の切削工程と、この第1の切削工程の後に、前記第1の刃厚より薄い第2の刃厚を有する第2の切削刃を用いて、前記第1の切削工程における切削された部分を更に切削し、前記半導体ウエハをダウンカットする分割工程と、を有することを特徴とする。
In order to achieve the above object, the present invention provides
The semiconductor wafer on which a wiring material is formed in [1] surfaces, the method of dividing a semiconductor wafer to be divided by the cutting blade rotates, using a first cutting blade having a first blade thickness of the semiconductor wafer Te, a first cutting step of the upper cutting the semiconductor wafer by a predetermined depth so as to remove the wiring material, after this first cutting step, the first blade thin second blade than the thickness A dividing step of further cutting the cut portion in the first cutting step and down-cutting the semiconductor wafer using a second cutting blade having a thickness.
〔2〕上記〔1〕に記載の半導体ウエハの分割方法は、前記第1の切削工程後に、この第1の切削工程において切削された前記半導体ウエハの部分に隣接する部分を、この半導体ウエハと前記切削刃とを接触させることによって所定の深さだけアッパーカットする第2の切削工程を有することを特徴とする。 [ 2 ] In the method for dividing a semiconductor wafer according to [1], after the first cutting step, a portion adjacent to the portion of the semiconductor wafer cut in the first cutting step is defined as the semiconductor wafer. It has the 2nd cutting process of carrying out an upper cut only predetermined depth by making the said cutting blade contact.
〔3〕上記〔1〕又は〔2〕のいずれか一つに記載の半導体ウエハの分割方法において、前記第1の切削工程では、前記半導体ウエハは50μm〜350μmの厚さを残して切削されることを特徴とする。 [3] The method of dividing a semiconductor wafer according to any one of the above [1] or [2], wherein in the first cutting step, the semiconductor wafer is cut, leaving a thickness of 50μm~350μm It is characterized by that.
〔4〕上記〔1〕〜〔3〕のいずれか一つに記載の半導体ウエハの分割方法において、前記第1の切削刃は40μm〜150μmの第1の刃厚を有し、前記第2の切削工程において使用される切削刃は15μm〜40μmの第2の刃厚を有することを特徴とする。 [ 4 ] In the method of dividing a semiconductor wafer according to any one of [1] to [3], the first cutting blade has a first blade thickness of 40 μm to 150 μm, and the second A cutting blade used in the cutting process has a second blade thickness of 15 μm to 40 μm.
〔5〕上記〔1〕〜〔4〕のいずれか一つに記載の半導体ウエハの分割方法において、前記半導体ウエハは、前記第1の切削刃及び第2の切削刃が1万rpm〜6万rpmで回転することによって切削あるいは分割されることを特徴とする。 [ 5 ] In the method for dividing a semiconductor wafer according to any one of [1] to [ 4 ], the semiconductor wafer has a first cutting blade and a second cutting blade of 10,000 rpm to 60,000. It is characterized by being cut or divided by rotating at rpm.
〔6〕表面に配線材が形成された半導体ウエハを、回転する切削刃によって分割する半導体ウエハの分割方法において、前記半導体ウエハをステージ上に固定する工程と、前記半導体ウエハを固定した前記ステージを移動させ、この半導体ウエハと前記切削刃との接触部分において前記ステージの移動方向とは逆方向の回転となる前記切削刃を用いたアッパーカットによって、前記配線材を除去するように前記半導体ウエハを所定の深さだけ切削する第1の切削工程と、この第1の切削工程の後に、前記半導体ウエハを固定した前記ステージを移動させ、この半導体ウエハと前記切削刃との接触部分において前記ステージの移動方向と一致する方向の回転となる前記切削刃を用いたダウンカットによって、前記第1の切削工程における切削された部分をさらに切削し、前記半導体ウエハを分割する分割工程と、を有することを特徴とする。 The semiconductor wafer on which a wiring material is formed in [6] surface, the method of dividing a semiconductor wafer to be divided by the cutting blade rotates, and fixing the semiconductor wafer on a stage, and fixing the semiconductor wafer moving the stage, the as by uppercut a moving direction of the stage with the cutting blade to be rotated in the reverse direction at the contact portion between the semiconductor wafer the cutting blade to remove said wiring material a first cutting step of cutting the semiconductor wafer by a predetermined depth, after this first cutting step, wherein moving the stage where the semiconductor wafer is fixed, at the contact portion between the semiconductor wafer the cutting edge by down-cut with the cutting blade to be rotated in the direction corresponding to the moving direction of the stage, cutting in said first cutting step Further cutting the portion, and having a a dividing step of dividing the semiconductor wafer.
〔7〕上記〔6〕に記載の半導体ウエハの分割方法において、前記第1の切削工程と前記分割工程とは交互に行われることを特徴とする。 [ 7 ] The semiconductor wafer dividing method according to [ 6 ], wherein the first cutting step and the dividing step are alternately performed.
〔8〕上記〔6〕又は〔7〕のいずれか一つに記載の半導体ウエハの分割方法において、前記第1の切削工程後に、この第1の切削工程において切削された前記半導体ウエハの部分に隣接する部分を、前記半導体ウエハを固定した前記ステージを移動させることによって所定の深さだけアッパーカットする第2の切削工程を有することを特徴とする。 [8] In a method of dividing a semiconductor wafer according to any one of the above [6] or [7], after the first cutting step, the portion of the semiconductor wafer which has been cut in the first cutting step It has a 2nd cutting process of carrying out the upper cut of the predetermined depth by moving the said stage which fixed the said semiconductor wafer to the adjacent part.
〔9〕上記〔6〕〜〔8〕のいずれか一つに記載の半導体ウエハの分割方法において、前記第1の切削工程では、前記半導体ウエハは50μm〜350μmの厚さを残して切削されることを特徴とする。 [9] In the semiconductor wafer dividing method according to any one of [6] to [ 8 ], in the first cutting step, the semiconductor wafer is cut leaving a thickness of 50 μm to 350 μm. It is characterized by that.
〔10〕上記〔6〕〜〔9〕のいずれか一つに記載の半導体ウエハの分割方法において、前記半導体ウエハは、刃厚が25μm〜150μmの前記切削刃によって切削あるいは分割されることを特徴とする。 [ 10 ] In the semiconductor wafer dividing method according to any one of [ 6 ] to [ 9 ], the semiconductor wafer is cut or divided by the cutting blade having a blade thickness of 25 μm to 150 μm. And
〔11〕上記〔6〕〜〔9〕のいずれか一つに記載の半導体ウエハの分割方法において、前記半導体ウエハは、前記第1の切削工程では刃厚が40μm〜150μmの前記切削刃によって切削され、前記分割工程では刃厚が15μm〜40μmの前記切削刃によって分割されることを特徴とする。 [11] In the semiconductor wafer dividing method according to any one of [6] to [ 9 ], the semiconductor wafer is cut by the cutting blade having a blade thickness of 40 μm to 150 μm in the first cutting step. In the dividing step, the cutting blade is divided by the cutting blade having a blade thickness of 15 μm to 40 μm.
〔12〕上記〔6〕〜〔11〕のいずれか一つに記載の半導体ウエハの分割方法において、前記半導体ウエハは、前記切削刃が1万rpm〜6万rpmで回転することによって切削あるいは分割されることを特徴とする。 [ 12 ] In the semiconductor wafer dividing method according to any one of [ 6 ] to [ 11 ], the semiconductor wafer is cut or divided by rotating the cutting blade at 10,000 rpm to 60,000 rpm. It is characterized by being.
〔13〕上記〔6〕〜〔12〕のいずれか一つに記載の半導体ウエハの分割方法において、前記半導体ウエハは、前記ステージ上に粘着テープを介して固定された状態で切削あるいは分割されることを特徴とする。 [ 13 ] In the method for dividing a semiconductor wafer according to any one of [ 6 ] to [ 12 ], the semiconductor wafer is cut or divided while being fixed on the stage via an adhesive tape. It is characterized by that.
〔14〕上記〔6〕〜〔13〕のいずれか一つに記載の半導体ウエハの分割方法において、前記第1の切削工程では、前記半導体ウエハは砥粒径が4μm〜12μmの切削刃によって切削され、前記分割工程では、前記半導体ウエハは砥粒径が1μm〜6μmの切削刃によって分割されることを特徴とする。 [ 14 ] In the semiconductor wafer dividing method according to any one of [ 6 ] to [ 13 ], in the first cutting step, the semiconductor wafer is cut by a cutting blade having an abrasive grain size of 4 μm to 12 μm. In the dividing step, the semiconductor wafer is divided by a cutting blade having an abrasive grain size of 1 μm to 6 μm.
〔15〕表面に配線材が形成された半導体ウエハを、回転する切削刃によって分割する半導体ウエハの分割方法において、前記半導体ウエハをステージ上に固定する工程と、前記切削刃を回転させ、前記半導体ウエハを固定した前記ステージを移動させることによって、前記配線材を除去するように前記半導体ウエハを所定の深さだけアッパーカットする第1の切削工程と、前記第1の切削工程の後に、前記切削刃を回転させ、前記半導体ウエハを固定した前記ステージを移動させることによって、前記第1の切削工程における切削された部分をさらに切削し、前記半導体ウエハをダウンカットする分割工程を有することを特徴とする。 The semiconductor wafer on which a wiring material is formed in [15] surface, the method of dividing a semiconductor wafer to be divided by the cutting blade rotates, and fixing the semiconductor wafer on the stage, by rotating the cutting blade A first cutting step of cutting the semiconductor wafer by a predetermined depth so as to remove the wiring material by moving the stage to which the semiconductor wafer is fixed; and after the first cutting step. , rotating the cutting blade, said by moving the stage where the semiconductor wafer is fixed, further cutting the portion cut in the first cutting step, to have a dividing step for cutting down the semiconductor wafer It is characterized by.
〔16〕上記〔15〕に記載の半導体ウエハの分割方法において、前記第1の切削工程と前記分割工程とは交互に行われることを特徴とする。 [ 16 ] The semiconductor wafer dividing method according to [ 15 ], wherein the first cutting step and the dividing step are alternately performed.
〔17〕上記〔15〕又は〔16〕のいずれか一つに記載の半導体ウエハの分割方法において、前記第1の切削工程後に、該第1の切削工程において切削された前記半導体ウエハの部分に隣接する部分を、前記半導体ウエハを固定した前記ステージを移動させることによって所定の深さだけアッパーカットする第2の切削工程を有することを特徴とする。 [17] In a method of dividing a semiconductor wafer according to any one of the above [15] or [16], after the first cutting step, the portion of the semiconductor wafer which has been cut in said first cutting step It has a 2nd cutting process of carrying out the upper cut of the predetermined depth by moving the said stage which fixed the said semiconductor wafer to the adjacent part.
〔18〕上記〔17〕に記載の半導体ウエハの分割方法において、前記第2の切削工程では、前記半導体ウエハは50μm〜350μmの厚さを残して切削されることを特徴とする。 [ 18 ] The method for dividing a semiconductor wafer according to [ 17 ], wherein in the second cutting step, the semiconductor wafer is cut leaving a thickness of 50 μm to 350 μm.
〔19〕上記〔15〕〜〔18〕のいずれか一つに記載の半導体ウエハの分割方法において、前記第1の切削工程では、前記半導体ウエハは50μm〜350μmの厚さを残して切削されることを特徴とする。 [ 19 ] In the method for dividing a semiconductor wafer according to any one of [ 15 ] to [ 18 ], in the first cutting step, the semiconductor wafer is cut leaving a thickness of 50 μm to 350 μm. It is characterized by that.
〔20〕上記〔15〕〜〔19〕のいずれか一つに記載の半導体ウエハの分割方法において、前記半導体ウエハは、刃厚が25μm〜150μmの前記切削刃によって切削あるいは分割されることを特徴とする。 [ 20 ] In the semiconductor wafer dividing method according to any one of [ 15 ] to [ 19 ], the semiconductor wafer is cut or divided by the cutting blade having a blade thickness of 25 μm to 150 μm. And
〔21〕上記〔15〕〜〔19〕のいずれか一つに記載の半導体ウエハの分割方法において、前記半導体ウエハは、前記第1の切削工程では刃厚が40μm〜150μmの前記切削刃によって切削され、前記分割工程では刃厚が15μm〜40μmの前記切削刃によって分割されることを特徴とする。 [21] In the method of dividing a semiconductor wafer according to any one of [15] to [ 19 ], the semiconductor wafer is cut by the cutting blade having a blade thickness of 40 μm to 150 μm in the first cutting step. In the dividing step, the cutting blade is divided by the cutting blade having a blade thickness of 15 μm to 40 μm.
〔22〕上記〔15〕〜〔21〕のいずれか一つに記載の半導体ウエハの分割方法において、前記半導体ウエハは、前記切削刃が1万rpm〜6万rpmで回転することによって切削あるいは分割されることを特徴とする。 [ 22 ] In the semiconductor wafer dividing method according to any one of [ 15 ] to [ 21 ], the semiconductor wafer is cut or divided by rotating the cutting blade at 10,000 rpm to 60,000 rpm. It is characterized by being.
〔23〕上記〔15〕〜〔22〕のいずれか一つに記載の半導体ウエハの分割方法において、前記半導体ウエハは前記ステージ上に粘着テープを介して固定された状態で切削あるいは分割されることを特徴とする。 [ 23 ] In the method for dividing a semiconductor wafer according to any one of [ 15 ] to [ 22 ], the semiconductor wafer is cut or divided while being fixed on the stage via an adhesive tape. It is characterized by.
〔24〕上記〔15〕〜〔23〕のいずれか一つに記載の半導体ウエハの分割方法において、前記第1の切削工程では、前記半導体ウエハは砥粒径が4μm〜12μmの切削刃によって切削され、前記分割工程では、前記半導体ウエハは砥粒径が1μm〜6μmの切削刃によって分割されることを特徴とする。 [ 24 ] In the semiconductor wafer dividing method according to any one of [ 15 ] to [ 23 ], in the first cutting step, the semiconductor wafer is cut by a cutting blade having an abrasive grain size of 4 μm to 12 μm. In the dividing step, the semiconductor wafer is divided by a cutting blade having an abrasive grain size of 1 μm to 6 μm.
本発明によれば、以下のような効果を奏することができる。 According to the present invention, the following effects can be achieved.
(1)切削刃を傷めることがなく、半導体ウエハを高品質に保ち、しかも円滑に分割することができる。 (1) The semiconductor wafer can be kept in high quality and can be divided smoothly without damaging the cutting blade.
(2)切削はアッパーカットを2回行い、最後にダウンカットを行うので、目詰まりの原因である半導体ウエハの表面側にある電気特性試験用配線材をアッパーカットで除去し、切削面において最終位置で配線材を加工するので、刃に切り粉が付着せず、目詰まりが発生しない。 (2) Since the upper cut is performed twice, and finally the down cut is performed, the electrical property test wiring material on the surface side of the semiconductor wafer, which is the cause of the clogging, is removed by the upper cut, and the cutting surface is finally finished. Since the wiring material is processed at the position, chips do not adhere to the blade and clogging does not occur.
(3)カット工程の切削刃を、切削対象物との関係で、適宜設定することにより、的確な半導体ウエハの分割を行うことができる。 (3) By appropriately setting the cutting blade in the cutting process in relation to the cutting object, it is possible to accurately divide the semiconductor wafer.
本発明の表面に配線材が形成された半導体ウエハを、回転する切削刃によって分割する半導体ウエハの分割方法において、前記半導体ウエハを第1の刃厚を有する第1の切削刃を用いて、前記配線材を除去するように前記半導体ウエハを所定の深さだけアッパーカットする第1の切削工程と、この第1の切削工程の後に、前記第1の刃厚より薄い第2の刃厚を有する第2の切削刃を用いて、前記第1の切削工程における切削された部分を更に切削し、前記半導体ウエハをダウンカットする分割工程と、を有する。 The semiconductor wafer on which a wiring material formed on the surface of the present invention, in the method of dividing a semiconductor wafer to be divided by the cutting blade rotates, using a first cutting blade having a first blade thickness of the semiconductor wafer Te, a first cutting step of the upper cutting the semiconductor wafer by a predetermined depth so as to remove the wiring material, after this first cutting step, the first blade thin second blade than the thickness A dividing step of further cutting the cut portion in the first cutting step and down-cutting the semiconductor wafer using a second cutting blade having a thickness.
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は本発明の第1実施例を示す半導体ウエハの分割工程断面図、図2はその半導体ウエハの分割工程における切削刃の初期位置を示す平面図、図3はその半導体ウエハの分割工程におけるアッパーカット工程を示す図、図4はその半導体ウエハの分割工程におけるダウンカット工程前の状態を示す拡大断面図、図5はその半導体ウエハの分割工程におけるダウンカット工程を示す図である。 FIG. 1 is a sectional view of a semiconductor wafer dividing process showing a first embodiment of the present invention, FIG. 2 is a plan view showing an initial position of a cutting blade in the semiconductor wafer dividing process, and FIG. FIG. 4 is an enlarged sectional view showing a state before the down-cut process in the semiconductor wafer dividing process, and FIG. 5 is a diagram showing the down-cut process in the semiconductor wafer dividing process.
(1)まず、図1(a)に示すように、ウエハチャックステージ14上には、粘着テープ12上に粘着剤13により固定された半導体ウエハ11がウエハチャックステージ14の負圧〔吸気穴14A(図3参照)よる真空吸着〕によって保持されている。また、半導体ウエハ11の分割のために、刃厚25μm〜150μmの切削刃15が、1万〜6万rpmで高速回転している。この回転方向は、矢印16の方向と仮定する。平面的に見ると、図2に示すような配置となる。なお、図2において、17は奥行き方向を示している。
(1) First, as shown in FIG. 1A, on the
(2)次いで、図1(b)に示すように、半導体ウエハ11の表面より上部に位置する切削刃15は、粘着テープ12と半導体ウエハ11の界面より、+50μm〜350μmの高さに移動する。これは半導体ウエハ11を50μm〜350μm残してアッパーカットを行うためである。
(2) Next, as shown in FIG. 1B, the
(3)次に、半導体ウエハ11を保持しているウエハチャックステージ14が、切削面において切削刃15の回転方向とは逆の方向、つまり右方向18に水平移動する。つまり、アッパーカットを行う。そのアッパーカット状態は、図3に示されている。
(3) Next, the
このように、切削刃15と半導体ウエハ11が接触し、半導体ウエハ11は、この半導体ウエハ11と粘着テープ12の界面から50μm〜350μmの位置まで厚みを残し切削される。そして、半導体ウエハ11と切削刃15の接触(重なり合う)部分が無くなると、ウエハチャックステージ14は、停止する〔図1(c)参照〕。
Thus, the
(4)次いで、図1(d)に示すように、切削刃15は、半導体ウエハ11と粘着テープ12の界面より、低い(−0μm〜−60μm)位置に下がる。その状態を、図4に拡大して示す。
(4) Next, as shown in FIG. 1D, the
(5)次に、図1(e)に示すように、停止しているウエハチャックステージ14は、切削面において切削刃15の回転方向16と一致する方向、つまり左方向19に水平移動を行う。つまり、ダウンカットを行う。そのダウンカット状態を図5に示している。
(5) Next, as shown in FIG. 1 (e), the stopped
そして、半導体ウエハ11と切削刃15の接触(重なり合う)部分がなくなると、ウエハチャックステージ14は停止する。
When the contact (overlapping) portion between the
最後に、切削刃15は、図1(a)の位置まで上昇し、次の切削位置である図2に示す奥行き方向17に切削刃15が移動し、1連の動作を終了する。
Finally, the
以上の動作を繰り返し実行することで半導体ウエハを分割する。 The semiconductor wafer is divided by repeatedly executing the above operation.
以上のように、第1実施例によれば、切削はアッパーカットとダウンカットを交互に行うことから、目詰まりの原因である電気特性試験用配線材をアッパーカットで除去する。つまり、切削面において、時間的に最終位置で配線材を加工するので、切削刃に切り粉が付着しない。 As described above, according to the first embodiment, the cutting is performed by alternately performing the upper cut and the down cut. Therefore, the electrical property test wiring material that causes clogging is removed by the upper cut. That is, since the wiring material is processed at the final position in time on the cutting surface, chips do not adhere to the cutting blade.
よって、目詰まりが発生しないので、
(1)半導体ウエハの欠け、クラックなどがなくなり、チップの品質の向上を図ることができる。
Therefore, no clogging occurs.
(1) Chips and cracks of the semiconductor wafer are eliminated, and the quality of the chip can be improved.
(2)目詰まりによる刃こぼれ等の切削刃の摩耗を減少させることができる。 (2) Cutting blade wear such as blade spillage due to clogging can be reduced.
更に、アッパーカットとダウンカットの2回のカット動作で分割するので、切り粉の除去能力を現状の2倍にすることができ、ウエハ表面への切り粉付着を低減させることができる。 Furthermore, since it is divided by two cutting operations of upper cut and down cut, the chip removal capability can be doubled compared to the current state, and chip adhesion to the wafer surface can be reduced.
次に、本発明の第2実施例について説明する。 Next, a second embodiment of the present invention will be described.
図6は本発明の第2実施例を示す半導体ウエハの分割工程断面図、図7はその半導体ウエハの分割工程における第1のアッパーカット工程前の側面拡大図、図8はその半導体ウエハの分割工程における第1のアッパーカットによる切削溝を示す図、図9はその半導体ウエハの分割工程における第1のアッパーカット工程前の側面拡大図、図10はその半導体ウエハの分割工程における第2のアッパーカットによる切削溝を示す図、図11はその半導体ウエハの分割工程におけるダウンカットによる切削溝を示す図である。 FIG. 6 is a sectional view of a semiconductor wafer dividing process showing a second embodiment of the present invention, FIG. 7 is an enlarged side view of the semiconductor wafer dividing process before the first upper cut process, and FIG. 8 is a semiconductor wafer dividing process. The figure which shows the cutting groove by the 1st upper cut in a process, FIG. 9 is the side surface enlarged view before the 1st upper cut process in the division | segmentation process of the semiconductor wafer, FIG. 10 is the 2nd upper in the division | segmentation process of the semiconductor wafer The figure which shows the cutting groove by a cut, FIG. 11 is a figure which shows the cutting groove by the down cut in the division | segmentation process of the semiconductor wafer.
(1)まず、図6(a)に示すように、ウエハチャックステージ14上には、粘着テープ12上に粘着剤13により固定された半導体ウエハ11がウエハチャックステージ14の負圧によって保持されている。また、半導体ウエハ11の分割のために、刃厚25μm〜150μmの切削刃15が、1万〜6万rpmで高速回転している。この回転方向は、矢印16の方向と仮定する。
(1) First, as shown in FIG. 6A, the
(2)次に、図6(b)に示すように、半導体ウエハ11の表面より上部に位置する切削刃15は、粘着テープ12と半導体ウエハ11の界面より、+50μm〜350μmの高さに移動する。これは半導体ウエハ11を50μm〜350μm残してアッパーカットを行うためである。このアッパーカット前の状態が側面拡大図として図7に示されている。
(2) Next, as shown in FIG. 6B, the
(3)次に、半導体ウエハ11を保持しているウエハチャックステージ14が、切削面において切削刃15の回転方向16と逆の方向、つまり、右方向18に水平移動し、第1のアッパーカットを行う。その第1のアッパーカット状態は、図3に示したものと同じである。
(3) Next, the
つまり、切削刃15と半導体ウエハ11が接触し、半導体ウエハ11は、この半導体ウエハ11と粘着テープ12の界面から50μm〜350μmの位置まで厚みを残し切削される。半導体ウエハ11と切削刃15の接触(重なり合う)部分が無くなると、ウエハチャックステージ14は停止する〔図6(c)参照〕。
That is, the
(4)次に、図6(d)に示すように、切削刃15は、半導体ウエハ11に接しない位置まで上昇する。この状態での半導体ウエハ11のA−A′線断面形状、つまり、第1のアッパーカットによる切削溝21の形状は、図8に示すようになっている。
(4) Next, as shown in FIG. 6D, the
(5)次に、図6(e)に示すように、前記第1のアッパーカットにより切削された位置に隣接する位置を第2のアッパーカットにより切削するように切削刃15を移動する。その切削刃15側からの側面拡大図が図9として示されている。この図9から明らかなように、第2のアッパーカット位置は、第1のアッパーカット位置に隣接する位置に設定される。
(5) Next, as shown in FIG. 6E, the
(6)次に、半導体ウエハ11を保持しているウエハチャックステージ14が、切削面において、切削刃15の回転方向とは逆の方向、つまり右方向18に水平移動する。つまり、第2のアッパーカットを行う。その第2のアッパーカット状態は、図3に示したものと同じである。
(6) Next, the
つまり、切削刃15と半導体ウエハ11が接触し、半導体ウエハ11は、この半導体ウエハ11と粘着テープ12の界面から50μm〜350μmの位置まで厚みを残し切削される。図6(f)に示すように、半導体ウエハ11と切削刃15の接触(重なり合う)部分が無くなると、ウエハチャックステージ14は停止する。
That is, the
(7)次に、図6(g)に示すように、切削刃15は、半導体ウエハ11と粘着テープ12の界面より、低い(−0μm〜−60μm)位置に下がる。その状態は、図4に拡大して示されているものと同様である。そして、図10に示すように、第2のアッパーカットにより切削溝22が形成される。
(7) Next, as shown in FIG. 6 (g), the
(8)次に、図6(h)に示すように、ウエハチャックステージ14は、切削面において切削刃15の回転方向16と一致する方向、つまり左方向19に水平移動を行う。つまり、ダウンカットを行う。そのダウンカットによる切削溝23の形状が図11〔図6(h)のC−C′線断面図〕に示されている。
(8) Next, as shown in FIG. 6 (h), the
そして、半導体ウエハ11と切削刃15の接触(重なり合う)部分がなくなると、ウエハチャックステージ14は停止する。
When the contact (overlapping) portion between the
最後に、切削刃15は、図6(a)の位置まで上昇し、次の切削位置である図2に示す奥行き方向17に切削刃15が移動し、1連の動作を終了する。
Finally, the
以上の動作を繰り返し実行することで半導体ウエハを分割する。 The semiconductor wafer is divided by repeatedly executing the above operation.
以上のように、第2実施例によれば、切削はアッパーカットを2回行い、最後にダウンカットを行うので、目詰まりの原因である半導体ウエハの表面側にある電気特性試験用配線材をアッパーカットで除去し、切削面において最終位置で配線材を加工するので、刃に切り粉が付着せず、目詰まりが発生しない。よって、
(1)半導体ウエハの欠け、クラックなどがなくなり、チップの品質の向上を図ることができる。
As described above, according to the second embodiment, the upper cut is performed twice, and finally the down cut is performed. Therefore, the electrical property test wiring material on the surface side of the semiconductor wafer which is the cause of the clogging is used. Since it is removed by upper cutting and the wiring material is processed at the final position on the cutting surface, chips do not adhere to the blade and clogging does not occur. Therefore,
(1) Chips and cracks of the semiconductor wafer are eliminated, and the quality of the chip can be improved.
(2)切削刃の目詰まりによる刃こぼれ等がなくなり、切削刃の磨耗が減少し、更に、アッパーカット2回、ダウンカット1回の計3回のカット動作で分割するので切り粉除去能力を現状の2倍以上にすることができる。 (2) Cutting blade clogging due to clogging of cutting blade is eliminated, wear of the cutting blade is reduced, and further, cutting is performed by three cutting operations, two upper cuts and one down cut, so the chip removal capability It can be more than twice the current level.
(3)半導体ウエハ表面への切り粉付着を低減させることができる。 (3) Chip adhesion to the semiconductor wafer surface can be reduced.
さらに、第2実施例によれば、半導体ウエハ表面の切削幅が、刃厚の2倍近くまで広がるので、金ワイヤの端子接続工程での、ウエハエッジとワイヤ接触による電気不良が低減する。 Furthermore, according to the second embodiment, the cutting width on the surface of the semiconductor wafer extends to nearly twice the blade thickness, so that electrical defects due to contact between the wafer edge and the wire in the gold wire terminal connection process are reduced.
また、本発明は、更に、以下のような実施例を有する。 The present invention further includes the following examples.
第1実施例及び第2実施例では、同一の切削刃で一つのラインを切削するという例を説明したが、最初のアッパーカットの切削と最後のダウンカットの切削を異なる切削刃で実施することもできる。より具体的には、
(1)アッパーカットを太い厚みの切削刃40μm〜150μmで行い、ダウンカットをそれより細い厚みの切削刃15μm〜40μmの切削刃で実施する。
In the first embodiment and the second embodiment, the example in which one line is cut with the same cutting blade has been described. However, the first upper cut and the last down cut are cut with different cutting blades. You can also. More specifically,
(1) The upper cut is performed with a thick cutting blade of 40 μm to 150 μm, and the down cut is performed with a thinner cutting blade of 15 μm to 40 μm.
(2)アッパーカットを切削刃の砥粒径の大きい切削刃(約φ4μm〜12μmの砥粒径)で行い、ダウンカットをそれより細かい砥粒径(約φ1μm〜6μmの砥粒径)の切削刃で実施する。 (2) Upper cut is performed with a cutting blade having a large abrasive particle size (abrasive particle size of about φ4 μm to 12 μm), and downcut is performed with a finer abrasive particle size (abrasive particle size of about φ1 μm to 6 μm). Implement with a blade.
(3)アッパーカットを切削刃の砥粒を固定しているボンド材が磨耗のはやい、やわらかい切削刃で行い、ダウンカットを磨耗の少ない、硬いボンド材の切削刃で実施する。 (3) The upper cut is performed with a soft cutting blade with a fast-wearing bond material fixing the abrasive grains of the cutting blade, and the down-cut is performed with a hard bonding material cutting blade with less wear.
このように、カット工程の切削刃を、切削対象物との関係で適宜設定することにより、的確な半導体ウエハの分割を行うことができる。 Thus, the semiconductor wafer can be accurately divided by appropriately setting the cutting blade in the cutting process in relation to the cutting object.
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、これらを本発明の範囲から排除するものではない。 In addition, this invention is not limited to the said Example, Based on the meaning of this invention, a various deformation | transformation is possible and these are not excluded from the scope of the present invention.
本発明の半導体ウエハの分割方法は、半導体ウエハを個々に的確に分割するのに好適である。 The method for dividing a semiconductor wafer according to the present invention is suitable for accurately dividing a semiconductor wafer individually.
11 半導体ウエハ
12 粘着テープ
13 粘着剤
14 ウエハチャックステージ
14A 吸気穴
15 切削刃
16 切削刃の回転方向
17 奥行き方向
18 ウエハチャックステージの移動方向(右方向)
19 ウエハチャックステージの移動方向(左方向)
21 切削溝(第1のアッパーカットにより形成)
22 切削溝(第2のアッパーカットにより形成)
23 切削溝(ダウンカットにより形成)
DESCRIPTION OF
19 Movement direction of wafer chuck stage (left direction)
21 Cutting groove (formed by first upper cut)
22 Cutting groove (formed by second upper cut)
23 Cutting groove (formed by down cut)
Claims (24)
前記半導体ウエハを第1の刃厚を有する第1の切削刃を用いて、前記配線材を除去するように前記半導体ウエハを所定の深さだけアッパーカットする第1の切削工程と、
該第1の切削工程の後に、前記第1の刃厚より薄い第2の刃厚を有する第2の切削刃を用いて、前記第1の切削工程における切削された部分を更に切削し、前記半導体ウエハをダウンカットする分割工程と、
を有することを特徴とする半導体ウエハの分割方法。 The semiconductor wafer on which a wiring material formed on the surface, in the dividing method of a semiconductor wafer to be divided by the cutting blade rotates,
A first cutting step of upper-cutting the semiconductor wafer by a predetermined depth so as to remove the wiring material using a first cutting blade having a first blade thickness;
After the first cutting step, by using a second cutting blade having a second blade thickness thinner than the first blade thickness, further cutting the cut portion in the first cutting step, A division process for down-cutting a semiconductor wafer;
A method for dividing a semiconductor wafer, comprising:
前記半導体ウエハをステージ上に固定する工程と
前記半導体ウエハを固定した前記ステージを移動させ、該半導体ウエハと前記切削刃との接触部分において前記ステージの移動方向とは逆方向の回転となる前記切削刃を用いたアッパーカットによって、前記配線材を除去するように前記半導体ウエハを所定の深さだけ切削する第1の切削工程と、
該第1の切削工程の後に、前記半導体ウエハを固定した前記ステージを移動させ、該半導体ウエハと前記切削刃との接触部分において前記ステージの移動方向と一致する方向の回転となる前記切削刃を用いたダウンカットによって、前記第1の切削工程における切削された部分をさらに切削し、前記半導体ウエハを分割する分割工程と、
を有することを特徴とする半導体ウエハの分割方法。 The semiconductor wafer on which a wiring material formed on the surface, in the dividing method of a semiconductor wafer to be divided by the cutting blade rotates,
The semiconductor wafer by moving the stage of fixing the said semiconductor wafer and the step of fixing on the stage, the a rotation in the opposite direction to the moving direction of the stage at a contact portion between the semiconductor wafer and the cutting blade cutting A first cutting step of cutting the semiconductor wafer by a predetermined depth so as to remove the wiring material by an upper cut using a blade;
After the first cutting step, wherein moving the stage where the semiconductor wafer is fixed, the cutting blade to be rotated in the direction corresponding to the moving direction of the stage at a contact portion between the semiconductor wafer and the cutting edge a dividing step by a down-cut, further cutting the portion cut in the first cutting step, dividing the semiconductor wafer using,
A method for dividing a semiconductor wafer, comprising:
前記半導体ウエハをステージ上に固定する工程と、
前記切削刃を回転させ、前記半導体ウエハを固定した前記ステージを移動させることによって、前記配線材を除去するように前記半導体ウエハを所定の深さだけアッパーカットする第1の切削工程と、
前記第1の切削工程の後に、前記切削刃を回転させ、前記半導体ウエハを固定した前記ステージを移動させることによって、前記第1の切削工程における切削された部分をさらに切削し、前記半導体ウエハをダウンカットする分割工程を有することを特徴とする半導体ウエハの分割方法。 The semiconductor wafer on which a wiring material formed on the surface, in the dividing method of a semiconductor wafer to be divided by the cutting blade rotates,
Fixing the semiconductor wafer on a stage;
A first cutting step of cutting the semiconductor wafer by a predetermined depth so as to remove the wiring material by rotating the cutting blade and moving the stage to which the semiconductor wafer is fixed;
After the first cutting step, rotating the cutting blade, said by moving the stage where the semiconductor wafer is fixed, further cutting the portion cut in the first cutting step, the semiconductor wafer A method of dividing a semiconductor wafer, comprising a dividing step of down-cutting.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005218457A JP4044108B2 (en) | 2005-07-28 | 2005-07-28 | Method for dividing semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005218457A JP4044108B2 (en) | 2005-07-28 | 2005-07-28 | Method for dividing semiconductor wafer |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14394396A Division JP3853873B2 (en) | 1996-06-06 | 1996-06-06 | Method for dividing semiconductor wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005318000A JP2005318000A (en) | 2005-11-10 |
JP4044108B2 true JP4044108B2 (en) | 2008-02-06 |
Family
ID=35445026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005218457A Expired - Fee Related JP4044108B2 (en) | 2005-07-28 | 2005-07-28 | Method for dividing semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4044108B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5313022B2 (en) * | 2009-04-09 | 2013-10-09 | 株式会社ディスコ | Workpiece cutting method |
JP2017135156A (en) * | 2016-01-25 | 2017-08-03 | Koa株式会社 | Method for manufacturing chip component |
-
2005
- 2005-07-28 JP JP2005218457A patent/JP4044108B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005318000A (en) | 2005-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100650538B1 (en) | Semiconductor device manufacturing method | |
JP4249827B2 (en) | Manufacturing method of semiconductor wafer | |
JP6004705B2 (en) | Method for forming chip with adhesive film | |
JP2005064231A (en) | Dividing method of plate-shaped article | |
CN1292455C (en) | Semiconductor device and its manufacturing method | |
JP2007067278A (en) | Expanding method and expanding apparatus | |
CN110047802B (en) | Workpiece separation with three material removal stages | |
JP4892201B2 (en) | Method and apparatus for processing step of outer peripheral edge of bonded workpiece | |
JP5298588B2 (en) | Laminated sheet for semiconductor device manufacturing | |
JP2018206824A (en) | Wafer processing method | |
JP2007149860A (en) | Method for splitting substrate and splitting apparatus | |
JP4044108B2 (en) | Method for dividing semiconductor wafer | |
CN1855381A (en) | Semiconductor crystal plate and method for processing same | |
JP2010123603A (en) | Cutting method | |
JP3853873B2 (en) | Method for dividing semiconductor wafer | |
JP5453123B2 (en) | Cutting method | |
JP2007152440A (en) | Method for machining hard and brittle material | |
JP2006339373A (en) | Groove forming method | |
JP6657020B2 (en) | Wafer processing method | |
JP4540421B2 (en) | Dicing method | |
JP2006049419A (en) | Dicing method | |
JP5356791B2 (en) | Manufacturing method for laminated products | |
JPH07302772A (en) | Dicing, wafer, wafer fixing use tape and semiconductor device | |
JP2005142399A (en) | Dicing method | |
JP2010182901A (en) | Method of dividing semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050728 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Written amendment |
Effective date: 20070821 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070918 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20071016 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20071114 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111122 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121122 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |