JP4041955B2

JP4041955B2 - Signal processing apparatus and method, imaging apparatus, recording medium, and program

Info

Publication number: JP4041955B2
Application number: JP2002161049A
Authority: JP
Inventors: 健太郎青木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-06-03
Filing date: 2002-06-03
Publication date: 2008-02-06
Anticipated expiration: 2022-06-03
Also published as: JP2004004391A

Description

【０００１】
【発明の属する技術分野】
本発明は、信号処理装置および方法、撮像装置、記録媒体、並びにプログラムに関し、特に、例えば、液晶パネルなどの表示装置において、必要最小限のメモリ容量で反転表示を行うことができるようにした信号処理装置および方法、撮像装置、記録媒体、並びにプログラムに関する。
【０００２】
【従来の技術】
図１は、従来の信号反転表示装置の構成例を示すブロック図である。
【０００３】
マイクロコンピュータ（以下、マイコンと記載する）１は、信号反転処理装置２を制御し、映像信号の上下方向または左右方向の反転表示を行わせる。信号反転処理装置２は、メモリコントローラ１１および画像メモリ１２で構成されている。メモリコントローラ１１は、マイコン１の反転制御に基づいて、画像メモリ１２をコントロールする。画像メモリ１２は、少なくとも１水平時間以上の解像度を持ったメモリであって、メモリコントローラ１１のコントロールの下、入力信号を蓄積（メモリ）する。なお、画像メモリ１２に１画面分以上の解像度があれば、左右方向の反転のみならず上下方向の反転も可能となる。
【０００４】
表示装置３は、例えば、LCD（Liquid Crystal Digital）などで構成され、メモリコントローラ１１により画像メモリ１２から読み出され、出力された信号を表示メモリ２１に展開しつつ、映像として表示させる。
【０００５】
図１の信号反転表示装置の動作について、図２Ａ乃至図２Ｃを参照して説明する。ここでは、画像メモリ１２が、１画面分以上の解像度を有しており、メモリコントローラ１１が、画像メモリ１２から信号を読み出すスピードより、画像メモリ１２に信号を書き込むスピードの方が速く設定されているものとする。また、表示装置３の画面には、例えば、図２Ａに示されるように、図中、左上から右下に向かう順にアドレスが割り振られ（図２Ａの例の場合、最左上は０、最右上は７１９、最左下は３４４８８０、および、最右下は３４５５９９）、この順番に一画面分の映像信号が書き込まれたものとする。
【０００６】
左右反転表示する場合、図２Ｂに示されるように、マイコン１は、メモリコントローラ１１が、読み出し順序をＸ方向（図中、横方向）に対し、逆から読み出させるように制御する。すなわち、０乃至７１９の順番で画像メモリ１２に書き込まれている映像信号が、７１９乃至０の順番で画像メモリ１２から読み出され、７２０乃至１４３９の順番で画像メモリ１２に書き込まれている映像信号が、１４３９乃至７２０の順番で画像メモリ１２から読み出され、同様に、図中左から右に向かう順番で画像メモリ１２に書き込まれている映像信号が、右から左に向かう順番で画像メモリ１２から読み出される。
【０００７】
上下反転表示する場合、図２Ｃに示されるように、マイコン１は、メモリコントローラ１１が、読み出し順序をＸ方向（図中、横方向）およびＹ方向（図中、縦方向）に対し、逆から読み出させるように制御する。すなわち、０乃至３４５５９９の順番で画像メモリ１２に書き込まれている映像信号が、３４５５９９乃至０の順番で画像メモリ１２から読み出される。
【０００８】
また、画像メモリ１２に対し、画面の右下から左上に向かう順に映像信号が書き込まれた場合には、左上から右下に向かう順に読み出される。
【０００９】
このように、マイコン１の制御の下、メモリコントローラ１１は、画像メモリ１２に対する映像信号の書き込みの順序と読み出しの順序を変更することにより（すなわち、書き込みは正順、読み出しは逆順というコントロールを行うことにより）、信号反転処理を実現することができる。
【００１０】
ところで、従来の信号反転処理装置２が、マイコン１の反転制御に基づいて、正順で映像信号の書き込みを行い、逆順で映像信号の読み出しを行っている場合には、読み出しのスピードに対して書き込みのスピードを充分に速く設定する必要がある。すなわち、読み出しの先頭アドレスは、図２Ｂや図２Ｃで示したように、書き込みの終了アドレスであり、読み出しが開始される際には、対応する書き込みデータが書き込み完了となっている必要がある。
【００１１】
しかしながら、読み出しのスピードに対して書き込みのスピードを充分に速く設定することが困難な場合には、緩衝用のメモリを書き込みおよび読み出しのスピード比に応じて設けるようにするか、あるいは、信号反転用のメモリを設けるようにする必要がある。従って、一般的に、信号反転処理装置２は、１水平時間の解像度より大きい画像メモリ１２またはフリップフロップ、およびそのメモリコントローラ１１で構成される。
【００１２】
図３は、従来の民生用デジタルVCR（ビデオカセットレコーダ）（以下、DVCと略記する）のオンスクリーンディスプレイ（OSD）表示機能システムに図１の信号反転処理装置２を適用した場合の構成例を示すブロック図である。同図に示されるように、DVCは、マイコン１、デジタル信号処理部３１、および映像信号表示装置３で構成され、デジタル信号処理部３１は、映像信号処理器４１、OSD信号発生器４２、および信号混合器４３で構成されている。また、映像信号表示装置３は、信号反転処理装置２を有している。
【００１３】
マイコン１は、映像信号処理器４１が実行する映像信号処理、OSD信号発生器４２が実行するOSD信号処理、および映像信号表示装置３内の信号反転処理装置２の上下反転処理または左右反転処理を、それぞれ制御する。
【００１４】
映像信号処理器４１は、A/D（Analog to Digital）変換処理およびカメラ信号処理が施されたデジタル映像信号の入力を受け、マイコン１の映像制御に基づいて、所定の映像信号処理を施し、映像信号を信号混合器４３に供給する。OSD信号発生器４２は、マイコン１のOSD制御に基づいて、水平同期信号および垂直同期信号に同期して適切なOSD信号を発生し、信号混合器４３に供給する。信号混合器４３は、映像信号処理器４１から供給された映像信号とOSD信号発生器４２から供給されたOSD信号を適切に選択および混合し、所望の映像信号を信号反転処理装置２に出力する。
【００１５】
映像信号表示装置３は、例えば、LCDなどの液晶パネルで構成され、デジタル信号処理部３１から供給された映像信号を出力し、対応する映像を表示させる。信号反転処理装置２は、マイコン１の反転制御に基づいて、デジタル信号処理部３１から供給された映像信号を、上下方向または左右方向に反転する。
【００１６】
例えば、撮影者が、DVCを用いて被写体を撮影中に映像信号表示装置３を１８０度回転させて対面撮影モードに設定した場合、マイコン１は、映像信号表示装置３から出力される映像が、撮影者の上下左右の視覚に合致するように、信号反転処理装置２の上下および左右の反転制御を行う。信号反転処理装置２は、マイコン１の反転制御に基づいて、デジタル信号処理部３１からの映像信号を上下および左右に反転して表示させる。
【００１７】
ところで、同図に示されるように、信号反転処理装置２は、信号混合器４３の後段にあるため、マイコン１によって映像信号の上下および左右の反転制御が行われている場合、映像信号表示装置３は、入力されてきた映像信号を上下および左右に反転して表示させるが、OSD信号発生器４２が発生したOSD信号が、撮影者から見て視覚的に正しい方向の信号であった場合、反転制御されている映像信号表示装置３からの出力映像信号は、左右反転した映像イメージになってしまう。すなわち、出力映像信号を見ながらDVCの操作を行う場合のOSD表示に関しては、撮影者は正しい情報を得ることができない。
【００１８】
そこで、例えば、マイコン１により映像信号表示装置３の上下および左右の反転制御が行われている場合、OSD信号発生器４２は、予め左右反転したOSD信号を用意しておき、それを読み出すか、あるいは、OSD信号が格納されているROM（Read-only Memory）またはメモリから左右反転して読み出すようにする。また例えば、信号反転処理装置２の後段に、信号混合器４３を挿入するようにする。
【００１９】
これらによって、対面撮影モードの場合でも、撮影者は、正しいOSD表示を得ることができる。
【００２０】
【発明が解決しようとする課題】
しかしながら、左右反転したOSD信号を予め用意しておく方法の場合、OSD信号発生器４２は、信号反転処理装置２の反転制御時にのみ左右反転したOSD信号を出力させ、非反転制御時には、通常のOSD信号を出力させる必要があった。従って、ROMまたはメモリの容量や回路規模に制限がある場合には適用することができない課題があった。
【００２１】
また、OSD信号が格納されているROMまたはメモリから左右反転して読み出す方法の場合、その特殊な読み出し処理をデジタル信号処理部３１に組み込む必要があるため、OSD信号発生器４２がASIC（Application Specific Integrated Circuit）により実現されており、変更によるASICとしての品質低下を引き起こす恐れがあったり、あるいは、コスト等の関係で変更が難しい場合などには適用することができない課題があった。
【００２２】
さらに、信号反転処理装置２の後段に信号混合器４３を挿入する方法の場合、デジタル信号処理部３１と映像信号表示装置３は、物理的に異なる場合が多く、複数回路に多くの変更を入れる必要があり、システムとしての品質低下を引き起こす恐れがあった。また、デジタル信号処理部３１と映像信号表示装置３がASICにより実現されており、変更によるASICとしての品質低下を引き起こす恐れがあったり、コスト等の関係で変更が難しい場合などには適用することができない課題があった。
【００２３】
以上のように、工数や品質の面から、ASIC内部のメモリコントローラを大幅に変更することができない課題があった。
【００２４】
また、消費電力やコストの面から、書き込みのスピードを上げることができない場合やメモリの容量に制限がある場合には、信号反転処理装置を実現することができない課題があった。
【００２５】
本発明はこのような状況に鑑みてなされたものであり、必要最小限のメモリまたはフリップフロップの容量で映像信号の反転処理装置を実現することができるようにするものである。
【００２６】
【課題を解決するための手段】
本発明の信号処理装置は、 OSD 信号の１水平時間分の解像度を有し、 OSD 信号を一時的に蓄積するメモリと、メモリの OSD 信号の読み出しおよび書き込みを制御するメモリ制御手段であって、画面の縦方向のライン数をカウントする第１のカウンタと、第１のカウンタのカウント値に基づいて、１ライン毎にアップカウントとダウンカウントを切り替えて画面の横方向の画素数をカウントする第２のカウンタとを備え、第２のカウンタのカウント値のLSB （ Least Significant Bit ）がメモリのライトイネーブル端子に接続され、第２のカウンタのカウント値のLSB を除くビットがメモリのアドレス端子に接続され、ライトイネーブル端子を、 OSD 信号の２倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させるメモリ制御手段と、メモリから読み出された OSD 信号と映像信号とを混合する混合手段とを備えることを特徴とする。
【００２７】
第１のカウンタのカウント値は、縦方向に関して画面におけるOSD 信号の表示区間中、水平同期信号を検出する毎に１ずつ増加され、画面においてOSD 信号が表示区間外になった場合、所定値に固定されるものとすることができる。
【００２８】
第２のカウンタのカウント値は、横方向に関して画面におけるOSD 信号の表示区間中、OSD 信号の２倍の解像度に対応する信号を検出する毎に１ずつ増加または減少され、画面においてOSD 信号が表示区間外になった場合、所定値に固定されるものとすることができる。
【００２９】
アドレス端子のアドレスは、OSD 信号の解像度に対応する信号を検出する毎に１ずつ増加または減少されるものとすることができる。
【００３０】
本発明の第１の信号処理方法は、第１のカウンタにより、画面の縦方向のライン数をカウントし、第２のカウンタにより、第１のカウンタのカウント値に基づいて、１ライン毎にアップカウントとダウンカウントを切り替えて画面の横方向の画素数をカウントし、第２のカウンタのカウント値のLSB （ Least Significant Bit ）を、 OSD 信号の１水平時間分の解像度を有し、 OSD 信号を一時的に蓄積するメモリのライトイネーブル端子に接続し、第２のカウンタのカウント値のLSBを除くビットをメモリのアドレス端子に接続し、ライトイネーブル端子を、OSD信号の２倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させ、メモリから読み出された OSD 信号と映像信号とを混合することを特徴とする。
本発明のプログラム、または、記録媒体に記録されているプログラムは、第１のカウンタに、画面の縦方向のライン数をカウントさせる第１のカウントステップと、カウント値の LSB （ Least Significant Bit ）が、 OSD 信号の１水平時間分の解像度を有し、 OSD 信号を一時的に蓄積するメモリのライトイネーブル端子に接続され、カウント値の LSB を除くビットがメモリのアドレス端子に接続されている第２のカウンタに、第１のカウンタのカウント値に基づいて、１ライン毎にアップカウントとダウンカウントを切り替えて画面の横方向の画素数をカウントさせる第２のカウントステップと、ライトイネーブル端子を、 OSD 信号の２倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させるメモリ制御ステップと、メモリから読み出された OSD 信号と映像信号とを混合する混合ステップとを含むことを特徴とする。
【００３１】
本発明の撮像装置は、 OSD 信号を発生する発生手段と、 OSD 信号の１水平時間分の解像度を有し、 OSD 信号を一時的に蓄積するメモリと、メモリの OSD 信号の読み出しおよび書き込みを制御するメモリ制御手段であって、１ライン毎にアップカウントとダウンカウントを切り替えて画面の横方向の画素数をカウントするカウンタを備え、カウンタのカウント値の LSB （ Least Significant Bit ）がメモリのライトイネーブル端子に接続され、カウンタのカウント値の LSB を除くビットがメモリのアドレス端子に接続され、ライトイネーブル端子を、 OSD 信号の２倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させるメモリ制御手段と、撮像装置を対面撮影モードに設定した場合、メモリから読み出された OSD 信号と映像信号とを混合する混合手段と、撮像装置を対面撮影モードに設定した場合、メモリから読み出された OSD 信号と映像信号とを混合した信号を左右反転する反転手段とを備えることを特徴とする。
【００３３】
本発明の第２の信号処理方法は、 OSD 信号を発生し、カウンタにより、１ライン毎にアップカウントとダウンカウントを切り替えて画面の横方向の画素数をカウントし、カウンタのカウント値の LSB （ Least Significant Bit ）を、 OSD 信号の１水平時間分の解像度を有し、 OSD 信号を一時的に蓄積するメモリのライトイネーブル端子に接続し、カウンタのカウント値の LSB を除くビットをメモリのアドレス端子に接続し、ライトイネーブル端子を、 OSD 信号の２倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させ、撮像装置を対面撮影モードに設定した場合、メモリから読み出された OSD 信号と映像信号とを混合し、撮像装置を対面撮影モードに設定した場合、メモリから読み出された OSD 信号と映像信号とを混合した信号を左右反転することを特徴とする。
【００３６】
本発明の信号処理装置、第１の信号処理方法、および、プログラムにおいては、画面の縦方向のライン数がカウントされ、第１のカウンタのカウント値に基づいて、１ライン毎にアップカウントとダウンカウントを切り替えて画面の横方向の画素数がカウントされ、 OSD 信号が、OSD信号の１水平時間分の解像度を有するメモリに一時的に蓄積され、第２のカウンタのカウント値の LSB （ Least Significant Bit ）がメモリのライトイネーブル端子に接続され、第２のカウンタのカウント値のLSB を除くビットがメモリのアドレス端子に接続され、ライトイネーブル端子が、OSD信号の２倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作され、メモリから読み出された OSD 信号と映像信号とが混合される。
【００３７】
本発明の撮像装置および第２の信号処理方法においては、 OSD 信号が発生され、１ライン毎にアップカウントとダウンカウントを切り替えて前記画面の横方向の画素数がカウントされ、カウンタのカウント値の LSB （ Least Significant Bit ）がメモリのライトイネーブル端子に接続され、カウンタのカウント値の LSB を除くビットがメモリのアドレス端子に接続され、 OSD 信号が、 OSD 信号の１水平時間分の解像度を有するメモリに一時的に蓄積され、ライトイネーブル端子が、 OSD 信号の２倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作され、撮像装置を対面撮影モードに設定した場合、メモリから読み出された OSD 信号と映像信号とが混合され撮像装置を対面撮影モードに設定した場合、メモリから読み出された OSD 信号と映像信号とを混合した信号が左右反転される。
【００３８】
【発明の実施の形態】
以下、図を参照して、本発明の実施の形態について説明する。
【００３９】
図４は、本発明を適用したDVCのOSD表示機能システムの構成例を示すブロック図である。なお、従来と対応する部分には同一の符号を付してあり、その説明は適宜省略する。この構成例においては、OSD信号発生器４２と信号混合器４３の間に左右反転処理装置５１が新たに設けられている以外は、従来の場合と同様の構成とされる。
【００４０】
左右反転処理装置５１は、マイコン１の左右反転制御に基づいて、水平同期信号および垂直同期信号に同期してOSD信号発生器４２から入力されるOSD信号に対し、１水平時間の解像度分で構成されるメモリ６２（図５）によって左右反転処理し、信号混合器４３に出力する。
【００４１】
図４に示したOSD表示機能システムの例では、マイコン１および信号混合器４３を１つずつしか図示していないが、処理の内容によっては複数個で構成される場合もある。またデジタル信号処理部３１は、１チップまたは複数個で構成される。さらに映像信号処理器４１およびOSD信号発生器４２には、メモリ等の記憶素子が含まれているものもある。
【００４２】
図５は、左右反転処理装置５１の詳細な構成例を示すブロック図である。同図に示されるように、左右反転処理装置５１は、メモリコントローラ６１およびメモリ６２で構成されている。メモリコントローラ６１は、縦方向カウンタ７１および横方向カウンタ７２で構成されている。
【００４３】
左右反転処理装置５１では、OSD信号を左右反転処理の対象とするが、一般に、OSD信号の解像度は、映像信号の解像度より低く、例えば、映像信号の１／２の解像度があれば充分である。従って、本実施の形態においては、OSD信号の１水平時間の解像度として、NTSC（National Television System Committee）方式の１水平時間の有効エリアの解像度である７２０ピクセルの１／２の３６０ピクセルであるものとして、以下に説明する。
【００４４】
なお、OSD信号の１水平時間の解像度が、例えば、映像信号の１／４で充分であると判断された場合、１８０ピクセル（７２０ピクセルの１／４）としてもよい。また映像信号の１／２の解像度であっても、必要なエリアのみ表示すればよい場合には、例えば、３２０ピクセルとしてもよく、マイコン１が表示位置の制御を行うようにしてもよい。さらにOSD信号の１水平時間の解像度が映像信号の１／２とした場合には、映像信号のシステムクロックに対して、２つ同じデータが並んでいるものとする。
【００４５】
メモリコントローラ６１には、縦方向カウンタ７１および横方向カウンタ７２が設けられている。メモリコントローラ６１は、マイコン１の左右反転制御の下、縦方向カウンタ７１および横方向カウンタ７２を用いて、メモリ６２に対し、アドレスおよびライトイネーブルを制御する。ここで一般に、メモリ６２への書き込み時には、ライトイネーブル端子が“Ｌ”にセットされ、読み出し時には、ライトイネーブル端子が“Ｈ”にセットされるものとする。
【００４６】
縦方向カウンタ７１は、縦方向のライン数を計数（カウント）するカウンタであって、垂直同期信号を基準として、OSD信号の初めの１ライン目のカウンタ値を“０”にセットする。以下、縦方向に関してOSD信号の表示区間中は、水平同期信号が検出される毎に、カウンタ値が１ずつ増加される。また縦方向カウンタ７１は、縦方向に関してOSD信号の表示区間外になった場合、表示範囲外であることを判別することができるような、所定値（後述する図６Ｃの例では、２４０）にカウンタ値を固定するといった処理を行う。
【００４７】
横方向カウンタ７２は、縦方向カウンタ７１のカウンタ値が偶数の場合、アップカウンタとして動作し、縦方向カウンタ７１のカウンタ値が奇数の場合、ダウンカウンタとして動作する（または、縦方向カウンタ７１のカウンタ値が奇数の場合、アップカウンタとして動作し、縦方向カウンタ７１のカウンタ値が偶数の場合、ダウンカウンタとして動作する）カウンタであって、水平同期信号を基準として、アップカウンタの場合には、OSD信号の初めの１ピクセル目のカウンタ値を“０”、ダウンカウンタの場合には、OSD信号の初めの１ピクセル目のカウンタ値を“７１９”（映像信号の１水平時間の有効エリアの解像度分）にそれぞれセットする。
【００４８】
以下、横方向に関してOSD信号の表示区間中は、OSD信号の２倍の解像度に対応するクロックに同期して、カウンタ値が１ずつ増加または減少される。本実施の形態では、OSD信号が映像信号の１／２の解像度であるため、横方向カウンタ７２は、映像信号のシステムクロックに同期することになる。
【００４９】
また横方向カウンタ７２は、横方向に関してOSD信号の表示区間外になった場合、表示範囲外であることを判別することができるような、所定値（後述する図７Ｃの例では、７２０または−１）にカウンタ値を固定するといった処理を行う。
【００５０】
メモリ６２は、OSD信号の１水平時間分の解像度を持ったメモリであって、メモリコントローラ６１のコントロールの下、入力信号を蓄積（メモリ）する。
【００５１】
次に、図６のタイムチャートを参照して、縦方向カウンタ７１の基本動作について説明する。図６Ａは、垂直同期信号Pvを表わしており、図６Ｂは、水平同期信号Phを表わしており、図６Ｃは、縦方向カウンタ７１のカウンタ値CNTを表わしている。この例では、縦方向の解像度が２４０ピクセルである場合を示す。
【００５２】
縦方向カウンタ７１は、８ビットで構成され、OSD信号の表示区間始まりａ乃至表示区間終わりｂの区間、水平同期信号Ph０乃至Ph２３９が検出される毎にカウンタ値CNTが１ずつカウントされ（図６Ｃの例の場合、０乃至２３９）、OSD信号の表示区間外では、所定値（図６Ｃの例の場合、２４０）に固定されている。
【００５３】
次に、図７のタイムチャートを参照して、横方向カウンタ７２の基本動作について説明する。図７Ａは、映像信号のシステムクロックCLKを表わしており、図７Ｂは、水平同期信号Phを表しており、図７Ｃは、縦方向カウンタ７１のカウンタ値CNTが偶数の場合の横方向カウンタ７２のカウンタ値CNTevenを表わしており、図７Ｄは、縦方向カウンタ７１のカウンタ値CNTが奇数の場合の横方向カウンタ７２のカウンタ値CNToddを表わしている。
【００５４】
横方向カウンタ７２は、１０ビットで構成され、OSD信号の表示区間始まりａ乃至表示区間終わりｂの区間、OSD信号の２倍の解像度に対するクロックである映像信号のシステムクロックCLK（図７Ａ）が検出される毎に、縦方向カウンタ７１のカウンタ値CNT（図６Ｃ）が偶数の場合には、カウンタ値CNTevenが１ずつカウントアップされ（図７Ｃの例の場合、０乃至７１９）、縦方向カウンタ７１のカウンタ値CNTが奇数の場合には、カウンタ値CNToddが１ずつカウントダウンされ（図７Ｄの例の場合、７１９乃至０）、OSD信号の表示区間外では、所定値（図７Ｃの例の場合、７２０（3FFh）、図７Ｄの例の場合、−１）に固定されている。
【００５５】
次に、図８および図９のタイムチャートを参照して、左右反転処理装置５１の基本動作について説明する。なお、初めのシステムリセット時、メモリ６２に対して適切な方法で初期化が行われているものとする。
【００５６】
メモリコントローラ６１は、マイコン１の反転制御に基づいて、垂直同期信号Pv（図６Ａ）を検出した後、OSD信号の最初のラインを含む水平同期信号Phｓ（図６Ｂ）を検出したときに、縦方向カウンタ７１のカウンタ値CNT（図６Ｃ）を“０”にリセットする。
【００５７】
次に、メモリコントローラ６１は、水平同期信号Ph０を検出した場合、同じ水平同期区間でOSD信号の表示が始まる１ピクセル目に相当する時刻（表示区間始まりａ）に、横方向カウンタ７２のカウンタ値CNTevenを“０”にセットする（すなわち、いまの場合、縦方向カウンタ７１のカウンタ値CNTが偶数であるため）（図７Ｃ）。以下、映像信号のシステムクロックCLK（図７Ａ、図８Ａ）に同期にして、横方向カウンタ７２のカウンタ値CNTevenが１ずつ増加され、OSD信号の横方向が表示区間外になったとき、カウンタ値CNTevenが“７２０”に固定される（図７Ｃ）。
【００５８】
メモリコントローラ６１は、横方向カウンタ７２のLSB（Least Significant Bit）の反転を、メモリ６２のライトイネーブル端子WEに接続する。これにより、ライトイネーブル端子WEは、水平同期区間で、OSD信号の表示が始まる１ピクセル目に相当する時刻（表示区間始まりａ）から、映像信号のシステムクロックCLK（図８Ａ）に同期して、“Ｈ”、“Ｌ”、“Ｈ”、“Ｌ”、・・・と動作する（図８Ｄ）。すなわち、メモリ６２のライトイネーブル端子が“Ｈ”の場合、映像信号が読み出され、メモリ６２のライトイネーブル端子が“Ｌ”の場合、映像信号が書き込まれる。
【００５９】
ここで、OSD信号が表示区間外になった場合に横方向カウンタ７２のカウンタ値CNTevenを“７２０”にセットするのは、横方向カウンタ７２のLSBの反転がメモリ６２のライトイネーブル端子に接続されていることで、OSD信号の表示区間外でLSBの反転が“Ｈ”となり、メモリ６２への不正な書き込みがなされないようにするためである。
【００６０】
またメモリコントローラ６１は、横方向カウンタ７２のLSBを除く上位ビットをメモリ６２のアドレス端子ADDに接続する。これにより、水平同期区間で、OSD信号の表示が始まる１ピクセル目に相当する時刻（表示区間始まりａ）から、２クロック毎の映像信号のシステムクロックCLK（図８Ａ）に同期して、アドレスが１ずつ増加される（図８Ｃ）。
【００６１】
このように、メモリコントローラ６１がメモリ６２を制御すると、縦方向カウンタ７１のカウンタ値CNTが偶数の場合、OSD信号の表示区間内では、２クロック毎のシステムクロックCLKに同期して、アドレスが０乃至３５９まで増加し、１つのアドレスに対して、読み出しおよび書き込みの順で行われる。
【００６２】
ここで、OSD信号の横方向の解像度は、映像信号の１／２とされている。従って、映像信号のシステムクロックCLK（図８Ａ）に同期して動作させる場合の左右反転処理装置５１に入力されるOSD信号（図８Ｅ）は、アドレスの変化と同様の周波数で変化するため、必要なデータを損失させることなくメモリ６２に蓄積させることができる。
【００６３】
その後、メモリコントローラ６１は、水平同期信号Ph１（図６Ｂ）を検出し、縦方向カウンタ７１のカウンタ値CNT（図６Ｃ）が“１”になったとき、同じ水平同期区間で、OSD信号の表示が始まる１ピクセル目に相当する時刻（表示区間始まりａ）に、横方向カウンタ７２のカウンタ値CNToddを“７１９”にセットする（すなわち、いまの場合、縦方向カウンタ７１のカウンタ値CNTが奇数であるため）（図７Ｄ）。以下、映像信号のシステムクロックCLK（図７Ａ、図９Ａ）に同期にして、横方向カウンタ７２のカウンタ値CNToddが１ずつ減少され、OSD信号の横方向が表示区間外になったとき、カウンタ値CNToddが“−１（3FFh）”に固定される（図７Ｄ）。
【００６４】
メモリコントローラ６１は、横方向カウンタ７２のLSBを、メモリ６２のライトイネーブル端子WEに接続する。これにより、ライトイネーブル端子WEは、水平同期区間で、OSD信号の表示が始まる１ピクセル目に相当する時刻（表示区間始まりａ）から、映像信号のシステムクロックCLK（図９Ａ）に同期して、“Ｈ”、“Ｌ”、“Ｈ”、“Ｌ”、・・・と動作する（図９Ｄ）。
【００６５】
ここで、OSD信号が表示区間外になった場合に横方向カウンタ７２のカウンタ値CNToddを“−１（3FFh）”にセットするのは、横方向カウンタ７２のLSBがメモリ６２のライトイネーブル端子に接続されていることで、OSD信号の表示区間外でLSBが“Ｈ”となり、メモリ６２への不正な書き込みがなされないようにするためである。
【００６６】
またメモリコントローラ６１は、横方向カウンタ７２のLSBを除く上位ビットをメモリ６２のアドレス端子ADDに接続する。これにより、水平同期区間で、OSD信号の表示が始まる１ピクセル目に相当する時刻（表示区間始まりａ）から、２クロック毎の映像信号のシステムクロックCLKに同期して、アドレスが１ずつ減少される（図９Ｃ）。
【００６７】
このように、メモリコントローラ６１がメモリ６２を制御すると、縦方向カウンタ７１のカウンタ値CNTが奇数の場合、OSD信号の表示区間内では、２クロック毎のシステムクロックCLKに同期して、アドレスが３５９乃至０まで減少し、１つのアドレスに対して、読み出しおよび書き込みの順で行われる。
【００６８】
ここで、縦方向カウンタ７１のカウンタ値CNTが“１”になったときに、初めてメモリ６２に対してアクセスするのは、アドレス“３５９”に対する読み出しであって、読み出しデータは、縦方向に１ライン前の最後の書き込みデータである。すなわち、メモリコントローラ６１は、メモリ６２のアドレス“３５９”から１ライン前の最後の書き込みデータを読み出した後、次のシステムクロックの検出時には、同じアドレスへの書き込みモードに切り替わるため、入力されたOSD信号を同じアドレス“３５９”に書き込む。
【００６９】
そして、次のシステムクロックCLKの検出時には、アドレスが１だけ減少されて“３５８”になり、再び読み出しモードとなるため、メモリコントローラ６１は、縦方向に１ライン前の最後から２番目のデータを読み出すことになる。さらに次のシステムクロックの検出時には、同じアドレスへの書き込みモードに切り替わるため、メモリコントローラ６１は、入力されたOSD信号を同じアドレス“３５８”に書き込む。
【００７０】
以上のような動作をOSD信号の表示区間内で行うことにより、縦方向に１ライン前に書き込んだ順番と逆の順番でOSD信号を読み出すことになり、入力されたOSD信号を横方向全体に左右反転することができる。さらに、次の水平同期信号を検出した場合には、縦方向カウンタ７１のカウンタ値CNT（図６Ｃ）が“２”となるため、図８を参照して上述したような動作が再び行われ、縦方向に１ライン前のデータを横方向全体に左右反転することができる。
【００７１】
従って、以上のような動作を縦方向に関して表示区間内で繰り返し行うことにより、１画面分のデータが入力されてきたOSD信号に対して、横方向全体に左右反転したOSD信号を出力することが可能になる。
【００７２】
上述した縦方向カウンタ７１および横方向カウンタ７２の動作は、一例であって、必ずしも横方向カウンタ７２のLSBを用いてメモリ６２のライトイネーブル端子を制御したり、あるいは、LSBを除いた上位ビットを用いてメモリ６２のアドレス端子を制御する必要はなく、メモリ６２のアドレスまたはライトイネーブルを外部から与えるようにしてもよい。また、メモリ６２に限らず、フリップフロップを用いるようにしてもよい。
【００７３】
また以上のように、縦方向に関してライン毎に書き込みおよび読み出しのアドレスの正順および逆順を切り替えるような構造にし、OSD信号の２倍の解像度に対応する映像信号のシステムクロックに同期してメモリ６２を制御するとともに、２クロック毎のシステムクロックに同期してメモリ６２に対するアドレスを順に変化させ、同一アドレスに対して読み出しおよび書き込みの順で行うことによって、１水平時間の解像度分のメモリ容量で、かつ、読み出しおよび書き込みのスピードを変更することなく、左右反転処理装置を実現することができる。
【００７４】
さらに、縦方向に複数の解像度分のメモリを設け、１水平時間内で行う上述した処理を、複数に分散して行うことにより、上下方向の反転処理も必要最低限のメモリ容量で実現することができる。例えば、横方向の水平解像度が３６０ピクセル、縦方向の垂直解像度が２４０ピクセルである場合、３６０×２４０ピクセル分のメモリによって、上下反転および左右反転が可能な信号反転処理装置を実現することができる。
【００７５】
従って、本発明を適用することにより、既存のシステムを大幅に変更することなく、低コストで、かつ、簡単に、信号反転処理装置を実現することが可能になる。
【００７６】
上述した一連の処理（例えば、左右反転処理装置５１の反転処理）は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム格納媒体からインストールされる。
【００７７】
図１０は、汎用のコンピュータの内部の構成例を示すブロック図である。コンピュータのCPU（Central Processing Unit）１０１は、ROM（Read Only Memory）１０２に記憶されているプログラム、またはハードディスクドライブ（HDD）１０９からRAM（Random Access Memory）１０３にロードされたプログラムに従って各種の処理を実行する。RAM１０３にはまた、CPU１０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【００７８】
CPU１０１、ROM１０２、およびRAM１０３は、バス１０４を介して相互に接続されている。このバス１０４にはまた、入出力インターフェース１０５も接続されている。
【００７９】
入出力インターフェース１０５には、ボタン、スイッチ、キーボードあるいはマウスなどで構成される構成される入力部１０６、CRT（Cathode Ray Tube）やLCDなどのディスプレイ、並びにスピーカなどで構成される出力部１０７、モデムやターミナルアダプタなどで構成される通信部１０８、およびハードディスクドライブ１０９が接続されている。通信部１０８は、インターネットを含むネットワークを介して通信処理を行う。
【００８０】
入出力インターフェース１０５にはまた、必要に応じてドライブ１１０が接続され、磁気ディスク１１１、光ディスク１１２、光磁気ディスク１１３、あるいは半導体メモリ１１４などが適宜装着され、そこから読み出されたコンピュータプログラムが、ハードディスクドライブ１０９にインストールされる。
【００８１】
コンピュータにインストールされ、コンピュータによって実行可能な状態とされるプログラムを記録する記録媒体は、図１０に示されるように、磁気ディスク１１１（フレキシブルディスクを含む）、光ディスク１１２（CD-ROM（Compact Disc-Read Only Memory）、DVD(Digital Versatile Disc)を含む）、光磁気ディスク１１３（MD(Mini-Disc)（登録商標）を含む）、もしくは半導体メモリ１１４などよりなるパッケージメディア、または、プログラムが一時的もしくは永続的に記録されるROM１０２やハードディスクドライブ１０９などにより構成される。記録媒体へのプログラムの記録は、必要に応じてルータ、モデムなどの通信部１０８を介して、公衆回線網、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体を利用して行われる。
【００８２】
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００８３】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表わすものである。
【００８４】
【発明の効果】
以上のように、第１の本発明によれば、信号反転処理装置を実現することができる。
【００８５】
また第１の本発明によれば、必要最低限のメモリ容量で、かつ、読み出しおよび書き込みのスピードを変更することなく、信号反転処理装置を実現することができる。
【００８６】
第２の本発明によれば、信号反転処理装置を実現することができる。
【００８７】
また第２の本発明によれば、既存のシステムを大幅に変更することなく、低コストで、かつ、簡単に、信号反転処理装置を実現することができる。
【図面の簡単な説明】
【図１】従来の信号反転表示装置の構成例を示すブロック図である。
【図２】図１の信号反転処理装置の動作を説明する図である。
【図３】従来のDVCのOSD表示機能システムに図１の信号反転処理装置を適用した場合の構成例を示すブロック図である。
【図４】本発明を適用したDVCのOSD表示機能システムの構成例を示すブロック図である。
【図５】左右反転処理装置の詳細な構成例を示すブロック図である。
【図６】縦方向カウンタの基本動作を説明するタイムチャートである。
【図７】横方向カウンタの基本動作を説明するタイムチャートである。
【図８】縦方向カウンタのカウンタ値が偶数の場合の左右反転処理装置の基本動作を説明するタイムチャートである。
【図９】縦方向カウンタのカウンタ値が奇数の場合の左右反転処理装置の基本動作を説明するタイムチャートである。
【図１０】汎用のコンピュータの内部の構成例を示すブロック図である。
【符号の説明】
１マイコン，３映像信号表示装置，３１デジタル信号処理部，４１映像信号処理器，４２ OSD信号発生器，４３信号混合器，５１左右反転処理装置，６１メモリコントローラ，６２メモリ，７１縦方向カウンタ，７２横方向カウンタ[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a signal processing apparatus and method,Imaging device,Regarding a recording medium and a program, in particular, for example, a signal processing apparatus and method capable of performing inversion display with a minimum necessary memory capacity in a display device such as a liquid crystal panel,Imaging device,The present invention relates to a recording medium and a program.
[0002]
[Prior art]
FIG. 1 is a block diagram illustrating a configuration example of a conventional signal inversion display device.
[0003]
A microcomputer (hereinafter referred to as a microcomputer) 1 controls a signal reversal processing device 2 to cause a video signal to be reversed in the vertical or horizontal direction. The signal inversion processing device 2 includes a memory controller 11 and an image memory 12. The memory controller 11 controls the image memory 12 based on the inversion control of the microcomputer 1. The image memory 12 is a memory having a resolution of at least one horizontal time, and stores (memory) input signals under the control of the memory controller 11. If the image memory 12 has a resolution of one screen or more, not only horizontal reversal but also vertical reversal is possible.
[0004]
The display device 3 is composed of, for example, an LCD (Liquid Crystal Digital) or the like, and displays a signal read out from the image memory 12 by the memory controller 11 and output as an image while being developed in the display memory 21.
[0005]
1 will be described with reference to FIGS. 2A to 2C. Here, the image memory 12 has a resolution of one screen or more, and the speed at which the memory controller 11 writes the signal to the image memory 12 is set faster than the speed at which the memory controller 11 reads the signal from the image memory 12. It shall be. Further, for example, as shown in FIG. 2A, addresses are assigned to the screen of the display device 3 in the order from the upper left to the lower right in the figure (in the example of FIG. 2A, the upper left is 0 and the upper right is 719, the lower left is 344880, and the lower right is 345599), and the video signals for one screen are written in this order.
[0006]
When the left-right reversed display is performed, as shown in FIG. 2B, the microcomputer 1 controls the memory controller 11 so that the reading order is read in the reverse direction with respect to the X direction (the horizontal direction in the figure). That is, the video signals written in the image memory 12 in the order of 0 to 719 are read from the image memory 12 in the order of 719 to 0, and are written in the image memory 12 in the order of 720 to 1439. Are read from the image memory 12 in the order of 1439 to 720, and similarly, the video signals written in the image memory 12 in the order from the left to the right in the figure are the image memory 12 in the order from the right to the left. Read from.
[0007]
In the case of upside down display, as shown in FIG. 2C, the microcomputer 1 causes the memory controller 11 to reverse the reading order with respect to the X direction (horizontal direction in the figure) and the Y direction (vertical direction in the figure). Control to read. That is, the video signals written in the image memory 12 in the order of 0 to 345599 are read from the image memory 12 in the order of 345599 to 0.
[0008]
When video signals are written in the image memory 12 in the order from the lower right to the upper left of the screen, they are read in the order from the upper left to the lower right.
[0009]
In this manner, under the control of the microcomputer 1, the memory controller 11 performs control such that the order of video signal writing to the image memory 12 and the order of reading are changed (that is, writing is in normal order and reading is in reverse order). Signal inversion processing can be realized.
[0010]
By the way, when the conventional signal inversion processing device 2 writes the video signal in the forward order and reads the video signal in the reverse order based on the inversion control of the microcomputer 1, It is necessary to set the writing speed sufficiently fast. That is, the read start address is the write end address as shown in FIGS. 2B and 2C, and when the read is started, the corresponding write data needs to be written.
[0011]
However, if it is difficult to set the writing speed sufficiently faster than the reading speed, a buffer memory is provided according to the writing / reading speed ratio, or for signal inversion. It is necessary to provide a memory. Therefore, the signal inversion processing device 2 is generally composed of an image memory 12 or flip-flop larger than one horizontal time resolution and its memory controller 11.
[0012]
FIG. 3 shows a configuration example when the signal inversion processing device 2 of FIG. 1 is applied to an on-screen display (OSD) display function system of a conventional consumer digital VCR (video cassette recorder) (hereinafter abbreviated as DVC). FIG. As shown in the figure, the DVC includes a microcomputer 1, a digital signal processing unit 31, and a video signal display device 3. The digital signal processing unit 31 includes a video signal processor 41, an OSD signal generator 42, and The signal mixer 43 is used. The video signal display device 3 has a signal inversion processing device 2.
[0013]
The microcomputer 1 performs video signal processing executed by the video signal processor 41, OSD signal processing executed by the OSD signal generator 42, and upside down processing or left / right inversion processing of the signal inversion processing device 2 in the video signal display device 3. , Control each.
[0014]
The video signal processor 41 receives an input of a digital video signal subjected to A / D (Analog to Digital) conversion processing and camera signal processing, and performs predetermined video signal processing based on video control of the microcomputer 1. The video signal is supplied to the signal mixer 43. The OSD signal generator 42 generates an appropriate OSD signal in synchronization with the horizontal synchronization signal and the vertical synchronization signal based on the OSD control of the microcomputer 1, and supplies the OSD signal to the signal mixer 43. The signal mixer 43 appropriately selects and mixes the video signal supplied from the video signal processor 41 and the OSD signal supplied from the OSD signal generator 42, and outputs a desired video signal to the signal inversion processing device 2. .
[0015]
The video signal display device 3 is constituted by a liquid crystal panel such as an LCD, for example, and outputs a video signal supplied from the digital signal processing unit 31 to display a corresponding video. The signal inversion processing device 2 inverts the video signal supplied from the digital signal processing unit 31 in the vertical direction or the horizontal direction based on the inversion control of the microcomputer 1.
[0016]
For example, when the photographer rotates the video signal display device 3 180 degrees and sets the face-to-face shooting mode while photographing a subject using the DVC, the microcomputer 1 displays the video output from the video signal display device 3 as follows: The signal inversion processing device 2 is controlled to be inverted in the vertical and horizontal directions so as to match the visual perception of the photographer. Based on the inversion control of the microcomputer 1, the signal inversion processing device 2 inverts and displays the video signal from the digital signal processing unit 31 vertically and horizontally.
[0017]
By the way, as shown in the figure, since the signal inversion processing device 2 is in the rear stage of the signal mixer 43, when the microcomputer 1 performs the up / down and left / right inversion control of the video signal, the video signal display device 3, the input video signal is inverted and displayed upside down and left and right. When the OSD signal generated by the OSD signal generator 42 is a signal in the visually correct direction as viewed from the photographer, The output video signal from the video signal display device 3 that has been subjected to inversion control becomes a video image that is horizontally inverted. That is, regarding the OSD display when the DVC operation is performed while viewing the output video signal, the photographer cannot obtain correct information.
[0018]
Therefore, for example, when the microcomputer 1 performs the up / down and left / right reversal control of the video signal display device 3, the OSD signal generator 42 prepares an OSD signal that has been reversed left / right in advance and reads it out, Alternatively, it is read out from a ROM (Read-only Memory) or memory in which the OSD signal is stored. Further, for example, the signal mixer 43 is inserted after the signal inversion processing device 2.
[0019]
As a result, the photographer can obtain the correct OSD display even in the face-to-face shooting mode.
[0020]
[Problems to be solved by the invention]
However, in the case of a method in which a left-right inverted OSD signal is prepared in advance, the OSD signal generator 42 outputs a left-right inverted OSD signal only at the time of inversion control of the signal inversion processing device 2, and at the time of non-inversion control, It was necessary to output the OSD signal. Therefore, there is a problem that cannot be applied when the capacity of ROM or memory or the circuit scale is limited.
[0021]
In addition, in the case of a method of reading out from the ROM or memory storing the OSD signal by left-right reversal, it is necessary to incorporate the special read processing into the digital signal processing unit 31, so that the OSD signal generator 42 has an ASIC (Application Specific). There is a problem that cannot be applied when there is a risk that the quality of the ASIC may be degraded due to the change, or when the change is difficult due to cost or the like.
[0022]
Furthermore, in the method of inserting the signal mixer 43 in the subsequent stage of the signal inversion processing device 2, the digital signal processing unit 31 and the video signal display device 3 are often physically different, and many changes are made to a plurality of circuits. This is necessary, and there is a risk of deteriorating the quality of the system. In addition, the digital signal processing unit 31 and the video signal display device 3 are realized by an ASIC, which may cause deterioration in quality as an ASIC due to the change, or when it is difficult to change due to cost or the like. There was a problem that could not be done.
[0023]
As described above, there has been a problem that the memory controller in the ASIC cannot be changed significantly in terms of man-hours and quality.
[0024]
Further, in terms of power consumption and cost, there is a problem that the signal inversion processing device cannot be realized when the writing speed cannot be increased or when the memory capacity is limited.
[0025]
The present invention has been made in view of such a situation, and makes it possible to realize a video signal inversion processing apparatus with the minimum necessary memory or flip-flop capacity.
[0026]
[Means for Solving the Problems]
  The signal processing apparatus of the present invention OSD Has a resolution of one horizontal time of the signal, OSD The memory that temporarily stores the signal and the memory OSD Memory control means for controlling reading and writing of signals,A first counter that counts the number of vertical lines on the screen;Based on the count value of the first counter, the number of pixels in the horizontal direction of the screen is counted by switching up-counting and down-counting for each line.With a second counterWithOf the count value of the second counterLSB ( Least Significant Bit )ButTo memory write enable pinConnected,Of the count value of the second counterLSB Bits exceptTo memory address pinConnect the write enable terminal, OSD signalIn the order of reading and writing in synchronization with a signal corresponding to twice the resolutionMemory control means to operate and read from memory OSD Mixing means for mixing the signal and the video signalIt is characterized by that.
[0027]
  The count value of the first counter isOSD signalIs incremented by 1 every time a horizontal sync signal is detected duringOSD signalCan be fixed to a predetermined value when it falls outside the display section.
[0028]
  The count value of the second counter isOSD signalDuring the display section,OSD signalEach time a signal corresponding to twice the resolution is detected, it is increased or decreased by one.OSD signalCan be fixed to a predetermined value when it falls outside the display section.
[0029]
  The address of the address terminal isOSD signalThe signal corresponding to the resolution ofTo detectIt can be increased or decreased by 1 each time.
[0030]
  The first signal processing method of the present invention comprises:With the first counterCount the number of vertical lines on the screen,The second counter counts the number of pixels in the horizontal direction of the screen by switching between up-counting and down-counting for each line based on the count value of the first counter., The count value of the second counterLSB ( Least Significant Bit ) OSD Has a resolution of one horizontal time of the signal, OSD Accumulate signal temporarilyConnected to the write enable terminal of the memory, the count value of the second counterLSBBits other than are connected to the address pin of the memory, and the write enable pin is synchronized with a signal corresponding to twice the resolution of the OSD signal in the order of reading and writing.Operated and read from memory OSD Mix signal and video signalIt is characterized by that.
  The program of the present invention or the program recorded on the recording medium includes a first count step for causing the first counter to count the number of lines in the vertical direction of the screen, LSB ( Least Significant Bit )But, OSD Has a resolution of one horizontal time of the signal, OSD Connected to the write enable pin of the memory that temporarily stores the signal, LSB The number of pixels in the horizontal direction of the screen is changed by switching the up-count and down-count for each line based on the count value of the first counter to the second counter in which the bits except for are connected to the memory address terminal. A second counting step for counting and a write enable terminal; OSD A memory control step that operates in the order of reading and writing in synchronization with a signal corresponding to twice the resolution of the signal, and read from the memory OSD A mixing step of mixing the signal and the video signal.
[0031]
  The imaging apparatus of the present invention OSD Generating means for generating a signal; OSD Has a resolution of one horizontal time of the signal, OSD The memory that temporarily stores the signal and the memory OSD A memory control means for controlling reading and writing of signals, comprising a counter that switches the up-count and down-count for each line and counts the number of pixels in the horizontal direction of the screen. LSB ( Least Significant Bit ) Is connected to the write enable terminal of the memory and the count value of the counter LSB Bits other than are connected to the memory address terminal, and the write enable terminal OSD Memory control means that operates in the order of reading and writing in synchronization with a signal corresponding to twice the resolution of the signal, and when the imaging device is set to face-to-face shooting mode, the memory control means is read from the memory OSD When the image pickup device is set to the face-to-face shooting mode, the mixing means for mixing the signal and the video signal is read from the memory. OSD Inversion means for horizontally reversing a signal obtained by mixing the signal and the video signal is provided.
[0033]
  The second signal processing method of the present invention comprises: OSD A signal is generated, and the counter counts the number of pixels in the horizontal direction of the screen by switching between up-count and down-count for each line. LSB ( Least Significant Bit ) OSD Has a resolution of one horizontal time of the signal, OSD Connect to the write enable terminal of the memory that temporarily stores the signal, and the count value of the counter LSB Connect the bits except for to the memory address terminal and connect the write enable terminal to OSD When the image pickup apparatus is set to the face-to-face shooting mode in synchronization with a signal corresponding to a resolution twice that of the signal, the image is read from the memory. OSD When the image signal is mixed and the imaging device is set to face-to-face shooting mode, it is read from the memory. OSD A signal obtained by mixing a signal and a video signal is reversed left and right.
[0036]
  Signal processing apparatus, first signal processing method, and program of the present inventionIn, the number of lines in the vertical direction of the screen is counted,Based on the count value of the first counter, the number of pixels in the horizontal direction of the screen is counted by switching up-counting and down-counting for each line, OSD The signal isTemporarily stored in a memory with a resolution of one horizontal time of the OSD signal,Of the count value of the second counter LSB ( Least Significant Bit )ButConnected to the write enable terminal of the memory, the count value of the second counterLSB TheThe other bits are connected to the memory address terminal, and the write enable terminal is synchronized with the signal corresponding to twice the resolution of the OSD signal in the order of reading and writing.Operated and read from memory OSD The signal and the video signal are mixed.
[0037]
  In the imaging device and the second signal processing method of the present invention, OSD A signal is generated, and the number of pixels in the horizontal direction of the screen is counted by switching between up-counting and down-counting for each line. LSB ( Least Significant Bit ) Is connected to the write enable terminal of the memory and the count value of the counter LSB Bits other than are connected to the memory address terminals, OSD The signal is OSD The signal is temporarily stored in a memory having a resolution for one horizontal time, and the write enable terminal is OSD Synchronized with a signal corresponding to twice the resolution of the signal, it is operated in the order of reading and writing. When the imaging device is set to face-to-face shooting mode, it is read from the memory. OSD Read out from memory when the signal and video signal are mixed and the imaging device is set to face-to-face mode OSD A signal obtained by mixing the signal and the video signal is reversed left and right.
[0038]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0039]
FIG. 4 is a block diagram showing a configuration example of a DVC OSD display function system to which the present invention is applied. In addition, the same code | symbol is attached | subjected to the part corresponding to the past, and the description is abbreviate | omitted suitably. In this configuration example, the configuration is the same as that of the conventional case except that a left-right inversion processing device 51 is newly provided between the OSD signal generator 42 and the signal mixer 43.
[0040]
The left / right inversion processing device 51 is configured with a resolution of one horizontal time for the OSD signal input from the OSD signal generator 42 in synchronization with the horizontal synchronization signal and the vertical synchronization signal based on the left / right inversion control of the microcomputer 1. The left and right inversion processing is performed by the memory 62 (FIG. 5), which is output to the signal mixer 43.
[0041]
In the example of the OSD display function system shown in FIG. 4, only one microcomputer 1 and one signal mixer 43 are illustrated. However, depending on the contents of processing, a plurality of them may be configured. The digital signal processing unit 31 is composed of one chip or a plurality of chips. Further, some of the video signal processor 41 and the OSD signal generator 42 include a storage element such as a memory.
[0042]
FIG. 5 is a block diagram illustrating a detailed configuration example of the left / right reversing processing device 51. As shown in the figure, the left / right reversing processing device 51 includes a memory controller 61 and a memory 62. The memory controller 61 includes a vertical direction counter 71 and a horizontal direction counter 72.
[0043]
In the left / right inversion processing device 51, the OSD signal is subjected to the left / right inversion processing. In general, the resolution of the OSD signal is lower than the resolution of the video signal. . Therefore, in this embodiment, the resolution of one horizontal time of the OSD signal is 360 pixels that is 1/2 of 720 pixels that is the resolution of the effective area of one horizontal time of the NTSC (National Television System Committee) system. Will be described below.
[0044]
For example, if it is determined that the resolution of one horizontal time of the OSD signal is ¼ of the video signal, it may be 180 pixels (¼ of 720 pixels). Further, even if the resolution is ½ of the video signal, if only a necessary area needs to be displayed, for example, 320 pixels may be used, and the microcomputer 1 may control the display position. Furthermore, when the resolution of one horizontal time of the OSD signal is ½ of the video signal, it is assumed that two identical data are arranged with respect to the system clock of the video signal.
[0045]
The memory controller 61 is provided with a vertical direction counter 71 and a horizontal direction counter 72. The memory controller 61 controls the address and the write enable for the memory 62 using the vertical direction counter 71 and the horizontal direction counter 72 under the left / right inversion control of the microcomputer 1. In general, it is assumed that the write enable terminal is set to “L” when writing to the memory 62 and the write enable terminal is set to “H” during reading.
[0046]
The vertical counter 71 is a counter that counts the number of lines in the vertical direction, and sets the counter value of the first line of the OSD signal to “0” with the vertical synchronization signal as a reference. Hereinafter, during the display period of the OSD signal with respect to the vertical direction, the counter value is incremented by 1 each time the horizontal synchronization signal is detected. Further, the vertical direction counter 71 is set to a predetermined value (240 in the example of FIG. 6C described later) that can determine that it is out of the display range when the OSD signal is outside the display section in the vertical direction. Processing such as fixing the counter value is performed.
[0047]
The horizontal counter 72 operates as an up counter when the counter value of the vertical counter 71 is an even number, and operates as a down counter when the counter value of the vertical counter 71 is an odd number (or the counter of the vertical counter 71). When the value is an odd number, the counter operates as an up counter, and when the counter value of the vertical direction counter 71 is an even number, the counter operates as a down counter). In the case of a down counter, the counter value of the first pixel of the first pixel of the signal is “0”, and the counter value of the first pixel of the OSD signal is “719” (for the resolution of the effective area of the video signal for one horizontal time). ).
[0048]
Hereinafter, during the display period of the OSD signal in the horizontal direction, the counter value is incremented or decremented by one in synchronization with a clock corresponding to a resolution twice that of the OSD signal. In this embodiment, since the OSD signal has a half resolution of the video signal, the horizontal counter 72 is synchronized with the system clock of the video signal.
[0049]
In addition, the horizontal direction counter 72 has a predetermined value (720 or − in the example of FIG. 7C described later) that can determine that it is out of the display range when it is outside the display section of the OSD signal in the horizontal direction. A process of fixing the counter value to 1) is performed.
[0050]
The memory 62 is a memory having a resolution for one horizontal time of the OSD signal, and stores (memory) the input signal under the control of the memory controller 61.
[0051]
Next, the basic operation of the vertical direction counter 71 will be described with reference to the time chart of FIG. 6A shows the vertical synchronization signal Pv, FIG. 6B shows the horizontal synchronization signal Ph, and FIG. 6C shows the counter value CNT of the vertical direction counter 71. This example shows a case where the vertical resolution is 240 pixels.
[0052]
The vertical counter 71 is composed of 8 bits, and each time the horizontal synchronization signals Ph0 to Ph239 are detected, and the counter value CNT is counted one by one (FIG. 6C). In the case of this example, it is fixed to a predetermined value (240 in the case of the example of FIG. 6C) outside the OSD signal display section.
[0053]
Next, the basic operation of the horizontal counter 72 will be described with reference to the time chart of FIG. 7A shows the system clock CLK of the video signal, FIG. 7B shows the horizontal synchronization signal Ph, and FIG. 7C shows the horizontal counter 72 when the counter value CNT of the vertical counter 71 is an even number. 7D represents the counter value CNevend, and FIG. 7D represents the counter value CNodd of the horizontal counter 72 when the counter value CNT of the vertical counter 71 is an odd number.
[0054]
The horizontal counter 72 is composed of 10 bits, and is detected by the system clock CLK (FIG. 7A) of the video signal, which is a clock for the resolution of twice the OSD signal, from the beginning of the OSD signal display period a to the end of the display period b. Each time the counter value CNT (FIG. 6C) of the vertical counter 71 is an even number, the counter value CNTeven is incremented by 1 (0 to 719 in the example of FIG. 7C). When the counter value CNT is odd, the counter value CNTodd is counted down by 1 (in the case of FIG. 7D, 719 to 0), and outside the OSD signal display period, the predetermined value (in the case of FIG. 7C, In the case of 720 (3FFh) and FIG. 7D, it is fixed to −1).
[0055]
Next, the basic operation of the left-right reversing processing device 51 will be described with reference to the time charts of FIGS. It is assumed that the memory 62 is initialized by an appropriate method at the initial system reset.
[0056]
Based on the inversion control of the microcomputer 1, the memory controller 61 detects the vertical synchronization signal Pv (FIG. 6A) and then detects the horizontal synchronization signal Phs (FIG. 6B) including the first line of the OSD signal. The counter value CNT (FIG. 6C) of the direction counter 71 is reset to “0”.
[0057]
Next, when the memory controller 61 detects the horizontal synchronization signal Ph0, the counter value of the horizontal counter 72 is displayed at the time corresponding to the first pixel where the display of the OSD signal starts in the same horizontal synchronization interval (display interval start a). CNTeven is set to “0” (that is, in this case, because the counter value CNT of the vertical direction counter 71 is an even number) (FIG. 7C). Hereinafter, when the counter value CNTeven of the horizontal counter 72 is incremented by 1 in synchronization with the system clock CLK (FIG. 7A, FIG. 8A) of the video signal, the counter value when the horizontal direction of the OSD signal is outside the display interval. CNTeven is fixed at “720” (FIG. 7C).
[0058]
The memory controller 61 connects the LSB (Least Significant Bit) inversion of the horizontal counter 72 to the write enable terminal WE of the memory 62. Thereby, the write enable terminal WE is synchronized with the system clock CLK (FIG. 8A) of the video signal from the time corresponding to the first pixel in which the display of the OSD signal starts in the horizontal synchronization interval (display interval start a). It operates as “H”, “L”, “H”, “L”,... (FIG. 8D). That is, when the write enable terminal of the memory 62 is “H”, the video signal is read, and when the write enable terminal of the memory 62 is “L”, the video signal is written.
[0059]
Here, when the OSD signal is outside the display section, the counter value CNTeven of the horizontal counter 72 is set to “720” because the LSB inversion of the horizontal counter 72 is connected to the write enable terminal of the memory 62. Therefore, the LSB inversion is set to “H” outside the display period of the OSD signal, and illegal writing into the memory 62 is prevented.
[0060]
Further, the memory controller 61 connects the upper bits excluding the LSB of the horizontal counter 72 to the address terminal ADD of the memory 62. Thus, in the horizontal synchronization period, the address is synchronized with the system clock CLK (FIG. 8A) of the video signal every two clocks from the time corresponding to the first pixel at which the OSD signal display starts (display period start a). It is incremented by 1 (FIG. 8C).
[0061]
  Thus, when the memory controller 61 controls the memory 62, if the counter value CNT of the vertical direction counter 71 is an even number, the address is 0 in synchronization with the system clock CLK every two clocks within the display period of the OSD signal. To 359, for one address read andwritingIt is done in the order.
[0062]
Here, the horizontal resolution of the OSD signal is ½ that of the video signal. Therefore, the OSD signal (FIG. 8E) input to the left / right inversion processing device 51 when operating in synchronization with the system clock CLK (FIG. 8A) of the video signal changes at the same frequency as the change of the address. Data can be stored in the memory 62 without loss.
[0063]
Thereafter, the memory controller 61 detects the horizontal synchronization signal Ph1 (FIG. 6B), and when the counter value CNT (FIG. 6C) of the vertical direction counter 71 becomes “1”, the OSD signal is displayed in the same horizontal synchronization section. The counter value CNodd of the horizontal direction counter 72 is set to “719” at the time corresponding to the first pixel at which the display starts (display interval start a) (that is, in this case, the counter value CNT of the vertical direction counter 71 is an odd number) (FIG. 7D). Hereinafter, when the counter value CNodd of the horizontal counter 72 is decreased by 1 in synchronization with the system clock CLK (FIG. 7A, FIG. 9A) of the video signal, the counter value when the horizontal direction of the OSD signal is outside the display interval. CNTodd is fixed at “−1 (3FFh)” (FIG. 7D).
[0064]
The memory controller 61 connects the LSB of the horizontal counter 72 to the write enable terminal WE of the memory 62. Thereby, the write enable terminal WE is synchronized with the system clock CLK (FIG. 9A) of the video signal from the time corresponding to the first pixel in which the display of the OSD signal starts in the horizontal synchronization interval (display interval start a). It operates as “H”, “L”, “H”, “L”,... (FIG. 9D).
[0065]
Here, when the OSD signal is out of the display section, the counter value CNodd of the horizontal counter 72 is set to “−1 (3FFh)” because the LSB of the horizontal counter 72 is set to the write enable terminal of the memory 62. This is to prevent the LSB from becoming “H” outside the display area of the OSD signal and preventing illegal writing to the memory 62 by being connected.
[0066]
Further, the memory controller 61 connects the upper bits excluding the LSB of the horizontal counter 72 to the address terminal ADD of the memory 62. As a result, the address is decremented by one in synchronization with the system clock CLK of the video signal every two clocks from the time corresponding to the first pixel at which the OSD signal display starts (display section start a) in the horizontal synchronization section. (FIG. 9C).
[0067]
  As described above, when the memory controller 61 controls the memory 62, if the counter value CNT of the vertical direction counter 71 is an odd number, the address is 359 in synchronization with the system clock CLK every two clocks within the display period of the OSD signal. To 0 and read and read for one addresswritingIt is done in the order.
[0068]
Here, when the counter value CNT of the vertical direction counter 71 becomes “1”, the first access to the memory 62 is the read for the address “359”, and the read data is 1 in the vertical direction. This is the last write data before the line. That is, the memory controller 61 switches to the write mode to the same address when the next system clock is detected after reading the last write data one line before from the address “359” of the memory 62. The signal is written to the same address “359”.
[0069]
When the next system clock CLK is detected, the address is decremented by 1 to “358” and the read mode is entered again. Therefore, the memory controller 61 stores the second data from the last one line before in the vertical direction. Will be read. Further, when the next system clock is detected, the mode is switched to the write mode to the same address, so the memory controller 61 writes the input OSD signal to the same address “358”.
[0070]
By performing the above operation within the display area of the OSD signal, the OSD signal is read out in the reverse order of the order written one line before in the vertical direction, and the input OSD signal is applied to the entire horizontal direction. You can flip left and right. Further, when the next horizontal synchronizing signal is detected, the counter value CNT (FIG. 6C) of the vertical direction counter 71 becomes “2”, so that the operation described above with reference to FIG. 8 is performed again. The data one line before in the vertical direction can be horizontally reversed in the entire horizontal direction.
[0071]
Therefore, by repeatedly performing the above operation in the display section in the vertical direction, an OSD signal that is horizontally reversed in the horizontal direction can be output with respect to the OSD signal in which data for one screen has been input. It becomes possible.
[0072]
The operations of the vertical direction counter 71 and the horizontal direction counter 72 described above are examples, and the LSB of the horizontal direction counter 72 is not necessarily used to control the write enable terminal of the memory 62, or the upper bits excluding the LSB are changed. It is not necessary to control the address terminal of the memory 62, and the address of the memory 62 or the write enable may be given from the outside. Further, not only the memory 62 but also a flip-flop may be used.
[0073]
As described above, the structure is such that the normal order and reverse order of the write and read addresses are switched for each line in the vertical direction, and the memory 62 is synchronized with the system clock of the video signal corresponding to the resolution twice that of the OSD signal. And by sequentially changing the address for the memory 62 in synchronization with the system clock every two clocks, and performing the reading and writing in the same address in order, In addition, it is possible to realize a left-right inversion processing device without changing the reading and writing speeds.
[0074]
Furthermore, by providing memories for a plurality of resolutions in the vertical direction and performing the above-described processing performed within one horizontal time in a distributed manner, vertical inversion processing can also be realized with the minimum necessary memory capacity. Can do. For example, when the horizontal resolution in the horizontal direction is 360 pixels and the vertical resolution in the vertical direction is 240 pixels, a signal inversion processing device capable of upside-down and left-right inversion can be realized with a memory of 360 × 240 pixels. .
[0075]
Therefore, by applying the present invention, a signal inversion processing device can be easily realized at low cost without significantly changing an existing system.
[0076]
The series of processes described above (for example, the reversing process of the left / right reversing processing device 51) can be executed by hardware, but can also be executed by software. When a series of processing is executed by software, a program constituting the software may execute various functions by installing a computer incorporated in dedicated hardware or various programs. For example, it is installed from a program storage medium in a general-purpose personal computer or the like.
[0077]
FIG. 10 is a block diagram illustrating an internal configuration example of a general-purpose computer. A CPU (Central Processing Unit) 101 of a computer performs various processes according to a program stored in a ROM (Read Only Memory) 102 or a program loaded from a hard disk drive (HDD) 109 to a RAM (Random Access Memory) 103. Execute. The RAM 103 also appropriately stores data necessary for the CPU 101 to execute various processes.
[0078]
The CPU 101, ROM 102, and RAM 103 are connected to each other via a bus 104. An input / output interface 105 is also connected to the bus 104.
[0079]
The input / output interface 105 includes an input unit 106 configured with buttons, switches, a keyboard or a mouse, a display such as a CRT (Cathode Ray Tube) or LCD, and an output unit 107 configured with a speaker, a modem. And a communication unit 108 including a terminal adapter and a hard disk drive 109 are connected. The communication unit 108 performs communication processing via a network including the Internet.
[0080]
A drive 110 is connected to the input / output interface 105 as necessary, and a magnetic disk 111, an optical disk 112, a magneto-optical disk 113, a semiconductor memory 114, or the like is appropriately mounted, and a computer program read therefrom is Installed in the hard disk drive 109.
[0081]
As shown in FIG. 10, a recording medium that is installed in a computer and records a program that can be executed by the computer includes a magnetic disk 111 (including a flexible disk), an optical disk 112 (CD-ROM (Compact Disc- Package media, such as Read Only Memory (DVD) (including Digital Versatile Disc), magneto-optical disk 113 (including MD (Mini-Disc) (registered trademark)), or semiconductor memory 114, or programs are temporarily stored Alternatively, it is composed of a ROM 102 and a hard disk drive 109 that are permanently recorded. The program can be recorded on the recording medium using a wired or wireless communication medium such as a public line network, a local area network, the Internet, or digital satellite broadcasting via the communication unit 108 such as a router or a modem as necessary. Done.
[0082]
In the present specification, the step of describing the program recorded on the recording medium is not limited to the processing performed in chronological order according to the described order, but is not necessarily performed in chronological order. It also includes processes that are executed individually.
[0083]
Further, in this specification, the system represents the entire apparatus composed of a plurality of apparatuses.
[0084]
【The invention's effect】
As described above, according to the first aspect of the present invention, a signal inversion processing device can be realized.
[0085]
Further, according to the first aspect of the present invention, a signal inversion processing device can be realized with a minimum necessary memory capacity and without changing the reading and writing speed.
[0086]
According to the second aspect of the present invention, a signal inversion processing device can be realized.
[0087]
Further, according to the second aspect of the present invention, a signal inversion processing device can be realized easily at low cost without significantly changing an existing system.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration example of a conventional signal inversion display device.
FIG. 2 is a diagram for explaining the operation of the signal inversion processing device of FIG. 1;
FIG. 3 is a block diagram showing a configuration example when the signal inversion processing device of FIG. 1 is applied to an OSD display function system of a conventional DVC.
FIG. 4 is a block diagram showing a configuration example of an OSD display function system of DVC to which the present invention is applied.
FIG. 5 is a block diagram illustrating a detailed configuration example of a left / right reversing processing apparatus.
FIG. 6 is a time chart for explaining the basic operation of the vertical direction counter.
FIG. 7 is a time chart for explaining the basic operation of the horizontal counter.
FIG. 8 is a time chart for explaining the basic operation of the left-right reversing processing apparatus when the counter value of the vertical counter is an even number.
FIG. 9 is a time chart illustrating the basic operation of the left / right reversing processing apparatus when the counter value of the vertical direction counter is an odd number.
FIG. 10 is a block diagram illustrating an internal configuration example of a general-purpose computer.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Microcomputer, 3 Video signal display apparatus, 31 Digital signal processing part, 41 Video signal processor, 42 OSD signal generator, 43 Signal mixer, 51 Left-right inversion processing apparatus, 61 Memory controller, 62 Memory, 71 Vertical direction counter, 72 Horizontal counter

Claims

In a signal processing device that mixes OSD (on-screen display) signals and video signals and outputs them to the screen,
A memory wherein a one horizontal time duration resolution of the OSD signal, temporarily stores the OSD signal,
A memory control means for controlling reading and writing of the OSD signal of the memory,
A first counter for counting the number of lines in the vertical direction of the screen;
A second counter that counts the number of pixels in the horizontal direction of the screen by switching up-counting and down-counting for each line based on the count value of the first counter;
With
The LSB ( Least Significant Bit ) of the count value of the second counter is connected to the write enable terminal of the memory, and the bits excluding the LSB of the count value of the second counter are connected to the address terminal of the memory , Memory control means for operating a write enable terminal in the order of reading and writing in synchronization with a signal corresponding to a resolution twice as large as the OSD signal ;
Mixing means for mixing the OSD signal read from the memory and the video signal;
Signal processing apparatus comprising: a.

The count value of the first counter is incremented by 1 each time a horizontal synchronization signal is detected during the display interval of the OSD signal on the screen in the vertical direction, and the OSD signal is outside the display interval on the screen. The signal processing device according to claim 1, wherein the signal processing device is fixed to a predetermined value.

The count value of the second counter during display period of the OSD signal in the screen with respect to the horizontal direction, the increased or decreased by one each time to detect the signal corresponding to twice the resolution of the OSD signal, the screen The signal processing apparatus according to claim 1, wherein the signal is fixed to a predetermined value when the OSD signal is outside a display section.

The signal processing apparatus according to claim 1, wherein the address of the address terminal is incremented or decremented by 1 every time a signal corresponding to the resolution of the OSD signal is detected .

In a signal processing method of a signal processing apparatus that mixes an OSD (on-screen display) signal and a video signal and outputs them to a screen,
The first counter counts the number of vertical lines on the screen,
Based on the count value of the first counter, the second counter switches the up-count and down-count for each line and counts the number of pixels in the horizontal direction of the screen ,
The LSB (Least Significant Bit) of the count value of said second counter, said has a horizontal time duration resolution of the OSD signal, and connected to the write enable terminal of memory that temporarily stores the OSD signal,
A bit other than the LSB of the count value of the second counter is connected to the address terminal of the memory;
The write enable terminal is operated in the order of reading and writing in synchronization with a signal corresponding to a resolution twice that of the OSD signal ,
A signal processing method comprising mixing the OSD signal read from the memory and the video signal .

OSD (On-screen display) In a program for causing a computer to execute signal processing for mixing a signal and a video signal and outputting the mixed signal to a screen,
A first counting step for causing a first counter to count the number of lines in the vertical direction of the screen;
Of count value LSB ( Least Significant Bit ) OSD Having a resolution for one horizontal time of the signal, OSD Connected to the write enable pin of the memory that temporarily stores the signal Of count value LSB Based on the count value of the first counter, the up-counter and the down-counter are switched on a line-by-line basis to the second counter connected to the address terminal of the memory. A second counting step for counting the number of pixels;
The write enable terminal, OSD A memory control step that operates in the order of reading and writing in synchronization with a signal corresponding to a resolution twice the signal;
The read from the memory OSD A mixing step of mixing the signal and the video signal;
The program characterized by including.

A recording medium on which the program according to claim 6 is recorded.

OSD (On-screen display) In an imaging device that mixes a signal and a video signal of a subject and outputs them to a screen,
Said OSD Generating means for generating a signal;
Said OSD Having a resolution for one horizontal time of the signal, OSD A memory for temporarily storing signals;
The memory OSD Memory control means for controlling reading and writing of signals,
A counter that counts the number of pixels in the horizontal direction of the screen by switching up-counting and down-counting for each line.
Prepared,
Of the count value of the counter LSB ( Least Significant Bit ) Is connected to the write enable terminal of the memory, and the count value of the counter LSB Are connected to the address terminal of the memory, and the write enable terminal OSD Memory control means for operating in the order of reading and writing in synchronization with a signal corresponding to a resolution twice as high as the signal;
When the imaging device is set to face-to-face shooting mode, the read out from the memory OSD Mixing means for mixing the signal and the video signal;
When the imaging device is set to face-to-face shooting mode, the read out from the memory OSD Reversing means for horizontally reversing a signal obtained by mixing a signal and the video signal;
An imaging apparatus comprising:

OSD (On-screen display) In a signal processing method of an imaging device that mixes a signal and a video signal of a subject and outputs them to a screen,
Said OSD Generate a signal,
The counter counts the number of pixels in the horizontal direction of the screen by switching between up-counting and down-counting for each line,
Of the count value of the counter LSB ( Least Significant Bit ) OSD Having a resolution for one horizontal time of the signal, OSD Connect to the write enable terminal of the memory that temporarily stores the signal,
Of the count value of the counter LSB Connect the bits except for to the address terminal of the memory,
The write enable terminal, OSD Synchronize with a signal corresponding to twice the resolution of the signal, operate in the order of reading and writing,
When the imaging device is set to face-to-face shooting mode, the read out from the memory OSD Mixing the signal with the video signal,
When the imaging device is set to face-to-face shooting mode, the read out from the memory OSD Invert the left and right of the signal mixed with the video signal
And a signal processing method.