JP4040549B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4040549B2
JP4040549B2 JP2003205757A JP2003205757A JP4040549B2 JP 4040549 B2 JP4040549 B2 JP 4040549B2 JP 2003205757 A JP2003205757 A JP 2003205757A JP 2003205757 A JP2003205757 A JP 2003205757A JP 4040549 B2 JP4040549 B2 JP 4040549B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
semiconductor device
support
support lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003205757A
Other languages
Japanese (ja)
Other versions
JP2004056136A (en
Inventor
美典 宮木
一成 鈴木
大介 面田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Hitachi Solutions Technology Ltd
Original Assignee
Renesas Technology Corp
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi ULSI Systems Co Ltd filed Critical Renesas Technology Corp
Priority to JP2003205757A priority Critical patent/JP4040549B2/en
Publication of JP2004056136A publication Critical patent/JP2004056136A/en
Application granted granted Critical
Publication of JP4040549B2 publication Critical patent/JP4040549B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

<P>PROBLEM TO BE SOLVED: To protect the drop of a yield in an assembly process of a semiconductor device. <P>SOLUTION: The semiconductor device has a semiconductor chip either one of whose principal surfaces has a plurality of electrodes formed on it, a resin sealer that seals the semiconductor chip, a plurality of reeds that are electrically connected to the electrodes of the semiconductor device and extend over the inside and outside of the resin sealer, and a supporting reed that partially supports the other principal surface opposed to the principal surface of the semiconductor chip wherein the semiconductor chip is firmly fastened to the supporting reed with an adhesive tape. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、銅系の金属材からなるリードフレームを用いて製造される半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
回路形成面(一主面)に回路システム及び複数の電極が形成された半導体チップを樹脂封止体で封止する半導体装置は、一般的に、リードフレームを用いた組立プロセスによって製造される。具体的には、枠体に支持リードを介して支持されたダイパッド（タブとも言う）と、枠体に支持され、かつタイバー（ダムバーとも言う）によって互いに連結された複数のリードとを有するリードフレームを準備し、その後、リードフレームのダイパッドのチップ搭載面にペースト状の接着剤、例えば熱硬化性のエポキシ樹脂に銀(Ａｇ)粉末を混入させたＡｇペースト材を塗布し、その後、接着剤を介してダイパッドのチップ搭載面上に半導体チップをその回路形成面と対向する裏面(他の主面)を下にして搭載し、その後、接着剤を硬化させてダイパッドに半導体チップを接着固定し、その後、半導体チップの回路形成面に形成された電極とリードフレームのリードの内部リード部とを導電性のワイヤで電気的に接続し、その後、半導体チップ、リードの内部リード部、ダイパッド、支持リード及びワイヤ等を樹脂封止体で封止し、その後、リードフレームの枠体からリードの外部リード部を切断すると共に、リード間を連結しているタイバーを切断し、その後、リードの外部リード部を所定の形状に成形し、その後、リードフレームの枠体から支持リードを切断することによって製造される。
【０００３】
ところで、ＱＦＰ(Ｑuad Ｆlatpack Ｐackage)型などの表面実装型半導体装置においては、製品完成後の環境試験である温度サイクル試験時の熱や実装基板に実装する半田リフロー時の熱によって発生する樹脂封止体の亀裂（パッケージ・クラック）を如何にして抑えるかが重要な課題となっている。パッケージ・クラックが発生するメカニズムとしては、主に二つのメカニズムが知られている。
【０００４】
第一のメカニズムは、温度サイクル時や半田リフロー時の熱による内部応力でダイパッドと樹脂封止体との界面に剥離が生じ、樹脂封止体に吸湿された水分が気化膨張してパッケージ・クラックが発生する。
【０００５】
第二のメカニズムは、接着剤に吸湿された水分が温度サイクル時や半田リフロー時の熱によって気化膨張し、ダイパッドと半導体チップとの界面に剥離が生じてパッケージ・クラックが発生する。
【０００６】
そこで、このような課題を解決する技術として、ダイパッドの面積を半導体チップの面積よりも小さくした技術(小タブ構造)が、例えば特開昭６３−２０４７５３号公報に開示されている。この技術によれば、ダイパッドと樹脂封止体との接触面積が縮小されるので、樹脂封止体に吸湿された水分の気化膨張によって発生するパッケージ・クラックを抑制することができる。また、ダイパッドと半導体チップとの間に介在される接着剤の塗布面積が縮小されるので、接着剤に吸湿された水分の気化膨張によって発生するパッケージ・クラックを抑制することができる。
【０００７】
また、半導体チップの裏面を部分的に支持する二本の支持リードを交差させてＸ字形状のダイパッドを形成した技術(クロスタブ構造)が、例えば特開平８−２０４１０７号公報に開示されている。この技術においても、樹脂封止体に吸湿された水分の気化膨張によって発生するパッケージ・クラック及び接着剤に吸湿された水分の気化膨張によって発生するパッケージ・クラックを抑制することができる。
【０００８】
【発明が解決しようとする課題】
半導体装置の製造においては、鉄(Ｆｅ)−ニッケル(Ｎｉ)系の合金材からなるリードフレームを用いているが、近年、銅（Ｃｕ）系の合金材からなるリードフレームを用いる傾向にある。Ｃｕ系リードフレームを用いた場合、Ｆｅ−Ｎｉ系リードフレームを用いた場合に比べて、放熱性及び高速性に優れた半導体装置を製造することができる。しかしながら、Ｃｕ系リードフレームはＦｅ−Ｎｉ系リードフレームに比べて熱膨張係数が大きいので、ダイパッドを小タブ構造やクロスタブ構造にしても、温度サイクル時や半田リフロー時の熱による内部応力でダイパッドと半導体チップとの界面に剥離が発生し易く、パッケージ・クラックに対する信頼性が低くなる。
【０００９】
そこで、Ｃｕ系リードフレームを用いる場合においては、半導体チップとの接着面積を小さくするため、リード幅をできるだけ狭くした支持リードに半導体チップを接着固定する方法が有効である。しかしながら、支持リードのリード幅を狭くした場合に新たな問題が生じる。
【００１０】
支持リードのチップ搭載部に塗布される接着剤の厚さは、支持リードのリード幅が狭くなるに従って薄くなる。一方、支持リードと半導体チップとの熱膨張係数の差に起因する応力は接着剤によって吸収することができるが、接着剤の応力吸収は接着剤の厚さが薄くなるに従って小さくなる。即ち、支持リード及び半導体チップが加熱されるボンディング工程やモールド工程において、支持リードと半導体チップとの熱膨張係数の差に起因する応力を接着剤によって吸収することが困難となる。このため、支持リードと半導体チップとの剥離が生じ易くなり、ダイボンディング工程後に支持リードから半導体チップが脱落するといった不具合等が発生するので、半導体装置の組立プロセスにおける歩留まりが低下する。
【００１１】
本発明の目的は、半導体装置の組立プロセスにおける歩留まりを高めることが可能な技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１５】
平面が方形状で形成され、一主面に複数の電極が形成された半導体チップと、平面が方形状で形成され、前記半導体チップを封止する樹脂封止体と、前記半導体チップの電極に電気的に接続され、前記樹脂封止体の内外に亘って延在する複数のリードと、前記半導体チップの一主面と対向する他の主面を部分的に支持し、前記半導体チップの互いに対向する二つの角部を横切るようにして延在する支持リードと、前記支持リードと交差する方向に延在し、かつ前記支持リードに連結している補助リードと、前記支持リードの一部に形成された接着テープとを有し、前記複数のリード、支持リード、及び補助リードは、銅系の合金材から成り、前記半導体チップは、前記接着テープを介して前記支持リードに接着固定されていることを特徴とする半導体装置である。
【００１９】
上述した手段によれば、接着テープは、支持リードのリード幅に影響されることなく、厚さを厚くすることができる。従って、支持リードと半導体チップとの熱膨張係数の差に起因する応力に応じて接着テープの厚さを設定することができるので、ダイボンディング工程後に支持リードから半導体チップが脱落するといった不具合等の発生を抑制することができる。この結果、半導体装置の組立プロセスにおける歩留まりを高めることができる。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２１】
（実施形態１）
本実施形態では、四方向リード配列構造であるＱＦＰ(Ｑuad Ｆlatpack Ｐackage)型の半導体装置に本発明を適用した例について説明する。
【００２２】
まず、半導体装置の概略構成について、図１乃至図６を用いて説明する。図１は本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、図２は図１のＡ−Ａ線に沿う断面図であり、図３は図１のＢ−Ｂ線に沿う断面図であり、図４は図１のＣ−Ｃ線に沿う断面図であり、図５は前記半導体装置の要部斜視図であり、図６は図３の要部拡大断面図である。
【００２３】
図１、図２、図３及び図４に示すように、本実施形態の半導体装置１は、支持リード３と補助リード４とが交差する交差部５に半導体チップ１０を搭載し、この半導体チップ１０を樹脂封止体１３で封止した構成になっている。
【００２４】
半導体チップ１０の平面形状は方形状で形成され、本実施形態においては例えば９［ｍｍ］×９［ｍｍ］の外形寸法からなる正方形で形成されている。半導体チップ１０は、例えば単結晶珪素からなる半導体基板及びこの半導体基板上に形成された配線層を主体とする構成になっている。この場合の半導体チップ１０は、３×１０−６[１／℃]程度の熱膨張係数を有する。
【００２５】
半導体チップ１０の回路形成面（一主面）１０Ｘには、回路システムとして、例えば論理回路システム又は論理回路システムと記憶回路システムとを混在させた混合回路システム等の回路システムが形成されている。これらの回路システムは、半導体基板に形成された半導体素子及びこの半導体素子間を電気的に接続する配線等によって構成されている。また、半導体チップ１０の回路形成面１０Ｘには、その回路形成面１０Ｘの各辺に沿って複数の電極(ボンディングパッド)１１が形成されている。複数の電極１１の夫々は、半導体チップ１０の配線層のうちの最上層の配線層に形成され、主として回路システムを構成する半導体素子に配線を介して電気的に接続されている。複数の電極１１の夫々は、例えばアルミニウム(Ａｌ)又はアルミニウム合金等の金属膜で形成されている。
【００２６】
樹脂封止体１３の平面形状は方形状で形成され、本実施形態においては例えば１４［ｍｍ］×１４［ｍｍ］の外形寸法からなる正方形で形成されている。樹脂封止体１３は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーン及びフィラー等が添加されたビフェニール系又はオルソクレゾールノボラック系樹脂で形成されている。この場合の樹脂封止体１３は、１３×１０−６［１／℃］程度の熱膨張係数を有する。
【００２７】
樹脂封止体１３の形成においては、大量生産に好適なトランスファモールディング法を用いている。トランスファモールディング法は、ポット部、ランナー部、樹脂注入ゲート部及びキャビティ部等を備えた成形金型を使用し、ポット部からランナー部及び樹脂注入ゲート部を通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。
【００２８】
半導体チップ１０の外周囲の外側には、樹脂封止体１３の各辺に沿って複数のリード２が配列されている。複数のリード２の夫々は、樹脂封止体１３の内外に亘って延在し、樹脂封止体１３の内部に位置する内部リード部２Ａと樹脂封止体１３の外部に位置する外部リード部２Ｂとを有する構成になっている。
【００２９】
複数のリード２の夫々の内部リード部２Ａは、導電性のワイヤ１２を介して半導体チップ１０の電極１１に電気的に接続され、複数のリード２の夫々の外部リード部２Ｂは、表面実装リード形状として例えばガルウィング形状に成形されている。ワイヤ１２としては、例えば金(Ａｕ)ワイヤを用いている。ワイヤ１２の接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。
【００３０】
支持リード３、補助リード４、ワイヤ１２等は、半導体チップ１０と共に樹脂封止体１３で封止されている。
【００３１】
支持リード３は、図１及び図３に示すように、樹脂封止体１３の第一の角部１３Ａからその反対側の第二の角部１３Ｂに向って延在していると共に、半導体チップ１０の互いに対向する第一の角部１０Ａ、第二の角部１０Ｂの夫々を横切るようにして延在している。即ち、本実施形態の支持リード３は、樹脂封止体１３の第一の角部１３Ａと第二の角部１３Ｂとを結ぶ対角線上を延在している。
【００３２】
支持リード３は、図３に示すように、リード部３Ａとリード部３Ｂとを有する構成になっている。リード部３Ａは、その板厚方向（上下方向）において、図２に示すリード２の内部リード部２Ａと同一の位置に配置されている。リード部３Ｂは、その板厚方向（上下方向）において、図２に示すリード２の内部リード部２Ａよりも下方の位置に配置されている。
【００３３】
補助リード４は、図１及び図４に示すように、樹脂封止体１３の第三の角部１３Ｃからその反対側の第四の角部１３Ｄに向って延在していると共に、半導体チップ１０の互いに対向する第三の角部１０Ｃ、第四の角部１０Ｄの夫々を横切るようにして延在している。即ち、本実施形態の補助リード４は、樹脂封止体１３の第三の角部１３Ｃと第四の角部１３Ｄとを結ぶ対角線上を延在している。
【００３４】
補助リード４は、図４に示すように、リード部４Ａとリード部４Ｂとを有する構成になっている。リード部４Ａは、その板厚方向（上下方向）において、図３に示す支持リード３のリード部３Ａと同一の位置に配置されている。リード部４Ｂは、その板厚方向（上下方向）において、図３に示す支持リード３のリード部３Ａと同一の位置に配置されている。
【００３５】
樹脂封止体１３の第一の角部１３Ａには、図５に示すように、ゲートブレイク跡１３Ｘが残っている。ゲートブレイク跡１３Ｘは、樹脂封止体１３に連結されたゲートランナー樹脂を分離することによって生じる。従って、本実施形態の半導体装置１は、樹脂封止体１３の第一の角部１３Ａに樹脂注入部を有する構成になっている。
【００３６】
半導体チップ１０は、図３に示すように、接着テープ８を介して支持リード３のリード部３Ｂに接着固定されている。接着テープ８は、支持リード３の長手方向に沿う形状で形成されている。本実施形態において、接着テープ８は、半導体チップ１０の外側に一部が引き出された状態で支持リード３のリード部３Ｂに貼り付けられている。また、接着テープ８は、支持リード３の長手方向に連続するようにして支持リード３のリード部３Ｂに貼り付けられている。即ち、本実施形態の半導体チップ１０は、支持リード３の長手方向に沿って延在する長尺状の接着テープ８を介して支持リード３のリード部３Ｂに接着固定されている。
【００３７】
接着テープ８は、これに限定されないが、図６に示すように、例えば樹脂基材８Ａの両主面（表裏面）に接着層８Ｂを有する構成になっている。樹脂基材８Ａは、例えば２．５×１０−５［１／℃］程度の熱膨張係数を有するポリイミド系樹脂で形成されている。接着層８Ｂは、例えば５×１０−５［１／℃］程度の熱膨張係数を有するポリエーテルアミドイミド系又はエポキシ系の熱可塑性樹脂若しくは熱硬化性樹脂で形成されている。
【００３８】
接着テープ８の厚さは、支持リード３に半導体チップを接着固定する時の熱圧着によって若干薄くなる。半導体チップ１０を熱圧着する前において、接着テープ８の厚さは約０．０６１［ｍｍ］程度であり、樹脂基材８Ａの厚さは約０．０２５［ｍｍ］程度であり、接着層８Ｂの厚さは約０．０１８［ｍｍ］程度である。半導体チップ１０を熱圧着した後での接着テープ８の厚さは約０．０５［ｍｍ］程度である。
【００３９】
接着テープ８は、支持リード３のリード幅に影響されることなく、厚さを厚くすることができる。従って、支持リード３と半導体チップ１０との熱膨張係数の差に起因する応力に応じて接着テープ８の厚さを設定することができる。
【００４０】
支持リード３は、例えば０．３〜０．５［ｍｍ］程度のリード幅で形成されている。即ち、支持リード３は、半導体チップ１０の回路形成面１０Ｘと対向する裏面（他の主面）１０Ｙを部分的に支持する形状で形成されている。
【００４１】
なお、本実施形態の説明においては支持リード３、補助リード４の夫々を一本のリードとして説明しているが、交差部５を境にして、支持リード３、補助リード４の夫々を二本のリードとして見做してもよい。
【００４２】
次に、前記半導体装置１の製造に用いられるリードフレームの概略構成について、図７を用いて説明する。図７はリードフレームの平面図である。
【００４３】
図７に示すように、リードフレームＬＦ１は、平面が方形状の枠体７で規定された領域内に、電気的な導通の仲介を行うための複数のリード２、半導体チップ１０を支持するための支持リード３、支持リード３の機械的強度を補うための補助リード４等を有する構成になっている。リードフレームＬＦ１は、枠体７の第一の角部７Ａに樹脂注入部を有する構成になっている。
【００４４】
複数のリード７は四つのリード群に分割され、四つのリード群の夫々は枠体７の各枠部毎に配置されている。各リード群のリード２は枠体７の各枠部に沿って配列されている。各リード群のリード２は樹脂封止体の内部に配置される内部リード部２Ａと樹脂封止体の外部に配置される外部リード部２Ｂとを有する構成になっている。各リード群のリード２は、樹脂封止体を形成する時の樹脂の溢出を防止するタイバー６によって互いに連結され一体化されている。各リード群のリード２の外部リード部２Ｂは枠体７に一体化されている。
【００４５】
支持リード３は、枠体７の第一の角部７Ａからその反対側の第二の角部７Ｂに向って延在している。支持リード３の一端側は枠体７の第一の角部７Ａに連結され、支持リード３の他端側はタイバー６に連結されている。即ち、支持リード３は、リードフレームＬＦ１において、枠体７の第一の角部７Ａと第二の角部７Ｂとを結ぶ対角線上を延在している。
【００４６】
補助リード４は、枠体７の第三の角部７Ｃからその反対側の第四の角部７Ｄに向って延在している。補助リード４の一端側及び他端側はタイバー６に連結されている。即ち、補助リード４は、リードフレームＬＦ１において、枠体７の第三の角部７Ｃと第四の角部７Ｄとを結ぶ対角線上を延在している。
【００４７】
支持リード３と補助リード４は、枠体７で規定された領域の中央部において交差し、互いに連結されている。支持リード３、補助リード４の夫々には、ワイヤが接続されるリード２の接続面よりもその裏面側に半導体チップ１０の裏面を一段偏らせるための曲げ加工が施されている。
【００４８】
支持リード３のチップ搭載部には接着テープ８が貼り付けられている。接着テープ８は、支持リード３の長手方向に沿う形状で形成されている。本実施形態において、接着テープ８は、支持リード３の長手方向に連続するようにして支持リード３のリード部３Ｂに貼り付けられている。また、接着テープ８は、支持リード３のリード幅とほぼ同様の幅で形成されている。
【００４９】
リードフレームＬＦ１は、例えば１７×１０−６[１／℃]程度の熱膨張係数を有するＣｕ系の合金材で形成されている。リードフレームＬＦ１は、金属板にエッチング加工又はプレス加工を施して、リード２、支持リード３、補助リード４等を形成し、その後、支持リード３、補助リード４の夫々にプレス加工を施し、その後、支持リード３のチップ搭載部に接着テープ８を貼り付けることによって形成される。なお、Ｆｅ−Ｎｉ（例えばＮｉ含有率４２又は５０［％］）系の合金材からなるリードフレームは、４．３×１０−６[１／℃]程度の熱膨張係数を有する。
【００５０】
接着テープ８は、図８（接着テープの加工状態を示す模式的平面図）及び図９（図８のＤ−Ｄ線に沿う模式的断面図）に示すように、加工治具１６を用いて所定の幅のリボンテープ材１５を切断加工することによって形成される。通常、切断加工は、リボンテープ材１５の長辺（長手方向）に対して切り口が直角となるようにリボンテープ材１５を配置して行うが、図１０（接着テープの加工状態を示す模式的平面図）に示すように、リボンテープ材１５の長辺に対して切り口が鋭角となるようにリボンテープ材１５を配置して行うことにより、同一のリボンテープ材１５から長さの異なる接着テープ８を形成することができる。この場合、接着テープ８の平面形状は平行四辺形となる。
【００５１】
次に、前記半導体装置１の製造方法について、図１１乃至図１３を用いて説明する。図１１はワイヤボンディング工程まで製造工程が終了した状態を示す平面図であり、図１２及び図１３はモールド工程を説明するための断面図である。なお、図１２は図１のＡ−Ａ線と対応する位置での断面図であり、図１３は図１のＣ−Ｃ線と対応する位置での断面図である。
【００５２】
まず、図７に示すリードフレームＬＦ１を準備すると共に、図１２及び図１３に示す成形金型２０を準備する。成形金型２０は、上型２０Ａと下型２０Ｂとで形成されるキャビティ部２１と、キャビティ部２１に連結された樹脂注入ゲート部２２と、樹脂注入ゲート部に連結されたランナー部２３と、図示していないがランナー部２３に連結されたポット部とを有する構成になっている。
【００５３】
次に、支持リード３のチップ搭載部に接着テープ８を介して半導体チップ１０を接着固定する。半導体チップ１０の接着固定は熱圧着にて行う。この工程において、支持リード３、半導体チップ１０の夫々は加熱されるが、支持リード３と半導体チップ１０との熱膨張係数の差に起因する応力に応じて接着テープ８の厚さが設定されているので、支持リード３から半導体チップ１０が脱落するといった不具合は発生しない。
【００５４】
次に、半導体チップ１０の電極１１とリード２の内部リード部２Ａとを導電性のワイヤ１２で電気的に接続する。ワイヤ１２の接続は、熱圧着に超音波振動を併用したボンディング法で行う。この工程において、支持リード３、半導体チップ１０の夫々は加熱されるが、支持リード３と半導体チップ１０との熱膨張係数の差に起因する応力に応じて接着テープ８の厚さが設定されているので、支持リード３から半導体チップ１０が脱落するといった不具合は発生しない。ここまでの工程を図１１に示す。
【００５５】
次に、図１２及び図１３に示すように、成形金型２０の樹脂注入ゲート部２２に枠体７の第一の角部７Ａ（樹脂注入部）が位置するようにして成形金型２０の上型２０Ａと下型２０Ｂとの間に配置し、キャビティ部２２内に半導体チップ１０、リード２の内部リード部、支持リード３、補助リード４、ワイヤ１２等を配置する。
【００５６】
次に、ポット部からランナー部２３及び樹脂注入ゲート部２２を通してキャビティ部２１内に樹脂を加圧注入して、半導体チップ１０、リード２の内部リード部、支持リード３、補助リード４、ワイヤ１２等を樹脂封止する。この工程において、半導体チップ１０は、樹脂注入ゲート部２２から反ゲート側に向って延在する支持リード３に接着固定されていることから、キャビティ部２１内に加圧注入された樹脂の流れによって生じる半導体チップ１０の上下方向の変動を抑制することができる。また、支持リード３は補助リード４に連結されていることから、支持リード３の機械的強度は補助リード４によって補われるので、キャビティ部２１内に加圧注入された樹脂の流れによって生じる半導体チップ１０の上下方向の変動を抑制することができる。
【００５７】
次に、成形金型２０からリードフレームＬＦ１を取り出し、その後、樹脂封止体１３の第一の角部１３Ａに連結されているゲートランナー樹脂を分離し、その後、リード２間を連結しているタイバー６を切断し、その後、枠体７からリード２の外部リード部２Ｂを切断し、その後、リード２の外部リード部２Ｂを表面実装型形状として例えばガルウィング形状に成形し、その後、枠体７から支持リード３及び補助リード４を切断することにより、図１乃至図６に示す半導体装置１がほぼ完成する。
【００５８】
この後、半導体装置１は温度サイクル試験が施され、製品として出荷される。製品として出荷された半導体装置１は実装基板に実装される。温度サイクル試験は、例えば、−５５［℃］の温度下において１０分間、１５０［℃］の温度下において１０分間を１サイクルとする条件で１０００サイクル行なわれる。このような温度サイクル試験が施されても、本実施形態の半導体装置１は樹脂封止体１３に亀裂が生じなかった。
【００５９】
このように、本実施形態によれば、以下の効果が得られる。
（１）半導体チップ１０は接着テープ８を介して支持リード３に接着固定されている。このことから、接着テープ８は、支持リード３のリード幅に影響されることなく、厚さを厚くすることができる。従って、支持リード３と半導体チップ１０との熱膨張係数の差に起因する応力に応じて接着テープ８の厚さを設定することができるので、ダイボンディング工程後に支持リード３から半導体チップ１０が脱落するといった不具合等の発生を抑制することができる。この結果、半導体装置１の組立プロセスにおける歩留まりを高めることができる。
【００６０】
また、支持リード３と半導体チップ１０との熱膨張係数の差に起因する応力に応じて接着テープ８の厚さを設定することができるので、Ｃｕ系の合金材からなるリードフレームＬＦ１を用いた半導体装置１の組立プロセスにおける歩留まりを高めることができる。
【００６１】
（２）半導体チップ１０は、樹脂注入ゲート部から反ゲート側に向って延在する支持リード３に接着固定されている。このことから、キャビティ部２１内に加圧注入された樹脂の流れによって生じる半導体チップ１０の上下方向の変動を抑制することができるので、樹脂封止体１３から半導体チップ１０、ワイヤ１２等が露出する不具合を抑制することができる。この結果、半導体装置１の組立プロセスにおける歩留まりを高めることができる。
また、樹脂封止体１３から半導体チップ１０、ワイヤ１２等が露出する不具合を抑制することができるので、樹脂封止体１３の厚さを薄くすることができ、半導体装置１の薄型化を図ることができる。
【００６２】
（３）支持リード３は補助リード４に連結されている。このことから、支持リード３の機械的強度は補助リード４よって補われるので、キャビティ部２１内に加圧注入された樹脂の流れによって生じる半導体チップ１０の上下方向の変動を抑制することができる。
【００６３】
（４）半導体チップ１０は、互いに対向する第一の角部１０Ａから第二の角部１０Ｂに亘って支持リード３に接着固定されている。このことから、半導体チップ１０の中央部を接着固定する場合に比べて、キャビティ部２１内に加圧注入された樹脂の流れによって生じる支持リード３の上下方向の変動を抑制することができる。
【００６４】
（５）支持リード３は、半導体チップ１０の互いに対向する二つの角部（１０Ａ，１０Ｂ）を横切るようにして延在し、補助リード４は、半導体チップ１０の互いに対向する他の二つの角部（１０Ｃ，１０Ｄ）を横切るようにして延在している。このことから、半導体チップ１０とリード２の先端部との間に支持リード３及び補助リード４が存在しないので、ワイヤ１２の中間部が垂れ下がっても、支持リード３及び補助リード４とワイヤ１２との接触を抑制することができる。ワイヤ１２の中間部の垂れ下がりは、ワイヤ１２の長さが長くなればなるほど顕著になる。
【００６５】
また、半導体チップ１０の外形サイズを縮小しても、半導体チップ１０とリード２の先端部との間に支持リード３及び補助リード４が存在せず、ワイヤ１２の中間部が垂れ下がっても、支持リード３及び補助リード４とワイヤ１２とが接触しないので、外形寸法の異なる半導体チップ１０を搭載することができる。この結果、外形寸法の異なる半導体チップ１０を搭載することが可能なリードフレームの標準化を図ることができる。
【００６６】
なお、本実施形態では、接着テープ８の幅を支持リード３のリード幅と同一にした例について説明したが、図１４に示すように、接着テープ８の幅Ｗ２は支持リード３のリード幅Ｗ１よりも小さくしてもよい。
【００６７】
また、本実施形態では、接着テープ８は支持リード３の長手方向に連続するようにして支持リード３に貼り付けた例について説明したが、接着テープ８は、図１５に示すように、支持リード３の長手方向に点在するようにして貼り付けてもよい。この場合、接着テープ８の貼り付け作業が容易になる。
【００６８】
また、本実施形態では、接着テープ８の幅を支持リード３のリード幅と同一にした例について説明したが、図１６に示すように、接着テープ８の幅Ｗ２は支持リード３のリード幅Ｗ１よりも大きくしてもよい。
【００６９】
また、図１７に示すリードフレームＬＦ２を用いて半導体装置を製造してもよい。リードフレームＬＦ２は、補助リード４を廃止した構成になっている。このリードフレームＬＦ２を用いた場合においても、前述の実施形態と同様の効果が得られる。また、補助リード４の廃止により、リード２の配列ピッチを広げることができるので、樹脂封止体を形成する時の樹脂の流れによって生じるワイヤ間ショートを抑制することができる。
【００７０】
また、図１８に示すリードフレームＬＦ３を用いて半導体装置を製造してもよい。リードフレームＬＦ３は、支持リード３と補助リード４との交差部に支持リード３、補助リード４の夫々のリード幅よりも広いパッド２５を形成した構成になっている。このリードフレームＬＦ３を用いた場合においても、前述の実施形態と同様の効果が得られる。また、支持リード３の曲げに対する強度が高くなるので、樹脂封止体を形成する時の樹脂の流れによって生じる支持リード３の上下方向の変動を更に抑制することができる。
【００７１】
また、図１９に示すリードフレームＬＦ４を用いて半導体装置を製造してもよい。リードフレームＬＦ４は、支持リード３と補助リード４との交差部にパッド２５を形成し、さらにパッド２５の周囲に支持リード３、補助リード４の夫々のリード幅よりも幾分広い小パッド２６を形成した構成になっている。このリードフレームＬＦ４を用いた場合においても、前述の実施形態と同様の効果が得られる。
【００７２】
また、図２０に示すリードフレームＬＦ５を用いて半導体装置を製造してもよい。リードフレームＬＦ５は、支持リード３と補助リード４との交差部にパッド２５を形成し、更にパッド２５から離れるようにして支持リード３、補助リード４の夫々の途中部に小パッド２６を形成した構成になっている。このリードフレームＬＦ５を用いた場合においても、前述の実施形態と同様の効果が得られる。
【００７３】
また、図示していないが、半導体チップ１０と重なる支持リード３の部分のリード幅を半導体チップ１０の外側に引き出された支持リード３の部分のリード幅よりも太くしたリードフレームを用いて半導体装置を製造してもよい。
【００７４】
また、本実施形態では、支持リード３に接着テープ８を介して半導体チップ１０を接着固定した例について説明したが、本発明者等の検討によれば、３０［μｍ］以上の厚さがあれば、支持リード３と半導体チップ１０との接着固定を接着剤で行ってもよい。
【００７５】
（実施形態２）
本実施形態では、二方向リード配列構造であるＳＯＰ（Ｓmall Ｏut-line Ｐackage)型の半導体装置に本発明を適用した例について説明する。
【００７６】
まず、半導体装置の概略構成について、図２１及び図２２を用いてを説明する。図２１は本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、図２２は図２１のＥ−Ｅ線に沿う断面図である。
【００７７】
図２１及び図２２に示すように、本実施形態の半導体装置３０は、支持リード３のチップ搭載部に半導体チップ１０を搭載し、この半導体チップ１０を樹脂封止体１３で封止した構成になっている。
【００７８】
半導体チップ１０の平面形状は方形状で形成され、本実施形態においては例えば長方形で形成されている。半導体チップ１０の回路形成面１０Ｘには、その回路形成面１０Ｘの互いに対向する長辺に沿って複数の電極１１が形成されている。樹脂封止体１３の平面形状は方形状で形成され、本実施形態においては例えば長方形で形成されている。
【００７９】
半導体チップ１０の外周囲の外側には、樹脂封止体１３の互いに対向する二つの長辺に沿って複数のリード２が配列されている。複数のリード２の夫々は、樹脂封止体１３の内外に亘って延在し、樹脂封止体１３の内部に位置する内部リード部２Ａと樹脂封止体１３の外部に位置する外部リード部２Ｂとを有する構成になっている。
【００８０】
複数のリード２の夫々の内部リード部２Ａは、導電性のワイヤ１２を介して半導体チップ１０の電極１１に電気的に接続され、複数のリード２の夫々の外部リード部２Ｂは、表面実装リード形状として例えばガルウィング形状に成形されている。支持リード３、ワイヤ１２等は、半導体チップ１０と共に樹脂封止体１３で封止されている。
【００８１】
支持リード３は、樹脂封止体１３の第一の辺１３Ｘの中央部とその反対側の第二の辺１３Ｙの中央部とを結ぶ仮想線上を延在していると共に、半導体チップ１０の裏面の互いに対向する第一の辺１０Ｓ、第二の辺１０Ｔの夫々を横切るようにして延在している。
【００８２】
樹脂封止体１３の第一の辺１３Ｘには、図示していないが、ゲートブレイク跡が残っている。ゲートブレイク跡は、樹脂封止体１３に連結されたゲートランナー樹脂を分離することによって生じる。従って、本実施形態の半導体装置３０は、樹脂封止体１３の第一の辺１３Ｘの中央部に樹脂注入部を有する構成になっている。
【００８３】
半導体チップ１０は、接着テープ８を介して支持リード３のリード部３Ｂに接着固定されている。接着テープ８は、支持リード３の長手方向に沿う形状で形成されている。本実施形態において、接着テープ８は、半導体チップ１０の外側に一部が引き出された状態で支持リード３のリード部３Ｂに貼り付けられている。また、接着テープ８は、支持リード３の長手方向に連続するようにして支持リード３のリード部３Ｂに貼り付けられている。即ち、本実施形態の半導体チップ１０は、支持リード３の長手方向に沿って延在する長尺状の接着テープ８を介して支持リード３に接着固定されている。
【００８４】
接着テープ８は、支持リード３のリード幅に影響されることなく、厚さを厚くすることができる。従って、支持リード３と半導体チップ１０との熱膨張係数の差に起因する応力に応じて接着テープ８の厚さを設定することができる。
【００８５】
支持リード３は、例えば０．４［ｍｍ］程度のリード幅で形成されている。即ち、支持リード３は、半導体チップ１０の回路形成面１０Ｘと対向する裏面（他の主面）１０Ｙを部分的に支持する形状で形成されている。
【００８６】
次に、前記半導体装置３０の製造に用いられるリードフレームの概略構成について、図２３を用いて説明する。図２３はリードフレームの平面図である。
【００８７】
図２３に示すように、リードフレームＬＦ６は、平面が方形状の枠体７で規定された領域内に、電気的な導通の仲介を行うための複数のリード２、半導体チップ１０を支持するための支持リード３等を有する構成になっている。リードフレームＬＦ１は枠体７の第一の枠部７Ｘに樹脂注入部を有する構成になっている。
【００８８】
複数のリード２は二つのリード群に分割され、二つのリード群の夫々は枠体７の互いに対向する二つの枠部に配置されている。各リード群のリード２は枠体７の各枠部に沿って配列されている。各リード群のリード２は樹脂封止体の内部に配置される内部リード部２Ａと樹脂封止体の外部に配置される外部リード部２Ｂとを有する構成になっている。各リード群のリード２は、樹脂封止体を形成する時の樹脂の溢出を防止するタイバー６によって互いに連結され一体化されている。各リード群のリード２の外部リード部２Ｂは枠体７に一体化されている。
【００８９】
支持リード３は、枠体７の第一の枠部７Ｘの中央部からその反対側の第二の枠部７Ｙの中央部に向って延在している。支持リード３の一端側は枠体７の第一の枠部７Ｘに連結され、支持リード３の他端側はタイバー６に連結されている。即ち、支持リード３は、リードフレームＬＦ６において、枠体７の第一の枠部７Ｘと第二の枠部７Ｙとを結ぶ対角線上を延在している。
【００９０】
支持リード３のチップ搭載部には接着テープ８が貼り付けられている。接着テープ８は、支持リード３の長手方向に沿う形状で形成されている。本実施形態において、接着テープ８は、支持リード３の長手方向に連続するようにして支持リード３のリード部３Ｂに貼り付けられている。また、接着テープ８は、支持リード３のリード幅とほぼ同様の幅で形成されている。
【００９１】
次に、前記半導体装置３０の製造方法について説明する。
まず、図２３に示すリードフレームＬＦ６を準備すると共に、成形金型を準備する。成形金型は、上型と下型とで形成されるキャビティ部と、キャビティ部に連結された樹脂注入ゲート部と、樹脂注入ゲート部に連結されたランナー部と、ランナー部に連結されたポット部とを有する構成になっている。
【００９２】
次に、支持リード３のチップ搭載部に接着テープ８を介して半導体チップ１０を接着固定する。半導体チップ１０の接着固定は熱圧着にて行う。この工程において、支持リード３、半導体チップ１０の夫々は加熱されるが、支持リード３と半導体チップ１０との熱膨張係数の差に起因する応力に応じて接着テープ８の厚さが設定されているので、支持リード３から半導体チップ１０が脱落するといった不具合は発生しない。
【００９３】
次に、半導体チップ１０の電極１１とリード２の内部リード部２Ａとを導電性のワイヤ１２で電気的に接続する。ワイヤ１２の接続は、熱圧着に超音波振動を併用したボンディング法で行う。この工程において、支持リード３、半導体チップ１０の夫々は加熱されるが、支持リード３と半導体チップ１０との熱膨張係数の差に起因する応力に応じて接着テープ８の厚さが設定されているので、支持リード３から半導体チップ１０が脱落するといった不具合は発生しない。
【００９４】
次に、成形金型の樹脂注入ゲート部に枠体７の樹脂注入部が位置するようにして成形金型の上型と下型との間に配置し、キャビティ部内に半導体チップ１０、リード２の内部リード部、支持リード３、ワイヤ１２等を配置する。
【００９５】
次に、ポット部からランナー部及び樹脂注入ゲート部を通してキャビティ部内に樹脂を加圧注入して、半導体チップ１０、リード２の内部リード部、支持リード３、ワイヤ１２等を樹脂封止する。この工程において、半導体チップ１０は、樹脂注入ゲート部から反ゲート側に向って延在する支持リード３に接着固定されていることから、キャビティ部内に加圧注入された樹脂の流れによって生じる半導体チップ１０の上下方向の変動を抑制することができる。
【００９６】
次に、成形金型からリードフレームＬＦ６を取り出し、その後、樹脂封止体１３の第一の辺１３Ｘに連結されているゲートランナー樹脂を分離し、その後、リード２間を連結しているタイバー６を切断し、その後、枠体７からリード２の外部リード部２Ｂを切断し、その後、リード２の外部リード部２Ｂを表面実装型形状として例えばガルウィング形状に成形し、その後、枠体７から支持リード３を切断することにより、図２１及び図２２に示す半導体装置３０がほぼ完成する。
このように、本実施形態においても、前述の実施形態１と同様の効果が得られる。
【００９７】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００９８】
例えば、本発明は、一方向リード配列構造であるＳＩＰ(Ｓingle Ｉn-line Ｐackage）型、ＺＩＰ(Ｚigzag Ｉn-line Ｐackage）型等の半導体装置に適用できる。
また、本発明は、二方向リード配列構造であるＳＯＪ（Ｓmall Ｏut-line Ｊ-leaded Ｐackage)型、ＴＳＯＰ（Ｔhin Ｓmall Ｏut-line Ｐackage)型等の半導体装置に適用できる。
また、本発明は、四方向リード配列構造であるＱＦＪ(Ｑuad Ｆlatpack Ｊ-leaded Ｐackage)型等の半導体装置に適用できる。
【００９９】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
半導体装置の組立プロセスにおける歩留まりを高めることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】図１のＢ−Ｂ線に沿う断面図である。
【図４】図１のＣ−Ｃ線に沿う断面図である。
【図５】前記半導体装置の要部斜視図である。
【図６】図３の要部拡大断面図である。
【図７】前記半導体装置の製造に用いられるリードフレームの平面図である。
【図８】樹脂フィルムの加工状態を示す模式的平面図である。
【図９】図８のＤ−Ｄ線に沿う模式的断面図である。
【図１０】樹脂フィルムの加工状態を示す模式的平面図である。
【図１１】前記半導体装置の製造方法を説明するための平面図である。
【図１２】前記半導体装置の製造方法を説明するための断面図である。
【図１３】前記半導体装置の製造方法を説明するための断面図である。
【図１４】樹脂フィルムの第一変形例を示す要部平面図である。
【図１５】樹脂フィルムの第二変形例を示す要部平面図である。
【図１６】樹脂フィルムの第三変形例を示す要部平面図である。
【図１７】前記半導体装置の製造に用いられる他のリードフレームの平面図である。
【図１８】前記半導体装置の製造に用いられる他のリードフレームの平面図である。
【図１９】前記半導体装置の製造に用いられる他のリードフレームの平面図である。
【図２０】前記半導体装置の製造に用いられる他のリードフレームの平面図である。
【図２１】本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態の平面図である。
【図２２】図２１のＥ−Ｅ線に沿う断面図である。
【図２３】前記半導体装置の製造に用いられるリードフレームの平面図である。
【符号の説明】
１…半導体装置、２…リード、３…支持リード、４…補助リード、５…交差部、６…タイバー、７…枠体、８…接着テープ、９…樹脂注入部、１０…半導体チップ、１１…電極、１２…ワイヤ、１３…樹脂封止体、２０…成形金型、ＬＦ１〜ＬＦ６…リードフレーム。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a technique effective when applied to a semiconductor device manufactured using a lead frame made of a copper-based metal material.
[0002]
[Prior art]
A semiconductor device in which a semiconductor chip having a circuit system and a plurality of electrodes formed on a circuit formation surface (one main surface) is sealed with a resin sealing body is generally manufactured by an assembly process using a lead frame. Specifically, a lead frame having a die pad (also referred to as a tab) supported by the frame via support leads and a plurality of leads supported by the frame and connected to each other by tie bars (also referred to as dam bars). After that, paste adhesive such as Ag paste material in which silver (Ag) powder is mixed in thermosetting epoxy resin is applied to the chip mounting surface of the die pad of the lead frame, and then the adhesive is applied. A semiconductor chip is mounted on the chip mounting surface of the die pad with the back surface (other main surface) facing the circuit formation surface down, and then the adhesive is cured to bond and fix the semiconductor chip to the die pad. After that, the electrodes formed on the circuit forming surface of the semiconductor chip and the internal lead portions of the lead frame leads are electrically connected by a conductive wire, and then the semiconductor chip Tie bar that seals lead internal lead part, die pad, support lead, wire, etc. with resin sealing body, then cuts external lead part of lead from frame of lead frame and connects leads And then forming the external lead portion of the lead into a predetermined shape, and then cutting the support lead from the frame of the lead frame.
[0003]
By the way, QFP ( Q uad F latpack P In surface-mount type semiconductor devices such as ackage type, cracks in the resin encapsulant (package / package) generated by heat during the temperature cycle test, which is an environmental test after the product is completed, or by heat during reflow soldering on the mounting board An important issue is how to suppress cracks). There are mainly two known mechanisms for generating package cracks.
[0004]
The first mechanism is that internal stress due to heat during temperature cycling or solder reflow causes peeling at the interface between the die pad and the resin encapsulant, and moisture absorbed in the resin encapsulant evaporates and expands, causing package cracks. Will occur.
[0005]
The second mechanism is that moisture absorbed by the adhesive is vaporized and expanded by heat during temperature cycling or solder reflow, and peeling occurs at the interface between the die pad and the semiconductor chip, resulting in package cracks.
[0006]
Therefore, as a technique for solving such a problem, a technique (small tab structure) in which the area of the die pad is smaller than the area of the semiconductor chip is disclosed in, for example, Japanese Patent Application Laid-Open No. 63-204753. According to this technique, since the contact area between the die pad and the resin sealing body is reduced, it is possible to suppress package cracks caused by vaporization and expansion of moisture absorbed by the resin sealing body. Further, since the application area of the adhesive interposed between the die pad and the semiconductor chip is reduced, it is possible to suppress package cracks caused by the vaporization and expansion of moisture absorbed by the adhesive.
[0007]
Also, a technique (crosstab structure) in which an X-shaped die pad is formed by intersecting two support leads that partially support the back surface of a semiconductor chip is disclosed in, for example, Japanese Patent Laid-Open No. 8-204107. Also in this technique, it is possible to suppress package cracks generated by the vaporization and expansion of moisture absorbed by the resin sealing body and package cracks generated by the vaporization and expansion of moisture absorbed by the adhesive.
[0008]
[Problems to be solved by the invention]
In the manufacture of a semiconductor device, a lead frame made of an iron (Fe) -nickel (Ni) alloy material is used, but in recent years, a lead frame made of a copper (Cu) alloy material tends to be used. When using a Cu-based lead frame, it is possible to manufacture a semiconductor device that is superior in heat dissipation and high-speed performance as compared to using a Fe-Ni-based lead frame. However, since the Cu-based lead frame has a larger coefficient of thermal expansion than the Fe-Ni-based lead frame, even if the die pad is made into a small tab structure or a cross tab structure, the internal stress due to heat during temperature cycling or solder reflow causes Peeling is likely to occur at the interface with the semiconductor chip, and the reliability against package cracks is lowered.
[0009]
Therefore, in the case of using a Cu-based lead frame, in order to reduce the bonding area with the semiconductor chip, it is effective to bond and fix the semiconductor chip to a support lead having a lead width as narrow as possible. However, a new problem occurs when the lead width of the support lead is narrowed.
[0010]
The thickness of the adhesive applied to the chip mounting portion of the support lead decreases as the lead width of the support lead decreases. On the other hand, the stress due to the difference in thermal expansion coefficient between the support lead and the semiconductor chip can be absorbed by the adhesive, but the stress absorption of the adhesive decreases as the thickness of the adhesive decreases. That is, in the bonding process or the molding process in which the support lead and the semiconductor chip are heated, it is difficult to absorb the stress caused by the difference in thermal expansion coefficient between the support lead and the semiconductor chip with the adhesive. For this reason, separation between the support lead and the semiconductor chip is likely to occur, and a problem such as the semiconductor chip falling off from the support lead after the die bonding step occurs, so that the yield in the assembly process of the semiconductor device is reduced.
[0011]
An object of the present invention is to provide a technique capable of increasing the yield in a semiconductor device assembly process.
[0012]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0013]
[Means for Solving the Problems]
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
[0015]
flat A semiconductor chip in which a surface is formed in a square shape and a plurality of electrodes are formed on one main surface, a resin sealing body in which a plane is formed in a square shape and seals the semiconductor chip, and an electrode of the semiconductor chip A plurality of leads that are electrically connected and extend over the inside and outside of the resin-encapsulated body and another main surface opposite to one main surface of the semiconductor chip are partially supported. A support lead extending across two opposing corners; An auxiliary lead extending in a direction intersecting with the support lead and connected to the support lead; and an adhesive tape formed on a part of the support lead; Have The plurality of leads, support leads, and auxiliary leads are made of a copper-based alloy material, The semiconductor chip is Said The semiconductor device is fixed to the support lead via an adhesive tape.
[0019]
According to the means described above, the thickness of the adhesive tape can be increased without being affected by the lead width of the support lead. Accordingly, since the thickness of the adhesive tape can be set according to the stress caused by the difference in thermal expansion coefficient between the support lead and the semiconductor chip, there is a problem that the semiconductor chip is dropped from the support lead after the die bonding process. Occurrence can be suppressed. As a result, the yield in the semiconductor device assembly process can be increased.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment of the invention, and the repetitive description thereof is omitted.
[0021]
(Embodiment 1)
In this embodiment, the QFP (four-direction lead array structure) Q uad F latpack P An example in which the present invention is applied to an ackage type semiconductor device will be described.
[0022]
First, a schematic configuration of the semiconductor device will be described with reference to FIGS. FIG. 1 is a plan view of the semiconductor device according to the first embodiment of the present invention in a state where an upper portion of a resin sealing body is removed, FIG. 2 is a cross-sectional view taken along line AA in FIG. 1, and FIG. 4 is a cross-sectional view taken along line BB in FIG. 1, FIG. 4 is a cross-sectional view taken along line CC in FIG. 1, FIG. 5 is a perspective view of the main part of the semiconductor device, and FIG. FIG.
[0023]
As shown in FIGS. 1, 2, 3, and 4, the semiconductor device 1 according to the present embodiment includes a semiconductor chip 10 mounted at an intersection 5 where the support lead 3 and the auxiliary lead 4 intersect. 10 is sealed with a resin sealing body 13.
[0024]
The planar shape of the semiconductor chip 10 is formed in a square shape, and in the present embodiment, for example, it is formed in a square having an outer dimension of 9 [mm] × 9 [mm]. The semiconductor chip 10 is mainly composed of a semiconductor substrate made of, for example, single crystal silicon and a wiring layer formed on the semiconductor substrate. The semiconductor chip 10 in this case is 3 × 10 -6 It has a thermal expansion coefficient of about [1 / ° C].
[0025]
On the circuit formation surface (one main surface) 10X of the semiconductor chip 10, a circuit system such as a logic circuit system or a mixed circuit system in which a logic circuit system and a storage circuit system are mixed is formed as a circuit system. These circuit systems are configured by semiconductor elements formed on a semiconductor substrate, wirings for electrically connecting the semiconductor elements, and the like. A plurality of electrodes (bonding pads) 11 are formed on the circuit forming surface 10X of the semiconductor chip 10 along each side of the circuit forming surface 10X. Each of the plurality of electrodes 11 is formed in the uppermost wiring layer of the wiring layers of the semiconductor chip 10 and is electrically connected to semiconductor elements mainly constituting a circuit system via wiring. Each of the plurality of electrodes 11 is formed of a metal film such as aluminum (Al) or an aluminum alloy.
[0026]
The planar shape of the resin sealing body 13 is formed in a square shape, and in the present embodiment, for example, it is formed in a square having an outer dimension of 14 [mm] × 14 [mm]. For the purpose of reducing the stress, the resin sealing body 13 is formed of, for example, a biphenyl-based or ortho-cresol novolac-based resin to which a phenolic curing agent, silicone, filler, and the like are added. The resin sealing body 13 in this case is 13 × 10 -6 It has a thermal expansion coefficient of about [1 / ° C.].
[0027]
In forming the resin sealing body 13, a transfer molding method suitable for mass production is used. The transfer molding method uses a molding die having a pot part, a runner part, a resin injection gate part, a cavity part, etc., and presses the resin from the pot part into the cavity through the runner part and the resin injection gate part. This is a method of forming a resin encapsulant.
[0028]
A plurality of leads 2 are arranged along each side of the resin sealing body 13 on the outside of the outer periphery of the semiconductor chip 10. Each of the plurality of leads 2 extends over the inside and outside of the resin sealing body 13, and the internal lead portion 2 </ b> A located inside the resin sealing body 13 and the external lead portion located outside the resin sealing body 13. 2B.
[0029]
Each of the internal leads 2A of the plurality of leads 2 is electrically connected to the electrode 11 of the semiconductor chip 10 via the conductive wire 12, and each of the external leads 2B of the plurality of leads 2 is a surface mount lead. For example, it is formed into a gull wing shape. For example, a gold (Au) wire is used as the wire 12. As a method for connecting the wires 12, for example, a bonding method in which ultrasonic vibration is used in combination with thermocompression bonding is used.
[0030]
The support lead 3, the auxiliary lead 4, the wire 12, and the like are sealed with a resin sealing body 13 together with the semiconductor chip 10.
[0031]
As shown in FIGS. 1 and 3, the support lead 3 extends from the first corner 13 </ b> A of the resin sealing body 13 toward the second corner 13 </ b> B on the opposite side, and is also a semiconductor chip. The first corner 10A and the second corner 10B that face each other extend across the ten corners 10A and 10B. That is, the support lead 3 of this embodiment extends on a diagonal line connecting the first corner portion 13A and the second corner portion 13B of the resin sealing body 13.
[0032]
As shown in FIG. 3, the support lead 3 has a configuration having a lead portion 3A and a lead portion 3B. 3 A of lead parts are arrange | positioned in the same position as the internal lead part 2A of the lead 2 shown in FIG. 2 in the plate | board thickness direction (up-down direction). The lead portion 3B is arranged at a position lower than the internal lead portion 2A of the lead 2 shown in FIG. 2 in the plate thickness direction (vertical direction).
[0033]
As shown in FIGS. 1 and 4, the auxiliary lead 4 extends from the third corner portion 13 </ b> C of the resin sealing body 13 toward the fourth corner portion 13 </ b> D on the opposite side, and the semiconductor chip. It extends so as to cross each of the tenth third corner portion 10C and the fourth corner portion 10D that face each other. That is, the auxiliary lead 4 of the present embodiment extends on a diagonal line connecting the third corner portion 13C and the fourth corner portion 13D of the resin sealing body 13.
[0034]
As shown in FIG. 4, the auxiliary lead 4 has a structure having a lead portion 4A and a lead portion 4B. 4 A of lead parts are arrange | positioned in the same position as the lead part 3A of the support lead 3 shown in FIG. 3 in the plate | board thickness direction (up-down direction). The lead portion 4B is disposed at the same position as the lead portion 3A of the support lead 3 shown in FIG. 3 in the plate thickness direction (vertical direction).
[0035]
As shown in FIG. 5, the gate break trace 13 </ b> X remains in the first corner 13 </ b> A of the resin sealing body 13. The gate break mark 13 </ b> X is generated by separating the gate runner resin connected to the resin sealing body 13. Therefore, the semiconductor device 1 of the present embodiment is configured to have a resin injection portion at the first corner portion 13A of the resin sealing body 13.
[0036]
As shown in FIG. 3, the semiconductor chip 10 is bonded and fixed to the lead portion 3 </ b> B of the support lead 3 through an adhesive tape 8. The adhesive tape 8 is formed in a shape along the longitudinal direction of the support lead 3. In the present embodiment, the adhesive tape 8 is affixed to the lead portion 3 </ b> B of the support lead 3 in a state where a part is pulled out to the outside of the semiconductor chip 10. The adhesive tape 8 is attached to the lead portion 3B of the support lead 3 so as to be continuous in the longitudinal direction of the support lead 3. That is, the semiconductor chip 10 of the present embodiment is bonded and fixed to the lead portion 3B of the support lead 3 via the long adhesive tape 8 extending along the longitudinal direction of the support lead 3.
[0037]
Although the adhesive tape 8 is not limited to this, as shown in FIG. 6, it has the structure which has the contact bonding layer 8B on both the main surfaces (front and back) of 8 A of resin base materials, for example. The resin base 8A is, for example, 2.5 × 10 -5 It is made of a polyimide resin having a thermal expansion coefficient of about [1 / ° C.]. The adhesive layer 8B is, for example, 5 × 10 -5 It is formed of a polyether amide imide type or epoxy type thermoplastic resin or thermosetting resin having a thermal expansion coefficient of about [1 / ° C.].
[0038]
The thickness of the adhesive tape 8 is slightly reduced by thermocompression when the semiconductor chip is bonded and fixed to the support lead 3. Before the semiconductor chip 10 is thermocompression bonded, the thickness of the adhesive tape 8 is about 0.061 [mm], the thickness of the resin base 8A is about 0.025 [mm], and the adhesive layer 8B. Is about 0.018 [mm]. The thickness of the adhesive tape 8 after the semiconductor chip 10 is thermocompression bonded is about 0.05 [mm].
[0039]
The thickness of the adhesive tape 8 can be increased without being affected by the lead width of the support lead 3. Therefore, the thickness of the adhesive tape 8 can be set according to the stress resulting from the difference in thermal expansion coefficient between the support lead 3 and the semiconductor chip 10.
[0040]
The support lead 3 is formed with a lead width of, for example, about 0.3 to 0.5 [mm]. That is, the support lead 3 is formed in a shape that partially supports the back surface (other main surface) 10Y facing the circuit formation surface 10X of the semiconductor chip 10.
[0041]
In the description of the present embodiment, each of the support lead 3 and the auxiliary lead 4 is described as one lead. However, two of the support lead 3 and the auxiliary lead 4 are separated from each other at the intersection 5. It may be considered as a lead.
[0042]
Next, a schematic configuration of a lead frame used for manufacturing the semiconductor device 1 will be described with reference to FIG. FIG. 7 is a plan view of the lead frame.
[0043]
As shown in FIG. 7, the lead frame LF1 supports a plurality of leads 2 and a semiconductor chip 10 for mediating electrical conduction in a region defined by a frame 7 having a rectangular plane. The support lead 3 and the auxiliary lead 4 for supplementing the mechanical strength of the support lead 3 are provided. The lead frame LF1 is configured to have a resin injection portion at the first corner portion 7A of the frame body 7.
[0044]
The plurality of leads 7 are divided into four lead groups, and each of the four lead groups is arranged for each frame portion of the frame body 7. The leads 2 of each lead group are arranged along each frame portion of the frame body 7. The lead 2 of each lead group has an internal lead portion 2A disposed inside the resin sealing body and an external lead portion 2B disposed outside the resin sealing body. The leads 2 of each lead group are connected and integrated with each other by a tie bar 6 that prevents the resin from overflowing when the resin sealing body is formed. The external lead portion 2B of the lead 2 of each lead group is integrated with the frame body 7.
[0045]
The support lead 3 extends from the first corner 7A of the frame body 7 toward the second corner 7B on the opposite side. One end side of the support lead 3 is connected to the first corner 7 </ b> A of the frame body 7, and the other end side of the support lead 3 is connected to the tie bar 6. That is, the support lead 3 extends on a diagonal line connecting the first corner 7A and the second corner 7B of the frame 7 in the lead frame LF1.
[0046]
The auxiliary lead 4 extends from the third corner 7C of the frame 7 toward the fourth corner 7D on the opposite side. One end side and the other end side of the auxiliary lead 4 are connected to the tie bar 6. That is, the auxiliary lead 4 extends on a diagonal line connecting the third corner portion 7C and the fourth corner portion 7D of the frame body 7 in the lead frame LF1.
[0047]
The support lead 3 and the auxiliary lead 4 intersect at the center of the region defined by the frame 7 and are connected to each other. Each of the support lead 3 and the auxiliary lead 4 is subjected to bending for biasing the back surface of the semiconductor chip 10 to the back surface side of the connection surface of the lead 2 to which the wire is connected.
[0048]
An adhesive tape 8 is attached to the chip mounting portion of the support lead 3. The adhesive tape 8 is formed in a shape along the longitudinal direction of the support lead 3. In the present embodiment, the adhesive tape 8 is attached to the lead portion 3 </ b> B of the support lead 3 so as to be continuous in the longitudinal direction of the support lead 3. The adhesive tape 8 is formed with a width substantially the same as the lead width of the support lead 3.
[0049]
The lead frame LF1 is, for example, 17 × 10 -6 It is made of a Cu-based alloy material having a thermal expansion coefficient of about [1 / ° C.]. The lead frame LF1 is formed by etching or pressing a metal plate to form the lead 2, the support lead 3, the auxiliary lead 4, and the like, and then pressing the support lead 3 and the auxiliary lead 4 respectively. The adhesive tape 8 is affixed to the chip mounting portion of the support lead 3. The lead frame made of an Fe-Ni (for example, Ni content 42 or 50 [%]) alloy material is 4.3 × 10 4. -6 It has a thermal expansion coefficient of about [1 / ° C].
[0050]
As shown in FIG. 8 (schematic plan view showing the processing state of the adhesive tape) and FIG. 9 (schematic cross-sectional view along the line D-D in FIG. 8), the adhesive tape 8 uses a processing jig 16. It is formed by cutting a ribbon tape material 15 having a predetermined width. Usually, the cutting process is performed by arranging the ribbon tape material 15 so that the cut surface is perpendicular to the long side (longitudinal direction) of the ribbon tape material 15, but FIG. 10 (schematic diagram showing the processing state of the adhesive tape). As shown in the plan view), by arranging the ribbon tape material 15 so that the cut end has an acute angle with respect to the long side of the ribbon tape material 15, the adhesive tapes having different lengths from the same ribbon tape material 15 are used. 8 can be formed. In this case, the planar shape of the adhesive tape 8 is a parallelogram.
[0051]
Next, a method for manufacturing the semiconductor device 1 will be described with reference to FIGS. FIG. 11 is a plan view showing a state where the manufacturing process is completed up to the wire bonding process, and FIGS. 12 and 13 are cross-sectional views for explaining the molding process. 12 is a cross-sectional view at a position corresponding to the line AA in FIG. 1, and FIG. 13 is a cross-sectional view at a position corresponding to the line CC in FIG.
[0052]
First, the lead frame LF1 shown in FIG. 7 is prepared, and the molding die 20 shown in FIGS. 12 and 13 is prepared. The molding die 20 includes a cavity portion 21 formed by an upper die 20A and a lower die 20B, a resin injection gate portion 22 connected to the cavity portion 21, a runner portion 23 connected to the resin injection gate portion, Although not shown, it has a configuration having a pot portion connected to the runner portion 23.
[0053]
Next, the semiconductor chip 10 is bonded and fixed to the chip mounting portion of the support lead 3 via the adhesive tape 8. The semiconductor chip 10 is bonded and fixed by thermocompression bonding. In this step, each of the support lead 3 and the semiconductor chip 10 is heated, but the thickness of the adhesive tape 8 is set according to the stress caused by the difference in thermal expansion coefficient between the support lead 3 and the semiconductor chip 10. Therefore, the problem that the semiconductor chip 10 falls off from the support lead 3 does not occur.
[0054]
Next, the electrode 11 of the semiconductor chip 10 and the internal lead portion 2 </ b> A of the lead 2 are electrically connected by a conductive wire 12. The wire 12 is connected by a bonding method in which ultrasonic vibration is used in combination with thermocompression bonding. In this step, each of the support lead 3 and the semiconductor chip 10 is heated, but the thickness of the adhesive tape 8 is set according to the stress caused by the difference in thermal expansion coefficient between the support lead 3 and the semiconductor chip 10. Therefore, the problem that the semiconductor chip 10 falls off from the support lead 3 does not occur. The steps up to here are shown in FIG.
[0055]
Next, as shown in FIGS. 12 and 13, the molding die 20 is formed such that the first corner 7 </ b> A (resin injection portion) of the frame body 7 is positioned at the resin injection gate portion 22 of the molding die 20. The semiconductor chip 10, the internal lead part of the lead 2, the support lead 3, the auxiliary lead 4, the wire 12 and the like are arranged in the cavity part 22 between the upper mold 20 </ b> A and the lower mold 20 </ b> B.
[0056]
Next, resin is injected under pressure into the cavity portion 21 from the pot portion through the runner portion 23 and the resin injection gate portion 22, and the semiconductor chip 10, the internal lead portion of the lead 2, the support lead 3, the auxiliary lead 4, and the wire 12. Etc. are sealed with resin. In this step, since the semiconductor chip 10 is bonded and fixed to the support lead 3 extending from the resin injection gate portion 22 toward the opposite gate side, the flow of the resin injected under pressure into the cavity portion 21 The fluctuation in the vertical direction of the generated semiconductor chip 10 can be suppressed. Further, since the support lead 3 is connected to the auxiliary lead 4, the mechanical strength of the support lead 3 is supplemented by the auxiliary lead 4, so that the semiconductor chip generated by the flow of the resin pressure injected into the cavity portion 21. 10 fluctuations in the vertical direction can be suppressed.
[0057]
Next, the lead frame LF1 is taken out from the molding die 20, and then the gate runner resin connected to the first corner portion 13A of the resin sealing body 13 is separated, and then the leads 2 are connected. The tie bar 6 is cut, and then the external lead portion 2B of the lead 2 is cut from the frame body 7. Thereafter, the external lead portion 2B of the lead 2 is formed into a surface mounting mold shape, for example, a gull wing shape, and then the frame body 7 By cutting the support lead 3 and the auxiliary lead 4 from the above, the semiconductor device 1 shown in FIGS. 1 to 6 is almost completed.
[0058]
Thereafter, the semiconductor device 1 is subjected to a temperature cycle test and shipped as a product. The semiconductor device 1 shipped as a product is mounted on a mounting board. The temperature cycle test is performed, for example, under the condition that one cycle is 10 minutes at a temperature of −55 [° C.] and 10 minutes at a temperature of 150 [° C.]. Even when such a temperature cycle test was performed, in the semiconductor device 1 of this embodiment, the resin sealing body 13 did not crack.
[0059]
Thus, according to this embodiment, the following effects can be obtained.
(1) The semiconductor chip 10 is bonded and fixed to the support lead 3 via the adhesive tape 8. Accordingly, the thickness of the adhesive tape 8 can be increased without being affected by the lead width of the support lead 3. Therefore, since the thickness of the adhesive tape 8 can be set according to the stress caused by the difference in thermal expansion coefficient between the support lead 3 and the semiconductor chip 10, the semiconductor chip 10 is removed from the support lead 3 after the die bonding process. Generation | occurrence | production of the malfunction of performing etc. can be suppressed. As a result, the yield in the assembly process of the semiconductor device 1 can be increased.
[0060]
Further, since the thickness of the adhesive tape 8 can be set according to the stress caused by the difference in thermal expansion coefficient between the support lead 3 and the semiconductor chip 10, the lead frame LF1 made of a Cu-based alloy material was used. The yield in the assembly process of the semiconductor device 1 can be increased.
[0061]
(2) The semiconductor chip 10 is bonded and fixed to the support lead 3 extending from the resin injection gate portion toward the opposite gate side. From this, since the vertical fluctuation of the semiconductor chip 10 caused by the flow of the resin injected into the cavity 21 can be suppressed, the semiconductor chip 10, the wire 12, etc. are exposed from the resin sealing body 13. Can be prevented. As a result, the yield in the assembly process of the semiconductor device 1 can be increased.
Moreover, since the malfunction that the semiconductor chip 10, the wire 12, and the like are exposed from the resin sealing body 13 can be suppressed, the thickness of the resin sealing body 13 can be reduced and the semiconductor device 1 can be thinned. be able to.
[0062]
(3) The support lead 3 is connected to the auxiliary lead 4. From this, the mechanical strength of the support lead 3 is supplemented by the auxiliary lead 4, so that fluctuations in the vertical direction of the semiconductor chip 10 caused by the flow of the resin injected into the cavity 21 can be suppressed.
[0063]
(4) The semiconductor chip 10 is bonded and fixed to the support lead 3 from the first corner 10A to the second corner 10B facing each other. Accordingly, it is possible to suppress the vertical fluctuation of the support lead 3 caused by the flow of the resin injected into the cavity portion 21 as compared with the case where the central portion of the semiconductor chip 10 is bonded and fixed.
[0064]
(5) The support lead 3 extends across two opposite corners (10A, 10B) of the semiconductor chip 10, and the auxiliary lead 4 is the other two corners of the semiconductor chip 10 facing each other. It extends across the section (10C, 10D). Therefore, since the support lead 3 and the auxiliary lead 4 do not exist between the semiconductor chip 10 and the tip of the lead 2, even if the intermediate portion of the wire 12 hangs down, Can be suppressed. The sagging of the middle portion of the wire 12 becomes more prominent as the length of the wire 12 becomes longer.
[0065]
Even if the outer size of the semiconductor chip 10 is reduced, the support lead 3 and the auxiliary lead 4 are not present between the semiconductor chip 10 and the tip of the lead 2, and the support is supported even if the intermediate portion of the wire 12 hangs down. Since the lead 3 and the auxiliary lead 4 and the wire 12 do not come into contact with each other, the semiconductor chips 10 having different external dimensions can be mounted. As a result, it is possible to standardize a lead frame on which semiconductor chips 10 having different external dimensions can be mounted.
[0066]
In this embodiment, the example in which the width of the adhesive tape 8 is the same as the lead width of the support lead 3 has been described. However, the width W2 of the adhesive tape 8 is equal to the lead width W1 of the support lead 3 as shown in FIG. It may be smaller.
[0067]
In the present embodiment, the example in which the adhesive tape 8 is attached to the support lead 3 so as to be continuous in the longitudinal direction of the support lead 3 has been described. However, as shown in FIG. 3 may be attached so as to be scattered in the longitudinal direction. In this case, the operation of attaching the adhesive tape 8 becomes easy.
[0068]
In the present embodiment, the example in which the width of the adhesive tape 8 is the same as the lead width of the support lead 3 has been described. However, the width W2 of the adhesive tape 8 is equal to the lead width W1 of the support lead 3 as shown in FIG. May be larger.
[0069]
Further, a semiconductor device may be manufactured using the lead frame LF2 shown in FIG. The lead frame LF2 has a configuration in which the auxiliary lead 4 is eliminated. Even when this lead frame LF2 is used, the same effects as those of the above-described embodiment can be obtained. Moreover, since the arrangement pitch of the leads 2 can be increased by eliminating the auxiliary leads 4, it is possible to suppress a short circuit between wires caused by the flow of the resin when forming the resin sealing body.
[0070]
Further, a semiconductor device may be manufactured using the lead frame LF3 shown in FIG. The lead frame LF3 has a configuration in which a pad 25 wider than the lead width of each of the support lead 3 and the auxiliary lead 4 is formed at the intersection of the support lead 3 and the auxiliary lead 4. Even when this lead frame LF3 is used, the same effects as those of the above-described embodiment can be obtained. Moreover, since the strength with respect to the bending of the support lead 3 is increased, it is possible to further suppress the vertical fluctuation of the support lead 3 caused by the resin flow when forming the resin sealing body.
[0071]
Further, a semiconductor device may be manufactured using the lead frame LF4 shown in FIG. In the lead frame LF4, a pad 25 is formed at the intersection of the support lead 3 and the auxiliary lead 4, and a small pad 26 slightly wider than the lead width of each of the support lead 3 and the auxiliary lead 4 is formed around the pad 25. It has a formed configuration. Even when this lead frame LF4 is used, the same effects as those of the above-described embodiment can be obtained.
[0072]
Further, a semiconductor device may be manufactured using the lead frame LF5 shown in FIG. In the lead frame LF5, a pad 25 is formed at the intersection of the support lead 3 and the auxiliary lead 4, and a small pad 26 is formed in the middle of each of the support lead 3 and the auxiliary lead 4 so as to be away from the pad 25. It is configured. Even when this lead frame LF5 is used, the same effects as those of the above-described embodiment can be obtained.
[0073]
Although not shown, a semiconductor device using a lead frame in which the lead width of the portion of the support lead 3 that overlaps with the semiconductor chip 10 is thicker than the lead width of the portion of the support lead 3 drawn out of the semiconductor chip 10. May be manufactured.
[0074]
Further, in the present embodiment, the example in which the semiconductor chip 10 is bonded and fixed to the support lead 3 via the adhesive tape 8 has been described. However, according to the study by the present inventors, the thickness is 30 [μm] or more. For example, the adhesive fixing between the support lead 3 and the semiconductor chip 10 may be performed with an adhesive.
[0075]
(Embodiment 2)
In this embodiment, the SOP (two-way lead array structure) ( S mall O ut-line P An example in which the present invention is applied to an ackage type semiconductor device will be described.
[0076]
First, a schematic configuration of the semiconductor device will be described with reference to FIGS. FIG. 21 is a plan view of the semiconductor device according to the second embodiment of the present invention in a state where the upper portion of the resin sealing body is removed, and FIG. 22 is a cross-sectional view taken along line EE of FIG.
[0077]
As shown in FIGS. 21 and 22, the semiconductor device 30 of the present embodiment has a configuration in which the semiconductor chip 10 is mounted on the chip mounting portion of the support lead 3 and the semiconductor chip 10 is sealed with the resin sealing body 13. It has become.
[0078]
The planar shape of the semiconductor chip 10 is formed in a rectangular shape, and in the present embodiment, it is formed in a rectangular shape, for example. On the circuit forming surface 10X of the semiconductor chip 10, a plurality of electrodes 11 are formed along the long sides of the circuit forming surface 10X facing each other. The planar shape of the resin sealing body 13 is formed in a rectangular shape, and in the present embodiment, it is formed in a rectangular shape, for example.
[0079]
On the outside of the outer periphery of the semiconductor chip 10, a plurality of leads 2 are arranged along two opposite long sides of the resin sealing body 13. Each of the plurality of leads 2 extends over the inside and outside of the resin sealing body 13, and the internal lead portion 2 </ b> A located inside the resin sealing body 13 and the external lead portion located outside the resin sealing body 13. 2B.
[0080]
Each of the internal leads 2A of the plurality of leads 2 is electrically connected to the electrode 11 of the semiconductor chip 10 via the conductive wire 12, and each of the external leads 2B of the plurality of leads 2 is a surface mount lead. For example, it is formed into a gull wing shape. The support lead 3, the wire 12, and the like are sealed with a resin sealing body 13 together with the semiconductor chip 10.
[0081]
The support lead 3 extends on an imaginary line connecting the central portion of the first side 13 </ b> X of the resin sealing body 13 and the central portion of the second side 13 </ b> Y on the opposite side, and the back surface of the semiconductor chip 10. The first side 10 </ b> S and the second side 10 </ b> T facing each other extend so as to cross each other.
[0082]
Although not shown, a gate break mark remains on the first side 13 </ b> X of the resin sealing body 13. The gate break mark is generated by separating the gate runner resin connected to the resin sealing body 13. Therefore, the semiconductor device 30 according to the present embodiment is configured to have a resin injection portion at the center of the first side 13 </ b> X of the resin sealing body 13.
[0083]
The semiconductor chip 10 is bonded and fixed to the lead portion 3 </ b> B of the support lead 3 through the adhesive tape 8. The adhesive tape 8 is formed in a shape along the longitudinal direction of the support lead 3. In the present embodiment, the adhesive tape 8 is affixed to the lead portion 3 </ b> B of the support lead 3 in a state where a part is pulled out to the outside of the semiconductor chip 10. The adhesive tape 8 is attached to the lead portion 3B of the support lead 3 so as to be continuous in the longitudinal direction of the support lead 3. That is, the semiconductor chip 10 of the present embodiment is bonded and fixed to the support lead 3 via the long adhesive tape 8 extending along the longitudinal direction of the support lead 3.
[0084]
The thickness of the adhesive tape 8 can be increased without being affected by the lead width of the support lead 3. Therefore, the thickness of the adhesive tape 8 can be set according to the stress resulting from the difference in thermal expansion coefficient between the support lead 3 and the semiconductor chip 10.
[0085]
The support lead 3 is formed with a lead width of about 0.4 [mm], for example. That is, the support lead 3 is formed in a shape that partially supports the back surface (other main surface) 10Y facing the circuit formation surface 10X of the semiconductor chip 10.
[0086]
Next, a schematic configuration of a lead frame used for manufacturing the semiconductor device 30 will be described with reference to FIG. FIG. 23 is a plan view of the lead frame.
[0087]
As shown in FIG. 23, the lead frame LF6 supports a plurality of leads 2 and a semiconductor chip 10 for mediating electrical conduction in an area defined by a frame 7 having a rectangular plane. The support lead 3 is provided. The lead frame LF1 is configured to have a resin injection portion in the first frame portion 7X of the frame body 7.
[0088]
The plurality of leads 2 are divided into two lead groups, and each of the two lead groups is disposed in two frame portions of the frame body 7 that face each other. The leads 2 of each lead group are arranged along each frame portion of the frame body 7. The lead 2 of each lead group has an internal lead portion 2A disposed inside the resin sealing body and an external lead portion 2B disposed outside the resin sealing body. The leads 2 of each lead group are connected and integrated with each other by a tie bar 6 that prevents the resin from overflowing when the resin sealing body is formed. The external lead portion 2B of the lead 2 of each lead group is integrated with the frame body 7.
[0089]
The support lead 3 extends from the center portion of the first frame portion 7X of the frame body 7 toward the center portion of the second frame portion 7Y on the opposite side. One end side of the support lead 3 is connected to the first frame portion 7 </ b> X of the frame body 7, and the other end side of the support lead 3 is connected to the tie bar 6. That is, the support lead 3 extends on a diagonal line connecting the first frame portion 7X and the second frame portion 7Y of the frame body 7 in the lead frame LF6.
[0090]
An adhesive tape 8 is attached to the chip mounting portion of the support lead 3. The adhesive tape 8 is formed in a shape along the longitudinal direction of the support lead 3. In the present embodiment, the adhesive tape 8 is attached to the lead portion 3 </ b> B of the support lead 3 so as to be continuous in the longitudinal direction of the support lead 3. The adhesive tape 8 is formed with a width substantially the same as the lead width of the support lead 3.
[0091]
Next, a method for manufacturing the semiconductor device 30 will be described.
First, a lead frame LF6 shown in FIG. 23 is prepared, and a molding die is prepared. The molding die includes a cavity portion formed by an upper die and a lower die, a resin injection gate portion connected to the cavity portion, a runner portion connected to the resin injection gate portion, and a pot connected to the runner portion. Part.
[0092]
Next, the semiconductor chip 10 is bonded and fixed to the chip mounting portion of the support lead 3 via the adhesive tape 8. The semiconductor chip 10 is bonded and fixed by thermocompression bonding. In this step, each of the support lead 3 and the semiconductor chip 10 is heated, but the thickness of the adhesive tape 8 is set according to the stress caused by the difference in thermal expansion coefficient between the support lead 3 and the semiconductor chip 10. Therefore, the problem that the semiconductor chip 10 falls off from the support lead 3 does not occur.
[0093]
Next, the electrode 11 of the semiconductor chip 10 and the internal lead portion 2 </ b> A of the lead 2 are electrically connected by a conductive wire 12. The wire 12 is connected by a bonding method in which ultrasonic vibration is used in combination with thermocompression bonding. In this step, each of the support lead 3 and the semiconductor chip 10 is heated, but the thickness of the adhesive tape 8 is set according to the stress caused by the difference in thermal expansion coefficient between the support lead 3 and the semiconductor chip 10. Therefore, the problem that the semiconductor chip 10 falls off from the support lead 3 does not occur.
[0094]
Next, the resin injection gate of the frame 7 is positioned between the upper mold and the lower mold so that the resin injection gate of the molding mold is positioned at the resin injection gate, and the semiconductor chip 10 and the lead 2 are placed in the cavity. The internal lead portion, the support lead 3, the wire 12, etc. are arranged.
[0095]
Next, resin is pressurized and injected from the pot portion into the cavity portion through the runner portion and the resin injection gate portion, and the semiconductor chip 10, the internal lead portion of the lead 2, the support lead 3, the wire 12 and the like are sealed with resin. In this step, since the semiconductor chip 10 is bonded and fixed to the support lead 3 extending from the resin injection gate portion toward the opposite gate side, the semiconductor chip generated by the flow of the resin injected under pressure into the cavity portion. 10 fluctuations in the vertical direction can be suppressed.
[0096]
Next, the lead frame LF6 is taken out from the molding die, and then the gate runner resin connected to the first side 13X of the resin sealing body 13 is separated, and then the tie bar 6 connecting the leads 2 is connected. After that, the external lead portion 2B of the lead 2 is cut from the frame body 7, and then the external lead portion 2B of the lead 2 is formed into a surface mounting mold shape, for example, in a gull wing shape, and then supported from the frame body 7 By cutting the lead 3, the semiconductor device 30 shown in FIGS. 21 and 22 is almost completed.
As described above, also in the present embodiment, the same effects as those of the first embodiment can be obtained.
[0097]
As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Of course.
[0098]
For example, the present invention provides a SIP ( S ingle I n-line P ackage) type, ZIP ( Z igzag I n-line P ackage) type semiconductor devices.
In addition, the present invention provides an SOJ (two-way lead array structure). S mall O ut-line J -leaded package) type, TSOP ( T hin S mall O ut-line P ackage) type semiconductor devices.
The present invention also provides a QFJ (four-way lead array structure). Q uad F latpack J -leaded package) type semiconductor devices and the like.
[0099]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in this application will be briefly described as follows.
The yield in the semiconductor device assembly process can be increased.
[Brief description of the drawings]
FIG. 1 is a plan view showing a state where an upper portion of a resin sealing body of a semiconductor device according to a first embodiment of the present invention is removed.
FIG. 2 is a cross-sectional view taken along line AA in FIG.
3 is a cross-sectional view taken along line BB in FIG.
4 is a cross-sectional view taken along the line CC in FIG. 1. FIG.
FIG. 5 is a perspective view of main parts of the semiconductor device.
6 is an enlarged cross-sectional view of a main part of FIG.
FIG. 7 is a plan view of a lead frame used for manufacturing the semiconductor device.
FIG. 8 is a schematic plan view showing a processed state of a resin film.
FIG. 9 is a schematic cross-sectional view taken along the line DD in FIG.
FIG. 10 is a schematic plan view showing a processed state of a resin film.
FIG. 11 is a plan view for illustrating the method for manufacturing the semiconductor device.
FIG. 12 is a cross-sectional view for illustrating the method for manufacturing the semiconductor device.
FIG. 13 is a cross-sectional view for illustrating the method for manufacturing the semiconductor device.
FIG. 14 is a plan view of an essential part showing a first modification of a resin film.
FIG. 15 is a plan view of an essential part showing a second modification of the resin film.
FIG. 16 is a plan view of an essential part showing a third modification of the resin film.
FIG. 17 is a plan view of another lead frame used for manufacturing the semiconductor device.
FIG. 18 is a plan view of another lead frame used for manufacturing the semiconductor device.
FIG. 19 is a plan view of another lead frame used for manufacturing the semiconductor device.
FIG. 20 is a plan view of another lead frame used for manufacturing the semiconductor device.
FIG. 21 is a plan view showing a state where an upper portion of a resin sealing body of a semiconductor device according to a second embodiment of the present invention is removed.
22 is a cross-sectional view taken along line EE in FIG. 21. FIG.
FIG. 23 is a plan view of a lead frame used for manufacturing the semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Lead, 3 ... Support lead, 4 ... Auxiliary lead, 5 ... Crossing part, 6 ... Tie bar, 7 ... Frame, 8 ... Adhesive tape, 9 ... Resin injection part, 10 ... Semiconductor chip, 11 DESCRIPTION OF SYMBOLS ... Electrode, 12 ... Wire, 13 ... Resin sealing body, 20 ... Mold, LF1-LF6 ... Lead frame.

Claims (7)

平面が方形状で形成され、一主面に複数の電極が形成された半導体チップと、
平面が方形状で形成され、前記半導体チップを封止する樹脂封止体と、
前記半導体チップの電極に電気的に接続され、前記樹脂封止体の内外に亘って延在する複数のリードと、
前記半導体チップの一主面と対向する他の主面を部分的に支持し、前記半導体チップの互いに対向する二つの角部を横切るようにして延在する支持リードと、
前記支持リードと交差する方向に延在し、かつ前記支持リードに連結している補助リードと、
前記支持リードにのみ形成された接着テープとを有し、
前記複数のリード、支持リード、及び補助リードは、銅系の合金材から成り、
前記半導体チップは、前記接着テープを介して前記支持リードに接着固定されていることを特徴とする半導体装置。A semiconductor chip in which a plane is formed in a square shape and a plurality of electrodes are formed on one main surface;
A resin sealing body that is formed in a rectangular shape and seals the semiconductor chip;
A plurality of leads electrically connected to the electrodes of the semiconductor chip and extending over the resin sealing body; and
A support lead that partially supports the other main surface opposite to one main surface of the semiconductor chip and extends across two opposite corners of the semiconductor chip;
An auxiliary lead extending in a direction intersecting the support lead and connected to the support lead;
An adhesive tape formed only on the support lead;
The plurality of leads, support leads, and auxiliary leads are made of a copper-based alloy material,
The semiconductor device, wherein the semiconductor chip is bonded and fixed to the support lead via the adhesive tape. 請求項１に記載の半導体装置において、
前記樹脂封止体は、第一の角部に樹脂注入部を有し、
前記支持リードは、前記樹脂封止体の第一の角部からその反対側の第二の角部に向かって延在していることを特徴とする半導体装置。The semiconductor device according to claim 1,
The resin sealing body has a resin injection portion at a first corner,
The support lead extends from a first corner of the resin sealing body toward a second corner on the opposite side thereof. 請求項１に記載の半導体装置において、
前記半導体チップの複数の電極は、前記複数のリードと複数のワイヤを介して電気的に接続されていることを特徴とする半導体装置。The semiconductor device according to claim 1,
A plurality of electrodes of the semiconductor chip are electrically connected to the plurality of leads via a plurality of wires. 請求項１に記載の半導体装置において、
前記支持リードの一部及び前記補助リードの一部は、前記複数のリードよりも下方の位置に配置されていることを特徴とする半導体装置。The semiconductor device according to claim 1,
A part of the support lead and a part of the auxiliary lead are arranged at a position below the plurality of leads. 請求項１に記載の半導体装置において、
前記接着テープは、前記支持リードの一部に、かつ前記接着テープの一部が前記半導体チップの外側に引き出された状態で形成されていることを特徴とする半導体装置。The semiconductor device according to claim 1,
2. The semiconductor device according to claim 1, wherein the adhesive tape is formed in a part of the support lead and in a state in which a part of the adhesive tape is drawn to the outside of the semiconductor chip. 請求項５に記載の半導体装置において、
前記接着テープは、長尺状に形成されていることを特徴とする半導体装置。The semiconductor device according to claim 5,
The said adhesive tape is formed in the elongate shape, The semiconductor device characterized by the above-mentioned. 請求項６に記載の半導体装置において、
前記接着テープの幅は、前記支持リードの幅よりも小さいことを特徴とする半導体装置。The semiconductor device according to claim 6.
The width of the adhesive tape is smaller than the width of the support lead.
JP2003205757A 2003-08-04 2003-08-04 Semiconductor device Expired - Fee Related JP4040549B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003205757A JP4040549B2 (en) 2003-08-04 2003-08-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003205757A JP4040549B2 (en) 2003-08-04 2003-08-04 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10245406A Division JP2000077435A (en) 1998-08-31 1998-08-31 Semiconductor device and manufacture thereof

Publications (2)

Publication Number Publication Date
JP2004056136A JP2004056136A (en) 2004-02-19
JP4040549B2 true JP4040549B2 (en) 2008-01-30

Family

ID=31944767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003205757A Expired - Fee Related JP4040549B2 (en) 2003-08-04 2003-08-04 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4040549B2 (en)

Also Published As

Publication number Publication date
JP2004056136A (en) 2004-02-19

Similar Documents

Publication Publication Date Title
KR100674548B1 (en) Semiconductor device
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
TW434756B (en) Semiconductor device and its manufacturing method
JP3619773B2 (en) Manufacturing method of semiconductor device
JPH0546045U (en) Semiconductor package
JP2003243600A (en) Semiconductor device and method of manufacturing the same
JP2001274316A (en) Semiconductor device and its manufacturing method
JP2000188366A (en) Semiconductor device
JP2013508974A (en) Leadframe package with improved ground bond reliability
TW200839966A (en) Semiconductor Device
WO2004030075A1 (en) Method for manufacturing semiconductor device
JP4040549B2 (en) Semiconductor device
JP3716101B2 (en) Lead frame, semiconductor device manufacturing method using the same, and semiconductor device
JPH11297917A (en) Semiconductor device and its manufacture
JP4207791B2 (en) Semiconductor device
JP2001007271A (en) Semiconductor device and manufacture thereof
JP3756338B2 (en) Manufacturing method of semiconductor device
JP3798303B2 (en) Semiconductor device and manufacturing method thereof
JP3915338B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JPH0927583A (en) Semiconductor integrated circuit device and its manufacture
JP2000332163A (en) Semiconductor device and manufacture thereof
JP3574718B2 (en) Semiconductor device and manufacturing method thereof
JP2001068582A (en) Semiconductor device and manufacture thereof
JP2005223352A (en) Semiconductor device and manufacturing method thereof
JPH06163801A (en) Resin sealed semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees