JP4034479B2 - Thin film transistor substrate and liquid crystal display device - Google Patents

Thin film transistor substrate and liquid crystal display device Download PDF

Info

Publication number
JP4034479B2
JP4034479B2 JP19372099A JP19372099A JP4034479B2 JP 4034479 B2 JP4034479 B2 JP 4034479B2 JP 19372099 A JP19372099 A JP 19372099A JP 19372099 A JP19372099 A JP 19372099A JP 4034479 B2 JP4034479 B2 JP 4034479B2
Authority
JP
Japan
Prior art keywords
electrode
source
metal
drain
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19372099A
Other languages
Japanese (ja)
Other versions
JP2001021920A (en
Inventor
基成 蔡
Original Assignee
エルジー フィリップス エルシーディー カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー フィリップス エルシーディー カンパニー リミテッド filed Critical エルジー フィリップス エルシーディー カンパニー リミテッド
Priority to JP19372099A priority Critical patent/JP4034479B2/en
Priority to KR10-2000-0037743A priority patent/KR100379565B1/en
Publication of JP2001021920A publication Critical patent/JP2001021920A/en
Application granted granted Critical
Publication of JP4034479B2 publication Critical patent/JP4034479B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ基板およびそれを使用した液晶表示装置に係わる。
【０００２】
【従来の技術】
図７は、従来のトップゲート型薄膜トランジスタ基板の一例を示すものである。この図に示す従来の薄膜トランジスタ基板は、例えばガラス等の基板１０１上に多結晶シリコンからなる半導体層１０５が設けられ、その中央部上にゲート絶縁膜１０６が設けられ、このゲート絶縁膜１０６上にゲート電極１０９が設けられている。半導体層１０５の両側端部には、不純物が注入されたｎ型低抵抗半導体層からなるソース領域１０３およびドレイン領域１０４が設けられており、これらソース領域１０３とドレイン領域１０４とに挟まれた部分がチャネル部１０２となっている。ソース領域１０３およびドレイン領域１０４は、それぞれソース電極１１１およびドレイン電極１１２に接続している。ソース領域１０３およびドレイン領域１０４は、ソース電極１１１およびドレイン電極１１２をなす金属と良好な電気的接続を確保するため、ｎ型不純物が１０16原子／立方センチ以上の高濃度で注入されている必要があった。
【０００３】
ゲート電極１０９および半導体層１０５を覆うようにパッシベーション膜１１０が設けられている。このパッシベーション膜１１０を貫通してソース電極１１１に達するソース電極コンタクトホール１１６が設けられ、ソース電極コンタクトホール１１６を通してソース電極１１１に接続するソース配線１１３が設けられている。
【０００４】
ドレイン電極１１２は、透明導電体からなる画素電極１１５に接続されている。また、ドレイン電極１１２との間で補助容量を構成する容量電極１１４がドレイン電極１１２上方に、パッシベーション膜１１０を介して設けられている。
【０００５】
【発明が解決しようとする課題】
図７の薄膜トランジスタ基板の場合、ソース電極金属およびドレイン電極金属との良好な電気的接続を確保するため、ソース領域１０３およびドレイン領域１０４にｎ型不純物が１０16原子／立方センチ以上の高濃度で注入されるようイオン注入していた。この際、半導体層１０５のチャネル部１０２の両側部は、ゲート絶縁膜１０６で覆われていないため、不純物イオンが高濃度で半導体層中に注入され、金属との良好な電気的接続を有するソース領域１０３およびドレイン領域１０４となる。
【０００６】
ところが、このような高濃度で不純物イオンを注入する条件は、イオンが注入される層の表面に、イオン注入時のダメージによる結晶欠陥を生じさせ、薄膜トランジスタのオン時の電流（Ｉon）を低下させる原因となっていた。
本発明の目的は、上述の結晶欠陥発生を防止し、オン時の電流低下を生じない優れた特性を有する薄膜トランジスタ基板およびそれを使用した液晶表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明に係わる薄膜トランジスタ基板は、基板上に多結晶シリコンからなる半導体層が設けられ、半導体層中に不純物を導入してなるソース領域およびドレイン領域が形成され、ソース領域とドレイン領域との間のチャネル部上にゲート絶縁膜を介してゲート電極が設けられるとともに、ソース領域およびドレイン領域にそれぞれ接続されたソース電極およびドレイン電極が設けられ、ゲート電極、ソース電極およびドレイン電極が、多結晶シリコンとの反応によりシリサイド膜を形成する金属からなる下層と抵抗制御用の金属からなる上層の２層からなり、ソース領域およびドレイン領域の上面にそれぞれシリサイド膜が設けられ、ドレイン電極をなす下層の金属に接続して画素電極が設けられ、ドレイン電極との間で容量を構成する容量電極がドレイン電極の上方に絶縁膜を介して設けられ、容量電極と同一の金属膜からなるソース配線がソース電極をなす上層の金属に接続して設けられたことを特徴とする。
【０００８】
かかる薄膜トランジスタ基板によれば、ソース領域およびドレイン領域の上面にそれぞれシリサイド膜が設けられ、シリサイド膜を介してソース領域とソース電極およびドレイン領域とドレイン電極とがそれぞれ接触しているため、ソース領域およびドレイン領域に注入する不純物イオン濃度を１０14原子／立方センチないし１０15原子／立方センチとしても、ソース電極とソース領域およびドレイン電極とドレイン領域との良好な電気的接続を確保することが可能となる。この結果、ソース領域およびドレイン領域への不純物イオン注入条件を従来より緩和することができ、不純物イオン注入時のソース領域およびドレイン領域表面へのダメージによる結晶欠陥発生を防止することが可能となる。
【０００９】
また上記構成によれば、ソース電極およびドレイン電極がシリサイド膜を形成する金属からなる下層を有しており、ソース領域およびドレイン領域表面にシリサイドを形成するための金属膜を別工程で形成する必要がなく、工程の煩雑化ひいては歩留まりの低下を防ぐことができる。さらにゲート電極、ソース電極およびドレイン電極が、抵抗制御用の金属からなる上層を有しているため、上層の金属を適宜設定することにより、各電極の抵抗値を必要に応じて低く設定することができる。
【００１０】
さらにまた、容量電極とソース配線が同一の金属膜から形成されているため、容量電極をなす金属膜を別工程で形成する必要がなく、工程の煩雑化ひいては歩留まりの低下を防ぐことができる。
【００１１】
本発明に係わる薄膜トランジスタ基板の画素電極は、透明導電膜により形成することができる。
この構成とすることにより本薄膜トランジスタ基板は、透過型ＴＮ液晶表示装置用の基板として適したものとなる。
【００１２】
また容量電極に画素電極と協働して基板表面にほぼ平行する方向の横電界を発生させる共通電極を接続することもできる。
この構成とすることにより、本薄膜トランジスタ基板は、ＩＰＳ型液晶表示装置用の基板として適したものとなる。
【００１３】
また本発明に係わる薄膜トランジスタ基板は、基板上にソース配線が設けられ、ソース配線を含む基板表面に絶縁膜が設けられ絶縁膜上に多結晶シリコンからなる半導体層が設けられ、半導体層中に不純物を導入してなるソース領域およびドレイン領域が形成され、ソース領域とドレイン領域との間のチャネル部上にゲート絶縁膜を介してゲート電極が設けられるとともに、ソース領域およびドレイン領域にそれぞれ接続してソース電極およびドレイン電極が設けられ、ゲート電極、ソース電極およびドレイン電極が、多結晶シリコンとの反応によりシリサイド膜を形成する金属からなる下層と抵抗制御用の金属からなる上層の２層からなり、ソース領域およびドレイン領域の上面にそれぞれシリサイド膜が設けられ、全面にパッシベーション膜が設けられ、ドレイン電極上のパッシベーション膜にドレイン電極に達するドレイン電極コンタクトホールが設けられ、パッシベーション膜上にドレイン電極コンタクトホールを通してドレイン電極に接続させて透明導電膜からなる画素電極が設けられ、ソース電極上のパッシベーション膜にソース電極に達するソース電極コンタクトホールが設けられ、ソース配線上の絶縁膜およびパッシベーション膜にソース配線に達するソース配線コンタクトホールが設けられ、パッシベーション膜上にソース電極コンタクトホールを通してソース電極に接続させかつソース配線コンタクトホールを通してソース配線に接続させた透明導電膜からなるソース接続配線が設けられたことを特徴とする。
【００１４】
かかる薄膜トランジスタ基板によれば、ソース領域およびドレイン領域の上面にそれぞれシリサイド膜が設けられ、シリサイド膜を介してソース領域とソース電極およびドレイン領域とドレイン電極とがそれぞれ接触しているため、ソース領域およびドレイン領域に注入する不純物イオン濃度を１０14原子／立方センチないし１０15原子／立方センチとしてもソース電極とソース領域およびドレイン電極とドレイン領域との良好な電気的接続を確保することが可能となる。この結果ソース領域およびドレイン領域への不純物イオン注入条件を従来より緩和することができ、不純物イオン注入時のソース領域およびドレイン領域表面へのダメージによる結晶欠陥発生を防止することが可能となる。
また、工程の煩雑化ひいては歩留まりの低下を防ぐことができる。さらに、各電極の抵抗値を必要に応じて低く設定することができる。
【００１５】
上記シリサイド膜形成金属は、半導体層をなす多結晶シリコンと容易にシリサイドを形成することが可能であることから、クロム、モリブデン、タングステンおよびチタンからなる群のいずれか一つの金属からなることが望ましい。
またこれらの金属は、画素電極をなす透明導電膜との電気的接触も良好であり好都合である。透明導電膜としては、例えばインジウム錫酸化物（ＩＴＯ）あるいはインジウム亜鉛酸化物（ＩＺＯ）等の透明導電性酸化物を用いることができる。特にインジウム亜鉛酸化物（ＩＺＯ）は、エッチング剤として用いる塩酸が、他の部材にほとんど影響しないため好適である。
【００１６】
上記抵抗制御用の金属は、電気抵抗値を低く保てる点から、銅、アルミニウム、銀および金からなる群のいずれか一つの金属からなることが望ましい。
【００１７】
本発明に係わる液晶表示装置は、液晶を狭持する一対の基板の一方の基板に上記の本発明の薄膜トランジスタ基板を使用している。
かかる液晶表示装置によれば、前記の優れた特徴を発揮する薄膜トランジスタ基板を有する液晶表示装置を得ることができる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
図１と図２は本発明に係わる薄膜トランジスタ基板の第１の実施の形態の要部を示すもので、図２は平面図を示すものであり、図１は図２のＩ−Ｉ部分の断面図を示すものである。図１および図２で、基板１上に多結晶シリコンからなる半導体層５が設けられている。半導体層５中に不純物を導入してなるソース領域３およびドレイン領域４が形成され、ソース領域３とドレイン領域４との間のチャネル部２上にゲート絶縁膜６を介してゲート電極９が設けられている。
【００１９】
ソース領域３およびドレイン領域４には、それぞれソース電極１１およびドレイン電極１２が接続されて設けられ、ゲート電極９、ソース電極１１およびドレイン電極１２は、多結晶シリコンとの反応によりシリサイド膜を形成する金属からなる下層７と、抵抗制御用の金属からなる上層８の２層からなる。
【００２０】
ソース領域３およびドレイン領域４の上面には、それぞれシリサイド膜１７が設けられ、ドレイン電極１２をなす前記下層７の金属に接続して画素電極１５が設けられ、ドレイン電極１２との間で容量を構成する容量電極１４が前記ドレイン電極１２の上方に設けられた絶縁膜１０を介して設けられている。また容量電極１４と同一の金属膜からなるソース配線１３がソース電極１１の上方に設けられた絶縁膜１０に形成されたコンタクトホール１６を通してソース電極１１をなす前記上層の金属８に接続して設けられている。
【００２１】
基板１は、平坦性、光透過性の観点からガラス基板であることが好ましいが、石英基板等も使用可能である。
多結晶シリコンからなる半導体層５は、定法に従いアモルファスシリコン膜をＰＥＣＶＤにより形成した後に、レーザーアニール法により多結晶化して作成した。
ソース領域３およびドレイン領域４は、多結晶シリコンからなる半導体層５の両側のゲート電極９でマスキングされていない領域に、リン元素等の不純物イオンを注入して形成した。
ゲート絶縁膜６は、酸化シリコン膜をＰＥＣＶＤあるいはスパッタ成膜法により形成した。
【００２２】
ゲート電極９、ソース電極１１およびドレイン電極１２は、多結晶シリコンとの反応によりシリサイド膜を形成する金属、例えばクロム、モリブデン、タングステンあるいはタンタルからなる下層７と、抵抗制御用の金属、例えば銅、アルミニウム、銀あるいは金からなる上層８の２層により構成した。
抵抗制御用の上層８の金属は、低抵抗であり配線として用いた際に、配線遅延発生を防ぐことが可能となることから上記金属、例えば銅、アルミニウム、銀あるいは金が適している。
シリサイド膜を形成する下層７の金属としては、容易に安定なシリサイドを形成可能であること、画素電極との良好な電気的接続が得られることから、上記金属、例えばクロム、モリブデン、タングステンあるいはタンタルが適している。
【００２３】
図３と図４は本発明に係わる薄膜トランジスタ基板の第２の実施の形態の要部を示すもので、図４は平面図を示すものであり、図３は図４のIII−III部分の断面図を示すものである。本実施の形態の例は、液晶材料に基板に平行方向の電荷を印加して表示状態を制御する、ＩＰＳモードの液晶表示装置に用いるのに好適な薄膜トランジスタ基板の例である。
【００２４】
前記第１の実施の形態と同一の機能を有する部分については、同一符号を付して説明を省略した。
【００２５】
ソース領域３およびドレイン領域４の上面には、それぞれシリサイド膜１７が設けられ、ドレイン電極１２には画素電極３４および基部３３が連続して設けられている。ドレイン電極１２、画素電極３４およびドレイン電極１２の基部３３は、多結晶シリコンとの反応によりシリサイド膜を形成する金属、例えばクロム、モリブデン、タングステンあるいはタンタルからなる下層７と、抵抗制御用の金属、例えば銅、アルミニウム、銀あるいは金からなる上層８の２層により構成した。
【００２６】
ドレイン電極１２の基部３３との間で容量を構成する容量電極３１が、前記ドレイン電極１２およびドレイン電極１２の基部３３の上方に設けられた絶縁膜１０を介して設けられている。また容量電極３１と同一の金属膜からなるソース配線１３がソース電極１１の上方に設けられた絶縁膜１０に形成されたコンタクトホール１６を通してソース電極１１をなす前記上層の金属８に接続して設けられている。また容量電極３１は、画素電極３４と協働して液晶分子に横電界を与える共通電極３２が連続的に形成されている。
【００２７】
容量電極３１および共通電極３２は、特に材質を特定するものではないが、配線抵抗の低減化の観点から、例えば銅、アルミニウム、銀あるいは金が適しており、前記抵抗制御用の金属と同一の材料を用いることにより、工程の簡略化が可能となる。
【００２８】
図５は本発明に係わる薄膜トランジスタ基板の第３の実施の形態の要部を示す断面図である。
基板１上にソース配線２１が設けられ、ソース配線２１を含む基板１表面に絶縁膜２３が設けられている。絶縁膜２３上に多結晶シリコンからなる半導体層５が設けられ、半導体層５中に不純物を導入してなるソース領域３およびドレイン領域４が形成され、ソース領域３とドレイン領域４との間のチャネル部２上にゲート絶縁膜６を介してゲート電極９が設けられている。
【００２９】
ソース領域３およびドレイン領域４にそれぞれ接続してソース電極１１およびドレイン電極１２が設けられ、ゲート電極９、ソース電極１１およびドレイン電極１２が、多結晶シリコンとの反応によりシリサイド膜を形成する金属からなる下層７と抵抗制御用の金属からなる上層８の２層からなっている。
【００３０】
ソース領域３およびドレイン領域４の上面にそれぞれシリサイド膜１７が設けられ、全面にパッシベーション膜２４が設けられている。ドレイン電極１２上のパッシベーション膜２４にドレイン電極１２に達するドレイン電極コンタクトホール２９が設けられ、パッシベーション膜２４上にドレイン電極コンタクトホール２９を通してドレイン電極１２に接続させて透明導電膜からなる画素電極２６が設けられ、ソース電極１１上のパッシベーション膜２４にソース電極１１に達するソース電極コンタクトホール２８が設けられ、ソース配線２１上の絶縁膜２３およびパッシベーション膜２４にソース配線２１に達するソース配線コンタクトホール２７が設けられ、パッシベーション膜２４上にソース電極コンタクトホール２８を通して前記ソース電極１１に接続させかつ前記ソース配線コンタクトホール２７を通して前記ソース配線２１に接続させた透明導電膜からなるソース接続配線２５が設けられている。
【００３１】
ゲート電極９、ソース電極１１およびドレイン電極１２は、多結晶シリコンとの反応によりシリサイド膜を形成する金属、例えばクロム、モリブデン、タングステンあるいはタンタルからなる下層７と、抵抗制御用の金属、例えば銅、アルミニウム、銀あるいは金からなる上層８の２層により構成した。
抵抗制御用の上層８の金属は、低抵抗であり配線として用いた際に、配線遅延発生を防ぐことが可能となることから上記金属、例えば銅、アルミニウム、銀あるいは金が適している。
シリサイド膜を形成する下層７の金属としては、容易に安定なシリサイドを形成可能であること、画素電極との良好な電気的接続が得られることから、上記金属、例えばクロム、モリブデン、タングステンあるいはタンタルが適している。
【００３２】
次に、上記実施の形態の薄膜トランジスタ基板を用いた液晶表示装置の一実施例を図６を参照して説明する。
本実施の形態の液晶表示装置は、図６に示すように、一対の基板４０，４９が対向配置されており、これら一対の基板のうち、一方の基板４０が上記第１、第２あるいは第３の実施の形態に示した薄膜トランジスタ基板、他方の基板４９が対向基板となっている。これら一対の基板４０、４９の互いに対向する面には、それぞれ配向処理された膜４２，４３が設けられ、これら配向処理された膜４２，４３間に液晶層４６が配設された構成となっている。そして、基板４０，４９の外側にそれぞれ第１、第２の偏光板４４，４５が設けられ、第１の偏光板４４の外側にはバックライト４７が取り付けられている。
【００３３】
【発明の効果】
以上説明したように、本発明の薄膜トランジスタ基板によれば、ソース領域およびドレイン領域に、高濃度不純物イオンを注入する必要がないため、イオンが注入される層の表面に、イオン注入時のダメージによる結晶欠陥を生じさせることがなく、薄膜トランジスタのオン時の電流（Ｉon）の低下を防止することが可能となる。
また、本発明の薄膜トランジスタ基板を一方の基板として用いた液晶表示装置によれば、上記薄膜トランジスタ基板の特性を活用した液晶表示装置を実現することが可能となる。
【図面の簡単な説明】
【図１】 図２のＩ−Ｉ部分の断面図を示すものである。
【図２】 本発明に係わる薄膜トランジスタ基板の第１の実施の形態の要部を示す平面図である。
【図３】 図４のIII−III部分の断面図を示すものである。
【図４】 本発明に係わる薄膜トランジスタ基板の第２の実施の形態の要部を示す平面図である。
【図５】 本発明に係わる薄膜トランジスタ基板の第３の実施の形態の要部を示す断面図である。
【図６】 本発明に係わる薄膜トランジスタ基板を用いた液晶表示装置の実施の形態を示す断面図である。
【図７】 従来技術に係わる薄膜トランジスタ基板の実施の形態の要部を示す平面図である。
【符号の説明】
１ 基板
２ チャネル部
３ ソース領域
４ ドレイン領域
５ 半導体層
６ ゲート絶縁膜
７ シリサイド膜を形成する金属からなる下層
８ 抵抗制御用の金属からなる上層
９ ゲート電極
１０、２３ 絶縁膜
１１ ソース電極
１２ ドレイン電極
１３、２１ ソース配線
１４ 容量電極
１５、２６ 画素電極
１６ コンタクトホール
１７ シリサイド膜
２４ パッシベーション膜
２５ ソース接続配線
２７ ソース配線コンタクトホール
２８ ソース電極コンタクトホール
２９ ドレイン電極コンタクトホール
３１ 容量電極
３２ 共通電極
３３ ドレイン電極の基部
３４ 画素電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a thin film transistor substrate and a liquid crystal display device using the same.
[0002]
[Prior art]
FIG. 7 shows an example of a conventional top gate type thin film transistor substrate. In the conventional thin film transistor substrate shown in this figure, a semiconductor layer 105 made of polycrystalline silicon is provided on a substrate 101 such as glass, and a gate insulating film 106 is provided on the central portion thereof. A gate electrode 109 is provided. A source region 103 and a drain region 104 made of an n-type low-resistance semiconductor layer into which impurities are implanted are provided at both end portions of the semiconductor layer 105, and a portion sandwiched between the source region 103 and the drain region 104 Is the channel section 102. The source region 103 and the drain region 104 are connected to the source electrode 111 and the drain electrode 112, respectively. In the source region 103 and the drain region 104, n-type impurities need to be implanted at a high concentration of 10 16 atoms / cubic centimeter or more in order to ensure good electrical connection with the metal forming the source electrode 111 and the drain electrode 112. was there.
[0003]
A passivation film 110 is provided so as to cover the gate electrode 109 and the semiconductor layer 105. A source electrode contact hole 116 that penetrates the passivation film 110 and reaches the source electrode 111 is provided, and a source wiring 113 that is connected to the source electrode 111 through the source electrode contact hole 116 is provided.
[0004]
The drain electrode 112 is connected to the pixel electrode 115 made of a transparent conductor. In addition, a capacitor electrode 114 that forms an auxiliary capacitor with the drain electrode 112 is provided above the drain electrode 112 via a passivation film 110.
[0005]
[Problems to be solved by the invention]
In the case of the thin film transistor substrate of FIG. 7, in order to ensure good electrical connection with the source electrode metal and the drain electrode metal, n-type impurities in the source region 103 and the drain region 104 have a high concentration of 10 16 atoms / cubic centimeter or more. Ion was implanted to be implanted. At this time, since both side portions of the channel portion 102 of the semiconductor layer 105 are not covered with the gate insulating film 106, impurity ions are implanted into the semiconductor layer at a high concentration, and the source has good electrical connection with the metal. A region 103 and a drain region 104 are formed.
[0006]
However, the condition of implanting impurity ions at such a high concentration causes crystal defects due to damage during ion implantation on the surface of the layer into which ions are implanted, and reduces the current (Ion) when the thin film transistor is on. It was the cause.
An object of the present invention is to provide a thin film transistor substrate having excellent characteristics that prevents the above-described crystal defects from occurring and does not cause a decrease in on-state current, and a liquid crystal display device using the same.
[0007]
[Means for Solving the Problems]
In a thin film transistor substrate according to the present invention, a semiconductor layer made of polycrystalline silicon is provided on a substrate, a source region and a drain region are formed by introducing impurities into the semiconductor layer, and a region between the source region and the drain region is formed. A gate electrode is provided on the channel portion through a gate insulating film, and a source electrode and a drain electrode connected to the source region and the drain region, respectively, are provided, and the gate electrode, the source electrode, and the drain electrode are made of polycrystalline silicon. The silicide layer is composed of two layers, a lower layer made of a metal that forms a silicide film and an upper layer made of a resistance control metal. A silicide film is provided on the upper surface of the source region and the drain region, respectively. Capacitor that is connected to the pixel electrode and forms a capacitance with the drain electrode Electrode is provided through the upper insulating film of the drain electrode, a source wiring made of the same metal film and the capacitor electrode, characterized in that arranged in connection with the metal of the upper layer forming the source electrode.
[0008]
According to such a thin film transistor substrate, the silicide film is provided on the upper surface of the source region and the drain region, and the source region, the source electrode, the drain region, and the drain electrode are in contact with each other through the silicide film. Even when the concentration of impurity ions implanted into the drain region is 10 14 atoms / cubic centimeter to 10 15 atoms / cubic centimeter, it is possible to ensure good electrical connection between the source electrode and the source region and between the drain electrode and the drain region. Become. As a result, the conditions for impurity ion implantation into the source region and the drain region can be relaxed as compared with the prior art, and it is possible to prevent the occurrence of crystal defects due to damage to the surface of the source region and the drain region at the time of impurity ion implantation.
[0009]
Further, according to the above configuration, the source electrode and the drain electrode have the lower layer made of the metal forming the silicide film, and the metal film for forming the silicide on the surface of the source region and the drain region needs to be formed in a separate process. Therefore, it is possible to prevent the process from becoming complicated and the yield from decreasing. Furthermore, since the gate electrode, source electrode, and drain electrode have an upper layer made of a resistance control metal, the resistance value of each electrode can be set as low as necessary by appropriately setting the upper layer metal. Can do.
[0010]
Furthermore, since the capacitor electrode and the source wiring are formed from the same metal film, it is not necessary to form the metal film forming the capacitor electrode in a separate process, and the complexity of the process and the reduction in yield can be prevented.
[0011]
The pixel electrode of the thin film transistor substrate according to the present invention can be formed of a transparent conductive film.
With this configuration, the present thin film transistor substrate is suitable as a substrate for a transmissive TN liquid crystal display device.
[0012]
In addition, a common electrode that generates a lateral electric field in a direction substantially parallel to the substrate surface in cooperation with the pixel electrode can be connected to the capacitor electrode.
With this configuration, the thin film transistor substrate is suitable as a substrate for an IPS liquid crystal display device.
[0013]
In the thin film transistor substrate according to the present invention, a source wiring is provided on the substrate, an insulating film is provided on a surface of the substrate including the source wiring, a semiconductor layer made of polycrystalline silicon is provided on the insulating film, and impurities are contained in the semiconductor layer. A source region and a drain region are formed, and a gate electrode is provided on a channel portion between the source region and the drain region via a gate insulating film, and connected to the source region and the drain region, respectively. A source electrode and a drain electrode are provided, and the gate electrode, the source electrode, and the drain electrode are composed of two layers, a lower layer made of a metal that forms a silicide film by a reaction with polycrystalline silicon and an upper layer made of a resistance control metal, Silicide films are provided on the top surfaces of the source and drain regions, respectively, and passivation is applied to the entire surface. A drain electrode contact hole reaching the drain electrode is provided in the passivation film on the drain electrode, a pixel electrode made of a transparent conductive film is provided on the passivation film and connected to the drain electrode through the drain electrode contact hole, A source electrode contact hole reaching the source electrode is provided in the passivation film on the source electrode, a source wiring contact hole reaching the source wiring is provided in the insulating film on the source wiring and the passivation film, and the source electrode contact hole is passed over the passivation film. A source connection wiring made of a transparent conductive film connected to the source electrode and connected to the source wiring through the source wiring contact hole is provided.
[0014]
According to such a thin film transistor substrate, the silicide film is provided on the upper surface of the source region and the drain region, and the source region, the source electrode, the drain region, and the drain electrode are in contact with each other through the silicide film. Even when the concentration of impurity ions implanted into the drain region is 10 14 atoms / cubic centimeter to 10 15 atoms / cubic centimeter, good electrical connection between the source electrode and the source region and between the drain electrode and the drain region can be ensured. . As a result, the conditions for implanting impurity ions into the source region and the drain region can be relaxed as compared to the prior art, and it is possible to prevent the occurrence of crystal defects due to damage to the surface of the source region and the drain region during the impurity ion implantation.
Further, it is possible to prevent the process from becoming complicated and the yield from decreasing. Furthermore, the resistance value of each electrode can be set low as necessary.
[0015]
The silicide film-forming metal is preferably made of any one metal of the group consisting of chromium, molybdenum, tungsten, and titanium because it can easily form silicide with polycrystalline silicon forming the semiconductor layer. .
Further, these metals are convenient because they have good electrical contact with the transparent conductive film forming the pixel electrode. As the transparent conductive film, for example, a transparent conductive oxide such as indium tin oxide (ITO) or indium zinc oxide (IZO) can be used. Indium zinc oxide (IZO) is particularly preferable because hydrochloric acid used as an etching agent hardly affects other members.
[0016]
The metal for resistance control is preferably made of any one metal of the group consisting of copper, aluminum, silver and gold from the viewpoint of keeping the electric resistance value low.
[0017]
The liquid crystal display device according to the present invention uses the above-described thin film transistor substrate of the present invention as one of a pair of substrates for holding a liquid crystal.
According to such a liquid crystal display device, a liquid crystal display device having a thin film transistor substrate that exhibits the above-described excellent characteristics can be obtained.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
1 and 2 show the main part of a first embodiment of a thin film transistor substrate according to the present invention, FIG. 2 shows a plan view, and FIG. 1 is a cross-sectional view taken along a line II in FIG. FIG. 1 and 2, a semiconductor layer 5 made of polycrystalline silicon is provided on a substrate 1. A source region 3 and a drain region 4 formed by introducing impurities into the semiconductor layer 5 are formed, and a gate electrode 9 is provided on the channel portion 2 between the source region 3 and the drain region 4 via a gate insulating film 6. It has been.
[0019]
A source electrode 11 and a drain electrode 12 are respectively connected to the source region 3 and the drain region 4, and the gate electrode 9, the source electrode 11 and the drain electrode 12 form a silicide film by reaction with polycrystalline silicon. It consists of two layers, a lower layer 7 made of metal and an upper layer 8 made of a resistance control metal.
[0020]
A silicide film 17 is provided on each of the upper surfaces of the source region 3 and the drain region 4, and a pixel electrode 15 is provided in connection with the metal of the lower layer 7 forming the drain electrode 12. A capacitor electrode 14 is provided via an insulating film 10 provided above the drain electrode 12. Further, a source wiring 13 made of the same metal film as the capacitor electrode 14 is provided so as to be connected to the upper layer metal 8 forming the source electrode 11 through a contact hole 16 formed in the insulating film 10 provided above the source electrode 11. It has been.
[0021]
The substrate 1 is preferably a glass substrate from the viewpoint of flatness and light transmittance, but a quartz substrate or the like can also be used.
The semiconductor layer 5 made of polycrystalline silicon was prepared by forming an amorphous silicon film by PECVD according to a conventional method and then polycrystallizing it by laser annealing.
The source region 3 and the drain region 4 were formed by implanting impurity ions such as phosphorus element into regions not masked by the gate electrodes 9 on both sides of the semiconductor layer 5 made of polycrystalline silicon.
As the gate insulating film 6, a silicon oxide film was formed by PECVD or sputtering film formation.
[0022]
The gate electrode 9, the source electrode 11 and the drain electrode 12 are formed of a metal that forms a silicide film by reaction with polycrystalline silicon, for example, a lower layer 7 made of chromium, molybdenum, tungsten, or tantalum, and a resistance control metal, such as copper, The upper layer 8 was made of aluminum, silver or gold.
The metal of the upper layer 8 for resistance control is suitable for the above metal, for example, copper, aluminum, silver or gold, because it has a low resistance and can prevent the occurrence of wiring delay when used as a wiring.
As the metal of the lower layer 7 for forming the silicide film, since stable silicide can be easily formed and good electrical connection with the pixel electrode can be obtained, the above metal, for example, chromium, molybdenum, tungsten or tantalum. Is suitable.
[0023]
3 and 4 show the main part of the second embodiment of the thin film transistor substrate according to the present invention, FIG. 4 shows a plan view, and FIG. 3 is a sectional view taken along the line III-III in FIG. FIG. The example of this embodiment is an example of a thin film transistor substrate suitable for use in an IPS mode liquid crystal display device in which a display state is controlled by applying a charge in a parallel direction to a liquid crystal material.
[0024]
Parts having the same functions as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted.
[0025]
Silicide films 17 are respectively provided on the upper surfaces of the source region 3 and the drain region 4, and a pixel electrode 34 and a base 33 are continuously provided on the drain electrode 12. The drain electrode 12, the pixel electrode 34, and the base 33 of the drain electrode 12 are made of a metal that forms a silicide film by reaction with polycrystalline silicon, for example, a lower layer 7 made of chromium, molybdenum, tungsten, or tantalum, a resistance control metal, For example, the upper layer 8 made of copper, aluminum, silver or gold is used.
[0026]
A capacitor electrode 31 that forms a capacitance with the base 33 of the drain electrode 12 is provided via the insulating film 10 provided above the drain electrode 12 and the base 33 of the drain electrode 12. A source wiring 13 made of the same metal film as that of the capacitor electrode 31 is connected to the upper metal 8 forming the source electrode 11 through a contact hole 16 formed in the insulating film 10 provided above the source electrode 11. It has been. In addition, the capacitor electrode 31 is continuously formed with a common electrode 32 that applies a lateral electric field to liquid crystal molecules in cooperation with the pixel electrode 34.
[0027]
The capacitor electrode 31 and the common electrode 32 are not particularly specified as materials, but from the viewpoint of reducing the wiring resistance, for example, copper, aluminum, silver or gold is suitable, and is the same as the metal for resistance control. By using the material, the process can be simplified.
[0028]
FIG. 5 is a sectional view showing an essential part of a third embodiment of a thin film transistor substrate according to the present invention.
A source wiring 21 is provided on the substrate 1, and an insulating film 23 is provided on the surface of the substrate 1 including the source wiring 21. A semiconductor layer 5 made of polycrystalline silicon is provided on the insulating film 23, and a source region 3 and a drain region 4 into which impurities are introduced are formed in the semiconductor layer 5, and between the source region 3 and the drain region 4. A gate electrode 9 is provided on the channel portion 2 via a gate insulating film 6.
[0029]
A source electrode 11 and a drain electrode 12 are provided respectively connected to the source region 3 and the drain region 4, and the gate electrode 9, the source electrode 11 and the drain electrode 12 are made of a metal that forms a silicide film by reaction with polycrystalline silicon. It consists of two layers, a lower layer 7 and an upper layer 8 made of metal for resistance control.
[0030]
A silicide film 17 is provided on the upper surface of each of the source region 3 and the drain region 4, and a passivation film 24 is provided on the entire surface. A drain electrode contact hole 29 reaching the drain electrode 12 is provided in the passivation film 24 on the drain electrode 12, and a pixel electrode 26 made of a transparent conductive film is connected to the drain electrode 12 through the drain electrode contact hole 29 on the passivation film 24. A source electrode contact hole 28 reaching the source electrode 11 is provided in the passivation film 24 on the source electrode 11, and a source wiring contact hole 27 reaching the source wiring 21 is formed in the insulating film 23 on the source wiring 21 and the passivation film 24. A saw electrode formed on the passivation film 24 and connected to the source electrode 11 through the source electrode contact hole 28 and to the source wiring 21 through the source wiring contact hole 27; Connection wiring 25 is provided.
[0031]
The gate electrode 9, the source electrode 11 and the drain electrode 12 are formed of a metal that forms a silicide film by reaction with polycrystalline silicon, for example, a lower layer 7 made of chromium, molybdenum, tungsten, or tantalum, and a resistance control metal, such as copper, The upper layer 8 was made of aluminum, silver or gold.
The metal of the upper layer 8 for resistance control is suitable for the above metal, for example, copper, aluminum, silver or gold, because it has a low resistance and can prevent the occurrence of wiring delay when used as a wiring.
As the metal of the lower layer 7 for forming the silicide film, since stable silicide can be easily formed and good electrical connection with the pixel electrode can be obtained, the above metal, for example, chromium, molybdenum, tungsten or tantalum. Is suitable.
[0032]
Next, an example of a liquid crystal display device using the thin film transistor substrate of the above embodiment will be described with reference to FIG.
In the liquid crystal display device of the present embodiment, as shown in FIG. 6, a pair of substrates 40 and 49 are arranged to face each other, and one of the pair of substrates is the first, second, or second substrate. The thin film transistor substrate shown in the third embodiment and the other substrate 49 serve as a counter substrate. The surfaces of the pair of substrates 40 and 49 facing each other are provided with alignment films 42 and 43, respectively, and a liquid crystal layer 46 is disposed between the alignment films 42 and 43. ing. First and second polarizing plates 44 and 45 are provided outside the substrates 40 and 49, respectively, and a backlight 47 is attached to the outside of the first polarizing plate 44.
[0033]
【The invention's effect】
As described above, according to the thin film transistor substrate of the present invention, it is not necessary to implant high-concentration impurity ions into the source region and the drain region, so that the surface of the layer into which ions are implanted is damaged by the ion implantation damage. It is possible to prevent a decrease in current (Ion) when the thin film transistor is turned on without causing crystal defects.
In addition, according to the liquid crystal display device using the thin film transistor substrate of the present invention as one substrate, it is possible to realize a liquid crystal display device utilizing the characteristics of the thin film transistor substrate.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view taken along a line II in FIG.
FIG. 2 is a plan view showing a main part of a first embodiment of a thin film transistor substrate according to the present invention.
FIG. 3 is a sectional view taken along the line III-III in FIG.
FIG. 4 is a plan view showing a main part of a second embodiment of a thin film transistor substrate according to the present invention.
FIG. 5 is a cross-sectional view showing a main part of a third embodiment of a thin film transistor substrate according to the present invention.
FIG. 6 is a cross-sectional view showing an embodiment of a liquid crystal display device using a thin film transistor substrate according to the present invention.
FIG. 7 is a plan view showing a main part of an embodiment of a thin film transistor substrate according to the prior art.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Substrate 2 Channel part 3 Source region 4 Drain region 5 Semiconductor layer 6 Gate insulating film 7 Lower layer made of metal forming silicide film 8 Upper layer made of metal for resistance control 9 Gate electrodes 10, 23 Insulating film 11 Source electrode 12 Drain Electrodes 13 and 21 Source wiring 14 Capacitance electrodes 15 and 26 Pixel electrode 16 Contact hole 17 Silicide film 24 Passivation film 25 Source connection wiring 27 Source wiring contact hole 28 Source electrode contact hole 29 Drain electrode contact hole 31 Capacitance electrode 32 Common electrode 33 Drain Electrode base 34 Pixel electrode

Claims (9)

基板上に多結晶シリコンからなる半導体層が設けられ、該半導体層中に不純物を導入してなるソース領域およびドレイン領域が形成され、前記ソース領域と前記ドレイン領域との間のチャネル部上にゲート絶縁膜を介してゲート電極が設けられるとともに、前記ソース領域および前記ドレイン領域にそれぞれ接続されたソース電極およびドレイン電極が設けられ、前記ゲート電極、前記ソース電極および前記ドレイン電極が、前記多結晶シリコンとの反応によりシリサイド膜を形成する金属からなる下層と抵抗制御用の金属からなる上層の２層からなり、前記ソース領域および前記ドレイン領域の上面にそれぞれシリサイド膜が設けられ、ドレイン電極をなす前記下層の金属に接続して画素電極が設けられ、前記ドレイン電極との間で容量を構成する容量電極が前記ドレイン電極の上方に絶縁膜を介して設けられ、前記容量電極と同一の金属膜からなるソース配線がソース電極をなす前記上層の金属に接続して設けられたことを特徴とする薄膜トランジスタ基板。A semiconductor layer made of polycrystalline silicon is provided on a substrate, a source region and a drain region are formed by introducing impurities into the semiconductor layer, and a gate is formed on a channel portion between the source region and the drain region. A gate electrode is provided through an insulating film, and a source electrode and a drain electrode connected to the source region and the drain region, respectively, are provided, and the gate electrode, the source electrode, and the drain electrode are formed of the polycrystalline silicon. The lower layer made of a metal that forms a silicide film by the reaction with the upper layer made of a metal for resistance control, and a silicide film is provided on the upper surface of the source region and the drain region, respectively, and forms the drain electrode. A pixel electrode is provided connected to the underlying metal, and a capacitance is provided between the drain electrode. The capacitor electrode to be formed is provided above the drain electrode through an insulating film, and the source wiring made of the same metal film as the capacitor electrode is provided in connection with the upper layer metal forming the source electrode. A thin film transistor substrate. 前記画素電極が透明導電膜からなることを特徴とする請求項１記載の薄膜トランジスタ基板。2. The thin film transistor substrate according to claim 1, wherein the pixel electrode is made of a transparent conductive film. 前記容量電極に前記画素電極と協働して前記基板表面にほぼ平行する方向の横電界を発生させる共通電極が接続されていることを特徴とする請求項１記載の薄膜トランジスタ基板。2. The thin film transistor substrate according to claim 1, wherein a common electrode that generates a lateral electric field in a direction substantially parallel to the substrate surface in cooperation with the pixel electrode is connected to the capacitor electrode. 前記シリサイド膜形成金属が、クロム、モリブデン、タングステンおよびチタンからなる群のいずれか一つの金属からなることを特徴とする請求項１記載の薄膜トランジスタ基板。2. The thin film transistor substrate according to claim 1, wherein the silicide film forming metal is made of any one metal selected from the group consisting of chromium, molybdenum, tungsten, and titanium. 前記抵抗制御用の金属が、銅、アルミニウム、銀及び金からなる群のいずれか一つの金属からなることを特徴とする請求項１記載の薄膜トランジスタ基板。2. The thin film transistor substrate according to claim 1, wherein the resistance controlling metal is made of any one metal selected from the group consisting of copper, aluminum, silver and gold. 基板上にソース配線が設けられ、該ソース配線を含む前記基板表面に絶縁膜が設けられ該絶縁膜上に多結晶シリコンからなる半導体層が設けられ、該半導体層中に不純物を導入してなるソース領域およびドレイン領域が形成され、前記ソース領域と前記ドレイン領域との間のチャネル部上にゲート絶縁膜を介してゲート電極が設けられるとともに、前記ソース領域および前記ドレイン領域にそれぞれ接続してソース電極およびドレイン電極が設けられ、前記ゲート電極、前記ソース電極および前記ドレイン電極が、前記多結晶シリコンとの反応によりシリサイド膜を形成する金属からなる下層と抵抗制御用の金属からなる上層の２層からなり、前記ソース領域および前記ドレイン領域の上面にそれぞれシリサイド膜が設けられ、全面にパッシベーション膜が設けられ、ドレイン電極上の前記パッシベーション膜に該ドレイン電極に達するドレイン電極コンタクトホールが設けられ、前記パッシベーション膜上に該ドレイン電極コンタクトホールを通して前記ドレイン電極に接続させて透明導電膜からなる画素電極が設けられ、ソース電極上の前記パッシベーション膜に該ソース電極に達するソース電極コンタクトホールが設けられ、ソース配線上の前記絶縁膜およびパッシベーション膜に該ソース配線に達するソース配線コンタクトホールが設けられ、前記パッシベーション膜上に前記ソース電極コンタクトホールを通して前記ソース電極に接続させかつ前記ソース配線コンタクトホールを通して前記ソース配線に接続させた透明導電膜からなるソース接続配線が設けられたことを特徴とする薄膜トランジスタ基板。Source wiring is provided on the substrate, an insulating film is provided on the substrate surface including the source wiring, a semiconductor layer made of polycrystalline silicon is provided on the insulating film, and impurities are introduced into the semiconductor layer A source region and a drain region are formed, and a gate electrode is provided on a channel portion between the source region and the drain region via a gate insulating film, and a source is connected to the source region and the drain region, respectively. An electrode and a drain electrode, and the gate electrode, the source electrode, and the drain electrode are a lower layer made of a metal that forms a silicide film by reaction with the polycrystalline silicon and an upper layer made of a metal for resistance control A silicide film is provided on each of the upper surfaces of the source region and the drain region, and a passivation film is formed on the entire surface. A passivation film is provided, a drain electrode contact hole reaching the drain electrode is provided in the passivation film on the drain electrode, and a transparent conductive film is connected to the drain electrode through the drain electrode contact hole on the passivation film. A pixel electrode is provided, a source electrode contact hole reaching the source electrode is provided in the passivation film on the source electrode, and a source wiring contact hole reaching the source wiring is provided in the insulating film and the passivation film on the source wiring. A source connection wiring made of a transparent conductive film connected to the source electrode through the source electrode contact hole and connected to the source wiring through the source wiring contact hole is provided on the passivation film. Thin film transistor substrate having a butterfly. 前記シリサイド膜形成金属が、クロム、モリブデン、タングステンおよびチタンからなる群のいずれか一つの金属からなることを特徴とする請求項６記載の薄膜トランジスタ基板。7. The thin film transistor substrate according to claim 6, wherein the silicide film forming metal is made of any one metal selected from the group consisting of chromium, molybdenum, tungsten, and titanium. 前記抵抗制御用の金属が、銅、アルミニウム、銀および金からなる群のいずれか一つの金属からなることを特徴とする請求項６記載の薄膜トランジスタ基板。7. The thin film transistor substrate according to claim 6, wherein the resistance control metal is made of any one metal selected from the group consisting of copper, aluminum, silver and gold. 液晶を狭持する一対の基板の一方の基板に請求項１または請求項６記載の薄膜トランジスタ基板を使用したことを特徴とする液晶表示装置。7. A liquid crystal display device, wherein the thin film transistor substrate according to claim 1 is used for one of a pair of substrates holding the liquid crystal.
JP19372099A 1999-07-07 1999-07-07 Thin film transistor substrate and liquid crystal display device Expired - Lifetime JP4034479B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP19372099A JP4034479B2 (en) 1999-07-07 1999-07-07 Thin film transistor substrate and liquid crystal display device
KR10-2000-0037743A KR100379565B1 (en) 1999-07-07 2000-07-03 substrate for thin film transistor and Liguid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19372099A JP4034479B2 (en) 1999-07-07 1999-07-07 Thin film transistor substrate and liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2001021920A JP2001021920A (en) 2001-01-26
JP4034479B2 true JP4034479B2 (en) 2008-01-16

Family

ID=16312683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19372099A Expired - Lifetime JP4034479B2 (en) 1999-07-07 1999-07-07 Thin film transistor substrate and liquid crystal display device

Country Status (2)

Country Link
JP (1) JP4034479B2 (en)
KR (1) KR100379565B1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW546846B (en) * 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
KR100922305B1 (en) * 2003-05-06 2009-10-21 엘지디스플레이 주식회사 An array substrate for LCD with poly silicon thin film transistor and methode for fabricating of the same
EP1793266B1 (en) 2005-12-05 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
DE102006060734B4 (en) * 2006-06-30 2014-03-06 Lg Display Co., Ltd. Liquid crystal display and method for its production
JP5128091B2 (en) 2006-08-04 2013-01-23 三菱電機株式会社 Display device and manufacturing method thereof
JP5026019B2 (en) * 2006-08-08 2012-09-12 三菱電機株式会社 Thin film transistor substrate, thin film transistor manufacturing method, and display device
JP2009122342A (en) * 2007-11-14 2009-06-04 Mitsubishi Electric Corp Liquid crystal display device and manufacturing method thereof
KR101026934B1 (en) 2008-07-14 2011-04-06 광주과학기술원 Resistive Memory of having Variable Resistance Body in Gate Structure and Method of operating the Resistive Memory
JP2012118297A (en) * 2010-12-01 2012-06-21 Sony Corp Display panel and manufacturing method thereof, display device, and electronic apparatus
KR102316102B1 (en) * 2014-12-02 2021-10-26 엘지디스플레이 주식회사 Oxide Semiconductor Thin Film Transistor Substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102434A (en) * 1987-10-15 1989-04-20 Sharp Corp Matrix type liquid crystal panel
JPH02223924A (en) * 1989-02-27 1990-09-06 Hitachi Ltd Production of display panel
JPH07122718B2 (en) * 1989-03-20 1995-12-25 株式会社日立製作所 Liquid crystal display
JP2756841B2 (en) * 1989-10-13 1998-05-25 株式会社日立製作所 Display device
JP2924472B2 (en) * 1992-07-24 1999-07-26 日本電気株式会社 Method for manufacturing thin film transistor
JP3077439B2 (en) * 1993-02-17 2000-08-14 松下電器産業株式会社 Matrix substrate and manufacturing method thereof
JPH07111334A (en) * 1993-08-20 1995-04-25 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture thereof
KR0167242B1 (en) * 1995-04-21 1998-12-15 구본준 Gate-drain coupled device manufacturing method
JP3647123B2 (en) * 1996-02-19 2005-05-11 エルジー フィリップス エルシーディー カンパニー リミテッド Method for manufacturing thin film transistor array substrate
JP3622934B2 (en) * 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド Thin film transistor type liquid crystal display device
JPH10135475A (en) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JPH10154815A (en) * 1996-11-25 1998-06-09 Furontetsuku:Kk Thin film transistor, manufacture thereof and liquid crystal display device
JPH10223907A (en) * 1997-02-07 1998-08-21 Toshiba Corp Thin-film transistor and lcd display device, and manufacture of the same
JPH1140814A (en) * 1997-07-18 1999-02-12 Furontetsuku:Kk Thin-film transistor substrate and manufacture thereof, of and liquid crystal display device

Also Published As

Publication number Publication date
KR100379565B1 (en) 2003-04-10
JP2001021920A (en) 2001-01-26
KR20010015145A (en) 2001-02-26

Similar Documents

Publication Publication Date Title
JP3148129B2 (en) Active matrix substrate, manufacturing method thereof, and liquid crystal display device
US6396147B1 (en) Semiconductor device with metal-oxide conductors
US10665616B2 (en) Thin film transistor substrate and method of manufacturing thin film transistor substrate
US20050104128A1 (en) Channel-etch thin film transistor
KR20010029895A (en) Semiconductor device and method of fabricating the same
US20070252151A1 (en) Polysilicon thin film transistor device and method of fabricating the same
JPH1041519A (en) Liquid crystal display device and its manufacture
US10483286B2 (en) Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate
JP4034479B2 (en) Thin film transistor substrate and liquid crystal display device
US5953085A (en) Liquid crystal display device having a storage capacitor
KR101046928B1 (en) Thin film transistor array panel and manufacturing method
JP2001235765A (en) Liquid crystal display device
TWI359979B (en) Liquid crystal display
JPH04360583A (en) Thin film transistor
JPH0570156B2 (en)
JPH10154815A (en) Thin film transistor, manufacture thereof and liquid crystal display device
JP2006209130A (en) Thin film transistor display panel, liquid crystal display including same display panel and manufacturing method thereof
JPH08213626A (en) Thin film semiconductor device and its manufacture
US20050098781A1 (en) Thin film array panel
TW400653B (en) Thin film transistor, LCD having thin film transistors, and method for making TFT array board
KR100443829B1 (en) Array Substrate of Liquid Crystal Display Device and Fabricating Method Thereof
US6861302B2 (en) Method of forming a thin film transistor on a transparent plate
JPH06139844A (en) Ito conducting film and its manufacture
JP3536518B2 (en) Polycrystalline semiconductor TFT, manufacturing method thereof, and TFT substrate
JP3125345B2 (en) Thin film transistor element array and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070717

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4034479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term