JP4033963B2 - プロジェクター - Google Patents
プロジェクター Download PDFInfo
- Publication number
- JP4033963B2 JP4033963B2 JP06044098A JP6044098A JP4033963B2 JP 4033963 B2 JP4033963 B2 JP 4033963B2 JP 06044098 A JP06044098 A JP 06044098A JP 6044098 A JP6044098 A JP 6044098A JP 4033963 B2 JP4033963 B2 JP 4033963B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- projector
- thin film
- film transistor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明が属する技術分野】
本願発明は薄膜半導体を利用した薄膜トランジスタで構成した半導体回路を有するプロジェクションＴＶ（プロジェクションテレビ）に関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上にＴＦＴを形成して半導体回路を構成する技術が急速に進んでいる。その様な半導体回路としてアクティブマトリクス型液晶表示装置の様な電気光学装置が代表例として挙げられる。
【０００３】
アクティブマトリクス型液晶表示装置は、同一基板上に画素マトリクス回路とドライバー回路とを設けたモノリシック型表示装置である。また、さらにメモリ回路やクロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
【０００４】
そして、これらの表示装置を表示ディスプレイとして活用した電子デバイスの需要が高まり、激しい開発競争が繰り広げられている。その様な電子デバイスの代表としてプロジェクターがある。
【０００５】
プロジェクターとは液晶表示装置にバックライトからの強光を照射し、液晶表示装置の画素マトリクス回路で作成する映像を大画面スクリーン上に投影する装置である。
【０００６】
また、プロジェクターには大別して２種類がある。数ｍ角のスクリーン上に正面から映像を投影するタイプはフロント型プロジェクター（またはフロント型プロジェクションＴＶ）と呼ばれる。また、対角数十インチのスクリーン上に裏側から映像を投影するタイプをリア型プロジェクター（またはリア型プロジェクションＴＶ）と呼ぶ。
【０００７】
特に最近では、地上放送の全面ディジタル化を受けてリア型プロジェクションＴＶが家庭用ＴＶの最有力候補となっている。これは、リア型プロジェクションＴＶが高精細さ、コンパクト性、軽量性、セット生産性、低消費電力性の面でＣＲＴ方式を凌ぐとの見方が強いからである。
【０００８】
【発明が解決しようとする課題】
本願発明はかかる需要を踏まえて、高い信頼性を有し、メンテナンスの簡単なプロジェクションＴＶを提供することを課題とする。
【０００９】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
少なくとも光学系および液晶モジュールを具備したプロジェクションＴＶであって、
前記液晶モジュールを構成する薄膜トランジスタのチャネル形成領域は、複数の棒状または偏平棒状結晶が互いに概略平行に特定の方向性をもって並んだ結晶構造体からなり、
前記薄膜トランジスタの動作温度が８０〜２５０℃であることを特徴とする。
【００１０】
また、他の発明の構成は、
少なくとも光学系および液晶モジュールを具備したプロジェクションＴＶであって、
前記液晶モジュールを構成する薄膜トランジスタのチャネル形成領域は、複数の棒状または偏平棒状結晶が互いに概略平行に特定の方向性をもって並び、且つ、結晶粒界の殆どで結晶格子に連続性を有する結晶構造体からなり、
前記薄膜トランジスタの動作温度が８０〜２５０℃であることを特徴とする。
【００１１】
本願発明の最も特徴的な点は、薄膜トランジスタを動作させると同時にキンク効果（ホットキャリア注入などによって動作が暴走する現象）を防止または抑制することにあり、その様な薄膜トランジスタを用いて構成した液晶モジュールをプロジェクションＴＶに適用した点にある。
【００１２】
本願発明で利用する薄膜トランジスタは、動作中にホットキャリア注入等でゲイト絶縁膜中に捕獲された電荷を、動作に伴う自己発熱によって放出することで、動作と同時にキンク効果を防止する特徴がある。
【００１３】
即ち、加熱されることで耐劣化性が向上するという特異な特徴を有しているため、バックライトからの強光による発熱または自己発熱が蓄積されやすいプロジェクションＴＶには最適なスイッチング素子であると考えられる。
【００１４】
本願発明の詳細について以下に示す実施例でもって説明する。
【００１５】
【実施例】
〔実施例１〕
本実施例では絶縁表面を有する基板上に本発明によるＴＦＴを形成し、画素マトリクス回路と周辺回路とをモノリシックに構成する例を示す。なお、本実施例ではドライバー回路やロジック回路等の周辺回路の例として、基本回路であるＣＭＯＳ回路を示す。
【００１６】
まず、絶縁表面を有する基板として石英基板３０１を準備する。石英基板の代わりに表面に 0.5〜5 μｍの厚さの絶縁膜を形成したセラミックス基板、シリコン基板等を用いることができる。なお、太陽電池に使用される様なグレードの低いシリコン基板は安価であるので反射型表示装置の様に透光性基板を用いる必要のない用途において有効である。
【００１７】
３０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が10〜75nm（好ましくは15〜45nm）となる様に調節する。本実施例で作製するＴＦＴは活性層が非常に薄いため、オン状態（チャネルが形成された状態）においてチャネル形成領域が完全に空乏化するＦＤ（Full-Depletion）型ＴＦＴとなる。
【００１８】
なお、非晶質珪素膜３０２の成膜は減圧熱ＣＶＤ法またはプラズマＣＶＤ法によれば良い。また、非晶質珪素膜の代わりにＳｉ1-X ＧｅX で示される様なゲルマニウムを含有した珪素膜を用いても良い。
【００１９】
次に、非晶質珪素膜３０２の結晶化工程を行う。結晶化の手段としては本発明者による特開平7-130652号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本願発明では実施例２に記載した技術内容（特開平8-78329 号公報に詳しい）を利用するのが好ましい。
【００２０】
特開平8-78329 号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜３０３を形成する。マスク絶縁膜３０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【００２１】
そして、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層３０４を形成する。なお、触媒元素としてはニッケル以外にも、ゲルマニウム（Ｇｅ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる。（図３（Ａ））
【００２２】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００２３】
次に、触媒元素の添加工程が終了したら、450 ℃1 時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃）の温度で 4〜24時間の加熱処理を加えて非晶質珪素膜３０２の結晶化を行う。本実施例では窒素雰囲気で570 ℃14時間の加熱処理を行う。
【００２４】
この時、非晶質珪素膜３０２の結晶化はニッケルを添加した添加領域３０５、３０６から優先的に進行し、基板３０１の基板面に対してほぼ平行に成長した結晶領域３０７、３０８が形成される。本発明者らはこの結晶領域３０７、３０８を横成長領域と呼んでいる。（図３（Ｂ））
【００２５】
結晶化のための加熱処理が終了したら、マスク絶縁膜３０３を除去してパターニングを行い、横成長領域３０７、３０８のみでなる島状半導体層（活性層）３０９〜３１１を形成する。ここで３０９はＣＭＯＳ回路を構成するＮ型ＴＦＴの活性層、３１０はＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層、３１１は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【００２６】
活性層３０９〜３１１を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜３１２を成膜する。ゲイト絶縁膜３１２の膜厚は後の熱酸化工程による増加分も考慮して20〜250nm の範囲で調節すれば良い。また、成膜方法は公知の気相法（プラズマＣＶＤ法、スパッタ法等）を用いれば良い。
【００２７】
次に、図３（Ｃ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００２８】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700 ℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【００２９】
そのため本実施例ではこの加熱処理を700 ℃を超える温度で行い、好ましくは800 〜1000℃（代表的には950 ℃）とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1hrとする。
【００３０】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、950 ℃、30分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層３１０〜３１２の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００３１】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００３２】
この工程においては活性層３０９〜３１１中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層３０９〜３１１中のニッケルの濃度は 5×1017atoms/cm3 以下にまで低減される。
【００３３】
なお、 5×1017atoms/cm3 という値はＳＩＭＳ（質量二次イオン分析）の検出下限である。即ち、現状ではＳＩＭＳの検出下限にまで低減されるとしか判明していないが、実際には 1×1014〜 1×1017atoms/cm3 の濃度にまでニッケルは低減されているものと思われる。
【００３４】
本発明者らが試作したＴＦＴを解析した結果、 1×1018atoms/cm3 以下（好ましくは 5×1017atoms/cm3 以下）ではＴＦＴ特性に対するニッケルの影響は確認されなかった。ただし、本明細書中における不純物濃度は、ＳＩＭＳ分析の測定結果の最小値でもって定義される。
【００３５】
また、上記加熱処理により活性層３０９〜３１１とゲイト絶縁膜３１２の界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜３１２の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００３６】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の加熱処理を行なうことで、ゲイト絶縁膜３１２の膜質の向上を図ることも有効である。
【００３７】
なお、ＳＩＭＳ分析により活性層３０９〜３１１中にはゲッタリング処理に使用したハロゲン元素が 1×1015〜 1×1020atoms/cm3 の濃度で残存することも確認されている。また、その際、活性層３０９〜３１１と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【００３８】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型３１３〜３１５を形成する。本実施例では２wt% のスカンジウムを含有したアルミニウム膜を用いる。なお、これ以外にもタンタル膜、導電性を有する珪素膜等を用いることもできる。（図４（Ａ））
【００３９】
ここで本発明者らによる特開平7-135318号公報記載の技術を利用する。同公報には、陽極酸化により形成した酸化膜を利用して自己整合的にソース／ドレイン領域と低濃度不純物領域とを形成する技術が開示されている。
【００４０】
まず、アルミニウム膜のパターニングに使用したレジストマスク（図示せず）を残したまま３％シュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸化膜３１６〜３１８を形成する。
【００４１】
この多孔性の陽極酸化膜３１６〜３１８は時間に比例して膜厚が増加する。また、上面にレジストマスクが残っているのでゲイト電極の原型３１３〜３１５の側面のみに形成される。なお、特開平7-135318号公報記載の技術では、この膜厚が後に低濃度不純物領域（ＬＤＤ領域とも呼ばれる）の長さになる。本実施例では膜厚が700 nmとなる様な条件で陽極酸化処理を行う。
【００４２】
次に、図示しないレジストマスクを除去した後、エチレングリコール溶液に３％の酒石酸を混合した電解溶液中で陽極酸化処理を行う。この処理では緻密な無孔性の陽極酸化膜３１９〜３２１が形成される。なお、多孔性の陽極酸化膜の内部にも電解溶液が浸透するので、その内側にも形成される。
【００４３】
この無孔性の陽極酸化膜３１９〜３２１は印加する電圧に応じて膜厚が決定する。本実施例では、100 nm程度の膜厚で形成される様に印加電圧を80Ｖとして陽極酸化処理を行う。
【００４４】
そして、上述の２回に渡る陽極酸化処理の後に残ったアルミニウム膜３２２〜３２４が実質的にゲイト電極として機能する。
【００４５】
こうして図４（Ｂ）の状態が得られたら、次にゲイト電極３２２〜３２４、多孔性の陽極酸化膜３１６〜３１８をマスクとしてゲイト絶縁膜３１２をドライエッチング法によりエッチングする。そして、多孔性の陽極酸化膜３１６〜３１８を除去する。こうして形成されるゲイト絶縁膜３２５〜３２７の端部は多孔性の陽極酸化膜３１６〜３１８の膜厚分だけ露出した状態となる。（図４（Ｃ））
【００４６】
次に、Ｎ型を付与する不純物イオン（本実施例ではリンを用いるが砒素でも良い）を２回に分けて添加する。
【００４７】
本実施例では、まず１回目の不純物添加を高加速電圧で行い、ｎ- 領域を形成する。この時、加速電圧が高い（80keV 程度）ので不純物イオンは露出した活性層表面だけでなく露出したゲイト絶縁膜の端部の下にも添加される。このｎ- 領域はＰイオン濃度が 1×1018〜 1×1019atoms/cm3 となる様に調節する。
【００４８】
さらに、２回目の不純物添加を低加速電圧で行い、ｎ+ 領域を形成する。この時は加速電圧が低い（10keV 程度) のでゲイト絶縁膜がマスクとして機能する。また、このｎ+ 領域はシート抵抗が 500Ω以下（好ましくは 300Ω以下）となる様に調節する。
【００４９】
以上の工程を経て、ＣＭＯＳ回路を構成するＮ型ＴＦＴのソース領域３２８、ドレイン領域３２９、低濃度不純物領域３３０、チャネル形成領域３３１が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域３３２、ドレイン領域３３３、低濃度不純物領域３３４、チャネル形成領域３３５が画定する。（図４（Ｄ））
【００５０】
なお、図４（Ｄ）に示す状態ではＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【００５１】
次に、Ｎ型ＴＦＴを覆ってレジストマスク３３６を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【００５２】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【００５３】
こうしてＣＭＯＳ回路を構成するＰ型ＴＦＴのソース領域３３７、ドレイン領域３３８、低濃度不純物領域３３９、チャネル形成領域３４０が形成される。（図５（Ａ））
【００５４】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００５５】
次に、層間絶縁膜３４１として酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそれらの積層膜を形成する。本実施例では窒化珪素膜を25nmの厚さに形成し、その上に900 nmの酸化珪素膜を堆積した積層膜を用いる。
【００５６】
そして、コンタクトホールを形成した後、ソース電極３４２〜３４４、ドレイン電極３４５、３４６を形成して図５（Ｂ）に示す状態を得る。本実施例では画素ＴＦＴのドレイン電極３４６を補助容量の下部電極として利用するので、それに対応する様な形状に加工しておく。
【００５７】
次に、10〜50nmの厚さの窒化珪素膜３４７を形成し、その上に補助容量を形成するための容量電極３４８を 100nmの厚さに形成する。本実施例では容量電極３４８としてチタン膜を用い、ドレイン電極３４６との間で補助容量を形成する。
【００５８】
前述の窒化珪素膜３４７は比誘電率が高いので誘電体として好適である。また、チタン膜以外にもアルミニウム膜やクロム膜を用いても良い。
【００５９】
なお、本実施例は反射型液晶表示装置のＴＦＴ側基板を作製する例であるので、透過型と違って後に形成される画素電極の下を自由に利用できる（開口率を気にする必要がない）。それ故に上述の様な補助容量の形成が可能となる。
【００６０】
次に、有機性樹脂膜でなる第２の層間絶縁膜３４９を 0.5〜3 μｍの厚さに形成する。有機性樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、▲１▼成膜方法が簡単である点、▲２▼容易に膜厚を厚くできる点、▲３▼比誘電率が低いので寄生容量を低減できる点、▲４▼平坦性に優れている点などが挙げられる。
【００６１】
そして、層間絶縁膜３４９上に導電膜を形成してパターニングにより画素電極３５０を形成する。本実施例は反射型の例であるため画素電極３５０を構成する導電膜としてアルミニウムを主成分とする材料を用い、画素電極３５０に反射膜としての機能を持たせる。
【００６２】
次に、基板全体を350 ℃の水素雰囲気で１〜２hr加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。
【００６３】
（本発明で用いる結晶性珪素膜の特徴）
まず、本願発明で利用するＴＦＴの活性層の特徴について説明する。ハロゲン元素によるゲッタリングプロセス後の活性層は、非常に特徴的な構造の結晶性珪素膜で構成されている。
【００６４】
具体的には、棒状または偏平棒状結晶が巨視的に見て特定の方向性をもって並んだ結晶構造体からなることがＴＥＭ（透過型電子顕微鏡法）による観察で確認される。また、この時、各結晶同士は互いに概略平行に並ぶ。
【００６５】
なお、「特定の方向に規則性をもつ」とは、複数の棒状または偏平棒状結晶の成長方向がほぼ同一の方向に向かっていることを意味している。この場合、キャリアはまるで雨樋を流れる水の如く棒状または偏平棒状結晶の内部を優先的に進むと考えられるため、キャリアにとって異方性を有した結晶構造と言える。
【００６６】
本発明者らは、この成長方向とチャネル方向（ＴＦＴがオン状態にある時にキャリアが移動する方向）とを一致させることで、非常に動作速度の高いＴＦＴを得ている。
【００６７】
また、ゲッタリングプロセスによって結晶同士の境界（結晶粒界）ではＳｉ−Ｎｉ結合が切れ、Ｓｉ−Ｓｉ結合として再結合することにより不対結合手が激減する。即ち、結晶粒界の殆どは格子欠陥を形成せずに連続しており、結晶粒界は実質的にキャリアを捕獲しない。この事はキャリアの移動度が向上することを意味しており、後述するＴＦＴ特性はこの様な結晶構造に起因してなしうるものと考えられる。
【００６８】
この事に関して、本発明者らがＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）により結晶粒界付近の格子縞を観察した結果、異なる結晶間で格子縞が１対１に対応し、連続的に連なっていることが確認された。即ち、結晶粒界において結晶格子に連続性があり、不対結合手の如き結晶欠陥が殆ど存在しないことが判明している。
【００６９】
さらに、結晶化終了直後の結晶とゲッタリングプロセス後の結晶とを比べるとゲッタリング後の方が結晶の内部欠陥が少ないことがＴＥＭによる観察で確認された。これは 700℃を超える高い温度での加熱処理による効果と考えられる。
【００７０】
即ち、本発明の結晶シリコン膜を形成するにあたって結晶化温度以上の温度でのアニール工程（本実施例の場合、図３（Ｄ）に示す工程）は、結晶粒内の欠陥低減に関して重要な役割を果たしている。その事について説明する。
【００７１】
図１７（Ａ）は図３（Ｂ）に示した結晶化工程までを終了した時点での結晶シリコン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）に矢印で示される様なジグザグ状に見える欠陥が確認される。
【００７２】
この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図１７（Ａ）は｛１１１｝面に平行な欠陥面を有する積層欠陥と思われる。その事は、ジグザグ状に見える欠陥が約７０°の角をなして折れ曲がっていることから推測できる。
【００７３】
一方、図１７（Ｂ）に示す様に、同倍率で見た本発明の結晶シリコン膜は、結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することができる。
【００７４】
即ち、本発明の結晶シリコン膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。
【００７５】
この様に、図１７（Ａ）と（Ｂ）の写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。本発明の結晶シリコン膜が図１７（Ａ）に示した結晶シリコン膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。
【００７６】
以上の事から、本発明にとって図３（Ｄ）に示した工程は必要不可欠な工程であることが判る。本発明者らは、この工程によって起こる現象について次の様なモデルを考えている。
【００７７】
まず、図１７（Ａ）に示す状態では結晶粒内の欠陥（主として積層欠陥）には触媒元素（代表的にはニッケル）が偏析している。即ち、Si-Ni-Siといった形の結合が多数存在していると考えられる。
【００７８】
しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されると、Si-Ni 結合は切れる。そのため、シリコンの余った結合手はすぐにSi-Si 結合を形成して安定する。こうして欠陥が消滅する。
【００７９】
勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、本発明ではニッケルとの結合が切れて未結合手が多く発生するためシリコンの再結合がさらにスムーズに行われると推測できる。
【００８０】
また、同時に結晶シリコン膜が熱酸化される際に発生する余剰シリコン原子が安定性を求めて欠陥へと移動し、Si-Si 結合の生成に大きく寄与していると考えられる。この概念はいわゆる高温ポリシリコン膜の結晶粒内に欠陥が少ない理由として知られている。
【００８１】
また、本発明者らは結晶化温度を超える温度（代表的には 700〜1100℃）で加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルを考えている。
【００８２】
結晶シリコン膜と下地膜となる酸化珪素膜とでは、熱膨張係数に１０倍近くの差がある。従って、非晶質シリコン膜から結晶シリコン膜に変成した段階（図１７（Ａ））では、結晶シリコン膜が冷却される時に非常に大きな応力が結晶シリコン膜にかかる。
【００８３】
この事について、図１８を用いて説明する。図１８（Ａ）は結晶化工程後の結晶シリコン膜にかかる熱履歴を示している。まず、温度（ｔ1 ）で結晶化された結晶シリコン膜は冷却期間（ａ）を経て室温まで冷やされる。
【００８４】
ここで図１８（Ｂ）に示すのは冷却期間（ａ）にある時の結晶シリコン膜であり、８０は石英基板、８１は結晶シリコン膜である。この時、結晶シリコン膜８１と石英基板８０との界面８２における密着性はあまり高くなく、それが原因となって多数の粒内欠陥を発生していると考えられる。
【００８５】
即ち、熱膨張係数の差によって引っ張られた結晶シリコン膜８１は石英基板８０上で非常に動きやすく、引っ張り応力などの力によって積層欠陥や転位などの欠陥８３を容易に生じてしまうと考えられる。
【００８６】
こうして得られた結晶シリコン膜が図１７（Ａ）に示した様な状態となるのである。そしてその後、図１８（Ａ）に示す様に温度（ｔ2 ）で触媒元素のゲッタリング工程が施され、その結果、結晶シリコン膜中の欠陥が前述の理由によって消滅する。
【００８７】
ここで重要なことは触媒元素のゲッタリング工程が行われると同時に結晶シリコン膜石英基板に固着され、石英基板との密着性が高まる点である。即ち、このゲッタリング工程は結晶シリコン膜と石英基板（下地）との固着工程を兼ねていると考えられる。
【００８８】
こうしてゲッタリング＋固着工程を終了すると冷却期間（ｂ）を経て室温まで冷やされる。ここで結晶化工程の後の冷却期間（ａ）と異なる点は、石英基板８０とアニール後の結晶シリコン膜８４との界面８５が非常に密着性の高い状態となっている点である。（図１８（Ｃ））
【００８９】
この様に密着性が高いと石英基板８０に対して結晶シリコン膜８４が完全に固着されるので、結晶シリコン膜の冷却段階において結晶シリコン膜に応力が加わっても欠陥を発生するには至らない。即ち、再び欠陥が発生する様なことを防ぐことができる。
【００９０】
なお、図１８（Ａ）では結晶化工程後に室温まで下げるプロセスを例にとっているが、結晶化が終了したらそのまま温度を上げてゲッタリング＋固着工程を行うこともできる。その様なプロセスを経ても本発明の結晶シリコン膜を得ることは可能である。
【００９１】
こうして得られた本発明の結晶シリコン膜（図１７（Ｂ））は、単に結晶化を行っただけの結晶シリコン膜（図１７（Ａ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。
【００９２】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本発明の結晶シリコン膜のスピン密度は少なくとも 5×1017spins/cm3 以下（好ましくは 3×1017spins/cm3 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【００９３】
以上の様な結晶構造および特徴を有する本発明の結晶シリコン膜は、連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）と呼ばれる。
【００９４】
（本発明のＴＦＴの電気特性）
次に、本実施例に従って作製した薄膜トランジスタの電気特性を調べた結果について以下に述べる。測定は市販の装置（ヒューレットパッカード社製：型番４１４５Ｂ）を用いて行った。
【００９５】
まず、本発明者らが行った１回目の試験について説明する。本発明者らは上記装置を用いてＴＦＴを測定し、横軸にゲイト電圧、縦軸にドレイン電流をプロットしたグラフ（Ｉｄ−Ｖｇ特性と呼ぶ）を調べた。なお、測定時の試料温度は試料を支持するサーモチャック（温度制御機能を有する）で室温に制御した。
【００９６】
また、ＴＦＴサイズはＬ／Ｗ＝８／８μｍの場合（図１（Ａ））と、Ｌ／Ｗ＝８／２００μｍの場合（図１（Ｂ））について調べた。なお、Ｌはチャネル長、Ｗはチャネル幅である。
【００９７】
そして、まず初期特性としてイニシャル状態のＩｄ−Ｖｇ特性を調べ、次に、初期特性を測定した後、同条件１０回の繰り返し測定による劣化加速試験を行い、ＴＦＴが劣化する割合を調べた。
【００９８】
以上の試験の結果を図１（Ａ）、（Ｂ）に示す。図１（Ａ）において１０１（実線）、１０２（点線）で示されるグラフがＩｄ−Ｖｇ特性（またはＩｄ−Ｖｇ曲線）である。そして、１０１が初期特性であり、１０２が１０回繰り返し測定を行った後に測定した特性を表している。
【００９９】
また、図１（Ａ）において１０３（実線）、１０４（点線）はそれぞれ１０１、１０２に示すＩｄ−Ｖｇ特性に対応する電界効果移動度（モビリティ）の変動を表すグラフである。モビリティはＴＦＴの動作速度を表す指針であり、Ｉｄ−Ｖｇ特性のデータから理論的に計算で求めている。
【０１００】
また、同様に図１（Ｂ）において１０５（実線）、１０６（点線）はそれぞれイニシャルおよび加速試験後のＩｄ−Ｖｇ特性であり、１０７（実線）、１０８（点線）はそれぞれイニシャルおよび加速試験後のモビリティである。
【０１０１】
この様な試験結果から本発明者らが得た知見を以下に示す。図１（Ａ）の場合、イニシャル時には最大で 300cm2/Vs近いモビリティを達成していたのであるが、加速試験後には最大値で 220cm2/Vs程度にまで劣化してしまっている。また、ゲイト電圧が０Ｖ以下の領域でのドレイン電流（ここではオフ電流と呼ぶ）も加速試験後には２倍程度に増加してしまっている。
【０１０２】
ところが、図１（Ｂ）の場合、イニシャル時のモビリティ（１０７で示される）と加速試験後のモビリティ（１０８で示される）に大きな差は見られず、殆ど劣化していないことが確認された。また、オフ電流にも大きな変化は見られなかった。
【０１０３】
これらの結果から、１０回繰り返し測定による加速試験ではチャネル幅の大きいＴＦＴの方が劣化に強いという傾向が確認された。なお、本発明者らは数十個のＴＦＴで同様の傾向を確認している。
【０１０４】
これらの結果を受けてチャネル幅の長さが異なることによるＴＦＴの性質の違いを検討した結果、本発明者らはチャネル幅が大きい場合に起こる大電流による自己発熱に注目した。そこで、同一構造のＴＦＴを積極的に加熱し、その状態で繰り返し測定による加速試験を行った。
【０１０５】
その結果を図２に示す。図２（Ａ）はＬ／Ｗ＝６．６／２μｍのトリプルゲイト型ＴＦＴを室温で調べた結果、図２（Ｂ）は同じトリプルゲイト型ＴＦＴを１２５℃に加熱して調べた結果である。
【０１０６】
図２（Ａ）に示す様に、室温で加速試験を行った場合、イニシャル状態のＩｄ−Ｖｇ特性（実線）２０１と加速試験後のＩｄ−Ｖｇ特性（点線）２０２とでは変化が見られないが、イニシャル状態のモビリティ（実線）２０３に対して加速試験後のモビリティ（点線）２０４は最大値で２０％近くも劣化している。
【０１０７】
一方、図２（Ｂ）に示す様に、１２５℃に加熱した状態で加速試験を行った場合、イニシャル状態のＩｄ−Ｖｇ特性（実線）２０５、加速試験後のＩｄ−Ｖｇ特性（点線）２０６は殆ど変化が見られず、イニシャル状態のモビリティ（実線）２０７と加速試験後のモビリティ（点線）２０８との間にも大きな変化は見られなかった。
【０１０８】
以上の結果から、本願発明で利用するＴＦＴは熱を加えることで劣化しにくくなる性質を持つことが確認された。この効果は、８０℃以上で顕著になり、２５０℃程度まで確認されている。本発明者らの実験では１００〜２００℃の温度範囲内で安定な効果が得られている。
【０１０９】
従って、図１に示した試験の結果は、チャネル幅の大きいＴＦＴが自己発熱により加熱され、結果的に劣化が抑制されていたと考えられる。なお、エミッション顕微鏡でチャネル幅が１００μｍ以上のＴＦＴを観察した場合、オン状態にある時のチャネル付近では発熱による発光が確認される。これは、おそらく１００℃以上に加熱されることにより発光が観測されたものと予想される。
【０１１０】
なお、チャネル長（Ｌ）とチャネル幅（Ｗ）を様々に変えて実験を行った結果、チャネル幅が１００μｍ以上であれば本願発明の効果を確認できた。特に、Ｌ／Ｗ＝０．０１以下（例えばＬ＝２μｍであればＷ＝２００μｍ以上）の関係にある時、顕著な効果を確認することができた。
【０１１１】
また、熱により劣化を防ぐまたは抑制するという効果は、本願発明で利用するＴＦＴに特有の現象である。本発明者らがいわゆる低温ポリシリコンＴＦＴに対して同様の試験を行った結果、加熱によりしきい値電圧（Ｖth）が大きくシフトしてしまい使い物にならなかった。
【０１１２】
なお、低温ポリシリコンとしてニッケルの如き触媒元素を使用して結晶化したものと触媒元素を使用せずレーザーアニールのみで結晶化したものとを調べたが、どちらの場合も結果は同じであった。
【０１１３】
（本発明のＴＦＴに関する推測）
上述の様なＴＦＴの劣化は、特に電子がキャリアとなるＮ型ＴＦＴにおいて顕著である。実際のところ、本実施例に従って作製したＰ型ＴＦＴではどの様な条件でも殆ど劣化しないことが確認されている。
【０１１４】
これはＴＦＴの劣化原因の代表例が、ＣＨＥ（チャネルホットエレクトロン）注入とＤＡＨＣ（ドレインアバランシェホットキャリア）注入であることからも容易に理解できる。
【０１１５】
ＣＨＥ注入とは、チャネル内の電子がチャネルに沿った方向の電界により高いエネルギーを持ち、ついにはゲイト絶縁膜中に注入される現象である。また、ＤＡＨＣ注入とは、高エネルギーの電子が格子との衝突電離により電子−正孔対を形成し、それらがゲイト絶縁膜中に注入される現象である。（小柳光正：サブミクロンデバイスII，pp125 ，丸善株式会社，1998）
【０１１６】
これらの劣化現象は、ゲイト絶縁膜中に注入された電子が電気特性の変動を招くことにより引き起こされる。前述の繰り返し測定による劣化加速試験においてもＣＨＥ注入やＤＡＨＣ注入による劣化が進行していると考えられる。
【０１１７】
本発明者らは、本願発明で利用するＴＦＴを加熱することでＣＨＥ注入やＤＡＨＣ注入による劣化を抑制しうる理由として、熱エネルギーによってゲイト絶縁膜中に捕獲された電子が活性層中へ再放出されるためと推測している。
【０１１８】
また本願発明で利用するＴＦＴは完全空乏型（ＦＤ型）ＴＦＴであるので、非常にキャリアの移動度が高いという特徴がある。実際、図１、２に示す様にモビリティは平均で 200cm2/Vsを上回るものであり、一般的なＴＦＴでは到底なし得ない電気特性を実現している。
【０１１９】
従って、その反面としてＣＨＥ注入やＤＡＨＣ注入による劣化も生じやすいのであるが、加熱によりその様な劣化を防止または抑制することで非常に高い性能と高い信頼性を有するＴＦＴが実現される。
【０１２０】
〔実施例２〕
本実施例では、実施例１に示したハロゲン元素によるゲッタリング効果に加えてリン元素によるゲッタリング効果を得るための構成について説明する。説明には図６を用いる。
【０１２１】
まず、実施例１の工程に従ってハロゲン元素によるゲッタリングプロセスまで行い、図６（Ａ）の状態を得る。図６（Ａ）において、６０１は石英基板、６０２は活性層、６０３はゲイト絶縁膜である。
【０１２２】
次に、タンタルとタンタルを主成分とする材料との積層膜でなるゲイト電極６０４を形成する。次いでゲイト電極６０４の表面を陽極酸化することによって陽極酸化膜６０５を形成する。陽極酸化膜６０５は保護膜として機能する。（図６（Ａ））
【０１２３】
次に、ゲイト電極６０４をマスクとしてゲイト絶縁膜６０２をドライエッチング法によりエッチングする。そして、その状態でリン元素をイオン注入法により添加して不純物領域６０６、６０７を形成する。（図６（Ｂ））
【０１２４】
次に、窒化珪素膜を厚く形成した後、ドライエッチング法によるエッチバックを行い、サイドウォール６０８を形成する。そして、サイドウォール６０８を形成した後、再びリン元素を添加してソース領域６０９、ドレイン領域６１０を形成する。（図６（Ｃ））
【０１２５】
なお、サイドウォール６０８の下は２度目のリン元素が添加されず、ソース／ドレイン領域よりも低濃度にリン元素を含む一対の低濃度不純物領域６１１となる。また、ゲイト電極６０４の下は不純物の添加されないチャネル形成領域６１２となる。
【０１２６】
こうして図６（Ｃ）の状態が得られたら、４５０〜６５０℃（代表的には６００℃）で８〜２４時間（代表的には１２時間）の加熱処理を行う。
【０１２７】
この加熱処理はリン元素による触媒元素（ここではニッケル）のゲッタリングを目的とした工程であるが、同時に不純物の活性化、活性層が受けたイオン注入時の損傷の回復が行われる。
【０１２８】
この工程では、加熱処理を行うことでチャネル形成領域６１２に残存するニッケルがソース／ドレイン領域６０９、６１０に移動し、そこでゲッタリングされて不活性化する。即ち、チャネル形成領域６１２内部に残存するニッケルを除去することが可能である。
【０１２９】
なお、ソース／ドレイン領域６０９、６１０は導電性を有していれば電極としての機能を果たすのでニッケルの有無が電気特性に影響を与える恐れがない。そのため、ゲッタリングサイトとして機能させうるのである。
【０１３０】
以上の様にして図６（Ｄ）の状態が得られたら、実施例１と同様に層間絶縁膜６１３、ソース電極６１４、ドレイン電極６１５を形成して図６（Ｅ）に示す薄膜トランジスタが完成する。
【０１３１】
なお、本実施例ではゲイト電極としてタンタルを用いているが、導電性を有する結晶性珪素膜を用いても良い。また、低濃度不純物領域の形成方法は本実施例の手段に限定されるものではない。
【０１３２】
本実施例で最も重要な構成は、チャネル形成領域に残存する触媒元素をソース領域およびドレイン領域に移動させてゲッタリングすることにある。これは、リン元素による金属元素のゲッタリング効果に着目した発明である。
【０１３３】
なお、本実施例ではＮ型ＴＦＴの例を示したが、Ｐ型ＴＦＴの場合、ボロン元素だけではゲッタリング効果が得られないので、リン元素とボロン元素の両方をソース／ドレイン領域に添加することが必要である。
【０１３４】
〔実施例３〕
本実施例では、実施例１とは異なるＴＦＴ構造を採用した場合の例について説明する。まず、図７（Ａ）は低濃度不純物領域を形成するにあたってサイドウォールを利用する例である。
【０１３５】
この場合、図４（Ａ）に示す状態で無孔性の陽極酸化膜を形成し、ゲイト電極と陽極酸化膜をマスクとしてゲイト絶縁膜をエッチングする。その状態でｎ- 領域およびｐ- 領域を形成するための不純物添加を行う。
【０１３６】
次に、サイドウォール７０１〜７０３をエッチバック法で形成した後、ｎ+ 領域およびｐ+ 領域を形成するための不純物添加を行う。この様な工程でサイドウォール７０１〜７０３の下には低濃度不純物領域（ｎ- 領域およびｐ- 領域）が形成される。
【０１３７】
また、図７（Ａ）では公知のサリサイド技術を利用して金属シリサイド７０４〜７０６を形成している。シリサイド化するための金属としてはチタン、タンタル、タングステン、モリブデン等を用いることができる。
【０１３８】
また、図７（Ｂ）に示す構成は、ゲイト電極７０７〜７０９が一導電性を付与した結晶性珪素膜で形成されている点に特徴がある。通常、Ｎ型導電性を持たせるが、Ｎ型ＴＦＴとＰ型ＴＦＴとで導電性を異ならせるデュアルゲイト型ＴＦＴとすることも可能である。
【０１３９】
さらに、図７（Ｂ）に示す構造でもサリサイド構造を適用しているが、この場合、ゲイト電極７０７〜７０９の上面にも金属シリサイド７１０〜７１２が形成される。
【０１４０】
本実施例に示した構造は、動作速度の速いＴＦＴに適した構造となる様に設計されている。特に、サリサイド構造は数ＧＨｚレベルの動作周波数を実現する上で非常に有効な技術である。
【０１４１】
〔実施例４〕
本実施例では、実施例１とは異なる構成で補助容量を形成する場合の例について説明する。
【０１４２】
まず、図８（Ａ）は活性層のドレイン領域８０１を大きめに形成しておき、その一部を補助容量の下部電極として活用する。この場合、ドレイン領域８０１の上にはゲイト絶縁膜８０２があり、その上に容量電極８０３が形成される。この容量電極８０３はゲイト電極と同一材料で形成される。
【０１４３】
この時、ドレイン領域８０１のうち補助容量を形成する部分は、予め不純物を添加して導電性を持たせておいても良いし、容量電極８０３に定電圧をかけて形成される反転層を利用しても良い。
【０１４４】
図８（Ａ）は反射型液晶表示装置の例であるため、画素電極の裏側を最大限に活用して補助容量を形成できる。そのため、非常に大きな容量を確保することができる。勿論、透過型液晶表示装置にも適用できるが、その場合、補助容量の占有面積を大きくしてしまうと開口率が落ちるので注意が必要である。
【０１４５】
次に、図８（Ｂ）は透過型液晶表示装置に例である。図８（Ｂ）の構成ではドレイン電極８０４を補助容量の下部電極とし、その上に窒化珪素膜８０５、ブラックマスク８０６を形成し、ドレイン電極８０４とブラックマスク８０６との間で補助容量を形成する。
【０１４６】
この様に、図８（Ｂ）の構成ではブラックマスク８０６が補助容量の上部電極を兼ねる点が特徴である。
【０１４７】
また、８０７は画素電極であり、透過型であるので透明導電膜（例えばＩＴＯ膜）を用いる。
【０１４８】
図８（Ｂ）に示す様な構成では、広い面積を占めやすい補助容量をＴＦＴの上に形成することで開口率を広くすることが可能である。また、誘電率の高い窒化珪素膜を25nm程度の薄さで利用できるので、少ない面積で非常に大きな容量を確保することが可能である。
【０１４９】
〔実施例５〕
本実施例では、実施例１と異なる構造の薄膜トランジスタに本願発明を適用した場合の例について説明する。説明には図９を用いる。
【０１５０】
まず、石英基板９０１上にゲイト電極９０２を形成する。ゲイト電極９０２は後の熱酸化工程に耐えられる様にタンタル、シリコン等の耐熱性の高い電極を利用しておく。
【０１５１】
次に、ゲイト電極９０２を覆う様にしてゲイト絶縁膜９０３を形成する。その上には、後に活性層となる非晶質珪素膜を50nmの厚さに形成する。そして、実施例１と同様に開口部を有するマスク絶縁膜９０５を形成した後、ニッケル含有層９０６を形成する。
【０１５２】
こうして図９（Ａ）の状態が得られたら、結晶化のための加熱処理を行い、横成長領域でなる結晶性珪素膜９０７を得る。（図９（Ｂ））
【０１５３】
次に、マスク絶縁膜９０５を除去してハロゲン元素を含む雰囲気中で加熱処理を行う。条件は実施例１に従えば良い。この工程によって結晶性珪素膜９０７中からニッケルがゲッタリングされ、気相中へと除去される。（図９（Ｃ））
【０１５４】
こうしてゲッタリングプロセスが完了したら、パターニングにより横成長領域のみでなる活性層９０８を形成し、その上に窒化珪素膜でなるチャネルストッパー９０９を形成する。（図９（Ｄ））
【０１５５】
図９（Ｄ）の状態が得られたら、Ｎ型を呈する結晶性珪素膜を形成してパターニングを施し、ソース領域９１０、ドレイン領域９１１を形成する。さらに、ソース電極９１２、ドレイン電極９１３を形成する。
【０１５６】
最後に、素子全体に対して水素雰囲気中で加熱処理を行い、図９（Ｅ）に示す様な構造の逆スタガ型ＴＦＴが完成する。本実施例で示す逆スタガ型ＴＦＴも実施例１と同様の結晶性珪素膜で活性層を構成しているので、加熱状況下で耐劣化特性が向上するという特徴を有している。
【０１５７】
なお、本実施例に示した構造は逆スタガ型ＴＦＴの一例であり、本実施例の構造に限定されるものではない。また、逆スタガ型ＴＦＴだけでなく他のボトムゲイト型ＴＦＴに適用することも可能である。
【０１５８】
〔実施例６〕
本実施例では実施例１〜６に示したＴＦＴを用いて液晶パネルを構成する場合の例を示す。図１０に示すのはアクティブマトリクス型液晶パネルの断面を簡略化した図であり、ドライバー回路やロジック回路を構成する領域にはＣＭＯＳ回路を、画素マトリクス回路を構成する領域には画素ＴＦＴを示している。
【０１５９】
なお、実施例１でＣＭＯＳ回路と画素マトリクス回路の構造（ＴＦＴ構造）に関する説明を既に行ったので、本実施例では必要な箇所のみを説明することにする。
【０１６０】
まず、実施例１に示した作製工程に従って図５（Ｃ）の状態を得る。なお、画素ＴＦＴをマルチゲイト構造とするなどの変更は実施者の自由である。
【０１６１】
まず、ＴＦＴ側基板の準備として配向膜１００１を形成する。次に、対向基板を用意する。対向基板は、ガラス基板１００２、透明導電膜１００３、配向膜１００４とで構成される。なお、対向基板側には必要に応じてブラックマスクやカラーフィルターが形成されるがここでは省略する。
【０１６２】
こうして用意したアクティブマトリクス基板（ＴＦＴ側基板）と対向基板とを公知のセル組み工程によって貼り合わせる。そして、両基板の間に液晶材料１００５を封入して図１０に示す様な液晶パネルが完成する。
【０１６３】
液晶材料は液晶の動作モード（ＥＣＢモード、ゲストホストモード等）によって選定する必要があるが、プロジェクションＴＶの様に熱がかかりやすい環境下で扱うことを想定して耐熱性の高い液晶材料を用いることが好ましい。
【０１６４】
後述するが、本願発明をリア型プロジェクションＴＶに適用した場合、実施例１に示した様なＴＦＴを用いることで空冷用のファンを必要としない（８０〜２５０℃程度の温度で信頼性が高い）という利点が得られる。
【０１６５】
そのため、本願発明を効果的に活用するためには、少なくとも１００℃以上（好ましくは１５０℃以上）のクリアリングポイント（液晶材料が等方性を示す温度）を有する液晶材料を用いる必要がある。
【０１６６】
また、図５（Ｃ）に示した様なアクティブマトリクス基板の外観を図１１に簡略化して示す。図１１において、１１０１は石英基板、１１０２は画素マトリクス回路、１１０３はソースドライバー回路、１１０４はゲイトドライバー回路、１１０５はロジック回路である。
【０１６７】
ロジック回路１１０５は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバー回路と呼ばれている回路と区別するため、それ以外の信号処理回路（Ｄ／Ａコンバータ等）を指す。
【０１６８】
また、こうして形成された液晶パネルには外部端子としてＦＰＣ（Flexible Print Circuit）端子が取り付けられる。一般的に液晶モジュールと呼ばれるのはＦＰＣを取り付けた状態の液晶パネルである。
【０１６９】
〔実施例７〕
本実施例では、プロジェクションＴＶにおいて液晶モジュールで表示する映像をスクリーンに投射するための光学系（光学エンジン）の一例を示す。図１２に示すのは、対向基板側にマイクロレンズを搭載した単板式光学エンジンの例である。
【０１７０】
まず、ハロゲンランプ、メタルハライドランプ等のランプ光源１１から発した強光はダイクロイックミラー１２〜１４に入射する。本実施例ではダイクロイックミラー１２でＲ（赤）成分光が反射され、ダイクロイックミラー１３でＢ（青）成分光が反射され、ダイクロイックミラー（全反射ミラーでも良い）１４でＧ（緑）成分光が反射される。
【０１７１】
この時、ダイクロイックミラー１２〜１４は平行ではなく微妙に角度を変えて配置される。これによりＲ、Ｂ、Ｇの各成分光は異なる入射角で液晶パネル１５へと入射する。
【０１７２】
液晶パネル１５はマイクロレンズアレイ１６、対向基板１７、液晶層１８、アクティブマトリクス基板１９で構成される。なお、２０はＲに対応する画素、２１はＢに対応する画素、２２はＧに対応する画素である。
【０１７３】
微妙に異なる角度で入射した光はマイクロレンズ１６を通過すると異なった三つの場所に焦点を結ぶ。従って、例えばＲ成分光が焦点を結ぶ位置にＲに対応する画素２０を配置することでＲ成分光のみを選択的に入射させることが可能で在る。
【０１７４】
この用に配置設計を行うことでＲ、Ｇ、Ｂの各成分光は、それぞれＲ、Ｇ、Ｂに対応する各画素２０〜２２に選択的に入射する。この様な特殊な構成することでカラーフィルターを用いないで単板式を実現することができる。
【０１７５】
この様にして液晶パネル１５を透過することで各画素の情報を含んだ光が形成される。これをフレネルレンズ２３で収束させて投射レンズ（図示せず）へと導く。最終的にはスクリーン上でＲＢＧに対応する映像が合成される。
【０１７６】
本実施例の構成とした場合、カラーフィルターを用いなくても良いため従来の同等解像度の機種と比べて画面を数倍に明るくすることができる。
【０１７７】
〔実施例８〕
本実施例では、透過型の液晶モジュールを用いて三板式光学エンジンを構成する場合の例について説明する。説明には図１３を用いる。
【０１７８】
図１３において、３１はランプ光源、３２、３３はそれぞれＲとＧに対応したダイクロイックミラー、３４〜３６は全反射ミラー、３７〜３９はそれぞれＲ、Ｇ、Ｂに対応した透過型液晶パネル、４０はダイクロイックプリズム、４１は投射レンズである。
【０１７９】
まず、ランプ光源３１から発した強光はダイクロイックミラー３２でＲ成分光のみ反射される。Ｒ成分光は全反射ミラー３６で向きを変え、Ｒに対応する液晶パネル３７に入射する。
【０１８０】
また、Ｇに対応するダイクロイックミラー３３ではＧ成分光のみ反射され、Ｇに対応する液晶パネル３８に入射する。
【０１８１】
そして、ダイクロイックミラー３２、３３を透過したＢ成分光は全反射ミラー３４、３５で反射されてＢに対応する液晶パネル３９に入射する。
【０１８２】
こうして、Ｒ、Ｇ、Ｂに対応する各液晶パネル３７〜３９を透過して映像情報を含んだ光はダイクロイックプリズム４０によって再び合成され、投射レンズによってスクリーンに向けて投射される。
【０１８３】
なお、図１３に示す光学エンジンではコンデンサレンズ等の光学系レンズの記載は省略している。実際には、フライアイレンズやコンデンサレンズ等によって光学的な調整が行われる。
【０１８４】
この様なダイクロイックプリズムを用いる光学系はプリズムの精度確保に高度な技術が必要となるが、光を有効に活用する上で非常に有効である。また、色合成が簡単になる、投射レンズのバックフォーカスが小さくできる等の利点によって投射レンズを小型化することができる。
【０１８５】
従って、光学エンジンの小型化、軽量化に有利な構成であり、光学系を小さくすることでコスト面でも非常に有利と言える。
【０１８６】
勿論、ダイクロイックプリズムを使用しない構成で光学エンジンを構成することも可能である。この様な光学系の変更は、実施者が必要に応じて適宜なしうる設計事項に過ぎない。
【０１８７】
〔実施例９〕
本実施例では、反射型の三板式光学エンジンを用いる例について説明する。説明には図１４を用いるが、実施例８と同様にフライアイレンズ、コンデンサレンズ等の光学系は省略する。
【０１８８】
図１４において、４２はランプ光源、４３、４４はダイクロイックミラー、４５は全反射ミラー、４６〜４８は偏光ビームスプリッタ（ＰＢＳ）、４９〜５１はそれぞれＲ、Ｇ、Ｂに対応する液晶パネル、５２はダイクロイックプリズム、５３は投射レンズである。
【０１８９】
ランプ光源４２から発した強光はダイクロイックミラー４３でＲ成分光のみを透過してＧ成分光およびＢ成分光を反射する。さらに、ダイクロイックミラー４４ではＧ成分光のみが反射される。
【０１９０】
ダイクロイックミラー４３を透過したＲ成分光は全反射ミラー４５で反射されて偏光ビームスプリッタ４６へ入射する。また、Ｇ成分光は偏光ビームスプリッタ４７へ、Ｂ成分光は偏光ビームスプリッタ４８へ入射する。
【０１９１】
この偏光ビームスプリッタ４６〜４８は入射光をＰ偏光とＳ偏光に分離する機能を有し、且つ、Ｐ偏光のみを透過する性質を有している。従って、Ｒ、Ｇ、Ｂに対応する液晶パネル４９〜５１にはそれぞれＲ、Ｇ、Ｂに対応するＳ偏光のみが入射する。
【０１９２】
この時、各液晶パネル４９〜５１は画素がオフ状態にある時は入射光の偏光方向を変化させないで反射する様に液晶分子が配向している。また、画素がオン状態にある時は液晶分子の配向状態が変化し、入射光の偏光方向もそれに伴って変化する様に構成されている。
【０１９３】
従って、液晶パネル４９〜５１で反射されたＳ偏光は画素がオン状態にあった部分に対応した光のみがＰ偏光に変化する。即ち、オン状態にある画素で反射された光のみが偏光ビームスプリッタ４６〜４８を透過することができる。
【０１９４】
こうして偏光ビームスプリッタ４６〜４８を透過した映像情報を含む光はダイクロイックプリズム５２で合成されて投射レンズ５３へ入射する。そして、投射レンズ５３からスクリーン上へと投影される。
【０１９５】
本実施例に示した反射型の光学エンジンもダイクロイックプリズムを用いることで小型化、軽量化を実現している。なお、本実施例においてもダイクロイックプリズムを持ちない構成とすることは設計事項の変更に過ぎない。
【０１９６】
〔実施例１０〕
本実施例では、実施例７〜９に示した様な光学エンジンをセットに組み込んだプロジェクションＴＶの外観図を示す。本実施例で示すのは一般的にはリア型プロジェクションとも呼ばれるタイプである。なお、図１５（Ａ）は側面図であり、内部構造を簡略化して示している。また、図１５（Ｂ）は斜め上方から見た図である。
【０１９７】
図１５（Ａ）、（Ｂ）において、６１は本体、６２は光学エンジン、６３はリフレクター、６４はスクリーンである。実際にはその他の光学系が加わって複雑な構成となるが、本実施例では概略の構成のみを示すこととする。
【０１９８】
光学エンジン６２としては図１２〜１４に示した構造のものを用いることができる。また、光学エンジン６２の内部に組み込まれる液晶モジュールは実施例６に示した様な構成の液晶パネルで構成される。
【０１９９】
この液晶モジュールは、同一基板上にＴＦＴ（実施例１で説明したもの）でもって一体形成した半導体回路によってＮＴＳＣ方式、ＰＡＬ方式、ディジタル方式のいずれのビデオ信号にも対応できる様にすることができる。
【０２００】
また、ビデオ信号がＸＧＡ、ＳＸＧＡ、ＵＸＧＡといった様に異なる解像度に対応していてもロジック回路等で不必要な個所を黒表示するなどの工夫により解像度の低下を防ぐことができる。
【０２０１】
ところで、本実施例のプロジェクションＴＶの最大の利点は液晶パネルを冷却するための空冷用ファンを必要としない点である。
【０２０２】
通常、光学エンジンでは液晶パネルに非常に強い光を照射することになるので液晶パネルは非常に高い温度で加熱される。熱を加えるとＴＦＴ特性が劣化し、信頼性が著しく損なわれるため、一般的なプロジェクションＴＶでは空冷用ファンなどで液晶パネルを冷却しつつ使用する。
【０２０３】
しかし、この空冷用ファンは外気を吸入するので大気中の細かい塵なども吸い込んでしまうという欠点がある。即ち、空冷用ファンによって吸入されたゴミがスクリーンの裏側に付着して画質を落とすという問題が生じる。
【０２０４】
この問題は、特に一般的に家庭用として用いられるリア型プロジェクションＴＶにおいて非常に重大であった。即ち、メンテナンスのできない一般家庭では製造元や電気店にメンテナンスを依頼するしかない状況になってしまう。
【０２０５】
本実施例のプロジェクションＴＶは、実施例１で説明した様に熱が加わった状態で信頼性が向上するＴＦＴを使用しているので空冷用ファンを特に必要としない構成が可能である。即ち、本体内部に外気を取り入れる必要がないのでスクリーン裏にゴミが付着するといった問題を回避することができる。
【０２０６】
さらに、空冷用ファンを用いない構成としても温度上昇によるＴＦＴの劣化は殆どなく、非常に信頼性の高い液晶モジュールを搭載している。従って、ＴＦＴの動作温度（使用時にＴＦＴが曝される温度）が８０〜２５０℃（好ましくは１００〜２００℃）程度にまで上昇しても非常に信頼性の高いプロジェクションＴＶが実現できる。
【０２０７】
なお、この場合も液晶パネルに用いる液晶材料はクリアリングポイントが１００℃以上（好ましくは１５０℃以上）であることは言うまでもない。
【０２０８】
〔実施例１１〕
本実施例では、実施例１１とは異なる構成のプロジェクションＴＶを示す。本実施例で示すのは一般的にはフロント型プロジェクションとも呼ばれるタイプである。
【０２０９】
フロント型プロジェクションＴＶの簡略化した構成図を図１６に示す。図１６において、７１はプロジェクション装置本体、７２は投射レンズ、７３はスクリーンである。
【０２１０】
装置本体７１の内部には、実施例７〜９に示した様な光学エンジンが搭載されており、投射レンズ７２から映像情報を含む光がスクリーン７３上に投射される構成である。
【０２１１】
なお、本実施例では装置本体７１の内部構造の一例として、三板式透過型光学エンジン（実施例８）を用いた場合の例について示している。
【０２１２】
フロント型プロジェクションＴＶの最大の特徴は映像が大画面スクリーンに映し出されるということで、会議やプレゼンテーション用のアプリケーションとして需要が高い。なお、スクリーンは１００インチ型、２００インチ型といったものがよく用いられる。
【０２１３】
しかし、一般的なフロント型プロジェクションＴＶは装置本体の内部は非常に蓄熱しやすいため、熱劣化対策が不可欠である。そして、それが装置の小型化、軽量化、低価格化を阻む要因でもある。
【０２１４】
その点、本実施例に示すフロント型プロジェクションＴＶは熱に対して非常に強く、加熱された状態でも高い信頼性を確保できるので、装置の小型化等に対応しやすいと言える。
【０２１５】
また、実施例１０のリア型プロジェクションＴＶと同様にＮＴＳＣ信号、ＰＡＬ信号、ディジタル信号等のビデオ信号に対応させることも、ＶＧＡからＵＸＧＡまでの幅広い解像度域に対応することも可能である。
【０２１６】
【発明の効果】
プロジェクションＴＶに対して実施例１に示した様な加熱によって信頼性が向上する性質を有するＴＦＴを用いた液晶モジュールを搭載する。この様な構成とすることで非常に熱に対して強い信頼性の高いプロジェクションＴＶを実現することができる。
【０２１７】
また、熱に強いため空冷用のファンを使用しないリア型プロジェクションＴＶを作製することも可能である。この様なリア型プロジェクションＴＶは、スクリーン裏にゴミが付着するといった問題もなく、メンテナンスフリーであるという利点を有する。この効果は特に一般家庭において非常に有利である。
【図面の簡単な説明】
【図１】 ＴＦＴの電気特性を説明するための図。
【図２】 ＴＦＴの電気特性を説明するための図。
【図３】 薄膜トランジスタの作製工程を示す図。
【図４】 薄膜トランジスタの作製工程を示す図。
【図５】 薄膜トランジスタの作製工程を示す図。
【図６】 薄膜トランジスタの作製工程を示す図。
【図７】 アクティブマトリクス基板の構成を示す図。
【図８】 アクティブマトリクス基板の構成を示す図。
【図９】 薄膜トランジスタの作製工程を示す図。
【図１０】 液晶パネルの断面を示す図。
【図１１】 アクティブマトリクス基板を上面から見た図。
【図１２】 単板式光学エンジンの構成を示す図。
【図１３】 透過型三板式光学エンジンの構成を示す図。
【図１４】 反射型三板式光学エンジンの構成を示す図。
【図１５】 リア型プロジェクションＴＶの構成を示す図。
【図１６】 フロント型プロジェクションＴＶの構成を示す図。
【図１７】 活性層の結晶粒の様子を示すＴＥＭ写真。
【図１８】 欠陥の生成および消滅に関するモデルを説明するための図。
【発明が属する技術分野】
本願発明は薄膜半導体を利用した薄膜トランジスタで構成した半導体回路を有するプロジェクションＴＶ（プロジェクションテレビ）に関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上にＴＦＴを形成して半導体回路を構成する技術が急速に進んでいる。その様な半導体回路としてアクティブマトリクス型液晶表示装置の様な電気光学装置が代表例として挙げられる。
【０００３】
アクティブマトリクス型液晶表示装置は、同一基板上に画素マトリクス回路とドライバー回路とを設けたモノリシック型表示装置である。また、さらにメモリ回路やクロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
【０００４】
そして、これらの表示装置を表示ディスプレイとして活用した電子デバイスの需要が高まり、激しい開発競争が繰り広げられている。その様な電子デバイスの代表としてプロジェクターがある。
【０００５】
プロジェクターとは液晶表示装置にバックライトからの強光を照射し、液晶表示装置の画素マトリクス回路で作成する映像を大画面スクリーン上に投影する装置である。
【０００６】
また、プロジェクターには大別して２種類がある。数ｍ角のスクリーン上に正面から映像を投影するタイプはフロント型プロジェクター（またはフロント型プロジェクションＴＶ）と呼ばれる。また、対角数十インチのスクリーン上に裏側から映像を投影するタイプをリア型プロジェクター（またはリア型プロジェクションＴＶ）と呼ぶ。
【０００７】
特に最近では、地上放送の全面ディジタル化を受けてリア型プロジェクションＴＶが家庭用ＴＶの最有力候補となっている。これは、リア型プロジェクションＴＶが高精細さ、コンパクト性、軽量性、セット生産性、低消費電力性の面でＣＲＴ方式を凌ぐとの見方が強いからである。
【０００８】
【発明が解決しようとする課題】
本願発明はかかる需要を踏まえて、高い信頼性を有し、メンテナンスの簡単なプロジェクションＴＶを提供することを課題とする。
【０００９】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
少なくとも光学系および液晶モジュールを具備したプロジェクションＴＶであって、
前記液晶モジュールを構成する薄膜トランジスタのチャネル形成領域は、複数の棒状または偏平棒状結晶が互いに概略平行に特定の方向性をもって並んだ結晶構造体からなり、
前記薄膜トランジスタの動作温度が８０〜２５０℃であることを特徴とする。
【００１０】
また、他の発明の構成は、
少なくとも光学系および液晶モジュールを具備したプロジェクションＴＶであって、
前記液晶モジュールを構成する薄膜トランジスタのチャネル形成領域は、複数の棒状または偏平棒状結晶が互いに概略平行に特定の方向性をもって並び、且つ、結晶粒界の殆どで結晶格子に連続性を有する結晶構造体からなり、
前記薄膜トランジスタの動作温度が８０〜２５０℃であることを特徴とする。
【００１１】
本願発明の最も特徴的な点は、薄膜トランジスタを動作させると同時にキンク効果（ホットキャリア注入などによって動作が暴走する現象）を防止または抑制することにあり、その様な薄膜トランジスタを用いて構成した液晶モジュールをプロジェクションＴＶに適用した点にある。
【００１２】
本願発明で利用する薄膜トランジスタは、動作中にホットキャリア注入等でゲイト絶縁膜中に捕獲された電荷を、動作に伴う自己発熱によって放出することで、動作と同時にキンク効果を防止する特徴がある。
【００１３】
即ち、加熱されることで耐劣化性が向上するという特異な特徴を有しているため、バックライトからの強光による発熱または自己発熱が蓄積されやすいプロジェクションＴＶには最適なスイッチング素子であると考えられる。
【００１４】
本願発明の詳細について以下に示す実施例でもって説明する。
【００１５】
【実施例】
〔実施例１〕
本実施例では絶縁表面を有する基板上に本発明によるＴＦＴを形成し、画素マトリクス回路と周辺回路とをモノリシックに構成する例を示す。なお、本実施例ではドライバー回路やロジック回路等の周辺回路の例として、基本回路であるＣＭＯＳ回路を示す。
【００１６】
まず、絶縁表面を有する基板として石英基板３０１を準備する。石英基板の代わりに表面に 0.5〜5 μｍの厚さの絶縁膜を形成したセラミックス基板、シリコン基板等を用いることができる。なお、太陽電池に使用される様なグレードの低いシリコン基板は安価であるので反射型表示装置の様に透光性基板を用いる必要のない用途において有効である。
【００１７】
３０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が10〜75nm（好ましくは15〜45nm）となる様に調節する。本実施例で作製するＴＦＴは活性層が非常に薄いため、オン状態（チャネルが形成された状態）においてチャネル形成領域が完全に空乏化するＦＤ（Full-Depletion）型ＴＦＴとなる。
【００１８】
なお、非晶質珪素膜３０２の成膜は減圧熱ＣＶＤ法またはプラズマＣＶＤ法によれば良い。また、非晶質珪素膜の代わりにＳｉ1-X ＧｅX で示される様なゲルマニウムを含有した珪素膜を用いても良い。
【００１９】
次に、非晶質珪素膜３０２の結晶化工程を行う。結晶化の手段としては本発明者による特開平7-130652号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本願発明では実施例２に記載した技術内容（特開平8-78329 号公報に詳しい）を利用するのが好ましい。
【００２０】
特開平8-78329 号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜３０３を形成する。マスク絶縁膜３０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【００２１】
そして、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層３０４を形成する。なお、触媒元素としてはニッケル以外にも、ゲルマニウム（Ｇｅ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる。（図３（Ａ））
【００２２】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００２３】
次に、触媒元素の添加工程が終了したら、450 ℃1 時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃）の温度で 4〜24時間の加熱処理を加えて非晶質珪素膜３０２の結晶化を行う。本実施例では窒素雰囲気で570 ℃14時間の加熱処理を行う。
【００２４】
この時、非晶質珪素膜３０２の結晶化はニッケルを添加した添加領域３０５、３０６から優先的に進行し、基板３０１の基板面に対してほぼ平行に成長した結晶領域３０７、３０８が形成される。本発明者らはこの結晶領域３０７、３０８を横成長領域と呼んでいる。（図３（Ｂ））
【００２５】
結晶化のための加熱処理が終了したら、マスク絶縁膜３０３を除去してパターニングを行い、横成長領域３０７、３０８のみでなる島状半導体層（活性層）３０９〜３１１を形成する。ここで３０９はＣＭＯＳ回路を構成するＮ型ＴＦＴの活性層、３１０はＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層、３１１は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【００２６】
活性層３０９〜３１１を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜３１２を成膜する。ゲイト絶縁膜３１２の膜厚は後の熱酸化工程による増加分も考慮して20〜250nm の範囲で調節すれば良い。また、成膜方法は公知の気相法（プラズマＣＶＤ法、スパッタ法等）を用いれば良い。
【００２７】
次に、図３（Ｃ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００２８】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700 ℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【００２９】
そのため本実施例ではこの加熱処理を700 ℃を超える温度で行い、好ましくは800 〜1000℃（代表的には950 ℃）とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1hrとする。
【００３０】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、950 ℃、30分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層３１０〜３１２の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００３１】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００３２】
この工程においては活性層３０９〜３１１中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層３０９〜３１１中のニッケルの濃度は 5×1017atoms/cm3 以下にまで低減される。
【００３３】
なお、 5×1017atoms/cm3 という値はＳＩＭＳ（質量二次イオン分析）の検出下限である。即ち、現状ではＳＩＭＳの検出下限にまで低減されるとしか判明していないが、実際には 1×1014〜 1×1017atoms/cm3 の濃度にまでニッケルは低減されているものと思われる。
【００３４】
本発明者らが試作したＴＦＴを解析した結果、 1×1018atoms/cm3 以下（好ましくは 5×1017atoms/cm3 以下）ではＴＦＴ特性に対するニッケルの影響は確認されなかった。ただし、本明細書中における不純物濃度は、ＳＩＭＳ分析の測定結果の最小値でもって定義される。
【００３５】
また、上記加熱処理により活性層３０９〜３１１とゲイト絶縁膜３１２の界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜３１２の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００３６】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の加熱処理を行なうことで、ゲイト絶縁膜３１２の膜質の向上を図ることも有効である。
【００３７】
なお、ＳＩＭＳ分析により活性層３０９〜３１１中にはゲッタリング処理に使用したハロゲン元素が 1×1015〜 1×1020atoms/cm3 の濃度で残存することも確認されている。また、その際、活性層３０９〜３１１と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【００３８】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型３１３〜３１５を形成する。本実施例では２wt% のスカンジウムを含有したアルミニウム膜を用いる。なお、これ以外にもタンタル膜、導電性を有する珪素膜等を用いることもできる。（図４（Ａ））
【００３９】
ここで本発明者らによる特開平7-135318号公報記載の技術を利用する。同公報には、陽極酸化により形成した酸化膜を利用して自己整合的にソース／ドレイン領域と低濃度不純物領域とを形成する技術が開示されている。
【００４０】
まず、アルミニウム膜のパターニングに使用したレジストマスク（図示せず）を残したまま３％シュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸化膜３１６〜３１８を形成する。
【００４１】
この多孔性の陽極酸化膜３１６〜３１８は時間に比例して膜厚が増加する。また、上面にレジストマスクが残っているのでゲイト電極の原型３１３〜３１５の側面のみに形成される。なお、特開平7-135318号公報記載の技術では、この膜厚が後に低濃度不純物領域（ＬＤＤ領域とも呼ばれる）の長さになる。本実施例では膜厚が700 nmとなる様な条件で陽極酸化処理を行う。
【００４２】
次に、図示しないレジストマスクを除去した後、エチレングリコール溶液に３％の酒石酸を混合した電解溶液中で陽極酸化処理を行う。この処理では緻密な無孔性の陽極酸化膜３１９〜３２１が形成される。なお、多孔性の陽極酸化膜の内部にも電解溶液が浸透するので、その内側にも形成される。
【００４３】
この無孔性の陽極酸化膜３１９〜３２１は印加する電圧に応じて膜厚が決定する。本実施例では、100 nm程度の膜厚で形成される様に印加電圧を80Ｖとして陽極酸化処理を行う。
【００４４】
そして、上述の２回に渡る陽極酸化処理の後に残ったアルミニウム膜３２２〜３２４が実質的にゲイト電極として機能する。
【００４５】
こうして図４（Ｂ）の状態が得られたら、次にゲイト電極３２２〜３２４、多孔性の陽極酸化膜３１６〜３１８をマスクとしてゲイト絶縁膜３１２をドライエッチング法によりエッチングする。そして、多孔性の陽極酸化膜３１６〜３１８を除去する。こうして形成されるゲイト絶縁膜３２５〜３２７の端部は多孔性の陽極酸化膜３１６〜３１８の膜厚分だけ露出した状態となる。（図４（Ｃ））
【００４６】
次に、Ｎ型を付与する不純物イオン（本実施例ではリンを用いるが砒素でも良い）を２回に分けて添加する。
【００４７】
本実施例では、まず１回目の不純物添加を高加速電圧で行い、ｎ- 領域を形成する。この時、加速電圧が高い（80keV 程度）ので不純物イオンは露出した活性層表面だけでなく露出したゲイト絶縁膜の端部の下にも添加される。このｎ- 領域はＰイオン濃度が 1×1018〜 1×1019atoms/cm3 となる様に調節する。
【００４８】
さらに、２回目の不純物添加を低加速電圧で行い、ｎ+ 領域を形成する。この時は加速電圧が低い（10keV 程度) のでゲイト絶縁膜がマスクとして機能する。また、このｎ+ 領域はシート抵抗が 500Ω以下（好ましくは 300Ω以下）となる様に調節する。
【００４９】
以上の工程を経て、ＣＭＯＳ回路を構成するＮ型ＴＦＴのソース領域３２８、ドレイン領域３２９、低濃度不純物領域３３０、チャネル形成領域３３１が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域３３２、ドレイン領域３３３、低濃度不純物領域３３４、チャネル形成領域３３５が画定する。（図４（Ｄ））
【００５０】
なお、図４（Ｄ）に示す状態ではＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【００５１】
次に、Ｎ型ＴＦＴを覆ってレジストマスク３３６を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【００５２】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【００５３】
こうしてＣＭＯＳ回路を構成するＰ型ＴＦＴのソース領域３３７、ドレイン領域３３８、低濃度不純物領域３３９、チャネル形成領域３４０が形成される。（図５（Ａ））
【００５４】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００５５】
次に、層間絶縁膜３４１として酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそれらの積層膜を形成する。本実施例では窒化珪素膜を25nmの厚さに形成し、その上に900 nmの酸化珪素膜を堆積した積層膜を用いる。
【００５６】
そして、コンタクトホールを形成した後、ソース電極３４２〜３４４、ドレイン電極３４５、３４６を形成して図５（Ｂ）に示す状態を得る。本実施例では画素ＴＦＴのドレイン電極３４６を補助容量の下部電極として利用するので、それに対応する様な形状に加工しておく。
【００５７】
次に、10〜50nmの厚さの窒化珪素膜３４７を形成し、その上に補助容量を形成するための容量電極３４８を 100nmの厚さに形成する。本実施例では容量電極３４８としてチタン膜を用い、ドレイン電極３４６との間で補助容量を形成する。
【００５８】
前述の窒化珪素膜３４７は比誘電率が高いので誘電体として好適である。また、チタン膜以外にもアルミニウム膜やクロム膜を用いても良い。
【００５９】
なお、本実施例は反射型液晶表示装置のＴＦＴ側基板を作製する例であるので、透過型と違って後に形成される画素電極の下を自由に利用できる（開口率を気にする必要がない）。それ故に上述の様な補助容量の形成が可能となる。
【００６０】
次に、有機性樹脂膜でなる第２の層間絶縁膜３４９を 0.5〜3 μｍの厚さに形成する。有機性樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、▲１▼成膜方法が簡単である点、▲２▼容易に膜厚を厚くできる点、▲３▼比誘電率が低いので寄生容量を低減できる点、▲４▼平坦性に優れている点などが挙げられる。
【００６１】
そして、層間絶縁膜３４９上に導電膜を形成してパターニングにより画素電極３５０を形成する。本実施例は反射型の例であるため画素電極３５０を構成する導電膜としてアルミニウムを主成分とする材料を用い、画素電極３５０に反射膜としての機能を持たせる。
【００６２】
次に、基板全体を350 ℃の水素雰囲気で１〜２hr加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。
【００６３】
（本発明で用いる結晶性珪素膜の特徴）
まず、本願発明で利用するＴＦＴの活性層の特徴について説明する。ハロゲン元素によるゲッタリングプロセス後の活性層は、非常に特徴的な構造の結晶性珪素膜で構成されている。
【００６４】
具体的には、棒状または偏平棒状結晶が巨視的に見て特定の方向性をもって並んだ結晶構造体からなることがＴＥＭ（透過型電子顕微鏡法）による観察で確認される。また、この時、各結晶同士は互いに概略平行に並ぶ。
【００６５】
なお、「特定の方向に規則性をもつ」とは、複数の棒状または偏平棒状結晶の成長方向がほぼ同一の方向に向かっていることを意味している。この場合、キャリアはまるで雨樋を流れる水の如く棒状または偏平棒状結晶の内部を優先的に進むと考えられるため、キャリアにとって異方性を有した結晶構造と言える。
【００６６】
本発明者らは、この成長方向とチャネル方向（ＴＦＴがオン状態にある時にキャリアが移動する方向）とを一致させることで、非常に動作速度の高いＴＦＴを得ている。
【００６７】
また、ゲッタリングプロセスによって結晶同士の境界（結晶粒界）ではＳｉ−Ｎｉ結合が切れ、Ｓｉ−Ｓｉ結合として再結合することにより不対結合手が激減する。即ち、結晶粒界の殆どは格子欠陥を形成せずに連続しており、結晶粒界は実質的にキャリアを捕獲しない。この事はキャリアの移動度が向上することを意味しており、後述するＴＦＴ特性はこの様な結晶構造に起因してなしうるものと考えられる。
【００６８】
この事に関して、本発明者らがＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）により結晶粒界付近の格子縞を観察した結果、異なる結晶間で格子縞が１対１に対応し、連続的に連なっていることが確認された。即ち、結晶粒界において結晶格子に連続性があり、不対結合手の如き結晶欠陥が殆ど存在しないことが判明している。
【００６９】
さらに、結晶化終了直後の結晶とゲッタリングプロセス後の結晶とを比べるとゲッタリング後の方が結晶の内部欠陥が少ないことがＴＥＭによる観察で確認された。これは 700℃を超える高い温度での加熱処理による効果と考えられる。
【００７０】
即ち、本発明の結晶シリコン膜を形成するにあたって結晶化温度以上の温度でのアニール工程（本実施例の場合、図３（Ｄ）に示す工程）は、結晶粒内の欠陥低減に関して重要な役割を果たしている。その事について説明する。
【００７１】
図１７（Ａ）は図３（Ｂ）に示した結晶化工程までを終了した時点での結晶シリコン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）に矢印で示される様なジグザグ状に見える欠陥が確認される。
【００７２】
この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図１７（Ａ）は｛１１１｝面に平行な欠陥面を有する積層欠陥と思われる。その事は、ジグザグ状に見える欠陥が約７０°の角をなして折れ曲がっていることから推測できる。
【００７３】
一方、図１７（Ｂ）に示す様に、同倍率で見た本発明の結晶シリコン膜は、結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することができる。
【００７４】
即ち、本発明の結晶シリコン膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。
【００７５】
この様に、図１７（Ａ）と（Ｂ）の写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。本発明の結晶シリコン膜が図１７（Ａ）に示した結晶シリコン膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。
【００７６】
以上の事から、本発明にとって図３（Ｄ）に示した工程は必要不可欠な工程であることが判る。本発明者らは、この工程によって起こる現象について次の様なモデルを考えている。
【００７７】
まず、図１７（Ａ）に示す状態では結晶粒内の欠陥（主として積層欠陥）には触媒元素（代表的にはニッケル）が偏析している。即ち、Si-Ni-Siといった形の結合が多数存在していると考えられる。
【００７８】
しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されると、Si-Ni 結合は切れる。そのため、シリコンの余った結合手はすぐにSi-Si 結合を形成して安定する。こうして欠陥が消滅する。
【００７９】
勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、本発明ではニッケルとの結合が切れて未結合手が多く発生するためシリコンの再結合がさらにスムーズに行われると推測できる。
【００８０】
また、同時に結晶シリコン膜が熱酸化される際に発生する余剰シリコン原子が安定性を求めて欠陥へと移動し、Si-Si 結合の生成に大きく寄与していると考えられる。この概念はいわゆる高温ポリシリコン膜の結晶粒内に欠陥が少ない理由として知られている。
【００８１】
また、本発明者らは結晶化温度を超える温度（代表的には 700〜1100℃）で加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルを考えている。
【００８２】
結晶シリコン膜と下地膜となる酸化珪素膜とでは、熱膨張係数に１０倍近くの差がある。従って、非晶質シリコン膜から結晶シリコン膜に変成した段階（図１７（Ａ））では、結晶シリコン膜が冷却される時に非常に大きな応力が結晶シリコン膜にかかる。
【００８３】
この事について、図１８を用いて説明する。図１８（Ａ）は結晶化工程後の結晶シリコン膜にかかる熱履歴を示している。まず、温度（ｔ1 ）で結晶化された結晶シリコン膜は冷却期間（ａ）を経て室温まで冷やされる。
【００８４】
ここで図１８（Ｂ）に示すのは冷却期間（ａ）にある時の結晶シリコン膜であり、８０は石英基板、８１は結晶シリコン膜である。この時、結晶シリコン膜８１と石英基板８０との界面８２における密着性はあまり高くなく、それが原因となって多数の粒内欠陥を発生していると考えられる。
【００８５】
即ち、熱膨張係数の差によって引っ張られた結晶シリコン膜８１は石英基板８０上で非常に動きやすく、引っ張り応力などの力によって積層欠陥や転位などの欠陥８３を容易に生じてしまうと考えられる。
【００８６】
こうして得られた結晶シリコン膜が図１７（Ａ）に示した様な状態となるのである。そしてその後、図１８（Ａ）に示す様に温度（ｔ2 ）で触媒元素のゲッタリング工程が施され、その結果、結晶シリコン膜中の欠陥が前述の理由によって消滅する。
【００８７】
ここで重要なことは触媒元素のゲッタリング工程が行われると同時に結晶シリコン膜石英基板に固着され、石英基板との密着性が高まる点である。即ち、このゲッタリング工程は結晶シリコン膜と石英基板（下地）との固着工程を兼ねていると考えられる。
【００８８】
こうしてゲッタリング＋固着工程を終了すると冷却期間（ｂ）を経て室温まで冷やされる。ここで結晶化工程の後の冷却期間（ａ）と異なる点は、石英基板８０とアニール後の結晶シリコン膜８４との界面８５が非常に密着性の高い状態となっている点である。（図１８（Ｃ））
【００８９】
この様に密着性が高いと石英基板８０に対して結晶シリコン膜８４が完全に固着されるので、結晶シリコン膜の冷却段階において結晶シリコン膜に応力が加わっても欠陥を発生するには至らない。即ち、再び欠陥が発生する様なことを防ぐことができる。
【００９０】
なお、図１８（Ａ）では結晶化工程後に室温まで下げるプロセスを例にとっているが、結晶化が終了したらそのまま温度を上げてゲッタリング＋固着工程を行うこともできる。その様なプロセスを経ても本発明の結晶シリコン膜を得ることは可能である。
【００９１】
こうして得られた本発明の結晶シリコン膜（図１７（Ｂ））は、単に結晶化を行っただけの結晶シリコン膜（図１７（Ａ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。
【００９２】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本発明の結晶シリコン膜のスピン密度は少なくとも 5×1017spins/cm3 以下（好ましくは 3×1017spins/cm3 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【００９３】
以上の様な結晶構造および特徴を有する本発明の結晶シリコン膜は、連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）と呼ばれる。
【００９４】
（本発明のＴＦＴの電気特性）
次に、本実施例に従って作製した薄膜トランジスタの電気特性を調べた結果について以下に述べる。測定は市販の装置（ヒューレットパッカード社製：型番４１４５Ｂ）を用いて行った。
【００９５】
まず、本発明者らが行った１回目の試験について説明する。本発明者らは上記装置を用いてＴＦＴを測定し、横軸にゲイト電圧、縦軸にドレイン電流をプロットしたグラフ（Ｉｄ−Ｖｇ特性と呼ぶ）を調べた。なお、測定時の試料温度は試料を支持するサーモチャック（温度制御機能を有する）で室温に制御した。
【００９６】
また、ＴＦＴサイズはＬ／Ｗ＝８／８μｍの場合（図１（Ａ））と、Ｌ／Ｗ＝８／２００μｍの場合（図１（Ｂ））について調べた。なお、Ｌはチャネル長、Ｗはチャネル幅である。
【００９７】
そして、まず初期特性としてイニシャル状態のＩｄ−Ｖｇ特性を調べ、次に、初期特性を測定した後、同条件１０回の繰り返し測定による劣化加速試験を行い、ＴＦＴが劣化する割合を調べた。
【００９８】
以上の試験の結果を図１（Ａ）、（Ｂ）に示す。図１（Ａ）において１０１（実線）、１０２（点線）で示されるグラフがＩｄ−Ｖｇ特性（またはＩｄ−Ｖｇ曲線）である。そして、１０１が初期特性であり、１０２が１０回繰り返し測定を行った後に測定した特性を表している。
【００９９】
また、図１（Ａ）において１０３（実線）、１０４（点線）はそれぞれ１０１、１０２に示すＩｄ−Ｖｇ特性に対応する電界効果移動度（モビリティ）の変動を表すグラフである。モビリティはＴＦＴの動作速度を表す指針であり、Ｉｄ−Ｖｇ特性のデータから理論的に計算で求めている。
【０１００】
また、同様に図１（Ｂ）において１０５（実線）、１０６（点線）はそれぞれイニシャルおよび加速試験後のＩｄ−Ｖｇ特性であり、１０７（実線）、１０８（点線）はそれぞれイニシャルおよび加速試験後のモビリティである。
【０１０１】
この様な試験結果から本発明者らが得た知見を以下に示す。図１（Ａ）の場合、イニシャル時には最大で 300cm2/Vs近いモビリティを達成していたのであるが、加速試験後には最大値で 220cm2/Vs程度にまで劣化してしまっている。また、ゲイト電圧が０Ｖ以下の領域でのドレイン電流（ここではオフ電流と呼ぶ）も加速試験後には２倍程度に増加してしまっている。
【０１０２】
ところが、図１（Ｂ）の場合、イニシャル時のモビリティ（１０７で示される）と加速試験後のモビリティ（１０８で示される）に大きな差は見られず、殆ど劣化していないことが確認された。また、オフ電流にも大きな変化は見られなかった。
【０１０３】
これらの結果から、１０回繰り返し測定による加速試験ではチャネル幅の大きいＴＦＴの方が劣化に強いという傾向が確認された。なお、本発明者らは数十個のＴＦＴで同様の傾向を確認している。
【０１０４】
これらの結果を受けてチャネル幅の長さが異なることによるＴＦＴの性質の違いを検討した結果、本発明者らはチャネル幅が大きい場合に起こる大電流による自己発熱に注目した。そこで、同一構造のＴＦＴを積極的に加熱し、その状態で繰り返し測定による加速試験を行った。
【０１０５】
その結果を図２に示す。図２（Ａ）はＬ／Ｗ＝６．６／２μｍのトリプルゲイト型ＴＦＴを室温で調べた結果、図２（Ｂ）は同じトリプルゲイト型ＴＦＴを１２５℃に加熱して調べた結果である。
【０１０６】
図２（Ａ）に示す様に、室温で加速試験を行った場合、イニシャル状態のＩｄ−Ｖｇ特性（実線）２０１と加速試験後のＩｄ−Ｖｇ特性（点線）２０２とでは変化が見られないが、イニシャル状態のモビリティ（実線）２０３に対して加速試験後のモビリティ（点線）２０４は最大値で２０％近くも劣化している。
【０１０７】
一方、図２（Ｂ）に示す様に、１２５℃に加熱した状態で加速試験を行った場合、イニシャル状態のＩｄ−Ｖｇ特性（実線）２０５、加速試験後のＩｄ−Ｖｇ特性（点線）２０６は殆ど変化が見られず、イニシャル状態のモビリティ（実線）２０７と加速試験後のモビリティ（点線）２０８との間にも大きな変化は見られなかった。
【０１０８】
以上の結果から、本願発明で利用するＴＦＴは熱を加えることで劣化しにくくなる性質を持つことが確認された。この効果は、８０℃以上で顕著になり、２５０℃程度まで確認されている。本発明者らの実験では１００〜２００℃の温度範囲内で安定な効果が得られている。
【０１０９】
従って、図１に示した試験の結果は、チャネル幅の大きいＴＦＴが自己発熱により加熱され、結果的に劣化が抑制されていたと考えられる。なお、エミッション顕微鏡でチャネル幅が１００μｍ以上のＴＦＴを観察した場合、オン状態にある時のチャネル付近では発熱による発光が確認される。これは、おそらく１００℃以上に加熱されることにより発光が観測されたものと予想される。
【０１１０】
なお、チャネル長（Ｌ）とチャネル幅（Ｗ）を様々に変えて実験を行った結果、チャネル幅が１００μｍ以上であれば本願発明の効果を確認できた。特に、Ｌ／Ｗ＝０．０１以下（例えばＬ＝２μｍであればＷ＝２００μｍ以上）の関係にある時、顕著な効果を確認することができた。
【０１１１】
また、熱により劣化を防ぐまたは抑制するという効果は、本願発明で利用するＴＦＴに特有の現象である。本発明者らがいわゆる低温ポリシリコンＴＦＴに対して同様の試験を行った結果、加熱によりしきい値電圧（Ｖth）が大きくシフトしてしまい使い物にならなかった。
【０１１２】
なお、低温ポリシリコンとしてニッケルの如き触媒元素を使用して結晶化したものと触媒元素を使用せずレーザーアニールのみで結晶化したものとを調べたが、どちらの場合も結果は同じであった。
【０１１３】
（本発明のＴＦＴに関する推測）
上述の様なＴＦＴの劣化は、特に電子がキャリアとなるＮ型ＴＦＴにおいて顕著である。実際のところ、本実施例に従って作製したＰ型ＴＦＴではどの様な条件でも殆ど劣化しないことが確認されている。
【０１１４】
これはＴＦＴの劣化原因の代表例が、ＣＨＥ（チャネルホットエレクトロン）注入とＤＡＨＣ（ドレインアバランシェホットキャリア）注入であることからも容易に理解できる。
【０１１５】
ＣＨＥ注入とは、チャネル内の電子がチャネルに沿った方向の電界により高いエネルギーを持ち、ついにはゲイト絶縁膜中に注入される現象である。また、ＤＡＨＣ注入とは、高エネルギーの電子が格子との衝突電離により電子−正孔対を形成し、それらがゲイト絶縁膜中に注入される現象である。（小柳光正：サブミクロンデバイスII，pp125 ，丸善株式会社，1998）
【０１１６】
これらの劣化現象は、ゲイト絶縁膜中に注入された電子が電気特性の変動を招くことにより引き起こされる。前述の繰り返し測定による劣化加速試験においてもＣＨＥ注入やＤＡＨＣ注入による劣化が進行していると考えられる。
【０１１７】
本発明者らは、本願発明で利用するＴＦＴを加熱することでＣＨＥ注入やＤＡＨＣ注入による劣化を抑制しうる理由として、熱エネルギーによってゲイト絶縁膜中に捕獲された電子が活性層中へ再放出されるためと推測している。
【０１１８】
また本願発明で利用するＴＦＴは完全空乏型（ＦＤ型）ＴＦＴであるので、非常にキャリアの移動度が高いという特徴がある。実際、図１、２に示す様にモビリティは平均で 200cm2/Vsを上回るものであり、一般的なＴＦＴでは到底なし得ない電気特性を実現している。
【０１１９】
従って、その反面としてＣＨＥ注入やＤＡＨＣ注入による劣化も生じやすいのであるが、加熱によりその様な劣化を防止または抑制することで非常に高い性能と高い信頼性を有するＴＦＴが実現される。
【０１２０】
〔実施例２〕
本実施例では、実施例１に示したハロゲン元素によるゲッタリング効果に加えてリン元素によるゲッタリング効果を得るための構成について説明する。説明には図６を用いる。
【０１２１】
まず、実施例１の工程に従ってハロゲン元素によるゲッタリングプロセスまで行い、図６（Ａ）の状態を得る。図６（Ａ）において、６０１は石英基板、６０２は活性層、６０３はゲイト絶縁膜である。
【０１２２】
次に、タンタルとタンタルを主成分とする材料との積層膜でなるゲイト電極６０４を形成する。次いでゲイト電極６０４の表面を陽極酸化することによって陽極酸化膜６０５を形成する。陽極酸化膜６０５は保護膜として機能する。（図６（Ａ））
【０１２３】
次に、ゲイト電極６０４をマスクとしてゲイト絶縁膜６０２をドライエッチング法によりエッチングする。そして、その状態でリン元素をイオン注入法により添加して不純物領域６０６、６０７を形成する。（図６（Ｂ））
【０１２４】
次に、窒化珪素膜を厚く形成した後、ドライエッチング法によるエッチバックを行い、サイドウォール６０８を形成する。そして、サイドウォール６０８を形成した後、再びリン元素を添加してソース領域６０９、ドレイン領域６１０を形成する。（図６（Ｃ））
【０１２５】
なお、サイドウォール６０８の下は２度目のリン元素が添加されず、ソース／ドレイン領域よりも低濃度にリン元素を含む一対の低濃度不純物領域６１１となる。また、ゲイト電極６０４の下は不純物の添加されないチャネル形成領域６１２となる。
【０１２６】
こうして図６（Ｃ）の状態が得られたら、４５０〜６５０℃（代表的には６００℃）で８〜２４時間（代表的には１２時間）の加熱処理を行う。
【０１２７】
この加熱処理はリン元素による触媒元素（ここではニッケル）のゲッタリングを目的とした工程であるが、同時に不純物の活性化、活性層が受けたイオン注入時の損傷の回復が行われる。
【０１２８】
この工程では、加熱処理を行うことでチャネル形成領域６１２に残存するニッケルがソース／ドレイン領域６０９、６１０に移動し、そこでゲッタリングされて不活性化する。即ち、チャネル形成領域６１２内部に残存するニッケルを除去することが可能である。
【０１２９】
なお、ソース／ドレイン領域６０９、６１０は導電性を有していれば電極としての機能を果たすのでニッケルの有無が電気特性に影響を与える恐れがない。そのため、ゲッタリングサイトとして機能させうるのである。
【０１３０】
以上の様にして図６（Ｄ）の状態が得られたら、実施例１と同様に層間絶縁膜６１３、ソース電極６１４、ドレイン電極６１５を形成して図６（Ｅ）に示す薄膜トランジスタが完成する。
【０１３１】
なお、本実施例ではゲイト電極としてタンタルを用いているが、導電性を有する結晶性珪素膜を用いても良い。また、低濃度不純物領域の形成方法は本実施例の手段に限定されるものではない。
【０１３２】
本実施例で最も重要な構成は、チャネル形成領域に残存する触媒元素をソース領域およびドレイン領域に移動させてゲッタリングすることにある。これは、リン元素による金属元素のゲッタリング効果に着目した発明である。
【０１３３】
なお、本実施例ではＮ型ＴＦＴの例を示したが、Ｐ型ＴＦＴの場合、ボロン元素だけではゲッタリング効果が得られないので、リン元素とボロン元素の両方をソース／ドレイン領域に添加することが必要である。
【０１３４】
〔実施例３〕
本実施例では、実施例１とは異なるＴＦＴ構造を採用した場合の例について説明する。まず、図７（Ａ）は低濃度不純物領域を形成するにあたってサイドウォールを利用する例である。
【０１３５】
この場合、図４（Ａ）に示す状態で無孔性の陽極酸化膜を形成し、ゲイト電極と陽極酸化膜をマスクとしてゲイト絶縁膜をエッチングする。その状態でｎ- 領域およびｐ- 領域を形成するための不純物添加を行う。
【０１３６】
次に、サイドウォール７０１〜７０３をエッチバック法で形成した後、ｎ+ 領域およびｐ+ 領域を形成するための不純物添加を行う。この様な工程でサイドウォール７０１〜７０３の下には低濃度不純物領域（ｎ- 領域およびｐ- 領域）が形成される。
【０１３７】
また、図７（Ａ）では公知のサリサイド技術を利用して金属シリサイド７０４〜７０６を形成している。シリサイド化するための金属としてはチタン、タンタル、タングステン、モリブデン等を用いることができる。
【０１３８】
また、図７（Ｂ）に示す構成は、ゲイト電極７０７〜７０９が一導電性を付与した結晶性珪素膜で形成されている点に特徴がある。通常、Ｎ型導電性を持たせるが、Ｎ型ＴＦＴとＰ型ＴＦＴとで導電性を異ならせるデュアルゲイト型ＴＦＴとすることも可能である。
【０１３９】
さらに、図７（Ｂ）に示す構造でもサリサイド構造を適用しているが、この場合、ゲイト電極７０７〜７０９の上面にも金属シリサイド７１０〜７１２が形成される。
【０１４０】
本実施例に示した構造は、動作速度の速いＴＦＴに適した構造となる様に設計されている。特に、サリサイド構造は数ＧＨｚレベルの動作周波数を実現する上で非常に有効な技術である。
【０１４１】
〔実施例４〕
本実施例では、実施例１とは異なる構成で補助容量を形成する場合の例について説明する。
【０１４２】
まず、図８（Ａ）は活性層のドレイン領域８０１を大きめに形成しておき、その一部を補助容量の下部電極として活用する。この場合、ドレイン領域８０１の上にはゲイト絶縁膜８０２があり、その上に容量電極８０３が形成される。この容量電極８０３はゲイト電極と同一材料で形成される。
【０１４３】
この時、ドレイン領域８０１のうち補助容量を形成する部分は、予め不純物を添加して導電性を持たせておいても良いし、容量電極８０３に定電圧をかけて形成される反転層を利用しても良い。
【０１４４】
図８（Ａ）は反射型液晶表示装置の例であるため、画素電極の裏側を最大限に活用して補助容量を形成できる。そのため、非常に大きな容量を確保することができる。勿論、透過型液晶表示装置にも適用できるが、その場合、補助容量の占有面積を大きくしてしまうと開口率が落ちるので注意が必要である。
【０１４５】
次に、図８（Ｂ）は透過型液晶表示装置に例である。図８（Ｂ）の構成ではドレイン電極８０４を補助容量の下部電極とし、その上に窒化珪素膜８０５、ブラックマスク８０６を形成し、ドレイン電極８０４とブラックマスク８０６との間で補助容量を形成する。
【０１４６】
この様に、図８（Ｂ）の構成ではブラックマスク８０６が補助容量の上部電極を兼ねる点が特徴である。
【０１４７】
また、８０７は画素電極であり、透過型であるので透明導電膜（例えばＩＴＯ膜）を用いる。
【０１４８】
図８（Ｂ）に示す様な構成では、広い面積を占めやすい補助容量をＴＦＴの上に形成することで開口率を広くすることが可能である。また、誘電率の高い窒化珪素膜を25nm程度の薄さで利用できるので、少ない面積で非常に大きな容量を確保することが可能である。
【０１４９】
〔実施例５〕
本実施例では、実施例１と異なる構造の薄膜トランジスタに本願発明を適用した場合の例について説明する。説明には図９を用いる。
【０１５０】
まず、石英基板９０１上にゲイト電極９０２を形成する。ゲイト電極９０２は後の熱酸化工程に耐えられる様にタンタル、シリコン等の耐熱性の高い電極を利用しておく。
【０１５１】
次に、ゲイト電極９０２を覆う様にしてゲイト絶縁膜９０３を形成する。その上には、後に活性層となる非晶質珪素膜を50nmの厚さに形成する。そして、実施例１と同様に開口部を有するマスク絶縁膜９０５を形成した後、ニッケル含有層９０６を形成する。
【０１５２】
こうして図９（Ａ）の状態が得られたら、結晶化のための加熱処理を行い、横成長領域でなる結晶性珪素膜９０７を得る。（図９（Ｂ））
【０１５３】
次に、マスク絶縁膜９０５を除去してハロゲン元素を含む雰囲気中で加熱処理を行う。条件は実施例１に従えば良い。この工程によって結晶性珪素膜９０７中からニッケルがゲッタリングされ、気相中へと除去される。（図９（Ｃ））
【０１５４】
こうしてゲッタリングプロセスが完了したら、パターニングにより横成長領域のみでなる活性層９０８を形成し、その上に窒化珪素膜でなるチャネルストッパー９０９を形成する。（図９（Ｄ））
【０１５５】
図９（Ｄ）の状態が得られたら、Ｎ型を呈する結晶性珪素膜を形成してパターニングを施し、ソース領域９１０、ドレイン領域９１１を形成する。さらに、ソース電極９１２、ドレイン電極９１３を形成する。
【０１５６】
最後に、素子全体に対して水素雰囲気中で加熱処理を行い、図９（Ｅ）に示す様な構造の逆スタガ型ＴＦＴが完成する。本実施例で示す逆スタガ型ＴＦＴも実施例１と同様の結晶性珪素膜で活性層を構成しているので、加熱状況下で耐劣化特性が向上するという特徴を有している。
【０１５７】
なお、本実施例に示した構造は逆スタガ型ＴＦＴの一例であり、本実施例の構造に限定されるものではない。また、逆スタガ型ＴＦＴだけでなく他のボトムゲイト型ＴＦＴに適用することも可能である。
【０１５８】
〔実施例６〕
本実施例では実施例１〜６に示したＴＦＴを用いて液晶パネルを構成する場合の例を示す。図１０に示すのはアクティブマトリクス型液晶パネルの断面を簡略化した図であり、ドライバー回路やロジック回路を構成する領域にはＣＭＯＳ回路を、画素マトリクス回路を構成する領域には画素ＴＦＴを示している。
【０１５９】
なお、実施例１でＣＭＯＳ回路と画素マトリクス回路の構造（ＴＦＴ構造）に関する説明を既に行ったので、本実施例では必要な箇所のみを説明することにする。
【０１６０】
まず、実施例１に示した作製工程に従って図５（Ｃ）の状態を得る。なお、画素ＴＦＴをマルチゲイト構造とするなどの変更は実施者の自由である。
【０１６１】
まず、ＴＦＴ側基板の準備として配向膜１００１を形成する。次に、対向基板を用意する。対向基板は、ガラス基板１００２、透明導電膜１００３、配向膜１００４とで構成される。なお、対向基板側には必要に応じてブラックマスクやカラーフィルターが形成されるがここでは省略する。
【０１６２】
こうして用意したアクティブマトリクス基板（ＴＦＴ側基板）と対向基板とを公知のセル組み工程によって貼り合わせる。そして、両基板の間に液晶材料１００５を封入して図１０に示す様な液晶パネルが完成する。
【０１６３】
液晶材料は液晶の動作モード（ＥＣＢモード、ゲストホストモード等）によって選定する必要があるが、プロジェクションＴＶの様に熱がかかりやすい環境下で扱うことを想定して耐熱性の高い液晶材料を用いることが好ましい。
【０１６４】
後述するが、本願発明をリア型プロジェクションＴＶに適用した場合、実施例１に示した様なＴＦＴを用いることで空冷用のファンを必要としない（８０〜２５０℃程度の温度で信頼性が高い）という利点が得られる。
【０１６５】
そのため、本願発明を効果的に活用するためには、少なくとも１００℃以上（好ましくは１５０℃以上）のクリアリングポイント（液晶材料が等方性を示す温度）を有する液晶材料を用いる必要がある。
【０１６６】
また、図５（Ｃ）に示した様なアクティブマトリクス基板の外観を図１１に簡略化して示す。図１１において、１１０１は石英基板、１１０２は画素マトリクス回路、１１０３はソースドライバー回路、１１０４はゲイトドライバー回路、１１０５はロジック回路である。
【０１６７】
ロジック回路１１０５は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバー回路と呼ばれている回路と区別するため、それ以外の信号処理回路（Ｄ／Ａコンバータ等）を指す。
【０１６８】
また、こうして形成された液晶パネルには外部端子としてＦＰＣ（Flexible Print Circuit）端子が取り付けられる。一般的に液晶モジュールと呼ばれるのはＦＰＣを取り付けた状態の液晶パネルである。
【０１６９】
〔実施例７〕
本実施例では、プロジェクションＴＶにおいて液晶モジュールで表示する映像をスクリーンに投射するための光学系（光学エンジン）の一例を示す。図１２に示すのは、対向基板側にマイクロレンズを搭載した単板式光学エンジンの例である。
【０１７０】
まず、ハロゲンランプ、メタルハライドランプ等のランプ光源１１から発した強光はダイクロイックミラー１２〜１４に入射する。本実施例ではダイクロイックミラー１２でＲ（赤）成分光が反射され、ダイクロイックミラー１３でＢ（青）成分光が反射され、ダイクロイックミラー（全反射ミラーでも良い）１４でＧ（緑）成分光が反射される。
【０１７１】
この時、ダイクロイックミラー１２〜１４は平行ではなく微妙に角度を変えて配置される。これによりＲ、Ｂ、Ｇの各成分光は異なる入射角で液晶パネル１５へと入射する。
【０１７２】
液晶パネル１５はマイクロレンズアレイ１６、対向基板１７、液晶層１８、アクティブマトリクス基板１９で構成される。なお、２０はＲに対応する画素、２１はＢに対応する画素、２２はＧに対応する画素である。
【０１７３】
微妙に異なる角度で入射した光はマイクロレンズ１６を通過すると異なった三つの場所に焦点を結ぶ。従って、例えばＲ成分光が焦点を結ぶ位置にＲに対応する画素２０を配置することでＲ成分光のみを選択的に入射させることが可能で在る。
【０１７４】
この用に配置設計を行うことでＲ、Ｇ、Ｂの各成分光は、それぞれＲ、Ｇ、Ｂに対応する各画素２０〜２２に選択的に入射する。この様な特殊な構成することでカラーフィルターを用いないで単板式を実現することができる。
【０１７５】
この様にして液晶パネル１５を透過することで各画素の情報を含んだ光が形成される。これをフレネルレンズ２３で収束させて投射レンズ（図示せず）へと導く。最終的にはスクリーン上でＲＢＧに対応する映像が合成される。
【０１７６】
本実施例の構成とした場合、カラーフィルターを用いなくても良いため従来の同等解像度の機種と比べて画面を数倍に明るくすることができる。
【０１７７】
〔実施例８〕
本実施例では、透過型の液晶モジュールを用いて三板式光学エンジンを構成する場合の例について説明する。説明には図１３を用いる。
【０１７８】
図１３において、３１はランプ光源、３２、３３はそれぞれＲとＧに対応したダイクロイックミラー、３４〜３６は全反射ミラー、３７〜３９はそれぞれＲ、Ｇ、Ｂに対応した透過型液晶パネル、４０はダイクロイックプリズム、４１は投射レンズである。
【０１７９】
まず、ランプ光源３１から発した強光はダイクロイックミラー３２でＲ成分光のみ反射される。Ｒ成分光は全反射ミラー３６で向きを変え、Ｒに対応する液晶パネル３７に入射する。
【０１８０】
また、Ｇに対応するダイクロイックミラー３３ではＧ成分光のみ反射され、Ｇに対応する液晶パネル３８に入射する。
【０１８１】
そして、ダイクロイックミラー３２、３３を透過したＢ成分光は全反射ミラー３４、３５で反射されてＢに対応する液晶パネル３９に入射する。
【０１８２】
こうして、Ｒ、Ｇ、Ｂに対応する各液晶パネル３７〜３９を透過して映像情報を含んだ光はダイクロイックプリズム４０によって再び合成され、投射レンズによってスクリーンに向けて投射される。
【０１８３】
なお、図１３に示す光学エンジンではコンデンサレンズ等の光学系レンズの記載は省略している。実際には、フライアイレンズやコンデンサレンズ等によって光学的な調整が行われる。
【０１８４】
この様なダイクロイックプリズムを用いる光学系はプリズムの精度確保に高度な技術が必要となるが、光を有効に活用する上で非常に有効である。また、色合成が簡単になる、投射レンズのバックフォーカスが小さくできる等の利点によって投射レンズを小型化することができる。
【０１８５】
従って、光学エンジンの小型化、軽量化に有利な構成であり、光学系を小さくすることでコスト面でも非常に有利と言える。
【０１８６】
勿論、ダイクロイックプリズムを使用しない構成で光学エンジンを構成することも可能である。この様な光学系の変更は、実施者が必要に応じて適宜なしうる設計事項に過ぎない。
【０１８７】
〔実施例９〕
本実施例では、反射型の三板式光学エンジンを用いる例について説明する。説明には図１４を用いるが、実施例８と同様にフライアイレンズ、コンデンサレンズ等の光学系は省略する。
【０１８８】
図１４において、４２はランプ光源、４３、４４はダイクロイックミラー、４５は全反射ミラー、４６〜４８は偏光ビームスプリッタ（ＰＢＳ）、４９〜５１はそれぞれＲ、Ｇ、Ｂに対応する液晶パネル、５２はダイクロイックプリズム、５３は投射レンズである。
【０１８９】
ランプ光源４２から発した強光はダイクロイックミラー４３でＲ成分光のみを透過してＧ成分光およびＢ成分光を反射する。さらに、ダイクロイックミラー４４ではＧ成分光のみが反射される。
【０１９０】
ダイクロイックミラー４３を透過したＲ成分光は全反射ミラー４５で反射されて偏光ビームスプリッタ４６へ入射する。また、Ｇ成分光は偏光ビームスプリッタ４７へ、Ｂ成分光は偏光ビームスプリッタ４８へ入射する。
【０１９１】
この偏光ビームスプリッタ４６〜４８は入射光をＰ偏光とＳ偏光に分離する機能を有し、且つ、Ｐ偏光のみを透過する性質を有している。従って、Ｒ、Ｇ、Ｂに対応する液晶パネル４９〜５１にはそれぞれＲ、Ｇ、Ｂに対応するＳ偏光のみが入射する。
【０１９２】
この時、各液晶パネル４９〜５１は画素がオフ状態にある時は入射光の偏光方向を変化させないで反射する様に液晶分子が配向している。また、画素がオン状態にある時は液晶分子の配向状態が変化し、入射光の偏光方向もそれに伴って変化する様に構成されている。
【０１９３】
従って、液晶パネル４９〜５１で反射されたＳ偏光は画素がオン状態にあった部分に対応した光のみがＰ偏光に変化する。即ち、オン状態にある画素で反射された光のみが偏光ビームスプリッタ４６〜４８を透過することができる。
【０１９４】
こうして偏光ビームスプリッタ４６〜４８を透過した映像情報を含む光はダイクロイックプリズム５２で合成されて投射レンズ５３へ入射する。そして、投射レンズ５３からスクリーン上へと投影される。
【０１９５】
本実施例に示した反射型の光学エンジンもダイクロイックプリズムを用いることで小型化、軽量化を実現している。なお、本実施例においてもダイクロイックプリズムを持ちない構成とすることは設計事項の変更に過ぎない。
【０１９６】
〔実施例１０〕
本実施例では、実施例７〜９に示した様な光学エンジンをセットに組み込んだプロジェクションＴＶの外観図を示す。本実施例で示すのは一般的にはリア型プロジェクションとも呼ばれるタイプである。なお、図１５（Ａ）は側面図であり、内部構造を簡略化して示している。また、図１５（Ｂ）は斜め上方から見た図である。
【０１９７】
図１５（Ａ）、（Ｂ）において、６１は本体、６２は光学エンジン、６３はリフレクター、６４はスクリーンである。実際にはその他の光学系が加わって複雑な構成となるが、本実施例では概略の構成のみを示すこととする。
【０１９８】
光学エンジン６２としては図１２〜１４に示した構造のものを用いることができる。また、光学エンジン６２の内部に組み込まれる液晶モジュールは実施例６に示した様な構成の液晶パネルで構成される。
【０１９９】
この液晶モジュールは、同一基板上にＴＦＴ（実施例１で説明したもの）でもって一体形成した半導体回路によってＮＴＳＣ方式、ＰＡＬ方式、ディジタル方式のいずれのビデオ信号にも対応できる様にすることができる。
【０２００】
また、ビデオ信号がＸＧＡ、ＳＸＧＡ、ＵＸＧＡといった様に異なる解像度に対応していてもロジック回路等で不必要な個所を黒表示するなどの工夫により解像度の低下を防ぐことができる。
【０２０１】
ところで、本実施例のプロジェクションＴＶの最大の利点は液晶パネルを冷却するための空冷用ファンを必要としない点である。
【０２０２】
通常、光学エンジンでは液晶パネルに非常に強い光を照射することになるので液晶パネルは非常に高い温度で加熱される。熱を加えるとＴＦＴ特性が劣化し、信頼性が著しく損なわれるため、一般的なプロジェクションＴＶでは空冷用ファンなどで液晶パネルを冷却しつつ使用する。
【０２０３】
しかし、この空冷用ファンは外気を吸入するので大気中の細かい塵なども吸い込んでしまうという欠点がある。即ち、空冷用ファンによって吸入されたゴミがスクリーンの裏側に付着して画質を落とすという問題が生じる。
【０２０４】
この問題は、特に一般的に家庭用として用いられるリア型プロジェクションＴＶにおいて非常に重大であった。即ち、メンテナンスのできない一般家庭では製造元や電気店にメンテナンスを依頼するしかない状況になってしまう。
【０２０５】
本実施例のプロジェクションＴＶは、実施例１で説明した様に熱が加わった状態で信頼性が向上するＴＦＴを使用しているので空冷用ファンを特に必要としない構成が可能である。即ち、本体内部に外気を取り入れる必要がないのでスクリーン裏にゴミが付着するといった問題を回避することができる。
【０２０６】
さらに、空冷用ファンを用いない構成としても温度上昇によるＴＦＴの劣化は殆どなく、非常に信頼性の高い液晶モジュールを搭載している。従って、ＴＦＴの動作温度（使用時にＴＦＴが曝される温度）が８０〜２５０℃（好ましくは１００〜２００℃）程度にまで上昇しても非常に信頼性の高いプロジェクションＴＶが実現できる。
【０２０７】
なお、この場合も液晶パネルに用いる液晶材料はクリアリングポイントが１００℃以上（好ましくは１５０℃以上）であることは言うまでもない。
【０２０８】
〔実施例１１〕
本実施例では、実施例１１とは異なる構成のプロジェクションＴＶを示す。本実施例で示すのは一般的にはフロント型プロジェクションとも呼ばれるタイプである。
【０２０９】
フロント型プロジェクションＴＶの簡略化した構成図を図１６に示す。図１６において、７１はプロジェクション装置本体、７２は投射レンズ、７３はスクリーンである。
【０２１０】
装置本体７１の内部には、実施例７〜９に示した様な光学エンジンが搭載されており、投射レンズ７２から映像情報を含む光がスクリーン７３上に投射される構成である。
【０２１１】
なお、本実施例では装置本体７１の内部構造の一例として、三板式透過型光学エンジン（実施例８）を用いた場合の例について示している。
【０２１２】
フロント型プロジェクションＴＶの最大の特徴は映像が大画面スクリーンに映し出されるということで、会議やプレゼンテーション用のアプリケーションとして需要が高い。なお、スクリーンは１００インチ型、２００インチ型といったものがよく用いられる。
【０２１３】
しかし、一般的なフロント型プロジェクションＴＶは装置本体の内部は非常に蓄熱しやすいため、熱劣化対策が不可欠である。そして、それが装置の小型化、軽量化、低価格化を阻む要因でもある。
【０２１４】
その点、本実施例に示すフロント型プロジェクションＴＶは熱に対して非常に強く、加熱された状態でも高い信頼性を確保できるので、装置の小型化等に対応しやすいと言える。
【０２１５】
また、実施例１０のリア型プロジェクションＴＶと同様にＮＴＳＣ信号、ＰＡＬ信号、ディジタル信号等のビデオ信号に対応させることも、ＶＧＡからＵＸＧＡまでの幅広い解像度域に対応することも可能である。
【０２１６】
【発明の効果】
プロジェクションＴＶに対して実施例１に示した様な加熱によって信頼性が向上する性質を有するＴＦＴを用いた液晶モジュールを搭載する。この様な構成とすることで非常に熱に対して強い信頼性の高いプロジェクションＴＶを実現することができる。
【０２１７】
また、熱に強いため空冷用のファンを使用しないリア型プロジェクションＴＶを作製することも可能である。この様なリア型プロジェクションＴＶは、スクリーン裏にゴミが付着するといった問題もなく、メンテナンスフリーであるという利点を有する。この効果は特に一般家庭において非常に有利である。
【図面の簡単な説明】
【図１】 ＴＦＴの電気特性を説明するための図。
【図２】 ＴＦＴの電気特性を説明するための図。
【図３】 薄膜トランジスタの作製工程を示す図。
【図４】 薄膜トランジスタの作製工程を示す図。
【図５】 薄膜トランジスタの作製工程を示す図。
【図６】 薄膜トランジスタの作製工程を示す図。
【図７】 アクティブマトリクス基板の構成を示す図。
【図８】 アクティブマトリクス基板の構成を示す図。
【図９】 薄膜トランジスタの作製工程を示す図。
【図１０】 液晶パネルの断面を示す図。
【図１１】 アクティブマトリクス基板を上面から見た図。
【図１２】 単板式光学エンジンの構成を示す図。
【図１３】 透過型三板式光学エンジンの構成を示す図。
【図１４】 反射型三板式光学エンジンの構成を示す図。
【図１５】 リア型プロジェクションＴＶの構成を示す図。
【図１６】 フロント型プロジェクションＴＶの構成を示す図。
【図１７】 活性層の結晶粒の様子を示すＴＥＭ写真。
【図１８】 欠陥の生成および消滅に関するモデルを説明するための図。
Claims (12)
- 光学系および透過型の液晶モジュールを具備し、
前記液晶モジュール中の複数の画素が有する薄膜トランジスタのチャネル形成領域は、複数の棒状または偏平棒状結晶が互いに概略平行に特定の方向性をもって並んだ結晶構造体からなり、
オン状態にある時の前記チャネル形成領域は自己発熱によって加熱され、前記薄膜トランジスタの動作温度が８０〜２５０℃であり、
前記薄膜トランジスタと重なる領域にブラックマスクが設けられていることを特徴とするプロジェクター。 - 光学系および透過型の液晶モジュールを具備し、
前記液晶モジュール中の複数の画素が有する薄膜トランジスタのチャネル形成領域は、複数の棒状または偏平棒状結晶が互いに概略平行に特定の方向性をもって並び、且つ、結晶粒界において結晶格子に連続性を有する結晶構造体からなり、
オン状態にある時の前記チャネル形成領域は自己発熱によって加熱され、前記薄膜トランジスタの動作温度が８０〜２５０℃であり、
前記薄膜トランジスタと重なる領域にブラックマスクが設けられていることを特徴とするプロジェクター。 - 請求項１または２において、
前記薄膜トランジスタと液晶との間には、有機樹脂膜でなる層間絶縁膜が設けられていることを特徴とするプロジェクター。 - 請求項１乃至３のいずれか一において、
前記チャネル形成領域のチャネル長をＬ、チャネル幅をＷとした時、Ｌ／Ｗ＝０．０１以下であることを特徴とするプロジェクター。 - 請求項１乃至４のいずれか一において、
前記チャネル形成領域のチャネル幅は１００μｍ以上であることを特徴とするプロジェクター。 - 請求項１乃至５のいずれか一において、
前記液晶モジュールに封入される液晶材料のクリアリングポイントは前記光学系から照射される光によって液晶材料が加熱される温度より高いことを特徴とするプロジェクター。 - 請求項１乃至６のいずれか一において、
前記チャネル形成領域にはＮｉ、Ｇｅ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種の元素が、５×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度で存在することを特徴とするプロジェクター。 - 請求項１乃至７のいずれか一において、
オン状態にある時の前記チャネル形成領域は完全に空乏化していることを特徴とするプロジェクター。 - 請求項１乃至８のいずれか一において、
前記薄膜トランジスタのゲート電極の側面にサイドウォールが形成されていることを特徴とするプロジェクター。 - 請求項９において、
前記薄膜トランジスタのソース領域及びドレイン領域の上部にシリサイド層が形成されていることを特徴とするプロジェクター。 - 請求項９において、
前記薄膜トランジスタのソース領域、ドレイン領域及びゲート電極の上部にシリサイド層が形成されていることを特徴とするプロジェクター。 - 請求項１乃至１１のいずれか一に記載の前記プロジェクターはプロジェクションＴＶであることを特徴とするプロジェクター。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06044098A JP4033963B2 (ja) | 1997-05-29 | 1998-02-25 | プロジェクター |
| US09/255,778 US6617648B1 (en) | 1998-02-25 | 1999-02-23 | Projection TV |
| US10/645,611 US6876038B2 (en) | 1998-02-25 | 2003-08-22 | Projection TV |
| US11/090,287 US7425743B2 (en) | 1998-02-25 | 2005-03-28 | Projection television set |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-155734 | 1997-05-29 | ||
| JP15573497 | 1997-05-29 | ||
| JP06044098A JP4033963B2 (ja) | 1997-05-29 | 1998-02-25 | プロジェクター |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006051800A Division JP4275672B2 (ja) | 1997-05-29 | 2006-02-28 | プロジェクター及びプロジェクションｔｖ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1144892A JPH1144892A (ja) | 1999-02-16 |
| JP4033963B2 true JP4033963B2 (ja) | 2008-01-16 |
Family
ID=26401514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06044098A Expired - Fee Related JP4033963B2 (ja) | 1997-05-29 | 1998-02-25 | プロジェクター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4033963B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007193351A (ja) * | 1999-07-21 | 2007-08-02 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び電子機器 |
| US6563482B1 (en) | 1999-07-21 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| GB9926670D0 (en) * | 1999-11-12 | 2000-01-12 | Univ Liverpool | Field effect transistor (FET) and FET circuitry |
| KR100491141B1 (ko) * | 2001-03-02 | 2005-05-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법 |
| KR100493382B1 (ko) * | 2002-08-28 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
-
1998
- 1998-02-25 JP JP06044098A patent/JP4033963B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1144892A (ja) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7425743B2 (en) | Projection television set | |
| JP4566294B2 (ja) | 連続粒界結晶シリコン膜、半導体装置 | |
| US7122835B1 (en) | Electrooptical device and a method of manufacturing the same | |
| JP4030193B2 (ja) | 半導体装置の作製方法 | |
| US7297579B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003084687A (ja) | 半導体装置およびその作製方法 | |
| JP4683696B2 (ja) | 半導体装置の作製方法 | |
| US8263982B2 (en) | Thin film transistor with a high impurity region overlapping the gate electrode | |
| KR100929988B1 (ko) | 반도체 디바이스 제조 방법 | |
| JP4033963B2 (ja) | プロジェクター | |
| JP4275672B2 (ja) | プロジェクター及びプロジェクションｔｖ | |
| JPH11261075A (ja) | 半導体装置およびその作製方法 | |
| TW579601B (en) | Electrooptic device, liquid crystal device, and projection display device | |
| JP4566295B2 (ja) | 半導体装置の作製方法 | |
| US6541793B2 (en) | Thin-film transistor and semiconductor device using thin-film transistors | |
| JPH11261076A (ja) | 半導体装置およびその作製方法 | |
| TWI272667B (en) | Semiconductor device and manufacture method thereof | |
| US7141823B2 (en) | Thin film transistor semiconductor device | |
| JP4044360B2 (ja) | 半導体装置およびその作製方法 | |
| JP2001028338A (ja) | 半導体装置 | |
| JP5046445B2 (ja) | 半導体装置の作製方法 | |
| JP4326734B2 (ja) | 半導体装置の作製方法 | |
| JP4618842B2 (ja) | 半導体装置の作製方法 | |
| JP4766758B2 (ja) | 半導体装置の作製方法 | |
| JP2002076349A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |