JP4033380B6

JP4033380B6 - 波長ラベル付加型光ルータ

Info

Publication number: JP4033380B6
Application number: JP2002047067A
Authority: JP
Inventors: 裕行植之原
Original assignee: Tokyo Institute of Technology NUC
Current assignee: Tokyo Institute of Technology NUC
Filing date: 2002-02-22
Publication date: 2008-04-16
Anticipated expiration: 2022-02-22

Description

【０００１】
【発明の属する技術分野】
本発明は、インターネット等のネットワークに使用されるルータを光波長に基づく光処理形式とした超高速動作型の波長ラベル付加型光ルータに関する。
【０００２】
【従来の技術】
インターネット等のコンピュータネットワークでは通信相手先を特定するためのルータが使用されており、従来は電子回路をベースにした信号処理で実現している。しかし、現状のルータは、ラインレートが１０Gbpsを超えると電気回路及びソフト処理によりパケットのルーティングを行っているため、信号処理の速度遅延がパケット転送のボトルネックになっていることが指摘されている。インターネットの急激な成長と通信トラフィックに占める重要度の増加に伴い、ギガビット(Gbps)を超える速度の光パケットを可能な限り遅延の少ない手段で、ルーティングする光ルータの要求が高まっている。
【０００３】
図１３は従来のルータの一例を示しており、行先（相手ポート）を示すヘッダ（α）を付されたシリアル形式の光パケットデータＰＰ１は光／電変換部１００に入力されて電気信号に変換され、Ｓ／Ｐ変換部１０１でパラレル信号に変換される。パラレル信号のヘッダ付きデータは分離部１０２でヘッダ（α）とデータに分離され、ヘッダ（α）はヘッダ解析部１１０に入力され、データは出力同期機能を有する待機部１０３に送られる。ヘッダ解析部１１０はテーブル１１１と協働してヘッダ（α）の解析を行うが、ヘッダ解析部１１０に入力されるヘッダ毎に、テーブル１１１に予め登録されているヘッダとそれに対応する行先（宛先）とを順次チェックして行う。かかるチェックによって行先を示すヘッダ（β）が解析されて決定されると、ヘッダ付加部１０４で、待機部１０３からのデータに決定された新しいヘッダ（行先＝β）を同期させて付加し、その後Ｐ／Ｓ変換部１０５でシリアル信号に変換し、更に電／光変換部１０６で電気信号を光信号に変換し、シリアル形式の光パケット信号ＰＰ２として出力する。
【０００４】
【発明が解決しようとする課題】
上述のように従来はヘッダ解析部１１０が、ヘッダと行先の対応関係を格納しているテーブル１１１と協働して経時的な手法でヘッダを解析しており、その後に待機させておいたデータに付加する処理を同期的に行うため、ルータとしての処理速度が遅くなってしまう問題があった。
【０００５】
本発明は上述のような事情よりなされたものであり、本発明の目的は、光レベルでの高速処理の利点を損なわず、構成素子数の削減と消費電力の低減を可能とした超高速型の波長ラベル付加型光ルータを提供することにある。
【０００６】
【課題を解決するための手段】
本発明は、複数のノード間を結ぶ通信回線で構成されるネットワークにおいて、光パケット信号を前記通信回線で目的ノードに転送することを目的とする光ルータに関し、本発明の上記目的は、前記光パケット信号がヘッダ部とデータ部で構成され、前記ヘッダ部は前記ノード間の光パスに固有に割り当てられた波長情報を有するように構成され、前記光ルータは、前記光パケット信号から前記ヘッダ部の波長情報を識別するヘッダ識別回路と、前記ヘッダ識別回路の出力信号を用いて波長可変光源の波長を変化させるための電気信号を生成する波長選択信号発生器と、入力光パケット信号の波長を前記ヘッダ部の波長情報に基づき、前記各ノード間の光パス固有に割り当てられた波長に変換するための波長変換部と、波長変換された光パケット信号を前記目的ノードにルーティングする波長ルーティング素子とを設け、前記ヘッダ識別回路として、前記ヘッダ部のビット数分の分岐光導波路を有し、互いに隣接する前記各分岐光導波路の長さが１ビットの時間相当分だけ長さが異なると共に、前記各分岐光導波路を導波する光の強度を２ ^Ｎ（ただし、Ｎは自然数）倍する光増幅器が接続されており、１本の光導波路に再び合波する光カプラと、前記分岐光導波路を伝搬した光信号の全てが前記光カプラの出力部において重畳される時間の光パルスのみを抽出するための光ゲートとを有していることにより、或いは前記ヘッダ識別回路として、前記ヘッダ部のビット数分の分岐光導波路を有し、互いに隣接する前記各分岐光導波路の長さが１ビットの時間相当分だけ長さが異なると共に、前記各分岐光導波路を導波する光の強度を 2 ^−Ｎ（ただし、Ｎは自然数）倍する光減衰器が接続されており、１本の光導波路に再び合波する光カプラと、前記分岐光導波路を伝搬した光信号の全てが前記光カプラの出力部において重畳される時間の光パルスのみを抽出するための光ゲートとを有していることによって達成される。
【０００７】
また、本発明は、光信号を目的ノードに転送することを目的とする光ルータに関し、本発明の上記目的は、光パケット信号のヘッダ部とデータ部とを分離するヘッダ分離部と、前記分離された波長ヘッダを識別してアナログ値を出力するヘッダ識別回路と、前記アナログ値に応じた波長チューニング信号を出力する波長選択信号発生器と、前記分離されたデータ及び前記波長チューニング信号を合成する波長変換部と、前記波長変換部の出力を転送用光パケット信号として出力する波長ルーティング部とを設けることにより、或いは多重波長の光パケット信号を波長分波する波長分波部と、前記波長分波部の出力分波に対応した波長ラベル付加型光ルータとを具備し、前記波長ラベル付加型光ルータは、前記光パケット信号のヘッダ部とデータ部とを分離するヘッダ分離部と、前記分離された波長ヘッダを識別してアナログ値を出力するヘッダ識別回路と、前記アナログ値に応じた波長チューニング信号を出力する波長選択信号発生器と、前記分離されたデータ及び前記波長チューニング信号を合成する波長変換部と、前記波長変換部の出力を転送用光パケット信号として出力する波長ルーティング部とによって達成される。
【０００８】
【発明の実施の形態】
従来の電子回路をベースにしたルータは信号処理の速度遅延がボトルネックとなり、データ転送の高速化に限界があり、その高速化が強く望まれている。本発明は、その解決手段として光パケットの送信宛先をノード間の光パスに固有の光波長で割り当て、その情報をパケットの先頭にヘッダ部として付加して転送し、波長ラベル付加型光ルータ側で分離して処理する。波長でディジタル化されたヘッダ部をアナログ値に変換するヘッダ識別手段を用いることにより、パケットの中から送信先部分のヘッダ解析に要する時間が不要となり、従来のルータよりも２桁以上高速なパケット転送を実現可能にしている。同時に、構成素子数の大幅な削減と消費電力の低減を実現している。
【０００９】
即ち、光レベルでの高速処理の利点を生かして構成素子数の削減と消費電力の低減を実現するために、本発明ではヘッダ識別手段にＤ／Ａ変換の手法を導入し、波長変換素子を直接駆動する処理方法を導入している。具体的には、符号分割多重によるヘッダ符号化とヘッダ識別を行うのではなく、２進数表現のヘッダ光パルス列をアナログ変換し、そのアナログ出力に対応した波長を波長可変光源で生成する構造としている。また、Ｄ／Ａ変換型ヘッダ識別手段の出力を直接波長可変レーザの波長チューニング領域に印加する構成としていることにより、波長変換に必要なレーザ数の大幅な削減を実現している。
【００１０】
以下に、本発明の実施の形態を、図面を参照して説明する。
【００１１】
図１は本発明の基本構成を示しており、光パケット信号は波長分波部（アレイ導波路格子）１０に入力されて分波され、分波されたパケット信号はヘッダ分離部２０においてヘッダ部とデータ部とに分離される。ヘッダ部とデータ部とに分離するため、ヘッダ部とデータ部には異なる波長が割り当てられているが、アレイ導波路格子の異なるフリースペクトルレンジ内の同一チャネル位置となっている。分離されたヘッダ部はヘッダ識別回路３０に入力されて波長に対応したアナログ値に変換（Ｄ／Ａ変換）され、Ｄ／Ａ変換されたアナログ値が波長選択信号発生器４０に入力され、入力されたアナログ値に対応した波長チューニング信号を発生する。また、ヘッダ分離部２０で分離されたデータ部は光バッファ（光遅延線）５０に入力され、波長選択信号発生器４０からの波長チューニング信号と共に波長変換部６０に入力される。波長選択信号発生器４０からの波長チューニング信号はヘッダ生成部８０に入力され、生成されたヘッダ部がヘッダ付加部９０で波長変換部６０からのデータと合波されて出力される。ヘッダ付加部９０の出力は波長ルーティング部（アレイ導波路格子）７０に入力され、光パケット信号として出力され、ヘッダ部が示す宛先ポートにデータがルーティングされ、パケット転送される。
【００１２】
なお、波長変換部６０の波長選択信号を波長可変光源に入力して波長を変更できるようになっており、そのための波長テーブル６０Ａが設けられている。波長テーブル６０Ａの情報自体の変更は、外部からの波長テーブル制御信号によって行われる。
【００１３】
このように本発明では、光パケット信号の送信宛先を光の波長（ディジタル）で割り当ててヘッダ部として付加しており、そのヘッダ部をヘッダ識別回路３０で光の波長（ディジタル）に対応したアナログ値に変換し、波長選択信号発生器４０でアナログ値に応じた波長チューニング信号を発生し、ヘッダ生成部８０でヘッダ部を生成すると共に、波長変換部６０からのデータとヘッダ生成部８０からのヘッダデータとをヘッダ付加部９０で合波して出力している。このため、ヘッダ解析に要する時間が不要であり、高速動作のパケット転送を実現できる。
【００１４】
以下に、具体的な実施例を説明する。
【００１５】
図２は本発明の第１実施例を示しており、ユーザ端末に直結されたエッジルータ１のヘッダ生成部で生成されたヘッダ部及び変調器５からの光データは合波され、光パケット信号としてネットワーク内を伝送され、本発明の波長ラベル付加型光ルータに入力される。エッジルータ１では、レーザダイオード（ＬＤ）２からのレーザ光を符号器３で符号化してヘッダ部を生成すると共に、レーザダイオード（ＬＤ）４からのレーザ光を変調器５で変調してデータ部を生成している。
【００１６】
波長付加型光ルータでは先ず、入力された光パケット信号がＷＤＭ分波器２１でヘッダ部及びデータ部に分離され、分離されたヘッダ部はヘッダ識別回路３０を経て波長選択信号発生器４０に入力される。ヘッダ識別回路３０はヘッダ識別器３１等で成り、波長選択信号発生器４０はフォトディテクタとしてのフォトダイオード４１、信号を増幅する増幅器４２及びピーク値を保持するピークホールド回路４３で構成されている。波長選択信号発生器４０の出力である波長チューニング信号は、ヘッダ生成部８０及び相互利得変調型の波長変換部６０に入力される。波長変換部６０はチューニングレーザダイオード（ＴＬＤ）６１、３ｄＢカップラ６２及び半導体光増幅器（ＳＯＡ）６３で構成されている。また、ＷＤＭ分波器２１で分離されたデータは光バッファ５０を経て波長変換部６０の３ｄＢカップラ６２に入力され、チューニングレーザダイオード（ＴＬＤ）６１からのチューニング波長と合波され、半導体光増幅器６３で増幅された信号がヘッダ付加部９０に入力される。波長選択信号発生器４０からの波長チューニング信号はヘッダ生成部８０に入力され、ヘッダ生成部８０で生成されたヘッダ部がヘッダ付加部９０でデータと合波され、波長ルーティング素子（ＡＷＧ）７１を経て光パケット信号として出力される。
【００１７】
また、ＷＤＭ分波器２１からのデータはフォトダイオード５１で電気信号に変換され、平滑回路５２を経てピークホールド回路４３に入力されている。平滑回路５２で一定時間、一定電圧のリセット信号を発生させることによって、データの終了にタイミングを合わせてリセットを行うものである。チューニングレーザダイオード（ＴＬＤ）６１は、波長テーブル６０Ａからの信号によって波長を制御されるようになっている。
【００１８】
ヘッダ識別器３１の詳細は図３に示すようになっており、入力されたヘッダ部を分光部３２で分離すると共に、長さの異なる光ケーブル（光遅延線）３３ａ、３３ｂ、３３ｃに入力して所定時間Δτずつ遅延させ、各光ケーブル３３ａ、３３ｂ、３３ｃに対してそれぞれゲイン倍率×１（＝２ ^０）、×２（＝２ ^１）、×４（＝２ ^２）を与え、各光ケーブル３３ａ、３３ｂ、３３ｃの出力信号を合波部３４で合波してゲート３５から出力する。ゲート３５には局部発振光源３６からタイミング用のゲートパルスが入力され、ゲートパルスに応じて各出力信号を加算したアナログ値を得ている。なお、図３では３ビットの場合を示しているが、Ｎ（自然数）ビットの場合も同様にして２ ^０、２ ^１、２ ^２、・・・２ ^Ｎ−１倍とすることができる。
【００１９】
なお、分光部３２及び合波部３４は、１本の光ファイバを伝送する光信号のパワーを、複数本のファイバに等分配（或いはその逆）する光部品でスターカプラと称されるものである。入力されたヘッダ部はピークホールド回路３７にも入力され、ピークホールド回路３７から出力される電気信号で局部発振光源３６はゲートパルスを出力する。また、局部発振光源３６のゲート制御のタイミングは、ヘッダ部の入力をピークホールド回路３７で検知し、局部発振光源３６から単発の短光パルスを出力することによって行う。そして、ピークホールド回路３７は局部発振光源３６がオンした後、一定時間後に必ずリセットされるようになっている。更に、図３では３ビット長のヘッダ部を例に示しているが、ビット長は任意である。
【００２０】
また、ヘッダ生成部８０の詳細は図４に示すようになっており、ピークホールド回路４３からのピーク値を入力するヘッダ生成器８１と、ピークホールド回路４３からのピーク値をディジタル値に変換するＡ／Ｄ変換器８２と、シリアル信号をパラレル信号に変換するＳ／Ｐ変換器８３とで構成されている。ヘッダ生成器８１は閾値回路８９及び短パルス光源８４を有し、ピークホールド回路４３の信号が発生すれば自動的に短パルス光源８４の電源をオンにすると共に、出力に該当する波長を選択し、ヘッダ部のビット数（本例は３ビット）に相当する時間だけ短パルスを出力する。ピークホールド回路４３が信号を発生したことを検知すると共に、外部雑音による誤動作を防止する目的のために閾値回路８９が設けられている。
【００２１】
短パルス光源８４からの短パルスは分光部８５で長さ（遅延時間）が異なる光ファイバ８６ａ、８６ｂ、８６ｃに入力され、各光ファイバ８６ａ、８６ｂ、８６ｃにはゲインが同一のゲート８７ａ、８７ｂ、８７ｃがそれぞれ配設されている。また、ピークホールド回路４３の出力がＡ／Ｄ変換器８２でディジタル値に変換され、そのディジタル値がＳ／Ｐ変換器８３でパラレル信号に変換され、Ｓ／Ｐ変換器８３からのパラレル信号が各ゲート８７ａ、８７ｂ、８７ｃをオンオフ制御することによりヘッダ部が出力される。なお、図４では３ビット長のヘッダ部を例に示しているが、ビット長は任意である。
【００２２】
このような構成において、以下にその動作を説明する。
【００２３】
エッジルータ１で合成されたデータ部及びヘッダ部で成る光パケット信号がＷＤＭ分波器２１に入力され、ヘッダ部とデータ部とに分波（分離）される。ヘッダ部はヘッダ識別回路３０内のヘッダ識別器３１に入力され、ヘッダ識別器３１内の分波部３２で遅延線かつゲイン倍器としての光ケーブル３３ａ、３３ｂ、３３ｃに入力されて伝送される。光ケーブル３３ａ、３３ｂ、３３ｃのデータ伝送の状態は図５に示すようになっており、光ケーブルの長さに比例して時間Δτずつ遅延される。つまり、光ケーブル３３ａは遅延がなく、光ケーブル３３ｂは時間Δτだけ遅延し、光ケーブル３３ｃは時間２Δτだけ遅延する。また、光ケーブル３３ｃでは電界の振幅が×４（＝２ ^２）倍され、光ケーブル３３ｂでは×２（＝２ ^１）倍され、光ケーブル３３ａでは×１（＝２ ^０）倍されて合波部３４に達する。従って、ゲート３５のゲート開時間を局部発振光源３６で生成して制御することによって、２^２×１＋２^１×０＋２^０×１＝５の振幅のパルスをゲート３５より出力することができる。
【００２４】
ゲート３５からの出力パルスは波長選択信号発生器４０内のフォトダイオード（ＰＤ）４１に入力され、振幅に応じた電気信号に変換され、増幅器４２で増幅された信号のピーク値がピークホールド回路４３でホールドされる。ピーク値がホールドされるので、そのホールド値はパルスの振幅（波高値）を示すことになる。ピークホールド回路４３からのピーク値はヘッダ生成部８０内の閾値回路８９及びＡ／Ｄ変換器８２に入力され、アナログのピーク値がＡ／Ｄ変換器８２でディジタル値に変換され、更にＳ／Ｐ変換器８３に入力されてパラレル信号に変換される。Ｓ／Ｐ変換器８３の出力がゲート８７ａ，８７ｂ，８７ｃをオンオフ制御し、図６に示すようなシリアル信号を出力する。
【００２５】
即ち、ヘッダ生成器８１内の短パルス光源８４からの短パルスは分光部８５で長さ（遅延時間）が異なる光ファイバ８６ａ、８６ｂ、８６ｃに入力されることにより、光ケーブル８６ａでは遅延がなく、光ケーブル８６ｂでは時間Δτだけ遅延し、光ケーブル８６ｃでは時間２Δτだけ遅延する。また、光ケーブル８６ａ〜８６ｃのゲインは全て×１で同一であるため、合波部８８の出力はパルス列のシリアル信号となる。
【００２６】
一方、ピークホールド回路４３からのピーク値のホールド値は波長変換部６０のチューナブルレーザダイオード（ＴＬＤ）６１に入力され、ホールド値に対応してチューナブルレーザダイオード６１で発光された光が３ｄＢカップラ６２に送信され、ＷＤＭ分波器２１からのデータも光バッファ５０を経て３ｄＢカップラ６２に送信される。３ｄＢカップラ６２でデータが波長チューニング信号と合波され、半導体光増幅器（ＳＯＡ）６３を経てヘッダ付加部９０に送られる。ヘッダ生成部８０で生成されたヘッダ部のシリアル信号はヘッダ付加部９０に送られ、波長変換部６０からのデータ部に付加され、更に波長ルーティング素子７１に送られて波長ルーティング出力される。
【００２７】
図７は本発明の第２実施例を図２に対応させて示しており、本実施例では波長分波部１０からの分波毎に複数の波長ラベル付加型光ルータを設けている。本例は、光パケット信号が多重波長となっている場合の実施例であり、大容量化の実現に最適である。従って、エッジルータも複数となっている。
【００２８】
また、図８は本発明の第３実施例を図２に対応させて示しており、エッジルータ１からのヘッダ付きデータを３ｄＢカプラ２２で２方向に分離しているが、ヘッダ部とデータ部とを分離せずに処理している。従って、本例では半導体光増幅器６３の出力が波長ルーティング素子７１に入力されている。本例は、各ルータでのヘッダ生成及び付加を行わないこととし、ヘッダ部の情報に基づいてデータの波長を適宜割り振ってルーティングを行う方式である。
【００２９】
図９は本発明の第４実施例を図２に対応させて示しており、ＷＤＭ分波器、ヘッダ識別回路、波長選択信号発生器、波長変換部、波長ルーティング素子を一単位とする機能ブロックを複数有し、前記各機能ブロックの出力光信号をルーティングするための波長ルーティング素子を複数有している
上述の各実施例では波長変換部を相互利得変調型としているが、図１０に示すように相互位相変調型としても良い。図１０の例では、ピークホールド回路の出力をチューニングレーザダイオードに入力し、その出力を半導体光増幅器６３１及び６３２に入力し、データは半導体光増幅器６３２にのみ入力している。
【００３０】
また、ヘッダ識別器としては図１１に示すように、電界のゲイン倍率を×１（＝２ ^０）、×１／２（＝２ ^−１）、×１／４（＝２ ^−２）というように縮小する光減衰器を使用しても良い。この場合の波形関係は図１２に示すようになる。なお、図１１では３ビットの場合を示しているが、Ｎ（自然数）ビットの場合も同様にして２ ^０、２ ^−１、２ ^−２、・・・２ ^{−（Ｎ−１）} 倍とすることができる。
【００３１】
【発明の効果】
以上のように、本発明の波長ラベル付加型光ルータによれば光レベルでの高速処理の利点を生かしているため、光パケットの転送速度が従来の電子回路をベースにしたルータよりも２桁以上向上している。また、構成素子数の削減と消費電力の低減を実現するために、ヘッダ識別手段にＤ／Ａ変換の手法を導入し、波長変換素子を直接駆動する処理方法を導入している。２進数表現のヘッダ光パルス列をアナログ変換し、そのアナログ出力に対応した波長を波長可変光源で生成する構造とし、Ｄ／Ａ変換型ヘッダ識別手段の出力を直接波長可変レーザの波長チューニング領域に印加する構成としていることにより、波長変換に必要なレーザ数の大幅な削減を実現している。
【図面の簡単な説明】
【図１】本発明の基本的構成例を示すブロック図である。
【図２】本発明の第１実施例を示すブロック構成図である。
【図３】ヘッダ識別器の構成例を示すブロック図である。
【図４】ヘッダ生成部の構成例を示すブロック図である。
【図５】ヘッダ識別器の動作例を説明するための図である。
【図６】ヘッダ生成器の動作例を説明するための図である。
【図７】本発明の第２実施例を示すブロック構成図である。
【図８】本発明の第３実施例を示すブロック構成図である。
【図９】本発明の第４実施例を示すブロック構成図である。
【図１０】波長変換部の他の例（相互位相変調型）を示すブロック図である。
【図１１】ヘッダ識別部の他の例を示すブロック構成図である。
【図１２】図１１のヘッダ識別部の動作例を示す図である。
【図１３】従来のルータの構成例を示すブロック図である。
【符号の説明】
１エッジルータ
２レーザダイオード
３符号器
５変調器
１０波長分波部（アレイ導波路格子）
２０ヘッダ分離部
２１ＷＤＭ分波器
２２３ｄＢカップラ
３０ヘッダ識別回路
３１ヘッダ識別器
４０波長選択信号発生器
５０光バッファ
６０波長変換部
６０Ａ波長テーブル
６１チューニングレーザダイオード
６２３ｄＢカップラ
６３半導体光増幅器
７０波長ルーティング部
８０ヘッダ生成部
９０ヘッダ付加部
１００光／電変換部
１０１Ｓ／Ｐ変換部
１０２分離部
１０３待機部
１０４ヘッダ付加部
１０５Ｐ／Ｓ変換部
１０６電／光変換部
１１０ヘッダ解析部
１１１テーブル
６３１、６３２半導体光増幅器

Claims

複数のノード間を結ぶ通信回線で構成されるネットワークにおいて、光パケット信号を前記通信回線で目的ノードに転送することを目的とする光ルータであり、前記光パケット信号がヘッダ部とデータ部で構成され、前記ヘッダ部は前記ノード間の光パスに固有に割り当てられた波長情報を有するように構成され、前記光ルータは、前記光パケット信号から前記ヘッダ部の波長情報を識別するヘッダ識別回路と、前記ヘッダ識別回路の出力信号を用いて波長可変光源の波長を変化させるための電気信号を生成する波長選択信号発生器と、入力光パケット信号の波長を前記ヘッダ部の波長情報に基づき、前記各ノード間の光パス固有に割り当てられた波長に変換するための波長変換部と、波長変換された光パケット信号を前記目的ノードにルーティングする波長ルーティング素子とを具備しており、前記ヘッダ識別回路として、前記ヘッダ部のビット数分の分岐光導波路を有し、互いに隣接する前記各分岐光導波路の長さが１ビットの時間相当分だけ長さが異なると共に、前記各分岐光導波路を導波する光の強度を２ ^Ｎ（ただし、Ｎは自然数）倍する光増幅器が接続されており、１本の光導波路に再び合波する光カプラと、前記分岐光導波路を伝搬した光信号の全てが前記光カプラの出力部において重畳される時間の光パルスのみを抽出するための光ゲートとを有していることを特徴とする波長ラベル付加型光ルータ。
複数のノード間を結ぶ通信回線で構成されるネットワークにおいて、光パケット信号を前記通信回線で目的ノードに転送することを目的とする光ルータであり、前記光パケット信号がヘッダ部とデータ部で構成され、前記ヘッダ部は前記ノード間の光パスに固有に割り当てられた波長情報を有するように構成され、前記光ルータは、前記光パケット信号から前記ヘッダ部の波長情報を識別するヘッダ識別回路と、前記ヘッダ識別回路の出力信号を用いて波長可変光源の波長を変化させるための電気信号を生成する波長選択信号発生器と、入力光パケット信号の波長を前記ヘッダ部の波長情報に基づき、前記各ノード間の光パス固有に割り当てられた波長に変換するための波長変換部と、波長変換された光パケット信号を前記目的ノードにルーティングする波長ルーティング素子とを具備しており、前記ヘッダ識別回路として、前記ヘッダ部のビット数分の分岐光導波路を有し、互いに隣接する前記各分岐光導波路の長さが１ビットの時間相当分だけ長さが異なると共に、前記各分岐光導波路を導波する光の強度を２ ^−Ｎ（ただし、Ｎは自然数）倍する光減衰器が接続されており、１本の光導波路に再び合波する光カプラと、前記分岐光導波路を伝搬した光信号の全てが前記光カプラの出力部において重畳される時間の光パルスのみを抽出するための光ゲートとを有していることを特徴とする波長ラベル付加型光ルータ。
出力信号用ヘッダ生成器を有し、前記出力信号用ヘッダ生成器として、短パルス光源と、前記ヘッダ部のビット数分の光分岐光導波路と、互いに隣接する前記各分岐光導波路の長さが１ビットの時間相当分だけ長さが異なると共に、１本の光導波路に再び合波する光カプラとを有している請求項１又は２に記載の波長ラベル付加型光ルータ。
光パケット信号のヘッダ部とデータ部とを分離するヘッダ分離部と、前記分離されたヘッダ部を識別してアナログ値を出力するヘッダ識別回路と、前記アナログ値に応じた波長チューニング信号を出力する波長選択信号発生器と、前記分離されたデータ及び前記波長チューニング信号を合成する波長変換部と、前記波長変換部の出力を転送用光パケット信号として出力する波長ルーティング部とを具備したことを特徴とする波長ラベル付加型光ルータ。
多重波長の光パケット信号を波長分波する波長分波部と、前記波長分波部の出力分波に対応した波長ラベル付加型光ルータとを具備し、前記波長ラベル付加型光ルータは、前記光パケット信号のヘッダ部とデータ部とを分離するヘッダ分離部と、前記分離された波長ヘッダを識別してアナログ値を出力するヘッダ識別回路と、前記アナログ値に応じた波長チューニング信号を出力する波長選択信号発生器と、前記分離されたデータ及び前記波長チューニング信号を合成する波長変換部と、前記波長変換部の出力を転送用光パケット信号として出力する波長ルーティング部とで成っていることを特徴とする波長ラベル付加型光ルータ。
前記波長変換部が相互利得変調型である請求項４又は５に記載の波長ラベル付加型光ルータ。
前記波長変換部が相互位相変調型である請求項４又は５に記載の波長ラベル付加型光ルータ。