JP4008657B2 - モノリシック高周波電圧制御発振器調整回路 - Google Patents

Description

【０００１】
（発明の背景）
［発明の技術分野］
本発明は、概要としては、電圧制御発振器のための調整回路（trimming circuits）に関し、より詳細には、高周波で動作し、電圧制御発振器と共に単一の半導体集積回路チップ上に集積が可能な調整回路に関する。
【０００２】
［従来の技術］
電圧制御発振器の中心周波数の調整（trimming）は、一般に、外部の調整回路を使用して行われる。この調整回路は、共振周波数の調整を容易にするため、ディスクリート回路の電圧制御発振器の外部に設けられる。しかしながら、今日、特に無線電話業界において、無線装置の小型化およびコスト低減の要求が高まっている。無線装置の小型化およびコスト低減のため、よりいっそうの機能が単一の集積回路チップに実装されている。このことから、電圧制御発振器と共に単一の集積回路チップ上に調整回路を集積することが望ましい。
【０００３】
調整回路は、現在、可変コンデンサを用いて電圧制御発振器と共に単一の集積回路チップ上に設けることが可能である。Ｄ／Ａコンバータが可変コンデンサに接続され、所望の中心周波数に対応する所望のキャパシタンス値がそのＤ／Ａコンバータに設定される。Ｄ／Ａコンバータのアナログ出力は、設定されたキャパシタンス値に応じて可変コンデンサを調整し、それによって調整回路の共振周波数を変化させる。その結果、新たな共振周波数で電圧制御発振器の中心周波数が調整される。
【０００４】
しかし、供給電圧が低下したとき、または幅広い調整周波数範囲が求められる場合には、問題が生じる。例えば0.2あるいは0.7ボルトといった、無線電話装置にますます使用される低い電源電圧では、現在のところ可能なチップ実装された（on-chip）可変コンデンサで所望の調整周波数幅を得ることは非常に難しくなる。更に、所望の調整周波数幅が拡がると、可変コンデンサを調整するために使用されるＤ／Ａコンバータにより生じるノイズが問題を引き起こす。調整周波数幅が拡がると、調整回路および対応する電圧制御発振器への入力はますます微妙なものになり、Ｄ／Ａコンバータにより生じるノイズレベルを極めて低い状態に保つことを必要とする。したがって、調整周波数幅が増加すると、ディジタル−アナログ回路の設計および製造がますます難しくなりコストが増大していくことになる。
【０００５】
キャパシタンスを変化させる調整回路の別のアプローチとしては、ダイオードスイッチの使用によるものがある。ダイオードスイッチは調整回路に異なるキャパシタンスを接続したり切断したりするのに用いられ、残った発振器機能から独立したディスクリートＰＩＮダイオードで構成される。ＰＩＮダイオードは、大規模集積化に向かない特殊な製造工程を必要とするため、発振器と共に単一の半導体チップ上には集積されない。
【０００６】
したがって、高周波で動作し、電圧制御発振器と共に単一の半導体チップ上に集積可能な調整回路を発明することは、有益であろう。２GHzを超える周波数で動作可能なダイオードスイッチを含み、また、電圧制御発振器と共にバイポーラ相補型金属酸化膜半導体（Bipolar Complementary Metal Oxide Semiconductor）への集積が可能な回路は、更に有益となろう。
【０００７】
（発明の概要）
本発明は、モノリシック高周波電圧制御発振器調整回路を構成する。この回路は、電圧発振器能動回路網（voltage oscillator active network）の第１および第２の差動入力を選択的に接続する複数のキャパシタンス・ループを含む。順方向バイアスのときには、対応する複数のキャパシタンス・ループに直列に接続された複数のダイオードが、対応するキャパシタンス・ループと第１および第２の差動入力とを選択的に接続する。逆方向バイアスのときには、同じように、複数のダイオードが、第１および第２の差動入力と、対応するキャパシタンス・ループとを選択的に切断する。コントローラは、選択されたキャパシタンス・ループのダイオードに順方向バイアス電圧を加えて、そのキャパシタンス・ループと電圧制御発振器の能動回路網とを接続し、選択されたキャパシタンス・ループのダイオードに逆方向バイアスを加えて、そのキャパシタンス・ループとその能動回路網とを切断する。そのキャパシタンス・ループに用いられるダイオードは、高周波で動作するスイッチを形成し、また、バイポーラ相補型金属酸化膜半導体静電放電保護ダイオードから構成される。
【０００８】
（詳細な説明）
図１は、高周波電圧制御発振器調整回路１００の機能ブロック図である。この調整回路１００は、第１の差動入力信号１２０と第２の差動入力信号１３０とからなる差動信号対を介して電圧制御発振器調整回路の能動回路網（active network）１１０に接続されている。調整回路１００は複数のキャパシタンス・ループ（capacitance loops）１４０を具備する。各キャパシタンス・ループは、第１のコンデンサ１５０、第２のコンデンサ１５５、第１のダイオード１５９、および第２のダイオード１６０で構成されている。各キャパシタンス・ループ１４０は、能動回路網１１０の第１の差動入力信号１２０を第１のコンデンサ１５０の第１の端子に接続して形成される。第１のコンデンサ１５０の第２の端子は第１のダイオード１５９の第１の端子に接続され、該ダイオード１５９の第２の端子は第２のダイオード１６０の第１の端子に接続されている。第２のダイオード１６０の第２の端子は第２のコンデンサ１５５の第１の端子に接続され、第２のコンデンサ１５５の第２の端子は能動回路網１１０の第２の差動入力信号１３０に接続されている。
【０００９】
各キャパシタンス・ループ１４０には、第１の抵抗１７５および第２の抵抗１７６が接続される。第１のダイオード１５９の第２の端子および第２のダイオード１６０の第１の端子には、バイアス電圧を加えるためのコントローラ（controller）１８０も接続されている。第１の抵抗１７５の第１の端子は、第２のダイオード１６０の第２の端子および第２のコンデンサ１５５の第１の端子に接続され、第１の抵抗１７５の第２の端子は電圧源（voltage source）１９０に接続されている。第２の抵抗１７６の第１の端子は、第１のダイオード１５９の第１の端子および第１のコンデンサ１５０の第２の端子に接続され、第２の抵抗１７６の第２の端子は電圧源１９０に接続されている。
【００１０】
電圧源１９０は、第１の抵抗１７５および第２の抵抗１７６を介して、第２のダイオード１６０の第２の端子および第１のダイオード１５９の第１の端子に基準電圧を加える。１またはそれ以上キャパシタンス・ループ１４０を能動回路網１１０に選択的に接続するため、コントローラ１８０は、第１の抵抗１７５および第２の抵抗１７６が第１のダイオード１５９および第２のダイオード１６０の両端に順方向バイアス電圧を与えるような電圧を加える。
【００１１】
順方向バイアス状態では、第１のダイオード１５９と第２のダイオード１６０とが通電する結果、第１のコンデンサ１５０および第２のコンデンサ１５５が能動回路網１１０の差動信号対の両端に選択的に接続されるようになる。調整回路へキャパシタンスを供給することに加え、第１のコンデンサ１５０および第２のコンデンサ１５５は、コントローラ１８０で発生した直流電圧を阻止する役割を果たし、第１の抵抗１７５および第２の抵抗１７６は、第１の差動入力信号１２０および第２の差動入力信号１３０に抵抗を与える。この電圧の阻止は、電圧が印加される１のキャパシタンス・ループ１４０から別のキャパシタンス・ループ１４０の第１のダイオード１５９および第２のダイオード１６０に向かう直流電圧を阻止するものである。
【００１２】
逆方向バイアス状態では、第１のダイオード１５９と第２のダイオード１６０とは通電しない。更に、第１の抵抗１７５および第２の抵抗１７６は、例えば数千オームのオーダの、比較的高い抵抗値のものが選ばれる。したがって、第１のダイオード１５９および第２のダイオード１６０が逆方向バイアスのときには、第１の差動入力信号１２０と第２の差動入力信号１３０との間に第１の抵抗１７５および第２の抵抗１７６を通る電気経路がつくられるものの、高い抵抗値のために差動入力対からは本質的に切断されることになる。
【００１３】
例えば２GHz以上の、比較的高い周波数で動作させるためには、第１のダイオード１５９および第２のダイオード１６０は、特殊な動作特性を必要とする。本出願に使用する理想的なダイオードは、次のような特性を有する。すなわち、順方向バイアス状態における動作中の低い直列抵抗ｒ_ｓ、長い走行時間1/τ、そして、低い逆方向バイアス接合容量Ｃ_ｊｏである。ガリウム砒素（GaS）のような高価な半導体デバイスを使用して、調整回路と電圧制御発振器とを実装する集積回路チップを製造することは可能ではあるが、そのようなデバイスには法外な費用がかかるだろう。
【００１４】
本発明の好適な実施形態では、バイポーラ相補型金属酸化膜半導体（BiCMOS）製造工程により、これらの要求を満たす安価なダイオードが製造される。回路スイッチとしては使用しないが、バイポーラ相補型金属酸化膜半導体における静電放電（ESD）保護のために現在使用されるダイオードは、望ましい特性を有する。例えば、フィリップス・キュービック１・シリコンチップ製造工程（Philips Qubic 1 silicon chip manufacturing process）において、DB100Wとしてカタログに記載された静電放電保護ダイオードは、順方向バイアス状態における直列抵抗ｒ_ｓが３Ω、τが５nsec、そして逆方向バイアス接合容量Ｃ_ｊｏが126fFである。これらの値は、300MHzを超える周波数での本発明の好適な実施形態における動作には十分なものである。逆方向バイアス状態では、このダイオードは、約１Vの逆方向バイアス電圧で約50fFの接合容量を有する。これらの静電放電保護ダイオードの設計や動作に関する更に詳細な情報は、フィリップス・キュービック１設計マニュアル（Philips Qubic 1 design manual）またはその他の同様なバイポーラ相補型金属酸化膜半導体設計マニュアルに見つけることができる。
【００１５】
所望の周波数での動作に加え、この類のバイポーラ相補型金属酸化膜半導体静電放電保護ダイオードは製造コストが低く、また、容易に送受信機の他の機能と共に１つの集積回路チップに集積される。静電放電保護のためのバイポーラ相補型金属酸化膜半導体ダイオードの使用はよく知られているものの、かかる高速オンチップ（on-chip）スイッチング機能を提供するためのダイオードとしての使用は、これまで当業界では教示されてこなかった。
【００１６】
図２は、図１に示した電圧制御発振器調整回路の別の実施形態の機能ブロック図である。
【００１７】
図１に示した実施形態は、第１のダイオード１５９および第２のダイオード１６０を使用することを示している。第１の差動入力信号１２０および第２の差動入力信号１３０の間のバランスをとるとともに、優れた分離を実現するために、２つのダイオードを使用したが、別の実施形態ではそうはせずに１つのダイオードを使用する。第１のダイオード１５９およびそれに対応する第２の抵抗１７６を取り外すことにより、この１つのダイオードの使用が実現される。
【００１８】
この別の実施形態ではまた、抵抗１７０が増設され、この抵抗１７０の第１の端子はコントローラ１８０に接続され、第２の端子は第１のダイオード１５９の第２の端子および第２のダイオード１６０の第１の端子に接続される。この別の実施形態は、図１に示した第１の実施形態と同様に機能するが、必要な回路素子が少なくて済む利点があり、ダイオードは１つだけしか使用しないので低い直列抵抗となる。一方、第１の実施形態は優れた分離と差動信号のバランスを確保できる利点を有する。
【００１９】
図１および図２に示した好適な実施形態では、第１のダイオード１５９のカソードおよび第２のダイオード１６０のカソードは、コントローラ１８０または抵抗１７０の端子に各々接続されていたが、他の実施形態では（図示せず）、逆に、第１のダイオード１５９のアノードおよび第２のダイオード１６０のアノードが、コントローラ１８０または抵抗１７０の端子に各々接続される。かかる他の実施形態では、コントローラ１８０により第１のダイオード１５９および第２のダイオード１６０に印加される電圧の極性と、電圧源１９０とが、それに対応して逆向きにされることになる。
【００２０】
以上添付図面を用いて本発明の方法および装置の好適な実施形態について詳細に説明したが、本発明は開示した実施形態に限定されるものではなく、開示したような発明の精神および定義した特許請求の範囲から離れない限りにおいて多くの再編成、変更、置換が可能である。
【図面の簡単な説明】
【図１】 高周波で動作可能なダイオードスイッチを含む高周波電圧制御発振器調整回路の機能ブロック図である。
【図２】 図１に示した電圧制御発振器調整回路の他の実施形態の機能ブロック図である。

Claims (7)

1. 高周波電圧制御発振器の中心周波数を調整するモノリシック高周波電圧制御発振器調整回路であって、
   電圧制御発振器能動回路網の差動入力の第１および第２の端子間に選択的に接続可能な複数のキャパシタンス・ループと、
   コントローラと、
   を備え、
   各キャパシタンス・ループは、第１のキャパシタと、当該キャパシタンス・ループの前記差動入力の第１および第２の端子間への接続および切断を行うスイッチとして動作する少なくとも１つのダイオードと、第２のキャパシタとの直列接続を有し、
   前記第１のキャパシタの第１の端子が、前記差動入力の第１の端子に接続され、
   前記第２のキャパシタの第１の端子が、前記少なくとも１つのダイオードの第１の端子に接続され、
   前記第２のキャパシタの第２の端子が、前記差動入力の第２の端子に接続され、
   前記少なくとも１つのダイオードの第２の端子が、前記コントローラに接続され、
   前記コントローラは、選択されたキャパシタンス・ループを前記差動入力に接続するために、該選択されたキャパシタンス・ループの前記少なくとも１つのダイオードに順方向バイアス電圧を印加する
   ことを特徴とするモノリシック高周波電圧制御発振器調整回路。
2. 前記少なくとも１つのダイオードの前記第１の端子に接続される電圧源を更に備え、該電圧源は、前記少なくとも１つのダイオードの前記第１の端子に基準電圧を印加することを特徴とする請求項１に記載のモノリシック高周波電圧制御発振器調整回路。
3. 前記少なくとも１つのダイオードは、第１および第２のダイオードを含み、
   前記各キャパシタンス・ループは、前記第１のキャパシタと前記第２のキャパシタとの間に、直列に接続された前記第１および第２のダイオードを備え、
   前記第１のキャパシタの前記第２の端子が、前記第１のダイオードの第１の端子に接続され、
   前記第１のダイオードの第２の端子が、前記第２のダイオードの前記第２の端子に接続される
   ことを特徴とする請求項２に記載のモノリシック高周波電圧制御発振器調整回路。
4. 前記電圧源と前記第２のダイオードの前記第１の端子との間に接続される第１の抵抗と、
   前記電圧源と前記第１のダイオードの前記第１の端子との間に接続される第２の抵抗と、
   を更に備えることを特徴とする請求項３に記載のモノリシック高周波電圧制御発振器調整回路。
5. 前記少なくとも１つのダイオードは、１つだけのダイオードであり、
   前記電圧源と前記ダイオードの第１の端子との間に接続される第１の抵抗と、
   前記コントローラと前記ダイオードの第２の端子との間に接続される第２の抵抗と、
   を更に備えることを特徴とする請求項２に記載のモノリシック高周波電圧制御発振器調整回路。
6. 前記第１のキャパシタは、前記ダイオードの前記第２の端子に印加される直流が前記差動入力の第１の端子に流れるのを阻止するものであり、前記第２のキャパシタは、前記ダイオードの前記第１の端子に印加される直流が前記差動入力の第２の端子に流れるのを阻止するものであることを特徴とする請求項５に記載のモノリシック高周波電圧制御発振器調整回路。
7. 前記少なくとも１つのダイオードは、バイポーラ相補型金属酸化膜半導体ダイオードであることを特徴とする請求項１に記載のモノリシック高周波電圧制御発振器調整回路。

Images