JP4003647B2 - 位相調整を行う画像信号変換装置 - Google Patents
位相調整を行う画像信号変換装置 Download PDFInfo
- Publication number
- JP4003647B2 JP4003647B2 JP2003022496A JP2003022496A JP4003647B2 JP 4003647 B2 JP4003647 B2 JP 4003647B2 JP 2003022496 A JP2003022496 A JP 2003022496A JP 2003022496 A JP2003022496 A JP 2003022496A JP 4003647 B2 JP4003647 B2 JP 4003647B2
- Authority
- JP
- Japan
- Prior art keywords
- adjustment amount
- adjustment
- deviation
- unit
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
本発明は、隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する画像信号変換装置に関する。
【0002】
【従来の技術】
従来、画像を表すアナログ信号を所定のタイミング毎に標本化する標本化装置が利用されている。例えば、プロジェクタに入力される画像データがアナログ信号として入力される場合、プロジェクタは、アナログ信号の標本化及び量子化を行うことで画像の投写表示を行う。
【0003】
図5は、アナログの映像信号を標本化するタイミングを示す説明図である。図示する映像信号には、映像信号の本来の情報を持つ安定領域だけでなく、映像信号出力装置の出力回路や、映像信号出力装置とプロジェクタの接続ケーブルの影響によって生じたリンギングやなまりを含む過渡領域が存在する。プロジェクタは安定領域で各画素に対応する信号を取得するよう標本化タイミングa,b,…を設定する。標本化タイミングa,b,…が不適切な場合には、本来の画素に対応する情報からずれた位置で信号をサンプリングするために、映像にノイズが表れたり、鮮鋭度が悪い映像が表示されてしまう。例えば、図中の例において、本来、サンプリングを行うべきタイミングaが何らかの要因でタイミングafにずれてしまうと、取得される信号にはhfの差が生じ、画質の劣化を招くことになる。
【0004】
プロジェクタは、標本化タイミングa,b,…を特定するために所定のドットクロック信号を利用する。プロジェクタは、ドットクロック信号に遅延時間τを与えて位相を変化させることで、標本化タイミングa,b,…の調整を行うことができる。
【0005】
近年のプロジェクタは、遅延時間τの調整を自動的に行うことができる。例えば特許文献1では、所定の指標値Vが最小となるような遅延時間τiを特定することで最適な遅延時間を設定する技術が開示されている。
【0006】
図6は、最適な遅延時間τiを特定する従来技術を示す説明図である。
まず、図6の上段には標本化された画像データの構成を示している。画像データは動画映像の1フレームを、x−y座標により座標付けられた多数の画素データにより表現したデータである。画像データは、x軸方向のラインをy軸方向に順に並べて構成される。各ラインは、x軸方向に多数の画素を並べて構成される。
【0007】
従来技術では、プロジェクタは、設定可能な全ての遅延時間τについて指標値V(τ)を計算し、指標値Vが最小となるτiを特定する。指標値は、例えば、V(τ)=Σy|p(y=i+1)−p(y=i)|により計算される。p(y=i+1)及びp(y=i)は、図6の上段で図示するように、画像中でy方向に隣接する2つの画素データである。指標値V(τ)は、かかる2つの値の差の絶対値についてy軸方向に和をとった値である。なお、指標値V(τ)は、画像全体についての和が計算されることが望ましい。
【0008】
通常の画像データは隣接する画素間の差違は比較的小さいから、遅れ時間が適切に調整されている場合には、上述の絶対値は0に十分近い値となり、ひいては指標値V(τ)もほぼ0となる。
【0009】
遅延時間τが最適でない場合には、先に図5で説明した差違hfが生じるから、指標値V(τ)は正の値となる。
【0010】
図6の下段では、遅延時間と指標値V(τ)との関係を示した。従来技術では、遅延時間をτ=0,1,…,31の予め設定された32点について各々指標値V(τ)を求めることで、指標値V(τ)が最小となる遅延時間τ=9を最適な遅延時間として特定する。
【0011】
【特許文献1】
特開平10−133619
【特許文献2】
特表2000−513169
【特許文献3】
特願平10−529398
【0012】
【発明が解決しようとする課題】
しかし、従来技術では、指標値V(τ)を多数の遅延時間について計算していたため、最適な遅延時間τの設定を迅速に行うことができなかった。例えば最適な遅延時間τの設定には約3秒を要することもあった。
【0013】
本発明は、上述の課題を解決するためになされたものであり、隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する場合における位相調整の高速化を目的とする。
【0014】
【課題を解決するための手段およびその作用・効果】
上記課題の少なくとも一部を解決するために、本発明では、次の構成を適用した。
本発明の画像信号変換装置は、
隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する画像信号変換装置であって、
一本のラインに対応するアナログ信号たるライン信号から所定画素数の信号をサンプリングする標本化部と、
前記ライン信号の入力から前記サンプリング開始までのタイミングたる位相の調整量を最適化する最適化部と、
前記位相を前記調整量に応じて調整する調整部とを備え、
前記最適化部は、
前記位相の最小調整単位よりも大きい第1の間隔で設定された複数の第1次調整量に対して、前記サンプリングされた各ライン間のずれを定量的に計算する第1次計算部と、
前記第1次調整量の中から、前記ずれが極小となる少なくとも1つの調整量を選択する選択部と、
該選択された第1次調整量の周辺において、前記第1の間隔よりも小さい第2の間隔で設定された第2次調整量に対して、前記ずれを定量的に計算する第2次計算部と、
前記ずれの計算を行った全ての調整量の中から、前記ずれが極小となる調整量を最適値として前記調整部に設定する調整量設定部とを有することを要旨とする。
【0015】
このようにすることで、位相の調整量の最適化を迅速に行うことができる。最終的に利用する位相と異なる位相についての計算処理を多数省略し得るためである。ずれの評価は、種々のパラメータにより行うことができる。例えば、ラインが交差する方向に隣接する画素間のデータ値の差分の絶対値または二乗をずれの評価値として適用してもよい。ずれは、画面内の一部のみを代表領域として評価してもよいし、画面全体の平均または和で評価してもよい。
【0016】
本発明の画像信号変換装置において、
前記第2の間隔が前記最小調整単位よりも大きい場合に、前記第2次調整量を前記第1次調整量として扱って前記第2次計算部を稼働させる収束制御部を備えるものとしてもよい。
【0017】
このようにすることで、調整量の間隔を順次狭めてずれを計算することができ、位相の調整精度を向上することができる。なお、収束させるための演算処理は、順次狭められる第2の間隔が、必ずしも最小調整単位に一致するまで繰り返す必要はなく、任意の段階で停止して差し支えない。
【0018】
本発明の画像信号変換装置において、
前記第2次調整量は、前記選択された1つの調整量のみを挟む所定範囲で設定されるものとしてもよい。つまり、「選択された調整量よりも一つ小さい第1次調整量<第2次調整量<選択された調整量よりも一つ大きい第1次調整量」となる範囲で第2次調整量を設定してもよい。
【0019】
このようにすることで、第2次調整量を、選択された調整量の周辺に絞ることができ、位相の調整量の最適化を迅速に行うことができる。
【0020】
本発明の画像信号変換装置において、
前記第2の間隔は、前記第1の間隔の1/2であるものとしてもよい。
【0021】
このようにすることで、調整量を偏りなく設定することができるから、調整精度を向上することができる。また、1/2という間隔は、第2次調整量を設定するための演算負荷が軽くなるという利点もある。
【0023】
本発明の画像信号変換装置において、
前記第1の間隔は、少なくとも両端を除く範囲で均等に設定されているものとしてもよい。
【0024】
このようにすることで、位相の調整量の偏りを抑制し、調整精度を向上することができる。
【0025】
なお、本発明の画像信号変換装置は、上述のように、第1の間隔が、少なくとも両端を除く範囲で均等に設定されている場合に限ることはない。少なくとも一部は非均等に設定されているものとしてもよい。例えば、最適な位相である確率が高い部分については、他の部分よりも間隔が狭いものとしてもよい。
【0026】
本発明の画像信号変換装置において、
前記最適化部は、予め離散的に設定された所定個数の位相から前記調整量を選択するものとしてもよい。
【0027】
このようにすることで、画像信号変換装置の構成を簡潔にすることができる。また、設定される位相の適性を高いものに保ちつつ設定時間を短縮することができる。
【0028】
なお、画像信号変換装置は、少なくとも一部に連続的な部分を含む範囲内で任意に位相を設定可能であるものとしてもよい。
【0029】
本発明の画像信号変換装置において、
前記所定個数の位相間をそれぞれ区分と呼ぶとき、前記第1次調整量の個数は、調整可能な全範囲に相当する区分数に対し、1を除く約数となっているものとしてもよい。
【0030】
このようにすることで、第1次調整量を偏り無く設定することができるとともに、第2の調整量を比較的設定しやすくなる利点がある。
【0032】
このようにすることで、調整の度に、第1次調整量を演算等で設定する必要がなく、処理の迅速化を図ることができる。第1次調整量は種々の形式で記憶することができる。例えば、全ての第1次調整量を個別に記憶しておく形式としてもよいし、代表点となる第1次調整量を一つ記憶し、その代表点との相対的な偏差を記憶しておく形式としてもよい。後者の場合、代表点としては、例えば、記憶しておくべき複数の第1次調整量のうち最小値または最大値とすることができる。
【0033】
本発明の画像信号変換装置において、
前記調整量記憶部は、前記第1次調整量の組を複数記憶し、
前記第1次計算部は、いずれかの組を選択して前記ずれを計算するものとしてもよい。
【0034】
このようにすることで、最適化の成功率を高いものとすることができる。
【0035】
本発明の画像信号変換装置において、
前記調整の再試行を指示する再試行指示部を備え、
前記第1次計算部は、直前の組とは異なる組を選択するものとしてもよい。
【0036】
このように再試行の時には異なる調整量を適用することで、最適化の成功率を高いものとすることができる。再試行の指示は、種々の形式で行うことができる。例えば、再試行を指示するための固有の操作部を設けてもよいし、画像信号の入力ソースの切り換えなどの操作を再試行の指示とみなすものとしてもよい。
【0037】
本発明の画像信号変換装置において、
前記記憶部は、所定の代表調整量と、該代表調整量からの相対的な偏差によって前記第1次調整量を記憶しており、
前記各組の第1次調整量は、前記代表調整量のみが相違しており、
該代表調整量の相違量は、第2の間隔のより小さく設定されているものとしてもよい。
【0038】
このようにすることで、最適化の成功率を高いものとすることができる。
【0039】
本発明の画像信号変換装置において、
前記第1次調整量は、前記所定個数の位相の両端の調整量を含まないものとしてもよい。
【0040】
このようにすることで、最適化の成功率を高いものとすることができる。例えば、遅延時間をτ=0,1,2,…,31の32段階に調整可能である場合に、第1次調整量はτ=0及びτ=31を含まないものとしてもよい。かかる第1次調整量の一例として、τ=1,5,9,…,29を挙げることができる。τ=1,5,9,…,29なる第1次調整量によれば、種々のアナログ信号について、高い確率で最適化に成功することができる。
【0041】
本発明は、より具体的な構成として、隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する画像信号変換装置であって、
一本のラインに対応するアナログ信号たるライン信号から所定画素数の信号をサンプリングする標本化部と、
前記ライン信号の入力から前記サンプリング開始までのタイミングたる位相を予め離散的に設定された32個の既定調整量から最適化の値を選択する最適化部と、
前記位相を前記調整量に応じて調整する調整部とを備え、
前記最適化部は、
前記既定調整量の最小値または最小値よりも一つ大きい値を開始点として、2個以上8個以下の均等間隔で設定された複数の第1次調整量に対して、前記サンプリングされた各ライン間のずれを定量的に計算する第1次計算部と、
前記第1次調整量の中から、前記ずれが極小となる少なくとも1つの調整量を選択する選択部と、
該選択された第1次調整量の周辺において、前記第1の間隔よりも小さい第2の間隔で設定された第2次調整量に対して、前記ずれを定量的に計算する第2次計算部と、
前記ずれの計算を行った全ての調整量の中から、前記ずれが極小となる調整量を最適値として前記調整部に設定する調整量設定部とを有する画像信号変換装置としてもよい。
【0042】
なお、第1次調整量は8個であり、第2の間隔は第1の間隔の1/2であるものとしてもよい。
【0043】
本発明は、上述の画像信号変換装置としての構成の他、プロジェクタその他の画像表示装置、画像信号変換方法、画像表示方法の発明として構成することもできる。また、これらの方法を実現するコンピュータプログラム、およびそれらのプログラムを記録した記録媒体、それらのプログラムを含み搬送波内に具現化されたデータ信号など種々の態様で実現することが可能である。
【0044】
ここで、記録媒体としては、フレキシブルディスクやCD−ROM、光磁気ディスク、ICカード、ROMカートリッジ、パンチカード、バーコードなどの符号が印刷された印刷物、コンピュータの内部記憶装置(RAMやROMなどのメモリ)および外部記憶装置などコンピュータが読みとり可能な種々の媒体を利用できる。
【0045】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例に基づき以下の順序で説明する。
A.全体構成:
B.処理:
C.第2実施例:
D.第3実施例:
【0046】
A.全体構成:
図1は、画像表示装置100の構成を示す説明図である。画像表示装置100は、静止画や動画を表すアナログ信号をディジタル信号に変換することができる。なお、画像表示装置100はプロジェクタであってもよい。
【0047】
画像表示装置100は、信号入力機構177とA/Dコンバータ111とバッファメモリ112と画像表示機構113と指標値計算回路114と制御機構115とPLL回路116とを有する。
【0048】
信号入力機構177は、画像表示装置100の外部からアナログ信号177iを入力する。また、信号入力機構177は、アナログ信号177iに基づいて、同期信号をPLL回路116に入力するとともに、映像信号をA/Dコンバータ111に入力する。
【0049】
PLL回路116はディジタル信号への変換時の標本化タイミングを規定するドットクロック信号を生成してA/Dコンバータ111に入力する。PLL回路116は、所定の遅延回路を利用することで、32段階で、ドットクロック信号の位相を遅らせることができる。
【0050】
A/Dコンバータ111は、ドットクロック信号に応じて、映像信号の標本化を行い、アナログの映像信号をデジタル信号に変換する。デジタル形式に変換された画像データはバッファメモリ112に格納される。画像表示機構113は、バッファメモリ112に格納されたデジタル形式の画像データに基づいて画像表示を行う。
【0051】
指標値計算回路114は、バッファメモリ112に記憶された画素データpを読み出すことで図6で説明したずれの指標値Vを計算することができる。指標値計算回路114等のハードウェア資源が実現する機能の全部又は一部は、ソフトウェア的に実現することも可能である。
【0052】
制御機構115は、CPU,ROM,RAM等を備えるマイクロコンピュータとして構成され、PLL回路116や指標値計算回路114、バッファメモリ112等の動作を制御する。
【0053】
図1には、制御機構115がソフトウェア的に実現する機能ブロックの構成を併せて示した。制御機構115は、ROMに記憶された制御ソフトウェアを実行することで図示する各機能ブロックを実現することができる。図示する各機能ブロックの全部又は一部はハードウェア的に実現するものとしても構わない。指標値計算回路114等のハードウェア資源が実現する機能の全部又は一部をソフトウェア的に実現することも可能である。
【0054】
遅延時間指示部119は、制御部118が指定する遅延時間τをPLL回路116に指示することができる。具体的には遅延時間指示部119は、τ=0,1,2,…,31(32段階)のいずれかの遅延時間をPLL回路116に設定することができる。この結果、バッファ112には、この遅延時間に対応したディジタル信号が記録される。
【0055】
初期値記憶部120は、遅延時間の初期値を記憶する。実施例で初期値記憶部120が記憶する初期値は遅延時間の設定可能な範囲を8等分した点、τ=1,5,…,29である。
なお、図1では図示の便宜上τ=0,4,…,28について示している。以下、τ=0,4,…,28の場合を挙げて説明するが、本来の場合であるτ=1,5,…,29のときも同様である。
制御部118は、最初は、初期値記憶部120に記憶された各遅延時間をPLL回路116に指示する。その後の処理では、最適な遅延時間が決定されるまで、この初期値に基づいて、PLL回路116への指示値を決定する。
【0056】
計算制御部117は、指標値Vの計算を指標値計算回路114に指示する。指標値計算回路114は、バッファメモリ112のデータに基づいて指標値Vを算出し、制御部118に受け渡す。
【0057】
制御部118は、上述の各機能ブロックを制御することで、最適な遅延時間を特定し、遅延時間指示部119を介してPLL回路116に設定する。最適な遅延時間の設定は、種々のタイミングで実行可能である。本実施例では、画像信号177iが切り換えられた時、およびユーザから調整指示ボタン102が操作された時点で、遅延時間の調整を行うものとした。
【0058】
B.処理:
図2は、最適な遅延時間をPLL回路116に設定する処理を示すフローチャートである。
ステップSa1では、初期値記憶部120が記憶する遅延時間の8つの初期値τ=0,4,8,…,28(本来はτ=1,5,…,29である。以下同様)を制御部118が読み出す。
【0059】
ステップSa2で画像表示装置100は、ステップSa1で読み出した初期値τ=0,4,…,28に応じた指標値V(0),V(4),V(8),…,V(28)(本来はV(1),V(5),V(9),…,V(29)である。以下同様)を各々計算する処理を行う。指標値の計算は、前述のように、計算対象の遅延時間τに応じたドットクロック信号をPLL回路116に発生させた状態で、指標値計算回路114に計算処理を行わせることで実現する。
【0060】
図3は、順次に計算される指標値を示す説明図である。
図3のSTEP1では、ステップSa2で計算された8個の指標値V(0),V(4),V(8),…,V(28)を、グラフ中の黒丸により示している。
【0061】
次に図2のステップSa3では、ステップSa2で計算された8個の指標値のうちで最小の指標値を特定する。図3のSTEP1の場合には、遅延時間τ=12における指標値V(τ=12)が最小であること(本来は指標値V(τ=13)である。以下同様)が特定される。
【0062】
図2のステップSa4で画像表示装置100は、遅延時間τを検索する区分を特定する。最初のステップSa4では、ステップSa3で特定された最小指標値のτに基づいて検索対象の区分を特定する。具体的には、初期値τ=0,4,8,…,28が特定する区分0→4,4→8,…,24→28のうちで(本来は区分1→5,5→9,…,25→29である。以下同様)、ステップSa3で特定されたτの周辺の2つの区分が特定される。図3のSTEP1の場合、指標値最小の遅延時間がτ=12であるため、τ=12周辺の2つの区分8→12及び12→16が特定される(図3のSTEP2参照)。
【0063】
図2のステップSa5で画像表示装置100は、ステップSa4で特定された2つの区分について、区分中間の遅延時間を第2次遅延時間として設定する。図3の場合、STEP2で示すように、区分8→12の中間のτ=10と、区分12→16の中間のτ=14が第2次遅延時間として設定される。画像表示装置100は、これらの第2次遅延時間について指標値を計算する。なお、図3のSTEP2では、ステップSa5での計算に係る指標値を黒丸で、検索対象の区分の区分端での指標値を黒四角で、過去に計算したその他の指標値を黒三角で各々示した。
【0064】
図2のステップSa6で画像表示装置100は、検索対象の区分内の全ての遅延時間の指標値が計算され尽くされているか否かを調べる。図3のSTEP2の場合、区分8→12におけるτ=9,11と、区分12→16におけるτ=13,15で、各々未計算の指標値があるために、処理はステップSa7に移される。
【0065】
図2のステップSa7で画像表示装置100は、ステップSa5での指標値計算の対象となった2つの区分の1つを、次の検索の対象範囲として選択する。ここで、2つの区分は、その端点及び中間点における指標値がすでに計算されている。ステップSa7では、これらの既に計算された指標値のうちで最小の指標値を含む方の区分を特定する。図3のSTEP2の場合、既に計算された指標値V(τ=8),V(τ=10),V(τ=12),V(τ=14),V(τ=16)のうちでV(τ=10)が最小であるため、τ=10を含む区分8→12が選択される。
【0066】
なお、図2のステップSa7では、単に、中間点における指標値V(τ=10),V(τ=14)のついで小さい方の区分を選択するものとしてもよい。
【0067】
ステップSa7において選択された範囲は、再びステップSa4〜Sa6の処理に付される。まず、ステップSa4で画像表示装置100は、ステップSa7で選択された範囲を中間点で2分した2つの区分を特定する。図3のSTEP3では、区分8→10及び10→12が特定される。これに応じてステップSa5で画像表示装置100は、ステップSa4で特定された各区分の中間点での指標値を計算する。図3のSTEP3の場合、中間点τ=9及びτ=11の指標値が各々計算される。これにより、検索範囲8→12における全ての指標値V(8),V(9),V(10),V(11),V(12)が全て計算され尽くしていることから、図2のステップSa6で画像表示装置100は処理をステップSa8に移す。
【0068】
図2のステップSa8では、検索範囲の各遅延時間のうちで、指標値Vが最小のτを特定する。すなわち、直近のステップSa4で特定された2つの区分全体からなる検索範囲のうちで、指標値Vが最小のτを特定する。図3のSTEP3の場合、検索範囲8→12における指標値V(8),V(9),V(10),V(11),V(12)のうちの最小の指標値としてV(9)が特定される。
【0069】
ステップSa9で画像表示装置100は、ステップSa8で特定された遅延時間をPLL回路116に設定する。図3のSTEP3の場合、最適な遅延時間としてτ=9をPLL回路116に設定する。
【0070】
以上説明した画像表示装置100によれば、最適な遅延時間を迅速にPLL回路166に設定することができる。
【0071】
なお、実施例では、τ=0,4,8,…,28(本来はτ=1,5,9,…,29である。以下同様)の8個の遅延時間について最初に指標値を計算するものとしたが、かかる場合に限定されることはない。
例えば、τ=0,2,4,…,30等の16個の遅延時間のうちで指標値が最小のτ0を最初に検索した後に、V(τ0)とV(τ0+1)とV(τ0−1)のうちで最小のものを特定するものとしてもよい。
【0072】
また、τ=8,24等の2個の遅延時間について最初に指標値を計算するものとしてもよい。このとき、図2のステップSa4〜Sa9のみの処理で最適な遅延時間を検索するものとしてもよい。すなわち、最初のステップSa4で区分0→16及び区分16→31を特定してV(τ=8)及びV(τ=24)を計算する等としてもよい。このとき、検索範囲を順次1/2ずつ狭めながら、最適な遅延時間を検索することができる。
【0073】
また、図2のステップSa4〜Sa9では、検索対象の範囲を順次1/2ずつ狭めるものとしたが、1/3づつ狭める等とすることも可能である。このとき、ステップSa4でN個の区分(Nは2以上の正整数)を特定するとともに、ステップSa5でN個の区分の各中間での指標値計算を行い、ステップSa7での区分選択処理で1/Nづつ検索範囲を狭めるものとすることができる。
【0074】
なお、図3における指標値のグラフでは、グラフが単峰である場合について示したが、2つ以上の峰があるグラフとなる場合についても同様である。実施例では、初期値は均等区間で設定する場合を例示したが、この区間は均等でなくてもよい。
【0075】
また、図2のステップSa3では、指標値が最も小さい1つのτのみを特定するものとしたが、指標値が2番目に小さいτも併せて特定するものとしてもよい。これにより、ステップSa4以下の処理では、指標値が2番目に小さい初期値周辺の遅延時間も併せて検索することができる。このとき、ステップSa7では、指標値が最小の区分を選択することで、検索範囲を1/4にするものとしてもよい。なお、ステップSa4以下の処理で、指標値が3番目に小さい初期値周辺の遅延時間も併せて検索する場合等も同様である。
【0076】
C.第2実施例:
以下では、初期値記憶部120が複数組の初期値を記憶し、画像表示装置100は、記憶された複数組の初期値を選択的に使い分ける場合について説明する。
【0077】
図4は、初期値を選択しつつ行う遅延時間設定処理を示すフローチャートである。図4の処理は、実施例における図2の処理に相当する。
【0078】
図4のステップSb1で画像表示装置100は、初期値記憶部120に記憶された第1及び第2の初期値の組のうちで、第1組の初期値を特定する。ここで、図4の処理を行う画像表示装置100は、第1組及び第2組の2組の初期値を初期値記憶部120に記憶する。図4では、初期値記憶部120が、第1組の初期値τ=1,5,9,13,17,21,25,29と、第2組の初期値τ=3,7,11,15,19,23,27,31とを記憶する場合について示している。
【0079】
図4のステップSb2では、実施例で説明した遅延時間設定処理を行う。ただし図2のステップSa1〜Sa3では、図4のステップSb1で特定された組の初期値についての処理を行う。
【0080】
ステップSb3では、調整指示ボタン102等を介したユーザの再試行指示の有無を調べる。ユーザは、映像にノイズが表れたり、鮮鋭度が悪い映像が表示されてしまうことを視認することで、遅延時間設定処理(図4のステップSb2)の失敗を特定することができる。遅延時間設定処理が失敗した場合、ユーザは、画像表示装置100に遅延時間設定処理の再試行を指示することができる。画像表示装置100は、再試行の指示がない場合にはそのまま処理を終了し、再試行の指示がある場合にはステップSb4の処理に移る。なお、遅延時間設定処理の失敗を画像表示装置100が自ら特定し、遅延時間設定処理の再試行を自動的に行うものとしてもよい。
【0081】
再試行の指示がある場合、ステップSb4で画像表示装置100は、初期値記憶部120に記憶された第2組の初期値を特定する。これにより、第2組の初期値を利用した遅延時間設定処理がステップSb2で行われる。
【0082】
以上説明した画像表示装置100によれば、再試行の時には異なる初期値の組が適用されることで、遅延時間の最適化の成功率を高いものとすることができる。
【0083】
なお、初期値のとり方には種々の態様を適用することができる。
例えば、τ=0,4,8,12,16,20,24,28を原則利用するとともに、この初期値での遅延時間設定処理が失敗した場合にはτ=1,5,9,13,17,21,25,29が利用されるものとしてもよい。このようにすることで、1水平ライン毎に大きく内容が異なる画像の場合であっても、高い確率で所望の遅延時間を特定することができる。
また、第1組及び第2組の初期値として、τ=1,5,…,29及びτ=2,6,…,30や、τ=0,4,…,28及びτ=2,6,…,30を利用するものとしてもよい。
【0084】
以上説明した、画像表示装置100により、以下のような効果を得ることができたので説明する。
【0085】
まず、従来技術における場合(図6)と実施例の場合(図2,3)とを比較した結果について示す。遅延時間設定処理に要する指標値計算処理の回数では、従来32回であったものを12回に改善することができた。このとき、遅延時間設定処理に要する時間は、約3.1秒程度であったものを約2.1秒程度に改善することができた。一方、遅延時間設定処理に成功する確率は、94.4%から76%に減少したのみであり、従来技術の場合と遜色のない成功率を得ている。さらに、変形例で示した技術(図4)等を適用することで、成功率を93.1%に向上させて、従来技術による成功率94.4%と殆ど変らないものとすることができた。
【0086】
次に、初期値の個数を8個とした実施例の場合(図2,3)を、初期値の個数が2個及び16個とした場合と比較した結果について示す。このとき、指標値計算処理の回数は、初期値の個数2,8,16個の場合で各々、10,12,18個である。かかる計算処理回数の遅延時間設定処理において各々、成功率72%,76%,82%を得ることができた。
【0087】
以上、実施例に基づき本発明にかかる画像信号変換装置を説明してきたが、上述した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得る。
【図面の簡単な説明】
【図1】 画像表示装置100の構成を示す説明図である。
【図2】 最適な遅延時間をPLL回路116に設定する処理を示すフローチャートである。
【図3】 順次に計算される指標値を示す説明図である。
【図4】 初期値を選択しつつ行う遅延時間設定処理を示すフローチャートである。
【図5】 アナログの映像信号を標本化するタイミングを示す説明図である。
【図6】 最適な遅延時間τiを特定する従来技術を示す説明図である。
【符号の説明】
100…画像表示装置
102…調整指示ボタン
112…バッファメモリ
113…画像表示機構
114…指標値計算回路
115…制御機構
117…計算制御部
177…信号入力機構
177i…外部からの信号
118…制御部
119…遅延時間指示部
120…初期値記憶部
Claims (15)
- 隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する画像信号変換装置であって、
一本のラインに対応するアナログ信号たるライン信号から所定画素数の信号をサンプリングする標本化部と、
前記ライン信号の入力から前記サンプリング開始までのタイミングたる位相の調整量を最適化する最適化部と、
前記位相を前記調整量に応じて調整する調整部とを備え、
前記最適化部は、
前記位相の最小調整単位よりも大きい第1の間隔で設定された複数の第1次調整量に対して、前記サンプリングされた各ライン間のずれを定量的に計算する第1次計算部と、
前記第1次調整量の中から、前記ずれが極小となる少なくとも1つの調整量を選択する選択部と、
該選択された第1次調整量の周辺において、前記第1の間隔よりも小さい第2の間隔で設定された第2次調整量に対して、前記ずれを定量的に計算する第2次計算部と、
前記ずれの計算を行った全ての調整量の中から、前記ずれが極小となる調整量を最適値として前記調整部に設定する調整量設定部とを有する画像信号変換装置。 - 請求項1記載の画像信号変換装置であって、
前記第2の間隔が前記最小調整単位よりも大きい場合に、前記第2次調整量を前記第1次調整量として扱って前記第2次計算部を稼働させる収束制御部を備える画像信号変換装置。 - 請求項1記載の画像信号変換装置であって、
前記第2次調整量は、前記選択された1つの調整量のみを挟む所定範囲で設定される画像信号変換装置。 - 請求項1記載の画像信号変換装置であって、
前記第2の間隔は、前記第1の間隔の1/2である画像信号変換装置。 - 請求項1記載の画像信号変換装置であって、
前記第1の間隔は、少なくとも両端を除く範囲で均等に設定されている画像信号変換装置。 - 請求項1記載の画像信号変換装置であって、
前記最適化部は、予め離散的に設定された所定個数の位相から前記調整量を選択する画像信号変換装置。 - 請求項6記載の画像信号変換装置であって、
前記所定個数の位相間をそれぞれ区分と呼ぶとき、前記第1次調整量の個数は、調整可能な全範囲に相当する区分数に対し、1を除く約数となっている画像信号変換装置。 - 請求項6記載の画像信号変換装置はさらに、
前記第1次調整量の組を複数記憶する調整量記憶部を備え、
前記第1次計算部は、いずれかの組を選択して前記ずれを計算する画像信号変換装置。 - 請求項8記載の画像信号変換装置であって、
前記調整の再試行を指示する再試行指示部を備え、
前記第1次計算部は、該再試行においては、直前の組とは異なる組を選択する画像信号変換装置。 - 請求項8記載の画像信号変換装置であって、
前記記憶部は、所定の代表調整量と、該代表調整量からの相対的な偏差によって前記第1次調整量を記憶しており、
前記各組の第1次調整量は、前記代表調整量のみが相違しており、
該代表調整量の相違量は、前記第2の間隔より小さく設定されている画像信号変換装置。 - 請求項6記載の画像信号変換装置であって、
前記第1次調整量は、前記所定個数の位相の両端の調整量を含まない画像信号変換装置。 - 隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する画像信号変換装置であって、
一本のラインに対応するアナログ信号たるライン信号から所定画素数の信号をサンプリングする標本化部と、
前記ライン信号の入力から前記サンプリング開始までのタイミングたる位相を予め離散的に設定された32個の既定調整量から最適化の値を選択する最適化部と、
前記位相を前記調整量に応じて調整する調整部とを備え、
前記最適化部は、
前記既定調整量の最小値または最小値よりも一つ大きい値を開始点として、2個以上8個以下の均等間隔で設定された複数の第1次調整量に対して、前記サンプリングされた各ライン間のずれを定量的に計算する第1次計算部と、
前記第1次調整量の中から、前記ずれが極小となる少なくとも1つの調整量を選択する選択部と、
該選択された第1次調整量の周辺において、前記第1の間隔よりも小さい第2の間隔で設定された第2次調整量に対して、前記ずれを定量的に計算する第2次計算部と、
前記ずれの計算を行った全ての調整量の中から、前記ずれが極小となる調整量を最適値として前記調整部に設定する調整量設定部とを有する画像信号変換装置。 - 画像を表示する画像表示装置であって、
該画像を表すアナログ信号を入力する入力部と、
該アナログ信号をディジタル信号に変換する請求項1〜12いずれか記載の画像信号変換装置と、
該標本化された画像を表示する表示部とを備える画像表示装置。 - 隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換する画像信号変換方法であって、
一本のラインに対応するアナログ信号たるライン信号から所定画素数の信号をサンプリングする工程と、
前記ライン信号の入力から前記サンプリング開始までのタイミングたる位相の調整量を最適化する工程と、
前記位相を前記調整量に応じて調整する工程とを備え、
前記最適化する工程は、
前記位相の最小調整単位よりも大きい第1の間隔で設定された複数の第1次調整量に対して、前記サンプリングされた各ライン間のずれを定量的に計算する工程と、
前記第1次調整量の中から、前記ずれが極小となる少なくとも1つの調整量を選択する工程と、
該選択された第1次調整量の周辺において、前記第1の間隔よりも小さい第2の間隔で設定された第2次調整量に対して、前記ずれを定量的に計算する工程と、
前記ずれの計算を行った全ての調整量の中から、前記ずれが極小となる調整量を最適値として設定する工程とを有する画像信号変換方法。 - コンピュータに、隣接する複数のラインで構成される画像を表すアナログ信号をディジタル信号に変換させるためのコンピュータプログラムであって、
一本のラインに対応するアナログ信号たるライン信号から所定画素数の信号をサンプリングする標本化機構から、前記サンプリングしたデータを入力する機能と、
前記ライン信号の入力から前記サンプリング開始までのタイミングたる位相の調整量を最適化する機能と、
所定の信号を前記標本化機構に入力することで、前記位相を前記調整量に応じて調整する機能と、
前記最適化を行う機能の実現のための、
前記位相の最小調整単位よりも大きい第1の間隔で設定された複数の第1次調整量に対して、前記サンプリングされた各ライン間のずれを定量的に計算する機能と、
前記第1次調整量の中から、前記ずれが極小となる少なくとも1つの調整量を選択する機能と、
該選択された第1次調整量の周辺において、前記第1の間隔よりも小さい第2の間隔で設定された第2次調整量に対して、前記ずれを定量的に計算する機能と、
前記ずれの計算を行った全ての調整量の中から、前記ずれが極小となる調整量を最適値として設定する機能とを前記コンピュータに実現させるためのコンピュータプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003022496A JP4003647B2 (ja) | 2003-01-30 | 2003-01-30 | 位相調整を行う画像信号変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003022496A JP4003647B2 (ja) | 2003-01-30 | 2003-01-30 | 位相調整を行う画像信号変換装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004236004A JP2004236004A (ja) | 2004-08-19 |
JP2004236004A5 JP2004236004A5 (ja) | 2005-08-25 |
JP4003647B2 true JP4003647B2 (ja) | 2007-11-07 |
Family
ID=32951556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003022496A Expired - Fee Related JP4003647B2 (ja) | 2003-01-30 | 2003-01-30 | 位相調整を行う画像信号変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4003647B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4182124B2 (ja) | 2006-06-30 | 2008-11-19 | Necディスプレイソリューションズ株式会社 | 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法 |
-
2003
- 2003-01-30 JP JP2003022496A patent/JP4003647B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004236004A (ja) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080063292A1 (en) | Image processing method, image processing apparatus and image pickup apparatus and display apparatus suitable for the application of image processing method | |
WO2004019607A1 (ja) | 画像処理装置と画像処理システム及び画像処理方法 | |
JPH09190275A (ja) | 手書き入力表示装置 | |
US20110170803A1 (en) | Apparatus and method for image processing | |
EP2568437A2 (en) | Image processing apparatus, method and program | |
US20070098302A1 (en) | Image converter circuit | |
JP4003647B2 (ja) | 位相調整を行う画像信号変換装置 | |
JP2006074155A (ja) | 画像処理装置および画像処理方法ならびに画像表示装置 | |
US20180218477A1 (en) | Data interpolation device, method therefor, and image processing apparatus | |
US6819732B1 (en) | Asynchronous sample rate estimation using reciprocal frequency error minimization | |
US20090091585A1 (en) | Screen enlargement/reduction device | |
JP3137709B2 (ja) | デジタル回路配置 | |
JP2003323456A (ja) | 画像表示装置及び画像表示方法 | |
US7250981B2 (en) | Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock | |
JPH11282399A (ja) | ドットクロック再生装置 | |
KR20050039644A (ko) | 데이터 처리 장치 및 데이터 처리 방법, 프로그램, 및기록 매체 | |
JPH11203467A (ja) | 表示装置および表示方法 | |
JPS61245775A (ja) | デジタル特殊効果装置の水平アドレス発生回路 | |
JP3545619B2 (ja) | 画像任意倍率処理装置及びその方法 | |
JP2006094261A (ja) | 映像信号処理装置 | |
JP2000138805A (ja) | クロック生成装置、アナログ信号処理装置、画像形成装置、クロック生成方法、アナログ信号処理方法、画像形成方法、及び記憶媒体 | |
JP2001188503A (ja) | 画像表示装置、水平有効画素数検出装置および画像表示方法 | |
JPH11338406A (ja) | サンプリング位相調整装置 | |
JP2003348380A (ja) | 輪郭補正回路 | |
JP4617825B2 (ja) | データ処理装置およびデータ処理方法、プログラム、並びに記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070813 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |