JP4003605B2

JP4003605B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4003605B2
Application number: JP2002301158A
Authority: JP
Inventors: 正明荻野; 直人藤島
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2002-10-15
Filing date: 2002-10-15
Publication date: 2007-11-07
Anticipated expiration: 2022-10-15
Also published as: JP2004140039A

Description

【０００１】
【発明の属する技術分野】
本発明は、比較的高電圧で大電流を制御するパワーＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）やＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体装置の製造方法に関し、特にトレンチ内に絶縁膜を介してゲート電極が埋め込まれたトレンチゲート構造を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図４は、トレンチゲート構造を有するパワーＭＯＳＦＥＴの構成を模式的に示す断面図である。図４に示すように、ドレイン領域となる半導体基板１１上に電界緩和領域１２が形成され、さらにその上にベース領域１３が形成されている。ベース領域１３を貫通して電界緩和領域１２に達するトレンチ１４の内側にはゲート酸化膜１５が形成され、さらにその内側は、ゲート電極１６で埋められている。
【０００３】
ベース領域１３においてトレンチ１４の外側には、ソース領域１７が選択的に形成されている。ソース電極１８は、ソース領域１７およびベース領域１３に接触しており、層間絶縁膜１９によりゲート電極１６から絶縁されている。ゲート電極１６は、図示しないトレンチの終端領域において基板表面側に引き出されている。半導体基板１１の裏面にはドレイン電極２０が形成されている。
【０００４】
トレンチゲート構造を有するトランジスタでは、オン状態のときにチャネルが、ベース領域１３内においてトレンチ１４の側壁に沿って縦方向に形成される。したがって、ゲート電極１６の幅、すなわちトレンチ１４の開口幅を縮めても、チャネル長を確保することができるので、高集積化を図ることができるという利点がある。
【０００５】
しかし、トレンチ１４を形成する際のエッチングのダメージによって、トレンチ１４の側壁および底面に微小な凹凸が生じる。この凹凸は、オン状態のときのキャリア移動度を低下させて、トランジスタの駆動力の低下を招いたり、ゲート酸化膜との界面における界面準位密度を増加させて、ゲート酸化膜の信頼性の低下を招いたり、局所的なゲート酸化膜の薄膜化による耐圧の低下を招く原因となる。
【０００６】
そこで、このエッチングによるダメージを除去するために、トレンチ１４を形成した後、ゲート酸化膜を形成する前に、等方性エッチング等によりトレンチ１４内を少しエッチングしてトレンチ１４の内面を平滑化する方法や、１０００℃以上の高温で酸化させてトレンチ１４の内面を平滑化する方法が公知である。また、図５（ａ）に示すように、トレンチ開口パターンを有する絶縁膜２１およびマスク材２２を用いてトレンチ１４を形成した後、図５（ｂ）に示すように、マスク材２２を除去し、水素還元性雰囲気でアニールをおこない、シリコンのマイグレーションによってトレンチ１４の内面の凹凸をなくし、平滑化する方法が提案されている。
【０００７】
なお、従来技術としては、下記特許文献１がある。
【０００８】
【特許文献１】
特開２００２−１１０７８２号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、等方性エッチング等や高温での酸化によりトレンチ形成後のダメージを除去する方法では、トレンチ内壁のシリコンを削って平滑化しているため、トレンチ形成後にトレンチ１４の開口幅が広がることになり、半導体装置の高集積化の妨げになるという問題点がある。一方、水素還元性雰囲気でのアニール処理では、シリコンのマイグレーション効果を利用しているため、トレンチ１４の開口幅は広がらない。
【００１０】
しかし、絶縁膜２１が酸化膜である場合には、酸化膜とシリコンとの界面において、ＳｉＯ₂とＳｉとが反応し、ＳｉＯとなって昇華するため、図６に示すように、トレンチ１４の上側の角部では、酸化膜（絶縁膜２１）の後退とシリコンのマイグレーションの相互作用により、シリコンが尖った形状となる。そのため、この尖った部分２３でゲート酸化膜が薄くなり、耐圧低下を引き起こすという問題点がある。
【００１１】
本発明は、上記問題点に鑑みてなされたものであって、トレンチ形成後、ゲート酸化膜を形成する前に、トレンチの上側の角部が尖るのを防ぎながら、トレンチ形成時のダメージを除去するための水素還元性雰囲気でのアニール処理をおこなうことができる半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、半導体基板にトレンチを形成した後、前記トレンチの内側にゲート絶縁膜を形成する前に、前記トレンチの上側の角部をシリコン窒化膜でマスクした状態で、前記トレンチの内壁のエッチングダメージを除去するための、還元性雰囲気によるアニール処理をおこなうことを特徴とする。
【００１３】
この発明によれば、還元性雰囲気によるアニール処理時に、トレンチの上側の角部がシリコン窒化膜によりマスクされているため、トレンチの上側の角部において、ＳｉＯが昇華する反応が起こるのを防ぐことができる。
【００１４】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
図１および図２は、本発明方法にしたがって製造されるパワーＭＯＳＦＥＴの製造段階における様子を模式的に示す断面図である。まず、図１に示すように、ドレイン領域となる第１導電型の半導体基板３１上に第１導電型の電界緩和領域３２をエピタキシャル成長させた基板を用意し、これに第２導電型の不純物を注入、拡散させてベース領域３３を形成する。
【００１５】
ついで、熱酸化をおこなって、ベース領域３３の表面に、マスク材となる酸化膜４１を形成する。そして、酸化膜４１上にフォトレジストを塗布し、露光および現像をおこなって、トレンチ開口パターンを有するレジストマスクを形成する。このレジストマスクを用いて異方性エッチングをおこない、基板表面上の酸化膜４１を選択的に除去して、トレンチ形成領域４２を露出させる。その後、レジストマスクを除去する（図１（ａ））。
【００１６】
ついで、基板表面の全面、すなわち酸化膜４１の露出面およびトレンチ形成領域４２に、ＣＶＤ法によりシリコン窒化膜４３を、特に限定しないが、たとえば０．１μｍの厚さに堆積する（図１（ｂ））。つづいて、異方性エッチングによりシリコン窒化膜４３のエッチバックをおこない、酸化膜４１の側壁部分にのみシリコン窒化膜４３を残し、サイドウォール窒化膜４４を形成する。そして、異方性エッチングをおこなって、トレンチ３４を形成する（図１（ｃ））。ここで、サイドウォール窒化膜４４は、トレンチエッチングの際のマスクとなるため、シリコン窒化膜４３の厚さは、トレンチ３４が得たい開口幅に応じて適宜選択される。
【００１７】
たとえば、酸化膜４１の幅を１．２μｍとし、シリコン窒化膜４３の厚さを０．１μｍ（両側で０．２μｍ）とすると、１μｍの開口幅のトレンチ３４が形成できる。ここで、シリコン窒化膜４３の厚さだけを０．１５μｍに変えるとトレンチ３４の開口幅は０．９μｍとなり、厚さを０．２μｍとすると０．８μｍのトレンチ開口幅とすることができる。すなわち、トレンチ形成領域４２を作るマスクを変えずともシリコン窒化膜の堆積膜厚のみを変えるだけで、トレンチ開口幅を任意に変えることができる。
【００１８】
ついで、図２に示すように、水素還元性雰囲気でアニール処理をおこない、トレンチ３４の側壁の凹凸を、シリコンのマイグレーション効果により平滑化するとともに、トレンチ３４の底部の角部３４１を丸める（同図（ａ））。ここで、特に限定しないが、たとえば水素アニール時の圧力は１３３３．２２〜１０１３２４．７２Ｐａであり、温度は９５０〜１１００℃であり、水素濃度は１〜１００％であり、アニール時間は５〜３０秒である。この水素アニール時には、トレンチ３４の上側の角部は、サイドウォール窒化膜４４によりマスクされているため、酸化膜４１とシリコンとの界面において、ＳｉＯ₂とＳｉとが反応してＳｉＯとなって昇華する反応が起こらない。したがって、トレンチ３４の上側の角部が、尖った形状となることはない。
【００１９】
ついで、熱いＨ₃ＰＯ₄溶液を用いてサイドウォール窒化膜４４を除去する。そして、熱酸化をおこなって、トレンチ３４の内側にゲート酸化膜３５を形成する。その後、ＣＶＤ法により、ゲート電極３６となる膜を堆積してトレンチ３４を埋める。この膜は、たとえばリンをドープしたポリシリコン膜である。ついでＣＭＰ（化学機械研磨）法により、酸化膜４１が露出するまでポリシリコン膜を研磨して平坦化する。さらに、所望のパターンのレジストマスクを形成し、エッチングをおこなって所定のゲート電極３６を形成する（図２（ｂ））。
【００２０】
酸化膜４１を除去した後、不純物の注入および拡散によりソース領域３７を形成し、ゲート電極３６とソース電極３８とを絶縁するための層間絶縁膜３９を形成する。そして、ソース領域３７とベース領域３３とに電気的に接続するソース電極３８を形成する。また、ドレイン領域となる半導体基板３１の裏面にドレイン電極４０を形成する（図２（ｃ））。このようにして、トレンチゲート構造を有するパワーＭＯＳＦＥＴができあがる。
【００２１】
なお、図２（ａ）に示すように、水素アニール処理により、トレンチ３４の側壁の凹凸を平滑化するとともに、トレンチ３４の底部の角部３４１を丸めた後、図２（ｂ）に示すように、トレンチ３４の内側にゲート電極３６を形成する前に、つぎの工程を挿入してもよい。すなわち、水素アニールをおこない、熱いＨ₃ＰＯ₄溶液によりサイドウォール窒化膜４４を除去する。そして、ＣＶＤ法により酸化膜を堆積し、たとえばＨＦ溶液によるウェットエッチングなどの等方性エッチングをおこなって、トレンチ３４内に酸化膜４５を、トレンチ３４の開口端よりも少し低い位置まで埋め込む（図３（ａ））。
【００２２】
ついで、９５０℃〜１１００℃の温度で、たとえばドライ雰囲気で酸化処理をおこない、トレンチ３４の上側の角部３４２を含む、シリコンの露出領域に薄い酸化膜４６を成長させる。その際、酸化膜４６の粘性流動によって、トレンチ３４の上側の角部３４２が丸められる（図３（ｂ））。また、この酸化処理時には、酸化種の拡散が律速となり、ほとんど酸化が起こらないので、トレンチ３４の開口幅は広くならない。ついで、酸化膜４１の所望の部分をレジストで覆い、ＨＦ溶液を用いて、トレンチ３４内の酸化膜４５、およびトレンチ３４の上側の角部３４２を覆う薄い酸化膜４６を除去する。その後、ゲート酸化膜３５を形成する工程へすすみ、それ以降は上述した通りである。
【００２３】
ここで、トレンチ３４内に酸化膜４５を、上述した高さ位置まで埋め込むためには、あらかじめ、ＣＶＤ法により堆積された酸化膜について、ＨＦ溶液によるエッチングレートを求めておき、それに基づいてエッチング時間の管理をおこなえばよい。また、ＨＦ溶液を用いたエッチング時に、トレンチ３４を形成する際のマスクであった基板表面の酸化膜４１もエッチングされるが、あらかじめ、この酸化膜４１の厚さを、そのエッチング量を見込んだ厚さとしておき、後の工程において不具合が起こらないようにしておく。また、トレンチ３４の上側の角部３４２を薄い酸化膜４６で覆う際に、ウェット酸化法を用いることもできる。その場合には、たとえば希釈パイロジェニック酸化のように、高温において酸化速度を抑えることができる雰囲気であるとよい。
【００２４】
上述した実施の形態によれば、トレンチ３４の上側の角部をサイドウォール窒化膜４４でマスクしたことにより、トレンチ３４の上側の角部が尖るのを防ぎながら、トレンチ形成時のダメージを除去するための水素アニールをおこなうことができる。したがって、トレンチ３４の上側の角部でゲート酸化膜３５が薄くなるのを防ぐことができるので、ＭＯＳＦＥＴの耐圧や信頼性などの電気的諸特性を改善することができる。
【００２５】
以上において本発明は、トレンチゲート構造を有するパワーＭＯＳＦＥＴに限らず、トレンチゲート構造を有するＩＧＢＴなど、トレンチゲート構造を有する半導体装置の製造に適用することができる。
【００２６】
【発明の効果】
本発明によれば、還元性雰囲気によるアニール処理時に、トレンチの上側の角部がシリコン窒化膜によりマスクされているため、トレンチの上側の角部において、ＳｉＯが昇華する反応が起こるのを防ぐことができる。したがって、トレンチの上側の角部が尖るのを防ぎながら、還元性雰囲気によるアニール処理をおこなって、トレンチ形成時のダメージを除去することができる。
【図面の簡単な説明】
【図１】本発明方法にしたがって製造されるパワーＭＯＳＦＥＴの製造段階における様子を模式的に示す断面図である。
【図２】本発明方法にしたがって製造されるパワーＭＯＳＦＥＴの製造段階における様子を模式的に示す断面図である。
【図３】本発明方法にしたがって製造されるパワーＭＯＳＦＥＴの製造段階における様子を模式的に示す断面図である。
【図４】トレンチゲート構造を有するパワーＭＯＳＦＥＴの構成を模式的に示す断面図である。
【図５】従来の水素還元性雰囲気でのアニール処理の前後の素子の様子を模式的に示す断面図である。
【図６】従来の水素還元性雰囲気でのアニール処理後の素子のトレンチ肩部を拡大して示す断面図である。
【符号の説明】
３１半導体基板
３２電界緩和領域
３３ベース領域
３４トレンチ
３５ゲート酸化膜
３６ゲート電極
４１酸化膜
４２トレンチ形成領域
４３シリコン窒化膜
４４サイドウォール窒化膜
４５酸化膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device such as a power MOSFET (insulated gate type field effect transistor) or IGBT (insulated gate type bipolar transistor) that controls a large current at a relatively high voltage, and in particular, an insulating film is interposed in a trench. The present invention relates to a method of manufacturing a semiconductor device having a trench gate structure in which a gate electrode is embedded.
[0002]
[Prior art]
FIG. 4 is a cross-sectional view schematically showing the configuration of a power MOSFET having a trench gate structure. As shown in FIG. 4, an electric field relaxation region 12 is formed on a semiconductor substrate 11 serving as a drain region, and a base region 13 is further formed thereon. A gate oxide film 15 is formed inside the trench 14 that passes through the base region 13 and reaches the electric field relaxation region 12, and further, the inside thereof is filled with a gate electrode 16.
[0003]
A source region 17 is selectively formed outside the trench 14 in the base region 13. The source electrode 18 is in contact with the source region 17 and the base region 13 and is insulated from the gate electrode 16 by the interlayer insulating film 19. The gate electrode 16 is drawn to the substrate surface side in a termination region of a trench (not shown). A drain electrode 20 is formed on the back surface of the semiconductor substrate 11.
[0004]
In a transistor having a trench gate structure, a channel is formed in the base region 13 in the vertical direction along the side wall of the trench 14 in the on state. Therefore, even if the width of the gate electrode 16, that is, the opening width of the trench 14 is reduced, the channel length can be secured, so that there is an advantage that high integration can be achieved.
[0005]
However, due to etching damage when forming the trench 14, minute irregularities are formed on the side wall and the bottom surface of the trench 14. This unevenness reduces the carrier mobility in the on state, leading to a reduction in the driving power of the transistor, or increasing the interface state density at the interface with the gate oxide film, thereby improving the reliability of the gate oxide film. This may cause a decrease or a breakdown voltage due to local thinning of the gate oxide film.
[0006]
Therefore, in order to remove the damage caused by this etching, after the trench 14 is formed and before the gate oxide film is formed, the inside of the trench 14 is slightly etched by isotropic etching or the like to smooth the inner surface of the trench 14. A method and a method of smoothing the inner surface of the trench 14 by oxidizing at a high temperature of 1000 ° C. or higher are known. Further, as shown in FIG. 5A, after forming the trench 14 using the insulating film 21 having the trench opening pattern and the mask material 22, the mask material 22 is removed as shown in FIG. 5B. A method has been proposed in which annealing is performed in a hydrogen-reducing atmosphere, and unevenness on the inner surface of the trench 14 is eliminated by silicon migration to smooth the surface.
[0007]
As a prior art, there is Patent Document 1 below.
[0008]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-110782
[Problems to be solved by the invention]
However, in the method of removing damage after forming the trench by isotropic etching or oxidation at a high temperature, since the silicon on the inner wall of the trench is shaved and smoothed, the opening width of the trench 14 is widened after the trench is formed. However, there is a problem that high integration of semiconductor devices is hindered. On the other hand, in the annealing process in a hydrogen reducing atmosphere, the opening width of the trench 14 does not increase because the silicon migration effect is used.
[0010]
However, when the insulating film 21 is an oxide film, SiO ₂ and Si react at the interface between the oxide film and silicon to sublimate to become SiO, and as shown in FIG. In the upper corner, silicon has a sharp shape due to the interaction between the receding of the oxide film (insulating film 21) and the migration of silicon. Therefore, there is a problem that the gate oxide film becomes thin at the pointed portion 23 and causes a decrease in breakdown voltage.
[0011]
The present invention has been made in view of the above problems, and after forming a trench and before forming a gate oxide film, removes damage at the time of trench formation while preventing the upper corner of the trench from being sharpened. An object of the present invention is to provide a method for manufacturing a semiconductor device capable of performing an annealing process in a hydrogen reducing atmosphere.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, according to the method of manufacturing a semiconductor device of the present invention, after forming a trench in a semiconductor substrate, before forming a gate insulating film inside the trench, the upper corner portion of the trench is siliconized. An annealing process in a reducing atmosphere is performed to remove etching damage on the inner wall of the trench while masked with a nitride film.
[0013]
According to the present invention, since the upper corner portion of the trench is masked by the silicon nitride film during the annealing process in the reducing atmosphere, it is possible to prevent the reaction of SiO sublimation from occurring in the upper corner portion of the trench. Can do.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
1 and 2 are cross-sectional views schematically showing a state in a manufacturing stage of a power MOSFET manufactured according to the method of the present invention. First, as shown in FIG. 1, a substrate is prepared by epitaxially growing a first conductivity type electric field relaxation region 32 on a first conductivity type semiconductor substrate 31 serving as a drain region, and a second conductivity type impurity is added thereto. The base region 33 is formed by implantation and diffusion.
[0015]
Next, thermal oxidation is performed to form an oxide film 41 serving as a mask material on the surface of the base region 33. Then, a photoresist is applied on the oxide film 41, and exposure and development are performed to form a resist mask having a trench opening pattern. Using this resist mask, anisotropic etching is performed to selectively remove the oxide film 41 on the substrate surface, thereby exposing the trench formation region 42. Thereafter, the resist mask is removed (FIG. 1A).
[0016]
Next, a silicon nitride film 43 is deposited on the entire surface of the substrate, that is, the exposed surface of the oxide film 41 and the trench formation region 42 by a CVD method to a thickness of, for example, 0.1 μm, although not particularly limited (FIG. 1B). )). Subsequently, the silicon nitride film 43 is etched back by anisotropic etching to leave the silicon nitride film 43 only on the side wall portion of the oxide film 41 and form the sidewall nitride film 44. Then, anisotropic etching is performed to form a trench 34 (FIG. 1C). Here, since the sidewall nitride film 44 serves as a mask during trench etching, the thickness of the silicon nitride film 43 is appropriately selected according to the opening width desired to be obtained by the trench 34.
[0017]
For example, if the width of the oxide film 41 is 1.2 μm and the thickness of the silicon nitride film 43 is 0.1 μm (0.2 μm on both sides), a trench 34 having an opening width of 1 μm can be formed. Here, if only the thickness of the silicon nitride film 43 is changed to 0.15 μm, the opening width of the trench 34 becomes 0.9 μm, and if the thickness is 0.2 μm, the trench opening width can be 0.8 μm. That is, the trench opening width can be arbitrarily changed by changing only the deposited thickness of the silicon nitride film without changing the mask for forming the trench formation region 42.
[0018]
Next, as shown in FIG. 2, annealing is performed in a hydrogen reducing atmosphere to smooth the unevenness on the side wall of the trench 34 by the migration effect of silicon and round the corner 341 at the bottom of the trench 34 (see FIG. 2). (A)). Here, although not particularly limited, for example, the pressure at the time of hydrogen annealing is 1333.22 to 101324.72 Pa, the temperature is 950 to 1100 ° C., the hydrogen concentration is 1 to 100%, and the annealing time is 5 to 30. Seconds. During this hydrogen annealing, the upper corner portion of the trench 34 is masked by the sidewall nitride film 44, so that SiO ₂ and Si react with each other at the interface between the oxide film 41 and silicon to be sublimated. Reaction does not occur. Therefore, the upper corner of the trench 34 does not have a sharp shape.
[0019]
Next, the sidewall nitride film 44 is removed using a hot H ₃ PO ₄ solution. Then, thermal oxidation is performed to form a gate oxide film 35 inside the trench 34. Thereafter, a film to be the gate electrode 36 is deposited by CVD to fill the trench 34. This film is, for example, a polysilicon film doped with phosphorus. Next, the polysilicon film is polished and planarized by CMP (chemical mechanical polishing) until the oxide film 41 is exposed. Further, a resist mask having a desired pattern is formed, and etching is performed to form a predetermined gate electrode 36 (FIG. 2B).
[0020]
After removing the oxide film 41, a source region 37 is formed by impurity implantation and diffusion, and an interlayer insulating film 39 for insulating the gate electrode 36 and the source electrode 38 is formed. Then, a source electrode 38 electrically connected to the source region 37 and the base region 33 is formed. In addition, the drain electrode 40 is formed on the back surface of the semiconductor substrate 31 to be the drain region (FIG. 2C). In this way, a power MOSFET having a trench gate structure is completed.
[0021]
As shown in FIG. 2A, the unevenness of the sidewall of the trench 34 is smoothed by hydrogen annealing, and the corner 341 at the bottom of the trench 34 is rounded, and then, as shown in FIG. In addition, the following process may be inserted before the gate electrode 36 is formed inside the trench 34. That is, hydrogen annealing is performed, and the sidewall nitride film 44 is removed with a hot H ₃ PO ₄ solution. Then, an oxide film is deposited by the CVD method, and isotropic etching such as wet etching with an HF solution is performed, for example, so that the oxide film 45 is embedded in the trench 34 to a position slightly lower than the opening end of the trench 34 (FIG. 3 (a)).
[0022]
Next, an oxidation process is performed at a temperature of 950 ° C. to 1100 ° C., for example, in a dry atmosphere, and a thin oxide film 46 is grown in an exposed region of silicon including the upper corner portion 342 of the trench 34. At that time, the upper corner portion 342 of the trench 34 is rounded by the viscous flow of the oxide film 46 (FIG. 3B). Further, during this oxidation treatment, the diffusion of the oxidized species becomes rate-limiting and almost no oxidation occurs, so that the opening width of the trench 34 is not widened. Next, a desired portion of the oxide film 41 is covered with a resist, and the oxide film 45 in the trench 34 and the thin oxide film 46 covering the upper corner 342 of the trench 34 are removed using an HF solution. Thereafter, the process proceeds to the step of forming the gate oxide film 35, and the subsequent steps are as described above.
[0023]
Here, in order to embed the oxide film 45 in the trench 34 to the above-described height position, an etching rate by an HF solution is obtained in advance for the oxide film deposited by the CVD method, and the etching time is determined based on the etching rate. You just have to manage. In addition, during the etching using the HF solution, the oxide film 41 on the substrate surface, which was a mask for forming the trench 34, is also etched. The thickness of the oxide film 41 is estimated in advance for the etching amount. The thickness is set so that no trouble occurs in a later process. Further, when the upper corner portion 342 of the trench 34 is covered with the thin oxide film 46, a wet oxidation method can be used. In that case, it is preferable that the atmosphere can suppress the oxidation rate at a high temperature, for example, dilution pyrogenic oxidation.
[0024]
According to the above-described embodiment, the upper corner portion of the trench 34 is masked by the sidewall nitride film 44, thereby preventing damage at the time of forming the trench while preventing the upper corner portion of the trench 34 from being sharpened. Hydrogen annealing can be performed. Therefore, the gate oxide film 35 can be prevented from being thinned at the upper corner of the trench 34, so that various electrical characteristics such as breakdown voltage and reliability of the MOSFET can be improved.
[0025]
As described above, the present invention is not limited to the power MOSFET having the trench gate structure, but can be applied to the manufacture of a semiconductor device having a trench gate structure, such as an IGBT having a trench gate structure.
[0026]
【The invention's effect】
According to the present invention, since the upper corner portion of the trench is masked by the silicon nitride film during the annealing process in the reducing atmosphere, it is possible to prevent the reaction of SiO sublimation from occurring in the upper corner portion of the trench. Can do. Therefore, it is possible to remove the damage at the time of forming the trench by performing an annealing process in a reducing atmosphere while preventing the upper corner of the trench from being sharpened.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a state in a manufacturing stage of a power MOSFET manufactured according to the method of the present invention.
FIG. 2 is a cross-sectional view schematically showing a state in a manufacturing stage of a power MOSFET manufactured according to the method of the present invention.
FIG. 3 is a cross-sectional view schematically showing a state in a manufacturing stage of a power MOSFET manufactured according to the method of the present invention.
FIG. 4 is a cross-sectional view schematically showing a configuration of a power MOSFET having a trench gate structure.
FIG. 5 is a cross-sectional view schematically showing the state of an element before and after annealing in a conventional hydrogen reducing atmosphere.
FIG. 6 is an enlarged cross-sectional view showing a trench shoulder portion of a device after annealing in a conventional hydrogen reducing atmosphere.
[Explanation of symbols]
31 Semiconductor substrate 32 Electric field relaxation region 33 Base region 34 Trench 35 Gate oxide film 36 Gate electrode 41 Oxide film 42 Trench formation region 43 Silicon nitride film 44 Side wall nitride film 45 Oxide film

Claims

After forming a trench in the semiconductor substrate and before forming a gate insulating film inside the trench, the silicon substrate is masked with a silicon nitride film at the upper corner of the trench and the silicon substrate is masked. An annealing process in a reducing atmosphere is performed to remove etching damage on the inner wall of the trench in a state where the surface of the semiconductor substrate is masked with a silicon oxide film adjacent to the nitride film. Production method.

Stacking a silicon oxide film on the surface of the semiconductor substrate, selectively removing the silicon oxide film by anisotropic etching, and exposing a trench formation region on the substrate surface;
Laminating a silicon nitride film on the silicon oxide film and the exposed portion of the substrate surface;
Etching back the silicon nitride film by anisotropic etching until the trench formation region on the substrate surface is exposed, and leaving the silicon nitride film in a portion that becomes the upper corner of the trench;
Forming a trench using the silicon oxide film and the silicon nitride film remaining in the upper corner portion of the trench as a mask; and
A process of performing an annealing treatment in a reducing atmosphere to remove etching damage on the inner wall of the trench while leaving the silicon nitride film in the upper corner portion of the trench,
Removing the remaining silicon nitride film;
Forming a gate oxide film and a gate electrode inside the trench;
A method for manufacturing a semiconductor device, comprising:

After removing the silicon nitride film, filling the trench with an oxide film so that the upper corner of the trench is exposed; and
Thermally oxidizing silicon exposed in the upper corner portion of the trench;
The method of manufacturing a semiconductor device according to claim 2, further comprising:

The method of manufacturing a semiconductor device according to claim 2, wherein the opening width of the trench is determined by changing the thickness of the silicon nitride film.