JP4000064B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP4000064B2
JP4000064B2 JP2003014867A JP2003014867A JP4000064B2 JP 4000064 B2 JP4000064 B2 JP 4000064B2 JP 2003014867 A JP2003014867 A JP 2003014867A JP 2003014867 A JP2003014867 A JP 2003014867A JP 4000064 B2 JP4000064 B2 JP 4000064B2
Authority
JP
Japan
Prior art keywords
plating layer
semiconductor element
lead terminal
brazed
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003014867A
Other languages
English (en)
Other versions
JP2004228363A (ja
Inventor
剛 寒竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003014867A priority Critical patent/JP4000064B2/ja
Publication of JP2004228363A publication Critical patent/JP2004228363A/ja
Application granted granted Critical
Publication of JP4000064B2 publication Critical patent/JP4000064B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を金属基体上に樹脂で封止した半導体素子収納用パッケージおよび半導体装置の気密性の改善に関する。
【0002】
【従来の技術】
従来の半導体装置を図4に断面図で示す。この半導体装置に用いられる半導体素子収納用パッケージ(以下、パッケージともいう)は、上面に半導体素子12が載置される載置部11aを有し、半導体素子12の作動時に発生する熱を外部に効率良く伝達するための放熱板を兼ねた金属基体11と、金属基体11の側方に引出したリード端子14とを有する。
【0003】
また、このパッケージは、封止樹脂15と金属基体11との密着性が悪いために生じる封止樹脂15と金属基体11との剥がれに沿って侵入してくる湿気によって半導体素子12の作動性が損なわれるという従来の問題点を解決するため、図4に示すように、金属基体11に下端部の開口が上端部の開口よりも大きいスリットAを形成している。
【0004】
そして、このパッケージの載置部11aに半導体素子12を載置し、半導体素子12の電極とリード端子14とをAu等から成るボンディングワイヤで電気的に接続し、さらに、載置部11aを覆うようにエポキシ樹脂などの封止樹脂15で被覆すると同時に、スリットA内にも封止樹脂15を流し込んで充填することによって半導体装置とすることができる(下記の特許文献1参照)。
【0005】
【特許文献1】
特開平6−177280号公報(第2−4頁、図1−図3)
【0006】
【発明が解決しようとする課題】
特許文献1に示される半導体装置は、スリットAの下端部の開口が大きいために投錨効果によって強固に封止樹脂15が金属基体11から剥がれるのを抑制することができる。
【0007】
しかしながら、上記従来の半導体装置は、金属基体11の外部に露出する表面が酸化により徐々に腐食され易く、この酸化腐食により金属基体11と封止樹脂15との密着性が著しく低下し、スリットAの壁面と封止樹脂15との界面や金属基体11の上面と封止樹脂15との界面において剥れが発生し易くなる。そして、この剥れが、時間の経過とともに進む酸化腐食に伴って、金属基体11と封止樹脂15との界面に沿って内部に進行し、半導体素子12の作動性が、剥れに沿って侵入してくる湿気によって損なわれるという問題点を有していた。
【0008】
また、このような金属基体11の表面の酸化腐食を防止するため、金属基体11の最表面に金めっき層を被着するという方法がある。これにより、金属基体11の表面の酸化腐食を抑制できるとともに、半導体素子12と金属基体11との接合性も良好に維持することができる。
【0009】
しかしながら、金属基体11の最表面に金めっき層を被着すると、封止樹脂15と金めっき層との接合性が良くないため、スリットAの壁面や金属基体11の上面において封止樹脂15が熱応力や外力によって剥がれ易くなり、その結果、半導体素子12の作動性が湿気によって損なわれるという問題点を有していた。
【0010】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、封止樹脂の金属基体からの剥れを有効に防止し、半導体素子が湿気などにより故障することなく長期間にわたって良好に作動し得る半導体素子収納用パッケージおよび半導体装置を提供することにある。
【0011】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面の中央部に半導体素子を載置する載置部を含む載置領域を有する平面視形状が長方形状の金属基体と、該金属基体の上面の両長辺側の外周部で前記載置領域の両側にそれぞれロウ付けされ、上面に電極が形成された平板状のセラミック部材と、前記電極にロウ付けされたリード端子とを具備しており、前記載置領域の表面および前記リード端子の前記セラミック部材にロウ付けされたロウ付け部の上面に金めっき層が露出して形成されており、前記金属基体の上面における前記載置領域の周囲および前記リード端子の前記ロウ付け部よりも外側の表面にニッケルめっき層が露出して形成されていることを特徴とする。
【0012】
本発明の半導体素子収納用パッケージは、金属基体の上面における載置領域の周囲およびリード端子のロウ付け部よりも外側の表面にニッケルめっき層が露出して形成されていることから、金めっき層は化学的に安定で反応性に乏しいのに対し、ニッケルめっき層は表面に薄い酸化膜が均一にかつ恒常的に形成されるため、水素結合により封止樹脂との密着強度をより大きくすることができ、その結果、封止樹脂の金属基体からの剥れを有効に抑制することができる。また、ニッケルめっき層は金めっき層に比較して結晶粒子の大きさが数倍と大きいためにより表面粗さが大きくなり、アンカー効果によって封止樹脂との密着強度がより向上する。さらに、ニッケルめっき層は表面に均一にかつ恒常的に形成された薄い酸化膜によって金属基体が酸化腐食するのを有効に抑制することができ、その結果、封止樹脂と金属基体との密着性が低下することなく強固な密着性が維持される。
【0013】
また、載置領域の表面およびリード端子のロウ付け部の上面に金めっき層が露出して形成されていることにより、金めっき層は金−錫ロウ材等のロウ材や半田等の接合材との密着性が良好であることから、載置領域と半導体素子との接合強度およびリード端子のロウ付け部とボンディングワイヤとの接合強度を向上することができる。
【0014】
これらの結果、封止樹脂の金属基体からの剥れを有効に抑制し、半導体素子が湿気などにより故障することなく長期間にわたって良好に作動し得る半導体装置を作製可能な半導体素子収納用パッケージとすることができる。
【0015】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに電極が前記リード端子の前記ロウ付け部の上面にボンディングワイヤを介して電気的に接続された半導体素子と、該半導体素子、前記ボンディングワイヤ、前記セラミック部材および前記リード端子のロウ付け部を覆うとともに外周部が前記金属基体の上面の前記ニッケルめっき層および前記リード端子の前記ニッケルめっき層に達している封止樹脂とを具備することを特徴とする。
【0016】
本発明の半導体装置は、上記の構成により、本発明の半導体素子収納用パッケージを用いた、封止樹脂による封止性に優れた信頼性の高いものとなる。
【0017】
【発明の実施の形態】
本発明の半導体素子収納用パッケージを以下に詳細に説明する。図1は本発明の半導体装置について実施の形態の一例を示す平面図、図2は図1のX−X’線における断面図、図3は図4の要部拡大断面図である。
【0018】
これらの図において、1は半導体素子2が載置される載置部を含む載置領域1aを有する金属基体、2は半導体素子、3はセラミック部材、3aは電極、4はリード端子、5は封止樹脂、6aはニッケルめっき層、6bは金めっき層である。
【0019】
本発明のパッケージは、載置領域1aの表面およびリード端子4のセラミック部材3にロウ付けされたロウ付け部の上面に金(Au)めっき層6bが露出して形成されており、金属基体1の上面における載置領域1aの周囲およびリード端子4のロウ付け部よりも外側の表面にニッケル(Ni)めっき層6aが露出して形成されている。なお、載置領域1aは2つの対向するセラミック部材3で挟まれる領域をいう。
【0020】
本発明の金属基体1は、平面視形状が長方形状の金属板からなり、その上面の中央部の載置部に半導体素子2を載置固定することにより半導体素子2の支持部材として機能するとともに、半導体素子2の作動により発生した熱を効率良く外部に伝える放熱板としての機能もする。
【0021】
金属基体1は、銅(Cu)−タングステン(W)合金やCu−モリブデン(Mo)合金等の熱伝導性が良好でかつ半導体素子2やセラミック部材3の熱膨張係数に近い熱膨張係数を有する金属が好ましく用いられる。例えば、セラミック部材3がアルミナ(Al23)質焼結体の場合、その熱膨張係数(7〜9×10-6/℃)に近い熱膨張係数(5.5〜6.5×10-6/℃)を有するCu−W合金やCu−Mo合金を金属基体1に用いると、セラミック部材3と金属基体1の接合界面に大きな熱応力が発生することが無く、セラミック部材3を長期にわたって信頼性良く接合させることができる。
【0022】
金属基体1は、その金属材料のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工を施すことによって所定形状に作製される。
【0023】
セラミック部材3は例えばAl23や窒化アルミニウム(AlN)などを主成分としたセラミックスからなる平板状のものであり、周知のグリーンシート法やプレス法にて作製される。
【0024】
このようなセラミック部材3は次のようにして作製される。例えば主成分がAl23から成る場合、Al23の粉末に焼結助材としてシリカ(SiO2),マグネシア(MgO),カルシア(CaO)等の粉末を添加し、さらに適当なバインダ、溶剤および可塑剤を添加し、これらの混合物を混練してスラリー状となす。次に、従来周知のドクターブレード法等の成形方法によって多数個取りのセラミックグリーンシートを得る。
【0025】
そして、このセラミックグリーンシートを用いて以下の[1]〜[3]の工程によりセラミック部材3を作製する。
[1]セラミックグリーンシートの所定の位置に電極3aとなるメタライズ層をスクリーン印刷法等で金属ペーストを被着することにより形成する。なお、金属ペーストは、WやMoを主成分とする金属粉末に適当なバインダ、溶剤および可塑剤を添加し、これらの混合物を混練して作製される。
[2]所望の厚さとするため、[1]のメタライズ層が形成されたセラミックグリーンシートを最上層として、必要に応じてセラミックグリーンシートを複数枚積層する。
[3]上記のセラミックグリーンシートの単板、または積層板を所望の大きさ、形状に切断する。そして、これらを例えば還元雰囲気中、約1600℃の温度で約2時間焼成して電極3aを上面に有するセラミック部材3を得る。
【0026】
このようにして作製されたセラミック部材3は金属基体1の上面の両長辺側の外周部に例えば銀(Ag)ロウ(JIS Z 3261)などの接合材を介して接合され、半導体素子2に電気信号を入出力するためのリード端子4の支持部材となる。
【0027】
リード端子4は、鉄(Fe)−Ni−コバルト(Co)合金などの金属からなり、セラミック部材3の電極3aの上面にAgロウ材などのロウ材を介して接合される。
【0028】
本発明の金属基体1の上面における載置領域1aの周囲およびリード端子4のロウ付け部よりも外側の表面にはNiめっき層6aが露出して形成されている。これにより、Auめっき層6bは化学的に安定で反応性に乏しいのに対し、Niめっき層6aは表面に薄い酸化膜が均一にかつ恒常的に形成されるため、水素結合により封止樹脂5との密着強度をより大きくすることができ、その結果、封止樹脂5の金属基体1からの剥れを有効に抑制することができる。また、Niめっき層6aはAuめっき層6bに比較して結晶粒子の大きさが数倍と大きいためにより表面粗さが大きくなり、アンカー効果によって封止樹脂5との密着強度がより向上する。さらに、Niめっき層6aは表面に均一にかつ恒常的に形成された薄い酸化膜によって金属基体1が酸化腐食するのを有効に抑制することができ、その結果、封止樹脂5と金属基体1との密着性が低下することなく強固な密着性が維持される。
【0029】
Niめっき層6aは、金属基体1の上面における載置領域1aの周囲およびリード端子4のロウ付け部よりも外側の表面に電解めっきや無電解めっきなどのめっき法により0.5〜9μmの厚さで形成される。
【0030】
Niめっき層6aの厚さが0.5μm未満であると、表面に均一な酸化膜が形成され難くなり、封止樹脂5とNiめっき層6aとの密着性が低下し易くなる。また、9μmを超えると、Niめっき層6aとリード端子4との熱膨張係数差によりNiめっき層6aにクラックや剥がれが生じ易くなる。
【0031】
また、本発明の金属基体1の載置領域1aの表面およびリード端子4のセラミック部材3にロウ付けされたロウ付け部の上面にはAuめっき層6bが露出して形成されている。これにより、Auめっき層6bはAu−錫(Sn)ロウ材等のロウ材や半田等の接合材との密着性が良好であることから、載置領域1aと半導体素子2との接合強度およびリード端子4のロウ付け部とボンディングワイヤとの接合強度を向上することができる。
【0032】
Auめっき層6bは、載置領域1aの表面およびリード端子4のセラミック部材3にロウ付けされたロウ付け部の上面に電解めっきや無電解めっきなどのめっき法により0.5〜5μmの厚さで形成される。
【0033】
Auめっき層6bの厚さが0.5μm未満であると、均一なAuめっき層6bを形成するのが困難となり、半導体素子2やボンディングワイヤとの接合強度が低下し易くなる。また、5μmを超えると、Auめっき層6bとリード端子4との熱膨張係数差によりAuめっき層6bにクラックや剥がれが生じ易くなる。
【0034】
このようなNiめっき層6aおよびAuめっき層6bは、金属基体1、上面に電極3aが形成されたセラミック部材3およびリード端子4から成るパッケージ全体にNiめっき層6aを被着後、少なくとも載置領域1aの表面およびリード端子4のセラミック部材3にロウ付けされたロウ付け部の上面を除く部分を例えば塩化ビニールなどからなるマスクでマスキング(覆面)し、マスキングされていない部分にAuめっき層6bを被着することにより形成される。
【0035】
なお、Auめっき層6bは、載置領域1aの表面およびリード端子4のセラミック部材3にロウ付けされたロウ付け部の上面のみに形成されるだけでなく、Niめっき層6aが露出する必要のある載置領域1aの周囲およびリード端子4のロウ付け部よりも外側の表面を除く他の部位に形成されていてもよい。例えばリード端子4とセラミック部材3とを接合するロウ材の表面に形成されていてもよい。この場合、ロウ材と封止樹脂5との密着性がより向上する。
【0036】
また、Niめっき層6aはパッケージの全体を被覆しなくともよく、少なくとも金属基体1の上面における載置領域1aの周囲およびリード端子4のロウ付け部よりも外側の表面に形成されていればよい。
【0037】
このようなパッケージは、載置領域1aの載置部に半導体素子2が載置され、半導体素子2の電極とセラミック部材3の電極3aとがボンディングワイヤにより電気的に接続された後、半導体素子2,ボンディングワイヤ,セラミック部材3およびリード端子4のロウ付け部を覆うとともに外周部が金属基体1の上面のNiめっき層6aおよびリード端子4のNiめっき層6aに達するように封止樹脂5で封止されることにより半導体装置となる。
【0038】
封止樹脂5は、エポキシ樹脂などの熱硬化性樹脂からなり、パッケージの上面からリード端子4にかけて被着された後、熱硬化されることにより形成される。封止樹脂5は、外周部が金属基体1の上面のNiめっき層6aおよびリード端子4のNiめっき層6aに達するように形成されるので、Niめっき層6aと強固に密着し、封止樹脂5の外周部が金属基体1から剥れるのを有効に抑制することができる。また、リード端子4と封止樹脂5との密着性も向上し、リード端子4と封止樹脂5との界面からの水分の浸入をも良好に抑制することができる。
【0039】
封止樹脂5は、リード端子4のNiめっき層6aに達していればよいが、図3に示すように、金属基体1の側面を覆って側面の下辺まで達していてもよい。この場合、パッケージの下面は封止樹脂5によって覆われずに封止樹脂5の下面と面一になっているのがよい。これにより、金属基体1の下面全体が露出され、放熱板としての機能が大きく損なわれることが無く、半導体素子2から発生した熱を金属基体1の下面全面で放熱させて半導体素子2を所望の温度以下に容易に保持することが可能となる。
【0040】
また、封止樹脂5が金属基体1の上面においてAuめっき層6bで覆われた載置領域1aから外方向にはみ出す距離は、製品のサイズによって異なるが、搭載される半導体素子2が、例えばSMD(Surface Mounted Device)などで縦および横の長さがそれぞれ1〜10mm程度のものであれば、0.25mm以上有ればよく、また、縦および横の長さがそれぞれ10〜100mm程度の大きなサイズであれば少なくとも1mmあれば樹脂封止の信頼性が十分なものとなる。従って、金属基体1の上面のNiめっき層6aの幅は、この載置領域1aから外方向にはみ出した封止樹脂5の外周部を金属基体1と良好に密着させるために、この封止樹脂5が載置領域1aから外方向にはみ出す距離以上、即ち、0.25mm以上とする必要がある。
【0041】
また、リード端子4は、セラミック部材3にロウ付けされるロウ付け部の上面を除く全面にNiめっき層6aが被着されている必要はなく、上記ロウ付け部から少なくとも0.25mmの距離に位置する部位だけに被着されていてもよい。上記ロウ付け部からの距離が0.25mm未満であると、封止樹脂5とリード端子4との密着性が低下し易くなる。
【0042】
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何等差し支えない。
【0043】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面の中央部に半導体素子を載置する載置部を含む載置領域を有する平面視形状が長方形状の金属基体と、この金属基体の上面の両長辺側の外周部で載置領域の両側にそれぞれロウ付けされ、上面に電極が形成された平板状のセラミック部材と、電極にロウ付けされたリード端子とを具備しており、載置領域の表面およびリード端子のセラミック部材にロウ付けされたロウ付け部の上面に金めっき層が露出して形成されており、金属基体の上面における載置領域の周囲およびリード端子のロウ付け部よりも外側の表面にニッケルめっき層が露出して形成されていることから、金めっき層は化学的に安定で反応性に乏しいのに対し、ニッケルめっき層は表面に薄い酸化膜が均一にかつ恒常的に形成されるため、水素結合により封止樹脂との密着強度をより大きくすることができ、その結果、封止樹脂の金属基体からの剥れを有効に抑制することができる。また、ニッケルめっき層は金めっき層に比較して結晶粒子の大きさが数倍と大きいためにより表面粗さが大きくなり、アンカー効果によって封止樹脂との密着強度がより向上する。さらに、ニッケルめっき層は表面に均一にかつ恒常的に形成された薄い酸化膜によって金属基体が酸化腐食するのを有効に抑制することができ、その結果、封止樹脂と金属基体との密着性が低下することなく強固な密着性が維持される。
【0044】
また、載置領域の表面およびリード端子のロウ付け部の上面に金めっき層が露出して形成されていることにより、金めっき層は金−錫ロウ材等のロウ材や半田等の接合材との密着性が良好であることから、載置領域と半導体素子との接合強度およびリード端子のロウ付け部とボンディングワイヤとの接合強度を向上することができる。
【0045】
これらの結果、封止樹脂の金属基体からの剥れを有効に抑制し、半導体素子が湿気などにより故障することなく長期間にわたって良好に作動し得る半導体装置を作製可能な半導体素子収納用パッケージとすることができる。
【0046】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに電極がリード端子のロウ付け部の上面にボンディングワイヤを介して電気的に接続された半導体素子と、この半導体素子、ボンディングワイヤ、セラミック部材およびリード端子のロウ付け部を覆うとともに外周部が金属基体の上面のニッケルめっき層およびリード端子のニッケルめっき層に達している封止樹脂とを具備することにより、本発明の半導体素子収納用パッケージを用いた、封止樹脂による封止性に優れた信頼性の高いものとなる。
【図面の簡単な説明】
【図1】本発明の半導体装置の平面図である。
【図2】図1の半導体装置のX−X’線における断面図である。
【図3】図2の半導体装置の要部拡大断面図である。
【図4】従来の半導体装置の要部拡大断面図である。
【符号の説明】
1:金属基体
1a:載置領域
2:半導体素子
3:セラミック部材
3a:電極
4:リード端子
5:封止樹脂
6a:ニッケルめっき層
6b:金めっき層

Claims (2)

  1. 上面の中央部に半導体素子を載置する載置部を含む載置領域を有する平面視形状が長方形状の金属基体と、該金属基体の上面の両長辺側の外周部で前記載置領域の両側にそれぞれロウ付けされ、上面に電極が形成された平板状のセラミック部材と、前記電極にロウ付けされたリード端子とを具備しており、前記載置領域の表面および前記リード端子の前記セラミック部材にロウ付けされたロウ付け部の上面に金めっき層が露出して形成されており、前記金属基体の上面における前記載置領域の周囲および前記リード端子の前記ロウ付け部よりも外側の表面にニッケルめっき層が露出して形成されていることを特徴とする半導体素子収納用パッケージ。
  2. 請求項1記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに電極が前記リード端子の前記ロウ付け部の上面にボンディングワイヤを介して電気的に接続された半導体素子と、該半導体素子、前記ボンディングワイヤ、前記セラミック部材および前記リード端子のロウ付け部を覆うとともに外周部が前記金属基体の上面の前記ニッケルめっき層および前記リード端子の前記ニッケルめっき層に達している封止樹脂とを具備することを特徴とする半導体装置。
JP2003014867A 2003-01-23 2003-01-23 半導体素子収納用パッケージおよび半導体装置 Expired - Fee Related JP4000064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003014867A JP4000064B2 (ja) 2003-01-23 2003-01-23 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003014867A JP4000064B2 (ja) 2003-01-23 2003-01-23 半導体素子収納用パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2004228363A JP2004228363A (ja) 2004-08-12
JP4000064B2 true JP4000064B2 (ja) 2007-10-31

Family

ID=32902783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003014867A Expired - Fee Related JP4000064B2 (ja) 2003-01-23 2003-01-23 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP4000064B2 (ja)

Also Published As

Publication number Publication date
JP2004228363A (ja) 2004-08-12

Similar Documents

Publication Publication Date Title
JP3873145B2 (ja) 半導体素子収納用パッケージ
JP4836760B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP4000064B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4614594B2 (ja) 電子部品収納用パッケージ
JP4514598B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2883235B2 (ja) 半導体素子収納用パッケージ
JP3935054B2 (ja) 配線基板
JP4514318B2 (ja) 半導体素子収納基板
JP2003133449A (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP2000340716A (ja) 配線基板
JP4227477B2 (ja) 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法
JP3470041B2 (ja) 混成集積回路装置
JP4377748B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP3210838B2 (ja) 半導体素子収納用パッケージの製造方法
JP3810335B2 (ja) 配線基板
JP2006074059A (ja) 半導体装置
JP2710893B2 (ja) リード付き電子部品
JP2004095735A (ja) 半導体装置
JPH05226514A (ja) 半導体素子収納用パッケージ
JPH08125080A (ja) 半導体装置及びその製造方法
JP3872399B2 (ja) 配線基板
JP3281778B2 (ja) 半導体装置
JP2792636B2 (ja) 半導体素子収納用パッケージ
JP4331957B2 (ja) 圧電振動子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees