JP3996124B2 - プローブカードの製造方法 - Google Patents

Description

技術分野
本発明は、プローブカードの製造方法に関する。また本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
特願２００１−２４３４０７ 出願日 平成１３年８月１０日
背景技術
近年、電子デバイスの電極の狭ピッチ化に伴い、電子デバイスを試験する試験装置が備えるプローブカードのプローブピンに対しても、微小化及び高精度化の要求が高まっている。従来の微小プローブピンとしては、メンブレン方式のプローブピンが知られている。
しかしながら、メンブレン方式のプローブピンは電子デバイスとの接触により変形しやすいという問題があった。そのため、微小かつ高精度なプローブピンを有するプローブカードを提供するのは困難であった。
そこで本発明は、上記の課題を解決することのできるプローブカードの製造方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
発明の開示
このような目的を達成するために、本発明の第１の形態によれば、電子デバイスの端子と電気的に接続する接触子をベース基板上に備え、電子デバイスと信号の授受を行うプローブカードの製造方法であって、第１犠牲基板の第１の面に接触子のうちの第１接触子を形成する第１接触子形成段階と、第２犠牲基板の第１の面に接触子のうちの第２接触子を形成する第２接触子形成段階と、ベース基板に信号伝送路を形成する信号伝送路形成段階と、第１犠牲基板の第１の面をベース基板に貼り合せ、第１接触子を信号伝送路に接合する第１接触子接合段階と、第２犠牲基板の第１の面をベース基板に貼り合せ、第２接触子を信号伝送路に接合する第２接触子接合段階とを備える。
第１接触子接続段階において第１接触子を信号伝送路に接続した後、第１犠牲基板を除去する第１犠牲基板除去段階をさらに備え、第２接触子接合段階は、第１犠牲基板除去段階において第１犠牲基板を除去した後、第２犠牲基板の第１の面をベース基板に貼り合せ、第２接触子を信号伝送路に接合してもよい。
第１接触子形成段階は、第１犠牲基板に第１貫通孔を形成する段階と、一端が第１犠牲基板の第１の面に固定され、他端が第１犠牲基板の第１の面の反対の面である第２の面の方向に湾曲して第１貫通孔内に自由に保持されるように、一の第１接触子を形成する段階とを有してもよい。
第１接触子形成段階は、第１貫通孔に対して一の第１接触子と対向する位置に、一端が第１犠牲基板の第１の面に固定され、他端が第１犠牲基板の第２の面の方向に湾曲して第１貫通孔内に自由に保持されるように、他の第１接触子を形成する段階を有してもよい。
第１接触子形成段階は、矩形に形成された第１貫通孔の対向する２辺に、一の第１接触子と他の第１接触子とをそれぞれ略対称に形成する段階を有してもよい。
第１接触子形成段階は、矩形に形成された第１貫通孔の４辺のそれぞれに複数の第１接触子をそれぞれ形成する段階を有してもよい。
第２接触子形成段階は、第２犠牲基板に、第１犠牲基板の第１接触子が配置される領域より大きい第２貫通孔を形成する段階と、一端が第２犠牲基板の第１の面に固定され、他端が第２犠牲基板の第１の面の反対の面である第２の面の方向に湾曲して第２貫通孔内に自由に保持されるように、第２接触子を形成する段階とを有し、第２接触子接合段階は、信号伝送路に接合された第１接触子が第２貫通孔内に配置されるように第２犠牲基板の第１の面をベース基板に貼り合せ、第２接触子を信号伝送路に接続する段階を有してもよい。
本発明の第２の形態によれば、電子デバイスの端子と電気的に接続する接触子をベース基板上に備え、電子デバイスと信号の授受を行うプローブカードの製造方法であって、犠牲基板に貫通孔を形成する貫通孔形成段階と、一端が犠牲基板の第１の面に固定され、他端が犠牲基板の第１の面の反対の面である第２の面の方向に湾曲して貫通孔内に自由に保持されるように、一の接触子を形成する第１接触子形成段階と、貫通孔に対して一の接触子と対向する位置に、一端が犠牲基板の第１の面に固定され、他端が犠牲基板の第２の面の方向に湾曲して貫通孔内に自由に保持されるように、他の接触子を形成する第２接触子形成段階と、ベース基板に信号伝送路を形成する信号伝送路形成段階と、犠牲基板の第１の面をベース基板に貼り合せ、一の接触子及び他の接触子を信号伝送路に接合する接触子接合段階とを備える。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
発明を実施するための最良の形態
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の一実施形態に係る半導体試験装置１０の構成の一例を示す。半導体試験装置１０は、パターン発生部１２、波形整形部１４、プローブカード１６、及び判定部２０を備える。
パターン発生部１２は、電子デバイスである被試験デバイス１８を試験するための試験信号を発生し、波形整形部１４に供給する。
波形整形部１４は、パターン発生部１２が発生した試験信号を整形し、整形した試験信号をプローブカード１６に供給する。波形整形部１４は、例えば試験信号を所望のタイミングでプローブカード１６に供給してよい。この場合、波形整形部１４は、所望のタイミングを発生するタイミング発生器を有してよい。当該タイミング発生器は、例えば可変遅延回路を有し、半導体試験装置１０の動作を制御する基準クロックを受け取り、受け取った基準クロックを可変遅延回路で所望の時間だけ遅延させ、所望のタイミングとして波形整形部１４に供給してよい。
プローブカード１６は、被試験デバイス１８に設けられた複数の端子と電気的に接続し、被試験デバイス１８と信号の授受を行う。具体的には、プローブカード１６は、被試験デバイス１８に試験信号を供給する。また、プローブカード１６は、被試験デバイス１８が試験信号に基づいて出力する出力信号を受け取り、受け取った出力信号を判定部２０に供給する。
判定部２０は、試験信号に基づいて被試験デバイス１８が出力する出力信号に基づいて、被試験デバイス１８の良否を判定する。判定部２０は、例えば被試験デバイス１８が試験信号に基づいて出力するべき期待値信号と、被試験デバイス１８が出力した出力信号とを比較して被試験デバイス１８の良否を判定してよい。この場合、パターン発生部１２は、発生した試験信号に基づいて当該期待値信号を生成し、判定部２０に供給してよい。
図２、図３、及び図４は、第１実施例に係るプローブカード１６の製造方法を示す。
図２は、第１実施例に係るプローブカード１６の製造方法の第１段階を示す。図２（ａ）は、第１段階を平面図で示し、図２（ｂ）は、第１段階を断面図で示す。
第１段階は、犠牲基板の一例であるＳｉ基板１０２に貫通孔１０４を形成する貫通孔形成段階と、接触子の一例であるプローブピン１００を形成する接触子形成段階とを備える。図２（ａ）及び（ｂ）は、６個のプローブピン１００を形成する例を示す。
まず、Ｓｉ基板１０２の第１の面に、プローブピン１００を形成するための所望の形状のマスク層を形成する。マスク層は、例えば酸化シリコン、窒化シリコン等である。そして、マスク層をマスクとして、Ｓｉ基板１０２に導電材料を堆積してプローブピン１００を形成する。例えば、スパッタリング法、真空蒸着法等の物理蒸着によりプローブピン１００を形成する。
次に、マスク層を除去した後、Ｓｉ基板１０２の第１の面の反対の面である第２の面に、貫通孔１０４を形成するための所望の形状のマスク層を形成する。そして、マスク層をマスクとして、Ｓｉ基板１０２の一部をエッチング等により除去し、貫通孔１０４を形成する。具体的には、複数のプローブピン１００の一端がＳｉ基板１０２に固定され、他端が自由になるように矩形の貫通孔１０４を形成する。また、長手方向に隣接する２つのプローブピン１００が貫通孔１０４に対して略対称になるように矩形の貫通孔１０４を形成してもよい。
次に、一端がＳｉ基板１０２の第１の面に固定され、他端がＳｉ基板１０２の第１の面から第２の面の方向に湾曲して貫通孔１０４内に自由に保持されるように、一のプローブピン１００を形成する。また、貫通孔１０４に対して一のプローブピン１００と対向する位置に、一端がＳｉ基板１０２の第１の面に固定され、他端がＳｉ基板１０２の第１の面から第２の面の方向に湾曲して貫通孔１０４内に自由に保持されるように、他のプローブピン１００を形成する。プローブピン１００の湾曲方法としては、例えばプローブピン１００の他端を第１の面から第２の面の方向へ押圧することにより湾曲させてもよいし、プローブピン１００をバイモルフ構造に形成して温度変化により湾曲させてもよい。
なお、プローブピン１００は、被試験デバイス１８の端子に電気的に接続されるプローブ（針）であり、所定の湾曲形状（リード形状）を有することにより弾性をもつように形成される。また、複数のプローブピン１００は、プローブカード１６のコンタクト配列に対応するようにＳｉ基板上に形成される。また、Ｓｉ基板１０２は、複数のプローブピン１００が精密な位置に形成され、複数のプローブピン１００の位置を保持する保持構造体であり、複数のプローブピン１００がプローブカード１６の所定の位置に接合固定された後に、エッチング又は機械的剥離により除去される。また、貫通孔１０４は、所定の湾曲形状を有するプローブピン１００をＳｉ基板１０２の内側に収容するために設けられ、プローブピン１００の破損を防止する。
図３は、第１実施例に係るプローブカード１６の製造方法の第２段階を示す。図３（ａ）は、第２段階を平面図で示し、図３（ｂ）は、第２段階を断面図で示す。
第２段階は、ベース基板１０６にピン配線パターン１０８及びピンパッド１１０を有する信号伝送路を形成する信号伝送路形成段階を備える。図３（ａ）及び（ｂ）は、６本のピン配線パターン１０８及び６個のピンパッド１１０を形成する例を示す。
まず、ベース基板１０６の表面に、ピン配線パターン１０８及びピンパッド１１０を形成するための所望の形状のマスク層を形成する。マスク層は、例えば酸化シリコン、窒化シリコン等である。そして、マスク層をマスクとして、ベース基板１０６に導電材料を堆積してピン配線パターン１０８及びピンパッド１１０を形成する。例えば、スパッタリング法、真空蒸着法等の物理蒸着、又は電気鍍金、化学鍍金等の鍍金によりピン配線パターン１０８及びピンパッド１１０を形成する。
なお、ベース基板１０６は、プローブカード１６の本体構造体であり、被試験デバイス１８と試験装置１０との信号の授受を行う回路基板である。被試験デバイス１８と試験装置１０と電気的に接続される外部の端子／コンタクタは、被試験デバイス１８のコンタクト配列に対応するように製作され、複数のプローブピン１００のそれぞれと１対１にパターン配線される。例えば、４０ピン端子を備える６４個の被試験デバイス１８を同時に測定するプローブカード１６は、数千個のプローブピン１００を備える。また、６個のピンパッド１１０は、対応する６個のプローブピン１００の根本部と電気的／機械的に接続する電極パッドである。また、６本のピン配線パターン１０８は、６個のピンパッド１１０と、対応する外部の端子／コンタクタとを電気的に接続する配線パターンである。
図４は、第１実施例に係るプローブカード１６の製造方法の第３段階を示す。図４（ａ）及び（ｂ）は、第３段階を断面図で示し、図４（ｃ）は、第３段階を平面図で示す。
第３段階は、Ｓｉ基板１０２の第１の第１の面をベース基板１０６にを貼り合せ、複数のプローブピン１００をピンパッド１１０に接合する接触子接合段階を備える。
まず、図４（ａ）に示すように、Ｓｉ基板１０２の第１の面に固定された６個のプローブピン１００の一端（根本部）と、対応するベース基板１０６に形成された６個のピンパッド１１０とを位置合わせし、両者を電気的／機械的に接合する。そして、図４（ｂ）に示すように、プローブピン１００に接合されたＳｉ基板１０２をエッチング又は機械的剥離により除去する。
図２、図３、及び図４に示した第１段階から第３段階によって、所望のコンタクト配列を実現するプローブカード１６が完成する。プローブカード１６は、プローバ装置等に装着され、試験装置１０は、プローブカード１６を介して被試験デバイス１８の電気的試験を行う。このとき、プローブピン１００の他端のコンタクト端部１１２が被試験デバイス１８の端子に押圧接触され、電気的に接続される。
図５は、第１実施例の製造方法によって製造されるプローブカード１６の構成を示す。図５（ａ）及び（ｂ）は、コンタクト配列が異なる２つの形態を示す。
図５（ａ）に示した第１実施例のプローブカード１６は、複数のプローブピン１００ａ及び１００ｂを備え、所定の方向に延伸して延伸方向と略垂直な方向に配列される複数のプローブピン１００ａと、所定の方向と反対の方向に延伸して延伸方向と略垂直な方向に配列される複数のプローブピン１００ｂとが略対称に形成されている。即ち、所定の方向に延伸したプローブピン１００ａと、所定の方向と反対の方向に延伸したプローブピン１００ｂとが対向して形成されている。
図５（ｂ）に示した第１実施例のプローブカード１６は、複数のプローブピン１００ａ、１００ｂ、１００ｃ、及び１００ｄを備え、第１の方向に延伸して延伸方向と略垂直な方向に配列される複数のプローブピン１００ａと、第１の方向と反対の方向である第２の方向に延伸して延伸方向と略垂直な方向に配列される複数のプローブピン１００ｂとが略対称に形成され、第１の方向に略垂直な第３の方向に延伸して延伸方向と略垂直な方向に配列される複数のプローブピン１００ｃと、第３の方向と反対の方向である第４の方向に延伸して延伸方向と略垂直な方向に配列される複数のプローブピン１００ｂとが略対称に形成されている。即ち、第１の方向に延伸したプローブピン１００ａと、第２の方向に延伸したプローブピン１００ｂとが対向し、第３の方向に延伸したプローブピン１００ｃと、第４の方向に延伸したプローブピン１００ｄとが対向して形成されている。
以上のプローブカード１６の製造工程においては、Ｓｉ基板１０２に矩形の貫通孔１０４を形成し、貫通孔１０４の対応する２辺又は４辺のそれぞれに複数のプローブピン１００を形成する。そして、当該Ｓｉ基板１０２をベース基板１０６に貼り合せて、ベース基板１０６のピンパッド１１０にプローブピン１００を接合するので、一度にすべてのプローブピン１００を接合して形成することができる。また、複数のプローブピン１００がＳｉ基板１０２において略対称に形成されているので、Ｓｉ基板１０２とベース基板１０６とを貼り合せる際に、Ｓｉ基板１０２のがたつきを抑え、Ｓｉ基板１０２とベース基板１０６との位置合わせを安定して行うことができる。したがって、プローブピン１００とピンパッド１１０との位置合わせを精度よく行うことができる。
図６は、第２実施例に係るプローブカード１６の構成及び製造方法を示す。図６（ａ）は、プローブカード１６の構成を平面図で示し、図６（ｂ）は、プローブカード１６の構成を断面図で示し、図６（ｃ）は、プローブカード１６の製造方法を断面図で示す。
図６（ａ）及び（ｂ）に示すように、第２実施例のプローブカード１６は、ベース基板１０６上に格子状に配列された複数のプローブピン１０１ａ、１０１ｂ、１０１ｃ、及び１０１ｄを備える。プローブピン１０１ａ、１０１ｂ、１０１ｃ、及び１０１ｄは、所定の方向に延伸し、延伸方向に沿って配列される。また、プローブピン１０１ａ、１０１ｂ、１０１ｃ、及び１０１ｄは、それぞれ延伸方向と略垂直な方向に沿って複数配列される。図６は、プローブピン１０１ａ、１０１ｂ、１０１ｃ、及び１０１ｄが６行４列に狭ピッチに配列された例を示す。
以下、図６（ａ）及び（ｃ）を参照して、第２実施例のプローブカード１６の製造方法を説明する。
まず、図２に示した製造方法の第１段階と同様に、Ｓｉ基板１０２ａに貫通孔１０４ａを形成し、Ｓｉ基板１０２ａの第１の面に複数のプローブピンのうちのプローブピン１０１ａを形成する。このとき、一端がＳｉ基板１０２ａの第１の面に固定され、他端がＳｉ基板１０２ａの第１の面の反対の面である第２の面の方向に湾曲して貫通孔１０４ａ内に自由に保持されるように、プローブピン１０１ａを形成する。同様に、Ｓｉ基板１０２ｂに貫通孔１０４ｂ及びプローブピン１０１ｂを、Ｓｉ基板１０２ｃに貫通孔１０４ｃ及びプローブピン１０１ｃを、Ｓｉ基板１０２ｄに貫通孔１０４ｄ及びプローブピン１０１ｄを形成する。また、図３に示した製造方法の第２段階と同様に、ベース基板１０６にピン配線パターン及びピンパッドを有する信号伝送路を形成する。
なお、貫通孔１０４ｂは、Ｓｉ基板１０２ａのプローブピン１０１ａが配置される領域より大きく形成される。また、貫通孔１０４ｃは、Ｓｉ基板１０２ａのプローブピン１０１ａが配置される領域と、Ｓｉ基板１０２ｂのプローブピン１０１ｂが配置される領域とを合わせた領域より大きく形成される。また、貫通孔１０４ｄは、Ｓｉ基板１０２ａのプローブピン１０１ａが配置される領域と、Ｓｉ基板１０２ｂのプローブピン１０１ｂが配置される領域と、Ｓｉ基板１０２ｃのプローブピン１０１ｃが配置される領域とを合わせた領域より大きく形成される。即ち、貫通孔は、当該貫通孔が形成されたＳｉ基板を用いてベース基板１０６にプローブピンを接合する以前に、ベース基板１０６にプローブピンを接合するために用いられたＳｉ基板においてプローブピンが配置された領域より大きく形成される。
次に、図４に示した製造方法の第３段階と同様に、Ｓｉ基板１０２ａの第１の面をベース基板１０６に貼り合せ、プロープピン１０１ａをピンパッド１１０ａに接合する。そして、プローブピン１０１ａをピンパッド１１０ａに接合した後、プローブピン１０１ａの保持するＳｉ基板１０２ａをエッチング又は機械的剥離により除去する（第１工程）。そして、Ｓｉ基板１０２ａを除去した後、ピンパッド１１０ａに接合されたプローブピン１０１ａが貫通孔１０４ｂ内に配置されるようにＳｉ基板１０２ｂの第１の面をベース基板１０６に貼り合せ、プローブピン１０１ｂをピンパッド１１０ｂに接合する。そして、プローブピン１０１ｂをピンパッド１１０ｂに接合した後、プローブピン１０１ｂの保持するＳｉ基板１０２ｂをエッチング又は機械的剥離により除去する（第２工程）。そして、Ｓｉ基板１０２ｂを除去した後、ピンパッド１１０ｂに接合されたプローブピン１０１ｂが貫通孔１０４ｃ内に配置されるようにＳｉ基板１０２ｃの第１の面をベース基板１０６に貼り合せ、プローブピン１０１ｃをピンパッド１１０ｃに接合する。そして、プローブピン１０１ｃをピンパッド１１０ｃに接合した後、プローブピン１０１ｃの保持するＳｉ基板１０２ｃをエッチング又は機械的剥離により除去する（第３工程）。同様の工程を第６工程まで複数回繰り返し、プローブピン１０１ａ、１０１ｂ、１０１ｃ、及び１０１ｃをピンパッド１１０ａ、１１０ｂ、１１０ｃ、及び１１０ｄにそれぞれ接合する。
なお、プローブピン１０１ａ、１０１ｂ、１０１ｃ、及び１０１ｄの延伸方向において、貫通孔１０４ａ、１０４ｂ、１０４ｃ、及び１０４ｄがそれぞれ形成された後のＳｉ基板１０２ａ、１０２ｂ、１０２ｃ、及び１０２ｄの長さは、プローブピン間の間隔より長いことが好ましい。これにより、Ｓｉ基板１０２ａ、１０２ｂ、１０２ｃ、及び１０２ｄの形状及び強度を維持することができる。
以上のプローブカード１６の製造方法によれば、Ｓｉ基板を安定してベース基板１０６に貼り合せることができ、プローブピンとピンパッドとの位置合わせを精度よく行うことができるので、プローブピン間のピッチが非常に狭いプローブカード１６を容易に製造できる。
図７は、第２実施例に係るプローブカード１６の他の製造方法を示す。
図６を参照して説明したプローブカード１６の製造方法においては、Ｓｉ基板に貫通孔を形成し、貫通孔内に保持されるようにプローブピンを形成したが、Ｓｉ基板の端部にプローブピンを形成してもよい。以下、図６を参照して説明したプローブカード１６の製造方法と異なる部分を主に説明し、同一の部分の説明は一部省略する。
まず、Ｓｉ基板１０２ａの第１の面に導電材料を堆積して複数のプローブピン１０１ａを形成する。そして、複数のプローブピン１０１ａの一端（根本部）がＳｉ基板１０２ａに固定され、他端が自由になるように、プローブピン１０１ａの一端側のＳｉ基板１０２ａを残して、他端側のＳｉ基板１０２ａをエッチング又は機械的剥離により除去する。そして、一端がＳｉ基板１０２ａの第１の面に固定され、他端がＳｉ基板１０２ａの第１の面から第２の面の方向に湾曲して、Ｓｉ基板１０２ａの外部に自由に保持されるように、複数のプローブピン１０１ａを形成する。また、同様に、Ｓｉ基板１０２ｂ、１０２ｃ、及び１０２ｄにプローブピン１０１ｂ、１０１ｃ、及び１０１ｄをそれぞれ形成する。また、ベース基板１０６にピン配線パターン及びピンパッドを有する信号伝送路を形成する。
そして、Ｓｉ基板１０２ａの第１の面をベース基板１０６に貼り合せ、プローブピン１０１ａをピンパッド１１０ａに接合し、Ｓｉ基板１０２ａをエッチング又は機械的剥離により除去する（第１工程）。そして、同様に、プローブピン１０１ｂ、１０１ｃ、及び１０１ｄをピンパッド１１０ｂ、１１０ｃ、及び１１０ｄのそれぞれに接続する（第２工程、第３工程、第６工程）。
以上のプローブカード１６の製造方法によれば、除去するＳｉ基板の量が少ないので、エッチング又は機械的剥離に要する時間を低減することができる。
図８は、第３実施例に係るプローブカード１６の構成及び製造方法を示す。図８（ａ）は、プローブカード１６の構成を平面図で示し、図８（ｂ）及び（ｃ）は、プローブカード１６の製造方法を断面図で示す。
図８（ａ）及び（ｂ）に示すように、第３実施例のプローブカード１６は、ベース基板１０６上に格子状に配列された複数のプローブピン１０１ｅ、１０１ｆ、１０１ｇ、１０１ｈ、１０１ｉ、及び１０１ｊを備える。プローブピン１０１ｅ、１０１ｇ、及び１０１ｉは、所定の方向に延伸し、プローブピン１０１ｆ、１０１ｈ、及び１０１ｊは、所定の方向と反対の方向に延伸する。また、プローブピン１０１ｅ、１０１ｆ、１０１ｇ、１０１ｈ、１０１ｉ、及び１０１ｊは、それぞれ延伸方向と略垂直な方向に沿って複数配列される。図８は、プローブピン１０１ｅ、１０１ｆ、１０１ｇ、１０１ｈ、１０１ｉ、及び１０１ｊが６行４列に狭ピッチに配列された例を示す。
以下、図８（ａ）及び（ｃ）を参照して、第３実施例のプローブカード１６の製造方法を説明する。以下、図６を参照して説明した第２実施例のプローブカード１６の製造方法と異なる部分を主に説明し、同一の部分の説明は一部省略する。
まず、図２に示した製造方法の第１段階と同様に、Ｓｉ基板１０２ｅに矩形の貫通孔１０４ｅを形成し、Ｓｉ基板１０２ｅの第１の面に複数のプローブピンのうちのプローブピン１０１ｅ及び１０１ｆを形成する。このとき、一端がＳｉ基板１０２ｅの第１の面に固定され、他端がＳｉ基板１０２ｅの第１の面の反対の面である第２の面の方向に湾曲して貫通孔１０４ｅ内に自由に保持されるように、プローブピン１０１ｅを形成する。また、貫通孔１０４ｅに対してプローブピン１０１ｅと対向する位置に、一端がＳｉ基板１０２ｅの第１の面に固定され、他端がＳｉ基板１０２ｅの第２の面の方向に湾曲して貫通孔１０４ｅ内に自由に保持されるように、プローブピン１０１ｆを形成する。具体的には、矩形に形成された貫通孔１０４ｅの対向する２辺に、プローブピン１０１ｅとプローブピン１０１ｆとをそれぞれ略対称に形成する。
同様に、Ｓｉ基板１０２ｇに貫通孔１０４ｇ並びにプローブピン１０１ｇ及び１０１ｈを、Ｓｉ基板１０２ｉに貫通孔１０４ｉ並びにプローブピン１０１ｉ及び１０１ｊを形成する。なお、貫通孔１０４ｇは、Ｓｉ基板１０２ｅのプローブピン１０１ｅ及び１０１ｆが配置される領域より大きく形成され、貫通孔１０４ｉは、Ｓｉ基板１０２ｇのプローブピン１０１ｇ及び１０１ｈが配置される領域より大きく形成される。
次に、ベース基板１０６にピン配線パターン１０８並びにピンパッド１１０ｅ、１１０ｆ、１１０ｇ、１１０ｈ、１１０ｉ、及び１１０ｊを有する信号伝送路を形成する。ベース基板１０６は、複数層のピン配線パターン１０８を有する多層基板であってよく、ピンパッド１１０ｅ、１１０ｆ、１１０ｇ、１１０ｈ、１１０ｉ、及び１１０ｊと、対応する外部の端子／コンタクタとを電気的に接続する。
次に、図４に示した製造方法の第３段階と同様に、Ｓｉ基板１０２ｅの第１の面をベース基板１０６に貼り合せ、プローブピン１０１ｅ及び１０１ｆをピンパッド１１０ｅ及び１１０ｆにそれぞれ接合する。そして、プローブピン１０１ｅ及び１０１ｆをピンパッド１１０ｅ及び１１０ｆに接合した後、プローブピン１０１ｅ及び１０１ｆの保持するＳｉ基板１０２ｅをエッチング又は機械的剥離により除去する（第１工程）。そして、Ｓｉ基板１０２ｅを除去した後、ピンパッド１１０ｅ及び１１０ｆのそれぞれに接合されたプローブピン１０１ｅ及び１０１ｆが貫通孔１０４ｇ内に配置されるようにＳｉ基板１０２ｇの第１の面をベース基板１０６に貼り合せ、プローブピン１０１ｇ及び１０１ｈをピンパッド１１０ｇ及び１１０ｈにそれぞれ接合する。そして、プローブピン１０１ｇ及び１０１ｈをピンパッド１１０ｇ及び１１０ｈにそれぞれ接合した後、プローブピン１０１ｇ及び１０１ｈの保持するＳｉ基板１０２ｇをエッチング又は機械的剥離により除去する（第２工程）。そして、Ｓｉ基板１０２ｇを除去した後、ピンパッド１１０ｇ及び１１０ｈにそれぞれ接合されたプローブピン１０１ｇ及び１０１ｈが貫通孔１０４ｉ内に配置されるようにＳｉ基板１０２ｉの第１の面をベース基板１０６に貼り合せ、プローブピン１０１ｉ及び１０１ｊをピンパッド１１０ｉ及び１０１ｊにそれぞれ接合する（第３工程）。
以上のプローブカード１６の製造方法によれば、１つのＳｉ基板を用いて２行のプローブピンをベース基板に接合することができるので、エッチング等に要する時間を低減できる。そのため、プローブカード１６の製作時間を短縮することができ、安価にプローブカード１６を製作することができる。
図９は、第４実施例に係るプローブカード１６の製造方法を示す。図９（ａ）は、プローブカード１６の構成を平面図で示し、図９（ｂ）、（ｃ）、及び（ｄ）は、プローブカード１６の製造方法を平面図で示す。
図９（ａ）に示すように、第４実施例のプローブカード１６は、ベース基板上に格子状に配列された複数のプローブピン１０１ｋ、１０１ｌ、及び１０１ｍを備える。プローブピン１０１ｋ、１０１ｌ、及び１０１ｍは、ベース基板上の中心の方向に延伸する。図９は、プローブピン１０１ｋ、１０１ｌ、及び１０１ｍが６行６列に狭ピッチに配列された例を示す。
以下、図９（ｂ）、（ｃ）、及び（ｄ）を参照して、第４実施例のプローブカード１６の製造方法を説明する。図８を参照して説明した第３実施例のプローブカード１６の製造方法においては、Ｓｉ基板に矩形の貫通孔を形成し、貫通孔の対向する２辺にプローブピンをそれぞれ形成したが、貫通孔の４辺にプローブピンをそれぞれ形成してもよい。即ち、貫通孔を周回するようにプローブピンを形成してもよい。以下、図８を参照して説明した第３実施例のプローブカード１６の製造方法と異なる部分を主に説明し、同一の部分の説明は一部省略する。
まず、図９（ｂ）に示すように、Ｓｉ基板１０２ｋに矩形の貫通孔１０４ｋを形成し、Ｓｉ基板１０２ｋの第１の面に複数のプローブピン１０１ｋを形成する。このとき、一端がＳｉ基板１０２ｋの第１の面に固定され、他端がＳｉ基板１０２ｋの第１の面の反対の面である第２の面の方向に湾曲して貫通孔１０４ｋ内に自由に保持されるように、プローブピン１０１ｋを形成する。また、矩形に形成された貫通孔１０４ｋの対向する２辺に複数のプローブピン１０１ｋをそれぞれ対称に形成する。
また、図９（ｃ）に示すように、Ｓｉ基板１０２ｌに矩形の貫通孔１０４ｌを形成し、Ｓｉ基板１０２ｌの第１の面に複数のプローブピン１０１ｌを形成する。このとき、一端がＳｉ基板１０２ｌの第１の面に固定され、他端がＳｉ基板１０２ｌの第１の面の反対の面である第２の面の方向に湾曲して貫通孔１０４ｌ内に自由に保持されるように、プローブピン１０１ｌを形成する。また、矩形に形成された貫通孔１０４ｌの４辺に複数のプローブピン１０１ｌをそれぞれ形成する。
また、図９（ｄ）に示すように、Ｓｉ基板１０２ｍに矩形の貫通孔１０４ｍを形成し、Ｓｉ基板１０２ｍの第１の面に複数のプローブピン１０１ｍを形成する。このとき、一端がＳｉ基板１０２ｍの第１の面に固定され、他端がＳｉ基板１０２ｍの第１の面の反対の面である第２の面の方向に湾曲して貫通孔１０４ｍ内に自由に保持されるように、プローブピン１０１ｍを形成する。また、矩形に形成された貫通孔１０４ｍの４辺に複数のプローブピン１０１ｍをそれぞれ形成する。
なお、貫通孔１０４ｌは、Ｓｉ基板１０２ｋのプローブピン１０１ｋが配置される領域より大きく形成され、貫通孔１０４ｍは、Ｓｉ基板１０２１のプローブピン１０１ｌが配置される領域より大きく形成される。
そして、Ｓｉ基板１０２ｋの第１の面をベース基板に貼り合せ、プローブピン１０１ｋをベース基板のピンパッドに接合し、Ｓｉ基板１０２ｋをエッチング又は機械的剥離により除去する（第１工程）。そして、Ｓｉ基板１０２ｋを除去した後、プローブピン１０１ｋが貫通孔１０４ｌ内に配置されるようにＳｉ基板１０２ｌの第１の面をベース基板に貼り合せ、プローブピン１０１ｌをベース基板のピンパッドに接合し、Ｓｉ基板１０２ｌをエッチング又は機械的剥離により除去する（第２工程）。そして、Ｓｉ基板１０２ｌを除去した後、プローブピン１０１ｌが貫通孔１０４ｍ内に配置されるようにＳｉ基板１０２ｍの第１の面をベース基板に貼り合せ、プローブピン１０１ｍをベース基板のピンパッドに接合し、Ｓｉ基板１０２ｍをエッチング又は機械的剥離により除去する（第３工程）。
以上のプローブカード１６の製造方法によれば、複数のプローブピンがＳｉ基板の貫通孔の２辺又は４辺に形成されているので、Ｓｉ基板とベース基板とを貼り合せる際に、Ｓｉ基板のがたつきを抑え、Ｓｉ基板とベース基板との位置合わせを安定して行うことができる。したがって、プローブピンとピンパッドとの位置合わせを精度よく行うことができる。
また、一度に多くのプローブピンをベース基板に接合することができるので、接合工程する回数を少なくでき、Ｓｉ基板の除去の回数を少なくできる。したがって、エッチング又は機械的剥離に要する時間を低減することができるので、プローブカード１６の製作時間を短縮することができ、安価にプローブカード１６を製作することができる。
以上、発明の実施の形態を説明したが、本出願に係る発明の技術的範囲は上記の実施の形態に限定されるものではない。上記実施の形態に種々の変更を加えて、請求の範囲に記載の発明を実施することができる。そのような発明が本出願に係る発明の技術的範囲に属することもまた、請求の範囲の記載から明らかである。
例えば、Ｓｉ基板の形状及び強度を維持するために必要なＳｉ基板の幅よりもプローブピン間の間隔が長い場合には、Ｓｉ基板に複数の貫通孔を形成し、複数の貫通孔のそれぞれにプローブピンを形成して、より多くのプローブピンを一度にベース基板に接合してもよい。これにより、さらにプローブカード１６の製作時間を短縮することができる。
産業上の利用可能性
以上の説明から明らかなように、本発明によれば、微小かつ高精度なプローブピンを有するプローブカードを提供することができる。
【図面の簡単な説明】
図１は、半導体試験装置１０の構成の一例を示す。
図２は、第１実施例に係るプローブカード１６の製造方法の第１段階を示す。
（ａ）は、第１段階を平面図で示す。
（ｂ）は、第１段階を断面図で示す。
図３は、第１実施例に係るプローブカード１６の製造方法の第２段階を示す。
（ａ）は、第２段階を平面図で示す。
（ｂ）は、第２段階を断面図で示す。
図４は、第１実施例に係るプローブカード１６の製造方法の第３段階を示す。
（ａ）は、第３段階を断面図で示す。
（ｂ）は、第３段階を断面図で示す。
（ｃ）は、第３段階を平面図で示す。
図５は、第１実施例の製造方法によって製造されるプローブカード１６の構成を示す。
（ａ）は、コンタクト配列の一形態を示す。
（ｂ）は、コンタクト配列の一形態を示す。
図６は、第２実施例に係るプローブカード１６の構成及び製造方法を示す。
（ａ）は、プローブカード１６の構成を平面図で示す。
（ｂ）は、プローブカード１６の構成を断面図で示す。
（ｃ）は、プローブカード１６の製造方法を断面図で示す。
図７は、第２実施例に係るプローブカード１６の他の製造方法を示す。
図８は、第３実施例に係るプローブカード１６の構成及び製造方法を示す。
（ａ）は、プローブカード１６の構成を平面図で示す。
（ｂ）は、プローブカード１６の構成を断面図で示す。
（ｃ）は、プローブカード１６の製造方法を断面図で示す。
図９は、第４実施例に係るプローブカード１６の製造方法を示す。
（ａ）は、プローブカード１６の構成を平面図で示す。
（ｂ）は、プローブカード１６の製造方法を平面図で示す。
（ｃ）は、プローブカード１６の製造方法を平面図で示す。
（ｄ）は、プローブカード１６の製造方法を平面図で示す。

Claims (8)

1. 電子デバイスの端子と電気的に接続する接触子をベース基板上に備え、前記電子デバイスと信号の授受を行うプローブカードの製造方法であって、
   第１犠牲基板の第１の面に前記接触子のうちの第１接触子を形成する第１接触子形成段階と、
   第２犠牲基板の第１の面に前記接触子のうちの第２接触子を形成する第２接触子形成段階と、
   前記ベース基板に信号伝送路を形成する信号伝送路形成段階と、
   前記第１犠牲基板の前記第１の面を前記ベース基板に貼り合せ、前記第１接触子を前記信号伝送路に接合する第１接触子接合段階と、
   前記第２犠牲基板の前記第１の面を前記ベース基板に貼り合せ、前記第２接触子を前記信号伝送路に接合する第２接触子接合段階と
   を備えることを特徴とするプローブカードの製造方法。
2. 前記第１接触子接続段階において前記第１接触子を前記信号伝送路に接続した後、前記第１犠牲基板を除去する第１犠牲基板除去段階をさらに備え、
   前記第２接触子接合段階は、前記第１犠牲基板除去段階において前記第１犠牲基板を除去した後、前記第２犠牲基板の前記第１の面を前記ベース基板に貼り合せ、前記第２接触子を前記信号伝送路に接合することを特徴とする請求項１に記載のプローブカードの製造方法。
3. 前記第１接触子形成段階は、
   前記第１犠牲基板に第１貫通孔を形成する段階と、
   一端が前記第１犠牲基板の前記第１の面に固定され、他端が前記第１犠牲基板の前記第１の面の反対の面である第２の面の方向に湾曲して前記第１貫通孔内に自由に保持されるように、一の前記第１接触子を形成する段階と
   を有することを特徴とする請求項１に記載のプローブカードの製造方法。
4. 前記第１接触子形成段階は、前記第１貫通孔に対して前記一の第１接触子と対向する位置に、一端が前記第１犠牲基板の前記第１の面に固定され、他端が前記第１犠牲基板の前記第２の面の方向に湾曲して前記第１貫通孔内に自由に保持されるように、他の前記第１接触子を形成する段階を有することを特徴とする請求項３に記載のプローブカードの製造方法。
5. 前記第１接触子形成段階は、矩形に形成された前記第１貫通孔の対向する２辺に、前記一の第１接触子と前記他の第１接触子とをそれぞれ略対称に形成する段階を有することを特徴とする請求項４に記載のプローブカードの製造方法。
6. 前記第１接触子形成段階は、矩形に形成された前記第１貫通孔の４辺のそれぞれに複数の前記第１接触子をそれぞれ形成する段階を有することを特徴とする請求項３に記載のプローブカードの製造方法。
7. 前記第２接触子形成段階は、
   前記第２犠牲基板に、前記第１犠牲基板の前記第１接触子が配置される領域より大きい第２貫通孔を形成する段階と、
   一端が前記第２犠牲基板の前記第１の面に固定され、他端が前記第２犠牲基板の前記第１の面の反対の面である第２の面の方向に湾曲して前記第２貫通孔内に自由に保持されるように、前記第２接触子を形成する段階と
   を有し、
   前記第２接触子接合段階は、前記信号伝送路に接合された前記第１接触子が前記第２貫通孔内に配置されるように前記第２犠牲基板の前記第１の面を前記ベース基板に貼り合せ、前記第２接触子を前記信号伝送路に接続する段階を有することを特徴とする請求項３に記載のプローブカードの製造方法。
8. 電子デバイスの端子と電気的に接続する接触子をベース基板上に備え、前記電子デバイスと信号の授受を行うプローブカードの製造方法であって、
   犠牲基板に貫通孔を形成する貫通孔形成段階と、
   一端が前記犠牲基板の第１の面に固定され、他端が前記犠牲基板の前記第１の面の反対の面である第２の面の方向に湾曲して前記貫通孔内に自由に保持されるように、一の前記接触子を形成する第１接触子形成段階と
   前記貫通孔に対して前記一の接触子と対向する位置に、一端が前記犠牲基板の前記第１の面に固定され、他端が前記犠牲基板の前記第２の面の方向に湾曲して前記貫通孔内に自由に保持されるように、他の前記接触子を形成する第２接触子形成段階と、
   前記ベース基板に信号伝送路を形成する信号伝送路形成段階と、
   前記犠牲基板の前記第１の面を前記ベース基板に貼り合せ、前記一の接触子及び前記他の接触子を前記信号伝送路に接合する接触子接合段階と
   を備えることを特徴とするプローブカードの製造方法。

Images