JP3985013B2 - 画像表示装置 - Google Patents

Description

本発明は、液晶画像表示装置等のマトリクス駆動型画像表示装置に関し、特に表示駆動コントローラから情報信号線ドライバヘの画像データ転送技術を改善したものに関する。

図２は従来の液晶画像表示装置のシステムブロック図である。同図において、１は走査信号電極と情報信号電極がマトリクス状に配置された液晶表示パネル、２は情報信号電極に情報信号を印加するように配置された情報信号線ドライバであるセグメントドライバ、３は走査信号線ドライバであるコモンドライバ、４はセグメントバス基板、５はコモンバス基板、６は情報信号線ドライバ２に画像データおよびそのサンプリングクロックを転送する液晶駆動コントローラ、７は画像データバス、８は画像データサンプリングクロック信号（ＳＣＬＫ）線、９は画像データ入力制御信号（ＳＤＩ）線、１０はラッチ信号（ＬＡＴＣＨ）線、１１はコモン制御信号群、１２はグラフィックコントローラ、１３は画像データバス、１４は画像データサンプリングクロック信号（ＦＣＬＫ）線、１５は画像データ転送イネーブル信号（ＥＮＡＢＬＥ）線、１６は水平同期信号（Ｈｓｙｎｃ）線、１７は垂直同期信号（Ｖｓｙｎｃ）線である。

図３に示すように、液晶パネル１に対して並列に配列された各セグメントドライバ２（２−１、２−２、…、２−（ｎ−１）、２−ｎ）には画像データ、サンプリングクロックＳＣＬＫ、ラッチ信号ＬＡＴＣＨが共通に入力されており、また画像データ入力制御信号（ＳＤＩ）線９およびＳＤＯ＊（ＳＤＯ１、…、ＳＤＯｎ−１）によって各隣接セグメントドライバ２はカスケード接続されている。ＳＤＯ＊は各セグメントドライバ２より、後述するタイミングで出力される信号をも意味する。

グラフィックコントローラ１２は、ホストコンピュータからの画像データおよび制御信号を受け取り、図４および図５に示す所定の転送フォーマットにより、液晶駆動コントローラ６ヘ、画像データバス１３の各バス１Ｄ０〜ＩＤ３５のデータ、サンプリングクロックＦＣＬＫ、１水平走査期間（１Ｈ）を設定する水平同期信号Ｈｓｙｎｃおよび１フレーム期間を設定する垂直同期信号Ｖｓｙｎｃを転送する。

ここでは、画像データバス１３のバス幅を３６ビット幅としている。これは、液晶パネルの表示性能がＲ，Ｇ，Ｂ各色６階調表現として、２６２，１４４色表示である場合、Ｒ，Ｇ，Ｂの３色に各６ビットずつの画像データが、画像データ転送周波数低減のために２系統（２ポート）で送られるため、３×６×２＝３６ビットとなるからである。図６は各画像データバスＩＤ０〜ＩＤ３５と画像データの対応の一例を示す図である。

図４に示す通り、グラフィックコントローラ１２からの各画像データバスＩＤ０〜ＩＤ３５の画像データは、イネーブル信号ＥＮＡＢＬＥのＨｉｇｈ（ハイ）期間に有効なデータＶａｌｉｄが転送され、サンプリングクロックＦＣＬＫの立上りエッジによって、液晶駆動コントローラ６にサンプリングされる。サンプリングされた画像データは、水平同期信号ＨｓｙｎｃのＨｉｇｈのタイミングで１水平走査期間分（液晶パネルの１走査線分）の画像データとして、液晶駆動コントローラ６にラッチされる。垂直同期信号Ｖｓｙｎｃおよび水平同期信号ＨｓｙｎｃのＨｉｇｈ期間とその前後は、イネーブル信号ＥＮＡＢＬＥはＬｏｗ（ロー）とされ、この期間の画像データは無効とされる（通常、この期間の画像データはＬｏｗとされる）。

液晶駆動コントローラ６から液晶表示パネル１ヘの制御信号や画像データの転送は次のようにして行われる。すなわち、液晶駆動コントローラ６は、グラフィックコントローラ１２からの垂直同期信号Ｖｓｙｎｃおよび水平同期信号Ｈｓｙｎｃから、コモンドライバ３の走査タイミング制御信号を生成し、コモン制御信号線群１１を介して、コモンバス基板５に送出する。一方、前述のようにして液晶駆動コントローラ６にサンプリングおよびラッチされた画像データは、各１８ビット幅の第１のポートのセグメントドライバ用データと、第２のポートのセグメントドライバ用データとが、３６ビット幅の画像データバス７を介して、セグメントバス基板４に送出される。

図７はセグメントドライバ２ヘの画像データの従来の転送方式を示す。同図に示す通り、画像データは１８ビット幅×２ポート（ＩＤＢ０〜ＩＤＢ３５）で全ドライバ分がシリアルに転送されており、その画像データの最初のデータＩＤＢ０、ＩＤＢ１、…、ＩＤＢ３４、ＩＤＢ３５が送られると同時に、画像データ入力制御信号ＳＤＩがＨｉｇｈになる。すると図３の第１のセグメントドライバ２−１は、サンプリングクロックＳＣＬＫの立上りエッジによって、画像データをサンプリングし始めると同時に、サンプリングクロックＳＣＬＫのサイクル数のカウントを開始する。そして、セグメントドライバの出力本数×階調数分の画像データのサンプリングを行った時点、例えばここでは２４０出力のセグメントドライバであるとすると、サンプリングクロックＳＣＬＫを４０カウント（２４０本×６階調データ÷３６ビットバス＝４０）した時点で、第１のセグメントドライバ２−１は画像データのサンプリングを完了すると共に、第２のセグメントドライバ２−２ヘの画像データ入力制御信号ＳＤＯ１をＨｉｇｈとする。第２のセグメントドライバ２−２はＳＤＯ１がＨｉｇｈとなってから、第１のセグメントドライバ２−１と同様にして、画像データＩＤＢ１４４０、ＩＤＢ１４４１、…、ＩＤＢ１４７４、ＩＤＢ１４７５からのサンプリングを行う。以降、同様にして、第３、第４、…のセグメントドライバ２−３、２−４、…も画像データのサンプリングを行う。

上記の如くサンプリングされた画像データは、１水平走査期間１Ｈ毎に送出されるラッチ信号ＬＡＴＣＨにより、液晶パネル１を駆動するための画像データとしてラッチされる。

図９は、ある１つの画像データバスＩＤＢ＊における画像データのサンプリングおよびラッチを行う回路構成の一例を示す。２８は画像データ入力制御信号ＳＤＩとサンプリングクロックＳＣＬＫを受けて、次段のフリップフロップ回路のサンプリングタイミング信号を生成するコントロール回路、２９（２９−１〜２９−Ｎ）は画像データのサンプリングを行うフリップフロップ回路（Ｎはある１つの画像データバスＩＤＢ＊が１水平走査期間１Ｈにサンプリングする画像データのビット数）、３０は各フリップフロップ回路２９からのデータをラッチ信号ＬＡＴＣＨのタイミングでラッチするＮビットラッチ回路である。コントロール回路２８およびフリップフロップ回路２９によって、サンプリングクロックＳＣＬＫの立上りエッジのタイミングでサンプリングされた画像データは、ラッチ信号ＬＡＴＣＨのタイミングで１水平走査期間分の画像データとして、ラッチ回路３０にラッチされる。

以上述べたように、液晶駆動コントローラ６からセグメントドライバ２への画像データ転送において、従来は画像データのサンプリングを常にサンプリングクロックＳＣＬＫの立上りエッジまたは立下りエッジのみで行っているため（ここでは立上りエッジのタイミングのみの場合について説明している）、データ転送周波数に対して、画像データのサンプリングクロックは２倍の周波数を必要としている。

ところで、液晶パネルの多表示色化や高精細化が進むにつれて、液晶駆動コントローラからセグメントドライバへの画像データの転送量は増加の一途をたどっている。より多くの画像データの転送に対応していくためには、簡便には、データ転送のバス幅を広げたり、データ転送周波数を上げること等が考えられる。また、特開平６−９５６１８号公報に開示されているように、画像データを立上りエッジおよび立下りの両エッジのタイミングで送出することも考えられる。

しかしながら、バス幅を広げれば、プリント基板上の配線引回しの問題や、接続ケーブル本数、コネクタの増加等の問題が生じてくる。一方、クロック周波数やデータ転送周波数を上げることは、不要輻射ノイズ、システムの消費電力の増加、そして図２のセグメントバス基板４が非常に細長い基板であるという形状からくる伝送線路インピーダンス特性上の問題があり、信号の伝播遅延等を考えると、周波数を上げていくことにも限界が生じてくる。また、画像データを両エッジのタイミングで送出する場合は、片方のエッジのタイミングで送出されている従来のデータ転送フォーマットの変更を要し、グラフィックチップの標準品を使用できなくなるなどの問題を生じる。

本発明の目的は、このような従来技術の問題点に鑑み、マトリクス駆動型画像表示装置において、上述のような問題を生じることなく、より多くの画像データの転送に対応できるようにすることにある。

この目的を達成するための本発明の画像表示装置は、走査信号電極と情報信号電極とがマトリクス状に配置された表示パネルと、前記情報信号電極に情報信号を印加する複数の情報信号線ドライバと、前記情報信号線ドライバに画像データを転送する表示駆動コントローラと、を備え、前記情報信号線ドライバは、前記サンプリングクロックを１／２倍の周波数に分周する分周回路と、
前記分周回路により１／２倍の周波数にされたクロック信号の立上り時に前記画像データのサンプリングを行い、該クロック信号の立下り時には前記画像データのサンプリングを行わない第１のサンプリング手段と、前記クロック信号の立下り時に前記画像データのサンプリングを行い、該クロック信号の立上り時には前記画像データのサンプリングを行わない第２のサンプリング手段と、を有し、前記第１のサンプリング手段と前記第２のサンプリング手段とで１水平走査期間分の画像データをサンプリングすることを特徴とする。

さらに、本発明の画像表示装置は、走査信号電極と情報信号電極とがマトリクス状に配置された表示パネルと、前記情報信号電極に情報信号を印加する複数の情報信号線ドライバと、前記情報信号線ドライバに画像データを転送する表示駆動コントローラと、を備え、前記情報信号線ドライバは、前記サンプリングクロックを１／２倍の周波数に分周する分周回路と、複数のフリップフロップ回路と、前記分周回路により１／２倍の周波数に分周されたサンプリングクロックを受けて該複数のフリップフロップ回路のサンプリングタイミング信号を生成する第１のコントロール回路と、を有する第１のサンプリング手段と、
複数のフリップフロップ回路と、前記分周回路により１／２倍の周波数に分周されたサンプリングクロックを受けて該複数のフリップフロップ回路のサンプリングタイミング信号を生成する第２のコントロール回路と、前記分周回路と前記第２のコントロール回路との間に設けられたインバータとを有する第２のサンプリング手段と、を有する。

本発明によれば、サンプリングクロックの周波数を１／２倍にする分周回路と、分周されたサンプリングクロックの立上り時に画像データのサンプリングを行う第１のサンプリング手段および立下り時に画像データのサンプリングを行う第２のサンプリング手段とを設け、従来はデータサンプリングクロックの立上りまたは立下りのどちらかのエッジのタイミングのみで行っていた画像データのサンプリングを、両エッジのタイミングで行うようにしたため、分周回路以外の回路の動作周波数が従来の１／２となり、情報信号線ドライバの消費電力および不要輻射ノイズを低減することができる。また、従来の片方のエッジのタイミングで送出するデータ転送フォーマットをそのまま用いることができる。

図１は、本発明の一実施例に係る液晶画像表示装置のある１つの画像データバス（ＩＤＢ＊）における画像データのサンプリングとラッチを行う回路構成の一例を示す。なお、液晶画像表示装置のシステムブロック図は従来の図２と同様である。また、データ転送のフォーマットも、図４〜７に示される従来のものと同じである。
図１において、１８はサンプリングクロックＳＣＬＫを受けて、それを１／２倍に分周し、分周されたクロックＳＣＬＫ２を次段のコントロール回路に送出する分周回路、１９−１および１９−２は各々制御信号ＳＤＩとサンプリングクロックＳＣＬＫ２を受けて、次段のフリップフロップ回路のサンプリングタイミング信号を生成するコントロール回路、２０（２０−１〜２０−Ｎ）は画像データのサンプリングを行うフリップフロップ回路（Ｎはある１つの画像データバスＩＤＢ＊から１水平走査期間１Ｈにサンプリングする画像データのビット数）、２１は各フリップフロップ回路２０からのデータをラッチ信号ＬＡＴＣＨのタイミングでラッチするＮビットラッチ回路である。

コントロール回路１９−１およびフリップフロップ回路２０−１〜２０−（Ｎ／２）は、図８に示すように、サンプリングクロックＳＣＬＫ２の立上りエッジのタイミングで、合計Ｎ／２ビットの画像データのサンプリングを行う。また、コントロール回路１９−２およびフリップフロップ回路２０−（Ｎ／２＋１）〜２９−Ｎは、図８に示すように、サンプリングクロックＳＣＬＫ２の立下りエッジのタイミングで、合計Ｎ／２ビットの画像データのサンプリングを行う。このようにしてサンプリングされた画像データは、ラッチ信号ＬＡＴＣＨのタイミングで１水平走査期間分の画像データとして、ラッチ回路２１にラッチされる。

なお、コントロール回路１９−１および１９−２へのサンプリングクロックＳＣＬＫ２の入力の前段にバッファ２２およびインバータ２３をそれぞれ挿入しているため、各コントロール回路１９−１および１９−２は同一の回路構成を採ることができる。

本実施例によれば、分周回路１８以外の部分がサンプリングクロックＳＣＬＫの１／２の周波数であるクロック信号ＳＣＬＫ２で動作するため、回路動作に必要な消費電力を低減し、また、不要輻射ノイズも低減することができる。

本発明の一実施例に係る液晶画像表示装置のある１つの画像データバスにおける画像データのサンプリングとラッチを行う回路構成の一例を示すブロック図である。 図１の回路構成が適用される、従来例と共通の液晶画像表示装置のシステムブロック図である。 図２の液晶画像表示装置のセグメントドライバの接続ブロック図である。 図２の液晶画像表示装置のグラフィックコントローラから液晶駆動コントローラへの信号転送フォーマット図である。 図２の液晶画像表示装置のグラフィックコントローラから液晶駆動コントローラへの縮小した信号転送フォーマット図である。 画像データバスと画像データの対応例を示す図である。 図２の液晶画像表示装置の液晶駆動コントローラからセグメントドライバへの拡大した信号転送フォーマット図である。 図１の回路構成における画像データサンプリングタイミング図である。 従来のセグメントドライバの画像サンプリング回路構成のブロック図である。

符号の説明

１：液晶表示パネル、２：セグメントドライバ、３：コモンドライバ、４：セグメントバス基板、５：コモンバス基板、６：液晶駆動コントローラ、７：画像データバス、８：画像データサンプリングクロック信号（ＳＣＬＫ）線、９：画像データ入力制御信号（ＳＤＩ）線、１０：ラッチ信号（ＬＡＴＣＨ）線、１１：コモン制御信号線群、１２：グラフイックコントローラ、１３：画像データバス、１４：画像データサンプリングクロック信号（ＦＣＬＫ）線、１５：画像データ転送イネーブル（ＥＮＡＢＬＥ）線、１６：水平同期信号（Ｈｓｙｎｃ）線、１７：垂直同期信号（Ｖｓｙｎｃ）線、１８：分周回路、１９：コントロール回路、２０：フリップフロップ回路、２１：ラッチ回路、２２：バッファ、２３：インバータ。

Claims (3)

1. 走査信号電極と情報信号電極とがマトリクス状に配置された表示パネルと、
   前記情報信号電極に情報信号を印加する複数の情報信号線ドライバと、
   前記情報信号線ドライバに画像データを転送する表示駆動コントローラと、を備え、
   前記情報信号線ドライバは、
   前記サンプリングクロックを１／２倍の周波数に分周する分周回路と、
   前記分周回路により１／２倍の周波数にされたクロック信号の立上り時に前記画像データのサンプリングを行い、該クロック信号の立下り時には前記画像データのサンプリングを行わない第１のサンプリング手段と、
   前記クロック信号の立下り時に前記画像データのサンプリングを行い、該クロック信号の立上り時には前記画像データのサンプリングを行わない第２のサンプリング手段と、を有し、
   前記第１のサンプリング手段と前記第２のサンプリング手段とで１水平走査期間分の画像データをサンプリングすることを特徴とする画像表示装置。
2. 走査信号電極と情報信号電極とがマトリクス状に配置された表示パネルと、
   前記情報信号電極に情報信号を印加する複数の情報信号線ドライバと、
   前記情報信号線ドライバに画像データを転送する表示駆動コントローラと、を備え、
   前記情報信号線ドライバは、
   前記サンプリングクロックを１／２倍の周波数に分周する分周回路と、
   複数のフリップフロップ回路と、前記分周回路により１／２倍の周波数に分周されたサンプリングクロックを受けて該複数のフリップフロップ回路のサンプリングタイミング信号を生成する第１のコントロール回路と、を有する第１のサンプリング手段と、
   複数のフリップフロップ回路と、前記分周回路により１／２倍の周波数に分周されたサンプリングクロックを受けて該複数のフリップフロップ回路のサンプリングタイミング信号を生成する第２のコントロール回路と、前記分周回路と前記第２のコントロール回路との間に設けられたインバータとを有する第２のサンプリング手段と、を有する画像表示装置。
3. 前記第１のコントロール回路と前記第２のコントロール回路とは同一の回路であることを特徴とする請求項２に記載の画像表示装置。
   
   
   
   

Images