JP3979355B2 - Multilayer substrate, multilayer substrate manufacturing method, non-reciprocal circuit device, and communication apparatus - Google Patents

Multilayer substrate, multilayer substrate manufacturing method, non-reciprocal circuit device, and communication apparatus Download PDF

Info

Publication number
JP3979355B2
JP3979355B2 JP2003200317A JP2003200317A JP3979355B2 JP 3979355 B2 JP3979355 B2 JP 3979355B2 JP 2003200317 A JP2003200317 A JP 2003200317A JP 2003200317 A JP2003200317 A JP 2003200317A JP 3979355 B2 JP3979355 B2 JP 3979355B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
mask
electrodes
trimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003200317A
Other languages
Japanese (ja)
Other versions
JP2004208268A (en
Inventor
陸宏 常門
泰宏 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003200317A priority Critical patent/JP3979355B2/en
Publication of JP2004208268A publication Critical patent/JP2004208268A/en
Application granted granted Critical
Publication of JP3979355B2 publication Critical patent/JP3979355B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、積層基板、積層基板の製造方法、非可逆回路素子及び通信装置に関する。
【0002】
【従来の技術】
従来より、サーキュレータやアイソレータなどの非可逆回路素子は、予め定められた特定方向にのみ電力を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えばアイソレータは、自動車電話、携帯電話等の移動体通信機器の送信回路部に使用されている。
【0003】
【特許文献1】
特開平9−289402号公報
【0004】
そして、この種の非可逆回路素子として、例えば、特許文献1に記載のように、積層基板の表面に形成した整合用コンデンサのコンデンサ電極をトリミングして所望の電気特性を得るものが知られている。この非可逆回路素子は、整合用コンデンサと中心電極を接続した後に整合用コンデンサをトリミングする。従って、コンデンサ電極が中心電極によって覆われているため、トリミング可能なコンデンサ電極面積が減少し、電気特性の調整幅が小さくなる。特に近年、移動体通信機器に用いられる非可逆回路素子は小型化が進み、整合用コンデンサの電極面積自体も小さくなっているので、トリミング可能面積が小さくなるのは非常に問題である。さらに、組立後に電気特性の調整をするため、トリミング調整を失敗したものは積層基板だけでなく、フェライトや中心電極などの他の部品も無駄となるので、コストアップになる。
【0005】
そこで、この問題を解消するため、図13に示す整合用コンデンサC1〜C3を設けた積層基板330と、この積層基板330上に実装される中心電極を設けたフェライトと、永久磁石と、これらの部品を覆う金属ケースとで構成された非可逆回路素子(アイソレータ)が提案されている。この非可逆回路素子は、整合用コンデンサC1〜C3と中心電極を接続する前に整合用コンデンサC1〜C3をトリミングする。
【0006】
すなわち、積層基板330は、図14に示すように、ホット側コンデンサ電極371a〜373aやグランド用接続電極331や回路用電極317や抵抗体375やビアホール318を表面に設けた誘電体シート342と、ホット側コンデンサ電極371b〜373bを表面に設けた誘電体シート344と、グランド電極374をそれぞれ表面に設けた誘電体シート343,345などにて構成されている。また、誘電体シート345の裏面にも金属ケースとはんだ付けするためのグランド電極が形成されている。そして、この積層基板330は、単体の状態で、表面に設けたコンデンサ電極371a,372a,373aにトリミング溝380を形成することにより、コンデンサ電極371a〜373aを分断するようなトリミングが行われる。従って、前記特許文献1に記載の非可逆回路素子が有する問題を解消することができる。
【0007】
【発明が解決しようとする課題】
しかしながら、図13に示す積層基板330を備えた非可逆回路素子は、トリミング用コンデンサ電極371a〜373aをトリミングした後に、これらトリミング用コンデンサ電極371a〜373aにそれぞれ中心電極をはんだペーストや導電ペーストなどの接続材料を用いて電気的に接続する。従って、トリミング溝380の一部がこれら接続材料によって埋まり、分断されたトリミング用コンデンサ電極371a〜373aが再び接続されるという問題がある。特に、レーザでトリミング用コンデンサ電極371a〜373aを分断するようなトリミングをした場合、トリミング溝380の溝幅は10μm〜100μmと狭く、ショートする可能性が高い。分断された不要な部分の電極を全て削除してショートを防止することもできるが、この場合、トリミング時間が長くなる。
【0008】
また、ホット側コンデンサ電極371a〜373aとグランド用接続電極331が近接しており、トリミング溝380以外のところでもショートする可能性が高い。
【0009】
このような不具合に対処するため、コンデンサ電極を誘電体層からなる積層体の内部に設け、積層体の外層からレーザを照射してコンデンサ電極をトリミングすることが考えられる。しかし、この場合においても、トリミングされたコンデンサ電極や誘電体層からの飛散物が積層体の表面に設けた接続電極に付着し、該接続電極と中心電極とのはんだ付け不良が発生する。飛散物は洗浄やエアーの吹付けによって除去することが可能であるが、除去に手間と時間を要するという問題点が発生する。
【0010】
そこで、本発明の目的は、レーザによるコンデンサ容量のトリミングでの不具合を解消した積層基板及びその製造方法を提供するとともに、高性能で信頼性が高くかつ小型の積層基板、積層基板の製造方法、非可逆回路素子及び通信装置を提供することにある。
【0011】
【課題を解決するための手段及び作用】
前記目的を達成するため、本発明に係る積層基板は、複数の誘電体層を積み重ねて構成した積層体と、該積層体の表面に設けられた、非可逆回路素子の中心電極に電気的に接続するための中心電極用接続電極と、前記積層体の内部に設けられたコンデンサ電極とを備え、前記コンデンサ電極は、前記中心電極用接続電極を覆って他の部分を開口部としたマスクを前記積層体の表面に載せて該開口部からレーザを照射してコンデンサ容量のトリミングを行ったものであることを特徴とする。
【0012】
また、本発明に係る積層基板の製造方法は、複数の誘電体層とコンデンサ電極と非可逆回路素子の中心電極に電気的に接続するための中心電極用接続電極とを積み重ねて、前記中心電極用接続電極を表面に設けるとともに前記コンデンサ電極を内部に設けた積層体を構成する工程と、前記中心電極用接続電極を覆って他の部分を開口部としたマスクを前記積層体の表面に載せ、該開口部からレーザを照射してコンデンサ容量のトリミングを行う工程と、を備えたことを特徴とする。
【0013】
以上の構成により、コンデンサ電極を積層体の内部に設けたため、トリミング可能なコンデンサ電極面積が大きくなり、静電容量調整範囲が広がる。さらに、積層基板の表面には、非可逆回路素子の中心電極に電気的に接続するため中心電極用接続電極などの必要最低限の電極しか形成されておらず、はんだ等の導電材料が拡がらない構造になっている。そして、コンデンサ容量のトリミングは接続電極を覆うマスクを使用して行われるため、レーザの照射によって発生する飛散物が接続電極に付着することはなく、中心電極とのはんだ付け不良が生じる不具合が解消される。なお、飛散物は積層体の表面であってマスクの開口部に相当する部分に付着するが、接続電極には全く付着しないので、信頼性が劣化するおそれはない。このことは、付着物を洗浄やエアーの吹付けによって除去する工程を省くことができることを意味する。
【0014】
本発明に係る製造方法において、前記マスクはステンレスや樹脂からなるもの、あるいは黄銅、銅、鉄等からなるものを使用することができる。特に、ステンレス製のマスクにあっては、耐摩耗性に優れており、酸化や錆の問題が発生しないことからメンテナンスが容易である。
【0015】
また、前記マスクにはコンデンサ容量を測定するためのプローブが取り付けられていてもよい。このマスクを前記積層体の表面に載せてプローブを用いてコンデンサ容量を測定し、その測定値に基づいてコンデンサ容量のトリミングを行い、その後、再度プローブを用いてトリミングされたコンデンサ容量を測定する。
【0016】
この工程を採用することにより、初期容量測定、レーザトリミング、トリミング後の容量測定までを自動機を用いて短時間で行うことが可能になり、非可逆回路素子の低価格化が達成される。
【0017】
また、プローブによってコンデンサ容量を測定する場合、樹脂製のマスクを用いることが好ましい。容量測定時にグランド電流が流れないので、測定誤差の小さい安定した容量の測定が可能となり、周波数特性のばらつきの小さい非可逆性回路素子が得られる。また、樹脂は加工性、寸法安定性に優れており、薄肉微細加工が可能であり、小型化した非可逆回路素子の多層基板の製造に最適である。
【0018】
非可逆回路素子がアイソレータであると、積層基板には終端抵抗が内蔵される。この場合、必要に応じて終端抵抗に対してもマスクの開口部からレーザを照射してトリミングを行うことが好ましい。また、この場合、マスクには終端抵抗を測定するためのプローブが取り付けられることになる。
【0019】
さらに、本発明に係る非可逆回路素子や通信装置は、前記積層基板を備えることにより、性能や信頼性が向上する。
【0020】
【発明の実施の形態】
以下に、本発明に係る積層基板、積層基板の製造方法、非可逆回路素子及び通信装置の実施の形態について添付の図面を参照して説明する。
【0021】
[第1実施形態、図1〜図8参照]
本発明に係る非可逆回路素子の一実施形態の分解斜視図を図1に示す。該非可逆回路素子1は、集中定数型アイソレータである。図1に示すように、この集中定数型アイソレータ1は、概略、金属製上側ケース4と金属製下側ケース8とからなる金属ケースと、永久磁石9と、フェライト20と中心電極21,22,23とからなる中心電極組立体13と、積層基板30を備えている。
【0022】
金属製上側ケース4は略箱形状であり、上部4a及び四つの側部4bからなる。金属製下側ケース8は、左右の側部8bと底部8aからなる。金属製上側ケース4及び金属製下側ケース8は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にAgやCuがめっきされる。
【0023】
中心電極組立体13は、矩形状のマイクロ波フェライト20の上面に三つの中心電極21,22,23を、絶縁層(図示せず)を介在させて略120度ごとに交差するように配置している。本第1実施形態では、中心電極21,22,23は二つのラインで構成した。中心電極21,22,23は銅箔を用いてフェライト20に巻きつけてもよいし、フェライト20上あるいは内部に銀ペーストを印刷して形成してもよい。ただし、印刷した方が中心電極21,22,23の位置精度が高いので、積層基板30との接続が安定する。特に、本第1実施形態のように微小な中心電極用接続電極P1,P2,P3(後述)で接続する場合には、中心電極21,22,23を印刷にて形成した方が信頼性、作業性が良い。
【0024】
積層基板30は、図2に示すように、中心電極用接続電極P1,P2,P3やグランド用接続電極31やビアホール18を設けた誘電体シート41と、ホット側コンデンサ電極71a,72a,73aや回路用電極17や抵抗体75などを表面に設けた誘電体シート42と、ホット側コンデンサ電極71b,72b,73bを表面に設けた誘電体シート44と、グランド電極74をそれぞれ表面に設けた誘電体シート43,45などにて構成されている。また、誘電体シート45の裏面にも下側ケース8とはんだ付けするためのグランド電極が形成されている。
【0025】
電極P1〜P3,17,31,71a〜73a,71b〜73b,74は、パターン印刷等の方法により誘電体シート41〜45に形成されている。電極P1,P2,P3等の材料としては、抵抗率が低く、誘電体シート41〜45と同時焼成可能なAg,Cu,Ag−Pdなどが用いられる。この電極P1,P2,P3等の表面には、Niめっきを下地としてAuめっきが施されている。Niめっきは、電極P1,P2,P3等のAgとAuめっきの固着強度を強くする。Auめっきは、はんだ濡れ性を良くするとともに、導電率が高いのでアイソレータ1を低損失にできる。
【0026】
電極P1,P2,P3等の厚みは2〜20μm程度である。誘電体シート41〜45の材料は、Al23を主成分とし、SiO2、SrO、CaO、PbO、Na2O、K2O、MgO,BaO,CeO2,B23のうちの1種類あるいは複数種類を副成分として含む低温焼結誘電体材料である。誘電体シート41〜45のシート厚みは10〜200μm程度である。
【0027】
抵抗体75は、パターン印刷等の方法により誘電体シート42の表面に形成されている。抵抗体75の材料としては、サーメット、カーボン、ルテニウムなどが使用される。抵抗体75は単独で終端抵抗Rを構成する。なお、終端抵抗Rは省略してもよく、この場合にはサーキュレータが構成される。
【0028】
ビアホール18は、誘電体シート41,42,43にレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。
【0029】
コンデンサ電極71a,71b、72a,72b、73a,73bはそれぞれ、誘電体シート42,43,44を間に挟んでグランド電極74に対向して整合用コンデンサC1,C2,C3を構成する。これら整合用コンデンサC1,C2,C3や終端抵抗Rは、電極P1,P2,P3,17,31やビアホール18とともに、積層基板30の内部に電気回路を構成する。
【0030】
以上の誘電体シート41〜45は積層され、さらに、予め表面に電極が形成されていないダミー用誘電体シート47が複数枚その下に積層された後、一体的に焼成され、図1に示すような積層基板30とされる。積層基板30の両端部には、それぞれ入力端子電極14、出力端子電極15及びグランド端子電極16が設けられる。入力端子電極14はコンデンサ電極71a,71bに電気的に接続され、出力端子電極15はコンデンサ電極72a,72bに電気的に接続されている。グランド端子電極16はそれぞれ、回路用電極17やグランド電極74に電気的に接続されている。これらの端子電極14,15,16は、Ag,Ag−Pd,Cu等の導電ペーストを塗布後、焼付けたり、乾式めっきしたりすることによって形成される。また、各シートの側面にビアホールを形成することにより電極14,15,16としてもよい。
【0031】
なお、この積層基板30は通常マザーボード状態で作成され(図6、図7参照)、このマザーボード100に所定のピッチで形成されたハーフカット溝101に沿って折ることにより、マザーボード100から所望のサイズの積層基板30を得る。あるいは、マザーボード100をダイサーやレーザなどで切断することにより、マザーボード100から所望のサイズの積層基板30を切り出してもよい。
【0032】
こうして得られた積層基板30は、内部に整合用コンデンサC1,C2,C3及び終端抵抗Rを有している。整合用コンデンサC1,C2,C3のトリミングは、整合用コンデンサC1,C2,C3と中心電極21,22,23とを接続する前に行われる。また、必要に応じて終端抵抗Rのトリミングも行われる。
【0033】
つまり、積層基板30は、単体の状態で、内部(2層目)のコンデンサ電極71a,72a,73aを表層の誘電体とともにレーザにてトリミング(削除)される。トリミングには、例えば、YAGの基本波、2倍波、3倍波のレーザが用いられる。レーザを用いるのは、早くかつ精度の良い加工が得られるからである。なお、トリミングは、マザーボード状態の積層基板30に対して効率良く行ってもよい。
【0034】
ここで、レーザトリミングについて説明する。レーザトリミングはコンデンサ電極71a,72a,73aに対して行われ、図4に示すマスク50が用いられる。このマスク50は、積層基板30の表面に設けられている中心電極用接続電極P1,P2,P3と端子電極31を覆って他の部分を開口部51としたものである。マスク50を図4に示す状態で積層基板30の表面に載せ、開口部51からレーザを照射してコンデンサ容量のトリミングを行う。トリミング跡をトリミング溝80,81として示す。
【0035】
レーザトリミングにおいては、トリミング(レーザの走査)開始から徐々にトリミング深さが深くなっていくため、電極を完全に切断するためには、トリミング開始位置を電極の端部から若干離れた位置に設定する必要がある。具体的には、電極の端部から50μm離れた位置が好ましい。なお、この数値は、レーザの走査速度、誘電体シートや電極の厚みなどに応じて異なる。
【0036】
レーザトリミングの条件は以下のとおりであり、()内は本発明者らが行った実験での具体的数値である。
レーザ:レーザダイオードを光源とするYAGレーザの3倍波
出力:1.5〜2.5W(2.0W)
発振周波数:2〜4KHz(3KHz)
走査速度:30〜60mm/s(50mm/s)
走査回数:4〜10回(7回)
マスクと電極との距離:(0.1mm)
走査開始位置:電極端部から(50μm)離れた位置
【0037】
本第1実施形態においては電極P1,P2,P3,31を覆うマスク50を使用してレーザトリミングを行うため、レーザの照射によって発生する飛散物がこれらの電極に付着することがなく、中心電極21,22,23とのはんだ付け不良が生じる不具合が解消される。
【0038】
すなわち、マスク50を使用することなくトリミングを行うと、図5(A)に斜線で示すように、電極P1,P2,P3,31に飛散物が付着する。しかし、マスク50を使用することにより、図5(B)に斜線で示すように、電極P1,P2,P3,31に飛散物が付着することはない。
【0039】
なお、飛散物は積層基板30の表面であってマスク50の開口部51に相当する部分には付着する(図5(B)の斜線参照)。しかし、電極P1,P2,P3,31には全く付着しないので、該付着物を洗浄やエアーの吹付けによって積層基板30の表面から除去しなくても、信頼性が劣化するおそれはない。
【0040】
前記マスク50の材質としては、ステンレス、黄銅、銅、鉄等を使用することができる。また、後述するように樹脂であってもよい。特に、ステンレス製のマスク50は耐摩耗性に優れており、酸化や錆の問題がなく、メンテナンスが容易である。
【0041】
また、本第1実施形態では、トリミング用コンデンサ電極71a,72a,73aを積層基板30の内部に設けているため、トリミング可能なコンデンサ電極領域が大きくなり、静電容量調整範囲が拡がり、積層基板30の良品率を向上することができる。
【0042】
さらに、積層基板30の表面には、必要最低限の接続電極P1,P2,P3,31しか形成されておらず、はんだ等の導電材料が拡がらない構造になっている。従って、トリミング溝80(図4参照)に導電材料が流れ込んで、分断されたコンデンサ電極71a,72a,73aが再び接続されるという不具合を防止できる。そして、接続電極P1,P2,P3,31相互間の距離を長くできるので、中心電極組立体13のサイズを大きくできる。従って、中心電極21,22,23が形成するインダクタンスが大きくなるため、アイソレータ1の通過帯域幅を広くでき、電気特性を向上させることができる。
【0043】
また、最も外側の層に位置するコンデンサ電極71a,72a,73aをトリミング用コンデンサ電極としているので、トリミング時に除去する誘電体層の厚みを最小限にできる。さらに、トリミングの障害となる電極が少なくなるので(本第1実施形態の場合は接続電極P1,P2,P3,31のみ)、トリミング可能なコンデンサ電極領域が広くなり、静電容量調整範囲を広くできる。
【0044】
さらに、トリミング用コンデンサ電極71a,72a,73aを矩形にすることにより、電極幅を一定にしているので、トリミング溝80の位置と得られる静電容量の値との間に略比例関係が成立し、静電容量の調整作業が容易になる。
【0045】
また、トリミング用コンデンサ電極71a,72a,73aは、誘電体シート41〜45の積み重ね方向において、中心電極用接続電極P1,P2,P3にのみ重なっている。これにより、トリミングの妨げとなる他の電極が、トリミング用コンデンサ電極71a,72a,73aと重ならないようにすることができる。また、トリミング用コンデンサ電極71a,72a,73aがグランド用接続電極31と重なると、その部分で静電容量を形成するので、トリミング精度が悪くなるという不具合もある。
【0046】
さらに、図3において、積層基板30は、一方の側に整合用コンデンサC3のホット側コンデンサ電極73a,73bを設け、他方の側の右端に整合用コンデンサC1のホット側コンデンサ電極71a,71bを設け、他方の側の左端に整合用コンデンサC2のホット側コンデンサ電極72a,72bを設けている。言い換えると、終端抵抗側整合用コンデンサC3のホット側コンデンサ電極73a,73bは、積層基板30の終端抵抗Rが配置されている側に配置され、入力側整合用コンデンサC1のホット側コンデンサ電極71a,71bは、積層基板30の入力側に配置され、出力側整合用コンデンサC2のホット側コンデンサ電極72a,72bは、積層基板30の出力側に配置されることになる。これにより、トリミングの調整が容易で、かつ、積層基板30の面積を有効利用した整合用コンデンサC1,C2,C3を得ることができる。
【0047】
また、一般に、移動体通信機器に使用されるアイソレータは、入出力側整合用コンデンサC1,C2の静電容量と比較して、抵抗側整合用コンデンサC3の静電容量が大きくなることが多い。従って、抵抗側整合用コンデンサC3の静電容量を確保するため、整合用コンデンサC3のホット側コンデンサ電極73a,73bの面積が、整合用コンデンサC1,C2,C3のトータルのホット側コンデンサ電極の面積の1/3以上になるように設定することが好ましい。
【0048】
また、積層基板30には終端抵抗Rも内蔵されており、整合用コンデンサC1,C2,C3と同様に終端抵抗Rも、表層の誘電体とともにトリミングすることにより、抵抗値を調整することができる。抵抗体75は1箇所でも幅が細くなると抵抗値が上がるので、幅方向の途中まで削る。終端抵抗Rは積層基板30に内蔵されているため、電極P1,P2,P3等の表面にNiめっきやAuめっきを施す際に、抵抗体75の表面にNiめっき等が施される心配がなく、終端抵抗Rの抵抗値が下がることはない。図4に示すように、本第1実施形態では、トリミング用コンデンサ電極71a,72a,73aをそれぞれ分断する3本のトリミング溝80と、抵抗体75に切れ込みを入れる1本のトリミング溝81とを積層基板30に形成している。
【0049】
以上の構成部品は以下のようにして組み立てられる。すなわち、図1に示すように、永久磁石9は金属製上側ケース4の天井に接着剤によって固定される。積層基板30上には、中心電極組立体13が、中心電極組立体13の中心電極21,22,23の各々の一端が積層基板30の表面に形成された中心電極用接続電極P1,P2,P3にはんだ付けされ、かつ、中心電極21,22,23の各々の他端がグランド用接続電極31にはんだ付けされることにより、実装される。接続電極P1,P2,P3,31は狭面積であるため、はんだ溶融時のセルフアライメント効果により、中心電極組立体13を位置決めすることができる。
【0050】
また、中心電極21,22,23の両端部は、フェライト20の底面に必要最低限の延在部しか有していないので、積層基板30の上面のトリミング溝80,81を中心電極21,22,23が横断しない。従って、フェライト20の底面の中心電極21,22,23を介して、はんだがトリミング溝80,81に流れ込むことが防止され、信頼性の優れたものとなる。なお、中心電極21,22,23と接続電極P1,P2,P3,31とのはんだ付けは、マザーボード状態の積層基板30に対して効率良く行ってもよい。
【0051】
積層基板30は金属製下側ケース8の底部8a上に載置され、シート47の裏面に設けた電極がはんだによって底部8aと接続固定されることにより、グランド端子電極16が底部8aに電気的に接続される。これにより、アースを十分にとることができるので、アイソレータ1の電気特性を向上させることができる。
【0052】
そして、金属製下側ケース8の側部8bと金属製上側ケース4の側部4bをはんだ等で接合することにより金属ケースとなり、ヨークとしても機能する。つまり、この金属ケースは、永久磁石9と中心電極組立体13と積層基板30を囲む磁路を形成する。また、永久磁石9はフェライト20に直流磁界を印加する。
【0053】
図8はアイソレータ1の電気等価回路図である。整合用コンデンサC3と終端抵抗Rは、中心電極用接続電極P3とグランド端子電極16の間に並列接続されている。
【0054】
[第2実施形態、図9〜図11参照]
図9は、コンデンサ電極71a,72a,73aに対してレーザトリミングを行う際に、コンデンサC1,C2,C3の容量を測定するためのプローブ58を設けたマスク55を使用する方法を示している。なお、積層基板30の構成は前記第1実施形態と同様であり、図9において付されている符号は第1実施形態と同じ部材を示し、重複する説明は省略する。
【0055】
マスク55は、前記第1実施形態で示したマスク50と同様に、積層基板30の電極P1,P2,P3,31を覆って他の部分を開口部56としたもので、開口部56からレーザを照射してコンデンサ電極71a,72a,73a及び終端抵抗Rを必要に応じてトリミングする。プローブ58は電極P1,P2,P3,31に対応する位置(図10参照)に形成した孔57からマスク55の下面に突出可能に取り付けられている。各々のプローブ58の形状は図11に示すとおりであり、図示しないスプリング機構によって保持筒59から出し入れ可能とされている。
【0056】
本第2実施形態では、レーザトリミングを行う前に、積層基板30のコンデンサC1,C2,C3の初期容量を測定する。すなわち、積層基板30を固定してマスク55を降下させて積層基板30上に載せ、プローブ58を下降させてその先端を電極P1,P2,P3,31に接触させ、コンデンサC1,C2,C3の容量を測定する。
【0057】
次に、プローブ58を上昇させて電極P1,P2,P3,31から離間させ、測定された初期容量に基づいて決定されたトリミング位置にレーザを照射し、コンデンサ電極71a,72a,73aをトリミングする。その後、プローブ58を再度下降させてトリミングされたコンデンサ容量を測定する。
【0058】
以上の工程(初期容量測定、レーザトリミング、トリミング後の容量測定)は自動機を用いて短時間で行われ、これにて、非可逆回路素子の低価格化が達成される。勿論、マスク55を用いてレーザトリミングを行う作用効果は前記第1実施形態と同様である。
【0059】
ところで、プローブによってコンデンサ容量を測定する場合、マスク55は樹脂製であることが好ましい。容量測定時にグランド電流が流れないので、測定誤差の小さい安定した容量の測定が可能となり、周波数特性のばらつきの小さい非可逆性回路素子が得られる。また、樹脂は加工性、寸法安定性に優れており、薄肉微細加工が可能であり、小型化した非可逆回路素子の多層基板の製造に最適である。この意味で前記第1実施形態に示したマスク50も樹脂製としてもよい。
【0060】
[第3実施形態、図12]
第3実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。図12は携帯電話220のRF部分の電気回路を示し、222はアンテナ素子、223はデュプレクサ、231は送信側アイソレータ、232は送信側増幅器、233は送信側段間用帯域通過フィルタ、234は送信側ミキサ、235は受信側増幅器、236は受信側段間用帯域通過フィルタ、237は受信側ミキサ、238は電圧制御発振器(VCO)、239はローカル用帯域通過フィルタである。
【0061】
ここに、送信側アイソレータ231として、前記第1実施形態の集中定数型アイソレータ1を使用することができる。これらのアイソレータを実装することにより、電気的特性の向上した、かつ、信頼性の高い携帯電話を実現することができる。
【0062】
[他の実施形態]
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【0063】
例えば、前記実施形態のコンデンサは、複数のホット側コンデンサ電極と複数のグランド電極からなるものであるが、一つのホット側コンデンサ電極と一つのグランド電極からなるものであってもよい。
【0064】
さらに、積層基板の内部に形成されるコンデンサは、整合用コンデンサに限るものではなく、低域通過フィルタやトラップ回路などを構成するためのコンデンサであってもよい。また、本発明に係る非可逆回路素子は、アイソレータ以外に、サーキュレータやカップラー内蔵の非可逆回路素子などであってもよい。
【0065】
【発明の効果】
以上の説明で明らかなように、本発明によれば、コンデンサ電極を積層体の内部に設けるとともに、コンデンサ容量のトリミングは接続電極を覆うマスクを使用して行われるため、レーザの照射によって発生する飛散物が接続電極に付着することはなく、中心電極とのはんだ付け不良が生じる不具合を解消することができる。
【0066】
また、前記マスクにプローブを取り付け、このマスクを積層体の表面に載せて該プローブを用いてコンデンサ容量を測定し、その測定値に基づいてコンデンサ容量のトリミングを行い、その後、再度プローブを用いてトリミングされたコンデンサ容量を測定するようにしたため、初期容量測定、レーザトリミング、トリミング後の容量測定までを自動機を用いて短時間で行うことが可能になり、非可逆回路素子の低価格化が達成される。
【図面の簡単な説明】
【図1】本発明に係る非可逆回路素子の一実施形態を示す分解斜視図。
【図2】図1に示した積層基板の分解斜視図。
【図3】前記積層基板に形成された各種電極を示す平面図。
【図4】前記積層基板にマスクを載せてせレーザトリミングを行った状態を示す平面図。
【図5】(A)はマスクを用いずにレーザトリミングを行った場合の飛散物の付着状況を示す平面図、(B)はマスクを用いてレーザトリミングを行った場合の飛散物の付着状況を示す平面図。
【図6】積層基板のマザーボード状態を示す平面図。
【図7】図6に示した積層基板上に部品を搭載した状態を示す平面図。
【図8】図1に示した非可逆回路素子の電気等価回路図。
【図9】プローブを取り付けたマスクと積層基板を示す斜視図。
【図10】図9に示したマスクの裏面図。
【図11】図9に示したプローブの立面図。
【図12】本発明に係る通信装置の電気回路ブロック図。
【図13】従来の積層基板を示す外観斜視図。
【図14】図13に示した積層基板の分解斜視図。
【符号の説明】
1…集中定数型アイソレータ
4,8…金属製ケース
9…永久磁石
13…中心電極組立体
20…フェライト
21〜23…中心電極
30…積層基板
31…グランド用接続電極
50,55…マスク
51,56…開口部
58…プローブ
71a〜73a,71b〜73b…コンデンサ電極
74…グランド電極
75…抵抗体
80,81…トリミング溝
220…携帯電話
C1〜C3…整合用コンデンサ
R…終端抵抗
P1〜P3…中心電極用接続電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer substrate, a method for manufacturing the multilayer substrate, a non-reciprocal circuit element, and a communication device.
[0002]
[Prior art]
Conventionally, non-reciprocal circuit elements such as circulators and isolators have a characteristic of transmitting power only in a predetermined specific direction and not transmitting in the reverse direction. Utilizing this characteristic, for example, an isolator is used in a transmission circuit unit of a mobile communication device such as an automobile phone or a mobile phone.
[0003]
[Patent Document 1]
JP-A-9-289402
[0004]
As this type of nonreciprocal circuit device, for example, as described in Patent Document 1, a device that obtains desired electrical characteristics by trimming a capacitor electrode of a matching capacitor formed on the surface of a multilayer substrate is known. Yes. This non-reciprocal circuit element trims the matching capacitor after connecting the matching capacitor and the center electrode. Accordingly, since the capacitor electrode is covered with the center electrode, the area of the capacitor electrode that can be trimmed is reduced, and the adjustment range of the electrical characteristics is reduced. Particularly in recent years, nonreciprocal circuit elements used in mobile communication devices have been miniaturized, and the electrode area of the matching capacitor itself has also been reduced. Therefore, it is extremely problematic to reduce the area that can be trimmed. Further, since the electrical characteristics are adjusted after assembly, not only the laminated substrate but also other components such as ferrite and the center electrode are wasted because the trimming adjustment has failed, which increases the cost.
[0005]
Therefore, in order to solve this problem, a laminated substrate 330 provided with matching capacitors C1 to C3 shown in FIG. 13, a ferrite provided with a center electrode mounted on the laminated substrate 330, a permanent magnet, and these Non-reciprocal circuit elements (isolators) composed of a metal case that covers a component have been proposed. This nonreciprocal circuit element trims the matching capacitors C1 to C3 before connecting the matching capacitors C1 to C3 and the center electrode.
[0006]
That is, as shown in FIG. 14, the multilayer substrate 330 includes a dielectric sheet 342 provided with hot-side capacitor electrodes 371a to 373a, ground connection electrodes 331, circuit electrodes 317, resistors 375, and via holes 318 on the surface, A dielectric sheet 344 having hot-side capacitor electrodes 371b to 373b provided on the surface, and dielectric sheets 343 and 345 having ground electrodes 374 provided on the surface, respectively. A ground electrode for soldering to the metal case is also formed on the back surface of the dielectric sheet 345. The multilayer substrate 330 is trimmed so as to divide the capacitor electrodes 371a to 373a by forming the trimming grooves 380 in the capacitor electrodes 371a, 372a, and 373a provided on the surface in a single state. Therefore, the problem of the nonreciprocal circuit device described in Patent Document 1 can be solved.
[0007]
[Problems to be solved by the invention]
However, in the non-reciprocal circuit device including the multilayer substrate 330 shown in FIG. 13, after trimming the capacitor electrodes 371a to 373a for trimming, the center electrodes are respectively connected to the capacitor electrodes 371a to 373a for trimming such as solder paste and conductive paste. Electrical connection is made using a connecting material. Therefore, there is a problem that a part of the trimming groove 380 is filled with these connection materials, and the divided trimming capacitor electrodes 371a to 373a are connected again. In particular, when trimming is performed such that the trimming capacitor electrodes 371a to 373a are divided by a laser, the groove width of the trimming groove 380 is as narrow as 10 μm to 100 μm, and there is a high possibility of short-circuiting. Although it is possible to prevent short-circuiting by deleting all of the unnecessary divided electrodes, in this case, the trimming time becomes long.
[0008]
In addition, the hot-side capacitor electrodes 371a to 373a and the ground connection electrode 331 are close to each other, and there is a high possibility of short-circuiting at locations other than the trimming groove 380.
[0009]
In order to cope with such a problem, it is conceivable that the capacitor electrode is provided inside a laminated body made of dielectric layers, and the capacitor electrode is trimmed by irradiating a laser from the outer layer of the laminated body. However, even in this case, the trimmed capacitor electrode and the scattered matter from the dielectric layer adhere to the connection electrode provided on the surface of the laminated body, resulting in poor soldering between the connection electrode and the center electrode. Although the scattered matter can be removed by washing or air blowing, there is a problem that it takes time and effort to remove it.
[0010]
Therefore, an object of the present invention is to provide a multilayer substrate and a method for manufacturing the multilayer substrate in which the disadvantages caused by the trimming of the capacitor capacitance by the laser are eliminated, and a high-performance, highly reliable and small multilayer substrate, a method for manufacturing the multilayer substrate, An object of the present invention is to provide a nonreciprocal circuit device and a communication device.
[0011]
[Means and Actions for Solving the Problems]
In order to achieve the above object, a laminated substrate according to the present invention is electrically connected to a laminated body formed by stacking a plurality of dielectric layers and a center electrode of a nonreciprocal circuit element provided on the surface of the laminated body. A connection electrode for a center electrode for connection, and a capacitor electrode provided in the laminated body, wherein the capacitor electrode is a mask that covers the connection electrode for the center electrode and has another portion as an opening. The capacitor is trimmed by placing it on the surface of the laminate and irradiating a laser from the opening.
[0012]
Further, the method for manufacturing a multilayer substrate according to the present invention includes stacking a plurality of dielectric layers, a capacitor electrode, and a connection electrode for a center electrode for electrically connecting to the center electrode of the nonreciprocal circuit element. A step of forming a laminated body provided with a connection electrode for the surface and the capacitor electrode provided therein, and a mask having an opening in the other part covering the connection electrode for the center electrode is placed on the surface of the laminated body. And trimming the capacitor capacity by irradiating a laser from the opening.
[0013]
With the above configuration, since the capacitor electrode is provided inside the laminate, the area of the capacitor electrode that can be trimmed is increased, and the capacitance adjustment range is expanded. Furthermore, since only the minimum necessary electrodes such as a center electrode connection electrode are formed on the surface of the multilayer substrate for electrical connection to the center electrode of the nonreciprocal circuit element, a conductive material such as solder spreads. It has no structure. Since the capacitor capacitance is trimmed using a mask that covers the connection electrode, the scattered matter generated by laser irradiation does not adhere to the connection electrode, eliminating the problem of poor soldering with the center electrode. Is done. Note that the scattered matter adheres to the surface of the laminate and corresponds to the opening of the mask, but does not adhere to the connection electrode at all, so there is no risk of deterioration in reliability. This means that the step of removing the deposits by washing or air blowing can be omitted.
[0014]
In the manufacturing method according to the present invention, the mask may be made of stainless steel or resin, or may be made of brass, copper, iron or the like. In particular, a stainless steel mask is excellent in wear resistance and is easy to maintain since it does not cause oxidation or rust problems.
[0015]
The mask may be provided with a probe for measuring a capacitor capacity. The mask is placed on the surface of the laminated body, the capacitor capacity is measured using a probe, the capacitor capacity is trimmed based on the measured value, and then the trimmed capacitor capacity is measured again using the probe.
[0016]
By adopting this process, it is possible to perform initial capacitance measurement, laser trimming, and capacitance measurement after trimming in a short time using an automatic machine, and the cost reduction of non-reciprocal circuit elements can be achieved.
[0017]
Further, when measuring the capacitor capacity with a probe, it is preferable to use a resin mask. Since no ground current flows during the capacitance measurement, it is possible to measure a stable capacitance with a small measurement error, and an irreversible circuit element with a small variation in frequency characteristics can be obtained. In addition, the resin is excellent in processability and dimensional stability, and can be processed thinly and finely, and is optimal for manufacturing a multilayer substrate of a non-reciprocal circuit element having a reduced size.
[0018]
When the nonreciprocal circuit device is an isolator, a termination resistor is built in the multilayer substrate. In this case, it is preferable to perform trimming by irradiating the terminal resistor with a laser from the opening of the mask as necessary. In this case, a probe for measuring the termination resistance is attached to the mask.
[0019]
Furthermore, the nonreciprocal circuit device and the communication device according to the present invention are improved in performance and reliability by including the laminated substrate.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EMBODIMENTS Embodiments of a multilayer substrate, a multilayer substrate manufacturing method, a non-reciprocal circuit element, and a communication device according to the present invention will be described below with reference to the accompanying drawings.
[0021]
[First embodiment, see FIGS. 1 to 8]
FIG. 1 shows an exploded perspective view of an embodiment of a non-reciprocal circuit device according to the present invention. The nonreciprocal circuit device 1 is a lumped constant isolator. As shown in FIG. 1, the lumped constant isolator 1 generally includes a metal case composed of a metal upper case 4 and a metal lower case 8, a permanent magnet 9, a ferrite 20, and center electrodes 21, 22, and 22. And a central electrode assembly 13 and a laminated substrate 30.
[0022]
The metal upper case 4 has a substantially box shape and includes an upper portion 4a and four side portions 4b. The metal lower case 8 includes left and right side portions 8b and a bottom portion 8a. In order to form a magnetic circuit, the metal upper case 4 and the metal lower case 8 are made of, for example, a material made of a ferromagnetic material such as soft iron, and Ag or Cu is plated on the surface thereof.
[0023]
In the center electrode assembly 13, three center electrodes 21, 22, and 23 are arranged on the upper surface of the rectangular microwave ferrite 20 so as to intersect with each other at approximately 120 degrees with an insulating layer (not shown) interposed therebetween. ing. In the first embodiment, the center electrodes 21, 22, and 23 are configured by two lines. The center electrodes 21, 22, and 23 may be wound around the ferrite 20 using a copper foil, or may be formed by printing a silver paste on or inside the ferrite 20. However, since the printed electrodes have higher positional accuracy of the center electrodes 21, 22 and 23, the connection with the laminated substrate 30 is stabilized. In particular, in the case where the connection is made with small connection electrodes P1, P2, P3 (described later) as in the first embodiment, it is more reliable that the center electrodes 21, 22, 23 are formed by printing. Good workability.
[0024]
As shown in FIG. 2, the multilayer substrate 30 includes a dielectric sheet 41 provided with center electrode connection electrodes P1, P2, P3, a ground connection electrode 31, and via holes 18, hot capacitor electrodes 71a, 72a, 73a, Dielectric sheet 42 provided with circuit electrode 17 and resistor 75 on the surface, dielectric sheet 44 provided with hot-side capacitor electrodes 71b, 72b and 73b on the surface, and dielectric provided with ground electrode 74 on the surface. It consists of body sheets 43, 45 and the like. A ground electrode for soldering to the lower case 8 is also formed on the back surface of the dielectric sheet 45.
[0025]
The electrodes P1 to P3, 17, 31, 71a to 73a, 71b to 73b, and 74 are formed on the dielectric sheets 41 to 45 by a method such as pattern printing. As a material for the electrodes P1, P2, P3, etc., Ag, Cu, Ag—Pd, etc., which have low resistivity and can be fired simultaneously with the dielectric sheets 41 to 45, are used. The surfaces of the electrodes P1, P2, P3, etc. are Au plated with Ni plating as a base. Ni plating increases the adhesion strength between Ag and Au plating of the electrodes P1, P2, P3 and the like. Au plating improves solder wettability and has high electrical conductivity, so that the isolator 1 can have low loss.
[0026]
The thickness of the electrodes P1, P2, P3, etc. is about 2 to 20 μm. The dielectric sheets 41 to 45 are made of Al. 2 O Three As the main component and SiO 2 , SrO, CaO, PbO, Na 2 O, K 2 O, MgO, BaO, CeO 2 , B 2 O Three Is a low-temperature sintered dielectric material containing one or more of them as subcomponents. The sheet thickness of the dielectric sheets 41 to 45 is about 10 to 200 μm.
[0027]
The resistor 75 is formed on the surface of the dielectric sheet 42 by a method such as pattern printing. As the material of the resistor 75, cermet, carbon, ruthenium or the like is used. The resistor 75 alone constitutes a termination resistor R. Note that the terminating resistor R may be omitted, and in this case, a circulator is configured.
[0028]
The via hole 18 is formed by forming a via hole hole in the dielectric sheets 41, 42, and 43 in advance by laser processing, punching process, or the like, and then filling the via hole hole with a conductive paste.
[0029]
Capacitor electrodes 71a, 71b, 72a, 72b, 73a, 73b constitute matching capacitors C1, C2, C3 facing the ground electrode 74 with the dielectric sheets 42, 43, 44 interposed therebetween, respectively. These matching capacitors C 1, C 2, C 3 and termination resistor R together with the electrodes P 1, P 2, P 3, 17, 31 and the via hole 18 constitute an electric circuit inside the multilayer substrate 30.
[0030]
The above dielectric sheets 41 to 45 are laminated, and further, a plurality of dummy dielectric sheets 47 with electrodes not formed on the surface in advance are laminated thereunder, and then integrally fired, as shown in FIG. Such a laminated substrate 30 is obtained. An input terminal electrode 14, an output terminal electrode 15, and a ground terminal electrode 16 are provided at both ends of the multilayer substrate 30, respectively. The input terminal electrode 14 is electrically connected to the capacitor electrodes 71a and 71b, and the output terminal electrode 15 is electrically connected to the capacitor electrodes 72a and 72b. The ground terminal electrodes 16 are electrically connected to the circuit electrode 17 and the ground electrode 74, respectively. These terminal electrodes 14, 15, and 16 are formed by applying a conductive paste such as Ag, Ag-Pd, or Cu and then baking or dry plating. Moreover, it is good also as the electrodes 14, 15, 16 by forming a via hole in the side surface of each sheet | seat.
[0031]
The laminated substrate 30 is normally formed in a mother board state (see FIGS. 6 and 7), and is folded from the mother board 100 to a desired size by folding along the half cut grooves 101 formed at a predetermined pitch on the mother board 100. The laminated substrate 30 is obtained. Alternatively, the laminated substrate 30 having a desired size may be cut out from the mother board 100 by cutting the mother board 100 with a dicer or a laser.
[0032]
The multilayer substrate 30 obtained in this way has matching capacitors C1, C2, C3 and a terminating resistor R inside. Trimming of the matching capacitors C1, C2, C3 is performed before connecting the matching capacitors C1, C2, C3 and the center electrodes 21, 22, 23. Further, the termination resistor R is also trimmed as necessary.
[0033]
That is, the multilayer substrate 30 is trimmed (deleted) by laser with the inner (second layer) capacitor electrodes 71a, 72a, 73a together with the surface dielectric in a single state. For trimming, for example, a YAG fundamental wave, second harmonic wave, or third harmonic laser is used. The reason why the laser is used is that a fast and accurate processing can be obtained. The trimming may be efficiently performed on the laminated substrate 30 in the mother board state.
[0034]
Here, laser trimming will be described. Laser trimming is performed on the capacitor electrodes 71a, 72a, 73a, and the mask 50 shown in FIG. 4 is used. The mask 50 covers the center electrode connection electrodes P 1, P 2, P 3 and the terminal electrode 31 provided on the surface of the laminated substrate 30, and has other portions as openings 51. The mask 50 is placed on the surface of the multilayer substrate 30 in the state shown in FIG. 4, and the capacitor capacitance is trimmed by irradiating a laser through the opening 51. Trimming marks are shown as trimming grooves 80 and 81.
[0035]
In laser trimming, the trimming depth gradually increases from the start of trimming (laser scanning). Therefore, in order to completely cut the electrode, the trimming start position is set slightly away from the end of the electrode. There is a need to. Specifically, a position away from the end of the electrode by 50 μm is preferable. This numerical value varies depending on the scanning speed of the laser, the thickness of the dielectric sheet and the electrode, and the like.
[0036]
The conditions for laser trimming are as follows, and the values in parentheses are specific numerical values in experiments conducted by the present inventors.
Laser: 3rd harmonic of YAG laser with laser diode as light source
Output: 1.5-2.5W (2.0W)
Oscillation frequency: 2 to 4 KHz (3 KHz)
Scanning speed: 30 to 60 mm / s (50 mm / s)
Number of scans: 4-10 times (7 times)
Distance between mask and electrode: (0.1mm)
Scanning start position: A position away from the electrode edge (50 μm)
[0037]
In the first embodiment, since laser trimming is performed using the mask 50 covering the electrodes P1, P2, P3, 31, the scattered matter generated by laser irradiation does not adhere to these electrodes, and the center electrode The problem of poor soldering with 21, 22, 23 is eliminated.
[0038]
That is, when trimming is performed without using the mask 50, scattered objects adhere to the electrodes P1, P2, P3, and 31 as indicated by hatching in FIG. However, the use of the mask 50 prevents the scattered matter from adhering to the electrodes P1, P2, P3, and 31 as indicated by hatching in FIG.
[0039]
The scattered matter adheres to a portion of the surface of the laminated substrate 30 corresponding to the opening 51 of the mask 50 (see the oblique lines in FIG. 5B). However, since it does not adhere to the electrodes P1, P2, P3, and 31 at all, the reliability does not deteriorate even if the deposit is not removed from the surface of the laminated substrate 30 by washing or air blowing.
[0040]
As the material of the mask 50, stainless steel, brass, copper, iron or the like can be used. Moreover, resin may be used as described later. In particular, the stainless steel mask 50 is excellent in wear resistance, has no problems of oxidation and rust, and is easy to maintain.
[0041]
In the first embodiment, since the trimming capacitor electrodes 71a, 72a, 73a are provided in the multilayer substrate 30, the capacitor electrode region that can be trimmed is increased, the capacitance adjustment range is expanded, and the multilayer substrate is expanded. The good product rate of 30 can be improved.
[0042]
Further, only the minimum necessary connection electrodes P1, P2, P3, and 31 are formed on the surface of the multilayer substrate 30, and the conductive material such as solder does not spread. Accordingly, it is possible to prevent a problem that the conductive material flows into the trimming groove 80 (see FIG. 4) and the divided capacitor electrodes 71a, 72a, 73a are connected again. Since the distance between the connection electrodes P1, P2, P3, 31 can be increased, the size of the center electrode assembly 13 can be increased. Accordingly, since the inductance formed by the center electrodes 21, 22, and 23 is increased, the pass band width of the isolator 1 can be widened, and the electrical characteristics can be improved.
[0043]
Further, since the capacitor electrodes 71a, 72a, 73a located in the outermost layer are used as the trimming capacitor electrodes, the thickness of the dielectric layer to be removed at the time of trimming can be minimized. Furthermore, since the number of electrodes that obstruct trimming is reduced (in the case of the first embodiment, only the connection electrodes P1, P2, P3, and 31), the capacitor electrode area that can be trimmed is widened, and the capacitance adjustment range is widened. it can.
[0044]
Furthermore, since the trimming capacitor electrodes 71a, 72a and 73a are rectangular, the electrode width is constant, so that a substantially proportional relationship is established between the position of the trimming groove 80 and the obtained capacitance value. , Capacitance adjustment work becomes easy.
[0045]
Further, the trimming capacitor electrodes 71a, 72a, 73a overlap only with the center electrode connection electrodes P1, P2, P3 in the stacking direction of the dielectric sheets 41-45. Thus, other electrodes that hinder trimming can be prevented from overlapping with the trimming capacitor electrodes 71a, 72a, 73a. In addition, if the trimming capacitor electrodes 71a, 72a, 73a overlap the ground connection electrode 31, a capacitance is formed at that portion, so that there is a problem that trimming accuracy is deteriorated.
[0046]
Further, in FIG. 3, the multilayer substrate 30 is provided with hot-side capacitor electrodes 73a and 73b of the matching capacitor C3 on one side and hot-side capacitor electrodes 71a and 71b of the matching capacitor C1 on the right end of the other side. The hot-side capacitor electrodes 72a and 72b of the matching capacitor C2 are provided at the left end of the other side. In other words, the hot-side capacitor electrodes 73a and 73b of the termination resistor-side matching capacitor C3 are arranged on the side of the multilayer substrate 30 where the termination resistor R is arranged, and the hot-side capacitor electrodes 71a and 73a of the input-side matching capacitor C1 are arranged. 71b is disposed on the input side of the multilayer substrate 30, and the hot side capacitor electrodes 72a and 72b of the output side matching capacitor C2 are disposed on the output side of the multilayer substrate 30. As a result, it is possible to obtain matching capacitors C1, C2, and C3 in which trimming adjustment is easy and the area of the multilayer substrate 30 is effectively used.
[0047]
In general, an isolator used in a mobile communication device often has a larger capacitance of the resistance matching capacitor C3 than the capacitance of the input / output matching capacitors C1 and C2. Therefore, in order to ensure the capacitance of the resistance-side matching capacitor C3, the area of the hot-side capacitor electrodes 73a and 73b of the matching capacitor C3 is the total area of the hot-side capacitor electrodes of the matching capacitors C1, C2, and C3. It is preferable to set it to be 1/3 or more of.
[0048]
The laminated substrate 30 also has a built-in termination resistor R. Like the matching capacitors C1, C2, and C3, the termination resistor R can be adjusted together with the surface dielectric to adjust the resistance value. . Since the resistance value increases when the width of the resistor 75 becomes narrow even at one place, the resistor 75 is cut halfway in the width direction. Since the termination resistor R is built in the laminated substrate 30, there is no fear that Ni plating or the like is applied to the surface of the resistor 75 when Ni plating or Au plating is applied to the surfaces of the electrodes P1, P2, P3, etc. The resistance value of the termination resistor R does not decrease. As shown in FIG. 4, in the first embodiment, three trimming grooves 80 for dividing the trimming capacitor electrodes 71a, 72a, and 73a and one trimming groove 81 for cutting the resistor 75 are provided. It is formed on the laminated substrate 30.
[0049]
The above components are assembled as follows. That is, as shown in FIG. 1, the permanent magnet 9 is fixed to the ceiling of the metal upper case 4 with an adhesive. On the laminated substrate 30, the center electrode assembly 13 is connected to center electrode connection electrodes P 1, P 2, each of which has one end of each of the center electrodes 21, 22, 23 of the center electrode assembly 13 formed on the surface of the laminated substrate 30. Mounting is performed by soldering to P3 and soldering the other end of each of the center electrodes 21, 22, and 23 to the ground connection electrode 31. Since the connection electrodes P1, P2, P3, and 31 have a small area, the center electrode assembly 13 can be positioned by a self-alignment effect when the solder is melted.
[0050]
Further, since both end portions of the center electrodes 21, 22, 23 have only a minimum necessary extending portion on the bottom surface of the ferrite 20, the trimming grooves 80, 81 on the upper surface of the multilayer substrate 30 are provided in the center electrodes 21, 22. , 23 does not cross. Therefore, the solder is prevented from flowing into the trimming grooves 80 and 81 through the center electrodes 21, 22, and 23 on the bottom surface of the ferrite 20, and the reliability is improved. Note that the soldering of the center electrodes 21, 22, 23 and the connection electrodes P1, P2, P3, 31 may be efficiently performed on the laminated substrate 30 in the mother board state.
[0051]
The laminated substrate 30 is placed on the bottom portion 8a of the metal lower case 8, and the electrode provided on the back surface of the sheet 47 is connected and fixed to the bottom portion 8a by solder, so that the ground terminal electrode 16 is electrically connected to the bottom portion 8a. Connected to. Thereby, since sufficient earthing can be taken, the electrical characteristics of the isolator 1 can be improved.
[0052]
Then, the side part 8b of the metal lower case 8 and the side part 4b of the metal upper case 4 are joined by solder or the like to form a metal case, which also functions as a yoke. That is, the metal case forms a magnetic path that surrounds the permanent magnet 9, the center electrode assembly 13, and the laminated substrate 30. The permanent magnet 9 applies a DC magnetic field to the ferrite 20.
[0053]
FIG. 8 is an electrical equivalent circuit diagram of the isolator 1. The matching capacitor C3 and the terminating resistor R are connected in parallel between the center electrode connection electrode P3 and the ground terminal electrode 16.
[0054]
[Refer to 2nd Embodiment and FIGS. 9-11]
FIG. 9 shows a method of using a mask 55 provided with a probe 58 for measuring the capacitances of the capacitors C1, C2, and C3 when performing laser trimming on the capacitor electrodes 71a, 72a, and 73a. In addition, the structure of the laminated substrate 30 is the same as that of the said 1st Embodiment, the code | symbol attached | subjected in FIG. 9 shows the same member as 1st Embodiment, and the overlapping description is abbreviate | omitted.
[0055]
Similar to the mask 50 shown in the first embodiment, the mask 55 covers the electrodes P1, P2, P3, and 31 of the multilayer substrate 30 and has other portions as openings 56. Is applied to trim the capacitor electrodes 71a, 72a, 73a and the terminating resistor R as necessary. The probe 58 is attached to the lower surface of the mask 55 through a hole 57 formed at a position corresponding to the electrodes P1, P2, P3, 31 (see FIG. 10). The shape of each probe 58 is as shown in FIG. 11, and can be taken in and out of the holding cylinder 59 by a spring mechanism (not shown).
[0056]
In the second embodiment, the initial capacitances of the capacitors C1, C2, and C3 of the multilayer substrate 30 are measured before performing laser trimming. That is, the laminated substrate 30 is fixed, the mask 55 is lowered and placed on the laminated substrate 30, the probe 58 is lowered and its tip is brought into contact with the electrodes P 1, P 2, P 3, 31, and the capacitors C 1, C 2, C 3 Measure capacity.
[0057]
Next, the probe 58 is raised and separated from the electrodes P1, P2, P3, 31 and the trimming position determined based on the measured initial capacitance is irradiated with a laser to trim the capacitor electrodes 71a, 72a, 73a. . Thereafter, the probe 58 is lowered again to measure the trimmed capacitor capacity.
[0058]
The above steps (initial capacitance measurement, laser trimming, and capacitance measurement after trimming) are performed in a short time using an automatic machine, thereby achieving a reduction in the cost of nonreciprocal circuit elements. Of course, the effect of performing laser trimming using the mask 55 is the same as that of the first embodiment.
[0059]
By the way, when measuring a capacitor capacity with a probe, the mask 55 is preferably made of resin. Since no ground current flows during the capacitance measurement, it is possible to measure a stable capacitance with a small measurement error, and an irreversible circuit element with a small variation in frequency characteristics can be obtained. In addition, the resin is excellent in processability and dimensional stability, and can be processed thinly and finely, and is optimal for manufacturing a multilayer substrate of a non-reciprocal circuit element having a reduced size. In this sense, the mask 50 shown in the first embodiment may be made of resin.
[0060]
[Third Embodiment, FIG. 12]
In the third embodiment, a mobile phone will be described as an example of a communication device according to the present invention. FIG. 12 shows an electric circuit of the RF part of the mobile phone 220, 222 is an antenna element, 223 is a duplexer, 231 is a transmission side isolator, 232 is a transmission side amplifier, 233 is a band pass filter for transmission side stages, and 234 is transmission A side mixer, 235 is a reception side amplifier, 236 is a reception side interstage band pass filter, 237 is a reception side mixer, 238 is a voltage controlled oscillator (VCO), and 239 is a local band pass filter.
[0061]
Here, the lumped constant isolator 1 of the first embodiment can be used as the transmission-side isolator 231. By mounting these isolators, a mobile phone with improved electrical characteristics and high reliability can be realized.
[0062]
[Other Embodiments]
In addition, this invention is not limited to the said embodiment, It can change variously within the range of the summary.
[0063]
For example, the capacitor of the above embodiment is composed of a plurality of hot-side capacitor electrodes and a plurality of ground electrodes, but may be composed of one hot-side capacitor electrode and one ground electrode.
[0064]
Furthermore, the capacitor formed inside the multilayer substrate is not limited to the matching capacitor, and may be a capacitor for forming a low-pass filter, a trap circuit, or the like. In addition to the isolator, the nonreciprocal circuit device according to the present invention may be a circulator or a nonreciprocal circuit device with a built-in coupler.
[0065]
【The invention's effect】
As is clear from the above description, according to the present invention, the capacitor electrode is provided inside the multilayer body, and the capacitor capacitance is trimmed using a mask covering the connection electrode, and thus is generated by laser irradiation. The scattered matter does not adhere to the connection electrode, and the problem that the soldering failure with the center electrode is caused can be solved.
[0066]
In addition, a probe is attached to the mask, the capacitor is mounted on the surface of the laminate, the capacitor capacity is measured using the probe, the capacitor capacity is trimmed based on the measured value, and then the probe is used again. Since the trimmed capacitor capacitance is measured, the initial capacitance measurement, laser trimming, and the capacitance measurement after trimming can be performed in a short time using an automatic machine, thereby reducing the cost of nonreciprocal circuit elements. Achieved.
[Brief description of the drawings]
FIG. 1 is an exploded perspective view showing an embodiment of a non-reciprocal circuit device according to the present invention.
2 is an exploded perspective view of the multilayer substrate shown in FIG.
FIG. 3 is a plan view showing various electrodes formed on the laminated substrate.
FIG. 4 is a plan view showing a state where laser trimming is performed by placing a mask on the laminated substrate.
FIGS. 5A and 5B are plan views showing the state of attachment of scattered objects when laser trimming is performed without using a mask, and FIG. 5B is the state of attachment of scattered objects when laser trimming is performed using a mask. FIG.
FIG. 6 is a plan view showing a mother board state of the multilayer substrate.
7 is a plan view showing a state in which components are mounted on the multilayer substrate shown in FIG. 6;
FIG. 8 is an electrical equivalent circuit diagram of the non-reciprocal circuit device shown in FIG.
FIG. 9 is a perspective view showing a mask to which a probe is attached and a laminated substrate.
10 is a rear view of the mask shown in FIG. 9. FIG.
11 is an elevational view of the probe shown in FIG.
FIG. 12 is an electric circuit block diagram of a communication apparatus according to the present invention.
FIG. 13 is an external perspective view showing a conventional multilayer substrate.
14 is an exploded perspective view of the multilayer substrate shown in FIG.
[Explanation of symbols]
1 ... Lumped constant isolator
4,8 ... Metal case
9 ... Permanent magnet
13 ... Center electrode assembly
20 Ferrite
21-23 ... Center electrode
30 ... Multilayer substrate
31 ... Connection electrode for ground
50, 55 ... Mask
51, 56 ... opening
58 ... Probe
71a to 73a, 71b to 73b ... capacitor electrodes
74: Ground electrode
75 ... resistor
80, 81 ... Trimming groove
220 ... Mobile phone
C1 to C3 ... Matching capacitors
R: Termination resistance
P1 to P3 .. center electrode connection electrode

Claims (11)

複数の誘電体層を積み重ねて構成した積層体と、
前記積層体の表面に設けられた、非可逆回路素子の中心電極に電気的に接続するための中心電極用接続電極と、
前記積層体の内部に設けられたコンデンサ電極とを備え、
前記コンデンサ電極は、前記中心電極用接続電極を覆って他の部分を開口部としたマスクを前記積層体の表面に載せて該開口部からレーザを照射してコンデンサ容量のトリミングを行ったものであること、
を特徴とする積層基板。
A laminate formed by stacking a plurality of dielectric layers;
A central electrode connection electrode for electrically connecting to the central electrode of the non-reciprocal circuit element provided on the surface of the laminate;
A capacitor electrode provided inside the laminate,
The capacitor electrode is formed by trimming the capacitor capacitance by placing a mask with the other electrode opening covering the center electrode connection electrode on the surface of the laminate and irradiating a laser from the opening. There is,
A laminated substrate characterized by the above.
前記積層体に終端抵抗が内蔵されており、該終端抵抗は前記マスクの開口部からレーザを照射してトリミングを行ったものであることを特徴とする請求項1に記載された積層基板。2. The multilayer substrate according to claim 1, wherein a termination resistor is built in the multilayer body, and the termination resistor is trimmed by irradiating a laser from an opening of the mask. 複数の誘電体層とコンデンサ電極と非可逆回路素子の中心電極に電気的に接続するための中心電極用接続電極とを積み重ねて、前記中心電極用接続電極を表面に設けるとともに前記コンデンサ電極を内部に設けた積層体を構成する工程と、
前記中心電極用接続電極を覆って他の部分を開口部としたマスクを前記積層体の表面に載せ、該開口部からレーザを照射してコンデンサ容量のトリミングを行う工程と、
を備えたことを特徴とする積層基板の製造方法。
A plurality of dielectric layers, a capacitor electrode, and a center electrode connection electrode for electrical connection to the center electrode of the nonreciprocal circuit element are stacked, and the center electrode connection electrode is provided on the surface and the capacitor electrode is disposed inside. A step of forming a laminate provided in
Covering the connection electrode for the center electrode, placing a mask with the other part as an opening on the surface of the laminate, and irradiating a laser from the opening to trim the capacitor capacitance; and
A method for manufacturing a laminated substrate, comprising:
前記マスクはステンレスからなるものを使用することを特徴とする請求項3に記載された積層基板の製造方法。4. The method for manufacturing a laminated substrate according to claim 3, wherein the mask is made of stainless steel. 前記マスクにはコンデンサ容量を測定するためのプローブが取り付けられていることを特徴とする請求項3又は請求項4に記載された積層基板の製造方法。The method for manufacturing a multilayer substrate according to claim 3 or 4, wherein a probe for measuring a capacitance of the capacitor is attached to the mask. 前記マスクを前記積層体の表面に載せて前記プローブを用いてコンデンサ容量を測定し、その測定値に基づいてコンデンサ容量のトリミングを行い、その後、再度前記プローブを用いてトリミングされたコンデンサ容量を測定することを特徴とする請求項5に記載された積層基板の製造方法。The capacitor is measured using the probe with the mask placed on the surface of the laminate, and the capacitor is trimmed based on the measured value, and then the trimmed capacitor is measured again using the probe. A method for manufacturing a laminated substrate according to claim 5, wherein: 前記マスクは樹脂からなるものを使用することを特徴とする請求項6に記載された積層基板の製造方法。The method for manufacturing a laminated substrate according to claim 6, wherein the mask is made of a resin. 前記積層体には終端抵抗が内蔵されており、前記マスクの開口部からレーザを照射して該終端抵抗のトリミングを行う工程をさらに備えたことを特徴とする請求項3に記載された積層基板の製造方法。4. The multilayer substrate according to claim 3, further comprising a step of trimming the termination resistor by irradiating a laser from an opening of the mask, the termination resistor being built in the multilayer body. Manufacturing method. 前記マスクには終端抵抗を測定するためのプローブが取り付けられていることを特徴とする請求項8に記載された積層基板の製造方法。The method for manufacturing a laminated substrate according to claim 8, wherein a probe for measuring a termination resistance is attached to the mask. 請求項1又は請求項2に記載された積層基板と、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置されている複数の中心電極と、
前記フェライトに配置されている積層基板用接続電極と、
を備えたことを特徴とする非可逆回路素子。
The laminated substrate according to claim 1 or 2,
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A plurality of central electrodes disposed on the ferrite;
A connection electrode for a multilayer substrate disposed on the ferrite;
A non-reciprocal circuit device comprising:
請求項10に記載された非可逆回路素子を備えたことを特徴とする通信装置。A communication apparatus comprising the nonreciprocal circuit device according to claim 10.
JP2003200317A 2002-10-30 2003-07-23 Multilayer substrate, multilayer substrate manufacturing method, non-reciprocal circuit device, and communication apparatus Expired - Fee Related JP3979355B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003200317A JP3979355B2 (en) 2002-10-30 2003-07-23 Multilayer substrate, multilayer substrate manufacturing method, non-reciprocal circuit device, and communication apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002316574 2002-10-30
JP2003200317A JP3979355B2 (en) 2002-10-30 2003-07-23 Multilayer substrate, multilayer substrate manufacturing method, non-reciprocal circuit device, and communication apparatus

Publications (2)

Publication Number Publication Date
JP2004208268A JP2004208268A (en) 2004-07-22
JP3979355B2 true JP3979355B2 (en) 2007-09-19

Family

ID=32828250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003200317A Expired - Fee Related JP3979355B2 (en) 2002-10-30 2003-07-23 Multilayer substrate, multilayer substrate manufacturing method, non-reciprocal circuit device, and communication apparatus

Country Status (1)

Country Link
JP (1) JP3979355B2 (en)

Also Published As

Publication number Publication date
JP2004208268A (en) 2004-07-22

Similar Documents

Publication Publication Date Title
EP1942550B1 (en) Irreversible circuit element
US7443262B2 (en) Two-port isolator, characteristic adjusting method therefor, and communication apparatus
JP3858853B2 (en) 2-port isolator and communication device
JP3835437B2 (en) 2-port isolator and communication device
US6900704B2 (en) Two-port isolator and communication device
JP4239916B2 (en) 2-port isolator and communication device
JP3858852B2 (en) 2-port isolator and communication device
JP3979355B2 (en) Multilayer substrate, multilayer substrate manufacturing method, non-reciprocal circuit device, and communication apparatus
JP3705253B2 (en) 3-port non-reciprocal circuit device and communication device
JP3852373B2 (en) Two-port nonreciprocal circuit device and communication device
JP3829806B2 (en) Multilayer substrate, multilayer substrate manufacturing method, non-reciprocal circuit device, and communication apparatus
JP4103755B2 (en) Multilayer substrate, non-reciprocal circuit device and communication device
JP2005328396A (en) Method for manufacturing electronic component, and method for manufacturing non-reciprocal circuit element
JP4003650B2 (en) Non-reciprocal circuit element, non-reciprocal circuit element mounting structure, and communication apparatus
JP3948391B2 (en) Non-reciprocal circuit device, manufacturing method thereof, and communication device
US6888432B2 (en) Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device
JP2004350164A (en) Nonreversible circuit element, manufacturing method of nonreversible circuit element and communication device
JP4293118B2 (en) Non-reciprocal circuit device and communication device
JP3852434B2 (en) Non-reciprocal circuit device and communication device
JP2004023770A (en) Irreversible circuit element and communication system
JP2004193904A (en) Two-port isolator and its manufacturing method and communication apparatus
JP2002335105A (en) Central conductor assembly and nonreversible circuit element using the same
JP2002111319A (en) Irreversible circuit element and manufacturing method thereof
JP2003163508A (en) Non-reciprocal circuit element and communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070618

R150 Certificate of patent or registration of utility model

Ref document number: 3979355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees