JP2005328396A - Method for manufacturing electronic component, and method for manufacturing non-reciprocal circuit element - Google Patents
Method for manufacturing electronic component, and method for manufacturing non-reciprocal circuit element Download PDFInfo
- Publication number
- JP2005328396A JP2005328396A JP2004145600A JP2004145600A JP2005328396A JP 2005328396 A JP2005328396 A JP 2005328396A JP 2004145600 A JP2004145600 A JP 2004145600A JP 2004145600 A JP2004145600 A JP 2004145600A JP 2005328396 A JP2005328396 A JP 2005328396A
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- trimming
- solder paste
- electrodes
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Non-Reversible Transmitting Devices (AREA)
Abstract
Description
本発明は、容量電極を内蔵した電子部品の製造方法及び非可逆回路素子の製造方法に関する。 The present invention relates to a method for manufacturing an electronic component incorporating a capacitive electrode and a method for manufacturing a non-reciprocal circuit device.
従来より、サーキュレータやアイソレータなどの非可逆回路素子は、予め定められた特定方向にのみ電力を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えばアイソレータは、自動車電話、携帯電話等の移動体通信機器の送信回路部に使用されている。 Conventionally, non-reciprocal circuit elements such as circulators and isolators have a characteristic of transmitting power only in a predetermined specific direction and not transmitting in the reverse direction. Utilizing this characteristic, for example, an isolator is used in a transmission circuit unit of a mobile communication device such as an automobile phone or a mobile phone.
そして、この種の非可逆回路素子としては、例えば、特許文献1に、容量電極を内蔵した積層基板と中心電極組立体とをはんだ付けによって接続したものが開示されている。特許文献1に記載されている積層基板は、整合用コンデンサの容量を調整するため、積層基板の表面からレーザビームを照射してトリミングを行うようにしている。しかしながら、このトリミング方法によると以下の問題点が発生する。
As this type of nonreciprocal circuit device, for example,
即ち、図14に積層基板300の概略構成を示す。この積層基板300は誘電体セラミック積層体に一対の容量電極311,312を内蔵し、積層基板300の表面からレーザビームを照射することにより容量電極311がトリミングされている。符号315はトリミング溝を示している。
That is, FIG. 14 shows a schematic configuration of the
基本的な問題点は、積層基板300上に形成した接続用電極(図示せず)に中心電極組立体の接続用電極をはんだ付けすると、はんだや導電性不純物がトリミング溝315に侵入してはんだ付け部分と容量電極とが短絡するおそれを有することである。
The basic problem is that when the connection electrode of the center electrode assembly is soldered to the connection electrode (not shown) formed on the
また、電子部品の小型化・薄型化あるいは高容量化に伴って、容量電極311,312の間隔が狭まり、レーザトリミングの深さをコントロールすることが困難になり、上層の容量電極311だけではなく、下層の容量電極312もトリミングされてしまう(図14(B),(C)参照)。この場合、図14(C)に示すように、上層の容量電極311から電極成分であるAgがトリミング溝315に沿ってひげ状に延在し、このひげ延び311aがマイグレーションなどによって下層の容量電極312と接触することによって絶縁破壊が生じる。このような絶縁破壊が生じると、積層基板300そのものばかりか、非可逆回路素子も不良品となってしまう。
そこで、本発明の目的は、レーザによるトリミング溝に起因する絶縁不良を解消し、信頼性の高い電子部品の製造方法及び非可逆回路素子の製造方法を提供することにある。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an electronic component manufacturing method and a non-reciprocal circuit device manufacturing method that eliminates an insulation failure caused by a trimming groove by a laser and has high reliability.
前記目的を達成するため、第1の発明は、
(a)対向する少なくとも一対の容量電極を内蔵した積層タイプの第1構成部品の表面に形成した接続用電極に、第2構成部品の表面に形成した接続用電極をはんだ付けする電子部品の製造方法において、
(b)前記容量電極に対して第1構成部品の表面からレーザトリミングを行うトリミング工程と、
(c)第1構成部品の表面にレーザトリミングによって形成されたトリミング溝を含めて樹脂膜を形成すると共に、第1構成部品の接続用電極に対応する位置にはんだペーストを設ける樹脂膜/はんだペースト塗布工程と、
(d)第1構成部品上に第2構成部品を重ねた状態で、前記はんだペーストを溶融かつ硬化させて第1構成部品の接続用電極と第2構成部品の接続用電極とを接続するはんだ付け工程と、
を備えたことを特徴とする。
In order to achieve the above object, the first invention provides:
(A) Manufacture of an electronic component in which the connection electrode formed on the surface of the second component is soldered to the connection electrode formed on the surface of the first component of the laminated type including at least a pair of opposing capacitive electrodes In the method
(B) a trimming step of performing laser trimming on the capacitor electrode from the surface of the first component;
(C) Resin film / solder paste in which a resin film is formed on the surface of the first component including a trimming groove formed by laser trimming, and a solder paste is provided at a position corresponding to the connection electrode of the first component Application process;
(D) Solder that melts and cures the solder paste in a state where the second component is stacked on the first component, and connects the connection electrode of the first component and the connection electrode of the second component Attaching process,
It is provided with.
また、第2の発明は、
(e)対向する少なくとも一対の容量電極を内蔵した積層基板と、永久磁石と、該永久磁石により直流磁界が印加されるフェライト及び複数の中心電極からなる中心電極組立体とを備え、前記積層基板の表面に形成した接続用電極に前記中心電極組立体の表面に形成した接続用電極をはんだ付けする非可逆回路素子の製造方法において、
(f)前記容量電極に対して積層基板の表面からレーザトリミングを行うトリミング工程と、
(g)積層基板の表面にレーザトリミングによって形成されたトリミング溝を含めて樹脂膜を形成すると共に、積層基板の接続用電極に対応する位置にはんだペーストを設ける樹脂膜/はんだペースト塗布工程と、
(h)積層基板上に中心電極組立体を重ねた状態で、前記はんだペーストを溶融かつ硬化させて積層基板の接続用電極と中心電極組立体の接続用電極とを接続するはんだ付け工程と、
を備えたことを特徴とする。
In addition, the second invention,
(E) a multilayer substrate including at least a pair of opposing capacitive electrodes; a permanent magnet; and a central electrode assembly including a ferrite to which a DC magnetic field is applied by the permanent magnet and a plurality of central electrodes. In the manufacturing method of the non-reciprocal circuit element, the connection electrode formed on the surface of the central electrode assembly is soldered to the connection electrode formed on the surface of
(F) a trimming step of performing laser trimming on the capacitor electrode from the surface of the multilayer substrate;
(G) a resin film / solder paste application step of forming a resin film including a trimming groove formed by laser trimming on the surface of the multilayer substrate and providing a solder paste at a position corresponding to the connection electrode of the multilayer substrate;
(H) In a state where the central electrode assembly is overlaid on the multilayer substrate, the soldering paste is melted and cured to connect the connection electrode of the multilayer substrate and the connection electrode of the central electrode assembly;
It is provided with.
第1及び第2の発明に係る電子部品の製造方法及び非可逆回路素子の製造方法にあっては、レーザトリミングによるトリミング溝が下層の容量電極に達したとしても、該トリミング溝は樹脂膜によって充填/封止されるため、はんだや導電性不純物がトリミング溝に侵入することはなく、はんだ付け部分と容量電極とが短絡するおそれが解消され、信頼性が向上する。 In the electronic component manufacturing method and the non-reciprocal circuit device manufacturing method according to the first and second inventions, even if the trimming groove by laser trimming reaches the capacitor electrode in the lower layer, the trimming groove is made of a resin film. Filling / sealing prevents solder and conductive impurities from entering the trimming groove, eliminates the possibility of short-circuiting between the soldered portion and the capacitor electrode, and improves reliability.
また、前述の如く、トリミング溝が前記樹脂膜の充填で封止されることから、トリミング時にトリミグ溝に沿って発生するひげ延び部分のマイグレーションが抑制され、上層及び下層の容量電極間に絶縁破壊を生じることもなく、信頼性が向上する。 Further, as described above, since the trimming groove is sealed by filling the resin film, the migration of the stretched portion generated along the trimming groove at the time of trimming is suppressed, and the dielectric breakdown occurs between the upper and lower capacitor electrodes. And reliability is improved.
第1及び第2の発明に係る製造方法において、樹脂膜/はんだペースト塗布工程は、第1構成部品又は積層基板の表面にレーザトリミングによって形成されたトリミング溝を含めて半硬化状態の樹脂膜を形成し、該樹脂膜上であって第1構成部品又は積層基板の接続用電極に対応する位置にはんだペーストを塗布してもよい。 In the manufacturing method according to the first and second inventions, the resin film / solder paste application step includes a semi-cured resin film including a trimming groove formed by laser trimming on the surface of the first component or the laminated substrate. The solder paste may be applied to a position on the resin film corresponding to the connection electrode of the first component or the laminated substrate.
半硬化の状態、即ち、熱硬化性樹脂であれば溶剤成分を乾燥させた状態に維持して、半硬化状態の樹脂膜上にはんだペーストを塗布すれば、はんだ中のフラックスが接した部分の樹脂を再度溶融させ、はんだペーストは該樹脂を通過して接続用電極に到達する。その後、第1構成部品又は積層基板上に第2構成部品又は中心電極組立体を重ねた状態で、例えば、リフローを通過させることで、はんだペーストを溶融させかつ硬化させると、第1構成部品又は積層基板の接続用電極と第2構成部品又は中心電極組立体の接続用電極とがはんだ付けされる。 If it is semi-cured, that is, if it is a thermosetting resin, the solvent component is kept dry, and if a solder paste is applied onto the semi-cured resin film, the part in contact with the flux in the solder The resin is melted again, and the solder paste passes through the resin and reaches the connection electrode. Then, when the solder paste is melted and cured by passing a reflow, for example, in a state where the second component or the center electrode assembly is overlaid on the first component or the laminated substrate, the first component or The connection electrode of the multilayer substrate and the connection electrode of the second component or the center electrode assembly are soldered.
あるいは、樹脂膜/はんだペースト塗布工程は、第1構成部品又は積層基板の接続用電極上にはんだペーストを塗布し、第1構成部品又は積層基板の表面にレーザトリミングによって形成されたトリミング溝を含めて樹脂膜を形成してもよい。この場合は、はんだペーストを直接に接続用電極上に塗布し、その後、樹脂膜を形成して樹脂でトリミング溝を封止することになる。 Alternatively, the resin film / solder paste application step includes applying a solder paste on the connection electrodes of the first component or the multilayer substrate and including a trimming groove formed by laser trimming on the surface of the first component or the multilayer substrate. A resin film may be formed. In this case, solder paste is directly applied on the connection electrode, and then a resin film is formed and the trimming groove is sealed with resin.
また、前記樹脂膜は、熱硬化性樹脂、UV硬化性樹脂又は両者を混合した樹脂を使用することができ、好ましくは、熱硬化型エポキシ樹脂と熱硬化型フェノール樹脂を混合させたものを使用すればよい。 The resin film may be a thermosetting resin, a UV curable resin, or a mixture of both, preferably a mixture of a thermosetting epoxy resin and a thermosetting phenol resin. do it.
以下、本発明に係る電子部品の製造方法及び非可逆回路素子の製造方法の実施例について添付の図面を参照して説明する。 Embodiments of a method for manufacturing an electronic component and a method for manufacturing a nonreciprocal circuit device according to the present invention will be described below with reference to the accompanying drawings.
(第1実施例、図1参照)
本第1実施例は、図1(D)に示すように、コンデンサ素子Cを内蔵した積層基板(第1構成部品)210と、インダクタンス素子Lを内蔵した積層基板(第2構成部品)220とからなるLC複合電子部品200の製造方法である。
(See the first embodiment, FIG. 1)
In the first embodiment, as shown in FIG. 1D, a multilayer substrate (first component) 210 incorporating a capacitor element C, a multilayer substrate (second component) 220 incorporating an inductance element L, This is a method for manufacturing the LC composite
積層基板210は、誘電体セラミック積層体に一対のコンデンサ電極211,212を内蔵したもので、積層基板210の表面に形成された接続用電極215,216は図示しないビアホールを介してコンデンサ電極211,212と電気的に接続されている。コンデンサ電極211,212は、通常、Agが用いられるが、Auなど他の導電性金属を用いてもよい。
The
いま一つの積層基板220は絶縁体セラミック積層体にインダクタンス素子Lを内蔵したもので、積層基板220の表面に形成された接続用電極225,226は図示しないビアホールを介してインダクタンス素子Lと電気的に接続されている。
The
前記接続用電極215,225、216,226はそれぞれはんだ230によって電気的に接続されている。また、積層基板210,220の間には樹脂膜235が形成されており、この樹脂膜235はコンデンサ電極211に対するトリミング溝217にも充填されている。
The
トリミング溝217は、コンデンサ電極211,212の容量を調整するために、積層基板210の表面にレーザビームを照射してトリミングを行った跡であり、上層のコンデンサ電極211をカットするのみならず下層のコンデンサ電極212にまで達している。
The
ここで、前記LC複合電子部品200の製造方法について説明する。なお、各積層基板210,220を作製する工程は周知であるため、それ以後の工程について説明する。
Here, a method for manufacturing the LC composite
まず、コンデンサ電極211に対して積層基板210の表面からレーザトリミングを行う。このレーザトリミングは、図14を参照して説明したとおりであり、トリミング溝217は上層のコンデンサ電極211をカットするのみならず下層のコンデンサ電極212にまで達する。
First, laser trimming is performed on the
次に、図1(A)に示すように、積層基板210の表面にトリミング溝217を含めて熱可塑性樹脂を塗布して樹脂膜235を形成する。これにてトリミング溝217が樹脂にて封止される。この熱可塑性樹脂を仮硬化(半硬化)させ、仮硬化状態にある樹脂膜235上であって接続用電極215,216に対応する位置にはんだペースト230を塗布する。
Next, as illustrated in FIG. 1A, a thermoplastic resin is applied to the surface of the
樹脂膜235の塗布は、スクリーン印刷法あるいはディスペンサ塗布法によって行われる。熱硬化性樹脂としては、熱硬化型エポキシ樹脂と熱硬化型フェノール樹脂を混合させたものが好適に使用可能である。但し、この材料に限定するものではない。仮硬化とは、熱可塑性樹脂の溶剤成分を乾燥させた半硬化状態を意味する。例えば、前記混合樹脂であれば、100〜150℃で3〜10分加熱することにより半硬化状態が得られる。
The
半硬化状態にある樹脂膜235上に塗布されたはんだペースト230は、はんだ中のフラックスが接した部分の樹脂を再度溶融させ、該樹脂を通過して接続用電極215,216に到達する(図1(B)参照)。
The
また、図1(B)に示したものと同等の積層基板210を得るのに、図1(A’)に示すように、まず、積層基板210の接続用電極215,216上にはんだペースト230を塗布し、その後、積層基板210の表面にトリミング溝217を含めて樹脂膜235を形成してもよい。この場合は、はんだペースト230を直接に接続用電極215,216上に塗布し、その後、樹脂膜235を形成して樹脂でトリミング溝217を封止することになる。
In addition, in order to obtain a
次に、図1(C)に示すように、積層基板210上に積層基板220を重ね合わせ、例えば、リフロー炉を通過させることではんだペースト230を溶融させ、その後硬化させることにより、接続用電極215,225、216,226を電気的に接続する。
Next, as shown in FIG. 1C, the
本第1実施例においては、レーザトリミングによるトリミング溝217が下層のコンデンサ電極212に達していたとしても、該トリミング溝217は樹脂膜235によって充填/封止されるため、はんだや導電性不純物がトリミング溝217に侵入することはなく、はんだ付け部分とコンデンサ電極211,212とが短絡するおそれが解消され、信頼性が向上する。
In the first embodiment, even if the trimming
また、前述の如く、トリミング溝217が樹脂膜235の充填で封止されることから、トリミング時にトリミング溝217に沿って発生するひげ延び部分のマイグレーションが抑制され、上層及び下層のコンデンサ電極211,212間に絶縁破壊を生じることもなく、信頼性が向上する。
Further, as described above, since the trimming
なお、樹脂膜235は、前述した熱硬化性樹脂に代えて、UV硬化性樹脂又は熱硬化性樹脂とUV硬化性樹脂を混合した樹脂を使用してもよい。UV硬化性樹脂として、例えば、アクリレート樹脂を使用する場合には、積算光量1000mJ/cm2以下の条件で仮硬化させることができる。
Note that the
(第2実施例、図2〜図12参照)
本第2実施例は、非可逆回路素子の製造方法であり、非可逆回路素子1を分解した状態を図2に示す。
(Refer 2nd Example and FIGS. 2-12)
The second embodiment is a method for manufacturing a non-reciprocal circuit element, and FIG. 2 shows a state where the
この非可逆回路素子1は、集中定数型アイソレータとして構成され、図2に示すように、概略、金属製上側ケース4と金属製下側ケース8とからなる金属ケースと、永久磁石9と、フェライト20と中心電極21,22,23とからなる中心電極組立体13と、積層基板30を備えている。
The
金属製上側ケース4は略箱形状であり、上部4a及び四つの側部4bからなる。金属製下側ケース8は、左右の側部8bと底部8aからなる。金属製上側ケース4及び金属製下側ケース8は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にAgやCuがめっきされる。
The metal upper case 4 has a substantially box shape and includes an upper portion 4a and four
中心電極組立体13は、矩形状のマイクロ波フェライト20の上面に三つの中心電極21,22,23を、絶縁層(図示せず)を介在させて略120度ごとに交差するように配置している。ここでは、中心電極21,22,23は二つのラインで構成した。中心電極21,22,23は銅箔を用いてフェライト20に巻きつけてもよいし、フェライト20上あるいは内部に銀ペーストを印刷して形成してもよい。但し、印刷したほうが中心電極21,22,23の位置精度が高いので、積層基板30との接続が安定する。特に、微小な中心電極用接続電極P1,P2,P3(後述)で接続する場合には、中心電極21,22,23を印刷にて形成した方が信頼性、作業性がよい。
In the
積層基板30は、図3に示すように、中心電極用接続電極P1,P2,P3やグランド用接続電極31やビアホール18を設けた誘電体シート41と、ホット側コンデンサ電極71a,72a,73aや回路用電極17や抵抗体75などを表面に設けた誘電体シート42と、ホット側コンデンサ電極71b,72b,73bを表面に設けた誘電体シート44と、グランド電極74をそれぞれ表面に設けた誘電体シート43,45などにて構成されている。また、誘電体シート45の裏面にも下側ケース8とはんだ付けするためのグランド電極が形成されている。
As shown in FIG. 3, the
電極P1〜P3,17,31,71a〜73a,71b〜73b,74は、パターン印刷等の方法により誘電体シート41〜45に形成されている。電極P1,P2,P3等の材料としては、抵抗率が低く、誘電体シート41〜45と同時焼成可能なAg,Cu,Ag−Pdなどが用いられる。外部に現われてはんだ付けされる電極にはめっきが施されていることが好ましい。具体的には、電極P1,P2,P3及び以下に説明する電極14,15,16の表面には、Niめっきを下地としてAuめっきが施されている。Niめっきは、これらの電極のAgとAuめっきの固着強度を強くする。Auめっきは、はんだ濡れ性をよくすると共に、導電率が高いのでアイソレータ1を低損失にできる。
The electrodes P1 to P3, 17, 31, 71a to 73a, 71b to 73b, and 74 are formed on the
電極P1,P2,P3等の厚みは2〜20μm程度である。誘電体シート41〜45の材料は、Al2O3を主成分とし、SiO2、SrO、CaO、PbO、Na2O、K2O、MgO,BaO,CeO2,B2O3のうちの1種類あるいは複数種類を副成分として含む低温焼結誘電体材料である。誘電体シート41〜45のシート厚みは10〜200μm程度である。
The thickness of the electrodes P1, P2, P3, etc. is about 2 to 20 μm. The material of the
抵抗体75は、パターン印刷等の方法により誘電体シート42の表面に形成されている。抵抗体75の材料としては、サーメット、ルテニウムなどが使用される。抵抗体75は単独で終端抵抗Rを構成する。なお、終端抵抗Rは省略してもよく、この場合にはサーキュレータが構成される。
The
ビアホール18は、誘電体シート41,42,43にレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。
The via
コンデンサ電極71a,71b、72a,72b、73a,73bはそれぞれ、誘電体シート42,43,44を間に挟んでグランド電極74に対向して整合用コンデンサC1,C2,C3を構成する。これら整合用コンデンサC1,C2,C3や終端抵抗Rは、電極P1,P2,P3,17,31やビアホール18と共に、積層基板30の内部に電気回路を構成する。
以上の誘電体シート41〜45は積層され、さらに、予め表面に電極が形成されていないダミー用誘電体シート47が複数枚その下に積層された後、一体的に焼成され、図2に示すような積層基板30とされる。
The
積層基板30の両端部には、それぞれ入力端子電極14、出力端子電極15及びグランド端子電極16が設けられる。入力端子電極14はコンデンサ電極71a,71bに電気的に接続され、出力端子電極15はコンデンサ電極72a,72bに電気的に接続されている。グランド端子電極16はそれぞれ、回路用電極17やグランド電極74に電気的に接続されている。これらの端子電極14,15,16は、Ag,Ag−Pd,Cu等の導電ペーストを塗布後、焼付けたり、乾式めっきしたりすることによって形成される。また、各シートの側面にビアホールを形成することにより電極14,15,16としてもよい。
An
なお、この積層基板30は通常マザーボード状態で作製され(図7、図8参照)、このマザーボード100に所定ピッチで形成されたハーフカット溝101に沿って折ることにより、マザーボード100から所望サイズの積層基板30を得る。あるいは、マザーボード100をダイサーやレーザなどで切断することにより、マザーボード100から所望サイズの積層基板30を切り出してもよい。
The
こうして得られた積層基板30は、内部に整合用コンデンサC1,C2,C3及び終端抵抗Rを有している。整合用コンデンサC1,C2,C3のトリミングは、整合用コンデンサC1,C2,C3と中心電極21,22,23とを接続する前に行われる。また、必要に応じて終端抵抗Rのトリミングも行われる。
The
つまり、積層基板30は、単体の状態で、内部(2層目)のコンデンサ電極71a,72a,73aを表層の誘電体と共にレーザにてトリミングされる。トリミングには、例えば、YAGの基本波、2倍波、3倍波のレーザが用いられる。レーザを用いるのは、早くかつ精度のよい加工が得られるからである。なお、トリミングは、マザーボード状態の積層基板30に対して効率よく行ってもよい。
That is, the
ここで、レーザトリミングについて説明する。レーザトリミングはコンデンサ電極71a,72a,73aに対して行われ、図5に示すマスク50が用いられる。このマスク50は、積層基板30の表面に設けられている中心電極用接続電極P1,P2,P3と端子電極31を覆って他の部分を開口部51としたものである。マスク50を図5に示す状態で積層基板30の表面に載せ、開口部51からレーザを照射してコンデンサ容量のトリミングを行う。トリミング跡をトリミング溝80,81として示す。
Here, laser trimming will be described. Laser trimming is performed on the
レーザトリミングにおいては、トリミング(レーザの走査)開始から徐々にトリミング深さが深くなっていくため、電極を完全に切断するためには、トリミング開始位置を電極の端部から若干離れた位置に設定する必要がある。具体的には、電極の端部から50μm離れた位置が好ましい。なお、この数値は、レーザの走査速度、誘電体シートや電極の厚みなどに応じて異なる。 In laser trimming, the trimming depth gradually increases from the start of trimming (laser scanning). Therefore, in order to completely cut the electrode, the trimming start position is set slightly away from the end of the electrode. There is a need to. Specifically, a position away from the end of the electrode by 50 μm is preferable. This numerical value varies depending on the scanning speed of the laser, the thickness of the dielectric sheet and the electrode, and the like.
レーザトリミングの条件は以下のとおりであり、()内は本発明者らが行った実験での具体的数値である。 The conditions for laser trimming are as follows, and the values in parentheses are specific numerical values in experiments conducted by the present inventors.
レーザ:レーザダイオードを光源とするYAGレーザの2倍波
出力:1.5〜2.5W(2.0W)
発振周波数:2〜4KHz(3KHz)
走査速度:30〜60mm/s(50mm/s)
走査回数:4〜10回(7回)
マスクと電極との距離:(0.1mm)
走査開始位置:電極端部から(50μm)離れた位置
Laser: Double wave of YAG laser using laser diode as light source Output: 1.5-2.5W (2.0W)
Oscillation frequency: 2 to 4 KHz (3 KHz)
Scanning speed: 30 to 60 mm / s (50 mm / s)
Number of scans: 4-10 times (7 times)
Distance between mask and electrode: (0.1mm)
Scanning start position: A position away from the electrode edge (50 μm)
本第2実施例においては、電極P1,P2,P3,31を覆うマスク50を使用してレーザトリミングを行うため、レーザの照射によって発生する飛散物がこれらの電極に付着することがなく、中心電極21,22,23とのはんだ付け不良が生じる不具合が解消される。
In the second embodiment, since laser trimming is performed using the
即ち、マスク50を使用することなくトリミングを行うと、図6(A)に斜線で示すように、電極P1,P2,P3,31に飛散物が付着する。しかし、マスク50を使用することにより、図6(B)に斜線で示すように、電極P1,P2,P3,31に飛散物が付着することはない。
That is, when trimming is performed without using the
なお、飛散物は積層基板30の表面であってマスク50の開口部51に相当する部分には付着する(図6(B)の斜線参照)。しかし、電極P1,P2,P3,31には全く付着しないので、該付着物を洗浄やエアーの吹付けによって積層基板30の表面から除去しなくても、信頼性が劣化するおそれはない。
Note that the scattered matter adheres to the surface of the
前記マスク50の材質としては、ステンレス、黄銅、銅、鉄等を使用することができる。また、後述するように樹脂であってもよい。特に、ステンレス製のマスク50は耐摩耗性に優れており、酸化や錆の問題がなく、メンテナンスが容易である。
As the material of the
また、本第2実施例では、トリミング用コンデンサ電極71a,72a,73aを積層基板30の内部に設けているため、トリミング可能なコンデンサ電極領域が大きくなり、静電容量調整範囲が拡がり、積層基板30の良品率を向上することができる。
In the second embodiment, the trimming
本第2実施例において、積層基板30が前記第1実施例の積層基板210に相当し、中心電極組立体13が積層基板220に相当する。そして、積層基板30の表面には前記トリミング溝80を含めて図1に示した樹脂膜235が形成されると共に、接続電極P1,P2,P3,31上に図1に示したはんだペースト230が塗布される。ここでも、図1(A),(B)に示した工程、または、図1(A’)に示した工程のいずれかを採用することができる。この積層基板210上に中心電極組立体13を重ねた状態で、はんだペースト230を溶融かつ硬化させて接続電極P1,P2,P3,31と中心電極組立体13の接続用電極とをはんだ付けする。このような接続方法は前記第1実施例と同様であり、その作用効果も第1実施例で説明したとおりである。
In the second embodiment, the
なお、中心電極21,22,23と接続電極P1,P2,P3,31とのはんだ付けは、マザーボード状態の積層基板30に対して効率よく行ってもよい。
It should be noted that the soldering of the
さらに、本第2実施例では、接続電極P1,P2,P3,31相互間の距離を長くできるので、中心電極組立体13のサイズを大きくできる。従って、中心電極21,22,23が形成するインダクタンスが大きくなるため、アイソレータ1の通過帯域幅を広くでき、電気特性を向上させることができる。
Furthermore, in the second embodiment, since the distance between the connection electrodes P1, P2, P3, 31 can be increased, the size of the
また、最も外側の層に位置するコンデンサ電極71a,72a,73aをトリミング用コンデンサ電極としているので、トリミング時に除去する誘電体層の厚みを最小限にできる。さらに、トリミングの障害となる電極が少なくなるので(本第2実施例の場合は接続電極P1,P2,P3,31のみ)、トリミング可能なコンデンサ電極領域が広くなり、静電容量調整範囲を広くできる。
Further, since the
さらに、トリミング用コンデンサ電極71a,72a,73aを矩形にすることにより、電極幅を一定にしているので、トリミング溝80の位置と得られる静電容量の値との間に略比例関係が成立し、静電容量の調整作業が容易になる。
Furthermore, since the trimming
また、トリミング用コンデンサ電極71a,72a,73aは、誘電体シート41〜45の積み重ね方向において、中心電極用接続電極P1,P2,P3にのみ重なっている。これにより、トリミングの妨げとなる他の電極が、トリミング用コンデンサ電極71a,72a,73aと重ならないようにすることができる。また、トリミング用コンデンサ電極71a,72a,73aがグランド用接続電極31と重なると、その部分で静電容量を形成するので、トリミング精度が悪くなるという不具合もある。
Further, the trimming
さらに、図4において、積層基板30は、一方の側に整合用コンデンサC3のホット側コンデンサ電極73a,73bを設け、他方の側の右端に整合用コンデンサC1のホット側コンデンサ電極71a,71bを設け、他方の側の左端に整合用コンデンサC2のホット側コンデンサ電極72a,72bを設けている。言い換えると、終端抵抗側整合用コンデンサC3のホット側コンデンサ電極73a,73bは、積層基板30の終端抵抗Rが配置されている側に配置され、入力側整合用コンデンサC1のホット側コンデンサ電極71a,71bは、積層基板30の入力側に配置され、出力側整合用コンデンサC2のホット側コンデンサ電極72a,72bは、積層基板30の出力側に配置されることになる。これにより、トリミングの調整が容易で、かつ、積層基板30の面積を有効利用した整合用コンデンサC1,C2,C3を得ることができる。
Further, in FIG. 4, the
また、一般に、移動体通信機器に使用されるアイソレータは、入出力側整合用コンデンサC1,C2の静電容量と比較して、抵抗側整合用コンデンサC3の静電容量が大きくなることが多い。従って、抵抗側整合用コンデンサC3の静電容量を確保するため、整合用コンデンサC3のホット側コンデンサ電極73a,73bの面積が、整合用コンデンサC1,C2,C3のトータルのホット側コンデンサ電極の面積の1/3以上になるように設定することが好ましい。
In general, an isolator used in a mobile communication device often has a larger capacitance of the resistance matching capacitor C3 than the capacitance of the input / output matching capacitors C1 and C2. Therefore, in order to ensure the capacitance of the resistance-side matching capacitor C3, the area of the hot-
また、積層基板30には終端抵抗Rも内蔵されており、整合用コンデンサC1,C2,C3と同様に終端抵抗Rも、表層の誘電体と共にトリミングすることにより、抵抗値を調整することができる。抵抗体75は1箇所でも幅が細くなると抵抗値が上がるので、幅方向の途中まで削る。終端抵抗Rは積層基板30に内蔵されているため、電極P1,P2,P3等の表面にNiめっきやAuめっきを施す際に、抵抗体75の表面にNiめっき等が施される心配がなく、終端抵抗Rの抵抗値が下がることはない。図5に示すように、本第2実施例では、トリミング用コンデンサ電極71a,72a,73aをそれぞれ分断する3本のトリミング溝80と、抵抗体75に切れ込みを入れる1本のトリミング溝81とを積層基板30に形成している。
Further, the termination resistance R is also built in the
以上の構成部品は以下のようにして組み立てられる。即ち、図2に示すように、永久磁石9は金属製上側ケース4の天井に接着剤によって固定される。積層基板30上には、中心電極組立体13が、中心電極組立体13の中心電極21,22,23の各々の一端が積層基板30の表面に形成された中心電極用接続電極P1,P2,P3に、図1に示した方法ではんだ付けされ、かつ、中心電極21,22,23の各々の他端がグランド用接続電極31にはんだ付けされることにより、実装される。接続電極P1,P2,P3,31は狭面積であるため、はんだ溶融時のセルフアライメント効果により、中心電極組立体13を位置決めすることができる。
The above components are assembled as follows. That is, as shown in FIG. 2, the
積層基板30は金属製下側ケース8の底部8a上に載置され、シート47の裏面に設けた電極がはんだによって底部8aと接続固定されることにより、グランド端子電極16が底部8aに電気的に接続される。これにより、アースを十分にとることができるので、アイソレータ1の電気特性を向上させることができる。
The
そして、金属製下側ケース8の側部8bと金属製上側ケース4の側部4bをはんだ等で接合することにより金属ケースとなり、ヨークとしても機能する。つまり、この金属ケースは、永久磁石9と中心電極組立体13と積層基板30を囲む磁路を形成する。また、永久磁石9はフェライト20に直流磁界を印加する。
Then, the
図9はアイソレータ1の電気等価回路図である。整合用コンデンサC3と終端抵抗Rは、中心電極用接続電極P3とグランド端子電極16の間に並列接続されている。
FIG. 9 is an electrical equivalent circuit diagram of the
(トリミングの他の例、図10〜図12参照)
図10は、コンデンサ電極71a,72a,73aに対してレーザトリミングを行う際に、コンデンサC1,C2,C3の容量を測定するためのプローブ58を設けたマスク55を使用する方法を示している。なお、積層基板30の構成は前記第2実施例と同様であり、図10において付されている符号は第2実施例と同じ部材を示し、重複する説明は省略する。
(Other examples of trimming, see FIGS. 10 to 12)
FIG. 10 shows a method of using a
マスク55は、前記第2実施例で示したマスク50と同様に、積層基板30の電極P1,P2,P3,31を覆って他の部分を開口部56としたもので、開口部56からレーザを照射してコンデンサ電極71a,72a,73a及び終端抵抗Rを必要に応じてトリミングする。プローブ58は電極P1,P2,P3,31に対応する位置(図11参照)に形成した孔57からマスク55の下面に突出可能に取り付けられている。各々のプローブ58の形状は図12に示すとおりであり、図示しないスプリング機構によって保持筒59から出し入れ可能とされている。
Similar to the
このトリミング例では、レーザトリミングを行う前に、積層基板30のコンデンサC1,C2,C3の初期容量を測定する。即ち、積層基板30を固定してマスク55を降下させて積層基板30上に載せ、プローブ58を下降させてその先端を電極P1,P2,P3,31に接触させ、コンデンサC1,C2,C3の容量を測定する。
In this trimming example, the initial capacitances of the capacitors C1, C2, and C3 of the
次に、プローブ58を上昇させて電極P1,P2,P3,31から離間させ、測定された初期容量に基づいて決定されたトリミング位置にレーザを照射し、コンデンサ電極71a,72a,73aをトリミングする。その後、プローブ58を再度下降させてトリミングされたコンデンサ容量を測定する。
Next, the
以上の工程(初期容量測定、レーザトリミング、トリミング後の容量測定)は自動機を用いて短時間で行われ、これにて、非可逆回路素子の低価格化が達成される。勿論、マスク55を用いてレーザトリミングを行う作用効果は前記第2実施例と同様である。
The above steps (initial capacitance measurement, laser trimming, and capacitance measurement after trimming) are performed in a short time using an automatic machine, thereby achieving a reduction in the cost of nonreciprocal circuit elements. Of course, the effect of laser trimming using the
ところで、プローブによってコンデンサ容量を測定する場合、マスク55は樹脂製であることが好ましい。容量測定時にグランド電流が流れないので、測定誤差の小さい安定した容量の測定が可能となり、周波数特性のばらつきの小さい非可逆性回路素子が得られる。また、樹脂は加工性、寸法安定性に優れており、薄肉微細加工が可能であり、小型化した非可逆回路素子の多層基板の製造に最適である。この意味で前記第2実施例に示したマスク50も樹脂製としてもよい。
By the way, when measuring a capacitor capacity with a probe, the
(通信装置、図13)
ここで、前記非可逆回路素子を用いた通信装置として、携帯電話を例にして説明する。図13は携帯電話320のRF部分の電気回路を示し、322はアンテナ素子、323はデュプレクサ、331は送信側アイソレータ、332は送信側増幅器、333は送信側段間用帯域通過フィルタ、334は送信側ミキサ、335は受信側増幅器、336は受信側段間用帯域通過フィルタ、337は受信側ミキサ、338は電圧制御発振器(VCO)、339はローカル用帯域通過フィルタである。
(Communication device, FIG. 13)
Here, a mobile phone will be described as an example of a communication device using the non-reciprocal circuit element. FIG. 13 shows an electric circuit of the RF part of the
ここに、送信側アイソレータ331として、前記第2実施例として示した非可逆回路素子1(集中定数型アイソレータ)を使用することができる。これらのアイソレータを実装することにより、電気的特性の向上した、かつ、信頼性の高い携帯電話を実現することができる。
Here, the non-reciprocal circuit element 1 (lumped constant type isolator) shown as the second embodiment can be used as the transmission-
(他の実施例)
なお、本発明に係る製造方法は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
(Other examples)
In addition, the manufacturing method which concerns on this invention is not limited to the said Example, It can change variously within the range of the summary.
例えば、積層基板の内部に形成されるコンデンサは、整合用コンデンサに限るものではなく、低域通過フィルタやトラップ回路などを構成するためのコンデンサであってもよい。また、本発明に係る非可逆回路素子は、アイソレータ以外に、サーキュレータやカップラー内蔵の非可逆回路素子などであってもよい。 For example, the capacitor formed inside the multilayer substrate is not limited to the matching capacitor, and may be a capacitor for forming a low-pass filter, a trap circuit, or the like. In addition to the isolator, the nonreciprocal circuit device according to the present invention may be a circulator or a nonreciprocal circuit device with a built-in coupler.
1…非可逆回路素子(集中定数型アイソレータ)
9…永久磁石
13…中心電極組立体
20…フェライト
21〜23…中心電極
30…積層基板
71a〜73a,71b〜73b…コンデンサ電極
80,81…トリミング溝
P1〜P3,31…接続電極
210…積層基板(第1構成部品)
211,212…コンデンサ電極
215,216…接続用電極
217…トリミング溝
220…積層基板(第2構成部品)
225,226…接続用電極
235…樹脂膜
1 ... Non-reciprocal circuit element (lumped constant type isolator)
DESCRIPTION OF
211, 212 ...
225, 226 ...
Claims (8)
前記容量電極に対して第1構成部品の表面からレーザトリミングを行うトリミング工程と、
第1構成部品の表面にレーザトリミングによって形成されたトリミング溝を含めて樹脂膜を形成すると共に、第1構成部品の接続用電極に対応する位置にはんだペーストを設ける樹脂膜/はんだペースト塗布工程と、
第1構成部品上に第2構成部品を重ねた状態で、前記はんだペーストを溶融かつ硬化させて第1構成部品の接続用電極と第2構成部品の接続用電極とを接続するはんだ付け工程と、
を備えたことを特徴とする電子部品の製造方法。 In the method of manufacturing an electronic component, the connection electrode formed on the surface of the second component is soldered to the connection electrode formed on the surface of the first component of the laminated type including at least one pair of opposing capacitive electrodes.
A trimming step of performing laser trimming on the capacitor electrode from the surface of the first component;
A resin film / solder paste application step of forming a resin film including a trimming groove formed by laser trimming on the surface of the first component and providing a solder paste at a position corresponding to the connection electrode of the first component; ,
A soldering step of melting and curing the solder paste in a state where the second component is overlaid on the first component and connecting the connection electrode of the first component and the connection electrode of the second component; ,
A method for manufacturing an electronic component, comprising:
前記容量電極に対して積層基板の表面からレーザトリミングを行うトリミング工程と、
積層基板の表面にレーザトリミングによって形成されたトリミング溝を含めて樹脂膜を形成すると共に、積層基板の接続用電極に対応する位置にはんだペーストを設ける樹脂膜/はんだペースト塗布工程と、
積層基板上に中心電極組立体を重ねた状態で、前記はんだペーストを溶融かつ硬化させて積層基板の接続用電極と中心電極組立体の接続用電極とを接続するはんだ付け工程と、
を備えたことを特徴とする非可逆回路素子の製造方法。 A laminated substrate including at least a pair of opposing capacitive electrodes; a permanent magnet; and a central electrode assembly comprising a ferrite to which a DC magnetic field is applied by the permanent magnet and a plurality of central electrodes; and on the surface of the laminated substrate. In the manufacturing method of the non-reciprocal circuit device, the connection electrode formed on the surface of the center electrode assembly is soldered to the formed connection electrode.
A trimming step of performing laser trimming on the capacitor electrode from the surface of the multilayer substrate;
A resin film / solder paste application step of forming a resin film including a trimming groove formed by laser trimming on the surface of the multilayer substrate and providing a solder paste at a position corresponding to the connection electrode of the multilayer substrate;
A soldering step in which the solder paste is melted and cured in a state where the central electrode assembly is stacked on the multilayer substrate, and the connection electrode of the multilayer substrate and the connection electrode of the central electrode assembly are connected;
A method for manufacturing a non-reciprocal circuit device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004145600A JP2005328396A (en) | 2004-05-14 | 2004-05-14 | Method for manufacturing electronic component, and method for manufacturing non-reciprocal circuit element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004145600A JP2005328396A (en) | 2004-05-14 | 2004-05-14 | Method for manufacturing electronic component, and method for manufacturing non-reciprocal circuit element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005328396A true JP2005328396A (en) | 2005-11-24 |
Family
ID=35474366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004145600A Pending JP2005328396A (en) | 2004-05-14 | 2004-05-14 | Method for manufacturing electronic component, and method for manufacturing non-reciprocal circuit element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005328396A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007086184A1 (en) * | 2006-01-30 | 2007-08-02 | Murata Manufacturing Co., Ltd. | Method for regulating capacitance value of built-in capacitor in multilayered ceramic substrate, and multilayered ceramic substrate and process for producing the same |
WO2008016599A2 (en) * | 2006-08-02 | 2008-02-07 | Cts Corporation | Laser capacitance trimmed piezoelectric element and method of making the same |
JP2014045506A (en) * | 2011-02-16 | 2014-03-13 | Murata Mfg Co Ltd | Electronic component |
CN116673645A (en) * | 2023-06-12 | 2023-09-01 | 无锡市斯威克科技有限公司 | Photovoltaic module welding mode |
-
2004
- 2004-05-14 JP JP2004145600A patent/JP2005328396A/en active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101336461B (en) * | 2006-01-30 | 2011-07-20 | 株式会社村田制作所 | Method for regulating capacitance value of built-in capacitor in multilayered ceramic substrate, and multilayered ceramic substrate and process for producing the same |
JPWO2007086184A1 (en) * | 2006-01-30 | 2009-06-18 | 株式会社村田製作所 | Method for adjusting capacitance value of built-in capacitor of multilayer ceramic substrate, multilayer ceramic substrate and manufacturing method thereof |
JP4720829B2 (en) * | 2006-01-30 | 2011-07-13 | 株式会社村田製作所 | Method for adjusting capacitance value of built-in capacitor of multilayer ceramic substrate, multilayer ceramic substrate and manufacturing method thereof |
WO2007086184A1 (en) * | 2006-01-30 | 2007-08-02 | Murata Manufacturing Co., Ltd. | Method for regulating capacitance value of built-in capacitor in multilayered ceramic substrate, and multilayered ceramic substrate and process for producing the same |
US7996969B2 (en) | 2006-01-30 | 2011-08-16 | Murata Manufacturing Co., Ltd. | Method for adjusting capacitance value of built-in capacitor in multilayer ceramic substrate, and method for manufacturing a multilayer ceramic substrate |
WO2008016599A2 (en) * | 2006-08-02 | 2008-02-07 | Cts Corporation | Laser capacitance trimmed piezoelectric element and method of making the same |
WO2008016599A3 (en) * | 2006-08-02 | 2008-06-19 | Cts Corp | Laser capacitance trimmed piezoelectric element and method of making the same |
US7569977B2 (en) | 2006-08-02 | 2009-08-04 | Cts Corporation | Laser capacitance trimmed piezoelectric element and method of making the same |
JP2014045506A (en) * | 2011-02-16 | 2014-03-13 | Murata Mfg Co Ltd | Electronic component |
JP2014053940A (en) * | 2011-02-16 | 2014-03-20 | Murata Mfg Co Ltd | Electronic component |
US9576733B2 (en) | 2011-02-16 | 2017-02-21 | Murata Manufacturing Co., Ltd. | Electronic component |
CN116673645A (en) * | 2023-06-12 | 2023-09-01 | 无锡市斯威克科技有限公司 | Photovoltaic module welding mode |
CN116673645B (en) * | 2023-06-12 | 2023-12-12 | 无锡市斯威克科技有限公司 | Photovoltaic module welding method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006311455A (en) | Nonreversible circuit element, manufacturing method thereof and communication unit | |
US6992540B2 (en) | Two-port isolator and communication device | |
US20200395167A1 (en) | Coil component | |
JP2005328396A (en) | Method for manufacturing electronic component, and method for manufacturing non-reciprocal circuit element | |
US6900704B2 (en) | Two-port isolator and communication device | |
JP3858852B2 (en) | 2-port isolator and communication device | |
DE60212545T2 (en) | Non-reciprocal circuit arrangement and communication device | |
JP3852373B2 (en) | Two-port nonreciprocal circuit device and communication device | |
JP4003650B2 (en) | Non-reciprocal circuit element, non-reciprocal circuit element mounting structure, and communication apparatus | |
JP3705253B2 (en) | 3-port non-reciprocal circuit device and communication device | |
JP3829806B2 (en) | Multilayer substrate, multilayer substrate manufacturing method, non-reciprocal circuit device, and communication apparatus | |
JP3979355B2 (en) | Multilayer substrate, multilayer substrate manufacturing method, non-reciprocal circuit device, and communication apparatus | |
JP4103755B2 (en) | Multilayer substrate, non-reciprocal circuit device and communication device | |
US6888432B2 (en) | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device | |
JP3948391B2 (en) | Non-reciprocal circuit device, manufacturing method thereof, and communication device | |
JP2002299782A (en) | Circuit board | |
JP2004023770A (en) | Irreversible circuit element and communication system | |
WO2021206019A1 (en) | Multilayer substrate and method for manufacturing same | |
WO2019240000A1 (en) | Method for manufacturing electric element, electric element, and electric element mounting structure | |
US7292120B2 (en) | Nonreciprocal circuit device and communication device | |
JP2001155903A (en) | Electronic parts | |
JP2004350164A (en) | Nonreversible circuit element, manufacturing method of nonreversible circuit element and communication device | |
JP2009021485A (en) | Electronic component device | |
JP2003332140A (en) | Chip common mode choke coil | |
JP2006013971A (en) | Non-reciprocative circuit element and communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070206 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A02 | Decision of refusal |
Effective date: 20080219 Free format text: JAPANESE INTERMEDIATE CODE: A02 |