JP3976909B2 - 電圧制御発振器 - Google Patents
電圧制御発振器 Download PDFInfo
- Publication number
- JP3976909B2 JP3976909B2 JP27333998A JP27333998A JP3976909B2 JP 3976909 B2 JP3976909 B2 JP 3976909B2 JP 27333998 A JP27333998 A JP 27333998A JP 27333998 A JP27333998 A JP 27333998A JP 3976909 B2 JP3976909 B2 JP 3976909B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- analog comparator
- level
- switch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、クロックパルスなどのパルスを発生するとともに、制御電圧によりその周波数が変化できる電圧制御発振器の改良に関する。
【0002】
【従来の技術】
従来、この種の電圧制御発振器としては、図4に示すようなものが知られている。
【0003】
この電圧制御発振器は、図4に示すように、2入力のNOR(ノア)ゲート1とNORゲート2とからなり、互いにその出力を他の入力として帰還するようにたすき掛けに接続させたラッチ回路3を備えている。
【0004】
NORゲート2の出力信号はスイッチ4a、4bに供給され、そのスイッチ4a、4bの各接点の開閉を制御するように構成されている。また、NORゲート2の出力信号はインバータ5で反転されてスイッチ6a、6bに供給され、そのスイッチ6a、6bの各接点の開閉を制御するように構成されている。さらに、インバータ5の出力からはクロックが取り出せるようになっている。
【0005】
スイッチ4aの一端は接地されるとともに、スイッチ4bの一端は電流源7に接続されている。また、スイッチ4aとスイッチ4bの各他端は接続され、その接続部がNORゲート2の入力側に接続されるとともにコンデンサ8の一端と接続されている。コンデンサ8の他端は接地されている。
【0006】
スイッチ6aの一端は接地されるとともに、スイッチ6bの一端は電流源9に接続されている。また、スイッチ6aとスイッチ6bの各他端は接続され、その接続部がNORゲート1の入力側に接続されるとともにコンデンサ10の一端と接続されている。コンデンサ10の他端は接地されている。
【0007】
次に、このような構成からなる電圧制御発振器の動作について、図5のタイムチャートを参照して説明する。
いま、図5に示す時刻t0において、図5(E)に示すようにインバータ5の出力Eが「H」レベルとすると、NORゲート2の出力Dは「L」レベル、NORゲート1の出力Cは「H」レベルとなる。このときには、スイッチ4aの接点は図示のように閉状態になり、スイッチ4bの接点は図示のように開状態になる。また、スイッチ6aの接点は図示とは反対に開状態となり、スイッチ6bの接点は図示とは反対に閉状態になる。
【0008】
この結果、NORゲート1の一方の入力端子にはコンデンサ10の充電電圧が入力され、その他方の入力端子にはNORゲート2の出力Dである「L」レベルが入力される。また、NORゲート2の一方の入力端子にはNORゲート1の出力Cである「H」レベルが入力され、その他方の入力端子はスイッチ4aを介して接地されて「L」レベルとなる。
【0009】
この状態において、コンデンサ10の充電が進み、時刻t1において、NORゲート1の入力Aがしきい値を超えると、次のような順序によりインバータ5の出力Eであるクロック出力が「H」レベルから「L」レベルに変化する。
【0010】
すなわち、NORゲート1の入力Aがしきい値を超えると、まずNORゲート1の出力Cが「H」レベルから「L」レベルに変化する。これにより、NORゲート2の一方の入力端子が「H」レベルとなるので、NORゲート2の出力Dは「L」レベルから「H」レベルに変化する。さらに、NORゲート2の出力Dは、インバータ5で反転されて「H」レベルから「L」レベルとなり、クロック出力Eが「L」レベルになる。
【0011】
これにより、スイッチ4aの接点は図示とは反対に開状態となり、スイッチ4bの接点は図示とは反対に閉状態になる。また、スイッチ6aの接点は図示のように閉状態、スイッチ6bの接点は図示のように開状態になる。
【0012】
この結果、NORゲート1の一方の入力端子はスイッチ6aを介して接地されて「L」レベルとなり、その他方の入力端子にはNORゲート2の出力Dである「H」レベルが入力される。また、NORゲート2の一方の入力端子には、NORゲート1の出力Cである「L」レベルが入力され、その他方の入力端子にはコンデンサ8の充電電圧が入力される。
【0013】
次に、この状態において、コンデンサ8の充電が進み、時刻t2において、NORゲート2の入力Bがしきい値を超えると、次のような順序によりインバータ5の出力Eであるクロック出力が「L」レベルから「H」レベルに変化する。
【0014】
すなわち、NORゲート2の入力Bがしきい値を超えると、まずNORゲート2の出力Dが「H」レベルから「L」レベルに変化する。このNORゲート2の出力Dは、インバータ5で反転されて「L」レベルから「H」レベルとなり、クロック出力Eが「H」レベルになる。
【0015】
【発明が解決しようとする課題】
このように、従来の電圧制御発振器では、ラッチ回路3の単一出力によりスイッチ4a、4b、6a、6bを制御するとともに、その単一出力を出力クロックとしているので、上述のように、出力クロックEの立ち上がりの動作とその立ち下がりの動作とでそのシーケンスが異なる。
【0016】
このため、NORゲート1、2が有するしきい値のばらつき、またはそのしきい値の温度による変動などにより、出力クロックのデューティーに比較的大きな変化が生ずるという不都合がある。
【0017】
特に、ノイズ対策などのために、NORゲート1、2がカレント制御されている場合には、この現象は顕著になる。
また、従来の電圧制御発振器では、NORゲート1側とNORゲート2側の回路構成が対称でないために寄生容量などが非対称となり、これが出力クロックのデューティーに影響を与えるという不都合もあった。
【0018】
そこで、本発明は、上述の点に鑑み、デューティーの変化の小さな信号を出力できる電圧制御発振器を提供することを目的とする。
【0019】
【課題を解決するための手段】
上記の課題を解決し、本発明の目的を達成するために、請求項1に記載の発明は、第1のアナログコンパレータと第2のアナログコンパレータとからなり、互いにその出力を他の入力として帰還するようにたすき掛けに接続させてラッチ機能を持たせるようにしたアナログラッチ部と、前記第1のアナログコンパレータの出力に基づいて徐々に電圧が増加する信号を発生させ、この発生信号を前記第2のアナログコンパレータの入力側に制御信号として供給する第1信号発生部と、前記第2のアナログコンパレータの出力に基づいて徐々に電圧が増加する信号を発生させ、この発生信号を前記第1のアナログコンパレータの入力側に制御信号として供給する第2信号発生部と、前記第1のアナログコンパレータの出力と前記第2のアナログコンパレータの出力に基づいてパルスを発生するパルス発生部とを備えるようにした。
【0020】
請求項2に記載の発明は、請求項1に記載の電圧制御発振器において、前記第1のアナログコンパレータと前記第2のアナログコンパレータとは、リファレンス電圧をしきい値として動作するNOR回路としたものである。
【0021】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しつつ説明する。
図1は、本発明の実施の形態の電圧制御発振器の構成の一例を示す回路図である。
【0022】
この電圧制御発振器は、図1に示すように、アナログラッチ部20と、第1信号発生部30と、第2信号発生部40と、パルス発生部50とから構成されている。
【0023】
アナログラッチ部20は、2つのアナログコンパレータ201、202からなり、互いにその出力を他の入力として帰還するようにたすき掛けに接続させてラッチ機能を持たせるように構成されている。換言すると、両アナログコンパレータ201、202は、その各出力側から「H」と「L」レベルの異なる安定状態の信号がそれぞれ出力されるとともに、その各入力側には異なる安定状態を変化させる制御信号がそれぞれ入力されるようになっている。
【0024】
第1信号発生部30は、アナログコンパレータ201の出力に基づいて直線的に徐々に増加する電圧を発生させ、この電圧をアナログコンパレータ202に制御電圧として入力するように構成されている。
【0025】
第2信号発生部40は、アナログコンパレータ202の出力に基づいて直線的に徐々に増加する電圧を発生させ、この電圧をアナログコンパレータ201に制御電圧として入力するように構成されている。
【0026】
パルス発生部50は、アナログコンパレータ201の出力とアナログコンパレータ202の出力に基づいてパルスを発生するように構成されている。
次に、この電圧制御発振器の構成の詳細について、図1および図2を参照して説明する。
【0027】
アナログラッチ部20を構成する2つのアナログコンパレータ201、202は同一の構成からなり、図2(A)に示すように、3つの入力端子11、12、13と、リセット信号(RESET)が入力されるリセット端子14と、出力端子15を有し、その入力と出力との関係が図2(B)になるように構成されている。
【0028】
図2(B)からわかるように、このアナログコンパレータ201、202の各機能は、リファレンス電圧REFをしきい値として動作するNOR回路である。従って、図2(B)に示すように、例えばリセット入力(RESET)が「L」の場合において、入力Aと入力Bとがリファレンス電圧REFよりも大きな場合には出力Oが「L」となり、入力Aと入力Bとがリファレンス電圧REFより小さな場合には出力Oは「H」となる。
【0029】
このような機能を有するアナログコンパレータ201は、その入力端子11がコンデンサ404の一端側に接続され、その入力端子13がアナログコンパレータ202の出力端子15と接続され、その入力端子12にリファレンス電圧REFが印加されるようになっている。また、アナログコンパレータ202は、その入力端子11がコンデンサ304の一端側に接続され、その入力端子13がアナログコンパレータ201の出力端子15と接続され、その入力端子12にリファレンス電圧REFが印加されるようになっている。
【0030】
第1信号発生部30は、図1に示すように、NOR回路301と、スイッチ302a、302bと、電流源303と、コンデンサ304などから構成されている。
【0031】
NOR回路301は、アナログコンパレータ201の出力信号とリセット信号(RESET)とが入力側に供給されるように構成されている。スイッチ302a、302bは、NOR回路301の出力によりその接点が開閉動作を行うように構成されている。スイッチ302aはその一端側が接地され、その他端側がコンデンサ304の一端側に接続されている。スイッチ302bは、その一端側が電流源303に接続され、その他端側がコンデンサ304の一端側に接続されている。コンデンサ304の一端側はアナログコンパレータ202の入力端子11に接続され、その他端側が接地されている。
【0032】
第2信号発生部40は、図1に示すように、NOR回路401と、スイッチ402a、402bと、電流源403と、コンデンサ404などから構成されている。
【0033】
NOR回路401は、アナログコンパレータ202の出力信号とリセット信号(RESET)とが入力側に供給されるように構成されている。スイッチ402a、402bは、NOR回路401の出力によりその接点が開閉動作を行うように構成されている。スイッチ402aはその一端側が接地され、その他端側がコンデンサ404の一端側に接続されている。スイッチ402bは、その一端側が電流源403に接続され、その他端側がコンデンサ404の一端側に接続されている。コンデンサ404の一端側はアナログコンパレータ201の入力端子11に接続され、その他端側がアースされている。
【0034】
パルス発生部50は、アナログコンパレータ201の出力信号により開閉するスイッチ501と、アナログコンパレータ202の出力信号により開閉するスイッチ502とが、直列に接続されている。そして、スイッチ501の一端側は電源に接続されるとともに、スイッチ502の一端側は接地され、スイッチ501とスイッチ502の共通接続部から出力を取り出すように構成されている。
【0035】
次に、このような構成からなる電圧制御発振器の動作について、図3のタイムチャートを参照して説明する。
いま、図3に示す時刻t0において、図3(E)に示すようにリセット信号(RESET)が「L」レベルであり、アナログコンパレータ201の出力cが「H」レベルであってアナログコンパレータの出力dが「L」レベルとすると、パルス発生部50のスイッチ501の接点のみが閉状態となるのでパルス発生部50の出力eは「H」レベルとなる。このときには、NOR回路401の出力は「H」レベルとなるので、スイッチ402aの接点は図1とは反対に開状態となり、スイッチ402bの接点は図1とは反対に閉状態となる。また、NOR回路301の出力は「L」レベルとなるので、スイッチ302aの接点は図1のように閉状態となり、スイッチ302bの接点は図1のように開状態となる。
【0036】
この結果、アナログコンパレータ201の入力端子11にはコンデンサ404の充電電圧が入力され、その入力端子13にはアナログコンパレータ202の出力dである「L」レベルが入力される。また、アナログコンパレータ202の入力端子11はスイッチ302aを介して接地されて「L」レベルとなり、その入力端子13にはアナログコンパレータ201の出力cである「H」レベルが入力される。
【0037】
この状態において、コンデンサ404の充電が進み、時刻t1において、アナログコンパレータ201の入力aがリファレンス電圧REFを超えると、次のような順序によりパルス発生部50の出力eであるクロック出力が「H」レベルから「L」レベルに変化する。
【0038】
すなわち、アナログコンパレータ201の入力aがリファレンス電圧REFを超えると、まずアナログコンパレータ201の出力cが「H」レベルから「L」レベルに変化する。これにより、アナログコンパレータ202の入力端子13が「L」レベルとなるので、アナログコンパレータ202の出力dは「L」レベルから「H」レベルに変化する。さらに、パルス発生部50のスイッチ501の接点は開状態になりスイッチ502の接点は閉状態になるので、パルス発生部の出力eは「L」レベルになる。
【0039】
これにより、スイッチ402aの接点は図1のように閉状態となり、スイッチ402bの接点は図1のように開状態になる。一方、スイッチ302a接点は図1とは反対に開状態となり、スイッチ302bの接点は図1とは反対に閉状態になる。
【0040】
この結果、アナログコンパレータ201の入力端子11はスイッチ402aを介して接地されて「L」レベルとなり、その入力端子13にはアナログコンパレータ202の出力dである「H」レベルが入力される。一方、アナログコンパレータ202の入力端子11にはコンデンサ304の充電電圧が入力され、その入力端子13にアナログコンパレータ201の出力cである「L」レベルが入力される。
【0041】
次に、この状態において、コンデンサ304の充電が進み、時刻t2において、アナログコンパレータ202の入力bがリファレンス電圧REFを超えると、次のような順序によりパルス発生部50の出力eであるクロック出力が「L」レベルから「H」レベルに変化する。
【0042】
すなわち、アナログコンパレータ202の入力bがリファレンス電圧REFを超えると、図3(D)に示すように、まずアナログコンパレータ202の出力dが「H」レベルから「L」レベルに変化する。これにより、アナログコンパレータ201の入力端子13が「L」レベルとなるので、図3(C)に示すように、アナログコンパレータ201の出力cは「L」レベルから「H」レベルに変化する。さらに、パルス発生部50のスイッチ501の接点は閉状態になりスイッチ502の接点は開状態になるので、図3(E)に示すように、パルス発生部50の出力eは「L」レベルから「H」レベルになる。
【0043】
このような動作により、図3に示すように、出力クロックの立ち上がりシーケンスとその立ち下がりシーケンスを実質的に同じにすることができ、出力クロックのデューティーを50%にすることができる。
【0044】
以上説明したように、この実施形態の電圧制御発振器では、アナログコンパレータ201とアナログコンパレータ202とによりラッチ回路を構成するとともに、両アナログコンパレータは外部からの同一のリファレンス電圧REFを用いて駆動するようにした。このため、従来のようにNORゲートの有するしきい値のばらつき、またはそのしきい値の温度による変動などに起因する出力クロックのデューティーの変化を小さくできる。
【0045】
また、この実施形態の電圧制御発振器では、アナログコンパレータ201にかかる回路構成と、アナログコンパレータ202にかかる回路構成とが対称となるように構成したので、出力クロックの立ち上がりシーケンスとその立ち下がりシーケンスを実質的に同じにすることができる。
【0046】
従って、この実施形態の電圧制御発振器では、出力クロックのデューティーの変動を減少できる上に、そのデューティーを50%にすることが可能となる。
【0047】
【発明の効果】
以上説明したように、本発明では、ラッチ部を2つのアナログコンパレータで構成するとともに、一方のアナログコンパレータにかかる回路構成と他方のアナログコンパレータにかかる回路構成とが対称となるようにしたので、従来のようなしきい値のばらつきや温度による変動の影響が小さい上に、出力のデューティーの変動を減少できる。
【図面の簡単な説明】
【図1】本発明の実施形態の構成の一例を示す回路図である。
【図2】アナログコンパレータの機能を説明する図である。
【図3】本発明の実施形態の各部の波形を示すタイムチャートである。
【図4】従来装置の回路図である。
【図5】従来装置の各部の波形を示すタイムチャートである。
【符号の説明】
20 アナログラッチ部
30 第1信号発生部
40 第2信号発生部
50 パルス発生部
201、202 アナログコンパレータ
301、401 NOR回路
302a、302b スイッチ
303、403 電流源
304、404 コンデンサ
402a、402b スイッチ
501、502 スイッチ
Claims (2)
- 第1のアナログコンパレータと第2のアナログコンパレータとからなり、互いにその出力を他の入力として帰還するようにたすき掛けに接続させてラッチ機能を持たせるようにしたアナログラッチ部と、
前記第1のアナログコンパレータの出力に基づいて徐々に電圧が増加する信号を発生させ、この発生信号を前記第2のアナログコンパレータの入力側に制御信号として供給する第1信号発生部と、
前記第2のアナログコンパレータの出力に基づいて徐々に電圧が増加する信号を発生させ、この発生信号を前記第1のアナログコンパレータの入力側に制御信号として供給する第2信号発生部と、
前記第1のアナログコンパレータの出力と前記第2のアナログコンパレータの出力に基づいてパルスを発生するパルス発生部と、
を備えたことを特徴とする電圧制御発振器。 - 前記第1のアナログコンパレータと前記第2のアナログコンパレータとは、リファレンス電圧をしきい値として動作するNOR回路であることを特徴とする請求項1に記載の電圧制御発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27333998A JP3976909B2 (ja) | 1998-09-28 | 1998-09-28 | 電圧制御発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27333998A JP3976909B2 (ja) | 1998-09-28 | 1998-09-28 | 電圧制御発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000101398A JP2000101398A (ja) | 2000-04-07 |
JP3976909B2 true JP3976909B2 (ja) | 2007-09-19 |
Family
ID=17526522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27333998A Expired - Fee Related JP3976909B2 (ja) | 1998-09-28 | 1998-09-28 | 電圧制御発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3976909B2 (ja) |
-
1998
- 1998-09-28 JP JP27333998A patent/JP3976909B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000101398A (ja) | 2000-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5668508A (en) | Oscillator circuit having oscillation frequency independent from the supply voltage value | |
EP0569658B1 (en) | Signals generator having not-overlapping phases and high frequency | |
KR100231091B1 (ko) | 레벨 시프터 회로 | |
US6025757A (en) | Piezoelectric oscillator circuit | |
JP2685050B2 (ja) | コンパレータ回路 | |
EP0361529A2 (en) | Voltage controlled oscillator | |
WO1993020617A1 (en) | Digital clock selection and changeover apparatus | |
KR0146076B1 (ko) | 반도체 소자의 기판 전압 레규레이터 장치 | |
JPH09232920A (ja) | フリップフロップ回路 | |
JP3976909B2 (ja) | 電圧制御発振器 | |
CN115225078A (zh) | 电平检测电路和电平转换电路 | |
JPH0440112A (ja) | 電圧制御発振器 | |
JPH07273616A (ja) | チョッパ型コンパレータ | |
JPS63305755A (ja) | スイッチング電源制御回路 | |
KR100273279B1 (ko) | 동기식메모리의클럭신호발생회로 | |
JP3654103B2 (ja) | スイッチ制御回路 | |
KR100188009B1 (ko) | 핀 감소형 pwm 제어장치 | |
US5247266A (en) | Oscillation inducing cicuit | |
KR0179789B1 (ko) | 임계경로의 지연조정 회로 | |
JP3413015B2 (ja) | Cr発振器 | |
JPS6036644B2 (ja) | 発振回路 | |
KR19990024891A (ko) | 파워 업 회로 | |
CN115865053A (zh) | 一种环形振荡器电路 | |
KR910001048B1 (ko) | 전압 제어 발진기 | |
JP3194430B2 (ja) | 電流スイッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140629 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |