JP3974834B2 - Mounting method of electronic parts - Google Patents

Mounting method of electronic parts Download PDF

Info

Publication number
JP3974834B2
JP3974834B2 JP2002245105A JP2002245105A JP3974834B2 JP 3974834 B2 JP3974834 B2 JP 3974834B2 JP 2002245105 A JP2002245105 A JP 2002245105A JP 2002245105 A JP2002245105 A JP 2002245105A JP 3974834 B2 JP3974834 B2 JP 3974834B2
Authority
JP
Japan
Prior art keywords
electronic component
chip
fillet
sealing resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002245105A
Other languages
Japanese (ja)
Other versions
JP2004087670A (en
Inventor
能彦 八木
道朗 吉野
一人 西田
憲一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002245105A priority Critical patent/JP3974834B2/en
Publication of JP2004087670A publication Critical patent/JP2004087670A/en
Application granted granted Critical
Publication of JP3974834B2 publication Critical patent/JP3974834B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電子部品例えばメモリチップなどのＩＣチップを絶縁性封止樹脂のフィレットを介して対象物例えば基板に加熱加圧して装着する電子部品の装着方法に関する。
【０００２】
【従来の技術】
従来、半導体メモリチップなどを構成するＩＣチップと基板とを実装するとき、絶縁性樹脂より構成されるフィレットをＩＣチップと同一の四角形にして予め基板に配置して、圧接時に、フィレットを構成する絶縁性樹脂がＩＣチップと基板との間に位置して両者の接合部分を封止するようにしている。
【０００３】
【発明が解決しようとする課題】
ところで、図１２〜図１７に示すように、上記ＩＣチップ１５と基板２１とを位置決めしたのち加熱加圧して実装するとき、図１２及び図１４に示すように、絶縁性樹脂より構成されるフィレット２２０をＩＣチップ１５と同一形状にして予め基板２１に配置していると、圧接時に、フィレット２２０を構成する絶縁性樹脂が図１６に示すようにＩＣチップ１５の長辺側で大きく外向きに流れ出し、長辺沿いに配置されている電極を汚すことになり、導通不良を発生させる要因となる。また、短辺側でも外向きに流れ出し、短辺沿いに配置されている電極も汚すことになり、導通不良を発生させる要因となる。
【０００４】
すなわち、上記封止樹脂２２０は、一般に、ＩＣチップ１５の端面に沿って流動しやすいため、ＩＣチップ１５の４つの隅部のそれぞれの封止樹脂が流動し、ＩＣチップの各端面の中央部分に引き寄せられ、ＩＣチップ１５の隅部の封止樹脂が無くなる。この結果、▲１▼図２０〜図２２に示すように、ＩＣチップ１５の隅部では強度不足により、クラック（割れ）（図２１参照）や欠け（図２２参照）が発生しやすくなる。また、▲２▼図２３（Ａ）及び（Ｂ）に示すように、信頼性試験の温度サイクルにおいて、ＩＣチップ１５の隅部に応力集中が発生し、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及びＩＣチップ１５の割れを引き起こす。さらに、▲３▼図２４（Ａ）〜（Ｃ）に示すように、封止樹脂２２０のフィレット拡がりにより、フィレット周辺の基板２１に配置されたランド２１ｑが汚染される可能性がある。具体的には、受動部品１５０の半田接合時に絶縁性の上記封止樹脂２２０が邪魔をして、半田と基板２１のランド２１ｑとの間での接合不良を引き起こしてしまう。
【０００５】
従って、本発明の目的は、上記問題を解決することにあって、電子部品の隅部の樹脂が流動して電子部品端面の中央部分に引き寄せられても、電子部品の隅部の樹脂が無くなることがなく、電子部品の隅部での強度不足が解消されてクラック（割れ）や欠けの発生を防止することができ、信頼性試験の温度サイクルでの電子部品の隅部への応力集中が抑制されて、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及び電子部品の割れが防止でき、かつ、封止樹脂のフィレット拡がりが抑制されて、フィレット周辺の基板に配置されたランドの汚染を防止することができる電子部品の装着方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【０００７】
本発明の第１態様によれば、長方形状の電子部品と対象物との間に介在させて上記電子部品と上記対象物とを電気的接合させる絶縁性封止樹脂のフィレットであって、上記電子部品と若干大きな寸法の外形の長方形を基本形状とし、かつ、上記長方形の対向する一対の短辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた短辺側の凹部を有するとともに、上記長方形の対向する一対の長辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた長辺側の凹部を有し、上記長方形の隅部は上記電子部品の隅部よりも外側にはみ出すように形成されて上記長方形の隅部に上記長方形の上記長辺の中央部分及び上記短辺の中央部分より多く封止樹脂が配置されている形状であることを特徴とする絶縁性封止樹脂のフィレットを上記電子部品と対象物との間に介在させて加熱加圧して、上記電子部品と上記対象物とを電気的接合させながら、上記フィレットの上記隅部から各辺の中央部分に向けて上記フィレットの封止樹脂が流動して上記中央部分に引き寄せられることにより、上記隅部及び中央部分において上記電子部品の周辺に大略均一に上記封止樹脂が配置された状態で上記電子部品と対象物との接合部分を封止しつつ装着することを特徴とする電子部品の装着方法を提供する。
【００１０】
本発明の第２態様によれば、長方形状の電子部品と対象物との間に介在させて上記電子部品と上記対象物とを電気的接合させる絶縁性封止樹脂のフィレットであって、上記電子部品と若干大きな寸法の外形の長方形を基本形状とし、かつ、上記長方形の対向する一対の短辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた短辺側の凹部を有するとともに、上記長方形の対向する一対の長辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた長辺側の凹部を有し、上記長辺側の凹部の形状が上記短辺側の凹部の形状より面積が大であるとともに、上記長方形の隅部は上記電子部品の隅部よりも外側にはみ出すように形成されて上記長方形の隅部に上記長方形の上記長辺の中央部分及び上記短辺の中央部分より多く封止樹脂が配置されている形状であることを特徴とする絶縁性封止樹脂のフィレットを上記電子部品と対象物との間に介在させて加熱加圧して、上記電子部品と上記対象物とを電気的接合させながら、上記フィレットの上記隅部から各辺の中央部分に向けて上記フィレットの封止樹脂が流動して上記中央部分に引き寄せられることにより、上記隅部及び中央部分において上記電子部品の周辺に大略均一に上記封止樹脂が配置された状態で上記電子部品と対象物との接合部分を封止しつつ装着することを特徴とする電子部品の装着方法を提供する。
【００１１】
本発明の第３態様によれば、長方形状の電子部品と対象物との間に介在させて上記電子部品と上記対象物とを電気的接合させる絶縁性封止樹脂のフィレットであって、上記電子部品と若干大きな寸法の外形の長方形を基本形状とし、かつ、上記長方形の対向する一対の短辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた短辺側の凹部を有するとともに、上記長方形の対向する一対の長辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた長辺側の凹部を有し、上記凹部の形状が上記長方形の中心に対して対称形であるとともに、上記長方形の隅部は上記電子部品の隅部よりも外側にはみ出すように形成されて上記長方形の隅部に上記長方形の上記長辺の中央部分及び上記短辺の中央部分より多く封止樹脂が配置されている形状であることを特徴とする絶縁性封止樹脂のフィレットを上記電子部品と対象物との間に介在させて加熱加圧して、上記電子部品と上記対象物とを電気的接合させながら、上記フィレットの上記隅部から各辺の中央部分に向けて上記フィレットの封止樹脂が流動して上記中央部分に引き寄せられることにより、上記隅部及び中央部分において上記電子部品の周辺に大略均一に上記封止樹脂が配置された状態で上記電子部品と対象物との接合部分を封止しつつ装着することを特徴とする電子部品の装着方法を提供する。
【００１３】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【００１４】
本発明の一実施形態にかかるＩＣチップの装着方法は、図１〜図１０に示すように、加熱圧着ツール４７により、対象物の一例としての基板２１の一方の面と四角形状の電子部品の一例としてのＩＣチップ（ベアチップ）１５との間に、絶縁性封止樹脂のフィレットの一例としてのシート状の絶縁性熱硬化性樹脂フィレット２００Ａを介在させつつ基板２１の一方の面にＩＣチップ１５を加熱しつつ加圧してＩＣチップ１５の電極１５ｐと基板２１の電極２１ｐとの電極接合を行うとともに、基板２１とＩＣチップ１５との間に熱硬化性樹脂フィレット２００Ａの絶縁性封止樹脂を充填して、ＩＣチップ１５の電極１５ｐと基板２１の電極２１ｐとの電極接合部分を封止することにより、ＩＣチップ１５が基板２１に圧接固定されかつ接合部分が上記封止樹脂で封止されたＩＣチップ装着体を得るようにしている。
【００１５】
上記絶縁性熱硬化性樹脂フィレット２００Ａは、図１１に示すように、その面積は上記ＩＣチップ１５と大略同等であり、ＩＣチップ１５と同一の外形の四角形（図では一例として長方形）を基本形状とし、かつ、四角形の対向する一対の短辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた短辺側の凹部２００ｄを有するような、短辺側の中央部分が凹んだ形状とする。また、上記四角形の対向する一対の長辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた長辺側の凹部２００ｃを有して、長辺側の中央部分も凹んだ形状とする。短辺側の凹部２００ｄ同士は同一形状であり、長辺側の凹部２００ｃ同士も同一形状とするのが好ましい。よって、上記絶縁性熱硬化性樹脂フィレット２００Ａの形状は、短辺の中央で短辺と直交する線により対称となり、または、長辺の中央で長辺と直交する線により対称となるのが好ましい。言い換えれば、上記凹んだ形状である凹部同士が上記四角形の中心に対して対称形となっている。よって、このような形状のフィレット２００Ａにおいては、加熱加圧時に、ＩＣチップ１５の四角形の各隅部に対応するフィレット２００Ａの隅部（エッジ部）２００ｅでは封止樹脂量が多く、各短辺では上記隅部近傍から中央に向うに従い封止樹脂量が少なくなり、各長辺では上記隅部近傍から中央に向うに従い封止樹脂量が少なくなるようになっている。
【００１６】
上記形状のシート状の絶縁性熱硬化性樹脂フィレット２００Ａを使用してＩＣチップの装着方法を実施するとき、まず、図１及び図２に示すように、絶縁性熱硬化性樹脂フィレット２００Ａを基板２１側又はＩＣチップ１５に配置する。
【００１７】
次いで、図３及び図４に示すように、ＩＣチップ１５を吸着保持した加熱圧着ツール４７により、基板２１の一方の面とＩＣチップ１５との間に、上記絶縁性熱硬化性樹脂フィレット２００Ａを介在させつつ基板２１の一方の面にＩＣチップ１５を加熱しつつ加圧してＩＣチップ１５の電極１５ｐと基板２１の電極２１ｐとの電極接合を行う。このとき、同時的に、基板２１とＩＣチップ１５との間に熱硬化性樹脂フィレット２００Ａの絶縁性封止樹脂を充填して、ＩＣチップ１５の電極１５ｐと基板２１の電極２１ｐとの電極接合部分を封止することにより、ＩＣチップ１５が基板２１に圧接固定されかつ接合部分が上記封止樹脂で封止されたＩＣチップ装着体を得る。上記ＩＣチップ１５を封止樹脂である上記絶縁性熱硬化性樹脂フィレット２００Ａを介して基板２１に加熱加圧するとき、上記絶縁性熱硬化性樹脂フィレット２００Ａである封止樹脂は、ＩＣチップ１５の各辺の端面に沿って流動しやすい。このため、上記したように、ＩＣチップ１５の隅部に他の部分より多く封止樹脂が配置されているようなフィレットの形状とすることにより、ＩＣチップ１５の隅部に他の部分より封止樹脂を多く供給した状態とし、図５、図６、図７に順に示すように、ＩＣチップ１５の隅部から他の部分例えば各辺の中央部分に向けて（言い替えれば、封止樹脂の多い部分から少ない部分に）封止樹脂が矢印のように流動して当該中央部分に引き寄せられても、ＩＣチップ１５の隅部には十分な封止樹脂が残っていることになる。よって、ＩＣチップ１５の隅部及び中央部分などＩＣチップ１５の周辺に大略均一に封止樹脂が配置されて封止されたＩＣ装着体を得ることができる。なお、加熱加圧前の初期の封止樹脂フィレット２００Ａの体積は、封止樹脂硬化後の封止樹脂の体積と同一である。
【００１８】
上記実施形態によれば、上記フィレット２００Ａは、少なくとも、上記ＩＣチップ１５と大略同一形状である四角形の長辺側の中央部分で内向きにくぼんだ形状を上記加熱加圧前に有しており、上記加熱加圧時に、上記ＩＣチップ１５の四角形の長辺側での、上記フィレット２００Ａを構成する上記封止樹脂の外向きの流れ出しを、上記くぼんだ形状が無い場合よりも小さくするようにしている。
【００１９】
この結果、ＩＣチップ１５の隅部の封止樹脂が流動してＩＣチップ端面の中央部分に引き寄せられても、ＩＣチップ１５の隅部の封止樹脂が無くなることがなく、ＩＣチップ１５の隅部での強度不足が解消されてクラック（割れ）や欠けの発生を防止することができる。また、信頼性試験の温度サイクルでのＩＣチップ１５の隅部への応力集中が抑制されて、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及びＩＣチップ１５の割れを防止することができる。さらに、封止樹脂のフィレット拡がりが抑制されて、フィレット周辺の基板２１に配置されたランド２１ｑの汚染を防止することができる。すなわち、長辺の外側の近傍の基板２１に配置されているランド２１ｑを汚さないようにすることができる。従って、長辺側において、図９に示すように、受動部品１５０の半田接合時に、絶縁性の上記封止樹脂２００Ａが邪魔をすることなく、受動部品１５０の半田と基板２１のランド２１ｑとの間での接合不良を無くすことができる。
【００２０】
さらに、好ましくは、フィレットを、ＩＣチップ１５の短辺側で内向きに大きくくぼませた形状とすることにより、圧接時に、ＩＣチップ１５の短辺側での外向きの流れ出しも小さくして、短辺よりも外側に大きくフィレットが流れ出さないようにして、短辺側でも基板２１を汚さないようにすることができる。従って、短辺側において、受動部品１５０の半田接合時に、絶縁性の上記封止樹脂２００Ａが邪魔をすることなく、受動部品１５０の半田と基板２１のランド２１ｑとの間での接合不良を無くすことができる。
【００２１】
また、各辺の凹部においてフィレット中心側にくぼませる量は、短辺側の凹部２００ｄよりも、長辺側の凹部２００ｃが大きく切り欠かれているようにすることが好ましい。上記長辺側の凹部２００ｃの形状が上記短辺側の凹部２００ｄの形状より、面積が大であるようにすることが好ましい。その理由は、短辺側よりも長辺側のほうが、ＩＣチップ１５の端面に沿って流動する封止樹脂量が多くなるためである。よって、短辺側の凹部２００ｄよりも長辺側の凹部２００ｃが大きく切り欠かれているようにすることにより、短辺側でＩＣチップ１５の端面に沿って流動する封止樹脂量と、長辺側でＩＣチップ１５の端面に沿って流動する封止樹脂量とを大略均一にすることができ、ＩＣチップ１５の周辺に大略均一に封止樹脂が配置されたフィレットをより確実に形成することができる。
【００２２】
上記フィレット２００Ａの形状の一例としては、上記各凹部２００ｃ，２００ｄを楕円とする場合に、図１１（Ａ）に示すようにフィレット２００Ａの横の長さをＸ、縦の長さをＹ、図１１（Ｂ）に示すようにＩＣチップ１５の横の長さをＸ’、縦の長さをＹ’、初期のフィレット２００Ａのシートの厚みをｔＡ、圧着後の封止樹脂の厚みをｔＢ、ａｘは短辺側の凹部の端辺沿いの長さ、ｂｘは短辺側の凹部の端辺からの深さ、ａｙは長辺側の凹部の端辺沿いの長さ、ｂｙは長辺側の凹部の端辺からの深さとすると、次の式が成立するような、フィレット２００Ａの形状とするのが好ましい。
【００２３】
【数１】
（（Ｘ×Ｙ×ｔＡ）−π×ａｘ×ｂｘ−π×ａｙ×ｂｙ）＝（Ｘ’×Ｙ’×ｔＢ）
【００２４】
【実施例】
実施例１として、上記フィレット２００Ａを、縦（図１１（Ａ）のＸ）１７．０ｍｍ、横（図１１（Ａ）のＹ）８．５ｍｍ、長辺側の隅部（図１１（Ａ）のｅ１）１．５ｍｍ、長辺側の凹部の端辺からの深さ（図１１（Ａ）のｂｙ）が１．６５ｍｍの形状とする。
【００２５】
実施例２として、上記フィレット２００Ａを、縦（図１１（Ａ）のＸ）１７．０ｍｍ、横（図１１（Ａ）のＹ）８．５ｍｍ、長辺側の隅部（図１１（Ａ）のｅ１）１．５ｍｍ、長辺側の凹部の端辺からの深さ（図１１（Ａ）のｂｙ）が２．１５ｍｍ、短辺側の隅部（図１１（Ａ）のｅ２）１．０ｍｍ、短辺側の凹部の端辺からの深さ（図１１（Ａ）のｂｘ）が１．０ｍｍの形状とする。
【００２６】
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。
【００２７】
例えば、以下に、本発明にかかる上記実施形態にかかるＩＣチップ装着方法を、特に薄型化が望まれているカード型記録媒体の一例としての小型メモリカードに適用する例について、図面に基づいて詳細に説明する。なお、図面において、理解しやすくするため、ＩＣチップ又はメモリチップと各基板との接合部分を断面にて示しているが、実際には、接合部分は全て封止樹脂で封止することが望ましい。
【００２８】
まず、その小型メモリカードの具体的な基本的な構成を図２５〜図２７に示す。なお、この小型メモリカードは、上記ＩＣチップの装着方法により上記ＩＣチップ例えばメモリチップ１５が上記基板例えばメモリ用基板２１に装着されて構成されるモジュールが筐体１３０内に収納されたモジュール部品の一例である。
【００２９】
図において、１１０は基板、１１３は基板１１０の裏面（図２５では上側の面、図２６では下側の面）に実装されるＡＳＩＣ（Application Specific Integrated Circuit）のコントローラＬＳＩチップ（ＡＳＩＣ用ＩＣチップ）、１１４は基板１１０の裏面に実装されるマイクロプロセッサ用ＩＣチップ、１１５は基板１１０の表面（図２５では下側の面、図２６では上側の面）に実装されるＣＳＰ（Chip Size Package）であるフラッシュメモリチップ、１１６は基板１１０の電極、１１８は基板１１０の表面に実装されるチップコンデンサ、１１９は基板１１０の表面に実装されるチップ抵抗、１３０は基板１１０の表面を覆う上ケース、１３１は上ケース１３０に固着されて基板１１０の裏面を覆う下ケース、１３１ａは下ケース１３１の電極用開口、１３２はライトプロテクト用切換えスイッチである。なお、上記上ケース１３０と上記下ケース１３１とにより、筐体の一例を構成している。
【００３０】
このような小型メモリカードの規格の例としては、図２７に示すように、上ケース１３０に下ケース１３１が固着された状態の製品としての小型メモリカードでは、幅２４ｍｍ×高さ３２ｍｍ×厚さ２．１ｍｍとなることが要求される。なお、図２５では、上ケース１３０の厚さは１．４ｍｍ、下ケース１３１の厚さは０．７ｍｍとなっている。また、フラッシュメモリのＩＣチップは、一例として、厚さ８０μｍで短辺７．８ｍｍ×長辺１６ｍｍの長方形薄板状に構成されている。
【００３１】
このような規格に従った小型メモリカードにおいて、メモリの容量を増加させる場合にＩＣチップを高い信頼性で装着するときに本発明の上記実施形態を適用することが好ましく、これについて、以下に詳細に説明する。ただし、この規格は、理解しやすくするための一例として述べるものであって、本発明はこれに限定されるものではない。
【００３２】
本発明の上記実施形態にかかるＩＣチップ装着方法が適用できるカード型記録媒体の一例としての小型メモリカードは、図２８〜図３０に示すように、ベース基板モジュール２１０と、ベース基板モジュール２１０上に実装された第１メモリモジュール２２１と、第１メモリモジュール２２１上に実装された第２メモリモジュール２２２とを備えて、図２６の上記コントローラＬＳＩチップ１１３とマイクロプロセッサ用ＩＣチップ１１４とフラッシュメモリチップ１１５とが実装された基板１１０を構成し、上ケース３０と下ケース３１内に、各ケース３０，３１との間にはそれぞれ所定の隙間を空けて収納されるようにしている。
【００３３】
ベース基板モジュール２１０は、長方形板状のベース基板１０の下面に、マイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３とを所定間隔あけて実装されて構成されている。マイクロプロセッサ用ＩＣチップ１４の各電極と各基板の各電極、及び、ＡＳＩＣ用ＩＣチップ１３の各電極と各基板の各電極とは、本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、バンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。ベース基板１０の上面には、その一端部に、チップコンデンサ１８及びチップ抵抗１９をベース基板１０の長手方向沿いの長辺とは直交する短辺沿いに実装している。ベース基板１０の長手方向沿いの長辺の近傍には、ベース基板１０の回路パターンと電気的に接続され、かつ、他のメモリ用基板２１，２２と接続するための電極として機能するように、貫通孔１０ａが多数形成されており、各貫通孔１０ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔１０ａは小型メモリカードの製造の際に位置決め孔１０ｚとして使用されることもある。なお、１６は小型メモリカードのカード電極、１８はチップコンデンサ、１９はチップ抵抗である。
【００３４】
第１メモリモジュール２２１は、ベース基板１０よりも小さい長方形の第１メモリ用基板２１の表裏両面（上下両面）に、合計４個のフラッシュＥＥＰＲＯＭなどの不揮発性メモリチップなどのメモリチップ１５を実装して構成されている。本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、各メモリチップ１５の各電極と第１メモリ用基板２１の各電極とはバンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。第１メモリ用基板２１の長手方向沿いの長辺の近傍には、第１メモリ用基板２１の回路パターンと電気的に接続され、かつ、ベース基板１０及び第２メモリ用基板２２と接続するための電極として機能するように、貫通孔２１ａが多数形成されており、各貫通孔２１ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔２１ａは小型メモリカードの製造の際に位置決め孔２１ｚとして使用されることもある。
【００３５】
第２メモリモジュール２２２は、第１メモリモジュール２２１と同一構造であって、ベース基板１０よりも小さい長方形の第２メモリ用基板２２の表裏両面（上下両面）に、合計４個のフラッシュメモリなどのメモリチップ１５を実装して構成されている。本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、各メモリチップ１５の各電極と第２メモリ用基板２２の各電極とはバンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。第２メモリ用基板２２の長手方向沿いの長辺の近傍には、第２メモリ用基板２２の回路パターンと電気的に接続され、かつ、ベース基板１０及び第１メモリ用基板２１と接続するための電極として機能するように、貫通孔２２ａが多数形成されており、各貫通孔２２ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔２２ａは小型メモリカードの製造の際に位置決め孔２２ｚとして使用されることもある。
【００３６】
ベース基板１０の各貫通孔１０ａ、第１メモリ用基板２１の各貫通孔２１ａ、及び、第２メモリ用基板２２の各貫通孔２２ａを、上記ベース基板１０のメモリ用基板実装面に直交する方向に基板間を電気的に接続する導体の一例としての導電性ワイヤ１１がそれぞれ貫通して、各貫通孔内のクリーム半田１２に接触して、ベース基板１０の各貫通孔１０ａ内のクリーム半田１２と、第１メモリ用基板２１の各貫通孔２１ａ内のクリーム半田１２と、第２メモリ用基板２２の各貫通孔２２ａ内のクリーム半田１２とを導電性ワイヤ１１により電気的に接続する。具体的な例として、各貫通孔は、各基板の回路に接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールとし、導電性ワイヤ１１としては、直径０．２０μｍの銅ワイヤとする。各貫通孔については、ベース基板１０の各貫通孔１０ａのみをベース基板１０の回路に接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールとし、第１メモリ用基板２１の各貫通孔２１ａ及び第２メモリ用基板２２の各貫通孔２２ａはそれぞれ各メモリ用基板基板の回路にそれぞれ接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールを半分カットした大略半円形状（図２８参照）とすることもできる。
【００３７】
このように、ベース基板１０と第１メモリ用基板２１と第２メモリ用基板２２とを導電性ワイヤ１１により接続することができるため、ベース基板１０の上に、それぞれ両面にメモリチップ１５を実装可能な２層のメモリ用基板２１，２２を狭い間隔で小スペース内に配置することができるとともに、各基板間の電極を導電性ワイヤ１１により接続することにより、電極間での接続強度を向上させることができる。このような構成することにより、ベース基板１０のいずれか一方の面にメモリを実装する場合と比較して、メモリの実装可能な面積は、第１メモリ用基板２１の表裏両面、第２メモリ用基板２２の表裏両面の４倍に増加し、最大で４倍までメモリ容量を増加させることができる。よって、例えば、１個のメモリチップ１５が３２ＭＢのとき、２個のメモリチップ１５しか実装できないときは２×３２ＭＢ＝６４ＭＢであったのが、最大で８×３２ＭＢ＝２５６ＭＢとすることができる。また、１個のメモリチップ１５が６４ＭＢのときには、最大で８×６４ＭＢ＝５１２ＭＢとすることができる。さらに、１個のメモリチップ１５が１２８ＭＢのときには、最大で８×１２８ＭＢ＝約１ＧＢとすることができる。
【００３８】
また、各メモリ用基板２１，２２の表裏両面に２個ずつ全く同一位置に同一サイズ及び厚みのメモリチップ１５を実装することができるため、各メモリ用基板２１，２２に熱的又は機械的応力が作用したとき、例えば、封止樹脂の硬化収縮などにより各基板が片側に反ることが防止できる。また、上記各メモリ用基板２１，２２には、上記複数のメモリチップ１５が上記メモリ用基板２１，２２の長手方向の中心に対して対称に配置することができて、各メモリ用基板２１，２２全体として、応力の偏った分布を防止することができる。
【００３９】
また、メモリチップ１５が実装されたメモリモジュール２２１，２２２をベース基板１０とは別部品として別個に構成することができ、バーンイン時にメモリチップ１５が不良と判断された場合には、そのメモリモジュールのみを廃棄すればよく、ＩＣチップ１３，１４が実装されたベース基板１０まで廃棄する必要がなくなる。
【００４０】
また、各メモリチップ１５を各基板に対してアウターリード無しに直接実装すなわちフリップチップ実装するため、言いかえれば、各メモリチップ１５の各電極と各基板の各電極とをバンプなどを介して直接的に接合するため、各メモリチップ１５の外側にアウターリードを引き出して各基板に接合するスペースや手間を省くことができて、小スペース化、工程の短縮化を図ることができる。
【００４１】
なお、図２５〜図２７の小型メモリカードの規格に対応するようにするため、一例として、図２９に示すように、ベース基板１０の厚さは０．２ｍｍ、第１メモリ用基板２１の厚さは０．１５ｍｍ、第２メモリ用基板２２の厚さは０．１５ｍｍ、第２メモリ用基板２２の下面に実装されたメモリチップ１５と第１メモリ用基板２１の上面に実装されたメモリチップ１５との隙間は０．４１ｍｍ、第１メモリ用基板２１の下面に実装されたメモリチップ１５とベース基板１０の上面との隙間は０．４１ｍｍである。また、第２メモリ用基板２２の上面に実装されたメモリチップ１５の上面とベース基板１０の下面との距離は１．１２ｍｍ、ベース基板１０の下面とベース基板１０の下面に実装されたマイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３の上面との距離は０．３５ｍｍ、よって、第２メモリ用基板２２の上面に実装されたメモリチップ１５の上面とベース基板１０の下面に実装されたマイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３の上面との距離は１．４７ｍｍとなるようにしている。
【００４２】
なお、各基板、すなわち、ベース基板１０、第１メモリ用基板２１、第２メモリ用基板２２は単層基板、多層基板いずれの形態でもよい。
【００４３】
以下に、上記小型メモリカードの製造方法について説明する。
【００４４】
図３１（Ａ）に示すように、ベース基板１０の下面側には、本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、マイコン用ＩＣチップであるマイクロプロセッサ用ＩＣチップ１４とコントローラ用ＩＣチップであるＡＳＩＣ用ＩＣチップ１３の２つのＩＣチップがベアチップ実装されて、ベース基板モジュール２１０を１個形成する。なお、このとき、具体的には図示しないが、ベース基板１０の下面には小型メモリカードのカード電極１６を形成しておくとともに、ベース基板１０の上面にはチップコンデンサ１８、チップ抵抗１９も実装しておく。
【００４５】
また、図３１（Ｂ），図３１（Ｃ）に示すように、本発明の上記実施形態にかかるＩＣチップの装着方法を使用して、２枚のメモリ用基板２１，２２の上下両面のそれぞれにフラッシュメモリなどのメモリチップ１５を２個ずつフリップチップ実装して、第１及び第２メモリモジュール２２１，２２２を２個形成する。
【００４６】
これらの図３１（Ａ），図３１（Ｂ），図３１（Ｃ）に示すそれぞれの工程は、同時に行っても良いし、任意の順に行うようにしてもよい。また、多数の小型メモリカードを製造する場合には、図３１（Ａ），図３１（Ｂ），図３１（Ｃ）に示す工程をそれぞれ多数回行って、予め多数の第１及び第２メモリモジュール２２１，２２２及びベース基板モジュール２１０を製造しておいてもよい。
【００４７】
次に、図３２（Ａ）及び（Ｂ）にそれぞれ示すように、第１及び第２メモリ基板２１，２２の各貫通孔２１ａ，２２ａ内にクリーム半田１２をディスペンサ５１によりそれぞれ供給する。同様に、図３２（Ｃ）に示すように、ベース基板１０の各貫通孔１０ａ内にもクリーム半田１２をディスペンサ５１により供給する。なお、各基板１０，２１，２２において、長手方向両端の同一箇所にある貫通孔を位置決め孔１０ｚ，２１ｚ，２２ｚとして使用するため、基板接続用の電極としての機能を果たさないようにしており、クリーム半田１２は挿入しないようにする。また、上記位置決め孔１０ｚ，２１ｚ，２２ｚの代わりに、各基板に位置決め用マークを設けたり、又は、各基板の回路パターンの一部を位置決め用マークとして使用することにより、基板同士の位置決めに利用するようにしてもよい。
【００４８】
次いで、図３２（Ｄ）に示すように、第１メモリモジュール２２１と第２メモリモジュール２２２とを仮固定する。すなわち、第１メモリ用基板２１の上に第２メモリ用基板２２を載置して、各端部の位置決め孔２１ｚ，２２ｚ同士が互いに同一に位置するように位置決め調整したのち、絶縁性の仮固定用接着剤５２により、第１メモリ用基板２１の上面に実装した２個のメモリチップ１５，１５の上面と、第２メモリ用基板２２の下面に実装した２個のメモリチップ１５，１５の下面とを接着して、第１メモリモジュール２２１と第２メモリモジュール２２２とを仮固定する。このとき、第１メモリ用基板２１と第２メモリ用基板２２とは大略平行になるようにする。これは、小型メモリカード全体の寸法を規格内の寸法にするためである。
【００４９】
次いで、図３３（Ａ）に示すように、仮固定された第１メモリモジュール２２１と第２メモリモジュール２２２をベース基板モジュール２１０に仮固定する。すなわち、第１メモリモジュール２２１の下面に実装された２個のメモリチップ１５とベース基板モジュール２１０の上面とを絶縁性の仮固定用接着剤５２により接着して、ベース基板モジュール２１０の上に、仮固定された第１メモリモジュール２２１と第２メモリモジュール２２２を仮固定する。このとき、第１メモリ用基板２１と第２メモリ用基板２２とベース基板１０とは互いに大略平行になるようにする。これは、小型メモリカード全体の寸法を規格内の寸法にするためである。
【００５０】
次いで、図３３（Ｂ）に示すように、モジュール間の電極同士を導電性ワイヤ１１で個別に接続する。すなわち、ベース基板モジュール２１０の各位置決め孔１０ｚと第１メモリモジュール２２１の各位置決め孔２１ｚと第２メモリモジュール２２２の各位置決め孔２２ｚとを一致させるように位置決めした状態で、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを、導電性ワイヤ１１で個別に接続する。
【００５１】
その後、リフロー炉内に入れることにより、又は、ホットエアなどの熱風を吹き付けることにより、各クリーム半田１２を溶融して各クリーム半田１２と導電性ワイヤ１１とを完全に固着させることにより、確実に電気的に接続する。
【００５２】
次いで、ベース基板モジュール２１０のベース基板１０と第１メモリモジュール２２１の第１メモリ用基板２１との間、第１メモリモジュール２２１の第１メモリ用基板２１と第２メモリモジュール２２２の第２メモリ用基板２２との間、第２メモリ用基板２２の上面の２個のメモリチップ１５間を、それぞれ、絶縁性の封止樹脂２００Ａで封止する。これにより、各メモリチップ１５の厚さが０．１ｍｍ程度と薄くかつ２個のメモリチップ１５，１５間の間隔が狭くても、上記実施形態に記載したように、ＩＣチップの周辺に大略均一に封止樹脂が配置されるなどの上記作用効果を確実に奏することができるフィレット２００Ａを形成することができる。
【００５３】
次いで、これを上下ケース３０，３１内に収納して上記小型メモリカードを得る。
【００５４】
上記小型メモリカードの製造方法によれば、図２８の小型メモリカードにおいてをベース基板モジュール２１０に実装する前に、予め第１メモリモジュール２２１と第２メモリモジュール２２２とを実装してバーンイン試験などによりメモリモジュール全体としての機能を検査することができ、不良の場合には、メモリモジュールのみを廃棄すればよく、メモリモジュールに比較して高価なベース基板モジュール２１０を廃棄する必要がなくなり、コストダウンを図ることができる。
【００５５】
なお、図３３（Ｂ）に示すように上記ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを、多数の導電性ワイヤ１１で個別に接続する代わりに、図３３（Ｃ）に示すように、モジュール間の電極同士を、導体の別の例としての連続した１本又は数本の導電性ワイヤ５３で接続するようにしてもよい。
【００５６】
すなわち、ベース基板モジュール２１０と第１メモリモジュール２２１と第２メモリモジュール２２２とが上下に重なるように位置する３個のクリーム半田１２の電極、すなわち、導電性ワイヤ５３を、第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極とを貫通させる。次いで、Ｕ字状に折り曲げたのち、導電性ワイヤ５３を、隣接するベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを貫通させる。次いで、再び、Ｕ字状に折り曲げたのち、例えば、隣接する第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極とを貫通させる。このようにして、接続すべき全てのクリーム半田１２の電極を接続する。
【００５７】
次いで、リフロー炉内に上記モジュールを搬入してリフロー工程を行うことにより、または、ホットエアなどの熱風を吹き付けることにより、各クリーム半田１２を溶融して各クリーム半田１２と導電性ワイヤ５３とを導通状態のまま完全に固着させることにより、確実に電気的に接続する。
【００５８】
次いで、上記導電性ワイヤ５３の上記Ｕ字状に折り曲げた部分を切断して除去することにより、ベース基板１０と第１及び第２メモリ用基板２１，２２の上下に重なるように位置する３個のクリーム半田１２の電極を互に個別的に導通させ、かつ、３個の接続部毎に独立的に導通させる導通用柱部材として機能させることができる。
【００５９】
このような構成によれば、多数の導電性ワイヤ１１を予め用意する必要がなく、用意すべき部品点数を削減することができるとともに、多数の導電性ワイヤ１１を一本ずつ接続するよりも連続した導電性ワイヤ５３を半田１２に貫通させる方が接続しやすく、作業の軽減を図ることができる。
【００６０】
上記構成において、ベース基板１０と第１メモリ用基板２１と第２メモリ用基板２２とを同時に位置決めして仮固定するようにしてもよい。また、仮固定は、接着剤の代わりに両面粘着テープを使用することもできる。さらには、接着剤を使用せずに、他の部材又は半田の粘着力を利用して上記三枚の基板を位置決め保持するようにしてもよい。
【００６１】
図３４は、本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる別の小型メモリカードの完成状態での一部断面側面図である。図３４では、導電性ワイヤ５３の代わりに、銅などの導電性ボール７１を使用するものである。すなわち、ベース基板１０の各貫通孔１０ａ内のクリーム半田１２と第１メモリ用基板２１の各貫通孔１０ａ内のクリーム半田１２との間に導電性ボール７１を介在させて、ベース基板１０と第１メモリ用基板２１との間を大略平行に保持するとともに、第１メモリ用基板２１の各貫通孔２１ａ内のクリーム半田１２と第２メモリ用基板２２の各貫通孔２２ａ内のクリーム半田１２との間に導電性ボール７１を介在させて第１メモリ用基板２１と第２メモリ用基板２２との間を大略平行に保持するようにしている。この場合、導電性ボール７１の直径よりも各貫通孔１０ａ，２１ａ，２２ａのクリーム半田１２の外径を大きくして、導電性ボール７１が各クリーム半田１２の電極上に若干入り込みつつ安定して保持されるようにするのが好ましい。
【００６２】
導電性ボール７１の一例としては、直径０．３μｍの銅ボールを使用することができる。導電性ボール７１の材料としては、銅以外に、スズ−亜鉛系、スズ−銀系、スズ−銅系も使用することができる。
【００６３】
上記構成によれば、先の例の小型メモリカードと同様な作用効果を奏することができる上に、ベース基板１０と第１メモリ用基板２１、及び、第１メモリ用基板２１と第２メモリ用基板２２との間に導電性ボール７１を介在させることにより、各基板の間隔を容易に均等にすることができて、各基板を大略平行に配置することができる。また、導電性ボール７１を銅などの半田よりも融点が高い材料より構成すれば、後工程でリフローやエアブローにより半田を溶融するときでも導電性ボール７１が溶融せず、基板間隔を導電性ボール７１により確実に確保することができ、高い精度で基板間の平行度を保持することができる。よって、また、基板間が導電性ボール７１で支持されるため、機械的な応力が作用しても導電性ボール７１は容易に変形しない。従って、熱的な応力及び機械的な応力に抗して、基板間の平行度を確実に保持することができるとともに、隣接する導電性ボール７１との接触も防止することができてショートを防止できる。さらに、導電性ボール７１の直径を小さくすることにより、より狭いピッチでの配置が可能となり、配線の自由度が増し、各メモリチップ１５への個別配線が可能となり、メモリチップ１５とＩＣチップ１３，１４間での処理速度の向上を図ることができる。
【００６４】
なお、本発明は、さらに、上記実施形態に限定されるものではなく、その他種々の態様で実施できる。
【００６５】
例えば、上記フィレットの形状は先に述べた形状に限られるものではなく、凹部や隅部の形状は他の任意の形状でもよい。
【００６６】
また、本発明の別の実施形態として、フィレット２００Ａを使用してノンスタッドバンプ（ＮＳＤ）工法によりベアチップであるＩＣチップを回路基板にフリップチッブ実装するようにしてもよい。具体的には、この本発明の別の実施形態にかかる回路基板へのＩＣチップ実装方法を図３５（Ａ）〜図４１を用いて説明する。
【００６７】
図３５（Ａ）のＩＣチップ１５においてＩＣチップ１５のＡｌパッド電極１５ｐにワイヤボンディング装置により図３８（Ａ）〜図３８（Ｆ）のごとき動作によりバンプ（突起電極）１５ｂを形成する。すなわち、図３８（Ａ）でホルダ９３から突出したワイヤ９５の下端にボール９６を形成し、図３８（Ｂ）でワイヤ９５を保持するホルダ９３を下降させ、ボール９３をＩＣチップ１５の電極１５ｐに接合して大略バンプ３の形状を形成し、図３８（Ｃ）でワイヤ９５を下方に送りつつホルダ９３の上昇を開始し、図３８（Ｄ）に示すような大略矩形のループ９９にホルダ９３を移動させて図３８（Ｅ）に示すようにバンプ３の上部に湾曲部９８を形成し、引きちぎることにより図３８（Ｆ）に示すようなバンプ３を形成する。あるいは、図３８（Ｂ）でワイヤ９５をホルダ９３でクランプして、ホルダ９３を上昇させて上方に引き上げることにより、金ワイヤ９５を引きちぎり、図３８（Ｇ）のようなバンプ３の形状を形成するようにしてもよい。このように、ＩＣチップ１５の各電極１５ｐにバンプ３を形成した状態を図３５（Ｂ）に示す。
【００６８】
次に、図３５（Ｃ）に示す回路基板２１の電極２１ｐ上に、図３５（Ｄ）に示すように、ＩＣチップ１５の大きさより若干大きな寸法にてカットされた熱硬化性樹脂シート状の絶縁性熱硬化性樹脂フィレット２００Ａを配置し、例えば８０〜１２０℃に熱せられた貼付けツール７により、例えば５〜１０ｋｇｆ／ｃｍ２程度の圧力で熱硬化性樹脂フィレット２００Ａを基板２１の電極２１ｐ上に貼り付ける。この後、熱硬化性樹脂フィレット２００Ａのツール７側に取り外し可能に配置されたセパレータ６ａを剥がすことにより、基板２１の準備工程が完了する。このセパレータ６ａは、ツール７に熱硬化性樹脂フィレット２００Ａが貼り付くのを防止するためのものである。
【００６９】
ここで、熱硬化性樹脂フィレット２００Ａは、シリカなどの無機系フィラーを入れたもの（例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど）、無機系フィラーを全く入れないもの（例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど）が好ましいとともに、後工程のリフロー工程での高温に耐えうる程度の耐熱性（例えば、２４０℃に１０秒間耐えうる程度の耐熱性）を有することが好ましい。
【００７０】
次に、図３５（Ｅ）及び図３６（Ｆ）に示すように、熱せられた接合ツール４７により、上記前工程でバンプ３が電極１５ｐ上に形成されたＩＣチップ１５を、上記前工程で準備された基板２１のＩＣチップ１５の電極１５ｐに対応する電極２１ｐ上に位置合わせしたのち押圧する。このとき、バンプ３は、その頭部３ａが、基板２１の電極２１ｐ上で図３９（Ａ）から図３９（Ｂ）に示すように変形されながら押しつけられていく、このときＩＣチップ１５を介してバンプ３側に印加する荷重は、バンプ３の径により異なるが、折れ曲がって重なり合うようになっているバンプ３の頭部３ａが、必ず図３９（Ｃ）のように変形する程度の荷重を加えることが必要である。この荷重は最低でも２０（ｇｆ）を必要とする。荷重の上限は、ＩＣチップ１５、バンプ３、回路基板２１などが損傷しない程度とする。場合によって、その最大荷重は１００（ｇｆ）を越えることもある。なお、２００ｍ及び２００ｓは熱硬化性樹脂フィレット２００Ａが接合ツール４７の熱により溶融した溶融中の熱硬化性樹脂及び溶融後に熱硬化された樹脂である。
【００７１】
なお、セラミックヒータ又はパルスヒータなどの内蔵するヒータ８ａ（図４１参照）により熱せられた接合ツール４７により、上記前工程でバンプ３が電極１５ｐ上に形成されたＩＣチップ１５を、上記前工程で準備された基板２１のＩＣチップ１５の電極１５ｐに対応する電極２１ｐ上に図３５（Ｅ）及び図３６（Ｆ）に示すように位置合わせする位置合わせ工程と、位置合わせしたのち図３６（Ｇ）に示すように押圧接合する工程とを１つの位置合わせ兼押圧接合装置、例えば、図３６（Ｆ）の位置合わせ兼押圧接合装置で行うようにしてもよい。しかしながら、別々の装置、例えば、多数の基板を連続生産する場合において位置合わせ作業と押圧接合作業とを同時的に行うことにより生産性を向上させるため、位置合わせ工程は図４０（Ｂ）の位置合わせ装置で行い、押圧接合工程は図４１の接合装置で行うようにしてもよい。なお、図４０（Ｃ）では、生産性を向上させるため、２つの接合装置を示して、１枚の回路基板２１の２個所を同時に押圧接合できるようにしている。
【００７２】
このとき、回路基板２１は、ガラス布積層エポキシ基板（ガラエポ基板）やガラス布積層ポリイミド樹脂基板などが用いられる。これらの基板２１は、熱履歴や、裁断、加工により反りやうねりを生じており、必ずしも完全な平面ではない。そこで、図４０（Ａ）及び図４０（Ｂ）に示すように、例えば約５μｍ以下に調整されるように平行度がそれぞれ管理された接合ツール４７とステージ４９とにより、接合ツール４７側からステージ４９側に向けて熱と荷重をＩＣチップ１５を通じて回路基板２１に局所的に印加することにより、その印加された部分の回路基板２１の反りが矯正せしめられる。また、ＩＣチップ１５は、アクティブ面の中心を凹として反っているが、これを接合時に２０ｇｆ以上の強い加重で加圧することで、基板２１とＩＣチップ１５の両方の反りやうねりを矯正することができる。このＩＣチップ１５の反りは、ＩＣチップ１５を形成するとき、Ｓｉに薄膜を形成する際に生じる内部応力により発生するものである。
【００７３】
こうして回路基板２１の反りが矯正された状態で、例えば１４０〜２３０℃の熱がＩＣチップ１５と回路基板２１の間の熱硬化性樹脂フィレット２００Ａに例えば数秒〜２０秒程度印加され、この熱硬化性樹脂フィレット２００Ａが硬化される。このとき、最初は熱硬化性樹脂フィレット２００Ａを構成する熱硬化性樹脂が流れてＩＣチップ１５のエッヂまで封止する。また、樹脂であるため、加熱されたとき、当初は自然に軟化するためこのようにエッヂまで流れるような流動性が生じる。熱硬化性樹脂の体積はＩＣチップ１５と回路基板２１との間の空間の体積より大きくすることにより、この空間からはみ出すように流れ出て、封止効果を奏することができる。この後、加熱されたツール４７が上昇することにより、加熱源がなくなるためＩＣチップ１５と熱硬化性樹脂フィレット２００Ａの温度が急激に低下して、熱硬化性樹脂フィレット２００Ａは流動性を失い、図３６（Ｇ）及び図３９（Ｃ）に示すように、ＩＣチップ１５は硬化した熱硬化性樹脂２００ｓにより回路基板２１上に固定される。また、回路基板２１側をステージ４９により加熱しておくと、接合ツール４７の温度をより低く設定することができる。
【００７４】
なお、図３５（Ａ）から図３６（Ｇ）までは、熱硬化性樹脂フィレット２００Ａ又は熱硬化性接着剤６ｂを回路基板２１側に形成することについて説明したが、これに限定されるものではなく、図３７（Ｉ）に示すように、ＩＣチップ１５側に形成するようにしてもよい。この場合、特に、熱硬化性樹脂フィレット２００Ａの場合に、熱硬化性樹脂フィレット２００Ａの回路基板側に取り外し可能に配置されたセパレータ６ａとともにゴムなどの弾性体１１７にＩＣチップ１５を押し付けて、バンプ３の形状に沿って熱硬化性樹脂フィレット２００ＡがＩＣチップ１５に貼り付けられるようにしてもよい。
【００７５】
なお、上記実施形態において、回路基板２１としては、多層セラミック基板、ガラス布積層エポキシ基板（ガラエポ基板）、アラミド不織布基板、ガラス布積層ポリイミド樹脂基板、ＦＰＣ（フレキシブル・プリンテッド・サーキット）などが用いられる。これらの基板２１は、熱履歴や、裁断、加工により反りやうねりを生じており、必ずしも完全な平面ではない。そこで、熱と荷重とをＩＣチップ１５を通じて回路基板２１に局所的に印加することにより、その印加された部分の回路基板２１の反りが矯正される。
【００７６】
また、上記各実施形態では、フィレット２００Ａとして、シート状の部材で説明したが、半液体状又は液体状の封止樹脂をメモリ用基板２１上に塗布などにより供給するようにしてもよい。また、フィレット２００Ａもメモリ用基板２１上に予め載置するものに限らず、メモリチップ１５側に配置するようにしてもよい。
【００７７】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【００７８】
【発明の効果】
本発明によれば、上記フィレットは、上記電子部品と若干大きな寸法の外形の長方形を基本形状とし、かつ、上記長方形の対向する一対の短辺及び長辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた凹部を有するとともに、上記長方形の隅部は上記電子部品の隅部よりも外側にはみ出すように形成されて上記長方形の隅部に上記長方形の上記長辺の中央部分及び上記短辺の中央部分より多く封止樹脂が配置されており、上記加熱加圧時に、上記電子部品の長方形の上記辺側での、上記フィレットを構成する上記封止樹脂の外向きの流れ出しを、上記凹んだ形状が無い場合よりも小さくするようにしている。
【００７９】
この結果、長方形の電子部品の隅部の封止樹脂が流動して電子部品端面の中央部分に引き寄せられても、電子部品の隅部の封止樹脂が無くなることがなく、電子部品の隅部での強度不足が解消されてクラック（割れ）や欠けの発生を防止することができる。また、信頼性試験の温度サイクルでの電子部品の隅部への応力集中が抑制されて、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及び電子部品の割れを防止することができる。さらに、封止樹脂のフィレット拡がりが抑制されて、フィレット周辺の対象物に配置されたランドの汚染を防止することができる。すなわち、上記辺の外側の近傍の対象物に配置されているランドを汚さないようにすることができる。従って、上記辺側において、受動部品の半田接合時に、絶縁性の上記封止樹脂が邪魔をすることなく、受動部品の半田と対象物のランドとの間での接合不良を無くすことができる。
【００８０】
さらに、好ましくは、フィレットを、電子部品の短辺側で内向きに大きくくぼませた形状とすることにより、圧接時に、電子部品の短辺側での外向きの流れ出しも小さくして、短辺よりも外側に大きくフィレットが流れ出さないようにして、短辺側でも対象物を汚さないようにすることができる。従って、短辺側において、受動部品の半田接合時に、絶縁性の上記封止樹脂が邪魔をすることなく、受動部品の半田と対象物のランドとの間での接合不良を無くすことができる。
【００８１】
また、上記長辺側の凹部の形状が上記短辺側の凹部の形状より面積が大であるようにすることが好ましい。その理由は、短辺側よりも長辺側のほうが、電子部品の端面に沿って流動する封止樹脂量が多くなるためである。よって、短辺側の凹部の形状よりも長辺側の凹部の形状が面積的に大きく切り欠かれているようにすることにより、短辺側で電子部品の端面に沿って流動する封止樹脂量と、長辺側で電子部品の端面に沿って流動する封止樹脂量とを大略均一にすることができ、電子部品の周辺に大略均一に封止樹脂が配置されたフィレットをより確実に形成することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態にかかるＩＣチップの装着方法において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定を開始する状態の基板側の平面図である。
【図２】 図１の工程において、絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定を開始する状態の側面図である。
【図３】 図１の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定する状態の透視平面図である。
【図４】 図３の工程において、加熱圧着ツールにより絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定する状態の側面図である。
【図５】 図３の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の透視平面図である。
【図６】 図５の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の透視平面図である。
【図７】 図６の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の透視平面図である。
【図８】 図７の工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の側面図である。
【図９】 図７のＩＸ−ＩＸ線断面図である。
【図１０】 図７のＸ−Ｘ線断面図である。
【図１１】 （Ａ），（Ｂ）はそれぞれ上記ＩＣチップの装着方法において使用するフィレットの平面図、及び、上記ＩＣチップの装着方法において使用するＩＣチップの平面図である。
【図１２】 従来のＩＣチップの装着方法において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に四角形の絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定を開始する状態の基板側の平面図である。
【図１３】 図１２の工程において、絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定を開始する状態の側面図である。
【図１４】 図１２の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定する状態の透視平面図である。
【図１５】 図１４の工程において、加熱圧着ツールにより絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつ圧接固定する状態の側面図である。
【図１６】 図１４の工程に続く工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の透視平面図である。
【図１７】 図１６の工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する状態の側面図である。
【図１８】 図１６のＸＶＩＩＩ−ＸＶＩＩＩ線断面図である。
【図１９】 図１６のＸＩＸ−ＸＩＸ線断面図である。
【図２０】 図１７の工程において、加熱圧着ツールにより、基板の一方の面とＩＣチップとの間に絶縁性熱硬化性樹脂フィレットを介在させつつ基板の一方の面にＩＣチップを加熱しつつさらに圧接固定する、別の状態の透視平面図である。
【図２１】 図２０の工程において矢印ＸＸ部分におけるクラック発生状態を示す説明図である。
【図２２】 図２０の工程において矢印ＸＸ部分における欠け発生状態を示す説明図である。
【図２３】 （Ａ），（Ｂ）はそれぞれ、信頼性試験の温度サイクルにおいて、ＩＣチップの隅部に応力集中が発生し、封止樹脂の剥離や接合部のオープン（言い替えれば接合不良）及びＩＣチップの割れを引き起こす状態を説明する説明図である。
【図２４】 （Ａ），（Ｂ），（Ｃ）はそれぞれ、封止樹脂のフィレット拡がりにより、フィレット周辺の基板に配置されたランドが汚染される状態を示す説明図である。
【図２５】 本発明の各実施形態にかかるＩＣチップ装着方法が適用できる小型メモリカードの基本となる小型メモリカードの分解斜視図である。
【図２６】 図２５の小型メモリカードの一部断面側面図である。
【図２７】 図２５の小型メモリカードの底面図である。
【図２８】 本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる小型メモリカードのケースを除いた状態での概略斜視図である。なお、一部の導体を取り除いて、電極などを理解しやすくしている。
【図２９】 図２８の小型メモリカードの側面図である。
【図３０】 図２８の小型メモリカードの完成状態での一部断面側面図である。ただし、理解しやすくするため、メモリチップと基板との接続部分及びケースを断面で示す。
【図３１】 （Ａ），（Ｂ），（Ｃ）はそれぞれ図２８の小型メモリカードの製造方法において、ベース基板モジュール、第１メモリモジュール、及び、第２メモリモジュールを製造する工程の一部断面の説明図である。
【図３２】 （Ａ），（Ｂ），（Ｃ），（Ｄ）はそれぞれ図２８の小型メモリカードの製造方法において、ベース基板モジュール、第１メモリモジュール、及び、第２メモリモジュールにクリーム半田を塗布する工程の一部断面の説明図、第１メモリモジュールと第２メモリモジュールとを仮固定する工程の一部断面の説明図である。
【図３３】 （Ａ），（Ｂ），（Ｃ）はそれぞれ図２８の小型メモリカードの製造方法において、仮固定された第１メモリモジュールと第２メモリモジュールをベース基板モジュールに仮固定する工程、さらに、モジュール間の電極同士を導電性ワイヤで個別に接続する工程、モジュール間の電極同士を導体の別の例としての連続した導電性ワイヤで接続する工程の一部断面の説明図である。
【図３４】 本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる別の例の小型メモリカードの完成状態での一部断面側面図である。ただし、理解しやすくするため、メモリチップと基板との接続部分及びケースを断面で示す。
【図３５】 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）はそれぞれ本発明のさらに別の実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図３６】 （Ｆ）、（Ｇ）はそれぞれ図３５の実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図３７】 （Ｉ）は図３５〜図３６の実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図３８】 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）はそれぞれ図３５〜図３７の実施形態における実装方法において、ＩＣチップのワイヤボンダーを用いたバンプ形成工程を示す説明図である。
【図３９】 （Ａ）、（Ｂ）、（Ｃ）はそれぞれ図３５〜図３７の実施形態にかかる実装方法において、回路基板とＩＣチップの接合工程を示す説明図である。
【図４０】 （Ａ）、（Ｂ）はそれぞれ図３５〜図３７の実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図４１】 図３５〜図３７の実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【符号の説明】
３…バンプ、１０…ベース基板、１０ａ…貫通孔、１０ｚ…位置決め孔、１１…導電性ワイヤ、１２…クリーム半田、１３…ＡＳＩＣ用ＩＣチップ、１４…マイクロプロセッサ用ＩＣチップ、１５…ＩＣチップ、１５ｐ…電極、１６…カード電極、１８…チップコンデンサ、１９…チップ抵抗、２１…基板、２１ａ…貫通孔、２１ｐ…電極、２１ｑ…ランド、２１ｚ…位置決め孔、２２…第２メモリ用基板、２２ａ…貫通孔、２２ｚ…位置決め孔、２４…第４メモリ用基板、３０Ａ…上ケース、３１Ａ…下ケース、１１０…基板、１１３…ＡＳＩＣ用ＩＣチップ、１１４…マイクロプロセッサ用ＩＣチップ、１１５…メモリチップ、１１６…電極、１１８…チップコンデンサ、１１９…チップ抵抗、１３０…上ケース、１３１…下ケース、１３１ａ…電極用開口、１３２…ライトプロテクト用切換えスイッチ、１５０…受動部品、２００Ａ…シート状の絶縁性熱硬化性樹脂フィレット、２００ｃ…長辺側の凹部、２００ｄ…短辺側の凹部、２００ｅ…隅部、２１０…ベース基板モジュール、２２１…第１メモリモジュール、２２２…第２メモリモジュール。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic component mounting method for mounting an electronic component such as a memory chip by heating and pressing an IC chip such as a memory chip on an object such as a substrate through a fillet of an insulating sealing resin. To the law Related.
[0002]
[Prior art]
Conventionally, when mounting an IC chip and a substrate constituting a semiconductor memory chip or the like, a fillet made of an insulating resin is made into the same square as the IC chip and arranged on the substrate in advance to form a fillet at the time of pressure contact An insulating resin is positioned between the IC chip and the substrate so as to seal the joint between the two.
[0003]
[Problems to be solved by the invention]
By the way, as shown in FIGS. 12 to 17, when the IC chip 15 and the substrate 21 are positioned and then mounted by heating and pressing, as shown in FIGS. 12 and 14, a fillet made of an insulating resin is used. If 220 is formed in the same shape as the IC chip 15 and placed on the substrate 21 in advance, the insulating resin constituting the fillet 220 is greatly outward on the long side of the IC chip 15 as shown in FIG. Flowing out and soiling the electrodes arranged along the long side cause a poor conduction. Also, the short side flows out outward, and the electrodes arranged along the short side are also soiled, causing a conduction failure.
[0004]
That is, since the sealing resin 220 generally tends to flow along the end surface of the IC chip 15, the sealing resin at each of the four corners of the IC chip 15 flows, and the central portion of each end surface of the IC chip 15 As a result, the sealing resin at the corners of the IC chip 15 disappears. As a result, {circle around (1)} as shown in FIGS. 20 to 22, cracks (see FIG. 21) and chips (see FIG. 22) tend to occur due to insufficient strength at the corners of the IC chip 15. (2) As shown in FIGS. 23 (A) and 23 (B), stress concentration occurs at the corners of the IC chip 15 in the temperature cycle of the reliability test, and the sealing resin is peeled off and the joints are opened. (In other words, poor bonding) and cracking of the IC chip 15 are caused. (3) As shown in FIGS. 24A to 24C, the land 21q disposed on the substrate 21 around the fillet may be contaminated by the expansion of the fillet of the sealing resin 220. Specifically, the insulating sealing resin 220 interferes when the passive component 150 is joined by soldering, and causes a joining failure between the solder and the land 21q of the substrate 21.
[0005]
Accordingly, an object of the present invention is to solve the above problem, and even if the resin at the corner of the electronic component flows and is drawn to the central portion of the end surface of the electronic component, the resin at the corner of the electronic component disappears. Insufficient strength at the corners of the electronic parts is eliminated, and cracks and chipping can be prevented, and stress concentration at the corners of the electronic parts during the temperature cycle of the reliability test can be prevented. Suppressed, peeling of the sealing resin, opening of the joint (in other words, poor bonding) and cracking of the electronic component can be prevented, and the expansion of the fillet of the sealing resin is suppressed, and the resin is disposed on the substrate around the fillet. How to install electronic components that can prevent land contamination The law It is to provide.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is configured as follows.
[0007]
According to the first aspect of the present invention, Rectangular A fillet of an insulating sealing resin that is interposed between the electronic component and the object to electrically join the electronic component and the object, Slightly larger dimensions The outline of Rectangle Is the basic shape and the above Rectangle In each of a pair of short sides facing each other, there is a concave portion on the short side that is curved and cut out toward the center, and the above Rectangle In each of the pair of long sides facing each other, there is a concave portion on the long side that is curved and cut out toward the center. Rectangle The corner portion of the electronic component is formed so as to protrude outward from the corner portion of the electronic component. Rectangle Above the corner of the Rectangle An insulating sealing resin fillet having a shape in which more sealing resin is disposed than the central portion of the long side and the central portion of the short side. Is interposed between the electronic component and the object, and is heated and pressed to electrically connect the electronic component and the object, and from the corner of the fillet toward the center of each side. When the sealing resin of the fillet flows and is attracted to the central portion, the electronic component and the object in a state in which the sealing resin is disposed substantially uniformly around the electronic component at the corner and the central portion. Mounting method for electronic components, wherein the mounting portion is sealed and mounted I will provide a.
[0010]
First of the present invention 2 According to an aspect A fillet of an insulating sealing resin that is interposed between a rectangular electronic component and an object to electrically join the electronic component and the object, and has a rectangular shape with a slightly larger dimension than the electronic component. Each of the pair of opposing short sides of the rectangle has a recess on the short side that is curved and cut away toward the center, and the pair of opposing long sides of the rectangle. Each has a concave portion on the long side that is curved and cut toward the center, and the shape of the concave portion on the long side has a larger area than the shape of the concave portion on the short side, and the rectangle Are formed so as to protrude outward from the corners of the electronic component, and more sealing resin is disposed at the corners of the rectangle than at the center part of the long side and the center part of the short side of the rectangle. That the shape is Insulating sealing resin fillet is interposed between the electronic component and the object and heated and pressurized to electrically connect the electronic component and the object while the corner of the fillet The sealing resin of the fillet flows toward the central portion of each side and is drawn to the central portion, so that the sealing resin is arranged substantially uniformly around the electronic component at the corner and the central portion. A mounting method for an electronic component, wherein the electronic component and the target object are mounted while being sealed while being sealed. I will provide a.
[0011]
First of the present invention 3 According to an aspect A fillet of an insulating sealing resin that is interposed between a rectangular electronic component and an object to electrically join the electronic component and the object, and has a rectangular shape with a slightly larger dimension than the electronic component. Each of the pair of opposing short sides of the rectangle has a recess on the short side that is curved and cut away toward the center, and the pair of opposing long sides of the rectangle. Each has a concave portion on the long side that is curved and cut toward the center, and the shape of the concave portion is symmetrical with respect to the center of the rectangular shape, and the corner portion of the rectangular shape is the electronic component. It is formed so as to protrude outside the corners of the rectangular shape, and more sealing resin is disposed at the corners of the rectangle than the central part of the long side and the central part of the short side of the rectangle. Characteristic exquisite A heat-resistant sealing resin fillet is interposed between the electronic component and the object, and heated and pressurized to electrically connect the electronic component and the object. When the sealing resin of the fillet flows toward the central part and is drawn to the central part, the sealing resin is arranged substantially uniformly around the electronic component at the corner and the central part. A method for mounting an electronic component, wherein the electronic component and the object are mounted while being sealed at a joint portion. I will provide a.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments according to the present invention will be described below in detail with reference to the drawings.
[0014]
As shown in FIGS. 1 to 10, the IC chip mounting method according to the embodiment of the present invention is performed by using a thermocompression bonding tool 47 on one surface of a substrate 21 as an example of an object and a rectangular electronic component. An IC chip 15 is formed on one surface of the substrate 21 with a sheet-like insulating thermosetting resin fillet 200A as an example of an insulating sealing resin fillet interposed between the IC chip (bare chip) 15 as an example. The electrode 15p of the IC chip 15 and the electrode 21p of the substrate 21 are joined by heating and pressing, and an insulating sealing resin of a thermosetting resin fillet 200A is interposed between the substrate 21 and the IC chip 15. By filling and sealing the electrode joint portion between the electrode 15p of the IC chip 15 and the electrode 21p of the substrate 21, the IC chip 15 is pressure-fixed to the substrate 21 and joined. There has been to obtain an IC chip-mounted body sealed with the sealing resin.
[0015]
As shown in FIG. 11, the insulating thermosetting resin fillet 200 </ b> A is approximately the same in area as the IC chip 15, and has the same outer shape as the IC chip 15 (a rectangle as an example in the figure) as a basic shape. In addition, each of a pair of short sides facing each other of the quadrangular shape has a shape in which the central portion on the short side is recessed such that it has a concave portion 200d on the short side that is curved and cut out toward the center. . In addition, each of the pair of opposing long sides of the quadrangular shape has a concave portion 200c on the long side that is curved and cut away toward the center, and the central portion on the long side is also recessed. It is preferable that the recesses 200d on the short side have the same shape, and the recesses 200c on the long side also have the same shape. Therefore, the shape of the insulating thermosetting resin fillet 200A is preferably symmetric with a line orthogonal to the short side at the center of the short side, or symmetric with a line orthogonal to the long side at the center of the long side. . In other words, the concave portions having the concave shape are symmetrical with respect to the center of the square. Therefore, in the fillet 200A having such a shape, the amount of sealing resin is large at the corners (edge portions) 200e of the fillet 200A corresponding to the square corners of the IC chip 15 during heating and pressurization, and each short side Then, the amount of sealing resin decreases from the vicinity of the corner toward the center, and the amount of sealing resin decreases from the vicinity of the corner toward the center at each long side.
[0016]
When the IC chip mounting method is performed using the sheet-shaped insulating thermosetting resin fillet 200A having the above shape, first, as shown in FIGS. 1 and 2, the insulating thermosetting resin fillet 200A is a substrate. It is arranged on the 21 side or the IC chip 15.
[0017]
Next, as shown in FIGS. 3 and 4, the insulating thermosetting resin fillet 200 </ b> A is placed between the one surface of the substrate 21 and the IC chip 15 by the thermocompression bonding tool 47 that holds the IC chip 15 by suction. The IC chip 15 is heated and pressurized on one surface of the substrate 21 while being interposed, and the electrode 15p of the IC chip 15 and the electrode 21p of the substrate 21 are joined. At this time, the insulating sealing resin of the thermosetting resin fillet 200A is filled between the substrate 21 and the IC chip 15 at the same time, and the electrode bonding between the electrode 15p of the IC chip 15 and the electrode 21p of the substrate 21 is performed. By sealing the portion, an IC chip mounting body in which the IC chip 15 is pressed and fixed to the substrate 21 and the joint portion is sealed with the sealing resin is obtained. When the IC chip 15 is heated and pressurized to the substrate 21 via the insulating thermosetting resin fillet 200A which is a sealing resin, the sealing resin which is the insulating thermosetting resin fillet 200A is It tends to flow along the end face of each side. For this reason, as described above, by forming a fillet shape in which more sealing resin is arranged in the corner of the IC chip 15 than in other parts, the corner of the IC chip 15 is sealed from the other parts. As shown in FIG. 5, FIG. 6, and FIG. 7, in order, a large amount of the stop resin is supplied, from the corner of the IC chip 15 toward another part, for example, the central part of each side (in other words, the sealing resin Even if the sealing resin flows as indicated by an arrow and is drawn to the central portion (from a large portion to a small portion), sufficient sealing resin remains in the corners of the IC chip 15. Therefore, it is possible to obtain an IC mounting body in which the sealing resin is disposed substantially uniformly around the IC chip 15 such as the corners and the central portion of the IC chip 15 and sealed. The initial volume of the sealing resin fillet 200A before heating and pressing is the same as the volume of the sealing resin after curing the sealing resin.
[0018]
According to the embodiment, the fillet 200A has at least a shape recessed inward at the center part on the long side of a quadrangle that is substantially the same shape as the IC chip 15 before the heating and pressing. During the heating and pressurization, the outward flow of the sealing resin constituting the fillet 200A on the long side of the square of the IC chip 15 is made smaller than when there is no hollow shape. ing.
[0019]
As a result, even if the sealing resin at the corner of the IC chip 15 flows and is attracted to the central portion of the end surface of the IC chip 15, the sealing resin at the corner of the IC chip 15 is not lost. Insufficient strength at the part is resolved, and the occurrence of cracks and chips can be prevented. In addition, stress concentration at the corners of the IC chip 15 during the temperature cycle of the reliability test is suppressed, and the sealing resin is peeled off, the joints are opened (in other words, poor bonding), and the IC chips 15 are not cracked. be able to. Furthermore, the fillet spread of the sealing resin is suppressed, and contamination of the lands 21q disposed on the substrate 21 around the fillet can be prevented. That is, the land 21q disposed on the substrate 21 in the vicinity of the outside of the long side can be prevented from being soiled. Therefore, on the long side, as shown in FIG. 9, when the passive component 150 is soldered, the insulating sealing resin 200 </ b> A does not interfere with the solder of the passive component 150 and the land 21 q of the substrate 21. It is possible to eliminate poor bonding between the two.
[0020]
Further, preferably, by making the fillet indented inwardly on the short side of the IC chip 15, the outward flow on the short side of the IC chip 15 is also reduced during press contact, It is possible to prevent the fillet from flowing out to the outside of the short side so that the substrate 21 is not soiled even on the short side. Therefore, on the short side, when the passive component 150 is solder-bonded, the insulating sealing resin 200A does not interfere, and the bonding failure between the solder of the passive component 150 and the land 21q of the substrate 21 is eliminated. be able to.
[0021]
Further, it is preferable that the amount of depression on each side to be recessed toward the center of the fillet is such that the long side recess 200c is cut larger than the short side recess 200d. It is preferable that the shape of the concave portion 200c on the long side is larger than the shape of the concave portion 200d on the short side. The reason is that the amount of the sealing resin that flows along the end face of the IC chip 15 is larger on the long side than on the short side. Therefore, the amount of the sealing resin that flows along the end face of the IC chip 15 on the short side and the length of the long side concave portion 200c is cut larger than the concave portion 200d on the short side. The amount of sealing resin that flows along the end face of the IC chip 15 on the side can be made substantially uniform, and a fillet in which the sealing resin is arranged substantially uniformly around the IC chip 15 is more reliably formed. be able to.
[0022]
As an example of the shape of the fillet 200A, when each of the recesses 200c and 200d is an ellipse, the horizontal length of the fillet 200A is X, the vertical length is Y, as shown in FIG. 11 (B), the horizontal length of the IC chip 15 is X ′, the vertical length is Y ′, and the sheet thickness of the initial fillet 200A is t. A The thickness of the sealing resin after pressure bonding is t B , A x Is the length along the edge of the recess on the short side, b x Is the depth from the edge of the recess on the short side, a y Is the length along the edge of the recess on the long side, b y Is preferably a shape of the fillet 200A such that the following equation is established, assuming that the depth is from the end side of the concave portion on the long side.
[0023]
[Expression 1]
((X × Y × t A ) −π × a x Xb x −π × a y Xb y ) = (X ′ × Y ′ × t B )
[0024]
【Example】
As Example 1, the fillet 200A is vertically (X in FIG. 11A) 17.0 mm, horizontal (Y in FIG. 11A) 8.5 mm, and the corner on the long side (FIG. 11A). E1) 1.5 mm, depth from the edge of the recess on the long side (b in FIG. 11A) y ) Has a shape of 1.65 mm.
[0025]
As Example 2, the fillet 200A is vertically (X in FIG. 11A) 17.0 mm, horizontal (Y in FIG. 11A) 8.5 mm, and the corner on the long side (FIG. 11A). E1) 1.5 mm, depth from the edge of the recess on the long side (b in FIG. 11A) y ) Is 2.15 mm, the corner on the short side (e2 in FIG. 11A) is 1.0 mm, and the depth from the end side of the recess on the short side (b in FIG. 11A). x ) Is 1.0 mm.
[0026]
In addition, this invention is not limited to the said embodiment, It can implement with another various aspect.
[0027]
For example, in the following, an example in which the IC chip mounting method according to the above-described embodiment of the present invention is applied to a small memory card as an example of a card-type recording medium that is particularly desired to be thin will be described in detail with reference to the drawings. Explained. Note that, in the drawings, for easy understanding, a joint portion between an IC chip or a memory chip and each substrate is shown in a cross section, but in reality, it is desirable that all the joint portions are sealed with a sealing resin. .
[0028]
First, a specific basic configuration of the small memory card is shown in FIGS. The small memory card is a module component in which a module configured by mounting the IC chip, for example, the memory chip 15 on the substrate, for example, the memory substrate 21, by the mounting method of the IC chip is housed in a housing 130. It is an example.
[0029]
In the figure, 110 is a substrate, 113 is an ASIC (Application Specific Integrated Circuit) controller LSI chip (ASIC chip for ASIC) mounted on the back surface (the upper surface in FIG. 25 and the lower surface in FIG. 26). , 114 are microprocessor IC chips mounted on the back surface of the substrate 110, and 115 is a CSP (Chip Size Package) mounted on the front surface of the substrate 110 (the lower surface in FIG. 25 and the upper surface in FIG. 26). A flash memory chip, 116 is an electrode of the substrate 110, 118 is a chip capacitor mounted on the surface of the substrate 110, 119 is a chip resistor mounted on the surface of the substrate 110, 130 is an upper case covering the surface of the substrate 110, 131 Is a lower case fixed to the upper case 130 and covers the back surface of the substrate 110, 131a is an electrode opening of the lower case 131, 1 2 is a change-over switch for write protection. The upper case 130 and the lower case 131 constitute an example of a housing.
[0030]
As an example of the standard of such a small memory card, as shown in FIG. 27, in the small memory card as a product in which the lower case 131 is fixed to the upper case 130, the width is 24 mm × height is 32 mm × thickness. It is required to be 2.1 mm. In FIG. 25, the thickness of the upper case 130 is 1.4 mm, and the thickness of the lower case 131 is 0.7 mm. The flash memory IC chip is, for example, a rectangular thin plate having a thickness of 80 μm and a short side of 7.8 mm × long side of 16 mm.
[0031]
In a small memory card according to such a standard, when the memory capacity is increased, it is preferable to apply the above-described embodiment of the present invention when mounting the IC chip with high reliability, which will be described in detail below. Explained. However, this standard is described as an example for easy understanding, and the present invention is not limited to this.
[0032]
As shown in FIGS. 28 to 30, a small memory card as an example of a card type recording medium to which the IC chip mounting method according to the embodiment of the present invention can be applied is provided on a base substrate module 210 and a base substrate module 210. The controller LSI chip 113, the microprocessor IC chip 114, and the flash memory chip 115 shown in FIG. 26 are provided with the first memory module 221 mounted and the second memory module 222 mounted on the first memory module 221. Are configured, and are accommodated in the upper case 30 and the lower case 31 with a predetermined gap between the cases 30 and 31, respectively.
[0033]
The base substrate module 210 is configured by mounting a microprocessor IC chip 14 and an ASIC IC chip 13 on a lower surface of a rectangular plate-shaped base substrate 10 at a predetermined interval. Each electrode of the microprocessor IC chip 14 and each electrode of each substrate, and each electrode of the ASIC IC chip 13 and each electrode of each substrate use the IC chip mounting method according to the above embodiment of the present invention. Then, after directly bonding, that is, flip-chip mounting, via a bump or the like, the bonded portion is sealed with an insulating sealing resin. On the upper surface of the base substrate 10, a chip capacitor 18 and a chip resistor 19 are mounted on one end thereof along a short side perpendicular to the long side along the longitudinal direction of the base substrate 10. In the vicinity of the long side along the longitudinal direction of the base substrate 10, it is electrically connected to the circuit pattern of the base substrate 10 and functions as an electrode for connecting to the other memory substrates 21 and 22. A large number of through holes 10a are formed, and cream solder 12 is disposed in each through hole 10a. The through holes 10a at both ends in the longitudinal direction may be used as positioning holes 10z when manufacturing a small memory card. Note that 16 is a card electrode of a small memory card, 18 is a chip capacitor, and 19 is a chip resistor.
[0034]
The first memory module 221 has a total of four memory chips 15 such as a non-volatile memory chip such as a flash EEPROM mounted on both front and back surfaces (upper and lower surfaces) of a rectangular first memory substrate 21 smaller than the base substrate 10. Configured. Using the IC chip mounting method according to the above embodiment of the present invention, each electrode of each memory chip 15 and each electrode of the first memory substrate 21 are directly joined via bumps or the like, that is, flip chip mounting. After that, the joint portion is sealed with an insulating sealing resin. In the vicinity of the long side along the longitudinal direction of the first memory substrate 21, it is electrically connected to the circuit pattern of the first memory substrate 21 and is connected to the base substrate 10 and the second memory substrate 22. A large number of through holes 21a are formed so as to function as the electrodes, and cream solder 12 is disposed in each through hole 21a. The through holes 21a at both ends in the longitudinal direction may be used as positioning holes 21z in the manufacture of a small memory card.
[0035]
The second memory module 222 has the same structure as the first memory module 221, and has a total of four flash memories or the like on both the front and back surfaces (upper and lower surfaces) of the rectangular second memory substrate 22 smaller than the base substrate 10. The memory chip 15 is mounted. Using the IC chip mounting method according to the above embodiment of the present invention, each electrode of each memory chip 15 and each electrode of the second memory substrate 22 are directly joined via bumps or the like, that is, flip chip mounting. After that, the joint portion is sealed with an insulating sealing resin. In the vicinity of the long side along the longitudinal direction of the second memory substrate 22, it is electrically connected to the circuit pattern of the second memory substrate 22 and is connected to the base substrate 10 and the first memory substrate 21. A large number of through holes 22a are formed so as to function as the electrodes, and the cream solder 12 is disposed in each through hole 22a. The through holes 22a at both ends in the longitudinal direction may be used as positioning holes 22z in the manufacture of a small memory card.
[0036]
Each through hole 10a of the base substrate 10, each through hole 21a of the first memory substrate 21, and each through hole 22a of the second memory substrate 22 are orthogonal to the memory substrate mounting surface of the base substrate 10. Conductive wires 11 as examples of conductors that electrically connect the substrates to each other pass through and contact the cream solder 12 in each through-hole, and the cream solder 12 in each through-hole 10a of the base substrate 10 The cream solder 12 in each through hole 21 a of the first memory substrate 21 and the cream solder 12 in each through hole 22 a of the second memory substrate 22 are electrically connected by the conductive wire 11. As a specific example, each through hole is a through hole connected to the circuit of each substrate and having a diameter of 0.50 μm and the inner peripheral surface being gold-plated. As the conductive wire 11, a copper wire having a diameter of 0.20 μm and To do. For each through hole, only each through hole 10a of the base substrate 10 is connected to the circuit of the base substrate 10 and has a diameter of 0.50 μm and the inner peripheral surface is gold-plated. The hole 21a and each through hole 22a of the second memory substrate 22 are connected to the circuit of each memory substrate substrate, respectively, and have a substantially semicircular shape in which a through hole whose diameter is 0.50 μm and whose inner peripheral surface is gold-plated is cut in half. (See FIG. 28).
[0037]
Thus, since the base substrate 10, the first memory substrate 21, and the second memory substrate 22 can be connected by the conductive wires 11, the memory chips 15 are mounted on the both sides of the base substrate 10, respectively. Possible two layers of memory substrates 21 and 22 can be arranged in a small space at a narrow interval, and the connection strength between the electrodes is improved by connecting the electrodes between the substrates by the conductive wire 11 Can be made. With such a configuration, compared to the case where the memory is mounted on one surface of the base substrate 10, the area where the memory can be mounted is the front and back surfaces of the first memory substrate 21 and the second memory. The memory capacity can be increased up to four times as much as four times the front and back surfaces of the substrate 22. Therefore, for example, when one memory chip 15 is 32 MB, when only two memory chips 15 can be mounted, 2 × 32 MB = 64 MB, but it can be set to 8 × 32 MB = 256 MB at the maximum. Further, when one memory chip 15 is 64 MB, the maximum value can be 8 × 64 MB = 512 MB. Further, when one memory chip 15 is 128 MB, the maximum value can be 8 × 128 MB = about 1 GB.
[0038]
In addition, since two memory chips 15 having the same size and thickness can be mounted on the front and back surfaces of each memory substrate 21, 22 at exactly the same position, thermal or mechanical stress is applied to each memory substrate 21, 22. For example, each substrate can be prevented from warping to one side due to curing shrinkage of the sealing resin. In addition, the memory chips 21 and 22 can have the plurality of memory chips 15 arranged symmetrically with respect to the longitudinal centers of the memory substrates 21 and 22. As a whole, it is possible to prevent uneven distribution of stress.
[0039]
In addition, the memory modules 221 and 222 on which the memory chip 15 is mounted can be separately configured as parts different from the base substrate 10, and if it is determined that the memory chip 15 is defective at the time of burn-in, only that memory module is stored. And the base substrate 10 on which the IC chips 13 and 14 are mounted need not be discarded.
[0040]
Further, each memory chip 15 is directly mounted on each substrate without an outer lead, that is, flip chip mounting. In other words, each electrode of each memory chip 15 and each electrode of each substrate are directly connected via bumps or the like. Therefore, it is possible to save the space and labor for drawing the outer leads to the outside of each memory chip 15 and joining them to each substrate, and it is possible to reduce the space and the process.
[0041]
As an example, as shown in FIG. 29, the base substrate 10 has a thickness of 0.2 mm and the first memory substrate 21 has a thickness in order to comply with the standards for the small memory card in FIGS. The thickness of the second memory substrate 22 is 0.15 mm, the memory chip 15 mounted on the lower surface of the second memory substrate 22 and the memory chip mounted on the upper surface of the first memory substrate 21. 15 is 0.41 mm, and the clearance between the memory chip 15 mounted on the lower surface of the first memory substrate 21 and the upper surface of the base substrate 10 is 0.41 mm. The distance between the upper surface of the memory chip 15 mounted on the upper surface of the second memory substrate 22 and the lower surface of the base substrate 10 is 1.12 mm, and the microprocessor is mounted on the lower surface of the base substrate 10 and the lower surface of the base substrate 10. The distance between the IC chip 14 for IC and the upper surface of the IC chip 13 for ASIC is 0.35 mm. Therefore, the microchip mounted on the lower surface of the base substrate 10 and the upper surface of the memory chip 15 mounted on the upper surface of the second memory substrate 22. The distance between the processor IC chip 14 and the upper surface of the ASIC IC chip 13 is set to 1.47 mm.
[0042]
Each substrate, that is, the base substrate 10, the first memory substrate 21, and the second memory substrate 22 may be either a single layer substrate or a multilayer substrate.
[0043]
Below, the manufacturing method of the said small memory card is demonstrated.
[0044]
As shown in FIG. 31 (A), on the lower surface side of the base substrate 10, the IC chip 14 for microprocessors, which is an IC chip for microcomputers, is mounted using the IC chip mounting method according to the embodiment of the present invention. Two IC chips of the ASIC IC chip 13 which is a controller IC chip are mounted on the bare chip to form one base substrate module 210. At this time, although not specifically shown, a card electrode 16 of a small memory card is formed on the lower surface of the base substrate 10, and a chip capacitor 18 and a chip resistor 19 are also mounted on the upper surface of the base substrate 10. Keep it.
[0045]
Further, as shown in FIGS. 31B and 31C, each of the upper and lower surfaces of the two memory substrates 21 and 22 using the IC chip mounting method according to the embodiment of the present invention. Two memory chips 15 such as flash memories are flip-chip mounted two by two to form two first and second memory modules 221 and 222.
[0046]
These steps shown in FIGS. 31A, 31B, and 31C may be performed simultaneously or in any order. When a large number of small memory cards are manufactured, the steps shown in FIGS. 31A, 31B, and 31C are performed many times, and a large number of first and second memories are preliminarily performed. The modules 221 and 222 and the base substrate module 210 may be manufactured.
[0047]
Next, as shown in FIGS. 32A and 32B, the cream solder 12 is supplied into the through holes 21a and 22a of the first and second memory substrates 21 and 22 by the dispenser 51, respectively. Similarly, as shown in FIG. 32C, cream solder 12 is also supplied into each through hole 10 a of the base substrate 10 by the dispenser 51. In addition, in each board | substrate 10, 21, 22, since the through-hole in the same location of a longitudinal direction both ends is used as positioning hole 10z, 21z, 22z, it is trying not to fulfill the function as an electrode for board connection, The cream solder 12 is not inserted. Further, instead of the positioning holes 10z, 21z, and 22z, positioning marks are provided on the respective substrates, or a part of the circuit pattern of each substrate is used as the positioning marks to be used for positioning the substrates. You may make it do.
[0048]
Next, as shown in FIG. 32D, the first memory module 221 and the second memory module 222 are temporarily fixed. That is, the second memory substrate 22 is placed on the first memory substrate 21 and the positioning holes 21z and 22z at the end portions are positioned and adjusted to be the same. By the fixing adhesive 52, the upper surfaces of the two memory chips 15 and 15 mounted on the upper surface of the first memory substrate 21 and the two memory chips 15 and 15 mounted on the lower surface of the second memory substrate 22 are fixed. The first memory module 221 and the second memory module 222 are temporarily fixed by bonding the lower surface. At this time, the first memory substrate 21 and the second memory substrate 22 are substantially parallel to each other. This is for making the size of the entire small memory card within the standard.
[0049]
Next, as shown in FIG. 33A, the temporarily fixed first memory module 221 and second memory module 222 are temporarily fixed to the base substrate module 210. That is, the two memory chips 15 mounted on the lower surface of the first memory module 221 and the upper surface of the base substrate module 210 are bonded by an insulating temporary fixing adhesive 52, The temporarily fixed first memory module 221 and second memory module 222 are temporarily fixed. At this time, the first memory substrate 21, the second memory substrate 22, and the base substrate 10 are substantially parallel to each other. This is for making the size of the entire small memory card within the standard.
[0050]
Next, as shown in FIG. 33B, the electrodes between the modules are individually connected by the conductive wires 11. That is, each positioning hole 10z of the base substrate module 210, each positioning hole 21z of the first memory module 221 and each positioning hole 22z of the second memory module 222 are positioned so as to coincide with each other. The electrode of the cream solder 12 in the through hole 10a, the electrode of the cream solder 12 in each through hole 21a of the first memory module 221, and the electrode of the cream solder 12 in each through hole 22a of the second memory module 222 are electrically conductive. The individual wires 11 are connected individually.
[0051]
After that, by putting in a reflow furnace or by blowing hot air such as hot air, each cream solder 12 is melted and each cream solder 12 and the conductive wire 11 are completely fixed, so that electric Connect.
[0052]
Next, between the base substrate 10 of the base substrate module 210 and the first memory substrate 21 of the first memory module 221, and for the second memory of the first memory substrate 21 of the first memory module 221 and the second memory module 222. The space between the two memory chips 15 on the upper surface of the second memory substrate 22 and the substrate 22 are respectively sealed with an insulating sealing resin 200A. As a result, even if the thickness of each memory chip 15 is as thin as about 0.1 mm and the distance between the two memory chips 15 and 15 is narrow, as described in the above embodiment, it is substantially uniform around the IC chip. The fillet 200 </ b> A can be formed which can reliably exhibit the above-described effects such as the sealing resin being disposed on the surface.
[0053]
Subsequently, this is accommodated in the upper and lower cases 30 and 31, and the said small memory card is obtained.
[0054]
According to the method for manufacturing a small memory card, the first memory module 221 and the second memory module 222 are mounted in advance by a burn-in test or the like before the small memory card of FIG. 28 is mounted on the base substrate module 210. The function of the entire memory module can be inspected. If it is defective, only the memory module needs to be discarded, and it is not necessary to discard the expensive base substrate module 210 as compared with the memory module. Can be planned.
[0055]
As shown in FIG. 33B, the electrode of cream solder 12 in each through hole 10a of the base substrate module 210, the electrode of cream solder 12 in each through hole 21a of the first memory module 221, and the second memory. Instead of individually connecting the electrodes of the cream solder 12 in each through hole 22a of the module 222 with a large number of conductive wires 11, the electrodes between the modules are connected to each other as shown in FIG. As another example, one or several continuous conductive wires 53 may be connected.
[0056]
That is, the electrodes of the three cream solders 12, that is, the conductive wires 53, which are positioned so that the base substrate module 210, the first memory module 221, and the second memory module 222 overlap each other, are connected to the second memory module 222. The electrode of the cream solder 12 in each through hole 22a, the electrode of the cream solder 12 in each through hole 21a of the first memory module 221, and the electrode of the cream solder 12 in each through hole 10a of the base substrate module 210 To penetrate. Next, after bending in a U shape, the conductive wire 53 is connected to the electrode of the cream solder 12 in each through hole 10a of the adjacent base substrate module 210 and the cream solder in each through hole 21a of the first memory module 221. The 12 electrodes and the electrode of the cream solder 12 in each through hole 22a of the second memory module 222 are penetrated. Next, after bending again into a U-shape, for example, the solder solder 12 electrode in each through hole 22a of the adjacent second memory module 222 and the cream solder 12 in each through hole 21a of the first memory module 221. And the electrode of the cream solder 12 in each through hole 10a of the base substrate module 210 are penetrated. In this way, all the cream solder 12 electrodes to be connected are connected.
[0057]
Next, the cream solder 12 is melted by conducting the reflow process by carrying the module into a reflow furnace or by blowing hot air such as hot air, thereby electrically connecting the cream solder 12 and the conductive wire 53. By completely fixing in the state, the electrical connection is ensured.
[0058]
Next, by cutting and removing the U-shaped portion of the conductive wire 53, the three pieces positioned so as to overlap the base substrate 10 and the first and second memory substrates 21 and 22 are overlapped. The electrodes of the cream solder 12 can be individually connected to each other, and can be made to function as conductive column members that are electrically connected independently for each of the three connecting portions.
[0059]
According to such a configuration, it is not necessary to prepare a large number of conductive wires 11 in advance, the number of parts to be prepared can be reduced, and it is more continuous than connecting a large number of conductive wires 11 one by one. It is easier to connect the conductive wire 53 that penetrates the solder 12, and the work can be reduced.
[0060]
In the above configuration, the base substrate 10, the first memory substrate 21, and the second memory substrate 22 may be simultaneously positioned and temporarily fixed. Moreover, the temporary fixing can also use a double-sided adhesive tape instead of an adhesive agent. Furthermore, the three substrates may be positioned and held using the adhesive force of another member or solder without using an adhesive.
[0061]
FIG. 34 is a partial cross-sectional side view in the completed state of another small memory card to which the IC chip mounting method according to the embodiment of the present invention can be applied. In FIG. 34, instead of the conductive wire 53, a conductive ball 71 such as copper is used. That is, the conductive balls 71 are interposed between the cream solder 12 in each through-hole 10a of the base substrate 10 and the cream solder 12 in each through-hole 10a of the first memory substrate 21, so that the base substrate 10 and the first The solder paste 12 in each through hole 21 a of the first memory substrate 21 and the cream solder 12 in each through hole 22 a of the second memory substrate 22 are held substantially parallel to the first memory substrate 21. A conductive ball 71 is interposed between the first memory substrate 21 and the second memory substrate 22 so as to be held substantially in parallel. In this case, the outer diameter of the cream solder 12 in each of the through holes 10a, 21a, and 22a is made larger than the diameter of the conductive ball 71, and the conductive ball 71 enters the electrode of each cream solder 12 slightly and stably. It is preferable to hold it.
[0062]
As an example of the conductive ball 71, a copper ball having a diameter of 0.3 μm can be used. As a material for the conductive ball 71, tin-zinc, tin-silver, and tin-copper can be used in addition to copper.
[0063]
According to the above configuration, the same effects as the small memory card of the previous example can be obtained, and the base substrate 10 and the first memory substrate 21, and the first memory substrate 21 and the second memory substrate can be obtained. By interposing the conductive balls 71 between the substrates 22, the intervals between the substrates can be easily equalized, and the substrates can be arranged substantially in parallel. Further, if the conductive balls 71 are made of a material having a melting point higher than that of solder such as copper, the conductive balls 71 are not melted even when the solder is melted by reflow or air blow in a later process, and the distance between the substrates is set to the conductive balls. 71 can be ensured reliably, and the parallelism between the substrates can be maintained with high accuracy. Therefore, since the space between the substrates is supported by the conductive balls 71, the conductive balls 71 are not easily deformed even when mechanical stress is applied. Accordingly, the parallelism between the substrates can be reliably maintained against thermal stress and mechanical stress, and contact with the adjacent conductive ball 71 can be prevented, thereby preventing a short circuit. it can. Further, by reducing the diameter of the conductive balls 71, it is possible to arrange the balls at a narrower pitch, increase the degree of freedom of wiring, and enable individual wiring to each memory chip 15, so that the memory chip 15 and the IC chip 13 can be arranged. , 14 can be improved in processing speed.
[0064]
In addition, this invention is not limited to the said embodiment, It can implement in another various aspect.
[0065]
For example, the shape of the fillet is not limited to the shape described above, and the shape of the recess or corner may be any other shape.
[0066]
As another embodiment of the present invention, an IC chip that is a bare chip may be flip-chip mounted on a circuit board by a non-stud bump (NSD) method using a fillet 200A. Specifically, a method for mounting an IC chip on a circuit board according to another embodiment of the present invention will be described with reference to FIGS.
[0067]
In the IC chip 15 of FIG. 35A, bumps (projection electrodes) 15b are formed on the Al pad electrodes 15p of the IC chip 15 by the operation shown in FIGS. 38A to 38F by a wire bonding apparatus. That is, the ball 96 is formed at the lower end of the wire 95 protruding from the holder 93 in FIG. 38A, the holder 93 holding the wire 95 is lowered in FIG. 38B, and the ball 93 is moved to the electrode 15p of the IC chip 15. Are joined to each other to form the shape of the bump 3, and in FIG. 38 (C), the wire 95 is sent downward and the holder 93 starts to rise, and the holder is placed in the substantially rectangular loop 99 as shown in FIG. 38 (D). As shown in FIG. 38 (E), the curved portion 98 is formed on the upper portion of the bump 3 and then torn, thereby forming the bump 3 as shown in FIG. 38 (F). Alternatively, the wire 95 is clamped by the holder 93 in FIG. 38 (B), the holder 93 is raised and pulled upward to tear the gold wire 95, and the shape of the bump 3 as shown in FIG. 38 (G) is obtained. You may make it form. FIG. 35B shows a state where the bump 3 is formed on each electrode 15p of the IC chip 15 as described above.
[0068]
Next, on the electrode 21p of the circuit board 21 shown in FIG. 35 (C), as shown in FIG. 35 (D), a thermosetting resin sheet-like shape cut to a size slightly larger than the size of the IC chip 15 is used. Insulating thermosetting resin fillet 200A is arranged, and for example, 5-10 kgf / cm, for example, by applying tool 7 heated to 80-120 ° C. 2 The thermosetting resin fillet 200A is affixed on the electrode 21p of the substrate 21 with a moderate pressure. Then, the preparation process of the board | substrate 21 is completed by peeling the separator 6a arrange | positioned so that the removal to the tool 7 side of the thermosetting resin fillet 200A is possible. The separator 6 a is for preventing the thermosetting resin fillet 200 </ b> A from sticking to the tool 7.
[0069]
Here, the thermosetting resin fillet 200A is one containing an inorganic filler such as silica (for example, epoxy resin, phenol resin, polyimide, etc.), or one not containing any inorganic filler (for example, epoxy resin, phenol resin). , Polyimide, etc.) are preferable, and it is preferable to have heat resistance enough to withstand a high temperature in a subsequent reflow process (for example, heat resistance enough to withstand 240 ° C. for 10 seconds).
[0070]
Next, as shown in FIGS. 35 (E) and 36 (F), the IC chip 15 in which the bumps 3 are formed on the electrodes 15p in the previous process is heated by the heated bonding tool 47 in the previous process. The prepared substrate 21 is pressed after being positioned on the electrode 21p corresponding to the electrode 15p of the IC chip 15 of the substrate 21. At this time, the bump 3 is pressed while its head 3a is deformed on the electrode 21p of the substrate 21 as shown in FIGS. 39 (A) to 39 (B). At this time, the IC chip 15 is interposed. The load applied to the bump 3 differs depending on the diameter of the bump 3, but a load is applied so that the head 3a of the bump 3 which is bent and overlapped is deformed as shown in FIG. 39C. It is necessary. This load requires at least 20 (gf). The upper limit of the load is set such that the IC chip 15, the bump 3, the circuit board 21 and the like are not damaged. In some cases, the maximum load may exceed 100 (gf). Reference numerals 200 m and 200 s denote a thermosetting resin during melting in which the thermosetting resin fillet 200 </ b> A is melted by the heat of the joining tool 47 and a resin that is thermoset after melting.
[0071]
The IC chip 15 in which the bumps 3 are formed on the electrodes 15p in the previous process is formed in the previous process by the bonding tool 47 heated by a built-in heater 8a (see FIG. 41) such as a ceramic heater or a pulse heater. As shown in FIG. 35 (E) and FIG. 36 (F), an alignment process is performed on the electrode 21p corresponding to the electrode 15p of the IC chip 15 of the prepared substrate 21, and FIG. 36 (G ), The step of pressing and joining may be performed by a single positioning and pressing bonding apparatus, for example, the positioning and pressing bonding apparatus of FIG. However, in order to improve productivity by performing the alignment operation and the press bonding operation simultaneously in separate apparatuses, for example, when a large number of substrates are continuously produced, the alignment process is performed at the position shown in FIG. The joining apparatus may perform the press joining process, and the joining apparatus shown in FIG. 41 may be used. In FIG. 40C, in order to improve productivity, two joining devices are shown so that two locations of one circuit board 21 can be pressed and joined simultaneously.
[0072]
At this time, as the circuit board 21, a glass cloth laminated epoxy board (glass epoxy board), a glass cloth laminated polyimide resin board, or the like is used. These substrates 21 are warped and wavy due to thermal history, cutting, and processing, and are not necessarily a flat surface. Therefore, as shown in FIGS. 40A and 40B, for example, a stage from the side of the joining tool 47 is obtained by the joining tool 47 and the stage 49 whose parallelism is controlled so as to be adjusted to about 5 μm or less, for example. By applying heat and load locally to the circuit board 21 through the IC chip 15 toward the 49 side, the warp of the applied part of the circuit board 21 is corrected. Further, the IC chip 15 is warped with the center of the active surface being concave, but by correcting the warp and the undulation of both the substrate 21 and the IC chip 15 by applying pressure with a strong load of 20 gf or more during bonding. Can do. The warp of the IC chip 15 is caused by an internal stress generated when forming a thin film on Si when the IC chip 15 is formed.
[0073]
Thus, with the warp of the circuit board 21 corrected, heat of 140 to 230 ° C., for example, is applied to the thermosetting resin fillet 200A between the IC chip 15 and the circuit board 21 for about several seconds to 20 seconds, for example. The resin fillet 200A is cured. At this time, the thermosetting resin constituting the thermosetting resin fillet 200 </ b> A first flows to seal the edge of the IC chip 15. Further, since it is a resin, when it is heated, it initially softens spontaneously and thus has a fluidity that flows to the edge. By making the volume of the thermosetting resin larger than the volume of the space between the IC chip 15 and the circuit board 21, the thermosetting resin can flow out of the space and have a sealing effect. Thereafter, when the heated tool 47 rises, the heating source disappears, so the temperature of the IC chip 15 and the thermosetting resin fillet 200A rapidly decreases, and the thermosetting resin fillet 200A loses fluidity, As shown in FIGS. 36G and 39C, the IC chip 15 is fixed on the circuit board 21 with a cured thermosetting resin 200s. If the circuit board 21 side is heated by the stage 49, the temperature of the bonding tool 47 can be set lower.
[0074]
In addition, from FIG. 35 (A) to FIG. 36 (G), although it demonstrated that the thermosetting resin fillet 200A or the thermosetting adhesive 6b was formed in the circuit board 21 side, it is not limited to this. Instead, it may be formed on the IC chip 15 side as shown in FIG. In this case, in particular, in the case of the thermosetting resin fillet 200A, the IC chip 15 is pressed against the elastic body 117 such as rubber together with the separator 6a that is detachably disposed on the circuit board side of the thermosetting resin fillet 200A. The thermosetting resin fillet 200 </ b> A may be attached to the IC chip 15 along the shape 3.
[0075]
In the above embodiment, as the circuit board 21, a multilayer ceramic board, a glass cloth laminated epoxy board (glass epoxy board), an aramid nonwoven cloth board, a glass cloth laminated polyimide resin board, an FPC (flexible printed circuit), or the like is used. It is done. These substrates 21 are warped and wavy due to thermal history, cutting, and processing, and are not necessarily a flat surface. Therefore, by applying heat and load locally to the circuit board 21 through the IC chip 15, the warp of the applied part of the circuit board 21 is corrected.
[0076]
Further, in each of the above embodiments, the fillet 200A has been described as a sheet-like member, but a semi-liquid or liquid sealing resin may be supplied onto the memory substrate 21 by coating or the like. Further, the fillet 200A is not limited to be placed on the memory substrate 21 in advance, and may be arranged on the memory chip 15 side.
[0077]
It is to be noted that, by appropriately combining arbitrary embodiments of the various embodiments described above, the effects possessed by them can be produced.
[0078]
【The invention's effect】
According to the present invention, the fillet includes the electronic component. Slightly larger dimensions The outline of Rectangle Is the basic shape and the above Rectangle In each of the pair of short sides and long sides facing each other, there is a concave portion that is curved and cut out toward the center, and the above Rectangle The corner portion of the electronic component is formed so as to protrude outward from the corner portion of the electronic component. Rectangle Above the corner of the Rectangle More sealing resin is disposed than the central part of the long side and the central part of the short side, and during the heating and pressurization, Rectangle The outward flow of the sealing resin that constitutes the fillet at the side is made smaller than when there is no concave shape.
[0079]
As a result, Rectangle Even if the sealing resin at the corner of the electronic component flows and is drawn to the center part of the end surface of the electronic component, the sealing resin at the corner of the electronic component is not lost, and the strength at the corner of the electronic component is insufficient Can be eliminated to prevent the occurrence of cracks and cracks. In addition, the stress concentration at the corner of the electronic component during the temperature cycle of the reliability test is suppressed, so that the peeling of the sealing resin, the opening of the joint (in other words, poor bonding) and the cracking of the electronic component can be prevented. it can. Furthermore, the expansion of the fillet of the sealing resin is suppressed, and contamination of lands arranged on the object around the fillet can be prevented. That is, it is possible to prevent the land disposed on the object near the outside of the side from being soiled. Therefore, on the side, when the passive component is solder-bonded, the insulating sealing resin does not get in the way, and the bonding failure between the solder of the passive component and the land of the object can be eliminated.
[0080]
Furthermore, preferably, the fillet has a shape indented inwardly on the short side of the electronic component, so that the outward flow on the short side of the electronic component is reduced at the time of press contact, and the short side is reduced. It is possible to prevent the fillet from flowing out to the outside and to prevent the object from being soiled even on the short side. Therefore, on the short side, when the passive component is solder-bonded, the insulating sealing resin does not get in the way, and the bonding failure between the solder of the passive component and the land of the object can be eliminated.
[0081]
Also, The shape of the concave portion on the long side is made larger than the shape of the concave portion on the short side. It is preferable. The reason is that the amount of the sealing resin that flows along the end face of the electronic component is larger on the long side than on the short side. Therefore, the short side Recessed Longer side than the shape Recessed By making the shape large in area, the amount of sealing resin that flows along the end surface of the electronic component on the short side and the seal that flows along the end surface of the electronic component on the long side. The amount of the stopping resin can be made substantially uniform, and a fillet in which the sealing resin is arranged almost uniformly around the electronic component can be more reliably formed.
[Brief description of the drawings]
FIG. 1 shows a method of mounting an IC chip according to an embodiment of the present invention, wherein a thermocompression tool is used to interpose an insulating thermosetting resin fillet between one surface of the substrate and the IC chip. It is a top view by the side of the board | substrate of the state which starts pressure welding fixation, heating an IC chip to the surface.
2 is a side view showing a state in which pressure fixing is started while heating an IC chip on one surface of a substrate while interposing an insulating thermosetting resin fillet in the step of FIG. 1;
FIG. 3 shows a step subsequent to the step shown in FIG. 1 in which an IC chip is placed on one surface of the substrate by a thermocompression bonding tool with an insulating thermosetting resin fillet interposed between the one surface of the substrate and the IC chip. It is a transparent top view of the state fixed by pressure contact, heating.
4 is a side view showing a state where an IC chip is heated and pressure-bonded to one surface of a substrate while an insulating thermosetting resin fillet is interposed by a thermocompression bonding tool in the step of FIG. 3;
FIG. 5 shows a step subsequent to the step shown in FIG. 3 in which an IC chip is placed on one surface of the substrate by a thermocompression bonding tool with an insulating thermosetting resin fillet interposed between the one surface of the substrate and the IC chip. It is a see-through | perspective plan view of the state which carries out pressure contact fixation while heating.
6 is a step subsequent to the step shown in FIG. 5, in which an IC chip is placed on one surface of the substrate with an insulating thermosetting resin fillet interposed between the one surface of the substrate and the IC chip by a thermocompression bonding tool. It is a see-through | perspective plan view of the state which carries out pressure contact fixation while heating.
FIG. 7 shows a step subsequent to the step shown in FIG. 6 in which an IC chip is placed on one surface of the substrate by using a thermocompression bonding tool with an insulating thermosetting resin fillet interposed between the one surface of the substrate and the IC chip. It is a see-through | perspective plan view of the state which carries out pressure contact fixation while heating.
FIG. 8 shows a step of heating the IC chip on one surface of the substrate with an insulating thermosetting resin fillet interposed between the one surface of the substrate and the IC chip by a thermocompression bonding tool in the process of FIG. Furthermore, it is a side view of the state fixed by pressure contact.
9 is a cross-sectional view taken along line IX-IX in FIG.
10 is a cross-sectional view taken along line XX in FIG.
11A and 11B are a plan view of a fillet used in the IC chip mounting method and a plan view of an IC chip used in the IC chip mounting method, respectively.
FIG. 12 shows a conventional IC chip mounting method in which an IC is formed on one surface of a substrate by interposing a square insulating thermosetting resin fillet between one surface of the substrate and the IC chip using a thermocompression bonding tool. It is a top view by the side of the board | substrate of the state which starts a press-contact fixation, heating a chip | tip.
13 is a side view showing a state in which pressure fixing is started while heating an IC chip on one surface of a substrate while interposing an insulating thermosetting resin fillet in the step of FIG. 12;
FIG. 14 shows a step subsequent to the step shown in FIG. 12 in which an IC chip is placed on one surface of the substrate using a thermocompression bonding tool with an insulating thermosetting resin fillet interposed between the one surface of the substrate and the IC chip. It is a transparent top view of the state fixed by pressure contact, heating.
FIG. 15 is a side view showing a state in which the IC chip is heated and pressed against one surface of a substrate while interposing an insulating thermosetting resin fillet with a thermocompression bonding tool in the step of FIG. 14;
FIG. 16 shows a step subsequent to the step shown in FIG. 14 in which an IC chip is placed on one surface of the substrate by a thermocompression bonding tool with an insulating thermosetting resin fillet interposed between the one surface of the substrate and the IC chip. It is a see-through | perspective plan view of the state which carries out pressure contact fixation while heating.
FIG. 17 shows a step of heating the IC chip on one surface of the substrate with an insulating thermosetting resin fillet interposed between the one surface of the substrate and the IC chip by a thermocompression bonding tool in the process of FIG. Furthermore, it is a side view of the state fixed by pressure contact.
18 is a cross-sectional view taken along line XVIII-XVIII in FIG.
19 is a cross-sectional view taken along line XIX-XIX in FIG.
In the step of FIG. 17, the IC chip is heated on one surface of the substrate by a thermocompression bonding tool with an insulating thermosetting resin fillet interposed between the one surface of the substrate and the IC chip. Furthermore, it is a see-through | perspective plan view of another state which carries out pressure contact fixation.
FIG. 21 is an explanatory diagram showing a crack occurrence state at the arrow XX portion in the process of FIG. 20;
FIG. 22 is an explanatory diagram showing a chipped state at the arrow XX portion in the process of FIG.
FIGS. 23A and 23B show stress concentration at the corners of the IC chip in the reliability test temperature cycle, and peeling of the sealing resin and opening of the joints (in other words, poor joints). It is explanatory drawing explaining the state which causes a crack of IC chip.
FIGS. 24A, 24B, and 24C are explanatory views showing a state in which lands arranged on the substrate around the fillet are contaminated by the expansion of the fillet of the sealing resin. FIGS.
FIG. 25 is an exploded perspective view of a small memory card that is the basis of a small memory card to which the IC chip mounting method according to each embodiment of the present invention can be applied.
26 is a partial cross-sectional side view of the small memory card of FIG. 25. FIG.
27 is a bottom view of the small memory card of FIG. 25. FIG.
FIG. 28 is a schematic perspective view in a state where a case of a small memory card to which the IC chip mounting method according to the embodiment of the present invention can be applied is removed. Note that some of the conductors have been removed to make it easier to understand the electrodes.
29 is a side view of the small memory card of FIG. 28. FIG.
30 is a partial cross-sectional side view of the small memory card of FIG. 28 in a completed state. However, for easy understanding, a connection portion and a case between the memory chip and the substrate are shown in cross section.
FIGS. 31A, 31B, and 31C are a part of a process of manufacturing a base substrate module, a first memory module, and a second memory module, respectively, in the method for manufacturing a small memory card of FIG. It is explanatory drawing of a cross section.
32 (A), (B), (C), and (D) are cream solders for the base substrate module, the first memory module, and the second memory module, respectively, in the method of manufacturing the small memory card of FIG. It is explanatory drawing of the partial cross section of the process of apply | coating, and explanatory drawing of the partial cross section of the process of temporarily fixing a 1st memory module and a 2nd memory module.
33 (A), (B), and (C) are steps for temporarily fixing the temporarily fixed first memory module and the second memory module to the base substrate module in the small memory card manufacturing method of FIG. 28, respectively. Furthermore, it is explanatory drawing of the partial cross section of the process which connects the electrodes between modules individually with a conductive wire, and the process which connects the electrodes between modules with the continuous conductive wire as another example of a conductor. .
FIG. 34 is a partial cross-sectional side view in a completed state of another example of a small memory card to which the IC chip mounting method according to the embodiment of the present invention can be applied. However, for easy understanding, a connection portion and a case between the memory chip and the substrate are shown in cross section.
35 (A), (B), (C), (D), and (E) each show a method of mounting an electronic component, for example, an IC chip on a circuit board according to still another embodiment of the present invention. FIG.
36 (F) and 36 (G) are explanatory views showing a method of mounting an electronic component, for example, an IC chip on the circuit board according to the embodiment of FIG.
FIG. 37 (I) is an explanatory view showing a method of mounting an electronic component, for example, an IC chip on the circuit board according to the embodiment of FIGS. 35 to 36;
38 (A), (B), (C), (D), (E), (F), and (G) are wires of an IC chip in the mounting method in the embodiment of FIGS. 35 to 37, respectively. It is explanatory drawing which shows the bump formation process using a bonder.
39 (A), (B), and (C) are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the embodiment of FIGS. 35 to 37, respectively.
FIGS. 40A and 40B are explanatory views showing a bonding step of a circuit board and an IC chip in the mounting method according to the embodiment of FIGS. 35 to 37, respectively. FIGS.
41 is an explanatory diagram showing a bonding step between a circuit board and an IC chip in the mounting method according to the embodiment of FIGS. 35 to 37; FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 3 ... Bump, 10 ... Base substrate, 10a ... Through-hole, 10z ... Positioning hole, 11 ... Conductive wire, 12 ... Cream solder, 13 ... IC chip for ASIC, 14 ... IC chip for microprocessor, 15 ... IC chip, 15p ... electrode, 16 ... card electrode, 18 ... chip capacitor, 19 ... chip resistance, 21 ... substrate, 21a ... through hole, 21p ... electrode, 21q ... land, 21z ... positioning hole, 22 ... second memory substrate, 22a ... through hole, 22z ... positioning hole, 24 ... fourth memory substrate, 30A ... upper case, 31A ... lower case, 110 ... substrate, 113 ... IC chip for ASIC, 114 ... IC chip for microprocessor, 115 ... memory chip , 116 ... electrodes, 118 ... chip capacitors, 119 ... chip resistors, 130 ... upper case, 131 ... lower case, 1 DESCRIPTION OF SYMBOLS 1a ... Electrode opening, 132 ... Write protection changeover switch, 150 ... Passive component, 200A ... Sheet-like insulating thermosetting resin fillet, 200c ... Long side recess, 200d ... Short side recess, 200e ... Corners, 210... Base substrate module, 221... First memory module, 222.

Claims (3)

長方形状の電子部品と対象物との間に介在させて上記電子部品と上記対象物とを電気的接合させる絶縁性封止樹脂のフィレットであって、上記電子部品と若干大きな寸法の外形の長方形を基本形状とし、かつ、上記長方形の対向する一対の短辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた短辺側の凹部を有するとともに、上記長方形の対向する一対の長辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた長辺側の凹部を有し、上記長方形の隅部は上記電子部品の隅部よりも外側にはみ出すように形成されて上記長方形の隅部に上記長方形の上記長辺の中央部分及び上記短辺の中央部分より多く封止樹脂が配置されている形状であることを特徴とする絶縁性封止樹脂のフィレットを上記電子部品と対象物との間に介在させて加熱加圧して、上記電子部品と上記対象物とを電気的接合させながら、上記フィレットの上記隅部から各辺の中央部分に向けて上記フィレットの封止樹脂が流動して上記中央部分に引き寄せられることにより、上記隅部及び中央部分において上記電子部品の周辺に大略均一に上記封止樹脂が配置された状態で上記電子部品と対象物との接合部分を封止しつつ装着することを特徴とする電子部品の装着方法。A fillet of an insulating sealing resin that is interposed between a rectangular electronic component and an object to electrically join the electronic component and the object, and has a rectangular shape with a slightly larger dimension than the electronic component. was the basic shape, and, in each of the pair of opposite short sides of the rectangle, which has a recess on the short side was cut out and bent in the center direction, a pair of opposite long sides of the rectangle in each have a recess on the long side that is cut out and bent in the center direction, the rectangular corners than corners formed so as to protrude outside corners of the rectangle of the electronic component The insulating sealing resin fillet has a shape in which more sealing resin is disposed than the rectangular central portion of the long side and the central portion of the short side, and the electronic component and the object. Intervening between While applying heat and pressure to electrically connect the electronic component and the object, the sealing resin of the fillet flows from the corner of the fillet toward the center of each side and is drawn to the center. In this manner, the joint portion between the electronic component and the object is mounted while being sealed in a state where the sealing resin is disposed substantially uniformly around the electronic component at the corner and the central portion. The mounting method of electronic parts . 長方形状の電子部品と対象物との間に介在させて上記電子部品と上記対象物とを電気的接合させる絶縁性封止樹脂のフィレットであって、上記電子部品と若干大きな寸法の外形の長方形を基本形状とし、かつ、上記長方形の対向する一対の短辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた短辺側の凹部を有するとともに、上記長方形の対向する一対の長辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた長辺側の凹部を有し、上記長辺側の凹部の形状が上記短辺側の凹部の形状より面積が大であるとともに、上記長方形の隅部は上記電子部品の隅部よりも外側にはみ出すように形成されて上記長方形の隅部に上記長方形の上記長辺の中央部分及び上記短辺の中央部分より多く封止樹脂が配置されている形状であることを特徴とする絶縁性封止樹脂のフィレットを上記電子部品と対象物との間に介在させて加熱加圧して、上記電子部品と上記対象物とを電気的接合させながら、上記フィレットの上記隅部から各辺の中央部分に向けて上記フィレットの封止樹脂が流動して上記中央部分に引き寄せられることにより、上記隅部及び中央部分において上記電子部品の周辺に大略均一に上記封止樹脂が配置された状態で上記電子部品と対象物との接合部分を封止しつつ装着することを特徴とする電子部品の装着方法。A fillet of an insulating sealing resin that is interposed between a rectangular electronic component and an object to electrically join the electronic component and the object, and has a rectangular shape with a slightly larger dimension than the electronic component. Each of the pair of opposing short sides of the rectangle has a recess on the short side that is curved and cut away toward the center, and the pair of opposing long sides of the rectangle. Each has a concave portion on the long side that is curved and cut toward the center, and the shape of the concave portion on the long side has a larger area than the shape of the concave portion on the short side, and the rectangle Is formed so as to protrude outward from the corner of the electronic component, and more sealing resin is disposed at the rectangular corner than at the central portion of the long side and the central portion of the short side of the rectangle. That the shape is Insulating sealing resin fillet is interposed between the electronic component and the object and heated and pressurized to electrically connect the electronic component and the object while the corner of the fillet The sealing resin of the fillet flows toward the central portion of each side and is drawn to the central portion, so that the sealing resin is arranged substantially uniformly around the electronic component at the corner and the central portion. A mounting method for an electronic component, wherein the electronic component and the target object are mounted while being sealed while being sealed. 長方形状の電子部品と対象物との間に介在させて上記電子部品と上記対象物とを電気的接合させる絶縁性封止樹脂のフィレットであって、上記電子部品と若干大きな寸法の外形の長方形を基本形状とし、かつ、上記長方形の対向する一対の短辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた短辺側の凹部を有するとともに、上記長方形の対向する一対の長辺のそれぞれにおいては、中心向きに湾曲して切り欠かれた長辺側の凹部を有し、上記凹部の形状が上記長方形の中心に対して対称形であるとともに、上記長方形の隅部は上記電子部品の隅部よりも外側にはみ出すように形成されて上記長方形の隅部に上記長方形の上記長辺の中央部分及び上記短辺の中央部分より多く封止樹脂が配置されている形状であることを特徴とする絶縁性封止樹脂のフィレットを上記電子部品と対象物との間に介在させて加熱加圧して、上記電子部品と上記対象物とを電気的接合させながら、上記フィレットの上記隅部から各辺の中央部分に向けて上記フィレットの封止樹脂が流動して上記中央部分に引き寄せられることにより、上記隅部及び中央部分において上記電子部品の周辺に大略均一に上記封止樹脂が配置された状態で上記電子部品と対象物との接合部分を封止しつつ装着することを特徴とする電子部品の装着方法。A fillet of an insulating sealing resin that is interposed between a rectangular electronic component and an object to electrically join the electronic component and the object, and has a rectangular shape with a slightly larger dimension than the electronic component. Each of the pair of opposing short sides of the rectangle has a recess on the short side that is curved and cut away toward the center, and the pair of opposing long sides of the rectangle. Each has a concave portion on the long side that is curved and cut toward the center, and the shape of the concave portion is symmetrical with respect to the center of the rectangular shape, and the corner portion of the rectangular shape is the electronic component. It is formed so as to protrude outside the corners of the rectangular shape, and more sealing resin is disposed at the corners of the rectangle than the central part of the long side and the central part of the short side of the rectangle. Characteristic exquisite A heat-resistant sealing resin fillet is interposed between the electronic component and the object, and heated and pressurized to electrically connect the electronic component and the object. When the sealing resin of the fillet flows toward the central part and is drawn to the central part, the sealing resin is arranged substantially uniformly around the electronic component at the corner and the central part. A mounting method of an electronic component, wherein the mounting is performed while sealing a joint portion between the electronic component and an object.
JP2002245105A 2002-08-26 2002-08-26 Mounting method of electronic parts Expired - Fee Related JP3974834B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002245105A JP3974834B2 (en) 2002-08-26 2002-08-26 Mounting method of electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002245105A JP3974834B2 (en) 2002-08-26 2002-08-26 Mounting method of electronic parts

Publications (2)

Publication Number Publication Date
JP2004087670A JP2004087670A (en) 2004-03-18
JP3974834B2 true JP3974834B2 (en) 2007-09-12

Family

ID=32053398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002245105A Expired - Fee Related JP3974834B2 (en) 2002-08-26 2002-08-26 Mounting method of electronic parts

Country Status (1)

Country Link
JP (1) JP3974834B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410450B2 (en) 2018-04-17 2022-08-09 Samsung Electronics Co., Ltd. Method for manufacturing an electronic device including multiple fixing members to fix a biometric sensor to a display

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4708134B2 (en) * 2005-09-14 2011-06-22 日東電工株式会社 Sound-permeable membrane, electronic component with sound-permeable membrane, and method for manufacturing circuit board mounted with the electronic component
JP2007305815A (en) * 2006-05-12 2007-11-22 Matsushita Electric Ind Co Ltd Process for manufacturing semiconductor integrated circuit device
JP5084829B2 (en) * 2007-06-28 2012-11-28 パナソニック株式会社 Semiconductor device mounting structure manufacturing method, semiconductor device mounting method, and pressure tool
JP5261255B2 (en) * 2009-03-27 2013-08-14 ルネサスエレクトロニクス株式会社 Semiconductor device
JP6063669B2 (en) * 2012-08-09 2017-01-18 シャープ株式会社 Electronic device and method for manufacturing electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410450B2 (en) 2018-04-17 2022-08-09 Samsung Electronics Co., Ltd. Method for manufacturing an electronic device including multiple fixing members to fix a biometric sensor to a display

Also Published As

Publication number Publication date
JP2004087670A (en) 2004-03-18

Similar Documents

Publication Publication Date Title
JP3880775B2 (en) Mounting electronic components on a circuit board
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
KR100502222B1 (en) Electronic parts mounting method and device therefor
US9545014B2 (en) Flip chip interconnect solder mask
JPH06295962A (en) Electronic part mounting substrate and manufacture thereof as well as electronic part mounting device
JPS6225446A (en) Ic package
JP2016184612A (en) Method for mounting semiconductor device
JP3974834B2 (en) Mounting method of electronic parts
JPH10284535A (en) Method for producing semiconductor device and semiconductor component
JP4041649B2 (en) Electronic component mounting method and electronic component mounting body
JP4288026B2 (en) Mounting tool and IC chip mounting method
JP3923248B2 (en) Method of mounting electronic component on circuit board and circuit board
JPH11135567A (en) Anisotropic conductive film and manufacture of semiconductor device
JPH07226455A (en) Semiconductor package and its manufacturing method
JP4287987B2 (en) Electronic component mounting method and electronic component mounting body
JPH0362935A (en) Mounting method for film carrier type semiconductor device
JPH0236556A (en) Pin grid array and mounting of semiconductor element
JP4215685B2 (en) Method for manufacturing electronic circuit element
JPH10189655A (en) Wiring board, semiconductor device and mounting of electronic component
JPH0888248A (en) Face-down bonding method and connecting material using thereof
JP2005236110A (en) Connection method and connection structure
JP4566915B2 (en) Semiconductor device mounting body and method of manufacturing semiconductor device mounting body
JP3235192B2 (en) Wiring board connection method
JPH11135561A (en) Anisotropic conductive adhesive film, its manufacture, flip-chip mounting method, and flip-chip packaging board
JPH09153562A (en) Method of mounting solder ball on pad area array package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3974834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees