JP3969051B2 - 液晶装置 - Google Patents
液晶装置 Download PDFInfo
- Publication number
- JP3969051B2 JP3969051B2 JP2001313950A JP2001313950A JP3969051B2 JP 3969051 B2 JP3969051 B2 JP 3969051B2 JP 2001313950 A JP2001313950 A JP 2001313950A JP 2001313950 A JP2001313950 A JP 2001313950A JP 3969051 B2 JP3969051 B2 JP 3969051B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- vertical
- opening
- conductive
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は、貼り合わせた素子基板と対向基板との電気的な接続を導通材によって行う液晶装置に関する。
【0002】
【従来の技術】
液晶ライトバルブ等の液晶装置は、ガラス基板、石英基板等の2枚の基板間に液晶を封入して構成される。液晶ライトバルブでは、一方の基板に、例えば薄膜トランジスタ(Thin Film Transistor、以下、TFTと称す)等の能動素子をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【0003】
即ち、TFT素子によってマトリクス状に配列された画素電極(ITO)に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
【0004】
TFTを配置したTFT基板と、TFT基板に対向配置される対向基板とは、別々に製造される。両基板は、パネル組立工程において高精度に貼り合わされた後、液晶が封入される。
【0005】
パネル組立工程においては、先ず、各基板工程において夫々製造されたTFT基板と対向基板との対向面、即ち、対向基板及びTFT基板の液晶層と接する面上に配向膜が形成され、次いでラビング処理が行われる。次に、一方の基板上の端辺に接着剤となるシール部が形成される。TFT基板と対向基板とをシール部を用いて貼り合わせ、アライメントを施しながら圧着硬化させる。シール部の一部には切り欠きが設けられており、この切り欠きを介して液晶を封入する。
【0006】
TFT基板のシール部の外側の領域には、パネル上の各種駆動回路と外部機器との間で、液晶パネルの駆動信号、タイミング信号及び画像信号等を送受するための実装端子が配列されている。駆動回路等の外部回路との接続にはFPC(フレキシブルプリント板)が採用される。実装端子とFPCとは、FPCに形成されたACF(Anisotoropic Conductive Film)(異方性導電膜)を用いて圧着する。
【0007】
このように、TFT基板と外部回路との電気的な接続はFPCを介して行われる。一方、対向基板と外部回路との間の電気的な接続は、FPC、TFT基板上のパターン及び上下導通材を介して行われる。
【0008】
図11は外部回路と対向基板との電気的な接続を説明するための説明図である。
【0009】
TFT基板102の端部には、実装端子103が形成されている。FPC100は、図示しないベース材料上に複数の銅箔パターンが形成されて構成される。FPC100の先端には、圧着用のACF101が形成されている。ACF101によって、FPC100はTFT基板102の実装端子103に接続される。実装端子103はTFT基板102上の図示しない配線パターンを介して対向基板107の4隅に対応するTFT基板102の4隅に形成された下導通端子104に接続されている。
【0010】
下導通端子104に対向する対向基板107の4隅には上導通端子105が形成されている。上導通端子105は対向基板107の図示しない共通電極に接続されている。これらの上下導通端子104,105相互間は上下導通材106によって電気的に接続されるようになっている。即ち、外部回路と対向基板107とは、FPC100、実装端子103、TFT基板102上の配線パターン、下導通端子104、上下導通材106及び上導通端子105を介して接続される。
【0011】
【発明が解決しようとする課題】
ところで、上下導通材は、球状のガラスビーズ、樹脂ボール、あるいは円柱状のグラスファイバー等に、金属メッキを施して形成されている。例えば、接着剤に上下導通材を含有させ、対向基板107の4隅に上下導通材を含有させた接着剤を用いることによって、TFT基板と対向基板相互間の導通を図っている。
【0012】
即ち、導通端子部の4隅については、1カ所につき例えば30個程度の上下導通材を含有させた接着剤を用い、アライメント時の振動によって、各上下導通材を上下の導通端子に接触させるようになっている。図12は各上下導通材106が下導通端子104に接触している状態を示している。
【0013】
しかしながら、TFT基板と対向基板間の空隙(ギャップ)が2〜5μmと極めて狭いため、それに適用できる材料は球状あるいは円柱状に限定され上下導通材と各上下の導通端子とは点接触することになり、接触抵抗値が大きくなりやすい。
【0014】
上下導通材の材質を考慮すると、上下導通端子と上下導通材との接触抵抗の低抵抗化は困難である。そこで、配線抵抗を含めた上下導通抵抗を低減させるために、端子までの配線の低抵抗化が図られているが十分ではない。
【0015】
このように、TFT基板と対向基板との上下導通抵抗は高く、ばらつきも大きい。このため、液晶表示装置を構成した場合には、フリッカや表示むら等が発生し、表示品質及び歩留まりが低下するという問題点があった。
【0016】
本発明はかかる問題点に鑑みてなされたものであって、TFT基板と対向基板との上下導通抵抗を低減することにより、フリッカや表示むら等の発生を防止、表示品質及び歩留まりを向上させることができる液晶装置を提供することを目的とする。
【0017】
【課題を解決するための手段】
本発明に係る液晶装置は、素子基板及び対向基板に夫々設けられる上下導通端子の少なくとも一方に形成され、前記上下導通端子同士を電気的に接続する上下導通材が配置される凹凸を有する配置部を具備し、前記配置部は、前記上下導通材の径よりも狭幅の開口の凹部を有することを特徴とする。
【0018】
このような構成によれば、素子基板及び対向基板には上下導通端子が形成される。これらの上下導通端子の少なくとも一方には凹凸を有する配置部が形成される。配置部の凹凸に上下導通材が配置され、上下導通材によって上下導通端子同士が電気的に接続される。凹凸によって、上下導通材と上下導通端子との接触部分が大きくなり、接触抵抗が低減される。
【0019】
前記配置部は、前記上下導通材の径よりも狭幅の開口の凹部を有することを特徴とする。
【0020】
このような構成によれば、凹部に上下導通材の一部が埋没し、少なくとも開口の縁辺において上下導通材と上下導通端子の少なくとも一方とが接触する。
【0021】
前記配置部は、前記上下導通材の径よりも0.5〜1μmだけ狭幅の開口の凹部を有することを特徴とする。
【0022】
このような構成によれば、凹部内に上下導通材の最大径部分が埋没する。これにより、凹部内の側壁に上下導通材の周が接触して、接触抵抗が低減される。
【0023】
前記上下導通端子の少なくとも一方は、導電性を有する1つの層によって構成されることを特徴とする。
【0024】
このような構成によれば、導電性を有する1つの層に凹凸を有する配置部が形成される。
【0025】
前記上下導通端子の少なくとも一方は、導電性を有する最上層と1つ以上の下層との多層構造を有することを特徴とする。
【0026】
このような構成によれば、導電性を有する最上層に凹凸を有する配置部が形成される。
【0027】
前記1つ以上の下層は、少なくとも最上層が導電性を有する層によって構成されることを特徴とする。
【0028】
このような構成によれば、上下導通材は、最上層だけでなく、下層のうちの最も上の層にも接触する。
【0029】
前記導電性を有する最上層は、エッチングによって凹部が形成されていることを特徴とする。
【0030】
このような構成によれば、最上層形成後に、凹部が形成される。
【0031】
前記導電性を有する最上層は、パターニングによって凹部が形成されていることを特徴とする。
【0032】
このような構成によれば、最上層の形成と同時に凹部が形成される。
【0033】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図1は本発明の第1の実施の形態に係る液晶装置の下導通端子及び上下導通材を示す説明図である。図2は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図3はTFT基板等の素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図であり、図4は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図3のH−H'線の位置で切断して示す断面図である。また、図5は液晶装置を詳細に示す断面図である。図6はパネル組立工程を示すフローチャートである。
【0034】
本実施の形態は素子基板と対向基板との電気的な接続に用いられる上及び下導通端子の少なくとも一方に凹凸によって構成された配置部を設けることにより、上下導通端子と上下導通材との点接触箇所を増加させて、上下導通抵抗を低減させることを可能にしたものである。
【0035】
先ず、図2乃至図5を参照して、液晶パネルの構造について説明する。
【0036】
液晶パネルは、図3及び図4に示すように、TFT基板等の素子基板10と対向基板20との間に液晶50を封入して構成される。素子基板10上には画素を構成する画素電極等がマトリクス状に配置される。図2は画素を構成する素子基板10上の素子の等価回路を示している。
【0037】
図2に示すように、画素領域においては、複数本の走査線3aと複数本のデータ線6aとが交差するように配線され、走査線3aとデータ線6aとで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線3aとデータ線6aの各交差部分に対応してTFT30が設けられ、このTFT30に画素電極9aが接続される。
【0038】
TFT30は走査線3aのON信号によってオンとなり、これにより、データ線6aに供給された画像信号が画素電極9aに供給される。この画素電極9aと対向基板20に設けられた対向電極21との間の電圧が液晶50に印加される。また、画素電極9aと並列に蓄積容量70が設けられており、蓄積容量70によって、画素電極9aの電圧はソース電圧が印加された時間よりも例えば3桁も長い時間の保持が可能となる。蓄積容量70によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【0039】
図5は、一つの画素に着目した液晶パネルの模式的断面図である。
【0040】
ガラスや石英等の素子基板10には、LDD構造をなすTFT30が形成されている。TFT30は、チャネル領域1a、ソース領域1d、ドレイン領域1eが形成された半導体層に絶縁膜2を介してゲート電極をなす走査線3aが設けられてなる。TFT30上には第1層間絶縁膜4を介してデータ線6aが積層され、データ線6aはコンタクトホール5を介してソース領域1dに電気的に接続される。データ線6a上には第2層間絶縁膜7を介して画素電極9aが積層され、画素電極9aはコンタクトホール8を介してドレイン領域1eに電気的に接続される。
【0041】
走査線3a(ゲート電極)にON信号が供給されることで、チャネル領域1aが導通状態となり、ソース領域1dとドレイン領域1eとが接続されて、データ線6aに供給された画像信号が画素電極9aに与えられる。
【0042】
また、半導体層にはドレイン領域1eから延びる蓄積容量電極1fが形成されている。蓄積容量電極1fは、誘電体膜である絶縁膜2を介して容量線3bが対向配置され、これにより蓄積容量70を構成している。画素電極9a上にはポリイミド系の高分子樹脂からなる配向膜16が積層され、所定方向にラビング処理されている。
【0043】
一方、対向基板20には、TFTアレイ基板のデータ線6a、走査線3a及びTFT30の形成領域に対向する領域、即ち各画素の非表示領域において第1遮光膜23が設けられている。この第1遮光膜23によって、対向基板20側からの入射光がTFT30のチャネル領域1a、ソース領域1d及びドレイン領域1eに入射することが防止される。第1遮光膜23上に、対向電極(共通電極)21が基板20全面に亘って形成されている。対向電極21上にポリイミド系の高分子樹脂からなる配向膜22が積層され、所定方向にラビング処理されている。
【0044】
そして、素子基板10と対向基板20との間に液晶50が封入されている。これにより、TFT30は所定のタイミングでデータ線6aから供給される画像信号を画素電極9aに書き込む。書き込まれた画素電極9aと対向電極21との電位差に応じて液晶50の分子集合の配向状態が変化して、光を変調し、階調表示を可能にする。
【0045】
図3及び図4に示すように、対向基板20には表示領域を区画する額縁としての遮光膜42が設けられている。遮光膜42は例えば遮光膜23と同一又は異なる遮光性材料によって形成されている。
【0046】
遮光膜42の外側の領域に液晶を封入するシール部41が、素子基板10と対向基板20間に形成されている。シール部41は対向基板20の輪郭形状に略一致するように配置され、素子基板10と対向基板20を相互に固着する。シール部41は、素子基板10の1辺の一部において欠落しており、貼り合わされた素子基板10及び対向基板20相互の間隙には、液晶50を注入するための液晶注入口78が形成される。液晶注入口78より液晶が注入された後、液晶注入口78を封止材79で封止するようになっている。
【0047】
シール部41の4隅には導通部65が形成されている。導通部65は、後述するように、素子基板10の4隅に形成された図示しない下導通端子と対向基板20の4隅に形成された上導通端子との間に配置されて、両者を電気的に接続するようになっている。
【0048】
素子基板10のシール部41の外側の領域には、データ線駆動回路61及び実装端子62が素子基板10の一辺に沿って設けられており、この一辺に隣接する2辺に沿って、走査線駆動回路63が設けられている。素子基板10の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路63間を接続するための複数の配線64が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、素子基板10と対向基板20との間を電気的に導通させるための導通部65が設けられている。
【0049】
次に、図6を参照してパネル組立工程について説明する。素子基板10(TFT基板)と対向基板20とは、別々に製造される。ステップS1 ,S6 で夫々用意されたTFT基板及び対向基板20に対して、次のステップS2 ,S7 では、配向膜16,22となるポリイミド(PI)を塗布する。次に、ステップS3 ,S8 において、素子基板10表面の配向膜16及び対向基板20表面の配向膜22に対して、ラビング処理を施す。
【0050】
次に、ステップS4 ,S9 において、洗浄工程を行う。この洗浄工程は、ラビング処理によって生じた塵埃を除去するためのものである。
【0051】
洗浄工程が終了すると、ステップS5 において、シール部41、及び導通部65(図3参照)を形成する。本実施の形態においては、導通部65は、例えば、接着剤に、球状のガラスビーズ、樹脂ボール、あるいは円柱状のグラスファイバー等に金属メッキを施して形成された上下導通材を含有させて構成されている。
【0052】
シール部41及び導通部65は、ディスペンス塗布等によって形成する。このようなシール部41及び導通部65を形成した後、次に、ステップS10で、素子基板10と対向基板20とを貼り合わせ、ステップS11でアライメントを施しながら圧着し、シール部41及び導通部65を硬化させる。最後に、ステップS12において、シール部41の一部に設けた切り欠きから液晶を封入し、切り欠きを塞いで液晶を封止する。
【0053】
図1(a)は下導通端子81と上下導通材82とを模式的に示している。図1(b),(c)は図1(a)中の開口部83,93と上下導通材82とを上方から見て両者の関係を平面形状で示している。
【0054】
下導通端子81は図3の導通部65に対応する位置の素子基板10上に形成されている。下導通端子81は配線パターン84(図3では図示略)を介して実装端子62(図3)に接続されている。上下導通材82は導通部65において接着剤に混入されている導電性の球である。上下導通材82は、導通部65内に例えば30個程度含まれる。
【0055】
本実施の形態においては、下導通端子81には、配置部として、上下導通材82の径よりも狭幅で所定の深さの開口部83又は93が複数形成されている。図1(b)の例は、下導通端子81に、一辺が上下導通材82の径よりも狭幅の正方形状を有する開口部83を形成した例を示している。また、図1(c)の例は、下導通端子81に、径が上下導通材82の径よりも短い円形状を有する開口部93を形成した例を示している。各開口部93上に上下導通材82が配置されるようになっている。
【0056】
なお、開口部83,93は、下導通端子81に対するエッチング工程によって、容易に形成可能である。即ち、素子基板10上に下導通端子81のパターンを形成し、エッチングによって開口部83,93を形成するのである。また、開口部83,93は下導通端子81のパターン形成時に同時に形成してもよい。即ち、開口部83,93の形状に応じたマスクパターンを用意し、下導通端子81を溝状或いはメッシュ状又は円形状にパターン形成することで、開口部83,93を下導通端子81形成時に同時に形成するのである。なお、一導通部65において素子基板10上に形成する開口部83又は93の数は、一導通部65に含まれる上下導通材82の数よりも多く設定する。
【0057】
上下導通材82は、図6のステップS5 のシール・上下導通材形成工程において、下導通端子81上に配置される。接着剤に混入した上下導通材82は、シール・上下導通材形成工程のみでは、開口部83,93上に位置するとは限らない。しかし、ステップS11のアライメント工程における振動によって、上下導通材82は上下導通端子81の平面部を移動して、開口部83,93上に配置される。
【0058】
図1(b)のような構成によれば、開口部83の開口形状が正方形であるので、開口部83上に配置された各上下導通材82は、開口部83の4つの縁辺部において接触する。即ち、各上下導通材82は開口部83の4カ所で接触することになり、従来に比して接触点数が増加し、下導通端子81と上下導通部材82との間の接触抵抗が小さくなる。
【0059】
また、図1(c)のような構成によれば、開口部93の開口形状が円形であるので、開口部93上に配置された各上下導通材82は、開口部93の縁辺において接触する。即ち、各上下導通材82は開口部93の円形縁辺で線接触することになり、従来に比して接触面積が増加し、下導通端子81と上下導通部材82との間の接触抵抗を小さくすることができる。
【0060】
このように、本実施の形態においては、下導通端子81に開口部83又は93を形成し、球状の上下導通材82を開口部83,93上に配置して4カ所で点接触又は線接触させていることから、下導通端子81と上下導通材82との接触抵抗を低減することができる。これにより、素子基板10と対向基板20との間の上下導通抵抗を低減することができるので、表示装置を構成した場合に、フリッカや表示むら等の発生を防止、表示品質及び歩留まりを向上させることができる。
【0061】
図7は本発明の第2の実施の形態を示す説明図である。図7は上下導通材121及び下導通端子95のみを示している。
【0062】
下導通端子95は、図1の下導通端子81と同様に、図3の導通部65に対応する位置の素子基板10上に形成されている。下導通端子95は配線パターン(図示略)を介して実装端子62に接続されている。また、上下導通材121は、図1の上下導通材82よりも径が大きい点のみが上下導通材82と異なる。
【0063】
本実施の形態においては、下導通端子95は、上下導通材82の径よりも狭幅で、図1の下導通端子81よりも広幅の開口部123が複数形成されている。開口部123の開口部の平面形状は、図1(b)の開口部83と同様の正方形状であってもよく、また、図1(c)の開口部93と同様の円形状であってもよい。
【0064】
例えば、上下導通材121の径と開口部123の径及び深さとを適宜設定することにより、上下導通材121は、開口部123の開口部縁辺に接すると共に、開口部123の底面にも接する。
【0065】
更に、開口部123の径を上下導通材121の径よりも0.5〜1μm程度大きくすることによって、上下導通材121を開口部123内に半分以上埋没させることが可能になる。即ち、この場合には、上下導通材121の最大の径部分を開口部123の側面に接触させることが可能となる。即ち、この場合には、開口部123が円形状である場合には、最も大きい面積での線接触が可能である。
【0066】
開口部123の平面形状が正方形である場合には、上下導通材121は下導通端子95と5点で接触することになり、接触抵抗が低減される。また、開口部123の平面形状が円形である場合には、上下導通材121は下導通端子と開口部123の縁辺に線接触し、底面に点接触することになり、接触抵抗が低減される。
【0067】
このように本実施の形態においても、下導通端子95と上下導通材121との接触抵抗を低減することができる。これにより、素子基板10と対向基板20との間の上下導通抵抗を低減することができるので、表示装置を構成した場合に、フリッカや表示むら等の発生を防止、表示品質及び歩留まりを向上させることができる。
【0068】
図8は本発明の第3の実施の形態を示す説明図である。
【0069】
本実施の形態は下導通端子が2層で構成された場合の例である。即ち、下導通端子は下層97とアルミニウム等で構成された表面層96によって構成されている。本実施の形態は、表面層96にエッチング又はパターニングによって開口部123を形成したものである。
【0070】
他の作用及び効果は第2の実施の形態と同様である。
【0071】
図9は本発明の第4の実施の形態を示す説明図である。
【0072】
本実施の形態も下導通端子が2層で構成された場合の例である。即ち、下導通端子はアルミニウム等で構成された下層97と表面層98とによって構成されている。本実施の形態は、表面層98にエッチングによって下層97まで達する開孔部124を形成したものである。この場合にも、上下導通材121の径と開孔部124の径及び層の厚さとを適宜設定することにより、上下導通材121は、開孔部124の開口部縁辺に接すると共に、開孔部124の底面、即ち、下層97の表面にも接する。
【0073】
他の作用及び効果は第2の実施の形態と同様である。
【0074】
図10は本発明の第5の実施の形態を示す説明図である。
【0075】
本実施の形態も下導通端子が2層で構成された場合の例である。即ち、下導通端子はアルミニウム等で構成された下層97と表面層99とによって構成されている。本実施の形態は、表面層99の形成時に、パターニングによって下層97まで達する開孔部125を形成したものである。メッシュ状又は円形状等のパターニングによって、開孔部125を形成することができる。この場合にも、上下導通材121の径と開孔部125の径及び層の厚さとを適宜設定することにより、上下導通材121は、開孔部125の開口部縁辺に接すると共に、開孔部125の底面、即ち、下層97の表面にも接する。
【0076】
他の作用及び効果は第2の実施の形態と同様である。
【0077】
なお、上記各実施の形態においては、下導通端子にのみ開口部を形成する例について説明したが、上導通端子にも下導通端子と対応する位置に配置部となる同様の開口部を設け、上導通端子と上下導通材との間の接触抵抗を小さくするようにしてもよいことは明らかである。上下導通端子のうちの少なくとも一方の導通端子に開口部を設けることで、素子基板と対向基板との間の接触抵抗を低減することができる。
【0078】
また、上下導通材は開口部内に埋没することになるので、上下導通材はギャップ長と埋没する部分の長さを考慮した径にする必要があることは明らかである。
【0079】
また、図8乃至図10では上下の導通端子が2層の場合について説明したが、多層に場合にも適用可能であることも明らかである。
【0080】
また、上記各実施の形態においては、開口形状が正方形状又は円形状である例について説明したが、長方形状又は多角形状等のどのような形状であってもよい。
【0081】
更に、上記各実施の形態においては、開口部を形成することで、上下導通材と上下導通端子との接触部分を大きくしたが、上下導通端子の少なくとも一方に、上下導通材の一部を覆って固定する凸部を形成することによっても同様の効果が得られることは明らかである。
【0082】
また、上記各実施の形態においては、上下導通材が球状であるものとして説明したが、円柱形状であっても同様に構成することができる。即ち、この場合には、上及び下導通端子の少なくとも一方に、円柱形状の上下導通材の一部を埋没させる溝を形成すればよい。この場合には、上下導通端子と上下導通材とは溝開口の縁辺部において線接触することになり、接触抵抗を低減することができる。
【0083】
【発明の効果】
以上説明したように本発明によれば、TFT基板と対向基板との上下導通抵抗を低減することにより、フリッカや表示むら等の発生を防止、表示品質及び歩留まりを向上させることができるという効果を有する。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態に係る液晶装置の下導通端子及び上下導通材を示す説明図。
【図2】 液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図3】 TFT基板等の素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図。
【図4】 素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図3のH−H'線の位置で切断して示す断面図。
【図5】 液晶装置を詳細に示す断面図。
【図6】 パネル組立工程を示すフローチャート。
【図7】 本発明の第2の実施の形態を示す説明図。
【図8】 本発明の第3の実施の形態を示す説明図。
【図9】 本発明の第4の実施の形態を示す説明図。
【図10】 本発明の第5の実施の形態を示す説明図。
【図11】 外部回路と対向基板との電気的な接続を説明するための説明図。
【図12】 各上下導通材106が下導通端子104に接触している状態を示す説明図。
【符号の説明】
10…組織場
81…下導通端子
82…上下導通材
83,93…開口部
84…配線パターン
Claims (7)
- 素子基板及び対向基板に夫々設けられる上下導通端子の少なくとも一方に、前記上下導通端子同士を電気的に接続する球状の上下導通材が配置される凹凸を有する配置部が形成され、前記配置部は、前記上下導通材の径よりも狭幅の開口の凹部を有し、前記上下導通材は前記凹部上に前記凹部の縁辺部に接触するように配置されていることを特徴とする液晶装置。
- 前記配置部は、前記上下導通材の径よりも0.5〜1μmだけ狭幅の開口の凹部を有することを特徴とする請求項1に記載の液晶装置。
- 前記上下導通端子の少なくとも一方は、導電性を有する1つの層によって構成されることを特徴とする請求項1に記載の液晶装置。
- 前記上下導通端子の少なくとも一方は、導電性を有する最上層と1つ以上の下層との多層構造を有することを特徴とする請求項1に記載の液晶装置。
- 前記1つ以上の下層は、少なくとも最上層が導電性を有する層によって構成されることを特徴とする請求項5に記載の液晶装置。
- 前記導電性を有する最上層は、エッチングによって凹部が形成されていることを特徴とする請求項5に記載の液晶装置。
- 前記導電性を有する最上層は、パターニングによって凹部が形成されていることを特徴とする請求項5に記載の液晶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001313950A JP3969051B2 (ja) | 2001-10-11 | 2001-10-11 | 液晶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001313950A JP3969051B2 (ja) | 2001-10-11 | 2001-10-11 | 液晶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003121869A JP2003121869A (ja) | 2003-04-23 |
JP3969051B2 true JP3969051B2 (ja) | 2007-08-29 |
Family
ID=19132338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001313950A Expired - Fee Related JP3969051B2 (ja) | 2001-10-11 | 2001-10-11 | 液晶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3969051B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4968214B2 (ja) | 2007-09-28 | 2012-07-04 | カシオ計算機株式会社 | 液晶表示装置 |
-
2001
- 2001-10-11 JP JP2001313950A patent/JP3969051B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003121869A (ja) | 2003-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8582070B2 (en) | Array substrate for multi-vision and liquid crystal display device including the same | |
US6208394B1 (en) | LCD device and method for fabricating the same having color filters and a resinous insulating black matrix on opposite sides of a counter electrode on the same substrate | |
US7113243B2 (en) | In-plane switching mode liquid crystal display device comprising common electrodes and pixel electrodes on both substrates and method of manufacturing the same | |
JP4635915B2 (ja) | 電気光学装置及び電子機器 | |
JP4747133B2 (ja) | 液晶表示装置及びその製造方法 | |
TWI420208B (zh) | 液晶顯示裝置 | |
US20080006834A1 (en) | Panel substrate, display apparatus and manufacturing method thereof | |
US20100224393A1 (en) | Display device | |
JPH09258265A (ja) | 液晶表示装置 | |
KR100627505B1 (ko) | 전기 광학 패널 및 그 제조 방법 | |
KR20070003165A (ko) | 액정표시소자 및 그 제조방법 | |
JP2002268079A (ja) | 電気光学装置と電子機器 | |
JP2002366046A (ja) | 表示装置及びこれを用いた投射装置 | |
JP2803792B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP4058918B2 (ja) | 表示装置及びこれを用いた投射装置 | |
JP3714175B2 (ja) | フレキシブルプリント板を用いた表示装置 | |
US6741315B1 (en) | Liquid crystal device and electronic apparatus | |
JP3969051B2 (ja) | 液晶装置 | |
US20210240029A1 (en) | Electronic apparatus and method for manufacturing the same | |
JP2007248832A (ja) | 液晶装置及びその製造方法、並びに電子機器 | |
JP4342824B2 (ja) | 画像表示パネル、画像表示装置およびアレイ基板の製造方法 | |
WO2020015701A1 (zh) | 一种显示面板及其制作方法、驱动方法和显示装置 | |
JP3788242B2 (ja) | 液晶装置 | |
JP4474770B2 (ja) | 電気光学装置および電子機器 | |
JP2006078930A (ja) | 液晶装置、及び電子機器、液晶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070528 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |