JP3968051B2 - Semiconductor device and manufacturing method thereof, and semiconductor device precursor and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof, and semiconductor device precursor and manufacturing method thereof Download PDF

Info

Publication number
JP3968051B2
JP3968051B2 JP2003135734A JP2003135734A JP3968051B2 JP 3968051 B2 JP3968051 B2 JP 3968051B2 JP 2003135734 A JP2003135734 A JP 2003135734A JP 2003135734 A JP2003135734 A JP 2003135734A JP 3968051 B2 JP3968051 B2 JP 3968051B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
resin layer
opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003135734A
Other languages
Japanese (ja)
Other versions
JP2004342738A (en
Inventor
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003135734A priority Critical patent/JP3968051B2/en
Publication of JP2004342738A publication Critical patent/JP2004342738A/en
Application granted granted Critical
Publication of JP3968051B2 publication Critical patent/JP3968051B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置とその製造方法、および半導体装置前駆体とその製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置においては、実装の高密度化と高速化の要求が高まっており、かかる要求を満たす実装方式として、チップを積み重ねて実装するチップオンチップ方式が注目されている。このチップオンチップ方式による実装では、バンプを用いたフリップチップ接続とワイヤボンディングを用いたフェイスアップ接続とを組み合わせて接続する方法と、全てをワイヤボンディングで接続する方法とが採用されている(例えば、特許文献1、特許文献2、特許文献3参照。)。
【0003】
ここで、従来のチップオンチップ方式による接続方法を図面を用いて説明する。図5は、従来のチップオンチップ方式により接続した半導体装置の一例を示す断面図である。図5Aは、半導体チップ51と半導体チップ52とはワイヤ54により電気的に接続され、半導体チップ52と半導体チップ53とはバンプ55により電気的に接続されている一例を示したものである。また、図5Bは、半導体チップ51と半導体チップ52とはバンプ55により電気的に接続され、半導体チップ52と半導体チップ53とはワイヤ54により電気的に接続されている一例を示したものである。さらに、図5Cは、半導体チップ51と半導体チップ52、および、半導体チップ52と半導体チップ53とは全てワイヤ54により電気的に接続されている一例を示したものである。
【0004】
【特許文献1】
特開平6−13541号公報
【0005】
【特許文献2】
特開平11−219984号公報
【0006】
【特許文献3】
特開2001−77243号公報
【0007】
【発明が解決しようとする課題】
図5に示した従来のチップオンチップ方式により接続された半導体装置では、ワイヤ54のループを保護するために樹脂モールド56が必要となるため、半導体装置の薄型化が図れないという問題があった。また、樹脂モールド56の熱伝導率が低いため、発熱した半導体チップを冷却することが困難になるという問題もあった。具体的には、発熱量が5W以上の半導体チップを使用することができなかった。
【0008】
本発明は、基板同士の接続が容易であり、薄型化が可能な接続信頼性の高い半導体装置を提供するものである。
【0009】
【課題を解決するための手段】
本発明は、複数の第1の電極を備えた第1の基板と、複数の第2の電極を備えた第2の基板と、複数の第3の電極を備えた第3の基板とを含む半導体装置であって、
前記第2の基板は、前記第1の基板と前記第3の基板との間に配置され、
前記第1の基板と前記第2の基板とは、第1の樹脂層を介して接着され、かつ複数の前記第1の電極の少なくとも1つと前記第2の電極とは、前記第1の樹脂層に設けられた第1の開口部を通して電気的に接続され、
前記第2の基板と前記第3の基板とは、第2の樹脂層を介して接着され、
前記第1の基板と前記第3の基板とは、前記第2の樹脂層を介して接着され、かつ前記第2の電極と接続されていない残りの前記第1の電極と前記第3の電極とは、前記第2の樹脂層に設けられ前記第1の開口部に連通する第2の開口部に配置された導体部を介して電気的に接続されていることを特徴とする半導体装置を提供する。
【0010】
また、本発明は、複数の第1の電極を備えた第1の基板の上に、前記第1の電極を覆う第1の樹脂層を形成し、
前記第1の樹脂層に、前記第1の電極が露出するように第1の開口部を形成し、
前記第1の樹脂層の上に、複数の第2の電極を備えた第2の基板を配置して、複数の前記第1の電極の少なくとも1つと前記第2の電極とを電気的に接続し、
前記第1の樹脂層と前記第2の基板との上に、前記第1の開口部と前記第2の基板とを覆う第2の樹脂層を形成し、
前記第2の樹脂層に、前記第1の開口部に連通する第2の開口部を形成し、
前記第2の開口部に、前記第1の電極に接するように導体部を形成し、
前記第1の基板と、複数の第3の電極を備えた第3の基板とを、前記導体部と前記第3の電極とが対向して接するように配置し、
前記第2の電極と接続されていない残りの前記第1の電極と前記第3の電極とが前記導体部を介して電気的に接続されるとともに前記第1の樹脂層と前記第2の樹脂層とが硬化するように、加熱処理を行うことを特徴とする半導体装置の製造方法を提供する。
【0011】
また、本発明は、複数の第1の電極を備えた第1の基板と、複数の第2の電極を備えた第2の基板とを含む半導体装置前駆体であって、
前記第1の基板と前記第2の基板とは、第1の樹脂層を介して接着され、かつ複数の前記第1の電極の少なくとも1つと前記第2の電極とは、前記第1の樹脂層に設けられた第1の開口部を通して電気的に接続され、
前記第1の基板と前記第2の基板とは、第2の樹脂層で覆われ、
前記第2の樹脂層は、前記第1の開口部に連通する第2の開口部を複数備え、
前記第2の電極と接続されていない残りの前記第1の電極は、前記第1の開口部及び前記第2の開口部を通して露出していることを特徴とする半導体装置前駆体を提供する。
【0012】
また、本発明は、複数の第1の電極を備えた第1の基板の上に、前記第1の電極を覆う第1の樹脂層を形成し、
前記第1の樹脂層に、前記第1の電極が露出するように第1の開口部を形成し、
前記第1の樹脂層の上に、複数の第2の電極を備えた第2の基板を配置して、複数の前記第1の電極の少なくとも1つと前記第2の電極とを電気的に接続し、
前記第1の樹脂層と前記第2の基板との上に、前記第1の開口部と前記第2の基板とを覆う第2の樹脂層を形成し、
前記第2の樹脂層に、前記第1の開口部に連通する第2の開口部を形成することを特徴とする半導体装置前駆体の製造方法を提供する。
【0013】
【発明の実施の形態】
本発明の半導体装置は、第2の基板を封止効果のある第2の樹脂層で覆うことにより、第2の基板を保護することができるとともに、その第2の樹脂層を接着層として利用できるため、さらに例えば第3の基板を容易に接続できる。また、第1の基板の背面に放熱フィンを取り付けることなどにより、効率的な冷却を図ることも可能となる。
【0014】
また従来は、基板間の電気的接続を行った後に封止樹脂を基板の間に注入する必要があったため、樹脂の注入を容易にするために基板間の間隔をある程度大きく設定する必要があったが、本発明の製造方法では、あらかじめ樹脂層(接着層)を基板面に形成することにより、後工程での封止樹脂の注入工程が不要となることから、基板間の間隔を小さくして薄型化しても良好な接続ができ、また上記注入工程の削除により、低コスト化も達成することができる。
【0015】
このように、本発明は、基板同士の接続が容易であり、薄型化が可能な接続信頼性の高い半導体装置を提供することができる。
【0016】
以下、本発明の実施の形態を図面に基づき説明する。
【0017】
(実施形態1)
図1および図2は、第1の実施形態に係る半導体装置の製造方法の一連の工程を示す断面図である。先ず、図1Aに示すように、複数の第1の電極11を備えた第1の基板12の上に、第1の電極11を覆うように第1の樹脂層13を形成する。次に、図1Bに示すように、第1の樹脂層13に、第1の電極11が露出するように第1の開口部14を形成する。次に、図1Cに示すように、第1の樹脂層13の上に、複数の第2の電極16aとバンプ16bとを備えた第2の基板15をフェイスダウンの状態で配置する。次に、図1Dに示すように、加熱および加圧を経て第1の電極11と第2の電極16aとを、バンプ16bを介して電気的に接続するとともに、第1の基板12と第2の基板15とを第1の樹脂層13を介して接着する。次に、図1Eに示すように、第1の樹脂層13と第2の基板15との上に、第1の開口部14と第2の基板15とを覆うように第2の樹脂層17を形成する。次に、図1Fに示すように、第2の樹脂層17に、第1の開口部14に連通する第2の開口部18を形成する。これにより、本実施形態に係る半導体装置前駆体10が得られる。
【0018】
即ち、本実施形態に係る半導体装置前駆体10は、複数の第1の電極11を備えた第1の基板12と、複数の第2の電極16aを備えた第2の基板15と、第1の基板12と第2の基板15とを覆うように配置された第2の樹脂層17とを備えており、第2の基板15は、第1の基板12の上に接着されており、かつ第1の電極11と第2の電極16aとは、バンプ16bを介して電気的に接続されており、第2の樹脂層17は、複数の第2の開口部18を備え、第1の電極11は、第2の開口部18を通して露出している。
【0019】
第1の樹脂層13および第2の樹脂層17の形成においては、フィルム状の樹脂組成物を、第1の基板12の上に載置した後、50〜140℃で加熱しつつ圧着する。第1の樹脂層13および第2の樹脂層17は、接着層として機能する。
【0020】
第1の樹脂層13および第2の樹脂層17を形成するための樹脂組成物は、熱硬化性樹脂である主剤および硬化剤の両方またはいずれか一方、並びに無機フィラーを含んで、フィルム状に成形できる。第1の樹脂層13のフィルムの厚さは、第1の基板12の電極ピッチ、電極サイズ、接合信頼性の観点から推定される接続高さなどに基づいて決定できる。また、第2の樹脂層17のフィルムの厚さは、第2の基板15の厚さ以上とする。これにより、第2の基板15を第2の樹脂層17で完全に覆うことができる。
【0021】
上記熱硬化性樹脂である主剤としてはエポキシ樹脂が好ましい。金属や無機物質との接着性が良好で、電気絶縁性も高いからである。エポキシ樹脂としては、例えば、固形タイプまたは液状タイプの、ビスフェノールA型エポキシ、ビスフェノールF型エポキシ、ナフタレン型エポキシ、臭素化エポキシ、フェノールノボラック型エポキシ、クレゾールノボラック型エポキシ、ビフェニル型エポキシなどを用いることができる。
【0022】
硬化剤としては、イミダゾール系硬化剤、酸無水物硬化剤、アミン系硬化剤、フェノール系硬化剤などを用いることができる。イミダゾール系硬化剤としては、例えば、2−フェニル−4−メチルイミダゾール、2−ウンデシルイミダゾール、2,4−ジアミノ−6−[2−メチルイミダゾール−(1)]−エチル−S−トリアジン、1−シアノエチル−2−エチル−4−メチルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール、2−フェニル−4,5−ジヒドロキシメチルイミダゾールなどを用いることができる。酸無水物硬化剤としては、例えば、無水フタル酸、無水マレイン酸、テトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水ハイミック酸、テトラブロモ無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物などを用いることができる。アミン系硬化剤としては、例えば、ジエチレントリアミン、トリエチレンテトラミン、メンセンジアミン、イソホロンジアミン、メタキシレンジアミン、ジアミノジフェニルメタン、メタフェニレンジアミン、ジアミノジフェニルスルフォンなどを用いることができる。
【0023】
無機フィラーとしては、例えば、シリカ(酸化ケイ素)、アルミナ(酸化アルミニウム)、窒化ケイ素、窒化アルミニウム、酸化チタン、炭酸カルシウムなどの粉末を用いることができる。第1の樹脂層13および第2の樹脂層17を形成するための樹脂組成物において、無機フィラーの含有率は30〜70質量%とするのが好ましい。
【0024】
上記樹脂層に感光性を付与する場合には、樹脂層を形成するための樹脂組成物に対してアクリルモノマーおよび光重合開始剤を添加する。アクリルモノマーとしては、例えば、イソブチルアクリレート、t−ブチルアクリレート、1,6−ヘキサンジオールアクリレート、ラウリルアクリレート、アルキルアクリレート、セチルアクリレート、ステアリルアクリレート、シクロヘキシルアクリレート、イソボルニルアクリレート、ベンジルアクリレート、2−メトキシエチルアクリレート、3−メトキシブチルアクリレート、エチルアカルビートルアクリレート、フェノキシエチルアクリレート、テトラヒドロフルフリルアクリレート、フェノキシポリエチレンアクリレート、メトキシトリプロピレングリコールアクリレート、2−ヒドロキシエチルアクリレート、2−ヒドロキシプロピルアクリレート、2−アクリロイルオキシエチル−2−ヒドロキシプロピルフタレート、2−ヒドロキシ−3−フェノキシプロピルアクリレート、2−アクリロイルオキシエチルハイドロゲンフタレート、2−アクリロイルオキシプロピルヘキサヒドロハイドロゲンフタレート、2−アクリロイルオキシプロピルテトラヒドロハイドロゲンフタレート、シクロヘキサン−1,2−ジカルボン酸モノ−(2−アクリロイルオキシ−1−メチル−エチル)エステル、4−シクロヘキセン−1,2−ジカルボン酸モノ−(2−アクリロイルオキシ−1−メチル−エチル)エステル、ジメチルアミノエチルアクリレート、トリフルオロエチルアクリレート、ヘキサフルオロプロピルアクリレートなどの単官能モノマーや、1,4−ブタンジオールジアクリレート、1,6−ヘキサンジオールジアクリレート、1,9−ノナンジオールジアクリレート、ネオペンチルグリコールジアクリレート、テトラエチレングリコールジアクリレート、トリプロピレングリコールジアクリレート、ビスフェノールA,EO付加物ジアクリレート、グリセリンメタクリレートアクリレートなどの2官能モノマーや、トリメチロールプロパントリアクリレート、トリメチルプロパンEO付加トリアクリレート、ペンタエリスリトールトリアクリレート、ジペンタエリスリトールヘキサアクリレート、トリメチロールプロパンEO付加物トリアクリレート、グリセリンPO付加物トリアクリレート、トリスアクリロイルオキシエチルフォスフェート、ペンタエリスリトールテトラアクリレートなどの多官能モノマーなどを用いることができる。ただし、アクリルモノマーに代えて、またはこれとともにビスフェノールA−ジエポキシ−アクリル酸付加物などのオリゴマーを用いることもできる。第1の樹脂層13および第2の樹脂層17を形成するための樹脂組成物において、アクリルモノマーの含有率は、1〜50質量%が好ましい。
【0025】
光重合開始剤としては、例えば、2,2−ジメトキシ−1,2−ジフェニルエタン−1−オン、1−ヒドロキシ−シクロヘキシル−フェニル−ケトン、2−メチル−1−[4−(メチルチオ)フェニル]−2−モノフォリノプロパン−1−オン、2−ベンジル−2−ジメチルアミノ−1−(4−モノフォリノフェニル)−ブタン−1−オン、2−ヒドロキシ−2−メチル−1−フェニル−プロパン−1−オン、1−[4−(2−ヒドロキシエトキシ)−フェニル]−2−ヒドキシ−2−メチル−1−プロパン−1−オン、ビス(シクロペンタジエニル)−ビス(2,6−ジフルオロ−3−(ビル−1−イル)チタニウムなどを用いることができる。第1の樹脂層13および第2の樹脂層17を形成するための樹脂組成物において、光重合開始剤の含有率は、0.1〜4質量%が好ましい。
【0026】
第1の樹脂層13および第2の樹脂層17を形成するための樹脂組成物には、さらに、エポキシアクリレートを添加することが好ましい。これは、エポキシアクリレートが樹脂組成物の主剤およびエポキシ樹脂の硬化剤ともなりうるからである。エポキシアクリレートとしては、例えば、酸ペンダント型エポキシアクリレート、グリシジルメタクリレート、ビスフェノールA型エポキシアクリレート、ビスフェノールF型エポキシアクリレート、ビスフェノールS型エポキシアクリレートなどを用いることができる。
【0027】
また、上記樹脂組成物には、重合禁止剤やレベリング剤などを添加することもできる。
【0028】
第1の開口部14および第2の開口部18の形成には、YAGレーザ、UV−YAGレーザ、炭酸ガスレーザ、エキシマレーザなどを用いることができる。感光性を有する樹脂層を形成した場合には、これらの開口部の形成にはフォトリソグラフィを採用することができる。電極へのダメージを抑制するという観点からは、フォトリソグラフィを採用するのが好ましい。フォトリソグラフィを採用する場合には、第1の樹脂層13および第2の樹脂層17に対して、所定のフォトマスク(図示せず)を介しての露光処理およびその後の現像処理を施すことにより、第1の開口部14および第2の開口部18を形成できる。
【0029】
第1の基板12および第2の基板15には、半導体チップ、ウエハ、配線基板などが含まれるが、それぞれ同種の基板でも、異なる基板でもよい。
【0030】
第2の基板15に設けたバンプ16bは、Sn、Pb、Ag、Cu、In、Bi、Zn、Sbなどから選択される単体金属、または、これらから選択される複数の単体金属からなる合金から形成できる。
【0031】
続いて、図2Aに示すように、第2の開口部18に、金属ペースト19を充填する。次に、図2Bに示すように、加熱処理を経て第1の電極11に接するようにバンプ20を形成する。次に、図2Cに示すように、第1の基板12と、複数の第3の電極22を備えた第3の基板21とを、バンプ20と第3の電極22とが対向して接するように配置する。次に、図2Dに示すように、加熱および加圧を経て第1の電極11と第3の電極22とを、バンプ20を介して電気的に接続するとともに、第1の基板12と第3の基板21とを、第1の樹脂層13と第2の樹脂層17とを介して接着する。この際、第1の樹脂層13と第2の樹脂層17とは完全に硬化する。これにより、本実施形態に係る半導体装置23が完成する。
【0032】
即ち、本実施形態に係る半導体装置23は、複数の第1の電極11を備えた第1の基板12と、複数の第2の電極16aを備えた第2の基板15と、複数の第3の電極22を備えた第3の基板21とを備えており、第1の基板12と第3の基板21とは、樹脂により接着されており、かつ第1の電極11と第3の電極22とは、対向して配置されているとともにバンプ20を介して電気的に接続されており、第2の基板15は、第1の基板12と第3の基板21との間に配置されており、かつ第1の電極11と第2の電極16aとは、バンプ16bを介して電気的に接続されている。
【0033】
第3の基板21には、第1の基板12および第2の基板15と同様に半導体チップ、ウエハ、配線基板などが含まれるが、それらはそれぞれ同種の基板でも、異なる基板でもよい。
【0034】
金属ペースト19の充填は、スキージ(図示略)を用いた印刷法により行うことができる。スキージは、第2の樹脂層17に損傷を与えることを回避ないし軽減するため、ウレタンゴムスキージを用いる。ウレタンゴムスキージの硬度は、JIS K6253に準じた方法で測定した場合において、50〜80度が好ましい。
【0035】
金属ペースト19は、例えば、金属粉末とフラックスビヒクルとから調製できる。金属粉末は、例えば、Sn、Pb、Ag、Cu、In、Bi、Zn、Sbなどから選択される単体金属、または、これらから選択される複数の単体金属からなる合金を粉末化したものである。フラックスビヒクルには、ロジン、活性剤、チクソ剤、溶剤が含まれる。ロジンとしては、重合ロジン、水素添加ロジン、エステル化ロジンなどを用いることができる。活性剤としては、例えば、セバシン酸、コハク酸、アジピン酸、グルタル酸、トリエタノールアミン、モノエタノールアミン、トリブチルアミンなどから選択された1または2以上の有機酸、有機アミンなどを使用することができる。チクソ剤としては、硬化ヒマシ油、ヒドロキシステアリン酸などを用いることができる。溶剤としては、2−メチル−2,4−ペンタンジオールやジエチレングリコールモノブチルエーテルなどを用いることができる。
【0036】
バンプ20の形成は、先ず、加熱により第2の開口部18に充填されている金属ペースト19を溶融させる。これにより、金属ペースト19に含まれているフラックスビヒクルが揮発するとともに、金属粉末が溶融して寄り集まる。その後の冷却によって、バンプ20が形成される。また、エポキシ系の樹脂を含む金属ペーストを用いてバンプ20を形成してもよい。
【0037】
本実施形態では、第1の電極11と第3の電極22とは、バンプ20を用いて電気的に接続したが、これ以外にバンプを形成せずに金属ペーストそのもの、金属ボール、めっき、などにより接続することもできる。また、本実施形態では、バンプ20は、金属ペースト印刷法により形成したが、スタッドバンピング法により形成してもよい。さらに、上記工程を組み合わせることにより、より多くの基板を積層することも可能である。
【0038】
(実施形態2)
図3および図4は、第2の実施形態に係る半導体装置の製造方法の一連の工程を示す断面図である。先ず、図3Aに示すように、複数の第1の電極31を備えた第1の基板32の上に、第1の電極31を覆うように第1の樹脂層33を形成する。次に、図3Bに示すように、第1の樹脂層33に、第1の電極31が露出するように第1の開口部34を形成する。次に、図3Cに示すように、第1の樹脂層33の上に、複数の第2の電極36aを備えた第2の基板35をフェイスアップの状態で配置する。次に、図3Dに示すように、加熱および加圧を経て第1の電極31と第2の電極36aとを、ワイヤ36bを介して電気的に接続するとともに、第1の基板32と第2の基板35とを第1の樹脂層33を介して接着する。次に、図3Eに示すように、第1の樹脂層33と第2の基板35との上に、第1の開口部34と第2の基板35とを覆うように第2の樹脂層37を形成する。次に、図3Fに示すように、第2の樹脂層37に、第1の開口部34に連通する第2の開口部38を形成する。これにより、本実施形態に係る半導体装置前駆体30が得られる。
【0039】
即ち、本実施形態に係る半導体装置前駆体30は、複数の第1の電極31を備えた第1の基板32と、複数の第2の電極36aを備えた第2の基板35と、第1の基板32と第2の基板35とを覆うように配置された第2の樹脂層37とを備えており、第2の基板35は、第1の基板32の上に接着されており、かつ第1の電極31と第2の電極36aとは、ワイヤ36bを介して電気的に接続されており、第2の樹脂層37は、複数の第2の開口部38を備え、第1の電極31は、第2の開口部38を通して露出している。
【0040】
以上の工程は、ワイヤ36bを用いた以外は、ほぼ実施形態1で説明したものと同様の材料および方法により実施できる。ワイヤ36bは、Au、Cu、Alなどの単体金属、またはAuまたはSnでメッキしたCuなどから形成できる。
【0041】
続いて、図4Aに示すように、第2の開口部38に、金属ペースト39を充填する。次に、図4Bに示すように、加熱処理を経て第1の電極31に接するようにバンプ40を形成する。次に、図4Cに示すように、第1の基板32と、複数の第3の電極42を備えた第3の基板41とを、バンプ40と第3の電極42とが対向して接するように配置する。次に、図4Dに示すように、加熱および加圧を経て第1の電極31と第3の電極42とを、バンプ40を介して電気的に接続するとともに、第1の基板32と第3の基板41とを、第1の樹脂層33と第2の樹脂層37とを介して接着する。この際、第1の樹脂層33と第2の樹脂層37とは完全に硬化する。以上の工程は、実施形態1で説明したものと同様の材料および方法により実施できる。これにより、本実施形態に係る半導体装置43が完成する。
【0042】
即ち、本実施形態に係る半導体装置43は、複数の第1の電極31を備えた第1の基板32と、複数の第2の電極36aを備えた第2の基板35と、複数の第3の電極42を備えた第3の基板41とを備えており、第1の基板32と第3の基板41とは、樹脂により接着されており、かつ第1の電極31と第3の電極42とは、対向して配置されているとともにバンプ40を介して電気的に接続されており、第2の基板35は、第1の基板32と第3の基板41との間に配置されており、かつ第1の電極31と第2の電極36aとは、ワイヤ36bを介して電気的に接続されている。
【0043】
本実施形態では、第1の電極31と第3の電極42とは、バンプ40を用いて電気的に接続したが、これ以外にバンプを形成せずに金属ペーストそのもの、金属ボール、めっきなどにより接続することもできる。また、本実施形態では、バンプ40は、金属ペースト印刷法により形成したが、スタッドバンピング法により形成してもよい。さらに、上記工程を組み合わせることにより、より多くの基板を積層することも可能である。
【0044】
【実施例】
以下、実施例に基づき本発明をより具体的に説明する。ただし、本発明は以下の実施例には限定されない。
【0045】
(実施例1)
先ず、基板として以下のものを準備した。
【0046】
電極径80μm、電極ピッチ200μmの電極を3000個備える縦22mm、横22mmのLSIチップを基板(1)とし、電極径80μm、電極ピッチ200μmの電極を300個備える縦4mm、横4mm、厚さ0.06mmのLSIチップを基板(2)とし、電極径80μm、電極ピッチ200μmの電極を2700個備える縦40mm、横40mmの三菱瓦斯化学社製のトリアジン系樹脂“BTレジン”(商品名)からなる樹脂配線基板を基板(3)として準備した。
【0047】
次に、樹脂フィルムを以下のようにして作製した。
【0048】
主剤およびエポキシ樹脂の硬化剤として日本ユピカ社製の酸ペンダント型エポキシアクリレートを45質量%、主剤およびエポキシアクリレートの硬化剤としてジャパンエポキシレジン社製のビフェニル型エポキシ樹脂“エピコートYX4000”(商品名)を15質量%、アクリルモノマーとして東亜合成社製のジペンタエリスリトールヘキサアクリレートを15質量%、光重合開始剤としてチバスペシャリティケミカルズ社製の“イルガキュア907”(商品名)を15質量%、溶剤としてカルビトールアセテート2質量%とメチルエチルケトン8質量%とを含有する樹脂組成物を調製した。この樹脂組成物と、平均粒径4μmのシリカ粉末とを、質量比1:1(シリカ粉末の添加率は50質量%)で混合し、このシリカ粉末を添加および混合した後の樹脂組成物を厚さ20μmのポリエチレンテレフタレート(PET)フィルムに塗布し、90℃で3分間の乾燥を行い、その後PETフィルムを剥離することにより、厚さ15μmの樹脂フィルム(1)と厚さ60μmの樹脂フィルム(2)とを作製した。
【0049】
また、金属ペーストを以下のようにして作製した。
【0050】
理化ハーキュレス社製の重合ロジン“ポリペール”(商品名)を53質量%、溶剤として2−メチル−2,4−ペンタンジオールおよびジエチレングリコールモノブチルエーテルを各々20質量%、活性剤としてコハク酸を2質量%、チクソ剤として硬化ヒマシ油を5質量%含有するフラックスビヒクルを調製した。このフラックスビヒクルと平均粒径13μmのSn−3.5%Ag合金粉末とを、質量比1:9(Sn−3.5%Ag合金粉末の添加率は90質量%)で混合して金属ペースト(はんだペースト)を調製した。
【0051】
次に、上述のようにして作製した厚さ15μmの樹脂フィルム(1)を、基板(1)に対して、電極を覆うように、エム・シー・ケー社製のロールマウンタを用いて80℃の加熱下で貼り付けて接着膜(1)を形成した。次に、この接着膜(1)に対して、露光および現像を施して、電極が露出するように直径100μmの開口部(1)を形成した。上記現像には2.38質量%の水酸化テトラメチルアンモニウム(TMAH)水溶液を用いた。
【0052】
続いて、あらかじめ電極上にSn−3.5%Ag合金からなるバンプを形成した基板(2)を、基板(1)の開口部(1)内の電極にフェイスダウンの状態で位置合わせを行い、3000gの荷重を加えながら、240℃で30秒間の加熱を行った。その結果、基板(1)と基板(2)とはバンプを介して電気的に接続されるとともに、接着膜(1)が接着剤として機能して基板(1)と基板(2)とが接着された。
【0053】
次に、上述のようにして作製した厚さ60μmの樹脂フィルム(2)を、接着膜(1)と基板(2)に対して、開口部(1)と基板(2)とを覆うように、上記ロールマウンタを用いて80℃の加熱下で貼り付けて接着膜(2)を形成した。その後、この接着膜(2)に対して、露光および現像を施して、開口部(1)に連通した直径100μmの開口部(2)を形成した。上記現像には、2.38質量%のTMAH水溶液を用いた。
【0054】
このようにして形成した開口部(2)に対して、上述のようにして調製した金属ペーストを、開口径100μm、厚さ20μmのメタルマスクを介してウレタンスキージを用いて充填し、240℃で40秒間の加熱を行った。その結果、開口部(2)に充填した金属ペーストが溶融し、その後の冷却により良好なバンプが形成された。
【0055】
その後、上述のようにして基板(1)に形成したバンプと、基板(3)の電極とをフェイスダウンの状態で位置合わせを行い、5000gの荷重を加えながら、全体を250℃で1分間の加熱を行った。その後、170℃で15分間の熱処理を行い、接着膜(1)、(2)を完全に硬化させることにより、基板(1)、基板(2)および基板(3)の相互間に良好な接合部が形成された半導体装置を得た。
【0056】
良好な接合部が形成されていることを確認するため、本実施例で作製した半導体装置の接続信頼性を試験した。先ず、上記半導体装置の試験前の抵抗を測定した。次に、−55℃〜125℃の間で昇温降温を繰り返す温度サイクル試験を2000サイクル行った後に同様にしてその半導体装置の抵抗を測定した。その結果、半導体装置の抵抗上昇は10%以下と良好であった。
【0057】
次に、本実施例で作製した別の半導体装置の試験前の抵抗を測定した。続いて、温度121℃、湿度85%の環境下に1000時間放置する耐久試験を行った後に同様にしてその半導体装置の抵抗を測定した。その結果、サイクル試験と同様に抵抗上昇は10%以下と良好であった。
【0058】
(実施例2)
実施例1と同様にして、基板(1)、基板(2)、基板(3)、樹脂フィルム(1)、樹脂フィルム(2)、および金属ペーストを準備した。ただし、本実施例では、基板(1)の中央部(縦4mm、横4mm)には電極は設けなかった。
【0059】
上述のようにして準備した厚さ15μmの樹脂フィルム(1)を、基板(1)に対して、電極を覆うように、エム・シー・ケー社製のロールマウンタを用いて80℃の加熱下で貼り付けて接着膜(1)を形成した。次に、この接着膜(1)に対して、露光および現像を施して、電極が露出するように直径100μmの開口部(1)を形成した。上記現像には、2.38質量%のTMAH水溶液を用いた。
【0060】
続いて、基板(2)を、基板(1)の上記中央部の上にフェイスアップの状態で位置合わせを行い、1000gの荷重を加えながら、全体を240℃で30秒間の加熱を行った。その結果、接着膜(1)が接着剤として機能して基板(1)と基板(2)とが接着した。その後、基板(1)と基板(2)との電極相互間を金製ワイヤにて電気的に接続した。
【0061】
次に、上述のようにして準備した厚さ60μmの樹脂フィルム(2)を、接着膜(1)と基板(2)に対して、開口部(1)と基板(2)とを覆うように、上記ロールマウンタを用いて80℃の加熱下で貼り付けて接着膜(2)を形成した。その後、この接着膜(2)に対して、露光および現像を施して、開口部(1)に連通した直径100μmの開口部(2)を形成した。上記現像には、2.38質量%のTMAH水溶液を用いた。
【0062】
このようにして形成した開口部(2)に対して、上述のようにして調製した金属ペーストを、開口径100μm、厚さ20μmのメタルマスクを介してウレタンスキージを用いて充填し、240℃で40秒間の加熱を行った。この結果、開口部(2)に充填した金属ペーストが溶融し、その後の冷却により良好なバンプが形成された。
【0063】
その後、上述のようにして基板(1)に形成したバンプと、基板(3)の電極とをフェイスダウンの状態で位置合わせを行い、5000gの荷重を加えながら、全体を250℃で1分間の加熱を行った。その後、170℃で15分間の熱処理を行い、接着膜(1)、(2)を完全に硬化させることにより、基板(1)、基板(2)および基板(3)の相互間に良好な接合部が形成された半導体装置を得た。
【0064】
良好な接合部が形成されていることを確認するため、本実施例で作製した半導体装置の接続信頼性を試験した。先ず、上記半導体装置の試験前の抵抗を測定した。次に、−55℃〜125℃の間で昇温降温を繰り返す温度サイクル試験を2000サイクル行った後に同様にしてその半導体装置の抵抗を測定した。その結果、半導体装置の抵抗上昇は10%以下と良好であった。
【0065】
次に、本実施例で作製した別の半導体装置の試験前の抵抗を測定した。続いて、温度121℃、湿度85%の環境下に1000時間放置する耐久試験を行った後に同様にしてその半導体装置の抵抗を測定した。その結果、サイクル試験と同様に抵抗上昇は10%以下と良好であった。
【0066】
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
【0067】
(付記1) 複数の第1の電極を備えた第1の基板と、複数の第2の電極を備えた第2の基板と、複数の第3の電極を備えた第3の基板とを含む半導体装置であって、
前記第1の基板と前記第3の基板とは、樹脂により接着されており、かつ前記第1の電極と前記第3の電極とは、対向して配置されているとともに第1の導体部を介して電気的に接続されており、
前記第2の基板は、前記第1の基板と前記第3の基板との間に配置されており、かつ前記第1の電極と前記第2の電極とは、第2の導体部を介して電気的に接続されていることを特徴とする半導体装置。
【0068】
(付記2) 前記第1の導体部および前記第2の導体部が、バンプにより形成されている付記1に記載の半導体装置。
【0069】
(付記3) 前記第1の導体部がバンプにより形成されており、前記第2の導体部がワイヤにより形成されている付記1に記載の半導体装置。
【0070】
(付記4) 複数の第1の電極を備えた第1の基板の上に、前記第1の電極を覆う第1の樹脂層を形成し、
前記第1の樹脂層に、前記第1の電極が露出するように第1の開口部を形成し、
前記第1の樹脂層の上に、複数の第2の電極を備えた第2の基板を配置して、前記第1の電極と前記第2の電極とを電気的に接続し、
前記第1の樹脂層と前記第2の基板との上に、前記第1の開口部と前記第2の基板とを覆う第2の樹脂層を形成し、
前記第2の樹脂層に、前記第1の開口部に連通する第2の開口部を形成し、
前記第2の開口部に、前記第1の電極に接するように導体部を形成し、
前記第1の基板と、複数の第3の電極を備えた第3の基板とを、前記導体部と前記第3の電極とが対向して接するように配置し、
前記第1の電極と前記第3の電極とが前記導体部を介して電気的に接続されるとともに前記第1の樹脂層と前記第2の樹脂層とが硬化するように、加熱処理を行うことを特徴とする半導体装置の製造方法。
【0071】
(付記5) 前記第1の樹脂層および前記第2の樹脂層から選ばれる少なくとも一つは、フィルム状に成形されている付記4に記載の半導体装置の製造方法。
【0072】
(付記6) 前記第1の開口部および前記第2の開口部は、フォトリソグラフィおよびレーザ加工から選ばれる少なくとも一つの方法で形成される付記4または5に記載の半導体装置の製造方法。
【0073】
(付記7) 前記第2の樹脂層の厚さは、前記第2の基板の厚さ以上である付記4〜6のいずれかに記載の半導体装置の製造方法。
【0074】
(付記8) 前記導体部は、金属バンプ、金属ペースト、金属ボールおよびめっきから選ばれる少なくとも一つにより形成される付記4〜7のいずれかに記載の半導体装置の製造方法。
【0075】
(付記9) 前記第1の基板と前記第2の基板とは、金属バンプおよびワイヤから選ばれるいずれか一つを用いて電気的に接続される付記4〜8のいずれかに記載の半導体装置の製造方法。
【0076】
(付記10) 前記第1の基板、前記第2の基板および前記第3の基板は、半導体チップ、ウエハおよび配線基板から選ばれる少なくとも一つである付記4〜9のいずれかに記載の半導体装置の製造方法。
【0077】
(付記11) 複数の第1の電極を備えた第1の基板と、複数の第2の電極を備えた第2の基板と、前記第1の基板と前記第2の基板とを覆うように配置された樹脂層とを含む半導体装置前駆体であって、
前記第2の基板は、前記第1の基板の上に配置されており、かつ前記第1の電極と前記第2の電極とは、電気的に接続されており、
前記樹脂層は、複数の開口部を備え、
前記第1の電極は、前記開口部を通して露出していることを特徴とする半導体装置前駆体。
【0078】
(付記12) 複数の第1の電極を備えた第1の基板の上に、前記第1の電極を覆う第1の樹脂層を形成し、
前記第1の樹脂層に、前記第1の電極が露出するように第1の開口部を形成し、
前記第1の樹脂層の上に、複数の第2の電極を備えた第2の基板を配置して、前記第1の電極と前記第2の電極とを電気的に接続し、
前記第1の樹脂層と前記第2の基板との上に、前記第1の開口部と前記第2の基板とを覆う第2の樹脂層を形成し、
前記第2の樹脂層に、前記第1の開口部に連通する第2の開口部を形成することを特徴とする半導体装置前駆体の製造方法。
【0079】
(付記13) 前記第1の樹脂層および前記第2の樹脂層から選ばれる少なくとも一つは、フィルム状に成形されている付記12に記載の半導体装置前駆体の製造方法。
【0080】
(付記14) 前記第1の開口部および前記第2の開口部は、フォトリソグラフィおよびレーザ加工から選ばれる少なくとも一つの方法で形成される付記12または13に記載の半導体装置前駆体の製造方法。
【0081】
(付記15) 前記第2の樹脂層の厚さは、前記第2の基板の厚さ以上である請求項12〜14のいずれかに記載の半導体装置前駆体の製造方法。
【0082】
(付記16) 前記第1の基板、前記第2の基板および前記第3の基板は、半導体チップ、ウエハおよび配線基板から選ばれる少なくとも一つである付記12〜15のいずれかに記載の半導体装置前駆体の製造方法。
【0083】
【発明の効果】
以上説明したように本発明は、基板同士の接続が容易であり、薄型化が可能な接続信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図1】 本発明の実施形態1に係る半導体装置の製造方法の一部の工程を示す断面図である。
【図2】 本発明の実施形態1に係る半導体装置の製造方法の一部の工程を示す断面図である。
【図3】 本発明の実施形態2に係る半導体装置の製造方法の一部の工程を示す断面図である。
【図4】 本発明の実施形態2に係る半導体装置の製造方法の一部の工程を示す断面図である。
【図5】 従来のチップオンチップ方式により接続した半導体装置の一例を示す断面図である。
【符号の説明】
10、30 半導体装置前駆体
11、31 第1の電極
12、32 第1の基板
13、33 第1の樹脂層
14、34 第1の開口部
15、35 第2の基板
16a、36a 第2の電極
16b バンプ
36b ワイヤ
17、37 第2の樹脂層
18、38 第2の開口部
19、39 金属ペースト
20、40 バンプ
21、41 第3の基板
22、42 第3の電極
23、43 半導体装置
51、52、53 半導体チップ
54 ワイヤ
55 バンプ
56 樹脂モールド
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof, and a semiconductor device precursor and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, in semiconductor devices, demands for higher density and higher speed of mounting are increasing, and a chip-on-chip method in which chips are stacked and mounted is drawing attention as a mounting method that satisfies such requirements. In this chip-on-chip mounting, a method of connecting a combination of flip-chip connection using bumps and face-up connection using wire bonding and a method of connecting all by wire bonding are used (for example, , Patent Document 1, Patent Document 2, and Patent Document 3.)
[0003]
Here, a conventional chip-on-chip connection method will be described with reference to the drawings. FIG. 5 is a cross-sectional view showing an example of a semiconductor device connected by a conventional chip-on-chip method. FIG. 5A shows an example in which the semiconductor chip 51 and the semiconductor chip 52 are electrically connected by wires 54, and the semiconductor chip 52 and the semiconductor chip 53 are electrically connected by bumps 55. FIG. 5B shows an example in which the semiconductor chip 51 and the semiconductor chip 52 are electrically connected by bumps 55, and the semiconductor chip 52 and the semiconductor chip 53 are electrically connected by wires 54. . Further, FIG. 5C shows an example in which the semiconductor chip 51 and the semiconductor chip 52 and the semiconductor chip 52 and the semiconductor chip 53 are all electrically connected by wires 54.
[0004]
[Patent Document 1]
Japanese Patent Laid-Open No. 6-13541
[Patent Document 2]
JP-A-11-219984 [0006]
[Patent Document 3]
Japanese Patent Laid-Open No. 2001-77243
[Problems to be solved by the invention]
In the semiconductor device connected by the conventional chip-on-chip method shown in FIG. 5, since the resin mold 56 is required to protect the loop of the wire 54, the semiconductor device cannot be thinned. . In addition, since the thermal conductivity of the resin mold 56 is low, there is also a problem that it is difficult to cool the generated semiconductor chip. Specifically, a semiconductor chip having a heat generation amount of 5 W or more could not be used.
[0008]
The present invention provides a semiconductor device with high connection reliability in which substrates can be easily connected and can be thinned.
[0009]
[Means for Solving the Problems]
The present invention includes a first substrate having a plurality of first electrodes, a second substrate having a plurality of second electrodes, and a third substrate having a plurality of third electrodes. A semiconductor device,
The second substrate is disposed between the first substrate and the third substrate;
Wherein the first substrate and the second substrate are bonded via the first resin layer, and at least one and the second electrode of the plurality of the first electrode, the first Electrically connected through a first opening provided in the resin layer ;
The second substrate and the third substrate are bonded via a second resin layer,
The first substrate and the third substrate are bonded via the second resin layer, and the remaining first electrode and third electrode not connected to the second electrode Is electrically connected via a conductor portion provided in the second resin layer and disposed in a second opening portion communicating with the first opening portion. provide.
[0010]
In the present invention, a first resin layer covering the first electrode is formed on a first substrate having a plurality of first electrodes,
Forming a first opening in the first resin layer so that the first electrode is exposed;
On the first resin layer, and disposing a second substrate having a plurality of second electrodes, electrically and at least one and the second electrode of the plurality of the first electrode connection,
Forming a second resin layer covering the first opening and the second substrate on the first resin layer and the second substrate;
Forming a second opening communicating with the first opening in the second resin layer;
Forming a conductor portion in contact with the first electrode in the second opening;
Arranging the first substrate and a third substrate having a plurality of third electrodes so that the conductor portion and the third electrode are in contact with each other;
The remaining first electrode and the third electrode not connected to the second electrode are electrically connected via the conductor portion, and the first resin layer and the second resin Provided is a method for manufacturing a semiconductor device, in which heat treatment is performed so that a layer is cured.
[0011]
The present invention also provides a semiconductor device precursor including a first substrate having a plurality of first electrodes and a second substrate having a plurality of second electrodes,
Wherein the first substrate and the second substrate are bonded via the first resin layer, and at least one and the second electrode of the plurality of the first electrode, the first Electrically connected through a first opening provided in the resin layer ;
The first substrate and the second substrate are covered with a second resin layer,
The second resin layer includes a plurality of second openings communicating with the first openings ,
The remaining first electrode that is not connected to the second electrode is exposed through the first opening and the second opening, thereby providing a semiconductor device precursor.
[0012]
In the present invention, a first resin layer covering the first electrode is formed on a first substrate having a plurality of first electrodes,
Forming a first opening in the first resin layer so that the first electrode is exposed;
On the first resin layer, and disposing a second substrate having a plurality of second electrodes, electrically and at least one and the second electrode of the plurality of the first electrode connection,
Forming a second resin layer covering the first opening and the second substrate on the first resin layer and the second substrate;
A method of manufacturing a semiconductor device precursor is provided, wherein a second opening communicating with the first opening is formed in the second resin layer.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
In the semiconductor device of the present invention, the second substrate can be protected by covering the second substrate with a second resin layer having a sealing effect, and the second resin layer is used as an adhesive layer. Therefore, for example, the third substrate can be easily connected. In addition, efficient cooling can be achieved by attaching a radiation fin to the back surface of the first substrate.
[0014]
Conventionally, since it has been necessary to inject the sealing resin between the substrates after the electrical connection between the substrates, it is necessary to set the interval between the substrates large to some extent in order to facilitate the injection of the resin. However, in the manufacturing method of the present invention, since the resin layer (adhesive layer) is formed on the substrate surface in advance, the sealing resin injection step in the subsequent step is not required, so the interval between the substrates is reduced. Even if the thickness is reduced, good connection can be achieved, and the cost can be reduced by eliminating the injection step.
[0015]
As described above, the present invention can provide a semiconductor device with high connection reliability in which substrates can be easily connected to each other and can be thinned.
[0016]
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0017]
(Embodiment 1)
1 and 2 are cross-sectional views illustrating a series of steps of the method for manufacturing a semiconductor device according to the first embodiment. First, as shown in FIG. 1A, a first resin layer 13 is formed on a first substrate 12 having a plurality of first electrodes 11 so as to cover the first electrodes 11. Next, as shown in FIG. 1B, a first opening 14 is formed in the first resin layer 13 so that the first electrode 11 is exposed. Next, as shown in FIG. 1C, a second substrate 15 including a plurality of second electrodes 16a and bumps 16b is disposed on the first resin layer 13 in a face-down state. Next, as shown in FIG. 1D, the first electrode 11 and the second electrode 16a are electrically connected through the bumps 16b through heating and pressurization, and the first substrate 12 and the second electrode 16a are connected to each other. The substrate 15 is bonded via the first resin layer 13. Next, as shown in FIG. 1E, the second resin layer 17 is formed on the first resin layer 13 and the second substrate 15 so as to cover the first opening 14 and the second substrate 15. Form. Next, as illustrated in FIG. 1F, a second opening 18 that communicates with the first opening 14 is formed in the second resin layer 17. Thereby, the semiconductor device precursor 10 according to the present embodiment is obtained.
[0018]
That is, the semiconductor device precursor 10 according to this embodiment includes a first substrate 12 including a plurality of first electrodes 11, a second substrate 15 including a plurality of second electrodes 16a, and a first substrate. A second resin layer 17 disposed so as to cover the second substrate 15 and the second substrate 15, the second substrate 15 being bonded onto the first substrate 12, and The first electrode 11 and the second electrode 16a are electrically connected via bumps 16b, and the second resin layer 17 includes a plurality of second openings 18, and the first electrode 11 is exposed through the second opening 18.
[0019]
In formation of the 1st resin layer 13 and the 2nd resin layer 17, after mounting a film-form resin composition on the 1st board | substrate 12, it pressure-bonds, heating at 50-140 degreeC. The first resin layer 13 and the second resin layer 17 function as an adhesive layer.
[0020]
The resin composition for forming the first resin layer 13 and the second resin layer 17 includes a main component and / or a curing agent, which is a thermosetting resin, and an inorganic filler. Can be molded. The thickness of the film of the first resin layer 13 can be determined based on the electrode pitch of the first substrate 12, the electrode size, the connection height estimated from the viewpoint of bonding reliability, and the like. Further, the thickness of the film of the second resin layer 17 is equal to or greater than the thickness of the second substrate 15. Thereby, the second substrate 15 can be completely covered with the second resin layer 17.
[0021]
As the main agent which is the thermosetting resin, an epoxy resin is preferable. This is because it has good adhesion to metals and inorganic substances and high electrical insulation. As the epoxy resin, for example, solid type or liquid type bisphenol A type epoxy, bisphenol F type epoxy, naphthalene type epoxy, brominated epoxy, phenol novolac type epoxy, cresol novolak type epoxy, biphenyl type epoxy or the like may be used. it can.
[0022]
As the curing agent, an imidazole curing agent, an acid anhydride curing agent, an amine curing agent, a phenol curing agent, or the like can be used. Examples of the imidazole curing agent include 2-phenyl-4-methylimidazole, 2-undecylimidazole, 2,4-diamino-6- [2-methylimidazole- (1)]-ethyl-S-triazine, 1 -Cyanoethyl-2-ethyl-4-methylimidazole, 1-cyanoethyl-2-undecylimidazole, 2-phenyl-4-methyl-5-hydroxymethylimidazole, 2-phenyl-4,5-dihydroxymethylimidazole, etc. are used. be able to. Examples of the acid anhydride curing agent include phthalic anhydride, maleic anhydride, tetrahydrophthalic anhydride, hexahydrophthalic anhydride, methyltetrahydrophthalic anhydride, methylhexahydrophthalic anhydride, hymic anhydride, tetrabromophthalic anhydride, Trimellitic anhydride, pyromellitic anhydride, benzophenone tetracarboxylic anhydride, and the like can be used. As the amine curing agent, for example, diethylenetriamine, triethylenetetramine, mensendiamine, isophoronediamine, metaxylenediamine, diaminodiphenylmethane, metaphenylenediamine, diaminodiphenylsulfone and the like can be used.
[0023]
Examples of the inorganic filler that can be used include powders of silica (silicon oxide), alumina (aluminum oxide), silicon nitride, aluminum nitride, titanium oxide, calcium carbonate, and the like. In the resin composition for forming the first resin layer 13 and the second resin layer 17, the content of the inorganic filler is preferably 30 to 70% by mass.
[0024]
When imparting photosensitivity to the resin layer, an acrylic monomer and a photopolymerization initiator are added to the resin composition for forming the resin layer. As an acrylic monomer, for example, isobutyl acrylate, t-butyl acrylate, 1,6-hexanediol acrylate, lauryl acrylate, alkyl acrylate, cetyl acrylate, stearyl acrylate, cyclohexyl acrylate, isobornyl acrylate, benzyl acrylate, 2-methoxyethyl Acrylate, 3-methoxybutyl acrylate, ethyl acar beetle acrylate, phenoxyethyl acrylate, tetrahydrofurfuryl acrylate, phenoxy polyethylene acrylate, methoxytripropylene glycol acrylate, 2-hydroxyethyl acrylate, 2-hydroxypropyl acrylate, 2-acryloyloxyethyl- 2-hydroxypropyl phthalate, 2 Hydroxy-3-phenoxypropyl acrylate, 2-acryloyloxyethyl hydrogen phthalate, 2-acryloyloxypropyl hexahydrohydrogen phthalate, 2-acryloyloxypropyl tetrahydrohydrogen phthalate, cyclohexane-1,2-dicarboxylic acid mono- (2-acryloyloxy) -1-methyl-ethyl) ester, 4-cyclohexene-1,2-dicarboxylic acid mono- (2-acryloyloxy-1-methyl-ethyl) ester, dimethylaminoethyl acrylate, trifluoroethyl acrylate, hexafluoropropyl acrylate, etc. Monofunctional monomers, 1,4-butanediol diacrylate, 1,6-hexanediol diacrylate, 1,9-nonanediol diacrylate Bifunctional monomers such as benzoate, neopentyl glycol diacrylate, tetraethylene glycol diacrylate, tripropylene glycol diacrylate, bisphenol A, EO adduct diacrylate, glycerine methacrylate acrylate, trimethylolpropane triacrylate, trimethylpropane EO addition Use polyfunctional monomers such as triacrylate, pentaerythritol triacrylate, dipentaerythritol hexaacrylate, trimethylolpropane EO adduct triacrylate, glycerin PO adduct triacrylate, trisacryloyloxyethyl phosphate, pentaerythritol tetraacrylate, etc. Can do. However, an oligomer such as a bisphenol A-diepoxy-acrylic acid adduct can be used instead of or together with the acrylic monomer. In the resin composition for forming the first resin layer 13 and the second resin layer 17, the acrylic monomer content is preferably 1 to 50% by mass.
[0025]
Examples of the photopolymerization initiator include 2,2-dimethoxy-1,2-diphenylethane-1-one, 1-hydroxy-cyclohexyl-phenyl-ketone, and 2-methyl-1- [4- (methylthio) phenyl]. 2-monoforinopropan-1-one, 2-benzyl-2-dimethylamino-1- (4-monoforinophenyl) -butan-1-one, 2-hydroxy-2-methyl-1-phenyl- Propan-1-one, 1- [4- (2-hydroxyethoxy) -phenyl] -2-hydroxy-2-methyl-1-propan-1-one, bis (cyclopentadienyl) -bis (2,6 -Difluoro-3- (ville-1-yl) titanium, etc. Photopolymerization is started in the resin composition for forming the first resin layer 13 and the second resin layer 17. The content of, preferably 0.1 to 4 mass%.
[0026]
It is preferable to further add epoxy acrylate to the resin composition for forming the first resin layer 13 and the second resin layer 17. This is because epoxy acrylate can be the main component of the resin composition and the curing agent of the epoxy resin. Examples of the epoxy acrylate include acid pendant type epoxy acrylate, glycidyl methacrylate, bisphenol A type epoxy acrylate, bisphenol F type epoxy acrylate, and bisphenol S type epoxy acrylate.
[0027]
Moreover, a polymerization inhibitor, a leveling agent, etc. can also be added to the said resin composition.
[0028]
A YAG laser, a UV-YAG laser, a carbon dioxide laser, an excimer laser, or the like can be used for forming the first opening 14 and the second opening 18. When a resin layer having photosensitivity is formed, photolithography can be employed to form these openings. From the viewpoint of suppressing damage to the electrodes, it is preferable to employ photolithography. When adopting photolithography, the first resin layer 13 and the second resin layer 17 are subjected to an exposure process through a predetermined photomask (not shown) and a subsequent development process. The first opening 14 and the second opening 18 can be formed.
[0029]
The first substrate 12 and the second substrate 15 include a semiconductor chip, a wafer, a wiring substrate, and the like, but may be the same type of substrate or different substrates.
[0030]
The bumps 16b provided on the second substrate 15 are made of a single metal selected from Sn, Pb, Ag, Cu, In, Bi, Zn, Sb or the like, or an alloy made of a plurality of single metals selected from these. Can be formed.
[0031]
Subsequently, as shown in FIG. 2A, the second opening 18 is filled with a metal paste 19. Next, as shown in FIG. 2B, the bump 20 is formed so as to be in contact with the first electrode 11 through heat treatment. Next, as shown in FIG. 2C, the bump 20 and the third electrode 22 are opposed to and in contact with the first substrate 12 and the third substrate 21 including the plurality of third electrodes 22. To place. Next, as shown in FIG. 2D, the first electrode 11 and the third electrode 22 are electrically connected through the bumps 20 through heating and pressurization, and the first substrate 12 and the third electrode 22 are connected to each other. The substrate 21 is bonded via the first resin layer 13 and the second resin layer 17. At this time, the first resin layer 13 and the second resin layer 17 are completely cured. Thereby, the semiconductor device 23 according to the present embodiment is completed.
[0032]
That is, the semiconductor device 23 according to the present embodiment includes a first substrate 12 including a plurality of first electrodes 11, a second substrate 15 including a plurality of second electrodes 16a, and a plurality of third electrodes. The first substrate 12 and the third substrate 21 are provided by a resin, and the first substrate 11 and the third substrate 22 are bonded to each other with a resin. Are arranged opposite to each other and electrically connected via bumps 20, and the second substrate 15 is arranged between the first substrate 12 and the third substrate 21. In addition, the first electrode 11 and the second electrode 16a are electrically connected via the bump 16b.
[0033]
The third substrate 21 includes a semiconductor chip, a wafer, a wiring substrate, and the like in the same manner as the first substrate 12 and the second substrate 15, but these may be the same type of substrate or different substrates.
[0034]
The metal paste 19 can be filled by a printing method using a squeegee (not shown). As the squeegee, a urethane rubber squeegee is used to avoid or reduce damage to the second resin layer 17. The hardness of the urethane rubber squeegee is preferably 50 to 80 degrees when measured by a method according to JIS K6253.
[0035]
The metal paste 19 can be prepared from, for example, a metal powder and a flux vehicle. The metal powder is, for example, a powder of a single metal selected from Sn, Pb, Ag, Cu, In, Bi, Zn, Sb, or an alloy composed of a plurality of single metals selected from these. . The flux vehicle includes rosin, activator, thixotropic agent, and solvent. As the rosin, polymerized rosin, hydrogenated rosin, esterified rosin and the like can be used. As the activator, for example, one or two or more organic acids or organic amines selected from sebacic acid, succinic acid, adipic acid, glutaric acid, triethanolamine, monoethanolamine, tributylamine, etc. may be used. it can. As the thixotropic agent, hydrogenated castor oil, hydroxystearic acid, and the like can be used. As the solvent, 2-methyl-2,4-pentanediol, diethylene glycol monobutyl ether, or the like can be used.
[0036]
The bump 20 is formed by first melting the metal paste 19 filled in the second opening 18 by heating. As a result, the flux vehicle contained in the metal paste 19 volatilizes, and the metal powder melts and gathers. The bump 20 is formed by subsequent cooling. Alternatively, the bumps 20 may be formed using a metal paste containing an epoxy resin.
[0037]
In the present embodiment, the first electrode 11 and the third electrode 22 are electrically connected using the bump 20, but the metal paste itself, metal ball, plating, etc. are formed without forming the bump other than this. Can also be connected. In the present embodiment, the bumps 20 are formed by a metal paste printing method, but may be formed by a stud bumping method. Furthermore, it is possible to stack more substrates by combining the above steps.
[0038]
(Embodiment 2)
3 and 4 are cross-sectional views showing a series of steps of the method for manufacturing a semiconductor device according to the second embodiment. First, as shown in FIG. 3A, a first resin layer 33 is formed on a first substrate 32 having a plurality of first electrodes 31 so as to cover the first electrodes 31. Next, as shown in FIG. 3B, a first opening 34 is formed in the first resin layer 33 so that the first electrode 31 is exposed. Next, as illustrated in FIG. 3C, the second substrate 35 including the plurality of second electrodes 36 a is disposed on the first resin layer 33 in a face-up state. Next, as shown in FIG. 3D, the first electrode 31 and the second electrode 36a are electrically connected through the wire 36b through heating and pressurization, and the first substrate 32 and the second electrode 36a. The substrate 35 is bonded via the first resin layer 33. Next, as shown in FIG. 3E, the second resin layer 37 is formed on the first resin layer 33 and the second substrate 35 so as to cover the first opening 34 and the second substrate 35. Form. Next, as shown in FIG. 3F, a second opening 38 communicating with the first opening 34 is formed in the second resin layer 37. Thereby, the semiconductor device precursor 30 according to the present embodiment is obtained.
[0039]
That is, the semiconductor device precursor 30 according to the present embodiment includes a first substrate 32 having a plurality of first electrodes 31, a second substrate 35 having a plurality of second electrodes 36a, and a first substrate. A second resin layer 37 disposed so as to cover the substrate 32 and the second substrate 35, the second substrate 35 is bonded onto the first substrate 32, and The first electrode 31 and the second electrode 36a are electrically connected via a wire 36b, and the second resin layer 37 includes a plurality of second openings 38, and the first electrode 31 is exposed through the second opening 38.
[0040]
The above steps can be performed by substantially the same materials and methods as those described in the first embodiment except that the wire 36b is used. The wire 36b can be formed of a single metal such as Au, Cu, or Al, or Cu plated with Au or Sn.
[0041]
Subsequently, as shown in FIG. 4A, the second opening 38 is filled with a metal paste 39. Next, as shown in FIG. 4B, the bump 40 is formed so as to be in contact with the first electrode 31 through heat treatment. Next, as shown in FIG. 4C, the bump 40 and the third electrode 42 are in contact with each other so that the first substrate 32 and the third substrate 41 including the plurality of third electrodes 42 are opposed to each other. To place. Next, as shown in FIG. 4D, the first electrode 31 and the third electrode 42 are electrically connected through the bumps 40 through heating and pressurization, and the first substrate 32 and the third electrode 42 are connected to each other. The substrate 41 is bonded via the first resin layer 33 and the second resin layer 37. At this time, the first resin layer 33 and the second resin layer 37 are completely cured. The above steps can be performed using the same materials and methods as those described in Embodiment 1. Thereby, the semiconductor device 43 according to the present embodiment is completed.
[0042]
That is, the semiconductor device 43 according to the present embodiment includes a first substrate 32 having a plurality of first electrodes 31, a second substrate 35 having a plurality of second electrodes 36a, and a plurality of third electrodes. The first substrate 32 and the third substrate 41 are provided by a resin, and the first substrate 31 and the third electrode 42 are bonded to each other with a resin. Are arranged so as to face each other and are electrically connected via bumps 40, and the second substrate 35 is arranged between the first substrate 32 and the third substrate 41. The first electrode 31 and the second electrode 36a are electrically connected via a wire 36b.
[0043]
In the present embodiment, the first electrode 31 and the third electrode 42 are electrically connected using the bump 40, but other than this, without forming the bump, the metal paste itself, the metal ball, plating, or the like is used. It can also be connected. In the present embodiment, the bump 40 is formed by a metal paste printing method, but may be formed by a stud bumping method. Furthermore, it is possible to stack more substrates by combining the above steps.
[0044]
【Example】
Hereinafter, based on an Example, this invention is demonstrated more concretely. However, the present invention is not limited to the following examples.
[0045]
Example 1
First, the following was prepared as a substrate.
[0046]
An LSI chip with a length of 22 mm and a width of 22 mm with 3000 electrodes having an electrode diameter of 80 μm and an electrode pitch of 200 μm is used as the substrate (1), and has 300 electrodes with an electrode diameter of 80 μm and an electrode pitch of 200 μm. It consists of a triazine resin "BT Resin" (trade name) made by Mitsubishi Gas Chemical Co., Ltd., 40 mm long and 40 mm wide, with a 2 mm number of electrodes with an electrode diameter of 80 μm and an electrode pitch of 200 μm. A resin wiring substrate was prepared as a substrate (3).
[0047]
Next, a resin film was produced as follows.
[0048]
45 mass% of acid pendant type epoxy acrylate manufactured by Nippon Iupika Co., Ltd. as the main agent and epoxy resin curing agent, and biphenyl type epoxy resin “Epicoat YX4000” (trade name) manufactured by Japan Epoxy Resin Co., Ltd. as the main agent and epoxy acrylate curing agent. 15% by mass, 15% by mass of dipentaerythritol hexaacrylate manufactured by Toa Gosei Co., Ltd. as an acrylic monomer, 15% by mass of “Irgacure 907” (trade name) manufactured by Ciba Specialty Chemicals as a photopolymerization initiator, and carbitol as a solvent A resin composition containing 2% by mass of acetate and 8% by mass of methyl ethyl ketone was prepared. This resin composition and silica powder having an average particle size of 4 μm are mixed at a mass ratio of 1: 1 (the addition rate of silica powder is 50% by mass), and the resin composition after addition and mixing of the silica powder is obtained. It is applied to a polyethylene terephthalate (PET) film having a thickness of 20 μm, dried at 90 ° C. for 3 minutes, and then the PET film is peeled off, whereby a resin film (1) having a thickness of 15 μm and a resin film having a thickness of 60 μm ( 2) were produced.
[0049]
Moreover, the metal paste was produced as follows.
[0050]
Polymerized rosin “Polypale” (trade name) manufactured by Rika Hercules Co., Ltd. is 53% by mass, 2-methyl-2,4-pentanediol and diethylene glycol monobutyl ether are each 20% by mass as a solvent, and succinic acid is 2% by mass as an activator. A flux vehicle containing 5% by mass of hardened castor oil as a thixotropic agent was prepared. This flux vehicle and Sn-3.5% Ag alloy powder having an average particle size of 13 μm are mixed at a mass ratio of 1: 9 (addition ratio of Sn-3.5% Ag alloy powder is 90% by mass) to form a metal paste. (Solder paste) was prepared.
[0051]
Next, the resin film (1) having a thickness of 15 μm produced as described above is 80 ° C. using a roll mounter manufactured by MC Corporation so as to cover the electrode with respect to the substrate (1). The adhesive film (1) was formed by pasting under heating. Next, the adhesive film (1) was exposed and developed to form an opening (1) having a diameter of 100 μm so that the electrode was exposed. For the development, a 2.38 mass% aqueous tetramethylammonium hydroxide (TMAH) solution was used.
[0052]
Subsequently, the substrate (2) on which the bumps made of Sn-3.5% Ag alloy were previously formed on the electrode was aligned with the electrode in the opening (1) of the substrate (1) in a face-down state. While applying a load of 3000 g, heating was performed at 240 ° C. for 30 seconds. As a result, the substrate (1) and the substrate (2) are electrically connected via bumps, and the adhesive film (1) functions as an adhesive to bond the substrate (1) and the substrate (2). It was done.
[0053]
Next, the resin film (2) having a thickness of 60 μm produced as described above covers the opening (1) and the substrate (2) with respect to the adhesive film (1) and the substrate (2). Using the roll mounter, the adhesive film (2) was formed by being attached under heating at 80 ° C. Thereafter, the adhesive film (2) was exposed and developed to form an opening (2) having a diameter of 100 μm communicating with the opening (1). For the development, a 2.38 mass% TMAH aqueous solution was used.
[0054]
The opening (2) thus formed is filled with the metal paste prepared as described above using a urethane squeegee through a metal mask having an opening diameter of 100 μm and a thickness of 20 μm at 240 ° C. Heating for 40 seconds was performed. As a result, the metal paste filled in the opening (2) was melted, and good bumps were formed by subsequent cooling.
[0055]
Thereafter, the bumps formed on the substrate (1) as described above and the electrodes of the substrate (3) are aligned face-down, and the whole is applied at 250 ° C. for 1 minute while applying a load of 5000 g. Heating was performed. Thereafter, heat treatment is performed at 170 ° C. for 15 minutes, and the adhesive films (1) and (2) are completely cured, so that good bonding can be achieved between the substrates (1), (2) and (3). A semiconductor device in which a portion was formed was obtained.
[0056]
In order to confirm that a good bonding portion was formed, the connection reliability of the semiconductor device manufactured in this example was tested. First, the resistance of the semiconductor device before the test was measured. Next, 2000 cycles of the temperature cycle test in which the temperature was raised and lowered between −55 ° C. and 125 ° C. were performed, and the resistance of the semiconductor device was measured in the same manner. As a result, the resistance increase of the semiconductor device was as good as 10% or less.
[0057]
Next, the resistance before testing of another semiconductor device manufactured in this example was measured. Subsequently, after performing an endurance test for 1000 hours in an environment of a temperature of 121 ° C. and a humidity of 85%, the resistance of the semiconductor device was measured in the same manner. As a result, the resistance increase was as good as 10% or less as in the cycle test.
[0058]
(Example 2)
In the same manner as in Example 1, a substrate (1), a substrate (2), a substrate (3), a resin film (1), a resin film (2), and a metal paste were prepared. However, in this example, no electrode was provided in the central portion (4 mm length, 4 mm width) of the substrate (1).
[0059]
The resin film (1) having a thickness of 15 μm prepared as described above was heated at 80 ° C. using a roll mounter manufactured by MC Corporation so as to cover the electrode with respect to the substrate (1). To form an adhesive film (1). Next, the adhesive film (1) was exposed and developed to form an opening (1) having a diameter of 100 μm so that the electrode was exposed. For the development, a 2.38 mass% TMAH aqueous solution was used.
[0060]
Then, the board | substrate (2) was aligned in the state of face up on the said center part of a board | substrate (1), and the whole was heated at 240 degreeC for 30 second, applying a 1000-g load. As a result, the adhesive film (1) functions as an adhesive, and the substrate (1) and the substrate (2) are bonded. Thereafter, the electrodes of the substrate (1) and the substrate (2) were electrically connected with a gold wire.
[0061]
Next, the resin film (2) having a thickness of 60 μm prepared as described above covers the opening (1) and the substrate (2) with respect to the adhesive film (1) and the substrate (2). Using the roll mounter, the adhesive film (2) was formed by being attached under heating at 80 ° C. Thereafter, the adhesive film (2) was exposed and developed to form an opening (2) having a diameter of 100 μm communicating with the opening (1). For the development, a 2.38 mass% TMAH aqueous solution was used.
[0062]
The opening (2) thus formed is filled with the metal paste prepared as described above using a urethane squeegee through a metal mask having an opening diameter of 100 μm and a thickness of 20 μm at 240 ° C. Heating for 40 seconds was performed. As a result, the metal paste filled in the opening (2) was melted, and good bumps were formed by subsequent cooling.
[0063]
Thereafter, the bumps formed on the substrate (1) as described above and the electrodes of the substrate (3) are aligned face-down, and the whole is applied at 250 ° C. for 1 minute while applying a load of 5000 g. Heating was performed. Thereafter, heat treatment is performed at 170 ° C. for 15 minutes, and the adhesive films (1) and (2) are completely cured, so that good bonding can be achieved between the substrates (1), (2) and (3). A semiconductor device in which a portion was formed was obtained.
[0064]
In order to confirm that a good bonding portion was formed, the connection reliability of the semiconductor device manufactured in this example was tested. First, the resistance of the semiconductor device before the test was measured. Next, 2000 cycles of the temperature cycle test in which the temperature was raised and lowered between −55 ° C. and 125 ° C. were performed, and the resistance of the semiconductor device was measured in the same manner. As a result, the resistance increase of the semiconductor device was as good as 10% or less.
[0065]
Next, the resistance before testing of another semiconductor device manufactured in this example was measured. Subsequently, after performing an endurance test for 1000 hours in an environment of a temperature of 121 ° C. and a humidity of 85%, the resistance of the semiconductor device was measured in the same manner. As a result, the resistance increase was as good as 10% or less as in the cycle test.
[0066]
As a summary of the above, the configurations of the present invention and variations thereof are listed below as supplementary notes.
[0067]
(Additional remark 1) The 1st board | substrate provided with the some 1st electrode, the 2nd board | substrate provided with the some 2nd electrode, and the 3rd board | substrate provided with the some 3rd electrode are included. A semiconductor device,
The first substrate and the third substrate are bonded by a resin, and the first electrode and the third electrode are arranged to face each other and the first conductor portion is disposed. Is electrically connected through
The second substrate is disposed between the first substrate and the third substrate, and the first electrode and the second electrode are interposed via a second conductor portion. A semiconductor device which is electrically connected.
[0068]
(Supplementary note 2) The semiconductor device according to supplementary note 1, wherein the first conductor portion and the second conductor portion are formed by bumps.
[0069]
(Supplementary note 3) The semiconductor device according to supplementary note 1, wherein the first conductor portion is formed of a bump, and the second conductor portion is formed of a wire.
[0070]
(Additional remark 4) On the 1st board | substrate provided with the some 1st electrode, the 1st resin layer which covers the said 1st electrode is formed,
Forming a first opening in the first resin layer so that the first electrode is exposed;
Disposing a second substrate having a plurality of second electrodes on the first resin layer, electrically connecting the first electrode and the second electrode;
Forming a second resin layer covering the first opening and the second substrate on the first resin layer and the second substrate;
Forming a second opening communicating with the first opening in the second resin layer;
Forming a conductor portion in contact with the first electrode in the second opening;
Arranging the first substrate and a third substrate having a plurality of third electrodes so that the conductor portion and the third electrode are in contact with each other;
Heat treatment is performed so that the first electrode and the third electrode are electrically connected through the conductor portion and the first resin layer and the second resin layer are cured. A method for manufacturing a semiconductor device.
[0071]
(Additional remark 5) At least 1 chosen from said 1st resin layer and said 2nd resin layer is a manufacturing method of the semiconductor device of Additional remark 4 currently shape | molded by the film form.
[0072]
(Supplementary Note 6) The method for manufacturing a semiconductor device according to Supplementary Note 4 or 5, wherein the first opening and the second opening are formed by at least one method selected from photolithography and laser processing.
[0073]
(Additional remark 7) The thickness of the said 2nd resin layer is a manufacturing method of the semiconductor device in any one of Additional remark 4-6 which is more than the thickness of a said 2nd board | substrate.
[0074]
(Additional remark 8) The said conductor part is a manufacturing method of the semiconductor device in any one of Additional remark 4-7 formed by at least one chosen from a metal bump, a metal paste, a metal ball, and plating.
[0075]
(Supplementary note 9) The semiconductor device according to any one of supplementary notes 4 to 8, wherein the first substrate and the second substrate are electrically connected using any one selected from metal bumps and wires. Manufacturing method.
[0076]
(Supplementary note 10) The semiconductor device according to any one of supplementary notes 4 to 9, wherein the first substrate, the second substrate, and the third substrate are at least one selected from a semiconductor chip, a wafer, and a wiring substrate. Manufacturing method.
[0077]
(Supplementary Note 11) Covering the first substrate having a plurality of first electrodes, the second substrate having a plurality of second electrodes, and the first substrate and the second substrate. A semiconductor device precursor including a disposed resin layer,
The second substrate is disposed on the first substrate, and the first electrode and the second electrode are electrically connected;
The resin layer includes a plurality of openings,
The semiconductor device precursor, wherein the first electrode is exposed through the opening.
[0078]
(Additional remark 12) On the 1st board | substrate provided with the some 1st electrode, the 1st resin layer which covers the said 1st electrode is formed,
Forming a first opening in the first resin layer so that the first electrode is exposed;
Disposing a second substrate having a plurality of second electrodes on the first resin layer, electrically connecting the first electrode and the second electrode;
Forming a second resin layer covering the first opening and the second substrate on the first resin layer and the second substrate;
2. A method of manufacturing a semiconductor device precursor, comprising: forming a second opening communicating with the first opening in the second resin layer.
[0079]
(Supplementary note 13) The method for manufacturing a semiconductor device precursor according to supplementary note 12, wherein at least one selected from the first resin layer and the second resin layer is formed into a film shape.
[0080]
(Supplementary Note 14) The method for manufacturing a semiconductor device precursor according to Supplementary Note 12 or 13, wherein the first opening and the second opening are formed by at least one method selected from photolithography and laser processing.
[0081]
(Additional remark 15) The thickness of the said 2nd resin layer is more than the thickness of the said 2nd board | substrate, The manufacturing method of the semiconductor device precursor in any one of Claims 12-14.
[0082]
(Supplementary Note 16) The semiconductor device according to any one of Supplementary Notes 12 to 15, wherein the first substrate, the second substrate, and the third substrate are at least one selected from a semiconductor chip, a wafer, and a wiring substrate. A method for producing a precursor.
[0083]
【The invention's effect】
As described above, the present invention can provide a semiconductor device with high connection reliability in which substrates can be easily connected and can be thinned.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a part of a process of a method for manufacturing a semiconductor device according to Embodiment 1 of the present invention.
FIG. 2 is a cross-sectional view showing a part of the steps of the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a part of the steps of the method of manufacturing a semiconductor device according to the second embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a part of the steps of the method of manufacturing a semiconductor device according to the second embodiment of the present invention.
FIG. 5 is a cross-sectional view showing an example of a semiconductor device connected by a conventional chip-on-chip method.
[Explanation of symbols]
10, 30 Semiconductor device precursor 11, 31 First electrode 12, 32 First substrate 13, 33 First resin layer 14, 34 First opening 15, 35 Second substrate 16a, 36a Second substrate Electrode 16b Bump 36b Wire 17, 37 Second resin layer 18, 38 Second opening 19, 39 Metal paste 20, 40 Bump 21, 41 Third substrate 22, 42 Third electrode 23, 43 Semiconductor device 51 , 52, 53 Semiconductor chip 54 Wire 55 Bump 56 Resin mold

Claims (5)

複数の第1の電極を備えた第1の基板と、複数の第2の電極を備えた第2の基板と、複数の第3の電極を備えた第3の基板とを含む半導体装置であって、
前記第2の基板は、前記第1の基板と前記第3の基板との間に配置され、
前記第1の基板と前記第2の基板とは、第1の樹脂層を介して接着され、かつ複数の前記第1の電極の少なくとも1つと前記第2の電極とは、前記第1の樹脂層に設けられた第1の開口部を通して電気的に接続され、
前記第2の基板と前記第3の基板とは、第2の樹脂層を介して接着され、
前記第1の基板と前記第3の基板とは、前記第2の樹脂層を介して接着され、かつ前記第2の電極と接続されていない残りの前記第1の電極と前記第3の電極とは、前記第2の樹脂層に設けられ前記第1の開口部に連通する第2の開口部に配置された導体部を介して電気的に接続されていることを特徴とする半導体装置。
A semiconductor device including a first substrate having a plurality of first electrodes, a second substrate having a plurality of second electrodes, and a third substrate having a plurality of third electrodes. And
The second substrate is disposed between the first substrate and the third substrate;
Wherein the first substrate and the second substrate are bonded via the first resin layer, and at least one and the second electrode of the plurality of the first electrode, the first Electrically connected through a first opening provided in the resin layer ;
The second substrate and the third substrate are bonded via a second resin layer,
The first substrate and the third substrate are bonded via the second resin layer, and the remaining first electrode and third electrode not connected to the second electrode Is electrically connected via a conductor provided in the second opening provided in the second resin layer and communicating with the first opening .
複数の第1の電極を備えた第1の基板の上に、前記第1の電極を覆う第1の樹脂層を形成し、
前記第1の樹脂層に、前記第1の電極が露出するように第1の開口部を形成し、
前記第1の樹脂層の上に、複数の第2の電極を備えた第2の基板を配置して、複数の前記第1の電極の少なくとも1つと前記第2の電極とを電気的に接続し、
前記第1の樹脂層と前記第2の基板との上に、前記第1の開口部と前記第2の基板とを覆う第2の樹脂層を形成し、
前記第2の樹脂層に、前記第1の開口部に連通する第2の開口部を形成し、
前記第2の開口部に、前記第1の電極に接するように導体部を形成し、
前記第1の基板と、複数の第3の電極を備えた第3の基板とを、前記導体部と前記第3の電極とが対向して接するように配置し、
前記第2の電極と接続されていない残りの前記第1の電極と前記第3の電極とが前記導体部を介して電気的に接続されるとともに前記第1の樹脂層と前記第2の樹脂層とが硬化するように、加熱処理を行うことを特徴とする半導体装置の製造方法。
Forming a first resin layer covering the first electrode on a first substrate having a plurality of first electrodes;
Forming a first opening in the first resin layer so that the first electrode is exposed;
On the first resin layer, and disposing a second substrate having a plurality of second electrodes, electrically and at least one and the second electrode of the plurality of the first electrode connection,
Forming a second resin layer covering the first opening and the second substrate on the first resin layer and the second substrate;
Forming a second opening communicating with the first opening in the second resin layer;
Forming a conductor portion in contact with the first electrode in the second opening;
Arranging the first substrate and a third substrate having a plurality of third electrodes so that the conductor portion and the third electrode are in contact with each other;
The remaining first electrode and the third electrode not connected to the second electrode are electrically connected via the conductor portion, and the first resin layer and the second resin A method for manufacturing a semiconductor device, wherein heat treatment is performed so that the layer is cured.
前記第2の樹脂層の厚さは、前記第2の基板の厚さ以上である請求項2に記載の半導体装置の製造方法。  The method of manufacturing a semiconductor device according to claim 2, wherein the thickness of the second resin layer is equal to or greater than the thickness of the second substrate. 複数の第1の電極を備えた第1の基板と、複数の第2の電極を備えた第2の基板とを含む半導体装置前駆体であって、
前記第1の基板と前記第2の基板とは、第1の樹脂層を介して接着され、かつ複数の前記第1の電極の少なくとも1つと前記第2の電極とは、前記第1の樹脂層に設けられた第1の開口部を通して電気的に接続され、
前記第1の基板と前記第2の基板とは、第2の樹脂層で覆われ、
前記第2の樹脂層は、前記第1の開口部に連通する第2の開口部を複数備え、
前記第2の電極と接続されていない残りの前記第1の電極は、前記第1の開口部及び前記第2の開口部を通して露出していることを特徴とする半導体装置前駆体。
A semiconductor device precursor including a first substrate having a plurality of first electrodes and a second substrate having a plurality of second electrodes,
Wherein the first substrate and the second substrate are bonded via the first resin layer, and at least one and the second electrode of the plurality of the first electrode, the first Electrically connected through a first opening provided in the resin layer ;
The first substrate and the second substrate are covered with a second resin layer,
The second resin layer includes a plurality of second openings communicating with the first openings ,
The remaining first electrode that is not connected to the second electrode is exposed through the first opening and the second opening, and is a semiconductor device precursor.
複数の第1の電極を備えた第1の基板の上に、前記第1の電極を覆う第1の樹脂層を形成し、
前記第1の樹脂層に、前記第1の電極が露出するように第1の開口部を形成し、
前記第1の樹脂層の上に、複数の第2の電極を備えた第2の基板を配置して、複数の前記第1の電極の少なくとも1つと前記第2の電極とを電気的に接続し、
前記第1の樹脂層と前記第2の基板との上に、前記第1の開口部と前記第2の基板とを覆う第2の樹脂層を形成し、
前記第2の樹脂層に、前記第1の開口部に連通する第2の開口部を形成することを特徴とする半導体装置前駆体の製造方法。
Forming a first resin layer covering the first electrode on a first substrate having a plurality of first electrodes;
Forming a first opening in the first resin layer so that the first electrode is exposed;
On the first resin layer, and disposing a second substrate having a plurality of second electrodes, electrically and at least one and the second electrode of the plurality of the first electrode connection,
Forming a second resin layer covering the first opening and the second substrate on the first resin layer and the second substrate;
2. A method of manufacturing a semiconductor device precursor, comprising: forming a second opening communicating with the first opening in the second resin layer.
JP2003135734A 2003-05-14 2003-05-14 Semiconductor device and manufacturing method thereof, and semiconductor device precursor and manufacturing method thereof Expired - Fee Related JP3968051B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003135734A JP3968051B2 (en) 2003-05-14 2003-05-14 Semiconductor device and manufacturing method thereof, and semiconductor device precursor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003135734A JP3968051B2 (en) 2003-05-14 2003-05-14 Semiconductor device and manufacturing method thereof, and semiconductor device precursor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004342738A JP2004342738A (en) 2004-12-02
JP3968051B2 true JP3968051B2 (en) 2007-08-29

Family

ID=33525902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003135734A Expired - Fee Related JP3968051B2 (en) 2003-05-14 2003-05-14 Semiconductor device and manufacturing method thereof, and semiconductor device precursor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3968051B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090184416A1 (en) * 2008-01-22 2009-07-23 Yinon Degani MCM packages
JP5544950B2 (en) * 2010-03-16 2014-07-09 カシオ計算機株式会社 Semiconductor device manufacturing method and semiconductor device mounting method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1447849A3 (en) * 1997-03-10 2005-07-20 Seiko Epson Corporation Semiconductor device and circuit board having the same mounted thereon
JPH11177020A (en) * 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd Semiconductor mounting structure and mounting method thereof
JP3503133B2 (en) * 1999-12-10 2004-03-02 日本電気株式会社 Connection method of electronic device assembly and electronic device
JP2001185675A (en) * 1999-12-22 2001-07-06 Kyocera Corp Semiconductor device
JP3423930B2 (en) * 1999-12-27 2003-07-07 富士通株式会社 Bump forming method, electronic component, and solder paste
JP3772066B2 (en) * 2000-03-09 2006-05-10 沖電気工業株式会社 Semiconductor device
US6815829B2 (en) * 2000-03-29 2004-11-09 Rohm Co., Ltd. Semiconductor device with compact package
JP4505983B2 (en) * 2000-12-01 2010-07-21 日本電気株式会社 Semiconductor device
JP2002343904A (en) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd Semiconductor device
JP4122143B2 (en) * 2001-07-26 2008-07-23 太陽誘電株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2004342738A (en) 2004-12-02

Similar Documents

Publication Publication Date Title
JP3866591B2 (en) Method for forming interelectrode connection structure and interelectrode connection structure
JP4227659B2 (en) Flip chip mounting method and bump forming method
US20110133137A1 (en) Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same
WO2006030674A1 (en) Flip chip mounting method and flip chip mounting element
TW200834770A (en) Electronic component mounting structure and method for manufacturing the same
JP2006049482A (en) Semiconductor device manufacturing method and wafer processing tape
JP6136101B2 (en) Photosensitive resin composition, film-like resin, resin sheet, resin pattern, semiconductor wafer with resin layer, transparent substrate with resin layer, semiconductor device, and method for manufacturing semiconductor device
CN109075088B (en) Method for manufacturing semiconductor device
JP2024003019A (en) Method for manufacturing film-like adhesive for semiconductor
JP2019137866A (en) Adhesive for semiconductor, semiconductor device, and manufacturing method therefor
JPWO2019163861A1 (en) Manufacturing method of sealing resin composition, laminated sheet, cured product, semiconductor device and semiconductor device
JP4702271B2 (en) Method for forming conductive bump
JP2004063770A (en) Method of forming connection structure between electrodes
JP2017122193A (en) Semiconductor adhesive and method for producing semiconductor device
JP3929922B2 (en) Semiconductor device and manufacturing method thereof, and semiconductor device precursor and manufacturing method thereof
JPWO2004070826A1 (en) Method for forming interelectrode connection structure and interelectrode connection structure
JP4089531B2 (en) Manufacturing method of semiconductor device
JP3968051B2 (en) Semiconductor device and manufacturing method thereof, and semiconductor device precursor and manufacturing method thereof
JP2008141114A (en) Method for manufacturing semiconductor chip for stacked chip and method for manufacturing stacked chip
CN112154537B (en) Method for manufacturing semiconductor package
JP4899095B2 (en) Manufacturing method of semiconductor device and adhesive used in the method
TWI751483B (en) Method for manufacturing semiconductor package
JP2003297977A (en) Method for producing electronic component
JP6582744B2 (en) Electronic component device manufacturing method and electronic component device
JP2001298049A (en) Composite metal particle for connection, paste and connection substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees