JP4702271B2 - Method for forming conductive bump - Google Patents

Method for forming conductive bump Download PDF

Info

Publication number
JP4702271B2
JP4702271B2 JP2006323380A JP2006323380A JP4702271B2 JP 4702271 B2 JP4702271 B2 JP 4702271B2 JP 2006323380 A JP2006323380 A JP 2006323380A JP 2006323380 A JP2006323380 A JP 2006323380A JP 4702271 B2 JP4702271 B2 JP 4702271B2
Authority
JP
Japan
Prior art keywords
conductive
forming
resin composition
circuit board
photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006323380A
Other languages
Japanese (ja)
Other versions
JP2008140834A (en
Inventor
大輔 櫻井
能彦 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006323380A priority Critical patent/JP4702271B2/en
Priority to CN2007800440353A priority patent/CN101542705B/en
Priority to PCT/JP2007/072422 priority patent/WO2008065926A1/en
Priority to KR1020097010117A priority patent/KR101079946B1/en
Priority to US12/515,425 priority patent/US8120188B2/en
Priority to TW096144760A priority patent/TWI413196B/en
Publication of JP2008140834A publication Critical patent/JP2008140834A/en
Application granted granted Critical
Publication of JP4702271B2 publication Critical patent/JP4702271B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H01L2224/11554—Stereolithography, i.e. solidification of a pattern defined by a laser trace in a photosensitive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、半導体素子の電極端子または回路基板の電極端子上に形成された導電性バンプに関し、特に狭ピッチ化された半導体素子を回路基板上の電極端子に確実に実装することができる半導体装置に関する。   The present invention relates to a conductive bump formed on an electrode terminal of a semiconductor element or an electrode terminal of a circuit board, and in particular, a semiconductor device capable of reliably mounting a semiconductor element with a narrow pitch on an electrode terminal on a circuit board. About.

近年、急速に普及が拡大している携帯電話やノートパソコン、ＰＤＡ、デジタルビデオカメラなどに代表される移動体電子機器は、その小型・薄型・軽量化を実現するための技術開発が急速に進んでいる。   In recent years, mobile electronic devices represented by mobile phones, notebook computers, PDAs, digital video cameras, etc., which have been rapidly spreading in recent years, have rapidly progressed technological development to realize their small size, thinness, and weight reduction. It is out.

この技術開発を支える主要な電子部品が半導体素子であり、半導体素子の高密度化に伴って電極端子のピッチおよび面積が小さくなってきている。それに伴って、半導体素子を実装基板にフリップチップ実装する際に用いる導電性バンプに関しても厳しい要求がなされるようになってきた。   The main electronic components that support this technological development are semiconductor elements, and the pitch and area of electrode terminals are becoming smaller as the density of semiconductor elements increases. Along with this, strict demands have been made for conductive bumps used when flip-chip mounting a semiconductor element on a mounting substrate.

この場合、電極端子の狭ピッチ化に伴い、実装基板の隣接する接続端子間での短絡の発生、および半導体素子と実装基板との熱膨張係数の差により生じる応力で導電性バンプと電極端子間の接続不良が生じやすくなるという課題がある。   In this case, with the narrowing of the pitch of the electrode terminals, a short circuit occurs between the adjacent connection terminals of the mounting board, and the stress generated by the difference in the thermal expansion coefficient between the semiconductor element and the mounting board causes a gap between the conductive bump and the electrode terminal. There is a problem that connection failure is likely to occur.

特に、上記の携帯電話などの移動体電子機器では落下による衝撃などを受ける可能性があるため、電極端子間の接続信頼性が不充分であると、移動体電子機器の不良につながる恐れがある。   In particular, mobile electronic devices such as the above-described mobile phones may be subjected to impacts due to dropping, etc., and if the connection reliability between the electrode terminals is insufficient, the mobile electronic device may be defective. .

また、半導体素子の配線ルールの微細化に伴い、半導体素子に形成される絶縁層の低誘電率化により絶縁層のポーラス化が進んでいる。そのため、従来のフリップチップ実装におけるＡｕバンプなどの実装工程で、Ａｕバンプ下の絶縁層に加わる応力で、絶縁層にクラックなどのダメージが発生するなどの課題がある。   In addition, with the miniaturization of the wiring rules of semiconductor elements, the insulating layers are becoming porous due to the lower dielectric constant of the insulating layers formed in the semiconductor elements. For this reason, there is a problem in that damage such as cracks occurs in the insulating layer due to stress applied to the insulating layer under the Au bump in the mounting process of Au bump or the like in conventional flip chip mounting.

一方、狭ピッチ化を避けるために半導体素子の回路形成面全体を用いて導電性バンプを形成するエリアバンプ方式では、実装エリア全体に実装基板の高い平面度が要求される。一般に、エリアバンプ方式では、まず、半導体素子に複数の電極端子を形成し、その電極端子上にはんだやＡｕなどによるバンプを形成する。つぎに、その半導体素子のバンプを回路基板上に形成された接続端子に対向させて、上記電極端子上のバンプをそれぞれ対応する接続端子と電気的に接合する。さらに半導体素子と回路基板との電気的、機械的接合を向上するために、半導体素子と回路基板間に樹脂材料を充填（アンダーフィル）する、という工程で作製する。   On the other hand, in the area bump method in which conductive bumps are formed using the entire circuit formation surface of the semiconductor element in order to avoid a narrow pitch, high flatness of the mounting substrate is required for the entire mounting area. In general, in the area bump method, first, a plurality of electrode terminals are formed on a semiconductor element, and bumps made of solder, Au, or the like are formed on the electrode terminals. Next, the bump of the semiconductor element is made to face the connection terminal formed on the circuit board, and the bump on the electrode terminal is electrically joined to the corresponding connection terminal. Further, in order to improve electrical and mechanical bonding between the semiconductor element and the circuit board, the resin material is filled (underfill) between the semiconductor element and the circuit board.

しかしながら、電極端子数が５０００個を超えるような次世代ＬＳＩを回路基板に実装するためには、１００μｍ以下の狭ピッチに対応したバンプ形成が必要となるが、現在のはんだバンプ形成技術では、それに対応することは難しい。   However, in order to mount a next-generation LSI with more than 5000 electrode terminals on a circuit board, bump formation corresponding to a narrow pitch of 100 μm or less is required. It is difficult to respond.

また、電極端子数に応じて多数のバンプを形成する必要があるため、低コスト化を図るには、半導体素子あたりの実装タクトの短縮による高い生産性も要求される。   In addition, since it is necessary to form a large number of bumps according to the number of electrode terminals, high productivity is also required by shortening the mounting tact per semiconductor element in order to reduce the cost.

従来、バンプ形成技術としては、めっき法やスクリーン印刷法などが用いられているが、めっき法は狭ピッチには適するものの、工程が複雑になる点で生産性に問題がある。   Conventionally, as a bump forming technique, a plating method, a screen printing method, or the like is used. However, although the plating method is suitable for a narrow pitch, there is a problem in productivity in that the process becomes complicated.

また、スクリーン印刷法は、生産性には優れているが、マスクを用いているため狭ピッチ化に対応することが困難である。   Further, the screen printing method is excellent in productivity, but it is difficult to cope with a narrow pitch because a mask is used.

このような状況において、近年ＬＳＩチップの電極端子や回路基板の接続端子上に、はんだバンプを選択的に形成する技術がいくつか提案されている。これらの技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるため、生産性にも優れており、次世代ＬＳＩの回路基板への実装に適する技術として注目されつつある。   Under these circumstances, several techniques for selectively forming solder bumps on electrode terminals of LSI chips and connection terminals of circuit boards have been proposed in recent years. These technologies are not only suitable for the formation of fine bumps, but can also be formed in a batch, so they are excellent in productivity and are attracting attention as technologies suitable for mounting next-generation LSIs on circuit boards. .

上記の技術としては、まず、表面に酸化皮膜が形成されたはんだ粉末とフラックスの混合物によるソルダーペーストを、接続端子が形成されている回路基板上の全面に塗布する。そして、その状態で回路基板を加熱することにより、はんだ粉末を溶融させ、隣接する接続端子間で短絡を起こさずに、接続端子上に選択的にはんだ層を形成させるものである（例えば、特許文献１参照）。   As the above technique, first, a solder paste made of a mixture of solder powder and a flux having an oxide film formed on the surface is applied to the entire surface of the circuit board on which the connection terminals are formed. Then, by heating the circuit board in that state, the solder powder is melted, and a solder layer is selectively formed on the connection terminals without causing a short circuit between adjacent connection terminals (for example, patents). Reference 1).

また、有機酸鉛塩と金属錫を主要成分とするペースト状組成物を接続端子が形成された回路基板全面に塗布し、回路基板を加熱することによってＰｂとＳｎの置換反応を起こして、Ｐｂ／Ｓｎの合金を回路基板の接続端子上に選択的に析出させるものもある（例えば、特許文献２または非特許文献１参照）。   In addition, a paste-like composition containing organic acid lead salt and metallic tin as main components is applied to the entire surface of the circuit board on which the connection terminals are formed, and the substitution reaction of Pb and Sn is caused by heating the circuit board. Some alloys selectively deposit an alloy of / Sn on a connection terminal of a circuit board (for example, see Patent Document 2 or Non-Patent Document 1).

さらに、表面に電極が形成された回路基板を薬剤に浸して接続端子の表面のみに粘着性皮膜を形成した後、その粘着性皮膜にはんだ粉末を接着させた後、これを加熱溶融して接続端子上に選択的にバンプを形成させるものもある（例えば、特許文献３参照）。   Furthermore, after the circuit board with electrodes formed on the surface is immersed in the chemical to form an adhesive film only on the surface of the connection terminal, solder powder is adhered to the adhesive film, and then this is heated and melted for connection Some bumps are selectively formed on the terminals (for example, see Patent Document 3).

しかしながら、これらはいずれも半導体素子の電極端子上または回路基板の接続端子上にバンプを形成させる方法を示すものである。通常のフリップチップ実装では、バンプを形成した後、半導体素子を回路基板上に搭載し、はんだリフローによりバンプを介して接続端子と電極端子間の接合を行う工程および回路基板と半導体素子との間にアンダーフィル材を注入して半導体素子を回路基板に固定する工程が必要となり、コストアップの原因となっている。   However, these all show a method of forming bumps on the electrode terminals of the semiconductor element or on the connection terminals of the circuit board. In normal flip chip mounting, after bumps are formed, a semiconductor element is mounted on a circuit board, and the connection between the connection terminal and the electrode terminal is performed via the bump by solder reflow and between the circuit board and the semiconductor element. A process of injecting an underfill material into the semiconductor substrate and fixing the semiconductor element to the circuit board is necessary, which causes an increase in cost.

このような課題を解決するために、最近、半導体素子の突起電極と回路基板上の接続端子間に導電粒子を含有する異方性導電接着剤よりなるフィルムを挟んで加熱、加圧することにより所定の導通部分のみ電気的に接合するものがある（例えば、特許文献４参照）。   In order to solve such a problem, recently, a film made of an anisotropic conductive adhesive containing conductive particles is sandwiched between a projecting electrode of a semiconductor element and a connection terminal on a circuit board, and then heated and pressurized. There are some which are electrically connected only to the conductive portion (see, for example, Patent Document 4).

さらに半導体素子の電極端子と回路基板のランド間にはんだ粒子を含有させた熱硬化性樹脂（導電性接着剤）を供給し、半導体素子を加圧すると同時にその樹脂を加熱し、樹脂が硬化する前にはんだ粒子を溶融させる。これにより、半導体素子の電極端子と回路基板のランド間の電気的接続を行うと同時に半導体素子と回路基板とを接合する技術などがある（例えば、特許文献５参照）。   Further, a thermosetting resin (conductive adhesive) containing solder particles is supplied between the electrode terminals of the semiconductor element and the lands of the circuit board, and the resin is cured by simultaneously pressing the semiconductor element and heating the resin. Before melting the solder particles. As a result, there is a technique of performing electrical connection between the electrode terminals of the semiconductor element and the lands of the circuit board and simultaneously joining the semiconductor element and the circuit board (see, for example, Patent Document 5).

しかしながら、回路基板と半導体素子とを、溶融したはんだ粒子の集合により接合する場合、一般的に基板上に塗布された導電性接着剤は、その加熱段階において高分子化の進行により徐々に粘度が上昇する。そのため、はんだ粒子が充分に電極端子上へ移動することができずに、さらに樹脂の硬化により、一部のはんだ粒子が電極端子間以外の部分に残存し、絶縁性を低下させるという課題があった。   However, when a circuit board and a semiconductor element are joined by a collection of molten solder particles, the conductive adhesive applied on the board generally has a viscosity that gradually increases with the progress of polymerization in the heating stage. To rise. For this reason, there is a problem in that the solder particles cannot sufficiently move onto the electrode terminals, and some of the solder particles remain in portions other than between the electrode terminals due to the curing of the resin, thereby lowering the insulation. It was.

上記課題を解決するために、はんだ粒子を含む導電性接着剤に対流添加剤を含有させ、回路基板を加熱する工程における温度上昇中に、対流添加剤から発生するガスの対流によって導電性接着剤中に分散したはんだ粒子を、強制的に流動させ、電極端子上へ自己集合させる方法が提案されている（例えば、特許文献６参照）。
特開２０００−９４１７９号公報 特開平１−１５７７９６号公報 特開平７−７４４５９号公報 特開２０００−３３２０５５号公報 特開２００４−２６０１３１号公報 特開２００６−１１４８６５号公報 エレクトロニクス実装技術、２０００年９月号、ｐｐ３８−４５ In order to solve the above-mentioned problem, a conductive adhesive containing solder particles contains a convective additive, and the conductive adhesive is formed by convection of a gas generated from the convective additive during a temperature rise in the process of heating the circuit board. A method has been proposed in which solder particles dispersed therein are forced to flow and self-assemble onto electrode terminals (see, for example, Patent Document 6).
JP 2000-94179 A Japanese Patent Laid-Open No. 1-157796 JP-A-7-74459 JP 2000-332055 A JP 2004-260131 A JP 2006-114865 A Electronics Packaging Technology, September 2000, pp38-45

しかしながら、特許文献６に示された導電性バンプにおいては、溶融したはんだ粒子の電極端子上への移動が、ガスの発生に伴う対流のみによって行われるため、電極端子上に充分な量のはんだ粒子が集合しにくく、また電極端子間に接着剤として存在する樹脂中に残存するはんだ粒子による絶縁性に課題を残していた。   However, in the conductive bump shown in Patent Document 6, the movement of the molten solder particles onto the electrode terminals is performed only by convection associated with the generation of gas, so that a sufficient amount of solder particles is formed on the electrode terminals. Are difficult to collect, and there remains a problem in the insulation properties of the solder particles remaining in the resin existing as an adhesive between the electrode terminals.

本発明は、上記の課題を解決するためになされたもので、低ダメージでの実装を実現するとともに、電極端子間の短絡を未然に防止できる狭ピッチの導電性バンプとその形成方法およびそれを用いた半導体装置を提供することを目的とする。   The present invention has been made in order to solve the above-described problems, and realizes mounting with low damage and can prevent a short circuit between electrode terminals, and a method of forming the same, and a method of forming the same An object is to provide a semiconductor device used.

上述したような課題を解決するために、本発明の導電性バンプは、電子部品の電極端子上に形成された導電性バンプであって、導電性バンプが、少なくとも導電粒子と感光性樹脂を含む導電ポストと、導電ポストの表面を導電粒子で被覆した導電金属層とを有する。   In order to solve the above-described problems, the conductive bump of the present invention is a conductive bump formed on an electrode terminal of an electronic component, and the conductive bump includes at least conductive particles and a photosensitive resin. It has a conductive post and a conductive metal layer whose surface is covered with conductive particles.

さらに、電子部品が、回路基板または半導体素子である。   Furthermore, the electronic component is a circuit board or a semiconductor element.

これらの構成により、狭ピッチの導電性バンプを形成できるとともに、導電ポストにより、低い加圧力での接続を実現できる。また、導電ポストを導電金属層で被覆することにより低い接続抵抗での接続により高速な信号伝達ができる。さらに、感光性樹脂で導電ポストを形成するため、高いアスペクト比や任意形状の導電性バンプを容易に形成できる。   With these configurations, conductive bumps with a narrow pitch can be formed, and connection with low pressure can be realized by the conductive posts. Further, by covering the conductive posts with the conductive metal layer, high-speed signal transmission can be achieved by connection with a low connection resistance. Furthermore, since the conductive post is formed of a photosensitive resin, a conductive bump having a high aspect ratio or arbitrary shape can be easily formed.

また、本発明の導電性バンプの形成方法は、複数の電極端子を有する電子部品上に、少なくとも導電粒子、感光性樹脂、フラックス、対流発生剤を構成材料として含有する感光性導電樹脂組成物中を載置する工程と、電子部品上に、電極端子と対応する位置に開口部が設けられたマスクを配置し、紫外光または可視光を開口部より感光性導電樹脂組成物に照射して電極端子上に導電ポストを形成する工程と、電子部品を加熱し、感光性導電樹脂組成物中の導電粒子を溶融、対流させることにより、導電ポストの表面に導電金属層を形成する工程と、電子部品の電極端子以外の部分に残存する感光性導電樹脂組成物を除去する工程と、を含む。   The method for forming a conductive bump according to the present invention includes a photosensitive conductive resin composition containing at least conductive particles, a photosensitive resin, a flux, and a convection generator as constituent materials on an electronic component having a plurality of electrode terminals. A mask having an opening provided at a position corresponding to the electrode terminal on the electronic component, and irradiating the photosensitive conductive resin composition with ultraviolet light or visible light from the opening to the electrode A step of forming a conductive post on the terminal, a step of heating the electronic component to melt and convect the conductive particles in the photosensitive conductive resin composition, thereby forming a conductive metal layer on the surface of the conductive post; Removing the photosensitive conductive resin composition remaining in a part other than the electrode terminal of the component.

この方法により、柔軟性を有する導電ポストを備えた導電性バンプを効率よく、かつ短時間に作製できる。また、電極端子間に残存する感光性導電樹脂組成物を除去することにより、絶縁性の高い信頼性に優れた導電性バンプを作製できる。   By this method, a conductive bump provided with a flexible conductive post can be produced efficiently and in a short time. Further, by removing the photosensitive conductive resin composition remaining between the electrode terminals, a conductive bump having high insulation and excellent reliability can be produced.

さらに、導電金属層を形成する工程が、対流発生剤の沸点より高い温度で行われる。   Further, the step of forming the conductive metal layer is performed at a temperature higher than the boiling point of the convection generating agent.

さらに、導電金属層を形成する工程において、対流発生剤は、感光性導電樹脂組成物中で対流することにより、感光性導電樹脂組成物を撹拌させる。   Further, in the step of forming the conductive metal layer, the convection generator is convected in the photosensitive conductive resin composition, thereby stirring the photosensitive conductive resin composition.

さらに、導電金属層を形成する工程において、導電粒子が、溶融した状態で感光性導電樹脂組成物中を流動する。   Further, in the step of forming the conductive metal layer, the conductive particles flow in the photosensitive conductive resin composition in a molten state.

さらに、導電粒子が、はんだ粒子であり、５０重量部〜９０重量部の割合で感光性導電樹脂組成物に含有されている。   Furthermore, the conductive particles are solder particles and are contained in the photosensitive conductive resin composition in a proportion of 50 to 90 parts by weight.

さらに、対流発生剤は、溶剤、グリセリン、ワックス、イソプロピルアルコール、酢酸ビニル、酢酸ブチル、ヘキサン、ブチルカルビトール、ブチルカルビトールアセテート、Ｎ−メチル−２ピロリドン、α−テルピネオールおよびエチレングリコールよりなる群より選ばれた少なくとも１種よりなる。   Further, the convection generator is selected from the group consisting of a solvent, glycerin, wax, isopropyl alcohol, vinyl acetate, butyl acetate, hexane, butyl carbitol, butyl carbitol acetate, N-methyl-2pyrrolidone, α-terpineol and ethylene glycol. It consists of at least one selected.

さらに、対流発生剤が、加熱時に分解してＨ２Ｏ、ＣＯ２、Ｎ２などの気体を発生する分解型ガス発生剤として、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウム、アゾジカルボンアミド（ＡＤＣＡ）、炭酸水素ナトリウム、水酸化アルミニウム、アルミン酸カルシウム、ホウ酸よりなる群より選ばれた少なくとも１種よりなる。 Furthermore, as a decomposable gas generator that generates a gas such as H 2 O, CO 2 , and N 2 by decomposition when heated, aluminum hydroxide, dawsonite, ammonium metaborate, barium metaborate, azodicarbon It consists of at least one selected from the group consisting of amide (ADCA), sodium bicarbonate, aluminum hydroxide, calcium aluminate and boric acid.

さらに、対流発生剤は、感光性導電樹脂組成物の硬化反応開始温度と硬化温度との間に沸点または分解点を有し、その沸点において蒸発ガスを、またはその分解点において分解ガスを発生する。   Further, the convection generator has a boiling point or decomposition point between the curing reaction initiation temperature and the curing temperature of the photosensitive conductive resin composition, and generates an evaporating gas at the boiling point or a decomposition gas at the decomposition point. .

これらにより、効率よく導電粒子を導電ポストに集合させて被覆し、電気抵抗の小さい導電性バンプを生産性よく形成することができる。   As a result, it is possible to efficiently collect and coat the conductive particles on the conductive posts, and to form conductive bumps with low electrical resistance with high productivity.

さらに、残存する感光性導電樹脂組成物を除去する工程が、ドライアイス洗浄法により行われる。   Further, the step of removing the remaining photosensitive conductive resin composition is performed by a dry ice cleaning method.

これにより、導電性バンプ間の感光性導電樹脂組成物を効率よく除去できるとともに、高い絶縁性を有し短絡などの生じにくい信頼性に優れた導電性バンプを作製できる。   As a result, the photosensitive conductive resin composition between the conductive bumps can be efficiently removed, and a highly reliable conductive bump that has high insulation and is unlikely to cause a short circuit can be produced.

また、本発明の半導体装置は、上記導電性バンプを用いて、回路基板の電極端子と半導体素子の電極端子とを電気的に接続した構成を有する。   The semiconductor device of the present invention has a configuration in which the electrode terminal of the circuit board and the electrode terminal of the semiconductor element are electrically connected using the conductive bump.

これにより、半導体素子と回路基板を柔軟性を有する導電性バンプを介して、低い加圧力で接続できるため、薄型や機械的強度の低い半導体素子を効率よく、さらに高い信頼性で実装した半導体装置を実現できる。   As a result, the semiconductor element and the circuit board can be connected with low applied pressure via the flexible conductive bump, so that the semiconductor device in which the thin semiconductor element with low mechanical strength is efficiently mounted with higher reliability. Can be realized.

本発明の導電性バンプおよびその形成方法によれば、狭ピッチ化に対応できるとともに、低い加圧力での接続を実現する柔軟性を有する導電性バンプを形成することができる。また、それを用いて半導体素子と回路基板とを低い加圧力で接続することにより、半導体素子の破損などの生じにくい信頼性に優れた半導体装置を実現できる。   According to the conductive bump and the method of forming the same of the present invention, it is possible to form a conductive bump that can cope with a narrow pitch and has the flexibility to realize connection with a low pressure. Further, by using this to connect the semiconductor element and the circuit board with a low pressure, it is possible to realize a highly reliable semiconductor device that is less likely to cause damage to the semiconductor element.

以下、本発明の実施の形態について図面を参照しながら、各図面において同一構成要素には同一符号を付して説明する。   DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with the same reference numerals given to the same components in each drawing with reference to the drawings.

（第１の実施の形態）
以下、図１を用いて、本発明の第１の実施の形態における導電性バンプの構造について説明する。なお、以降では電子部品として、回路基板を用い、その上に導電性バンプを形成する例で説明するが、半導体素子でも同様である。 (First embodiment)
Hereinafter, the structure of the conductive bump according to the first embodiment of the present invention will be described with reference to FIG. Hereinafter, an example in which a circuit board is used as an electronic component and conductive bumps are formed thereon will be described, but the same applies to a semiconductor element.

図１は、本発明の第１の実施の形態における導電性バンプの構造を説明する断面図である。   FIG. 1 is a cross-sectional view for explaining the structure of a conductive bump in the first embodiment of the present invention.

図１に示すように、導電性バンプ３は、例えばガラス−エポキシ基板、アラミド基板、ポリイミド基板やセラミック基板などの回路基板１の表面に設けられた電極端子２の上に形成されている。なお、電極端子２は、例えばＮｉやＣｕなどの表面に０．１μｍ〜０．３μｍのＡｕが皮膜された構成やＣｕの表面にはんだをプリコートした構成を有する。   As shown in FIG. 1, the conductive bumps 3 are formed on electrode terminals 2 provided on the surface of a circuit board 1 such as a glass-epoxy substrate, an aramid substrate, a polyimide substrate, or a ceramic substrate. The electrode terminal 2 has a configuration in which, for example, 0.1 μm to 0.3 μm Au is coated on the surface of Ni, Cu, or the like, and a configuration in which solder is precoated on the Cu surface.

そして、導電性バンプ３は、少なくとも、例えばはんだ粒子などの導電粒子６と感光性樹脂７を含む柔軟性を有する導電ポスト４と、導電ポスト４および電極端子２の表面を導電粒子６が溶融して被覆された導電金属層５とにより構成される。   The conductive bump 3 has at least the conductive post 4 having flexibility including the conductive particles 6 such as solder particles and the photosensitive resin 7 and the surface of the conductive post 4 and the electrode terminal 2 melted. And the conductive metal layer 5 covered by the coating.

ここで、導電ポスト４は、導電粒子６と感光性樹脂７とで構成されているため、はんだバンプや金バンプなどに比べて弾性率が小さく柔軟性を備えている。例えば、金バンプの場合、ダイナミック硬さで、６０〜９０であるが、本発明の第１の実施の形態の導電性バンプのダイナミック硬さは、５〜３０程度で、導電粒子６と感光性樹脂７の材料構成、配合比や硬化光量、時間などにより任意に設定できる。また、導電性バンプ３を被覆する導電金属層５により、高い導電性を得ることができる。なお、導電金属層５の厚みは、任意であるが、導電ポスト４の柔軟性を確保できる、例えば０．１μｍ〜５μｍ程度の厚みに形成することが好ましいが、これに限定されるものではない。   Here, since the conductive post 4 is composed of the conductive particles 6 and the photosensitive resin 7, the elastic post 4 has a smaller elastic modulus than the solder bump or the gold bump and has flexibility. For example, in the case of a gold bump, the dynamic hardness is 60 to 90. However, the dynamic hardness of the conductive bump according to the first embodiment of the present invention is about 5 to 30, and the conductive particle 6 and photosensitivity. The resin 7 can be arbitrarily set depending on the material configuration, blending ratio, amount of curing, time, and the like. Further, high conductivity can be obtained by the conductive metal layer 5 covering the conductive bump 3. In addition, although the thickness of the conductive metal layer 5 is arbitrary, it is preferable to form the conductive post 4 to have a thickness of about 0.1 μm to 5 μm, for example, which can ensure the flexibility of the conductive post 4, but is not limited thereto. .

なお、図１では、半球状の断面を有する導電性バンプ３を例に説明したが、以下の形成方法で詳細に述べるように、導電ポスト４は光造形法で形成できるため、任意の形状で形成することができる。例えば、図２（ａ）〜（ｃ）に示すように、高いアスペクトを有する形状、らせん状の形状、コの字型に積み重ねた形状などに形成できる。   In FIG. 1, the conductive bump 3 having a hemispherical cross section has been described as an example. However, as described in detail in the following forming method, the conductive post 4 can be formed by an optical modeling method, and thus has an arbitrary shape. Can be formed. For example, as shown in FIGS. 2A to 2C, it can be formed into a shape having a high aspect, a spiral shape, a shape stacked in a U-shape, or the like.

したがって、本実施の形態における導電性バンプ３を備えた回路基板１に半導体素子（図示せず）をフリップチップ実装した場合、実装時の押圧力に対して導電ポスト４および導電金属層５はその柔軟性により、押圧力を吸収するとともに、低い加圧力での実装を可能とできる。その結果、回路基板１や半導体素子の破損を未然に防止し効率よく実装できる。さらに、回路基板１の反りや変形などによる導電性バンプ３の高さの違いを、導電性バンプ３の変形により吸収できるため、高い接続信頼性を確保することができる。   Therefore, when a semiconductor element (not shown) is flip-chip mounted on the circuit board 1 having the conductive bumps 3 in the present embodiment, the conductive post 4 and the conductive metal layer 5 are not affected by the pressing force at the time of mounting. Due to the flexibility, the pressing force can be absorbed and mounting with a low pressing force can be performed. As a result, the circuit board 1 and the semiconductor element can be prevented from being damaged and can be efficiently mounted. Furthermore, since the difference in height of the conductive bump 3 due to warping or deformation of the circuit board 1 can be absorbed by deformation of the conductive bump 3, high connection reliability can be ensured.

以下に、本発明の第１の実施の形態における導電性バンプの形成方法について、図３〜図６を用いて説明する。   Below, the formation method of the conductive bump in the 1st Embodiment of this invention is demonstrated using FIGS.

まず、図３を用いて導電性バンプの形成方法の概略を説明し、図４で導電ポストの形成方法、図５で導電金属層の形成方法および図６で残存する導電性ペーストの除去方法について、詳細に説明する。   First, an outline of a method for forming a conductive bump will be described with reference to FIG. 3, a method for forming a conductive post in FIG. 4, a method for forming a conductive metal layer in FIG. 5, and a method for removing the remaining conductive paste in FIG. This will be described in detail.

図３（ａ）〜（ｄ）は、導電性バンプ３の形成方法を模式的に説明する工程断面図である。   3A to 3D are process cross-sectional views schematically illustrating a method for forming the conductive bump 3.

図３（ａ）に示すように、複数の電極端子２が設けられた回路基板１の上面にバインダとなる感光性樹脂２１と、例えばはんだ粒子からなる導電粒子２２を主成分とし、さらに対流発生剤２３を含有する感光性導電樹脂組成物（以下、「導電性ペースト」と記す）２４を載置する。なお、図示していないが、感光性樹脂２１は、例えば光重合性オリゴマー（アクリレートまたはエポキシ樹脂）、反応性希釈剤（アクリレートモノマーまたはエポキシモノマー）および光重合開始剤（ベンゾインまたはパーオキシド）を主成分として含有している。   As shown in FIG. 3 (a), a photosensitive resin 21 serving as a binder and conductive particles 22 composed of, for example, solder particles are formed on the upper surface of a circuit board 1 provided with a plurality of electrode terminals 2, and convection is generated. A photosensitive conductive resin composition (hereinafter referred to as “conductive paste”) 24 containing the agent 23 is placed. Although not shown, the photosensitive resin 21 includes, for example, a photopolymerizable oligomer (acrylate or epoxy resin), a reactive diluent (acrylate monomer or epoxy monomer), and a photopolymerization initiator (benzoin or peroxide) as main components. It contains as.

つぎに、図３（ｂ）に示すように、後述する光造形法を用いて、導電ポスト４を形成する。すなわち、導電性ペースト２４と対向して、液晶マスク２５を配置し、液晶マスク２５の開口部２６を、回路基板１の電極端子２と対応する位置に合わせる。そして、液晶マスク２５の開口部２６を介して、例えば紫外光２７を図面中の矢印で示すように導電性ペースト２４に照射し、導電性ペースト２４中の感光性樹脂２１を電極端子２の上で順次硬化させ、導電ポスト４を形成する。このとき、一般に導電ポスト４の外表面には、導電粒子２２が露出または感光性樹脂２１の薄い膜で皮膜された状態で形成される。   Next, as shown in FIG.3 (b), the conductive post 4 is formed using the optical modeling method mentioned later. That is, the liquid crystal mask 25 is disposed so as to face the conductive paste 24, and the opening 26 of the liquid crystal mask 25 is aligned with the position corresponding to the electrode terminal 2 of the circuit board 1. Then, through the opening 26 of the liquid crystal mask 25, for example, ultraviolet light 27 is applied to the conductive paste 24 as indicated by an arrow in the drawing, and the photosensitive resin 21 in the conductive paste 24 is applied to the electrode terminal 2. The conductive posts 4 are formed by sequentially curing. At this time, the conductive particles 22 are generally formed on the outer surface of the conductive posts 4 in a state where the conductive particles 22 are exposed or coated with a thin film of the photosensitive resin 21.

つぎに、図３（ｃ）に示すように、導電粒子２２が溶融する、例えば１５０℃程度の温度に回路基板１を加熱する。このとき、導電性ペースト２４中に添加された対流発生剤２３が沸騰または分解してガス２３ａを発生させる。   Next, as shown in FIG. 3C, the circuit board 1 is heated to a temperature of, for example, about 150 ° C. at which the conductive particles 22 melt. At this time, the convection generating agent 23 added to the conductive paste 24 boils or decomposes to generate a gas 23a.

そして、温度上昇に伴い、導電性ペースト２４の粘度が下がるとともに、対流発生剤２３が沸騰または分解したガス２３ａにより、導電性ペースト２４内で図面中の矢印で示すような対流が発生する。このとき、対流による運動エネルギーで導電性ペースト２４の流動が促進され、溶融した導電粒子２２は電極端子２上に形成された導電ポスト４の周辺に導電粒子６を介して自己集合する。これにより、導電ポスト４の表面に露出した導電粒子６と濡れ接合しながら、はんだからなる導電金属層５が形成され成長する。この結果、導電ポスト４の少なくとも外表面に導電金属層５を有する導電性バンプ３が形成される。なお、導電ポスト４の外表面に限られず、例えば導電ポスト４中に取り込まれた対流発生剤２３が加熱により導電ポスト４にガスの抜け穴などを形成し、その抜け穴にも導電金属層が形成される場合もある。   Then, as the temperature rises, the viscosity of the conductive paste 24 decreases, and convection as shown by arrows in the drawing is generated in the conductive paste 24 by the gas 23a in which the convection generating agent 23 boils or decomposes. At this time, the flow of the conductive paste 24 is promoted by kinetic energy due to convection, and the molten conductive particles 22 are self-assembled around the conductive posts 4 formed on the electrode terminals 2 via the conductive particles 6. As a result, the conductive metal layer 5 made of solder is formed and grown while being wet bonded to the conductive particles 6 exposed on the surface of the conductive post 4. As a result, the conductive bump 3 having the conductive metal layer 5 on at least the outer surface of the conductive post 4 is formed. In addition, it is not restricted to the outer surface of the conductive post 4, for example, the convection generating agent 23 taken into the conductive post 4 forms a gas hole in the conductive post 4 by heating, and a conductive metal layer is also formed in the hole. There is also a case.

このとき、導電金属層の形成に関与しない導電粒子は、回路基板の電極端子以外の領域では、例えば電極端子以外の回路基板を被覆するレジストなどにより、濡れ性が小さいため、導電粒子同士が表面張力により合体し、ある程度の大きさをもって、導電性ペースト中に残存する場合がある。   At this time, the conductive particles that are not involved in the formation of the conductive metal layer have low wettability in a region other than the electrode terminals of the circuit board, for example, by a resist that covers the circuit board other than the electrode terminals. There are cases where they are united by tension and remain in the conductive paste with a certain size.

そこで、図３（ｄ）に示すように、導電金属層５を、例えば１μｍ程度の必要な厚さに成長させた後、導電性バンプ３以外の回路基板１上に残存する導電性ペースト２４を、例えばドライアイス洗浄法を用いて除去する。ここで、ドライアイス洗浄法は、図６を用いて詳細に説明するように、ドライアイスパウダー２８を噴射し、残存する導電性ペースト２４を破砕または分解して残存する導電粒子２２とともに除去するものである。   Therefore, as shown in FIG. 3D, after the conductive metal layer 5 is grown to a necessary thickness of, for example, about 1 μm, the conductive paste 24 remaining on the circuit board 1 other than the conductive bumps 3 is applied. For example, it is removed using a dry ice cleaning method. Here, in the dry ice cleaning method, as will be described in detail with reference to FIG. 6, the dry ice powder 28 is sprayed, and the remaining conductive paste 24 is crushed or decomposed and removed together with the remaining conductive particles 22. It is.

以上の工程により、図１に示す導電ポスト４と導電金属層５で構成された導電性バンプ３が回路基板１上の電極端子２上に形成される。   Through the steps described above, the conductive bump 3 composed of the conductive post 4 and the conductive metal layer 5 shown in FIG. 1 is formed on the electrode terminal 2 on the circuit board 1.

ここで、導電粒子６、２２としては、Ｐｂ−Ｓｎ合金など従来のはんだ粒子も使用可能であるが、最近の環境問題から開発、使用されているＳｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｂｉ−Ａｇ−Ｉｎ、Ｓｎ−Ｂｉ−ＺｎまたはＳｎ−Ｂｉ−Ａｇ−Ｃｕなどのいわゆる鉛フリーはんだを使用することが好ましい。   Here, as the conductive particles 6 and 22, conventional solder particles such as Pb—Sn alloy can be used, but Sn—Ag, Sn—Ag—Cu, Sn—, which have been developed and used due to recent environmental problems. It is preferable to use a so-called lead-free solder such as Bi—Ag—In, Sn—Bi—Zn, or Sn—Bi—Ag—Cu.

また、対流発生剤２３は、蒸発型対流発生剤として、溶剤、グリセリン、ワックス、イソプロピルアルコール、酢酸ビニル、酢酸ブチル、ヘキサン、ブチルカルビトール、ブチルカルビトールアセテート、Ｎ−メチル−２ピロリドン、α−テルピネオール、エチレングリコール、エチレングリコールなどを用いることができる。さらに、加熱時に分解してＨ２Ｏ、ＣＯ２、Ｎ２などの気体を発生する分解型ガス発生剤として、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウム、アゾジカルボンアミド（ＡＤＣＡ）、炭酸水素ナトリウム、水酸化アルミニウム、アルミン酸カルシウム、ホウ酸などのそれぞれいずれかを用いることが可能である。 Further, the convection generator 23 is an evaporative convection generator, which is a solvent, glycerin, wax, isopropyl alcohol, vinyl acetate, butyl acetate, hexane, butyl carbitol, butyl carbitol acetate, N-methyl-2pyrrolidone, α- Terpineol, ethylene glycol, ethylene glycol, or the like can be used. Furthermore, as a decomposition type gas generating agent that decomposes upon heating to generate a gas such as H 2 O, CO 2 , N 2 , aluminum hydroxide, dawsonite, ammonium metaborate, barium metaborate, azodicarbonamide (ADCA), Each of sodium hydrogen carbonate, aluminum hydroxide, calcium aluminate, boric acid and the like can be used.

以下に、本発明の第１の実施の形態の導電性バンプ３を構成する導電ポスト４の形成方法について、図４を参照しながら詳細に説明する。なお、図４において、図３と同一部分には同一符号を付して説明する。   Hereinafter, a method for forming the conductive posts 4 constituting the conductive bumps 3 according to the first embodiment of the present invention will be described in detail with reference to FIG. In FIG. 4, the same parts as those in FIG.

図４は、本発明の第１の実施の形態における導電ポスト４の形成方法を説明するための主要工程の断面図で、図４（ａ）は導電ポスト４の初期段階の形成工程、図４（ｂ）は図４（ａ）以降の形成工程を説明する工程断面図である。   FIG. 4 is a cross-sectional view of the main process for explaining the method for forming the conductive post 4 in the first embodiment of the present invention. FIG. 4 (a) is a process for forming the conductive post 4 in the initial stage, and FIG. (B) is process sectional drawing explaining the formation process after FIG. 4 (a).

図４（ａ）に示すように、例えば外周壁３１ａと底部３１ｂとからなる容器３１の内部に図３で説明した導電性ペースト２４を、少なくとも回路基板１の電極端子２の表面が浸漬される程度以上の高さまで入れる。なお、容器３１の底部３１ｂは、導電性ペースト２４を硬化するための紫外光２７を透過することができる、例えば石英などの透明部材で構成されている。   As shown in FIG. 4A, for example, at least the surface of the electrode terminal 2 of the circuit board 1 is immersed in the inside of the container 31 composed of the outer peripheral wall 31a and the bottom 31b with the conductive paste 24 described in FIG. Put it to a height higher than about. The bottom 31b of the container 31 is made of a transparent member such as quartz that can transmit ultraviolet light 27 for curing the conductive paste 24.

つぎに、回路基板１の電極端子２と対応して開口させた開口部２６を有する液晶マスク２５を、容器３１の底部３１ｂの下方に配置する。この状態で、液晶マスク２５の開口部２６を介して紫外光２７を底部３１ｂから電極端子２上にある導電性ペースト２４に照射する。   Next, a liquid crystal mask 25 having an opening 26 corresponding to the electrode terminal 2 of the circuit board 1 is disposed below the bottom 31 b of the container 31. In this state, the ultraviolet light 27 is irradiated from the bottom 31 b to the conductive paste 24 on the electrode terminal 2 through the opening 26 of the liquid crystal mask 25.

そして、照射開始時に開口部２６ａを通過した紫外光２７により、電極端子２と底部３１ｂとの間にある導電性ペースト２４が硬化する。このとき、回路基板１を装着したステージ（図示せず）を上方へ引き上げながら、さらに、液晶マスク２５の開口部２６の形状を、例えば連続的に狭めていくことにより、断面形状が台形状の硬化部４ａが形成される。   Then, the conductive paste 24 between the electrode terminal 2 and the bottom 31b is cured by the ultraviolet light 27 that has passed through the opening 26a at the start of irradiation. At this time, while the stage (not shown) on which the circuit board 1 is mounted is pulled upward, the shape of the opening 26 of the liquid crystal mask 25 is further narrowed, for example, so that the cross-sectional shape is trapezoidal. A cured portion 4a is formed.

つぎに、図４（ｂ）に示すように、紫外光２７の照射中に回路基板１を上方へ引き上げながら、液晶マスク２５の開口部の形状を開口部２６ｂのように連続的に狭めていくことにより、断面形状が台形状の硬化部４ｂを積み上げて硬化させ、最終的に図１に示すような、例えば半球状の導電ポスト４を形成することができる。   Next, as shown in FIG. 4B, the shape of the opening of the liquid crystal mask 25 is continuously narrowed like the opening 26b while the circuit board 1 is pulled upward during the irradiation of the ultraviolet light 27. Thus, the cured portion 4b having a trapezoidal cross-sectional shape is stacked and cured, and finally, for example, a hemispherical conductive post 4 as shown in FIG. 1 can be formed.

なお、導電ポスト４の形状は、例えば回路基板１の引き上げ速度および開口部２６の面積などの形状制御により、図２に示すように導電ポスト４のアスペクト比や形状を任意に調整することができる。これにより、例えば導電ポスト４の形状を円柱状、円錐状または角柱状など任意の形状に形成することが可能である。   The shape of the conductive post 4 can be arbitrarily adjusted as shown in FIG. 2, for example, by controlling the shape of the circuit board 1 such as the pulling speed and the area of the opening 26. . Thereby, for example, the shape of the conductive post 4 can be formed in an arbitrary shape such as a columnar shape, a conical shape, or a prism shape.

また、開口部２６の形状および面積の調整は、マトリックス状に形成された複数の液晶セルからなる液晶マスクに印加する電圧により電気的に制御することができる。   Further, the adjustment of the shape and area of the opening 26 can be electrically controlled by a voltage applied to a liquid crystal mask composed of a plurality of liquid crystal cells formed in a matrix.

また、液晶マスクの開口部を液晶の表示階調（例えば、２５６階調）を活用し、その周辺部付近を白抜きではなくグレー色調を用いることにより、散乱光による余剰硬化を減らすことができ、導電ポストの端辺をシャープにすることができる。   In addition, by utilizing the display gradation (for example, 256 gradations) of the liquid crystal in the opening of the liquid crystal mask and using a gray tone in the vicinity of the periphery instead of white, excessive curing due to scattered light can be reduced. The edge of the conductive post can be sharpened.

また、本発明の第１の実施の形態では、回路基板１の電極端子２を除く面に、例えばレジストなどで保護層２９を形成しているが、形成していない場合でも導電ポスト４の形成は同様に行うことができる。   In the first embodiment of the present invention, the protective layer 29 is formed of, for example, a resist on the surface of the circuit board 1 excluding the electrode terminal 2, but the conductive post 4 is formed even if it is not formed. Can be done similarly.

以下に、光造形法により形成した導電ポスト４の表面に導電金属層５を形成する形成方法について、図５を用いて詳細に説明する。   Below, the formation method which forms the conductive metal layer 5 on the surface of the conductive post 4 formed by stereolithography will be described in detail with reference to FIG.

まず、図５（ａ）は、図４に示した導電ポスト４を形成した後、導電性ペースト２４が入った容器３１から回路基板１を取り出した状態を示すものである。このとき、導電ポスト４は、紫外光の照射により硬化した感光性樹脂７中に、例えばはんだ粒子などの導電粒子６が密集し、互いに部分的に接触した状態で固化するとともに、導電ポスト４の表面に、導電粒子６の一部が露出している。   First, FIG. 5A shows a state in which the circuit board 1 is taken out from the container 31 containing the conductive paste 24 after the conductive posts 4 shown in FIG. 4 are formed. At this time, the conductive posts 4 are solidified in a state where the conductive particles 6 such as solder particles are densely packed in the photosensitive resin 7 cured by the irradiation of ultraviolet light and are partially in contact with each other. A part of the conductive particles 6 is exposed on the surface.

また、回路基板１上および導電ポスト４の外表面上には導電性ペースト２４が液体状で付着している。   In addition, the conductive paste 24 is attached in a liquid state on the circuit board 1 and the outer surface of the conductive post 4.

つぎに、図５（ｂ）に示すように、回路基板１を加熱し、導電粒子６であるはんだ粒子の溶融温度まで上昇させて、導電ポスト４以外の領域の導電粒子２２の粘度を低下させて、導電性ペースト２４中を流動させる。このとき、導電性ペースト２４中の対流発生剤２３が沸騰または分解によりガス２３ａを発生し、これにより図面中の矢印で示すような対流を生じ導電性ペースト２４が撹拌する。そして、攪拌や熱などによるエネルギーにより、流動している溶融した導電粒子２２は、導電ポスト４の外表面への自己集合が促進される。すなわち、回路基板１上の導電ポスト４は、光照射により、すでに固化した状態で回路基板１上に形成されているため、溶融した導電粒子２２の流動が導電ポスト４の周辺で抑制される。その結果、導電ポスト４の表面に露出している導電粒子６は、溶融した導電粒子２２を捕捉しながら濡れ接合し、はんだからなる導電金属層５が導電ポスト４の表面に形成される。   Next, as shown in FIG. 5 (b), the circuit board 1 is heated to increase the melting temperature of the solder particles that are the conductive particles 6, thereby reducing the viscosity of the conductive particles 22 in the region other than the conductive posts 4. Then, the inside of the conductive paste 24 is caused to flow. At this time, the convection generating agent 23 in the conductive paste 24 generates a gas 23a by boiling or decomposition, thereby generating a convection as shown by an arrow in the drawing and stirring the conductive paste 24. Then, the molten molten conductive particles 22 are promoted to self-assemble to the outer surface of the conductive post 4 by energy by stirring, heat, or the like. That is, since the conductive posts 4 on the circuit board 1 are formed on the circuit board 1 in a solidified state by light irradiation, the flow of the molten conductive particles 22 is suppressed around the conductive posts 4. As a result, the conductive particles 6 exposed on the surface of the conductive post 4 are wet-bonded while capturing the molten conductive particles 22, and the conductive metal layer 5 made of solder is formed on the surface of the conductive post 4.

このとき、対流発生剤２３が沸騰や気化する温度または分解してガスを発生する温度は、はんだ粒子などの導電粒子の融点以上であることが好ましい。   At this time, the temperature at which the convection generating agent 23 boils or vaporizes or the temperature at which it decomposes to generate gas is preferably equal to or higher than the melting point of conductive particles such as solder particles.

そして、発生したガス２３ａは、導電性ペースト２４を流動させた後、導電性ペースト２４から外部へ排出される。このとき、導電ポスト内に取り込まれていた対流発生剤のガスにより、導電ポストのガスの抜け道が形成される場合がある。   The generated gas 23 a is discharged from the conductive paste 24 to the outside after flowing the conductive paste 24. At this time, a gas escape path of the conductive post may be formed by the gas of the convection generating agent taken into the conductive post.

つぎに、図５（ｃ）に示すように、加熱工程の終了とともに、回路基板１の電極端子２の面には、導電ポスト４の周囲が導電金属層５で被覆された導電性バンプ３が形成される。このとき、導電性バンプ３以外の回路基板１上には、導電粒子２２の一部が残存した導電性ペースト２４が硬化または半硬化した状態で残っている。   Next, as shown in FIG. 5C, with the end of the heating process, conductive bumps 3 in which the periphery of the conductive posts 4 are covered with the conductive metal layer 5 are formed on the surface of the electrode terminals 2 of the circuit board 1. It is formed. At this time, the conductive paste 24 in which some of the conductive particles 22 remain is left on the circuit board 1 other than the conductive bumps 3 in a cured or semi-cured state.

そして、回路基板１上に残存する導電性ペースト２４は、以下で説明するドライアイス洗浄法により、除去される。   Then, the conductive paste 24 remaining on the circuit board 1 is removed by a dry ice cleaning method described below.

以下に、図６を用いて、残存する導電性ペースト２４の除去方法の一例である、ドライアイス洗浄法について説明する。   Hereinafter, a dry ice cleaning method, which is an example of a method for removing the remaining conductive paste 24, will be described with reference to FIG.

図６は、ドライアイス洗浄法を模式的に説明する工程断面図である。   FIG. 6 is a process cross-sectional view schematically illustrating the dry ice cleaning method.

まず、図６（ａ）に示すように、回路基板１の電極端子２上に形成された導電性バンプ３以外の残存する導電性ペーストを除去するためにドライアイス６１を回路基板１の表面に噴射する。このとき、ドライアイス６１は、ノズル（図示せず）から粒状またはペレット状で圧縮空気によって噴射され、導電性ペースト２４と衝突する。これにより、導電性ペースト２４にマイクロクラック６２が発生し、導電性ペースト２４と回路基板１との界面にドライアイス６１が浸入する。ここで、導電性バンプ３中にはドライアイス６１が浸入しないように、噴射エネルギーなどが調整されるとともに、導電金属層５により、その侵入が阻止される。   First, as shown in FIG. 6A, dry ice 61 is applied to the surface of the circuit board 1 in order to remove the remaining conductive paste other than the conductive bumps 3 formed on the electrode terminals 2 of the circuit board 1. Spray. At this time, the dry ice 61 is sprayed in a granular or pellet form from a nozzle (not shown) by compressed air and collides with the conductive paste 24. As a result, microcracks 62 are generated in the conductive paste 24, and the dry ice 61 enters the interface between the conductive paste 24 and the circuit board 1. Here, the injection energy and the like are adjusted so that the dry ice 61 does not enter the conductive bump 3, and the conductive metal layer 5 prevents the penetration.

つぎに、図６（ｂ）に示すように、回路基板１の面に到達したドライアイス６１は、気化し急激に膨張する。そして、その膨張６３によって導電性ペースト２４を構成する感光性樹脂２１の成分やはんだ粒子からなる導電粒子２２を回路基板１から剥離、飛散させる。   Next, as shown in FIG. 6B, the dry ice 61 that has reached the surface of the circuit board 1 is vaporized and rapidly expands. Then, the conductive particles 22 made of the components of the photosensitive resin 21 and the solder particles constituting the conductive paste 24 are peeled off and scattered from the circuit board 1 by the expansion 63.

そして、図６（ｃ）に示すように、導電性バンプ３以外の領域に導電性ペーストなどの残存しない回路基板１を作製できる。   Then, as shown in FIG. 6C, a circuit board 1 in which no conductive paste or the like remains in a region other than the conductive bumps 3 can be produced.

この方法により、従来の溶剤などを用いた湿式洗浄法やプラズマなどを用いた物理的な洗浄法では困難であった微細ピッチの導電性バンプ間の洗浄が可能となる。その結果、残存物に起因する絶縁抵抗の低下や経時的な変化を効果的に防止した導電性バンプ３を備えた回路基板１を作製できる。   This method makes it possible to clean the conductive bumps with a fine pitch, which has been difficult with the conventional wet cleaning method using a solvent or the like, or the physical cleaning method using plasma or the like. As a result, it is possible to manufacture the circuit board 1 including the conductive bumps 3 that effectively prevent a decrease in insulation resistance due to the residue and a change with time.

また、従来の湿式洗浄法における乾燥工程を必要としないため、工程を簡略化できるとともに、半導体素子上に導電性バンプを形成する場合でも半導体素子へのダメージを小さくすることが可能となる。   In addition, since a drying process in the conventional wet cleaning method is not required, the process can be simplified, and damage to the semiconductor element can be reduced even when conductive bumps are formed on the semiconductor element.

なお、ドライアイスの噴射には圧縮空気の他、窒素ガス、炭酸ガスなどを用いることができる。   In addition, nitrogen gas, carbon dioxide gas, etc. other than compressed air can be used for spraying dry ice.

なお、本実施の形態では、紫外光の照射による導電性ペーストの硬化反応が密閉されて酸素の介在しない条件下で行うことができるため、酸素の介在によりクェンチングを生じやすい感光性樹脂を使用できる。例えば、導電性ペーストに使用される感光性樹脂材料としては、機械特性や熱的特性に優れるウレタンアクリレート、エポキシアクリレートなどの光重合性オリゴマーおよび光重合開始剤としてベンゾイン系、アセトフェノン系、また粘度調整のための反応性希釈剤としてアクリレートからなる樹脂材料を用いることができる。   In this embodiment, since the curing reaction of the conductive paste by irradiation with ultraviolet light can be performed under conditions that are sealed and do not involve oxygen, a photosensitive resin that easily causes quenching due to the presence of oxygen can be used. . For example, photosensitive resin materials used in conductive pastes include photopolymerizable oligomers such as urethane acrylate and epoxy acrylate with excellent mechanical and thermal properties, and benzoin-based, acetophenone-based photopolymerization initiators, and viscosity adjustment. As the reactive diluent, a resin material made of acrylate can be used.

さらに、本実施の形態では、回路基板１上の電極端子２上に導電ポスト４を形成する場合について説明したが、これに限られない。例えば、回路基板１の代わりに半導体素子を用いてもよい。この場合、複数の半導体素子がシリコン基板上に形成された半導体ウェハの状態で形成してもよく、生産性を大幅に向上できる。   Furthermore, although the case where the conductive posts 4 are formed on the electrode terminals 2 on the circuit board 1 has been described in the present embodiment, the present invention is not limited to this. For example, a semiconductor element may be used instead of the circuit board 1. In this case, a plurality of semiconductor elements may be formed in the state of a semiconductor wafer formed on a silicon substrate, and productivity can be greatly improved.

（第２の実施の形態）
以下に、本発明の第２の実施の形態における導電性バンプについて説明する。第２の実施の形態は、導電性バンプの導電ポストの形成方法が、第１の実施の形態と異なる以外は同じであるので、第１の実施の形態と異なる点についてのみ説明する。 (Second Embodiment)
Hereinafter, the conductive bump according to the second embodiment of the present invention will be described. Since the second embodiment is the same except that the method for forming the conductive posts of the conductive bumps is different from the first embodiment, only the differences from the first embodiment will be described.

図７は、本発明の第２の実施の形態における導電ポストの形成方法を説明するための主要工程の断面図で、図７（ａ）は導電ポスト４の初期段階の形成工程、図７（ｂ）は図７（ａ）以降の形成工程を説明する工程断面図である。なお、図７において、図４と同一部分には同一符号を付して説明する。   FIG. 7 is a cross-sectional view of a main process for explaining a method for forming a conductive post according to the second embodiment of the present invention. FIG. 7 (a) is a process for forming a conductive post 4 at an initial stage, and FIG. FIG. 7B is a process cross-sectional view illustrating the formation process after FIG. In FIG. 7, the same parts as those in FIG.

すなわち、図７に示す導電ポスト４の形成方法は、回路基板１を導電性ペースト２４中に沈降させながら導電ポスト４を形成する点で第１の実施の形態と異なるものである。ここで、図７においては、回路基板１は、電極端子２を２個のみとし、かつ保護層を形成していない構成を例に示している。   That is, the method for forming the conductive posts 4 shown in FIG. 7 is different from the first embodiment in that the conductive posts 4 are formed while the circuit board 1 is settled in the conductive paste 24. Here, FIG. 7 shows an example in which the circuit board 1 has only two electrode terminals 2 and no protective layer is formed.

まず、図７（ａ）に示すように、容器４１の内部に、ステージ（図示せず）に設置された回路基板１を、その電極端子２が形成された面を上向きにして導電性ペースト２４中に浸漬する。このとき、回路基板１に形成された電極端子２の面を常に導電性ペースト２４が覆うように、導電性ペースト２４の液面と電極端子２表面との間隔を調整しながら、液晶マスク２５の開口部２６を介して紫外光２７を導電性ペースト２４に照射する。   First, as shown in FIG. 7A, the circuit board 1 placed on the stage (not shown) is placed inside the container 41, and the conductive paste 24 with the surface on which the electrode terminals 2 are formed facing upward. Immerse in. At this time, while adjusting the distance between the liquid surface of the conductive paste 24 and the surface of the electrode terminal 2 so that the surface of the electrode terminal 2 formed on the circuit board 1 always covers the surface of the electrode terminal 2, The conductive paste 24 is irradiated with ultraviolet light 27 through the opening 26.

そして、液晶マスク２５の開口部２６ａを通過した紫外光２７により、電極端子２の表面上にある導電性ペースト２４が硬化する。このとき、回路基板１を装着したステージ（図示せず）を下方へ沈降させながら、さらに、液晶マスク２５の開口部２６ａの形状を、例えば連続的に狭めていくことにより、断面形状が台形状の硬化部４ａが形成される。   Then, the conductive paste 24 on the surface of the electrode terminal 2 is cured by the ultraviolet light 27 that has passed through the opening 26 a of the liquid crystal mask 25. At this time, while the stage (not shown) on which the circuit board 1 is mounted is allowed to sink downward, the shape of the opening 26a of the liquid crystal mask 25 is further narrowed, for example, so that the cross-sectional shape is trapezoidal. The cured portion 4a is formed.

つぎに、図７（ｂ）に示すように、紫外光２７の照射中に回路基板１をさらに沈降させながら、同時に液晶マスク２５の開口部の形状を開口部２６ｂのように連続的に狭めていく。これにより、硬化部４ａ上に、断面形状が台形状の硬化部４ｂを積み上げて硬化させ、最終的に図１に示すような半球状の導電ポスト４を形成することができる。   Next, as shown in FIG. 7B, while the circuit board 1 is further settled during the irradiation of the ultraviolet light 27, the shape of the opening of the liquid crystal mask 25 is continuously narrowed like the opening 26b. Go. As a result, the cured portion 4b having a trapezoidal cross-sectional shape is stacked and cured on the cured portion 4a, and finally the hemispherical conductive post 4 as shown in FIG. 1 can be formed.

なお、本実施の形態で使用する液晶マスク２５も図４で説明したものと同様に、例えば回路基板１の沈降させる速度および開口部２６の面積などの形状制御により、図２に示すように導電ポスト４のアスペクト比や形状を任意に調整することができる。そして、例えば導電ポスト４の形状を円柱状、円錐状または角柱状など任意の形状に形成することが可能である。   Note that the liquid crystal mask 25 used in the present embodiment is also conductive as shown in FIG. 2 by controlling the shape of the circuit board 1, for example, the settling speed and the area of the opening 26 in the same manner as described in FIG. The aspect ratio and shape of the post 4 can be arbitrarily adjusted. For example, the shape of the conductive post 4 can be formed in an arbitrary shape such as a columnar shape, a conical shape, or a prismatic shape.

また、開口部２６の形状および面積の調整は、マトリックス状に形成された複数の液晶セルからなる液晶マスクに印加する電圧により電気的に制御することができる。   Further, the adjustment of the shape and area of the opening 26 can be electrically controlled by a voltage applied to a liquid crystal mask composed of a plurality of liquid crystal cells formed in a matrix.

また、本実施の形態における導電性ペースト２４に用いられる感光性樹脂材料としては、光重合開始剤のフリーラジカル生成の際に引き起こされる空気中の酸素によるクェンチングやスカベンジングなどの空気阻害性の影響を受けないという点で、パーオキシド、オニウムなどを光重合開始剤とするエポキシ樹脂系のオリゴマーおよび反応性希釈剤としてのモノマーを含有する樹脂材料を用いることが好ましいが、これに限られるものではない。   In addition, as the photosensitive resin material used for the conductive paste 24 in the present embodiment, the influence of air inhibition such as quenching and scavenging by oxygen in the air caused when free radicals are generated as a photopolymerization initiator. It is preferable to use a resin material containing an epoxy resin-based oligomer using peroxide, onium or the like as a photopolymerization initiator and a monomer as a reactive diluent, but is not limited thereto. .

なお、上記各実施の形態では、感光性樹脂材料として、例えばピーク感度が３６０ｎｍのウレタンアクリレート−ベンゾイン系紫外光硬化型の感光性樹脂を用いた例について説明したが、ピーク感度が４８８ｎｍに調節されたエポキシ−オニウム系可視光硬化型の感光性樹脂を用いることが可能である。これにより、図４の底部３１ｂの透明部材に使用できる材料が限定されず、安価な材料を用いることができる。また、液晶マスクを構成する液晶の紫外光による劣化を大幅に低減し、長期間の使用を可能にできる。   In each of the above embodiments, an example in which, for example, a urethane acrylate-benzoin ultraviolet curable photosensitive resin having a peak sensitivity of 360 nm is used as the photosensitive resin material, the peak sensitivity is adjusted to 488 nm. Epoxy-onium-based visible light curable photosensitive resin can be used. Thereby, the material which can be used for the transparent member of the bottom part 31b of FIG. 4 is not limited, and an inexpensive material can be used. In addition, the deterioration of the liquid crystal composing the liquid crystal mask due to ultraviolet light can be greatly reduced, enabling long-term use.

以下、本発明の各実施の形態に用いられる導電性ペースト２４の具体的な実施例について説明する。   Hereinafter, specific examples of the conductive paste 24 used in each embodiment of the present invention will be described.

（実施例１）
実施例１として、以下に示す導電性ペーストを配合した。 Example 1
As Example 1, the following conductive paste was blended.

はんだ粒子（粒径２μｍ〜１０μｍ）６０ｗｔ％〜９０ｗｔ％と感光性樹脂（アクリレート系）１０ｗｔ％〜４０ｗｔ％で配合した。さらに、感光性樹脂として、ウレタンアクリレートオリゴマー６０．０ｗｔ％、アクリレートモノマー３０．０ｗｔ％、ベンゾイン３．０ｗｔ％およびイソプロピルアルコール７．０ｗｔ％で配合した。   Solder particles (particle size: 2 μm to 10 μm) were mixed at 60 wt% to 90 wt% and photosensitive resin (acrylate type) at 10 wt% to 40 wt%. Furthermore, 60.0 wt% of urethane acrylate oligomer, 30.0 wt% of acrylate monomer, 3.0 wt% of benzoin, and 7.0 wt% of isopropyl alcohol were blended as photosensitive resins.

上記導電性ペーストを用いて、導電ポストの形状１５μｍ×１５μｍ×高さ５０μｍ、電極端子間ピッチ５０μｍ、導電性バンプ形状２０μｍ〜２５μｍ×高さ５０μｍ〜５５μｍを形成した。このときの導電性バンプのダイナミック硬さは、２６で充分な柔軟性を有していた。   Using the conductive paste, conductive post shapes 15 μm × 15 μm × height 50 μm, pitch between electrode terminals 50 μm, conductive bump shapes 20 μm to 25 μm × height 50 μm to 55 μm were formed. The dynamic hardness of the conductive bumps at this time was 26, which was sufficiently flexible.

（実施例２）
実施例２として、以下に示す導電性ペーストを配合した。 (Example 2)
As Example 2, the following conductive paste was blended.

はんだ粒子（粒径２μｍ〜１０μｍ）６０ｗｔ％〜９０ｗｔ％と感光性樹脂（アクリレート系）１０ｗｔ％〜４０ｗｔ％で配合した。さらに、感光性樹脂として、エポキシオリゴマー４５．０ｗｔ、エポキシモノマー２５．０ｗｔ、オニウム２０．０ｗｔ、ゼラチンマイクロカプセル１０．０ｗｔ％で配合した。   Solder particles (particle size: 2 μm to 10 μm) were mixed at 60 wt% to 90 wt% and photosensitive resin (acrylate type) at 10 wt% to 40 wt%. Further, the photosensitive resin was blended with epoxy oligomer 45.0 wt, epoxy monomer 25.0 wt, onium 20.0 wt, gelatin microcapsule 10.0 wt%.

上記導電性ペーストを用いて、導電ポストの形状２０μｍ×２０μｍ×高さ１００μｍ、電極端子間ピッチ５０μｍ、導電性バンプ形状２５μｍ〜３０μｍ×高さ１０３μｍ〜１１０μｍを形成した。このときの導電性バンプのダイナミック硬さは、５０であった。   Using the conductive paste, conductive post shape 20 μm × 20 μm × height 100 μm, pitch between electrode terminals 50 μm, conductive bump shape 25 μm-30 μm × height 103 μm-110 μm were formed. The dynamic hardness of the conductive bump at this time was 50.

そして、上記実施例で形成した導電性バンプは、熱衝撃や機械的衝撃を受けても接続不良が生じにくく、信頼性に優れていた。また、微小な径でも、大きなアスペクト比を有する導電ポストを容易に形成できるので、回路基板と半導体素子とをフリップチップ実装する場合、狭ピッチであっても短絡などのない接続が可能であった。さらに、導電ポストの外表面に導電粒子からなる導電金属層が形成されているため、導電金属層の固有抵抗値に近い優れた接続抵抗（＜２０ｍΩ／バンプ）を有していた。   The conductive bumps formed in the above examples were less likely to cause poor connection even when subjected to thermal shock or mechanical shock, and were excellent in reliability. In addition, since a conductive post having a large aspect ratio can be easily formed even with a small diameter, when a circuit board and a semiconductor element are flip-chip mounted, a connection without a short circuit or the like was possible even at a narrow pitch. . Furthermore, since a conductive metal layer made of conductive particles is formed on the outer surface of the conductive post, it has excellent connection resistance (<20 mΩ / bump) close to the specific resistance value of the conductive metal layer.

（第３の実施の形態）
以下に、本発明の第３の実施の形態における半導体装置について説明する。 (Third embodiment)
The semiconductor device according to the third embodiment of the present invention will be described below.

図８は、本発明の第３の実施の形態における半導体装置を説明する断面図である。図９は、本発明の第３の実施の形態における半導体装置の製造方法を説明するフローチャートである。   FIG. 8 is a cross-sectional view illustrating a semiconductor device according to the third embodiment of the present invention. FIG. 9 is a flowchart illustrating a method for manufacturing a semiconductor device according to the third embodiment of the present invention.

図８に示すように、本発明の第１の実施の形態または第２の実施の形態を用いて回路基板１の電極端子２上に形成された導電性バンプ３を介して半導体素子７１の電極端子７２と、例えばフリップチップ実装により接続して半導体装置を構成したものである。   As shown in FIG. 8, the electrode of the semiconductor element 71 is formed through the conductive bump 3 formed on the electrode terminal 2 of the circuit board 1 by using the first embodiment or the second embodiment of the present invention. The semiconductor device is configured by being connected to the terminal 72 by, for example, flip chip mounting.

以下に、図９を用いて、図８を参照しながら、半導体装置の製造方法を説明する。   Hereinafter, a method for manufacturing a semiconductor device will be described with reference to FIG.

まず、半導体素子７１の電極端子７２面側に、導電性ペースト２４を塗布などにより供給する（Ｓ１）。   First, the conductive paste 24 is supplied to the surface of the electrode terminal 72 of the semiconductor element 71 by coating or the like (S1).

つぎに、導電性ペースト２４を、液晶マスクの開口部を介して露光し、電極端子７２上に導電ポスト４を形成する（Ｓ２）。   Next, the conductive paste 24 is exposed through the opening of the liquid crystal mask to form the conductive posts 4 on the electrode terminals 72 (S2).

つぎに、導電性ペースト２４を加熱して、対流発生剤のガス発生により対流させ、導電ポスト４の表面に、例えばはんだからなる導電金属層５を形成し、導電性バンプ３を作製する（Ｓ３）。   Next, the conductive paste 24 is heated to cause convection by the generation of gas of the convection generating agent, and the conductive metal layer 5 made of, for example, solder is formed on the surface of the conductive post 4 to produce the conductive bump 3 (S3). ).

つぎに、導電性バンプ３の周囲に残存する未露光の導電性ペースト２４を洗浄する（Ｓ４）。これにより、電極端子７２上に導電性バンプ３を備えた半導体素子７１が作製される。   Next, the unexposed conductive paste 24 remaining around the conductive bump 3 is washed (S4). Thereby, the semiconductor element 71 provided with the conductive bump 3 on the electrode terminal 72 is manufactured.

つぎに、回路基板１の電極端子２側にフラックスを供給する（Ｓ５）。   Next, flux is supplied to the electrode terminal 2 side of the circuit board 1 (S5).

つぎに、半導体素子７１の導電性バンプ３と、回路基板１の電極端子２を位置合わせし、フラックスを介して、常温（例えば、２５℃）で実装する（Ｓ６）。   Next, the conductive bump 3 of the semiconductor element 71 and the electrode terminal 2 of the circuit board 1 are aligned and mounted at normal temperature (for example, 25 ° C.) via flux (S6).

つぎに、上記回路基板１と半導体素子７１を実装した状態で、例えば２５０℃の加熱炉により、導電性バンプをリフローする（Ｓ７）。これにより、回路基板の電極端子と半導体素子の電極端子が電気的に接続される。   Next, in a state where the circuit board 1 and the semiconductor element 71 are mounted, the conductive bumps are reflowed, for example, in a heating furnace at 250 ° C. (S7). Thereby, the electrode terminal of a circuit board and the electrode terminal of a semiconductor element are electrically connected.

つぎに、回路基板と半導体素子に残存するフラックスなどを洗浄した後、乾燥する（Ｓ８）。   Next, the flux remaining on the circuit board and the semiconductor element is washed and then dried (S8).

つぎに、導電性バンプを介して接続された回路基板と半導体素子との間隙に、例えばエポキシ樹脂などのアンダーフィル材を注入し、アンダーフィル材を硬化させる（Ｓ９）。これにより、半導体素子と回路基板が接着固定される。   Next, an underfill material such as an epoxy resin is injected into the gap between the circuit board and the semiconductor element connected via the conductive bumps, and the underfill material is cured (S9). Thereby, the semiconductor element and the circuit board are bonded and fixed.

以上の工程により、リフロー時の硬化収縮による応力を導電性バンプの導電ポストで吸収し、信頼性に優れた半導体装置を作製できる。   Through the above steps, stress due to shrinkage during reflow is absorbed by the conductive posts of the conductive bumps, and a semiconductor device having excellent reliability can be manufactured.

以下に、図１０を用いて、本発明の第３の実施の形態における半導体装置の製造方法の別の例について説明する。図１０は、図９のＳ６以降の工程で、特にリフロー工程がない点で異なり、他の工程は同様であるため、説明は省略する。   Hereinafter, another example of the semiconductor device manufacturing method according to the third embodiment of the present invention will be described with reference to FIG. FIG. 10 is different from the process of S6 in FIG. 9 in that there is no reflow process in particular, and the other processes are the same, and thus the description thereof is omitted.

まず、図９のＳ５までの工程により作製された半導体素子と回路基板を準備する。   First, a semiconductor element and a circuit board manufactured by the processes up to S5 in FIG. 9 are prepared.

つぎに、回路基板１に半導体素子７１を実装した状態で、例えば荷重１ｇｆ／バンプで、例えば２５０℃程度のはんだの溶融温度以上で加熱しながら実装する（Ｓ６１）。   Next, in a state where the semiconductor element 71 is mounted on the circuit board 1, it is mounted with a load of 1 gf / bump, for example, while being heated at a solder melting temperature of about 250 ° C. or higher (S61).

つぎに、回路基板と半導体素子に残存するフラックスなどを洗浄した後、乾燥する（Ｓ７１）。   Next, the flux remaining on the circuit board and the semiconductor element is washed and then dried (S71).

つぎに、導電性バンプを介して接続された回路基板と半導体素子との間隙に、例えばエポキシ樹脂などのアンダーフィル材を注入し、アンダーフィル材を硬化させる（Ｓ８１）。これにより、半導体素子と回路基板が接着固定される。   Next, an underfill material such as an epoxy resin is injected into the gap between the circuit board and the semiconductor element connected via the conductive bumps, and the underfill material is cured (S81). Thereby, the semiconductor element and the circuit board are bonded and fixed.

以上の工程により、リフロー時の熱応力を回避するとともに、導電性バンプの導電ポストにより荷重による応力を吸収し、信頼性に優れた半導体装置を作製できる。また、１ｇｆ／バンプという従来の１／２０程度の低荷重で実装することができる。   Through the above steps, thermal stress during reflow can be avoided, and stress due to load can be absorbed by the conductive posts of the conductive bumps, so that a highly reliable semiconductor device can be manufactured. Further, it can be mounted with a load as low as 1/20 of the conventional 1 gf / bump.

以下に、図１１を用いて、本発明の第３の実施の形態における半導体装置の製造方法のさらに別の例について説明する。図１１は、図９のＳ５以降の工程で、特にリフロー工程やアンダーフィル材の注入工程がない点で異なり、他の工程は同様であるため、説明は省略する。   Hereinafter, another example of the method for manufacturing a semiconductor device according to the third embodiment of the present invention will be described with reference to FIG. FIG. 11 differs from the process of S5 in FIG. 9 in that there is no reflow process or underfill material injection process, and the other processes are the same, and the description thereof is omitted.

まず、図９のＳ４までの工程により作製された導電性バンプを備えた半導体素子を準備する。   First, a semiconductor element provided with conductive bumps produced by the steps up to S4 in FIG. 9 is prepared.

つぎに、回路基板１の電極端子２側にフラックスを含有した、例えばエポキシ樹脂などの封止剤を供給する（Ｓ５２）。   Next, a sealant such as an epoxy resin containing flux is supplied to the electrode terminal 2 side of the circuit board 1 (S52).

つぎに、回路基板１の電極端子２と半導体素子７１の電極端子７２を位置合わせした状態で、例えば荷重１ｇｆ／バンプで、リフロー温度よりも低い、例えば２５０℃程度のはんだの溶融温度以上で加熱しながら圧着して実装する（Ｓ６２）。   Next, in a state where the electrode terminal 2 of the circuit board 1 and the electrode terminal 72 of the semiconductor element 71 are aligned, for example, heating is performed at a load of 1 gf / bump, which is lower than the reflow temperature, for example, about 250 ° C. or higher. Then, it is crimped and mounted (S62).

つぎに、回路基板と半導体素子に残存するフラックス含有の封止剤を、例えば１５０℃、１時間の加熱で、フラックスを飛散させる（Ｓ７２）とともに、封止剤をアフターキュアする（Ｓ８２）。これにより、半導体素子と回路基板が封止剤により接着固定される。   Next, the flux-containing sealant remaining on the circuit board and the semiconductor element is scattered, for example, by heating at 150 ° C. for 1 hour (S72), and the sealant is after-cured (S82). Thereby, the semiconductor element and the circuit board are bonded and fixed by the sealant.

以上の工程により、リフロー時の熱応力を回避するとともに、導電性バンプの導電ポストにより荷重による応力を吸収し、信頼性に優れた半導体装置を作製できる。また、１ｇｆ／バンプという従来の１／２０程度の低荷重で圧着実装することができる。さらに、製造工程を簡略化できるため、半導体装置を生産性よく作製できる。   Through the above steps, thermal stress during reflow can be avoided, and stress due to load can be absorbed by the conductive posts of the conductive bumps, so that a highly reliable semiconductor device can be manufactured. Further, it can be pressure-bonded and mounted with a low load of about 1/20 of the conventional 1 gf / bump. Further, since the manufacturing process can be simplified, a semiconductor device can be manufactured with high productivity.

なお、上記各製造工程では特に具体的には説明していないが、第１の実施の形態と同様の材料を用いることができるものである。   Although not specifically described in the above manufacturing steps, the same materials as those in the first embodiment can be used.

本発明の半導体装置によれば、回路基板の電極端子と半導体素子の電極端子とを、導電ポストとその外表面を被覆する導電金属層で構成された柔軟性を有する導電性バンプにより接続できるため、低い加圧力で、かつ接続抵抗の低い接合が可能となる。また、回路基板などの反りや変形を柔軟性を有する導電性バンプにより吸収できるため、安定した接続を容易に実現できる。   According to the semiconductor device of the present invention, the electrode terminal of the circuit board and the electrode terminal of the semiconductor element can be connected by the conductive bump having flexibility and the conductive metal layer covering the outer surface of the conductive post. Therefore, it is possible to join with a low applied pressure and a low connection resistance. Further, since the warp and deformation of the circuit board and the like can be absorbed by the flexible conductive bump, stable connection can be easily realized.

その結果、今後ますます薄型化が進み、しかも機械的強度の低いＬｏｗ−ｋ材料からなる半導体素子を回路基板と、高い接続信頼性で接続し、生産性に優れた半導体装置を実現できる。   As a result, it is possible to realize a semiconductor device with excellent productivity by connecting a semiconductor element made of a low-k material having low mechanical strength to a circuit board with high connection reliability.

本発明の導電性バンプとその形成方法によれば、狭ピッチで薄型化が要望される半導体実装分野において有用である。   The conductive bump and the method of forming the conductive bump according to the present invention are useful in the field of semiconductor mounting where thinning is desired at a narrow pitch.

本発明の第１の実施の形態における導電性バンプの構造を説明する断面図Sectional drawing explaining the structure of the conductive bump in the 1st Embodiment of this invention 本発明の第１の実施の形態における導電性バンプの構造の別の例を示す断面図Sectional drawing which shows another example of the structure of the conductive bump in the 1st Embodiment of this invention 本発明の第１の実施の形態における導電性バンプの形成方法を模式的に説明する工程断面図Process sectional drawing which illustrates typically the formation method of the conductive bump in the 1st Embodiment of this invention 本発明の第１の実施の形態における導電ポストの形成方法を説明する工程断面図Process sectional drawing explaining the formation method of the conductive post in the 1st Embodiment of this invention 本発明の第１の実施の形態における導電金属層の形成方法を説明する工程断面図Process sectional drawing explaining the formation method of the conductive metal layer in the 1st Embodiment of this invention 本発明の第１の実施の形態におけるドライアイス洗浄法を模式的に説明する工程断面図Process sectional drawing which illustrates typically the dry ice cleaning method in the 1st Embodiment of this invention 本発明の第２の実施の形態における導電ポストの形成方法を説明する工程断面図Process sectional drawing explaining the formation method of the electroconductive post in the 2nd Embodiment of this invention 本発明の第３の実施の形態における半導体装置を説明する断面図Sectional drawing explaining the semiconductor device in the 3rd Embodiment of this invention 本発明の第３の実施の形態における半導体装置の製造方法を説明するフローチャートFlowchart for explaining a semiconductor device manufacturing method according to the third embodiment of the present invention. 本発明の第３の実施の形態における半導体装置の製造方法の別の例を説明するフローチャートThe flowchart explaining another example of the manufacturing method of the semiconductor device in the 3rd Embodiment of this invention. 本発明の第３の実施の形態における半導体装置の製造方法のさらに別の例を説明するフローチャートThe flowchart explaining further another example of the manufacturing method of the semiconductor device in the 3rd Embodiment of this invention.

符号の説明Explanation of symbols

１ 回路基板（電子部品）
２，７２ 電極端子
３ 導電性バンプ
４ 導電ポスト
４ａ，４ｂ 硬化部
５ 導電金属層
６，２２ 導電粒子（はんだ粒子）
７，２１ 感光性樹脂
２３ 対流発生剤
２３ａ ガス
２４ 導電性ペースト
２５ 液晶マスク
２６，２６ａ，２６ｂ 開口部
２７ 紫外光
２８ ドライアイスパウダー
２９ 保護層
３１，４１ 容器
３１ａ 外周壁
３１ｂ 底部
６１ ドライアイス
６２ マイクロクラック
６３ 膨張
７１ 半導体素子 1 Circuit board (electronic components)
2,72 Electrode terminal 3 Conductive bump 4 Conductive post 4a, 4b Curing part 5 Conductive metal layer 6,22 Conductive particle (solder particle)
7, 21 Photosensitive resin 23 Convection generator 23a Gas 24 Conductive paste 25 Liquid crystal mask 26, 26a, 26b Opening 27 Ultraviolet light 28 Dry ice powder 29 Protective layer 31, 41 Container 31a Outer wall 31b Bottom 61 Dry ice 62 Micro Crack 63 expansion 71 semiconductor element

Claims (9)

複数の電極端子を有する電子部品上に、少なくとも導電粒子、感光性樹脂、フラックス、対流発生剤を構成材料として含有する感光性導電樹脂組成物を載置する工程と、
前記電子部品上に、前記電極端子と対応する位置に開口部が設けられたマスクを配置し、紫外光または可視光を前記開口部より前記感光性導電樹脂組成物に照射して前記電極端子上に導電ポストを形成する工程と、
前記電子部品を加熱し、前記感光性導電樹脂組成物中の前記導電粒子を溶融、対流させることにより、前記導電ポストの表面に導電金属層を形成する工程と、
前記電子部品の電極端子以外の部分に残存する前記感光性導電樹脂組成物を除去する工程と、
を含むことを特徴とする導電性バンプの形成方法。 Placing a photosensitive conductive resin composition containing at least conductive particles, a photosensitive resin, a flux, and a convection generator as a constituent material on an electronic component having a plurality of electrode terminals;
A mask having an opening provided at a position corresponding to the electrode terminal is disposed on the electronic component, and the photosensitive conductive resin composition is irradiated on the photosensitive conductive resin composition from the opening with ultraviolet light or visible light. Forming a conductive post on
Heating the electronic component to melt and convect the conductive particles in the photosensitive conductive resin composition, thereby forming a conductive metal layer on the surface of the conductive post;
Removing the photosensitive conductive resin composition remaining in a portion other than the electrode terminal of the electronic component;
A method for forming a conductive bump, comprising: 前記導電金属層を形成する工程が、前記対流発生剤の沸点より高い温度で行われることを特徴とする請求項１に記載の導電性バンプの形成方法。 The method for forming a conductive bump according to claim 1, wherein the step of forming the conductive metal layer is performed at a temperature higher than the boiling point of the convection generating agent. 前記導電金属層を形成する工程において、前記対流発生剤は、前記感光性導電樹脂組成物中で対流することにより、前記感光性導電樹脂組成物を撹拌させることを特徴とする請求項１または請求項２に記載の導電性バンプの形成方法。 The step of forming the conductive metal layer causes the photosensitive conductive resin composition to be stirred by convection of the convection generating agent in the photosensitive conductive resin composition. Item 3. A method for forming a conductive bump according to Item 2. 前記導電金属層を形成する工程において、前記導電粒子が、溶融した状態で前記感光性導電樹脂組成物中を流動することを特徴とする請求項１から請求項３のいずれか１項に記載の導電性バンプの形成方法。 4. The method according to claim 1, wherein in the step of forming the conductive metal layer, the conductive particles flow in the photosensitive conductive resin composition in a molten state. 5. A method for forming a conductive bump. 前記導電粒子が、はんだ粒子であり、５０重量部〜９０重量部の割合で前記感光性導電樹脂組成物に含有されていることを特徴とする請求項１から請求項４のいずれか１項に記載の導電性バンプの形成方法。 5. The conductive conductive resin composition according to claim 1, wherein the conductive particles are solder particles and are contained in the photosensitive conductive resin composition in a proportion of 50 to 90 parts by weight. The method for forming a conductive bump according to claim. 前記対流発生剤が、溶剤、グリセリン、ワックス、イソプロピルアルコール、酢酸ビニル、酢酸ブチル、ヘキサン、ブチルカルビトール、ブチルカルビトールアセテート、Ｎ−メチル−２ピロリドン、α−テルピネオールおよびエチレングリコールよりなる群より選ばれた少なくとも１種よりなることを特徴とする請求項１から請求項５のいずれか１項に記載の導電性バンプの形成方法。 The convection generator is selected from the group consisting of a solvent, glycerin, wax, isopropyl alcohol, vinyl acetate, butyl acetate, hexane, butyl carbitol, butyl carbitol acetate, N-methyl-2pyrrolidone, α-terpineol and ethylene glycol. The method for forming a conductive bump according to claim 1, wherein the conductive bump is formed of at least one kind. 前記対流発生剤が、加熱時に分解してＨ２Ｏ、ＣＯ２、Ｎ２などの気体を発生する分解型ガス発生剤として、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウム、アゾジカルボンアミド（ＡＤＣＡ）、炭酸水素ナトリウム、水酸化アルミニウム、アルミン酸カルシウム、ホウ酸よりなる群より選ばれた少なくとも１種よりなることを特徴とする請求項１から請求項５のいずれか１項に記載の導電性バンプの形成方法。 The convection generating agent decomposes when heated to generate a gas such as H 2 O, CO 2 , N 2, etc., as a decomposition type gas generating agent such as aluminum hydroxide, dawsonite, ammonium metaborate, barium metaborate, azodicarbonamide It consists of at least 1 sort (s) chosen from the group which consists of (ADCA), sodium hydrogencarbonate, aluminum hydroxide, calcium aluminate, and boric acid, The any one of Claim 1-5 characterized by the above-mentioned. A method for forming a conductive bump. 前記対流発生剤は、前記感光性導電樹脂組成物の硬化反応開始温度と硬化温度との間に沸点または分解点を有し、その沸点において蒸発ガスを、または、その分解点において分解ガスを発生することを特徴とする請求項３に記載の導電性バンプの形成方法。 The convection generator has a boiling point or decomposition point between the curing reaction start temperature and the curing temperature of the photosensitive conductive resin composition, and generates an evaporating gas at the boiling point or a decomposition gas at the decomposition point. The method for forming a conductive bump according to claim 3. 前記残存する感光性導電樹脂組成物を除去する工程が、ドライアイス洗浄法により行われることを特徴とする請求項１に記載の導電性バンプの形成方法。 The method for forming a conductive bump according to claim 1, wherein the step of removing the remaining photosensitive conductive resin composition is performed by a dry ice cleaning method.
JP2006323380A 2006-11-28 2006-11-30 Method for forming conductive bump Expired - Fee Related JP4702271B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006323380A JP4702271B2 (en) 2006-11-30 2006-11-30 Method for forming conductive bump
CN2007800440353A CN101542705B (en) 2006-11-28 2007-11-20 Electronic component mounting structure and method for manufacturing the same
PCT/JP2007/072422 WO2008065926A1 (en) 2006-11-28 2007-11-20 Electronic component mounting structure and method for manufacturing the same
KR1020097010117A KR101079946B1 (en) 2006-11-28 2007-11-20 Electronic component mounting structure and method for manufacturing the same
US12/515,425 US8120188B2 (en) 2006-11-28 2007-11-20 Electronic component mounting structure and method for manufacturing the same
TW096144760A TWI413196B (en) 2006-11-28 2007-11-26 Electronic component mounting structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006323380A JP4702271B2 (en) 2006-11-30 2006-11-30 Method for forming conductive bump

Publications (2)

Publication Number Publication Date
JP2008140834A JP2008140834A (en) 2008-06-19
JP4702271B2 true JP4702271B2 (en) 2011-06-15

Family

ID=39602037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006323380A Expired - Fee Related JP4702271B2 (en) 2006-11-28 2006-11-30 Method for forming conductive bump

Country Status (1)

Country Link
JP (1) JP4702271B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101083041B1 (en) 2009-06-03 2011-11-16 중앙대학교 산학협력단 Method for forming bump and method of packaging semiconductor
JP2015018958A (en) 2013-07-11 2015-01-29 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ Mounting structure and method for manufacturing the same
JP2016184619A (en) * 2015-03-25 2016-10-20 大日本印刷株式会社 Multilayer wiring structural body
JP7220558B2 (en) * 2018-12-26 2023-02-10 エルジー ディスプレイ カンパニー リミテッド Display device and display device manufacturing method
JP7314515B2 (en) * 2019-01-28 2023-07-26 株式会社レゾナック Method for manufacturing electronic component equipment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260131A (en) * 2003-02-05 2004-09-16 Japan Science & Technology Agency Connection method between terminals, and packaging method of semiconductor device
JP2006100775A (en) * 2004-09-03 2006-04-13 Matsushita Electric Ind Co Ltd Bump forming method and solder bump

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252197A (en) * 1990-02-28 1991-11-11 Nec Corp Solder printing method
JPH043992A (en) * 1990-04-20 1992-01-08 Nec Corp Solder printing method
JPH0590269A (en) * 1991-09-27 1993-04-09 Seiko Epson Corp Structure and forming method of protrudent electrode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260131A (en) * 2003-02-05 2004-09-16 Japan Science & Technology Agency Connection method between terminals, and packaging method of semiconductor device
JP2006100775A (en) * 2004-09-03 2006-04-13 Matsushita Electric Ind Co Ltd Bump forming method and solder bump

Also Published As

Publication number Publication date
JP2008140834A (en) 2008-06-19

Similar Documents

Publication Publication Date Title
US8120188B2 (en) Electronic component mounting structure and method for manufacturing the same
US7726545B2 (en) Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei
JP4227659B2 (en) Flip chip mounting method and bump forming method
US7910403B2 (en) Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same
JP5753544B2 (en) Direct IMS (injection molding solder) without using a mask to form solder bumps on the substrate
JP5152177B2 (en) Conductive bump, manufacturing method thereof, and electronic component mounting structure
US20040027788A1 (en) Polymer-embedded solder bumps for reliable plastic package attachment
JP4401411B2 (en) Mounting body provided with semiconductor chip and manufacturing method thereof
JP2006114865A (en) Flip chip mounting method and flip chip mounter
WO2006126361A1 (en) Method of forming solder bump and method of mounting semiconductor device
JP4702271B2 (en) Method for forming conductive bump
KR101610326B1 (en) Manufacturing Method of Flip chip-micro bump in Semiconductor package
JPWO2008078478A1 (en) Conductive bump and method for forming the same, and semiconductor device and method for manufacturing the same
JP4848941B2 (en) Electronic component mounting structure and manufacturing method thereof
JP4957438B2 (en) Conductive bump, manufacturing method thereof, and electronic component mounting structure
JP2009021465A (en) Semiconductor device mounting structure, method of manufacturing same, and method of peeling semiconductor device
JP2007059638A (en) Semiconductor device and its manufacturing method
JP2011146490A (en) Circuit board and method of manufacturing the same, semiconductor device, and electronic circuit device
JP2010010320A (en) Electronic component mounting structure and manufacturing method thereof
JP3929922B2 (en) Semiconductor device and manufacturing method thereof, and semiconductor device precursor and manufacturing method thereof
JP3968051B2 (en) Semiconductor device and manufacturing method thereof, and semiconductor device precursor and manufacturing method thereof
JP2010010319A (en) Conductive bump, method of forming the same, and electronic component mounting structure using the same
JP2003297977A (en) Method for producing electronic component
JP2009295704A (en) Conductive bump, method for forming the same, and electronic component mounting structure using the same
JP2009016633A (en) Conductive bump, its manufacturing method, electronic component mounting structure using same, and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090518

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110221

LAPS Cancellation because of no payment of annual fees