JP3965937B2

JP3965937B2 - Field emission electron source

Info

Publication number: JP3965937B2
Application number: JP2001145528A
Authority: JP
Inventors: 由明本多; 浩一相澤; 卓哉菰田; 勉櫟原; 祥文渡部; 崇幡井
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2001-05-15
Filing date: 2001-05-15
Publication date: 2007-08-29
Anticipated expiration: 2021-05-15
Also published as: JP2002343231A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体材料を用いて電界放射により電子線を放射するようにした電界放射型電子源に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な三角錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の三角錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０^-5Ｐａ〜約１０^-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放出効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
これらに対し、電子の放出効率を高めることができる電界放射型電子源として、近年では、例えば特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜（導電性薄膜）よりなる表面電極を形成し、半導体基板と表面電極との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、電子放出時にいわゆるポッピング現象が生じやすく、放出電子量にむらが起こりやすいので、平面発光装置やディスプレイなどに応用すると、発光むらができてしまうという不具合がある。
【０００７】
そこで、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号において、導電性基板と金属薄膜（表面電極）との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を酸化した多孔質多結晶シリコン層により構成した電界放射型電子源を提案した。
【０００８】
この電界放射型電子源１０’は、例えば、図８に示すように、導電性基板たるｎ形シリコン基板１の主表面側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６”が形成され、強電界ドリフト層６”上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。なお、図８に示す例では、ｎ形シリコン基板１と強電界ドリフト層６”との間にノンドープの多結晶シリコン層３を介在させてあるが、多結晶シリコン層３を介在させずにｎ形シリコン基板１上に強電界ドリフト層６”を形成した構成も提案されている。
【０００９】
図８に示す構成の電界放射型電子源１０’から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７をｎ形シリコン基板１（オーミック電極２）に対して高電位側（正極）となるように表面電極７とｎ形シリコン基板１との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６”をドリフトし表面電極７を通して放出される（なお、図８中の一点鎖線は表面電極７を通して放出された電子ｅ^-の流れを示す）。表面電極７には仕事関数の小さな材料（例えば、金）が採用され、表面電極７の膜厚は１０ｎｍ〜１５ｎｍ程度に設定されている。
【００１０】
上述の構成を有する電界放射型電子源１０’では、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉeと呼ぶことにすれば（図８参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉeの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源１０’では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１１】
この電界放射型電子源１０’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【００１２】
上述の電界放射型電子源１０’では、強電界ドリフト層６”が、導電性基板たるｎ形シリコン基板１上にノンドープの多結晶シリコン層を堆積させた後に、該多結晶シリコン層を陽極酸化処理にて多孔質化し、多孔質化された多結晶シリコン層（多孔質多結晶シリコン層）を急速加熱法によって例えば９００℃の温度で酸化することにより形成されている。
【００１３】
上述のようにして形成された強電界ドリフト層６”は、図９に示すように、少なくとも、柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の酸化膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、強電界ドリフト層６”は、陽極酸化処理を行う前の多結晶シリコン層に含まれていた各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されているものと考えられる。したがって、強電界ドリフト層６”に印加された電界の大部分はシリコン酸化膜６４を集中的に通り、注入された電子はシリコン酸化膜６４を通る強電界により加速されグレイン５１間を表面に向かって図９中の矢印Ａの向きへ（図９中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。なお、強電界ドリフト層６”の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００１４】
上述の電界放射型電子源１０’では、導電性基板としてｎ形シリコン基板を用いているが、図１０に示すように、ガラス基板からなる絶縁性基板１１の一表面に導電性層１２を形成したものを用いた電界放射型電子源１０”も提案されている。ここに、上述の電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【００１５】
図１０に示す構成の電界放射型電子源１０”から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が導電性層１２に対して高電位側（正極）となるように表面電極７と導電性層１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、導電性層１２から注入された電子が強電界ドリフト層６”をドリフトし表面電極７を通して放出される（なお、図１０中の一点鎖線は表面電極７を通して放出された電子ｅ^-の流れを示す。）
上述の構成を有する電界放射型電子源１０”では、表面電極７と導電性層１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉeと呼ぶことにすれば（図１０参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉeの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源１０”では、表面電極７と導電性層１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１６】
また、図１０に示した電界放射型電子源１０”をディスプレイの電子源として応用する場合には、例えば図１１に示す構成を採用すればよい。
【００１７】
図１１に示す電界放射型電子源１０は、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の導電性層よりなる配線１２ａと、配線１２ａに重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める多結晶シリコン層よりなる分離部６ｂとを有する強電界ドリフト層６と、各ドリフト部６ａを介してそれぞれ配線１２ａに対向する複数の表面電極７と、強電界ドリフト層６の上で配線１２ａに交差する方向に列設された複数の表面電極７を各列ごとに共通接続した複数のバス電極２５とを備えている。ここにおいて、バス電極２５は、ドリフト部６ａおよび分離部６ｂに跨って配線１２ａに交差する方向に列設されている。
【００１８】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の配線１２ａと、強電界ドリフト層６上に形成された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、バス電極２５と配線１２ａとの組を適宜選択して選択した組間に電圧を印加することにより、選択されたバス電極２５において配線１２ａとの交点に相当する部位に近接した表面電極７下のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、電圧を印加するバス電極２５と配線１２ａとの組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、バス電極２５と配線１２ａとの間に印加する電圧は１０〜２０Ｖ程度になっている。ここにおいて、配線１２ａは短冊状に形成され、長手方向の両端部上にそれぞれパッド２７が形成されている。バス電極２５は長手方向の両端部でそれぞれパッド２８に接続されている。
【００１９】
また、上述の電界放射型電子源１０を利用してディスプレイでは、電界放射型電子源１０に対向配置されるガラス基板からなるフェースプレートを備えており、フェースプレートにおいて電界放射型電子源１０と対向する面には、電界放射型電子源１０の各表面電極７ごとに図１２に示すような画素３１が設けられている。ここに、画素３１は、３原色であるＲ．Ｇ，Ｂの３つの蛍光体セル３２ａ，３２ｂ，３２ｃが塗布形成され、各画素３１間および各画素３１内の蛍光体セル３２ａ，３２ｂ，３２ｃがブラックストライプと呼ばれる黒色パターンからなる分離層３３により分離されている。
【００２０】
【発明が解決しようとする課題】
ところで、図１１に示した電界放射型電子源１０のようにドリフト部６ａがパターニングされたものでは、強電界ドリフト層６のドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度がドリフト部６ａの中央部の電界強度に比べて大きくなって、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分での単位面積当たりの放出電子量がドリフト部６ａの中央部での単位面積当たりの放出電子量よりも多くなってしまい、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分（つまり、ドリフト部６ａの周部）を通して電子が過剰に放出されてしまう。このため、画素３１間の間隔を短くしたり画素３１のサイズ（面積）を小さくすると、各画素３１でにじみが発生してしまい、高精細なディスプレイの実現が難しいという不具合があった。
【００２１】
本発明は上記事由に鑑みて為されたものであり、その目的は、高精細なディスプレイの電子源として利用できる電界放射型電子源を提供することにある。
【００２２】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、一表面側に複数の配線が列設された基板と、該基板の前記一表面側において配線に重なる形で形成された酸化若しくは窒化若しくは酸窒化した多孔質半導体層よりなる複数のドリフト部を配線の各列ごとに有する強電界ドリフト層と、各ドリフト部を介してそれぞれ配線に対向する複数の表面電極と、強電界ドリフト層の上で配線に交差する方向に列設された複数の表面電極を各列ごとに共通接続するバス電極と、強電界ドリフト層の上でドリフト部の周部からの電子放出を抑制する電子放出抑制部とを備え、ドリフト部が直方体状に形成され、電子放出抑制部は、表面電極およびドリフト部それぞれにおけるバス電極に沿った周部に基板の厚み方向で重なり且つ厚みが電子の平均自由行程より大きくバス電極よりも薄い金属層からなることを特徴とするものであり、基板の一表面側に列設された複数の配線と、強電界ドリフト層の上に形成された複数の表面電極との間に強電界ドリフト層のドリフト部が挟まれているから、表面電極と配線との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極と配線との間に挟まれたドリフト部にのみ強電界が作用して電子が放出されるので、ディスプレイの電子源として利用でき、強電界ドリフト層の上でドリフト部の周部からの電子放出を抑制する電子放出抑制部を備えていることにより、ドリフト部の周部からの電子放出を抑制することができ、ディスプレイに利用した場合のにじみの発生を防止できるから、高精細なディスプレイを実現可能となる。
【００２３】
しかも、ドリフト部が直方体状に形成され、電子放出抑制部が、表面電極およびドリフト部それぞれにおけるバス電極に沿った周部に基板の厚み方向で重なり且つ厚みが電子の平均自由行程より大きくバス電極よりも薄い金属層からなるので、金属層の厚みを電子の平均自由行程よりも大きくすることにより、表面電極およびドリフト部それぞれにおけるバス電極に沿った周部を通して電子が放出されるのを防止することができる。
【００２４】
請求項２の発明は、一表面側に複数の配線が列設された基板と、該基板の前記一表面側において配線に重なる形で形成された酸化若しくは窒化若しくは酸窒化した多孔質半導体層よりなる複数のドリフト部を配線の各列ごとに有する強電界ドリフト層と、各ドリフト部を介してそれぞれ配線に対向する複数の表面電極と、強電界ドリフト層の上で配線に交差する方向に列設された複数の表面電極を各列ごとに共通接続するバス電極と、強電界ドリフト層の上でドリフト部の周部からの電子放出を抑制する電子放出抑制部とを備え、電子放出抑制部は、強電界ドリフト層の上でドリフト部および表面電極それぞれの周部の全周にわたって当該周部に基板の厚み方向において重なり且つ厚みが電子の平均自由行程より大きくバス電極よりも薄い金属層からなることを特徴とするものであり、基板の一表面側に列設された複数の配線と、強電界ドリフト層の上に形成された複数の表面電極との間に強電界ドリフト層のドリフト部が挟まれているから、表面電極と配線との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極と配線との間に挟まれたドリフト部にのみ強電界が作用して電子が放出されるので、ディスプレイの電子源として利用でき、強電界ドリフト層の上でドリフト部の周部からの電子放出を抑制する電子放出抑制部を備えていることにより、ドリフト部の周部からの電子放出を抑制することができ、ディスプレイに利用した場合のにじみの発生を防止できるから、高精細なディスプレイを実現可能となる。
しかも、電子放出抑制部が、強電界ドリフト層の上でドリフト部および表面電極それぞれの周部の全周にわたって当該周部に基板の厚み方向において重なり且つ厚みが電子の平均自由行程より大きくバス電極よりも薄い金属層からなるので、金属層の厚みを電子の平均自由行程よりも大きくすることにより、ドリフト部の周部の全周にわたって電子放出を防止することができ、請求項１の発明に比べてより高精細なディスプレイを実現することが可能になる。
【００２６】
【発明の実施の形態】
（実施形態１）
本実施形態の電界放射型電子源１０の基本構成は図１１に示した従来構成と略同じであって、図１に示すように、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の導電性層（例えば、クロム膜などの金属膜やＩＴＯ膜など）よりなる配線１２ａと、配線１２ａに重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋めるノンドープの多結晶シリコン層よりなる分離部６ｂとを有する強電界ドリフト層６と、各ドリフト部６ａを介してそれぞれ配線１２ａに対向する複数の表面電極７と、強電界ドリフト層６の上で配線１２ａに交差する方向に列設された複数の表面電極７を各列ごとに共通接続する複数のバス電極２５とを備えている。ここにおいて、バス電極２５は、ドリフト部６ａおよび分離部６ｂに跨って配線１２ａに交差する方向に列設されている。また、表面電極７には仕事関数の小さな材料（例えば、金）が採用され、表面電極７の膜厚は１０〜１５ｎｍに設定されている。バス電極２５には抵抗が低く加工が容易な材料（例えば、アルミニウムや銅など）が採用されている。なお、本実施形態では、絶縁性基板１１が基板を構成している。
【００２７】
ところで、ドリフト部６ａは直方体状に形成されているが、本実施形態の電界放射型電子源１０では、図１ないし図３に示すように、表面電極７およびドリフト部６ａそれぞれにおけるバス電極２５に沿った周部に絶縁性基板１１の厚み方向で重なり厚みがバス電極２５よりも薄い金属層８を設けている点に特徴がある。
【００２８】
本実施形態では、金属層８の厚みを、ドリフト部６ａをドリフトする電子の平均自由行程より大きく設定することで電子の通過を防止することができる。金属層８の材料としては、例えば金を採用すればよい。金属層８の材料として金を採用することにより、金属層８の低抵抗化を図れるとともに表面電極７およびバス電極２５との良好な密着性を実現できる。なお、本実施形態では、表面電極７およびドリフト部６ａそれぞれにおけるバス電極２５に沿った周部に絶縁性基板１１の厚み方向で重なる金属層８が、強電界ドリフト層６の上でドリフト部６ａの周部からの電子放出を抑制する電子放出抑制部を構成している。また、本実施形態では、金属層８の材料として金を採用しているが、金属層８の材料は金に限定されるものではない。
【００２９】
本実施形態の電界放射型電子源１０では、図１１に示した従来構成と同様、絶縁性基板１１の一表面上に列設された複数の配線１２ａと、強電界ドリフト層６上に形成された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、バス電極２５と配線１２ａとの組を適宜選択して選択した組間に電圧を印加することにより、選択されたバス電極２５において配線１２ａとの交点に相当する部位に近接した表面電極７下のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、電圧を印加するバス電極２５と配線１２ａとの組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、バス電極２５と配線１２ａとの間に印加する電圧は１０〜２０Ｖ程度になっている。ここにおいて、配線１２ａは短冊状に形成され、長手方向の両端部上にそれぞれパッド２７が形成されている。また、バス電極２５は長手方向の両端部でそれぞれパッド２８に接続されている。
【００３０】
本実施形態におけるドリフト部６ａは、上述の図８に示した電界放射型電子源１０’における強電界ドリフト層６”と同様の構造を有していると考えられ、図９に示すように、少なくとも、配線１２ａの表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、ドリフト部６ａは、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４を集中的に通り、注入された電子はシリコン酸化膜６４を通る強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図９中の矢印Ａの向きへ（図９中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６のドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００３１】
ところで、本実施形態の電界放射型電子源１０においては、上述のようにドリフト部６ａにおいてバス電極２５の長手方向に沿った辺６ｃの近傍を覆う金属層８を設けているので、金属層８の厚みを電子の平均自由行程よりも大きくすることにより、ドリフト部６ａの周部のうち金属層８下の部位を通して電子が放出されるのを防止することができる。したがって、ディスプレイに利用した場合のにじみの発生を防止できるから、高精細なディスプレイを実現可能となる。また、本実施形態の電界放射型電子源１０では、隣り合うドリフト部６ａ間が分離部６ｂにより絶縁されているので、隣り合うドリフト部６ａの間の部位を通して電子が放出されるようなクロストークを防ぐことができる。また、本実施形態の電界放射型電子源１０では、図８に示した従来構成の電界放射型電子源１０’と同様に、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【００３２】
（実施形態２）
本実施形態の基本構成は実施形態１と略同じであって、図４および図５に示すように、金属層８がドリフト部６ａの周部を全周にわたって覆っている点が相違する。すなわち、本実施形態では、金属層８が、ドリフト部６ａにおいてバス電極２５に平行な辺６ｃ，６ｃおよびバス電極２５に直交する辺６ｄ，６ｄ全ての近傍部位に絶縁性基板１１の厚み方向で重なる矩形枠状の形状に形成されている。なお、本実施形態においても、金属層８が、強電界ドリフト層６の上でドリフト部６ａの周部からの電子放出を抑制する電子放出抑制部を構成している。他の構成は実施形態１と同じであるから、実施形態１と同じ構成要素には同一の符号を付して説明を省略する。
【００３３】
しかして、本実施形態の電界放射型電子源１０では、実施形態１と同様に、金属層８の厚みを電子の平均自由行程よりも大きくすることにより、ドリフト部６ａの周部のうち金属層８に重なる部位を通して電子が放出されるのを防止することができ、ディスプレイに利用した場合のにじみの発生を防止できるから、高精細なディスプレイを実現可能となる。また、本実施形態の電界放射型電子源１０では、ドリフト部６ａの周部の全周にわたって電子放出を防止することができるから、実施形態１に比べてより高精細なディスプレイを実現することが可能になる。すなわち、実施形態１の電界放射型電子源１０を利用したディスプレイで高精細化を進めて画素のサイズを小さくしていくと、配線１２ａの列設方向におけるドリフト部６ａの両端部から放出される電子の影響によるにじみが無視できなくなるが、本実施形態では、ドリフト部６ａにおいて配線１２ａの長手方向に沿った辺６ｄの近傍にも絶縁性基板１１の厚み方向において金属層８が重なっているので、配線１２ａの列設方向におけるドリフト部６ａの両端部からの電子の放出を防止でき、実施形態１に比べてより一層の高精細化を図ることが可能になる。
【００３４】
（参考例）
本参考例の基本構成は実施形態１と略同じであって、図６および図７に示すように、バス電極２５の一部がドリフト部６ａにおいてバス電極２５の長手方向に沿った辺６ｃおよび表面電極７の端部に重なるように形成されている点が相違する。すなわち、本参考例では、実施形態１で説明した金属層８（図１参照）を設けておらず、実施形態１で説明した電子放出抑制部が、バス電極２５の一部により構成されている。バス電極２５は電子をトンネルさせる必要がないので、ドリフト部６ａをドリフトする電子の平均自由行程よりも大きな厚さに設定することができる。他の構成は実施形態１と同じであるから、実施形態１と同じ構成要素には同一の符号を付して説明を省略する。
【００３５】
しかして、本参考例の電界放射型電子源１０では、電子放出抑制部が、バス電極２５の一部よりなるので、バス電極２５の厚みを電子の平均自由行程よりも大きくすることにより、バス電極２５によってドリフト部６ａの周部からの電子放出を防止することができ、ディスプレイに利用した場合のにじみの発生を防止できるから、高精細なディスプレイを実現可能となる。なお、本参考例の電界放射型電子源１０では、実施形態１および実施形態２のように金属層８を設ける構成に比べて、金属層８を重複させる部分が必要ないから、表面電極７における電子放出面積を同じにしながらも表面電極７のサイズを小さくすることができ、画素のサイズの小型化が図れる。
【００３６】
ところで、上記各実施形態では、導電性基板としてガラス基板からなる絶縁性基板１１の一表面側に導電性層１２を形成したものを用いているが、導電性基板としては、クロムなどの金属基板を用いてもよいし、半導体基板（例えば、抵抗率が導体の抵抗率に比較的近いｎ形シリコン基板や、一表面側に導電性層としてｎ形領域が形成されたｐ形シリコン基板など）などを用いてもよい。絶縁性基板１１もガラス基板の他にセラミック基板などを用いることができる。
【００３７】
また、上記各実施形態では表面電極７の材料として金を採用しているが、表面電極７の材料は金に限定されるものではなく、例えば、アルミニウム、クロム、タングステン、ニッケル、白金などを採用してもよい。
【００３８】
また、表面電極７を厚み方向に積層された少なくとも２層の薄膜層で構成してもよい。表面電極７が２層の薄膜層で構成される場合には、上層の薄膜層の材料として例えば金などを採用し、下層の薄膜層（強電界ドリフト層６側の薄膜層）の材料として例えば、クロム、ニッケル、白金、チタン、イリジウムなどを採用すればよい。
【００３９】
また、上記各実施形態では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６のドリフト部６ａを窒化若しくは酸窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化若しくは酸窒化したものでもよい。強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図９にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、ドリフト部６ａを酸窒化した多孔質多結晶シリコン層とした場合には図９にて説明した各シリコン酸化膜５２，６４がいずれもシリコン酸窒化膜となる。
【００４０】
【発明の効果】
請求項１の発明は、一表面側に複数の配線が列設された基板と、該基板の前記一表面側において配線に重なる形で形成された酸化若しくは窒化若しくは酸窒化した多孔質半導体層よりなる複数のドリフト部を配線の各列ごとに有する強電界ドリフト層と、各ドリフト部を介してそれぞれ配線に対向する複数の表面電極と、強電界ドリフト層の上で配線に交差する方向に列設された複数の表面電極を各列ごとに共通接続するバス電極と、強電界ドリフト層の上でドリフト部の周部からの電子放出を抑制する電子放出抑制部とを備え、ドリフト部が直方体状に形成され、電子放出抑制部は、表面電極およびドリフト部それぞれにおけるバス電極に沿った周部に基板の厚み方向で重なり且つ厚みが電子の平均自由行程より大きくバス電極よりも薄い金属層からなることを特徴とするものであり、基板の一表面側に列設された複数の配線と、強電界ドリフト層の上に形成された複数の表面電極との間に強電界ドリフト層のドリフト部が挟まれているから、表面電極と配線との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極と配線との間に挟まれたドリフト部にのみ強電界が作用して電子が放出されるので、ディスプレイの電子源として利用でき、強電界ドリフト層の上でドリフト部の周部からの電子放出を抑制する電子放出抑制部を備えていることにより、ドリフト部の周部からの電子放出を抑制することができ、ディスプレイに利用した場合のにじみの発生を防止できるから、高精細なディスプレイを実現可能となるという効果がある。
【００４１】
しかも、ドリフト部が直方体状に形成され、電子放出抑制部が、表面電極およびドリフト部それぞれにおけるバス電極に沿った周部に基板の厚み方向で重なり且つ厚みが電子の平均自由行程より大きくバス電極よりも薄い金属層からなるので、金属層の厚みを電子の平均自由行程よりも大きくすることにより、表面電極およびドリフト部それぞれにおけるバス電極に沿った周部を通して電子が放出されるのを防止することができるという効果がある。
【００４２】
請求項２の発明は、一表面側に複数の配線が列設された基板と、該基板の前記一表面側において配線に重なる形で形成された酸化若しくは窒化若しくは酸窒化した多孔質半導体層よりなる複数のドリフト部を配線の各列ごとに有する強電界ドリフト層と、各ドリフト部を介してそれぞれ配線に対向する複数の表面電極と、強電界ドリフト層の上で配線に交差する方向に列設された複数の表面電極を各列ごとに共通接続するバス電極と、強電界ドリフト層の上でドリフト部の周部からの電子放出を抑制する電子放出抑制部とを備え、電子放出抑制部は、強電界ドリフト層の上でドリフト部および表面電極それぞれの周部の全周にわたって当該周部に基板の厚み方向において重なり且つ厚みが電子の平均自由行程より大きくバス電極よりも薄い金属層からなることを特徴とするものであり、基板の一表面側に列設された複数の配線と、強電界ドリフト層の上に形成された複数の表面電極との間に強電界ドリフト層のドリフト部が挟まれているから、表面電極と配線との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極と配線との間に挟まれたドリフト部にのみ強電界が作用して電子が放出されるので、ディスプレイの電子源として利用でき、強電界ドリフト層の上でドリフト部の周部からの電子放出を抑制する電子放出抑制部を備えていることにより、ドリフト部の周部からの電子放出を抑制することができ、ディスプレイに利用した場合のにじみの発生を防止できるから、高精細なディスプレイを実現可能となるという効果がある。
しかも、電子放出抑制部が、強電界ドリフト層の上でドリフト部および表面電極それぞれの周部の全周にわたって当該周部に基板の厚み方向において重なり且つ厚みが電子の平均自由行程より大きくバス電極よりも薄い金属層からなるので、金属層の厚みを電子の平均自由行程よりも大きくすることにより、ドリフト部の周部の全周にわたって電子放出を防止することができ、請求項１の発明に比べてより高精細なディスプレイを実現することが可能になるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示す概略斜視図である。
【図２】同上の要部平面図である。
【図３】同上の要部断面図である。
【図４】実施形態２を示す概略斜視図である。
【図５】同上の要部平面図である。
【図６】参考例を示す概略斜視図である。
【図７】同上の要部平面図である。
【図８】従来例を示す電界放射型電子源の動作説明図である。
【図９】同上の電界放射型電子源の電子放出機構の説明図である。
【図１０】他の従来例を示す電界放射型電子源の動作説明図である。
【図１１】同上をディスプレイの電子源として用いる場合の概略斜視図である。
【図１２】同上をディスプレイの電子源として用いる場合の画素の説明図である。
【符号の説明】
６強電界ドリフト層
６ａドリフト部
６ｂ分離部
７表面電極
８金属層
１０電界放射型電子源
１１絶縁性基板
１２ａ配線
２５バス電極
２７パッド
２８パッド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a field emission electron source which emits an electron beam by field emission using a semiconductor material.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as a field emission electron source, there is a so-called Spindt type electrode disclosed in, for example, US Pat. No. 3,665,241. The Spindt-type electrode includes a substrate on which a large number of minute triangular pyramid-shaped emitter tips are arranged, a gate layer that has a radiation hole that exposes the tip of the emitter tip and is insulated from the emitter tip, And emitting an electron beam from the tip of the emitter chip through the radiation hole by applying a high voltage with the emitter chip as a negative electrode with respect to the gate layer in a vacuum.
[0003]
However, the Spindt-type electrode has a complicated manufacturing process and it is difficult to accurately configure a large number of triangular-pyramidal emitter chips. For example, it is difficult to increase the area when applied to a flat light emitting device or a display. There was a problem. In addition, since the electric field concentrates on the tip of the emitter tip of the Spindt-type electrode, when the degree of vacuum around the tip of the emitter tip is low and residual gas exists, the residual gas is turned into positive ions by emitted electrons. Because it is ionized and positive ions collide with the tip of the emitter tip, the tip of the emitter tip is damaged (for example, damage caused by ion bombardment), and the current density and efficiency of emitted electrons become unstable. There arises a problem that the life of the chip is shortened. Therefore, in a Spindt-type electrode, in order to prevent the occurrence of this kind of problem, a high vacuum (about 10^-FivePa to about 10^-6Pa), and there is a problem that the cost becomes high and the handling becomes troublesome.
[0004]
In order to improve this kind of problem, field emission electron sources of MIM (Metal Insulator Metal) type or MOS (Metal Oxide Semiconductor) type have been proposed. The former is a planar field emission electron source having a metal-insulating film-metal and the latter a metal-oxide film-semiconductor laminated structure. However, in order to increase the emission efficiency of electrons in this type of field emission electron source (in order to emit many electrons), it is necessary to reduce the thickness of the insulating film and the oxide film. If the film thickness of the insulating film or the oxide film is too thin, there is a risk of causing dielectric breakdown when a voltage is applied between the upper and lower electrodes of the laminated structure, and in order to prevent such dielectric breakdown, There is a problem that the electron emission efficiency (extraction efficiency) cannot be made very high because there is a restriction on the thinning of the insulating film and the oxide film.
[0005]
On the other hand, as a field emission electron source capable of increasing the electron emission efficiency, a single crystal semiconductor substrate such as a silicon substrate has recently been used as disclosed in, for example, Japanese Patent Laid-Open No. 8-250766. A porous semiconductor layer (porous silicon layer) is formed by anodizing one surface of the semiconductor substrate, and a surface electrode made of a metal thin film (conductive thin film) is formed on the porous semiconductor layer. There has been proposed a field emission electron source (semiconductor cold electron emission element) configured to emit electrons by applying a voltage between a substrate and a surface electrode.
[0006]
However, in the field emission electron source described in the above-mentioned Japanese Patent Application Laid-Open No. 8-250766, a so-called popping phenomenon is likely to occur during electron emission, and unevenness in the amount of emitted electrons easily occurs. There is a problem that uneven light emission is generated.
[0007]
Therefore, the inventors of the present application disclosed in Japanese Patent Application No. 10-272340 and Japanese Patent Application No. 10-272342 that electrons interposed between the conductive substrate and the metal thin film (surface electrode) are injected from the conductive substrate. A field emission electron source composed of an oxidized porous polycrystalline silicon layer was proposed.
[0008]
For example, as shown in FIG. 8, the field emission electron source 10 ′ includes a strong electric field drift layer 6 ″ made of an oxidized porous polycrystalline silicon layer on the main surface side of an n-type silicon substrate 1 which is a conductive substrate. The surface electrode 7 made of a metal thin film is formed on the strong electric field drift layer 6 ″, and the ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1. In the example shown in FIG. 8, the non-doped polycrystalline silicon layer 3 is interposed between the n-type silicon substrate 1 and the strong electric field drift layer 6 ″, but the n-type polycrystalline silicon layer 3 is not interposed. A configuration in which a strong electric field drift layer 6 ″ is formed on a silicon substrate 1 has also been proposed.
[0009]
In order to emit electrons from the field emission electron source 10 ′ having the configuration shown in FIG. 8, a collector electrode 21 disposed to face the surface electrode 7 is provided, and a vacuum is applied between the surface electrode 7 and the collector electrode 21. Then, while applying the DC voltage Vps between the surface electrode 7 and the n-type silicon substrate 1 so that the surface electrode 7 is on the high potential side (positive electrode) with respect to the n-type silicon substrate 1 (ohmic electrode 2), A DC voltage Vc is applied between the collector electrode 21 and the surface electrode 7 so that the collector electrode 21 is on the high potential side with respect to the surface electrode 7. If each DC voltage Vps, Vc is appropriately set, electrons injected from the n-type silicon substrate 1 drift through the strong electric field drift layer 6 ″ and are emitted through the surface electrode 7 (note that the one-dot chain line in FIG. Electrons e emitted through the surface electrode 7^-Shows the flow). The surface electrode 7 is made of a material having a small work function (for example, gold), and the film thickness of the surface electrode 7 is set to about 10 nm to 15 nm.
[0010]
In the field emission electron source 10 ′ having the above-described configuration, the current flowing between the surface electrode 7 and the ohmic electrode 2 is called a diode current Ips, and the current flowing between the collector electrode 21 and the surface electrode 7 is an emission current. If referred to as (emitted electron current) Ie (see FIG. 8), the larger the ratio of the emission current Ie to the diode current Ips (= Ie / Ips), the higher the electron emission efficiency. In the field emission electron source 10 ', electrons can be emitted even when the DC voltage Vps applied between the surface electrode 7 and the ohmic electrode 2 is set to a low voltage of about 10 to 20V.
[0011]
In this field emission type electron source 10 ', the electron emission characteristic is less dependent on the degree of vacuum, and a popping phenomenon does not occur during electron emission, and electrons can be stably emitted with high electron emission efficiency.
[0012]
In the field emission electron source 10 ′ described above, the strong electric field drift layer 6 ″ deposits a non-doped polycrystalline silicon layer on the n-type silicon substrate 1 which is a conductive substrate, and then anodizes the polycrystalline silicon layer. It is formed by oxidizing the porous silicon layer (porous polycrystalline silicon layer) made porous by the treatment at a temperature of, for example, 900 ° C. by a rapid heating method.
[0013]
As shown in FIG. 9, the strong electric field drift layer 6 ″ formed as described above includes at least a columnar polycrystalline silicon grain 51, a thin silicon oxide film 52 formed on the surface of the grain 51, and A nanometer-order silicon microcrystal 63 interposed between the grains 51 and a silicon oxide film 64 which is an oxide film formed on the surface of the silicon microcrystal 63 and having a film thickness smaller than the crystal grain size of the silicon microcrystal 63. That is, in the strong electric field drift layer 6 ″, the surface of each grain contained in the polycrystalline silicon layer before the anodic oxidation treatment becomes porous, and the crystalline state is maintained in the central portion of each grain. It is thought that. Therefore, most of the electric field applied to the strong electric field drift layer 6 ″ passes through the silicon oxide film 64 in a concentrated manner, and the injected electrons are accelerated by the strong electric field passing through the silicon oxide film 64 and move toward the surface between the grains 51. 9 drifts in the direction of arrow A in FIG. 9 (upward in FIG. 9), so that the electron emission efficiency can be improved. The electrons reaching the surface of the strong electric field drift layer 6 ″ It is considered to be hot electrons, and the surface electrode 7 is easily tunneled and released into the vacuum.
[0014]
In the above-mentioned field emission electron source 10 ′, an n-type silicon substrate is used as the conductive substrate. However, as shown in FIG. 10, the conductive layer 12 is formed on one surface of the insulating substrate 11 made of a glass substrate. A field emission electron source 10 ″ using the above is also proposed. Here, the same components as those of the above-described field emission electron source 10 ′ are denoted by the same reference numerals and description thereof is omitted.
[0015]
In order to emit electrons from the field emission electron source 10 ″ having the configuration shown in FIG. 10, a collector electrode 21 disposed opposite to the surface electrode 7 is provided, and a vacuum is applied between the surface electrode 7 and the collector electrode 21. Thus, the DC voltage Vps is applied between the surface electrode 7 and the conductive layer 12 so that the surface electrode 7 is on the high potential side (positive electrode) with respect to the conductive layer 12, and the collector electrode 21 is connected to the surface electrode 7. A DC voltage Vc is applied between the collector electrode 21 and the surface electrode 7 so as to be on the high potential side.If each DC voltage Vps, Vc is appropriately set, electrons injected from the conductive layer 12 are applied. Drifts through the strong electric field drift layer 6 ″ and is emitted through the surface electrode 7 (note that the one-dot chain line in FIG.^-Shows the flow. )
In the field emission electron source 10 ″ having the above-described configuration, the current flowing between the surface electrode 7 and the conductive layer 12 is called a diode current Ips, and the current flowing between the collector electrode 21 and the surface electrode 7 is emitted. If the current (emitted electron current) Ie is referred to (see FIG. 10), the larger the ratio of the emission current Ie to the diode current Ips (= Ie / Ips), the higher the electron emission efficiency. In the electron source 10 ″, electrons can be emitted even when the DC voltage Vps applied between the surface electrode 7 and the conductive layer 12 is set to a low voltage of about 10 to 20V.
[0016]
When the field emission electron source 10 ″ shown in FIG. 10 is applied as an electron source for a display, for example, the configuration shown in FIG. 11 may be adopted.
[0017]
A field emission electron source 10 shown in FIG. 11 overlaps an insulating substrate 11 made of a glass substrate, wirings 12a made of a plurality of conductive layers arranged on one surface of the insulating substrate 11, and wirings 12a. A strong electric field drift layer 6 having a drift portion 6a made of a plurality of oxidized porous polycrystalline silicon layers formed in a shape and a separation portion 6b made of a polycrystalline silicon layer filling between the drift portions 6a, and each drift portion A plurality of surface electrodes 7 respectively facing the wiring 12a through 6a and a plurality of surface electrodes 7 arranged in a direction intersecting the wiring 12a on the strong electric field drift layer 6 are commonly connected for each column. Bus electrode 25. Here, the bus electrodes 25 are arranged in a direction crossing the wiring 12a across the drift portion 6a and the separation portion 6b.
[0018]
In the field emission electron source 10, a strong electric field drift is generated between the plurality of wirings 12 a arranged on one surface of the insulating substrate 11 and the plurality of surface electrodes 7 formed on the strong electric field drift layer 6. Since the drift portion 6a of the layer 6 is sandwiched, by appropriately selecting a pair of the bus electrode 25 and the wiring 12a and applying a voltage between the selected pair, the selected bus electrode 25 is connected to the wiring 12a. A strong electric field acts only on the drift portion 6a below the surface electrode 7 close to the portion corresponding to the intersection, and electrons are emitted. That is, electrons can be emitted from a desired lattice point by selecting a set of the bus electrode 25 to which the voltage is applied and the wiring 12a. The voltage applied between the bus electrode 25 and the wiring 12a is about 10 to 20V. Here, the wiring 12a is formed in a strip shape, and pads 27 are formed on both ends in the longitudinal direction. The bus electrodes 25 are connected to the pads 28 at both ends in the longitudinal direction.
[0019]
In addition, the display using the field emission electron source 10 described above includes a face plate made of a glass substrate disposed to face the field emission electron source 10, and faces the field emission electron source 10 on the face plate. A pixel 31 as shown in FIG. 12 is provided for each surface electrode 7 of the field emission electron source 10 on the surface. Here, the pixel 31 is an R.D. Three phosphor cells 32a, 32b and 32c of G and B are applied and formed, and the phosphor cells 32a, 32b and 32c in each pixel 31 and in each pixel 31 are formed by a separation layer 33 having a black pattern called a black stripe. It is separated.
[0020]
[Problems to be solved by the invention]
By the way, in the case where the drift portion 6a is patterned like the field emission electron source 10 shown in FIG. 11, the electric field strength in the portion of the drift portion 6a of the strong electric field drift layer 6 in the vicinity of the boundary with the separation portion 6b drifts. The amount of emitted electrons per unit area at the portion in the vicinity of the boundary with the separation portion 6b in the drift portion 6a is larger than the electric field strength at the center portion of the drift portion 6a. The amount of emitted electrons increases, and electrons are excessively emitted through the portion of the drift portion 6a near the boundary with the separation portion 6b (that is, the peripheral portion of the drift portion 6a). For this reason, if the interval between the pixels 31 is shortened or the size (area) of the pixels 31 is reduced, bleeding occurs in each pixel 31 and it is difficult to realize a high-definition display.
[0021]
The present invention has been made in view of the above reasons, and an object of the present invention is to provide a field emission electron source that can be used as an electron source of a high-definition display.
[0022]
[Means for Solving the Problems]
  In order to achieve the above object, the invention according to claim 1 is a substrate in which a plurality of wirings are arranged on one surface side, and an oxidation or nitridation formed on the one surface side of the substrate so as to overlap the wirings. A strong electric field drift layer having a plurality of drift portions made of an oxynitrided porous semiconductor layer for each row of wiring, a plurality of surface electrodes respectively facing the wiring through each drift portion, and a strong electric field drift layer A bus electrode commonly connecting a plurality of surface electrodes arranged in a direction crossing the wiring in each column, and an electron emission suppressing portion for suppressing electron emission from the periphery of the drift portion on the strong electric field drift layer The drift portion is formed in a rectangular parallelepiped shape, and the electron emission suppressing portion isOn the perimeter along the bus electrode in each of the surface electrode and drift partIt consists of a metal layer that overlaps in the thickness direction of the substrate and has a thickness that is greater than the mean free path of electrons and thinner than the bus electrode. Since the drift portion of the strong electric field drift layer is sandwiched between a plurality of surface electrodes formed on the electric field drift layer, a voltage is applied between the selected pair by appropriately selecting a pair of the surface electrode and the wiring. When applied, a strong electric field acts only on the drift portion sandwiched between the selected surface electrode and the wiring, and electrons are emitted, so that it can be used as an electron source for the display, and can be used on the strong electric field drift layer. By providing an electron emission suppression part that suppresses electron emission from the peripheral part of the drift part, it is possible to suppress electron emission from the peripheral part of the drift part and to prevent bleeding when used for a display. In prevention Since that, it is possible to realize a high-definition display.
[0023]
  Moreover, the drift part is formed in a rectangular parallelepiped shape, and the electron emission suppressing part isOn the perimeter along the bus electrode in each of the surface electrode and drift partSince it consists of a metal layer that overlaps in the thickness direction of the substrate and whose thickness is larger than the mean free path of electrons and thinner than the bus electrode, by making the thickness of the metal layer larger than the mean free path of electrons,Through the perimeter along the bus electrode in each of the surface electrode and the drift partElectrons can be prevented from being emitted.
[0024]
  According to a second aspect of the present invention, there is provided a substrate in which a plurality of wirings are arranged on one surface side, and an oxidized, nitrided or oxynitrided porous semiconductor layer formed so as to overlap the wiring on the one surface side of the substrate. A strong electric field drift layer having a plurality of drift portions for each column of wiring, a plurality of surface electrodes respectively opposed to the wiring through the drift portions, and a column in a direction intersecting the wiring on the strong electric field drift layer A plurality of surface electrodes provided in common for each column, and an electron emission suppression unit that suppresses electron emission from the periphery of the drift portion on the strong electric field drift layer. On the drift field and the surface electrodeIt consists of a metal layer that overlaps the circumference of the circumference in the thickness direction of the substrate and that is thicker than the mean free path of electrons and thinner than the bus electrode.The drift portion of the strong electric field drift layer is between the plurality of wirings arranged on the one surface side of the substrate and the plurality of surface electrodes formed on the strong electric field drift layer. As a result, a strong electric field is applied only to the drift portion sandwiched between the selected surface electrode and the wiring by appropriately selecting a pair of the surface electrode and the wiring and applying a voltage between the selected pair. Electrons are emitted due to the action of electrons, so that they can be used as an electron source for a display, and are equipped with an electron emission suppression part that suppresses electron emission from the periphery of the drift part on the strong electric field drift layer, thereby drifting. Electron emission from the peripheral part of the part can be suppressed, and bleeding can be prevented when used in a display, so that a high-definition display can be realized.
  In addition, the electron emission suppression portion has a drift portion and a surface electrode on the strong electric field drift layer.It consists of a metal layer that overlaps the circumference of the circumference in the thickness direction of the substrate and that is thicker than the mean free path of electrons and thinner than the bus electrode.Therefore, by making the thickness of the metal layer larger than the mean free path of electrons, electron emission can be prevented over the entire circumference of the drift portion, and a display with higher definition than that of the invention of claim 1. Can be realized.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
The basic configuration of the field emission electron source 10 of the present embodiment is substantially the same as the conventional configuration shown in FIG. 11, and as shown in FIG. 1, an insulating substrate 11 made of a glass substrate and an insulating substrate 11 A wiring 12a made of a plurality of conductive layers (for example, a metal film such as a chromium film or an ITO film) arranged on one surface, and a plurality of oxidized porous polycrystals formed so as to overlap the wiring 12a A strong electric field drift layer 6 having a drift portion 6a made of a silicon layer and a separation portion 6b made of a non-doped polycrystalline silicon layer filling the gap between the drift portions 6a, and a plurality of facing each of the wirings 12a through each drift portion 6a And a plurality of bus electrodes 25 that commonly connect the plurality of surface electrodes 7 arranged in a direction intersecting the wiring 12a on the strong electric field drift layer 6 for each column. Here, the bus electrodes 25 are arranged in a direction crossing the wiring 12a across the drift portion 6a and the separation portion 6b. The surface electrode 7 is made of a material having a small work function (for example, gold), and the film thickness of the surface electrode 7 is set to 10 to 15 nm. The bus electrode 25 is made of a material that has low resistance and can be easily processed (for example, aluminum or copper). In the present embodiment, the insulating substrate 11 constitutes the substrate.
[0027]
  By the way, although the drift part 6a is formed in the rectangular parallelepiped shape, in the field emission type electron source 10 of this embodiment, as shown in FIG. 1 thru | or FIG.Insulating the peripheral portion along the bus electrode 25 in each of the surface electrode 7 and the drift portion 6aThe metal layer 8 is characterized in that the metal layer 8 is overlapped in the thickness direction of the conductive substrate 11 and thinner than the bus electrode 25.
[0028]
  In this embodiment, the passage of electrons can be prevented by setting the thickness of the metal layer 8 to be larger than the mean free path of electrons drifting in the drift portion 6a. For example, gold may be used as the material of the metal layer 8. By adopting gold as the material of the metal layer 8, it is possible to reduce the resistance of the metal layer 8 and realize good adhesion to the surface electrode 7 and the bus electrode 25. In this embodiment,Insulating the peripheral portion along the bus electrode 25 in each of the surface electrode 7 and the drift portion 6aThe metal layer 8 overlapping in the thickness direction of the conductive substrate 11 constitutes an electron emission suppressing portion that suppresses electron emission from the peripheral portion of the drift portion 6 a on the strong electric field drift layer 6. In the present embodiment, gold is used as the material of the metal layer 8, but the material of the metal layer 8 is not limited to gold.
[0029]
In the field emission type electron source 10 of the present embodiment, similarly to the conventional configuration shown in FIG. 11, a plurality of wirings 12 a arranged on one surface of the insulating substrate 11 and the strong electric field drift layer 6 are formed. Since the drift portion 6a of the strong electric field drift layer 6 is sandwiched between the plurality of surface electrodes 7, a set of the bus electrode 25 and the wiring 12a is appropriately selected and a voltage is applied between the selected sets. As a result, a strong electric field acts only on the drift portion 6a below the surface electrode 7 adjacent to the portion corresponding to the intersection with the wiring 12a in the selected bus electrode 25, and electrons are emitted. That is, electrons can be emitted from a desired lattice point by selecting a set of the bus electrode 25 to which the voltage is applied and the wiring 12a. The voltage applied between the bus electrode 25 and the wiring 12a is about 10 to 20V. Here, the wiring 12a is formed in a strip shape, and pads 27 are formed on both ends in the longitudinal direction. The bus electrodes 25 are connected to the pads 28 at both ends in the longitudinal direction.
[0030]
The drift portion 6a in the present embodiment is considered to have the same structure as the strong electric field drift layer 6 ″ in the field emission electron source 10 ′ shown in FIG. 8, and as shown in FIG. At least columnar polycrystalline silicon grains 51 arranged on the surface side of the wiring 12 a, a thin silicon oxide film 52 formed on the surface of the grains 51, and nanometer-order silicon microcrystals 63 interposed between the grains 51. And a silicon oxide film 64 which is an insulating film formed on the surface of the silicon microcrystal 63 and having a film thickness smaller than the crystal grain size of the silicon microcrystal 63. That is, the drift portion 6a It is considered that the surface of each grain is porous and the crystalline state is maintained at the center of each grain, so that the electric field applied to the strong electric field drift layer 6 is maintained. Most of the electrons pass through the silicon oxide film 64 in a concentrated manner, and the injected electrons are accelerated by a strong electric field passing through the silicon oxide film 64 and are directed between the grains 51 of the polycrystalline silicon toward the surface in the direction of arrow A in FIG. Since drifting (upward in FIG. 9), it is possible to improve the electron emission efficiency, where electrons reaching the surface of the drift portion 6a of the strong electric field drift layer 6 are considered to be hot electrons. Then, the surface electrode 7 is easily tunneled and released into the vacuum.
[0031]
By the way, in the field emission type electron source 10 of this embodiment, since the metal layer 8 covering the vicinity of the side 6c along the longitudinal direction of the bus electrode 25 is provided in the drift portion 6a as described above, the metal layer 8 is provided. It is possible to prevent electrons from being emitted through the portion below the metal layer 8 in the peripheral portion of the drift portion 6a by making the thickness of the substrate larger than the mean free path of electrons. Therefore, since it is possible to prevent bleeding when used for a display, a high-definition display can be realized. Further, in the field emission electron source 10 of the present embodiment, since the adjacent drift portions 6a are insulated from each other by the separation portion 6b, crosstalk in which electrons are emitted through the portion between the adjacent drift portions 6a. Can be prevented. Further, in the field emission electron source 10 of the present embodiment, like the field emission electron source 10 ′ having the conventional configuration shown in FIG. 8, the electron emission characteristics are less dependent on the degree of vacuum, and a popping phenomenon occurs during electron emission. Electrons can be stably emitted with high electron emission efficiency without being generated.
[0032]
  (Embodiment 2)
  The basic configuration of the present embodiment is substantially the same as that of the first embodiment, and is different in that the metal layer 8 covers the entire periphery of the drift portion 6a as shown in FIGS. That is, in the present embodiment, the metal layer 8 includes all the sides 6c and 6c parallel to the bus electrode 25 and all the sides 6d and 6d orthogonal to the bus electrode 25 in the drift portion 6a.A rectangle that overlaps the vicinity of the insulating substrate 11 in the thickness direction.It is formed in a frame shape. Also in this embodiment, the metal layer 8 constitutes an electron emission suppressing portion that suppresses electron emission from the peripheral portion of the drift portion 6 a on the strong electric field drift layer 6. Since other configurations are the same as those of the first embodiment, the same components as those of the first embodiment are denoted by the same reference numerals and description thereof is omitted.
[0033]
  Thus, in the field emission electron source 10 of the present embodiment, as in the first embodiment, the metal layer 8 is made thicker than the mean free path of the electrons, so that the metal of the peripheral portion of the drift portion 6a is made of metal.Site overlapping layer 8Electrons can be prevented from being emitted through and the occurrence of bleeding when used in a display can be prevented, so that a high-definition display can be realized. Moreover, in the field emission type electron source 10 of this embodiment, since electron emission can be prevented over the perimeter of the drift part 6a, a higher-definition display compared with Embodiment 1 is realizable. It becomes possible. That is, if the display is made using the field emission electron source 10 of the first embodiment and the pixel size is reduced by increasing the definition, the light is emitted from both end portions of the drift portion 6a in the arrangement direction of the wirings 12a. Although bleeding due to the influence of electrons cannot be ignored, in the present embodiment, the drift portion 6a has a side 6d along the longitudinal direction of the wiring 12a.Also in the vicinity, the metal layer 8 overlaps in the thickness direction of the insulating substrate 11.Therefore, it is possible to prevent electrons from being emitted from both ends of the drift portion 6a in the direction in which the wirings 12a are arranged, and it is possible to achieve higher definition than in the first embodiment.
[0034]
  (Reference example)
  Of this reference exampleThe basic configuration is substantially the same as that of the first embodiment, and as shown in FIGS. 6 and 7, a part of the bus electrode 25 is part of the side 6 c along the longitudinal direction of the bus electrode 25 and the surface electrode 7 in the drift portion 6 a. The difference is that it is formed so as to overlap the end. That is,In this reference exampleIs not provided with the metal layer 8 (see FIG. 1) described in the first embodiment, and the electron emission suppressing portion described in the first embodiment is configured by a part of the bus electrode 25. Since the bus electrode 25 does not need to tunnel electrons, the bus electrode 25 can be set to a thickness larger than the mean free path of electrons drifting in the drift portion 6a. Since other configurations are the same as those of the first embodiment, the same components as those of the first embodiment are denoted by the same reference numerals and description thereof is omitted.
[0035]
  ButOf this reference exampleIn the field emission electron source 10, since the electron emission suppressing portion is formed of a part of the bus electrode 25, the bus electrode 25 causes the drift portion 6 a of the drift portion 6 a to be increased by making the thickness of the bus electrode 25 larger than the electron mean free path. Since electrons can be prevented from being emitted from the peripheral portion and bleeding can be prevented when used in a display, a high-definition display can be realized. In addition,Of this reference exampleIn the field emission type electron source 10, compared with the configuration in which the metal layer 8 is provided as in the first and second embodiments, a portion where the metal layer 8 is overlapped is not necessary. However, the size of the surface electrode 7 can be reduced, and the size of the pixel can be reduced.
[0036]
By the way, in each said embodiment, what formed the conductive layer 12 on the one surface side of the insulating substrate 11 which consists of a glass substrate as a conductive substrate is used, As a conductive substrate, metal substrates, such as chromium, are used. Or a semiconductor substrate (for example, an n-type silicon substrate whose resistivity is relatively close to that of a conductor, or a p-type silicon substrate in which an n-type region is formed as a conductive layer on one surface side) Etc. may be used. As the insulating substrate 11, a ceramic substrate or the like can be used in addition to the glass substrate.
[0037]
In each of the above embodiments, gold is used as the material for the surface electrode 7, but the material for the surface electrode 7 is not limited to gold. For example, aluminum, chromium, tungsten, nickel, platinum, or the like is used. May be.
[0038]
The surface electrode 7 may be composed of at least two thin film layers laminated in the thickness direction. When the surface electrode 7 is composed of two thin film layers, for example, gold is used as the material of the upper thin film layer, and as the material of the lower thin film layer (thin film layer on the strong electric field drift layer 6 side), for example. Chrome, nickel, platinum, titanium, iridium, or the like may be used.
[0039]
In each of the above embodiments, the drift portion 6a of the strong electric field drift layer 6 is formed of an oxidized porous polycrystalline silicon layer. However, the porous portion obtained by nitriding or oxynitriding the drift portion 6a of the strong electric field drift layer 6 A polycrystalline silicon layer may be used, or a porous semiconductor layer other than the porous polycrystalline silicon layer may be oxidized, nitrided, or oxynitrided. When the drift portion 6a of the strong electric field drift layer 6 is a nitrided porous polycrystalline silicon layer, each of the silicon oxide films 52 and 64 described in FIG. 9 becomes a silicon nitride film, and the drift portion 6a is oxynitrided. When the porous polycrystalline silicon layer is used, each of the silicon oxide films 52 and 64 described with reference to FIG. 9 becomes a silicon oxynitride film.
[0040]
【The invention's effect】
  The invention of claim 1 includes a substrate in which a plurality of wirings are arranged on one surface side, and an oxidized, nitrided, or oxynitrided porous semiconductor layer formed to overlap the wirings on the one surface side of the substrate. A strong electric field drift layer having a plurality of drift portions for each column of wiring, a plurality of surface electrodes respectively opposed to the wiring through the drift portions, and a column in a direction intersecting the wiring on the strong electric field drift layer A plurality of surface electrodes that are connected in common to each column, and an electron emission suppressing portion that suppresses electron emission from the periphery of the drift portion on the strong electric field drift layer, and the drift portion is a rectangular parallelepiped The electron emission suppression part is formed in a shape,On the perimeter along the bus electrode in each of the surface electrode and drift partIt consists of a metal layer that overlaps in the thickness direction of the substrate and has a thickness that is greater than the mean free path of electrons and thinner than the bus electrode. Since the drift portion of the strong electric field drift layer is sandwiched between a plurality of surface electrodes formed on the electric field drift layer, a voltage is applied between the selected pair by appropriately selecting a pair of the surface electrode and the wiring. When applied, a strong electric field acts only on the drift portion sandwiched between the selected surface electrode and the wiring, and electrons are emitted, so that it can be used as an electron source for the display, and can be used on the strong electric field drift layer. By providing an electron emission suppression part that suppresses electron emission from the peripheral part of the drift part, it is possible to suppress electron emission from the peripheral part of the drift part and to prevent bleeding when used for a display. In prevention Since that, there is an effect that it is possible to realize a high definition display.
[0041]
  Moreover, the drift part is formed in a rectangular parallelepiped shape, and the electron emission suppressing part isOn the perimeter along the bus electrode in each of the surface electrode and drift partSince it consists of a metal layer that overlaps in the thickness direction of the substrate and whose thickness is larger than the mean free path of electrons and thinner than the bus electrode, by making the thickness of the metal layer larger than the mean free path of electronsThrough the perimeter along the bus electrode in each of the surface electrode and the drift partThere is an effect that electrons can be prevented from being emitted.
[0042]
  According to a second aspect of the present invention, there is provided a substrate in which a plurality of wirings are arranged on one surface side, and an oxidized, nitrided or oxynitrided porous semiconductor layer formed so as to overlap the wiring on the one surface side of the substrate. A strong electric field drift layer having a plurality of drift portions for each column of wiring, a plurality of surface electrodes respectively opposed to the wiring through the drift portions, and a column in a direction intersecting the wiring on the strong electric field drift layer A plurality of surface electrodes provided in common for each column, and an electron emission suppression unit that suppresses electron emission from the periphery of the drift portion on the strong electric field drift layer. On the drift field and the surface electrodeIt consists of a metal layer that overlaps the circumference of the circumference in the thickness direction of the substrate and that is thicker than the mean free path of electrons and thinner than the bus electrode.The drift portion of the strong electric field drift layer is between the plurality of wirings arranged on the one surface side of the substrate and the plurality of surface electrodes formed on the strong electric field drift layer. As a result, a strong electric field is applied only to the drift portion sandwiched between the selected surface electrode and the wiring by appropriately selecting a pair of the surface electrode and the wiring and applying a voltage between the selected pair. Electrons are emitted due to the action of electrons, so that they can be used as an electron source for a display, and are equipped with an electron emission suppression part that suppresses electron emission from the periphery of the drift part on the strong electric field drift layer, thereby drifting. Since the emission of electrons from the peripheral part of the part can be suppressed and bleeding can be prevented when used in a display, there is an effect that a high-definition display can be realized.
  In addition, the electron emission suppression portion has a drift portion and a surface electrode on the strong electric field drift layer.It consists of a metal layer that overlaps the circumference of the circumference in the thickness direction of the substrate and that is thicker than the mean free path of electrons and thinner than the bus electrode.Therefore, by making the thickness of the metal layer larger than the mean free path of electrons, electron emission can be prevented over the entire circumference of the drift portion, and a display with higher definition than that of the invention of claim 1. There is an effect that it becomes possible to realize.
[Brief description of the drawings]
FIG. 1 is a schematic perspective view showing a first embodiment.
FIG. 2 is a plan view of the main part of the above.
FIG. 3 is a cross-sectional view of the relevant part.
FIG. 4 is a schematic perspective view showing a second embodiment.
FIG. 5 is a plan view of the main part of the above.
[Fig. 6]Reference examplesIt is a schematic perspective view shown.
FIG. 7 is a plan view of the main part of the above.
FIG. 8 is an operation explanatory diagram of a field emission electron source showing a conventional example.
FIG. 9 is an explanatory diagram of an electron emission mechanism of the field emission electron source same as above.
FIG. 10 is an operation explanatory diagram of a field emission electron source showing another conventional example.
FIG. 11 is a schematic perspective view when the above is used as an electron source of a display.
FIG. 12 is an explanatory diagram of pixels when the above is used as an electron source of a display.
[Explanation of symbols]
  6 Strong electric field drift layer
  6a Drift part
  6b Separation part
  7 Surface electrode
  8 Metal layer
  10 Field emission electron source
  11 Insulating substrate
  12a wiring
  25 bus electrode
  27 Pad
  28 pads

Claims

Wiring a substrate having a plurality of wirings arranged on one surface side, and a plurality of drift portions made of an oxidized, nitrided or oxynitrided porous semiconductor layer formed on the one surface side of the substrate so as to overlap the wirings A strong electric field drift layer for each column, a plurality of surface electrodes respectively facing the wiring via each drift part, and a plurality of surface electrodes arranged in a direction intersecting the wiring on the strong electric field drift layer Are connected in common to each column, and an electron emission suppressing portion for suppressing electron emission from the periphery of the drift portion on the strong electric field drift layer, and the drift portion is formed in a rectangular parallelepiped shape, and electron emission suppression unit, that and the thickness overlap in the thickness direction of the substrate to the peripheral portion along the bus electrodes in each of the surface electrode and the drift portions are made of a thin metal layer than larger bus electrodes than the mean free path of electrons Field emission electron source according to claim.

Wiring a substrate having a plurality of wirings arranged on one surface side, and a plurality of drift portions made of an oxidized, nitrided or oxynitrided porous semiconductor layer formed on the one surface side of the substrate so as to overlap the wirings A strong electric field drift layer for each column, a plurality of surface electrodes respectively facing the wiring via each drift part, and a plurality of surface electrodes arranged in a direction intersecting the wiring on the strong electric field drift layer Are connected in common to each column, and an electron emission suppressing portion for suppressing electron emission from the periphery of the drift portion on the strong electric field drift layer. The drift portion and the surface electrode are overlapped in the thickness direction of the substrate over the entire circumference of each peripheral portion, and the thickness is made of a metal layer that is larger than the mean free path of electrons and thinner than the bus electrode. Field emission electron source to the butterfly.