JP3687522B2 - Field emission electron source - Google Patents

Field emission electron source Download PDF

Info

Publication number
JP3687522B2
JP3687522B2 JP2000326274A JP2000326274A JP3687522B2 JP 3687522 B2 JP3687522 B2 JP 3687522B2 JP 2000326274 A JP2000326274 A JP 2000326274A JP 2000326274 A JP2000326274 A JP 2000326274A JP 3687522 B2 JP3687522 B2 JP 3687522B2
Authority
JP
Japan
Prior art keywords
drift
electric field
layer
conductive layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000326274A
Other languages
Japanese (ja)
Other versions
JP2002134001A (en
Inventor
由明 本多
浩一 相澤
卓哉 菰田
勉 櫟原
祥文 渡部
崇 幡井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2000326274A priority Critical patent/JP3687522B2/en
Priority to TW090126440A priority patent/TWI286773B/en
Priority to US10/048,478 priority patent/US6707061B2/en
Priority to PCT/JP2001/009423 priority patent/WO2002035572A1/en
Priority to CN2006100048881A priority patent/CN1825521B/en
Priority to EP01976835A priority patent/EP1329926A4/en
Priority to CN2006100048862A priority patent/CN1825519B/en
Priority to CNB018018580A priority patent/CN1254839C/en
Priority to CNB2006100048877A priority patent/CN100545984C/en
Priority to KR10-2002-7002766A priority patent/KR100486951B1/en
Publication of JP2002134001A publication Critical patent/JP2002134001A/en
Application granted granted Critical
Publication of JP3687522B2 publication Critical patent/JP3687522B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な三角錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の三角錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０-5Ｐａ〜約１０-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放射効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
また、近年では、特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、基板が半導体基板に限られるので、大面積化やコストダウン化が難しいという不具合がある。また、特開平８−２５０７６６号公報に記載の電界放射型電子源では電子放出時にいわゆるポッピング現象が生じやすく、電子放出量にむらが起こりやすいので、平面発光装置やディスプレイなどに応用すると、発光むらができてしまうという不具合がある。
【０００７】
そこで、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号において、多孔質多結晶半導体層（例えば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって、導電性基板と金属薄膜（表面電極）との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を形成した電界放射型電子源を提案した。この電界放射型電子源１０’は、例えば、図９に示すように、導電性基板たるｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。
【０００８】
図９に示す構成の電界放射型電子源１０’では、表面電極７を真空中に配置するとともに図１０に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７をｎ形シリコン基板１（オーミック電極２）に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図１０中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。したがって、表面電極７としては、仕事関数の小さな材料を用いることが望ましい。ここにおいて、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極１２と表面電極７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子放出効率が高くなる。なお、この電界放射型電子源１０’では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【０００９】
この電界放射型電子源１０’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。ここにおいて、強電界ドリフト層６は、図１１に示すように、少なくとも、導電性基板たるｎ形シリコン基板１の主表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、強電界ドリフト層６は、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４を集中的に通り、注入された電子はシリコン酸化膜６４を通る強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１１中の矢印Ａの向きへ（図１１中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。なお、表面電極７の膜厚は１０ｎｍないし１５ｎｍ程度に設定されている。
【００１０】
ところで、上記導電性基板としてｎ形シリコン基板１などの半導体基板の代わりに、ガラス基板などの絶縁性基板上に導電性層を形成したものを使用すれば、電子源の大面積化および低コスト化が可能になる。
【００１１】
図１２に、ガラス基板よりなる絶縁性基板１１と該絶縁性基板１１の一表面上に形成した導電性層８とで構成した導電性基板を用いた電界放射型電子源１０”を示す。すなわち、この電界放射型電子源１０”は、図１２に示すように、絶縁性基板１１の一表面上に金属薄膜（例えば、タングステン薄膜）よりなる導電性層８が形成され、導電性層８上に酸化若しくは窒化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。ここに、強電界ドリフト層６は、導電性層８上にノンドープの多結晶シリコン層を堆積させた後に、該多結晶シリコン層を陽極酸化処理にて多孔質化し、さらに急速加熱法によって酸化若しくは窒化することにより形成されている。
【００１２】
この電界放射型電子源１０”では、表面電極７を真空中に配置するとともに図１３に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７を導電性層８に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、導電性層８から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図１３中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。ここにおいて、表面電極７と導電性層８との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極１２と表面電極７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子放出効率が高くなる。なお、この電界放射型電子源１０”では、表面電極７と導電性層８との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１３】
また、図１２に示した電界放射型電子源１０”をディスプレイの電子源とし応用する場合には、例えば図１４に示す構成を採用すればよい。
【００１４】
図１４に示すディスプレイは、電界放射型電子源１０に対向してガラス基板１４を配設し、ガラス基板１４における電界放射型電子源１０との対向面にコレクタ電極１２および蛍光体層１５を設けてある。ここに、蛍光体層１５はコレクタ電極１２の表面に塗布されており、電界放射型電子源１０から放射される電子により可視光を発光する。また、ガラス基板１４は図示しないスペーサによって電界放射型電子源１０と離間させてあり、ガラス基板１４と電界放射型電子源１０との間に形成される気密空間を真空にしてある。
【００１５】
図１４に示した電界放射型電子源１０は、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の導電性層８と、導電性層８にそれぞれ重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨って導電性層８に交差する方向に列設された複数の表面電極７とを備えている。
【００１６】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の導電性層８と、強電界ドリフト層６上に列設された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と導電性層８との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と導電性層８との交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、表面電極７と導電性層８とからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する表面電極７と導電性層８との組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、表面電極７と導電性層８との間に印加する電圧は１０〜２０Ｖ程度になっている。
【００１７】
【発明が解決しようとする課題】
しかしながら、図１４に示した電界放射型電子源１０のようにドリフト部６ａがパターニングされたものでは、強電界ドリフト層６のドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度がドリフト部６ａの中央部の電界強度に比べて大きくなって、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分での単位面積当たりの放出電子量がドリフト部６ａの中央部での単位面積当たりの放出電子量よりも多くなってしまい、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分を通して電子が過剰に放出されてしまうという不具合があった。また、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度よりも大きいので、上記境界近傍の部分でドリフト部６ａの絶縁破壊が生じ（ドリフト部６ａが劣化し）、導電性層８と表面電極７との間に局所的に過大な電流が流れたり、この過大な電流が流れることによってドリフト部６ａや導電性薄膜よりなる表面電極７、導電性層８が局部的に発熱し、表面電極７の劣化やドリフト部６ａの劣化度合の拡大が生じるなどの不具合があった。なお、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度がドリフト部６ａの中央部の電界強度よりも大きくなる原因としては、ドリフト部６ａの厚さや多孔質度、酸化若しくは窒化の程度がドリフト部６ａの中央部と境界近傍の部分とで異なることが考えられる。
【００１８】
本発明は上記事由に鑑みて為されたものであり、その目的は、電子の過剰な放出を防止できる電界放射型電子源を提供することにある。
【００１９】
【課題を解決するための手段】
請求項１，２の発明は、上記目的を達成するために、基板と、基板の一表面側に形成された導電性層と、導電性層の表面側に形成された酸化若しくは窒化した多孔質半導体層よりなるドリフト部およびドリフト部の周囲に形成された分離部を有する強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、表面電極を導電性層に対して正極として電圧を印加したときにドリフト部に作用する電界により導電性層から注入された電子がドリフト部をドリフトし表面電極を通して放出されるようにし、ドリフト部における分離部との境界近傍の部分の電界強度をドリフト部の中央部の電界強度よりも小さくする電界緩和手段が設けられてなることを特徴とするものであり、ドリフト部における分離部との境界近傍の部分の電界強度をドリフト部の中央部の電界強度よりも小さくする電界緩和手段が設けられていることにより、ドリフト部における境界近傍の部分の電界強度が中央部の電界強度よりも小さくなってドリフト部をドリフトする電子は大部分がドリフト部の中央部を通ることになり、電子の過剰な放出を防止することができる。しかも、ドリフト部における境界近傍の部分の電界強度が中央部の電界強度よりも小さくなることによって、ドリフト部における境界近傍の部分の絶縁破壊を防止することができ、導電性層と表面電極との間に局所的に過大な電流が流れるのを防ぐことができる。
【００２１】
また、請求項１の発明は、電界緩和手段が、ドリフト部における前記境界近傍の部分と導電性層との間で導電性層上に形成された絶縁膜よりなるので、表面電極と導電性層とを複数個ずつ備え且つこれら複数の表面電極と複数の導電性層とを交差する方向に配設したマトリクス構造を採用する場合にクロストークの発生を防止することができる。
【００２２】
また、請求項２の発明は、電界緩和手段が、ドリフト部における前記境界近傍の部分と導電性層との間に介在させた高抵抗の第１の半導体層と、ドリフト部の中央部と導電性層との間に介在させた低抵抗の第２の半導体層とからなるので、表面電極および導電性層それぞれのパターンの制約をなくすことができる。
【００２５】
【発明の実施の形態】
（参考例１）
本参考例の電界放射型電子源１０の基本構成は図１２に示した従来構成と略同じであって、図１に示すように、絶縁性基板１１の一表面上に金属薄膜（例えば、タングステン薄膜）よりなる導電性層８が形成され、導電性層８上に酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの周囲に形成された多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。ここに、強電界ドリフト層６は、導電性層８が形成された絶縁性基板１１の上記一表面側の全面にノンドープの多結晶シリコン層を堆積させた後に、当該多結晶シリコン層のうちドリフト部６ａに対応した部位を陽極酸化処理にて多孔質化し（以下、この多孔質化された部分を多孔質多結晶シリコン層と称す）、多孔質多結晶シリコン層を例えば急速加熱法によって酸化することにより形成されている。ここに、導電性層８の厚さを２００ｎｍ、強電界ドリフト層６の厚さを１．５μｍ、ドリフト部６ａの厚さを１．０μｍ、表面電極７の膜厚を１５ｎｍにそれぞれ設定してあるが、これらの数値はそれぞれ一例であって特に限定するものではない。なお、本参考例では絶縁性基板１１が基板を構成している。
【００２６】
本参考例の電界放射型電子源１０における強電界ドリフト層６では、ドリフト部６ａの形成にあたって、上述のノンドープの多結晶シリコン層を表面から深さ方向に多孔質化し導電性層８に達しないように途中で多孔質化を停止しているので、当該多結晶シリコン層の一部からなる半導体層３がドリフト部６ａと導電性層８との間に介在しているが、上述のノンドープの多結晶シリコン層を表面から深さ方向において導電性層８に達するまで多孔質化することで半導体層３を介在させずに導電性層８上にドリフト部６ａを形成してもよい。
【００２７】
本参考例の電界放射型電子源１０の基本動作は図１２に示した従来構成と略同じであって、図１２に示した従来構成と同様、表面電極７を真空中に配置するとともに図１３に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７を導電性層８に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、ドリフト部６ａに作用する電界により導電性層８から注入された電子が強電界ドリフト層６のドリフト部６ａをドリフトし表面電極７を通して放出される。なお、本参考例におけるドリフト部６ａは、上述の図９に示した電界放射型電子源１０’における強電界ドリフト層６と同様の構造を有しいると考えられ、図１１に示すように、少なくとも、導電性層８の表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、ドリフト部６ａは、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４を集中的に通り、注入された電子はシリコン酸化膜６４を通る強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１１中の矢印Ａの向きへ（図１１中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６のドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００２８】
なお、本参考例では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化したものでもよい。強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図１１にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となる。
【００２９】
ところで、本参考例の電界放射型電子源１０においては、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分と表面電極７との間にシリコン酸化膜よりなる絶縁膜１６を介在させている点に特徴がある。すなわち、ドリフト部６ａは中央部においては表面電極７が積層されているが、分離部６ｂとの境界近傍の部分においては絶縁膜１６が積層されている。なお、本参考例では、絶縁膜１６をシリコン酸化膜により構成しているが、シリコン酸化膜に限らず、例えばシリコン窒化膜により構成してもよい。
【００３０】
しかして、本参考例の電界放射型電子源では、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分と表面電極７との間に絶縁膜１６を介在させていることにより、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度がドリフト部６ａの中央部の電界強度に比べて十分に小さくなるので、ドリフト部６ａをドリフトする電子の大部分がドリフト部６ａの中央部を通ることになり、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分を通る電子の過剰な放出を防止することができる。しかも、ドリフト部６ａにおける境界近傍の部分の電界強度が中央部の電界強度よりも小さくなることによって、ドリフト部６ａにおける境界近傍の部分の絶縁破壊を防止することができ、導電性層８と表面電極７との間に局所的に過大な電流が流れるのを防ぐことができる。また、本参考例の電界放射型電子源１０では、図９に示した従来構成の電界放射型電子源１０’と同様に、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【００３１】
なお、本参考例では、絶縁膜１６が、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度をドリフト部６ａの中央部の電界強度よりも小さくする電界緩和手段を構成している。要するに、上記電界緩和手段がドリフト部６ａにおける分離部６ｂとの境界近傍の部分と表面電極７との間に介在させた絶縁膜１６よりなるので、表面電極７と導電性層８とを複数個ずつ備え且つこれら複数の表面電極７と複数の導電性層８とを交差する方向に配設したマトリクス構造を採用する場合に、隣り合う表面電極７の間を絶縁膜１６により絶縁することができる。
【００３２】
（実施形態１）
本実施形態の電界放射型電子源１０の基本構成は図１２に示した従来構成と略同じであって、図２に示すように、絶縁性基板１１の一表面上に金属薄膜（例えば、タングステン薄膜）よりなる導電性層８が形成され、導電性層８上に所定形状にパターニングされたシリコン酸化膜よりなる絶縁膜１７が形成され、導電性層８および絶縁膜１７が形成された絶縁性基板１１の上記一表面側に酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの周囲に形成された多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。ここに、強電界ドリフト層６は、導電性層８および絶縁膜１７が形成された絶縁性基板１１の上記一表面側の全面にノンドープの多結晶シリコン層を堆積させた後に、当該多結晶シリコン層のうちドリフト部６ａに対応した部位を陽極酸化処理にて多孔質化し（以下、この多孔質化された部分を多孔質多結晶シリコン層と称す）、多孔質多結晶シリコン層を例えば急速加熱法によって酸化することにより形成されている。ここに、導電性層８の厚さを２００ｎｍ、強電界ドリフト層６の厚さを１．５μｍ、ドリフト部６ａの厚さを１．０μｍ、表面電極７の膜厚を１５ｎｍにそれぞれ設定してあるが、これらの数値はそれぞれ一例であって特に限定するものではない。なお、本実施形態では絶縁性基板１１が基板を構成している。
【００３３】
本実施形態の電界放射型電子源１０における強電界ドリフト層６では、ドリフト部６ａの形成にあたって、上述のノンドープの多結晶シリコン層を表面から深さ方向に多孔質化し導電性層８に達しないように途中で多孔質化を停止しているので、当該多結晶シリコン層の一部からなる半導体層３がドリフト部６ａと導電性層８との間に介在しているが、上述のノンドープの多結晶シリコン層を表面から深さ方向において導電性層８に達するまで多孔質化することで半導体層３を介在させずに導電性層８上にドリフト部６ａを形成してもよい。
【００３４】
本実施形態の電界放射型電子源１０の基本動作は図１２に示した従来構成と略同じであって、図１２に示した従来構成と同様、表面電極７を真空中に配置するとともに図１３に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７を導電性層８に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、ドリフト部６ａに作用する電界により導電性層８から注入された電子が強電界ドリフト層６のドリフト部６ａをドリフトし表面電極７を通して放出される。なお、本実施形態におけるドリフト部６ａは、上述の図９に示した電界放射型電子源１０’における強電界ドリフト層６と同様の構造を有しいると考えられ、図１１に示すように、少なくとも、導電性層８の表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、ドリフト部６ａは、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４を集中的に通り、注入された電子はシリコン酸化膜６４を通る強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１１中の矢印Ａの向きへ（図１１中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６のドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００３５】
なお、本実施形態では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化したものでもよい。強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図１１にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となる。
【００３６】
ところで、本実施形態の電界放射型電子源１０においては、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分と導電性層８との間で導電性層８上に絶縁膜１７が形成されている点に特徴がある。すなわち、ドリフト部６ａは中央部においては導電性層８との間に半導体層３しか介在していないが、分離部６ｂとの境界近傍の部分においては半導体層３と絶縁膜１７とが介在している。なお、本実施形態では、絶縁膜１７をシリコン酸化膜により構成しているが、シリコン酸化膜に限らず、例えばシリコン窒化膜により構成してもよい。
【００３７】
しかして、本実施形態の電界放射型電子源では、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分と導電性層８との間で導電性層８上に絶縁膜１７を設けていることにより、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度がドリフト部６ａの中央部の電界強度に比べて十分に小さくなるので、ドリフト部６ａをドリフトする電子の大部分がドリフト部６ａの中央部を通ることになり、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分を通る電子の過剰な放出を防止することができる。しかも、ドリフト部６ａにおける境界近傍の部分の電界強度が中央部の電界強度よりも小さくなることによって、ドリフト部６ａにおける境界近傍の部分の絶縁破壊を防止することができ、導電性層８と表面電極７との間に局所的に過大な電流が流れるのを防ぐことができる。また、本実施形態の電界放射型電子源１０では、図９に示した従来構成の電界放射型電子源１０’と同様に、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【００３８】
なお、本実施形態では、絶縁膜１７が、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度をドリフト部６ａの中央部の電界強度よりも小さくする電界緩和手段を構成している。要するに、上記電界緩和手段がドリフト部６ａにおける分離部６ｂとの境界近傍の部分と導電性層８との間で導電性層８上に設けた絶縁膜１７よりなるので、表面電極７と導電性層８とを複数個ずつ備え且つこれら複数の表面電極７と複数の導電性層８とを交差する方向に配設したマトリクス構造を採用する場合に、クロストークの発生を防止することができる。
【００３９】
（実施形態２）
本実施形態の電界放射型電子源１０の基本構成は図１２に示した従来構成と略同じであって、図３に示すように、絶縁性基板１１の一表面上に金属薄膜（例えば、タングステン薄膜）よりなる導電性層８が形成され、導電性層８が形成された絶縁性基板１１の上記一表面側に酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの周囲に形成された多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。ここに、強電界ドリフト層６は、絶縁性基板１１の上記一表面側にノンドープの多結晶シリコン層を堆積させた後に、当該多結晶シリコン層のうちドリフト部６ａに対応した部位を陽極酸化処理にて多孔質化し（以下、この多孔質化された部分を多孔質多結晶シリコン層と称す）、多孔質多結晶シリコン層を例えば急速加熱法によって酸化することにより形成されている。ここに、導電性層８の厚さを２００ｎｍ、強電界ドリフト層６の厚さを１．５μｍ、ドリフト部６ａの厚さを１．０μｍ、表面電極７の膜厚を１５ｎｍにそれぞれ設定してあるが、これらの数値はそれぞれ一例であって特に限定するものではない。なお、本実施形態では絶縁性基板１１が基板を構成している。
【００４０】
本実施形態の電界放射型電子源１０の基本動作は図１２に示した従来構成と略同じであって、図１２に示した従来構成と同様、表面電極７を真空中に配置するとともに図１３に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７を導電性層８に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、ドリフト部６ａに作用する電界により導電性層８から注入された電子が強電界ドリフト層６のドリフト部６ａをドリフトし表面電極７を通して放出される。なお、本実施形態におけるドリフト部６ａは、上述の図９に示した電界放射型電子源１０’における強電界ドリフト層６と同様の構造を有しいると考えられ、図１１に示すように、少なくとも、導電性層８の表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、ドリフト部６ａは、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４を集中的に通り、注入された電子はシリコン酸化膜６４を通る強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１１中の矢印Ａの向きへ（図１１中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６のドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００４１】
なお、本実施形態では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化したものでもよい。強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図１１にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となる。
【００４２】
ところで、本実施形態の電界放射型電子源１０においては、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分と導電性層８との間に高抵抗の第１の半導体層２３ｂを介在させ、ドリフト部６ａにおける中央部と導電性層８との間に低抵抗の第２の半導体層２３ａを介在させている点に特徴がある。ここにおいて、第２の半導体層２３ａは第１の半導体層２３ｂに比べて抵抗が十分に小さくなるように不純物をドーピングしてある。なお、この不純物のドーピングに際してはイオンインプラテーション技術や拡散技術などを利用すればよい。
【００４３】
しかして、本実施形態の電界放射型電子源では、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分と導電性層８との間に第１の半導体層２３ｂを介在させ、ドリフト部６ａの中央部と導電性層８との間に第１の半導体層２３ｂに比べて抵抗が十分に小さな第２の半導体層２３ａを介在させてあることにより、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度がドリフト部６ａの中央部の電界強度に比べて十分に小さくなるので、ドリフト部６ａをドリフトする電子の大部分がドリフト部６ａの中央部を通ることになり、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分を通る電子の過剰な放出を防止することができる。しかも、ドリフト部６ａにおける境界近傍の部分の電界強度が中央部の電界強度よりも小さくなることによって、ドリフト部６ａにおける境界近傍の部分の絶縁破壊を防止することができ、導電性層８と表面電極７との間に局所的に過大な電流が流れるのを防ぐことができる。また、本実施形態の電界放射型電子源１０では、図９に示した従来構成の電界放射型電子源１０’と同様に、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【００４４】
なお、本実施形態では、第１の半導体層２３ｂと第２の半導体層２３ａとが、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度をドリフト部６ａの中央部の電界強度よりも小さくする電界緩和手段を構成している。要するに、上記電界緩和手段がドリフト部６ａにおける分離部６ｂとの境界近傍の部分と導電性層８との間に介在させた高抵抗の第１の半導体層２３ｂと、ドリフト部６ａにおける中央部と導電性層８との間に介在させた低抵抗の第２の半導体層２３ａとからなるので、表面電極７および導電性層８それぞれのパターンの制約をなくすことができる。
【００４５】
（参考例２）
本参考例の電界放射型電子源１０の基本構成は図１２に示した従来構成と略同じであって、図４に示すように、絶縁性基板１１の一表面上に金属薄膜（例えば、タングステン薄膜）よりなる導電性層８が形成され、導電性層８上に酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの周囲に形成された多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。ここに、強電界ドリフト層６は、導電性層８が形成された絶縁性基板１１の上記一表面側の全面にノンドープの多結晶シリコン層を堆積させた後に、当該多結晶シリコン層のうちドリフト部６ａに対応した部位を陽極酸化処理にて多孔質化し（以下、この多孔質化された部分を多孔質多結晶シリコン層と称す）、多孔質多結晶シリコン層を例えば急速加熱法によって酸化することにより形成されている。ここに、導電性層８の厚さを２００ｎｍ、強電界ドリフト層６の厚さを１．５μｍ、ドリフト部６ａの厚さを１．０μｍ、表面電極７の膜厚を１５ｎｍにそれぞれ設定してあるが、これらの数値はそれぞれ一例であって特に限定するものではない。なお、本参考例では絶縁性基板１１が基板を構成している。
【００４６】
本参考例の電界放射型電子源１０における強電界ドリフト層６では、ドリフト部６ａの形成にあたって、上述のノンドープの多結晶シリコン層を表面から深さ方向に多孔質化し導電性層８に達しないように途中で多孔質化を停止しているので、当該多結晶シリコン層の一部からなる半導体層３がドリフト部６ａと導電性層８との間に介在しているが、上述のノンドープの多結晶シリコン層を表面から深さ方向において導電性層８に達するまで多孔質化することで半導体層３を介在させずに導電性層８上にドリフト部６ａを形成してもよい。
【００４７】
本参考例の電界放射型電子源１０の基本動作は図１２に示した従来構成と略同じであって、図１２に示した従来構成と同様、表面電極７を真空中に配置するとともに図１３に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７を導電性層８に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、ドリフト部６ａに作用する電界により導電性層８から注入された電子が強電界ドリフト層６のドリフト部６ａをドリフトし表面電極７を通して放出される。なお、本参考例におけるドリフト部６ａは、上述の図９に示した電界放射型電子源１０’における強電界ドリフト層６と同様の構造を有しいると考えられ、図１１に示すように、少なくとも、導電性層８の表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、ドリフト部６ａは、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４を集中的に通り、注入された電子はシリコン酸化膜６４を通る強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１１中の矢印Ａの向きへ（図１１中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６のドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００４８】
なお、本参考例では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化したものでもよい。強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図１１にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となる。
【００４９】
ところで、本参考例の電界放射型電子源１０においては、表面電極７が、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分に重なる領域に切欠部７ａが形成されている点に特徴がある。すなわち、ドリフト部６ａは中央部においては表面電極７が積層されているが、分離部６ｂとの境界近傍の部分においては表面電極７が存在しないようになっている。要するに、図４の左右方向については表面電極７の幅をドリフト部６ａの幅よりも小さくし且つ表面電極７の両端がドリフト部６ａの両端よりも内側に位置している。
【００５０】
しかして、本参考例の電界放射型電子源では、表面電極７においてドリフト部６ａにおける分離部６ｂとの境界近傍の部分に重なる領域に切欠部７ａが形成されていることにより、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度がドリフト部６ａの中央部の電界強度に比べて十分に小さくなるので、ドリフト部６ａをドリフトする電子の大部分がドリフト部６ａの中央部を通ることになり、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分を通る電子の過剰な放出を防止することができる。しかも、ドリフト部６ａにおける境界近傍の部分の電界強度が中央部の電界強度よりも小さくなることによって、ドリフト部６ａにおける境界近傍の部分の絶縁破壊を防止することができ、導電性層８と表面電極７との間に局所的に過大な電流が流れるのを防ぐことができる。また、本参考例の電界放射型電子源１０では、図９に示した従来構成の電界放射型電子源１０’と同様に、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【００５１】
なお、本参考例では、表面電極７の切欠部７ａが、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度をドリフト部６ａの中央部の電界強度よりも小さくする電界緩和手段を構成している。したがって、本参考例では、表面電極７のパターンを変更するだけ（つまり、表面電極７をパターニングするためのマスクを変更するだけ）で電子の過剰な放出を防止することができる。
【００５２】
（参考例３）
本参考例の電界放射型電子源１０の基本構成は図１２に示した従来構成と略同じであって、図５に示すように、絶縁性基板１１の一表面上に所定形状にパターニングされた金属薄膜（例えば、タングステン薄膜）よりなる導電性層８が形成され、導電性層８が形成された絶縁性基板１１の上記一表面側に酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの周囲に形成された多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６が形成され、強電界ドリフト層６上に所定形状にパターニングされた金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。ここに、強電界ドリフト層６は、導電性層８が形成された絶縁性基板１１の上記一表面側の全面にノンドープの多結晶シリコン層を堆積させた後に、当該多結晶シリコン層のうちドリフト部６ａに対応した部位を陽極酸化処理にて多孔質化し（以下、この多孔質化された部分を多孔質多結晶シリコン層と称す）、多孔質多結晶シリコン層を例えば急速加熱法によって酸化することにより形成されている。ここに、導電性層８の厚さを２００ｎｍ、強電界ドリフト層６の厚さを１．５μｍ、ドリフト部６ａの厚さを１．０μｍ、表面電極７の膜厚を１５ｎｍにそれぞれ設定してあるが、これらの数値はそれぞれ一例であって特に限定するものではない。なお、本参考例では絶縁性基板１１が基板を構成している。
【００５３】
本参考例の電界放射型電子源１０における強電界ドリフト層６では、ドリフト部６ａの形成にあたって、上述のノンドープの多結晶シリコン層を表面から深さ方向に多孔質化し導電性層８に達しないように途中で多孔質化を停止しているので、当該多結晶シリコン層の一部からなる半導体層３がドリフト部６ａと導電性層８との間に介在しているが、上述のノンドープの多結晶シリコン層を表面から深さ方向において導電性層８に達するまで多孔質化することで半導体層３を介在させずに導電性層８上にドリフト部６ａを形成してもよい。
【００５４】
本参考例の電界放射型電子源１０の基本動作は図１２に示した従来構成と略同じであって、図１２に示した従来構成と同様、表面電極７を真空中に配置するとともに図１３に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７を導電性層８に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、ドリフト部６ａに作用する電界により導電性層８から注入された電子が強電界ドリフト層６のドリフト部６ａをドリフトし表面電極７を通して放出される。なお、本参考例におけるドリフト部６ａは、上述の図９に示した電界放射型電子源１０’における強電界ドリフト層６と同様の構造を有しいると考えられ、図１１に示すように、少なくとも、導電性層８の表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、ドリフト部６ａは、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４を集中的に通り、注入された電子はシリコン酸化膜６４を通る強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１１中の矢印Ａの向きへ（図１１中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６のドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００５５】
なお、本参考例では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化したものでもよい。強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図１１にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となる。
【００５６】
ところで、本参考例の電界放射型電子源１０においては、導電性層８において、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分に重なる領域に切欠部８ａが形成されている点に特徴がある。すなわち、導電性層８は、ドリフト部６ａの中央部に重なる部位には形成されているが、分離部６ｂとの境界近傍の部分においては切欠部８ａが形成されている。要するに、図５の左右方向については導電性層８の幅をドリフト部６ａの幅よりも小さくし且つ導電性層８の両端がドリフト部６ａの両端よりも内側に位置している。
【００５７】
しかして、本参考例の電界放射型電子源では、導電性層８においてドリフト部６ａにおける分離部６ｂとの境界近傍の部分に重なる領域に切欠部８ａが形成されていることにより、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度がドリフト部６ａの中央部の電界強度に比べて十分に小さくなるので、ドリフト部６ａをドリフトする電子の大部分がドリフト部６ａの中央部を通ることになり、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分を通る電子の過剰な放出を防止することができる。しかも、ドリフト部６ａにおける境界近傍の部分の電界強度が中央部の電界強度よりも小さくなることによって、ドリフト部６ａにおける境界近傍の部分の絶縁破壊を防止することができ、導電性層８と表面電極７との間に局所的に過大な電流が流れるのを防ぐことができる。また、本参考例の電界放射型電子源１０では、図９に示した従来構成の電界放射型電子源１０’と同様に、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【００５８】
なお、本参考例では、導電性層８の切欠部８ａが、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度をドリフト部６ａの中央部の電界強度よりも小さくする電界緩和手段を構成している。したがって、本参考例では、導電性層８のパターンを変更するだけ（つまり、導電性層８をパターニングするためのマスクを変更するだけ）で電子の過剰な放出を防止することができる。
【００５９】
（参考例４）
本参考例の電界放射型電子源１０の基本構成は図１４に示した従来構成と略同じであって、図６に示すように、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の導電性層（以下、下部電極と称す）８と、下部電極８にそれぞれ重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨って下部電極８に交差（直交）する方向に列設された複数の表面電極７とを備えている。ここにおいて、下部電極８はタングステン薄膜により構成し、表面電極７は金薄膜からなる導電性薄膜により構成している。また、下部電極８の膜厚は２００ｎｍ、表面電極７の膜厚は１５ｎｍにそれぞれ設定されているが、これらの膜厚は特に限定するものではない。また、強電界ドリフト層６の厚さは１．５μｍ、ドリフト部６ａの厚さは１．５μｍにそれぞれ設定してあるが、強電界ドリフト層６およびドリフト部６ａの厚さも特に限定するものではない。なお、本参考例では、絶縁性基板１１が基板を構成している。
【００６０】
本参考例の電界放射型電子源１０では、図１４に示した従来構成と同様、絶縁性基板１１の一表面上に列設された複数の下部電極８と、強電界ドリフト層６上に列設された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と下部電極８との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と下部電極８との交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、表面電極７と下部電極８とからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する表面電極７と下部電極８との組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、表面電極７と下部電極８との間に印加する電圧は１０〜２０Ｖ程度になっている。ここにおいて、各表面電極７は、短冊状に形成され、長手方向の両端部上にそれぞれパッド２７が形成されている。また、各下部電極８も、短冊状に形成され、長手方向の両端部上にそれぞれパッド２８が形成されている。
【００６１】
本参考例におけるドリフト部６ａは、上述の図９に示した電界放射型電子源１０’における強電界ドリフト層６と同様の構造を有しいると考えられ、図１１に示すように、少なくとも、導電性層８の表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、ドリフト部６ａは、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４を集中的に通り、注入された電子はシリコン酸化膜６４を通る強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１１中の矢印Ａの向きへ（図１１中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６のドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００６２】
なお、本参考例では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化したものでもよい。強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図１１にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となる。
【００６３】
ところで、本参考例の電界放射型電子源１０においては、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分と表面電極７との間にシリコン酸化膜よりなる絶縁膜１６を介在させている点に特徴がある。すなわち、ドリフト部６ａは中央部においては表面電極７が積層されているが、分離部６ｂとの境界近傍の部分においては絶縁膜１６が積層されている。また、ドリフト部６ａの表面側には隣り合う表面電極７に跨ってシリコン酸化膜よりなる絶縁膜２６が形成されている。ここに、絶縁膜２６はドリフト部６ａの長手方向における両端部がそれぞれ各表面電極７の幅方向の一端部と重なっている。
【００６４】
なお、本参考例では、各絶縁膜１６，２６をシリコン酸化膜により構成しているが、シリコン酸化膜に限らず、例えばシリコン窒化膜により構成してもよい。
【００６５】
しかして、本参考例の電界放射型電子源１０では、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分と表面電極７との間に絶縁膜１６を介在させていることにより、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度がドリフト部６ａの中央部の電界強度に比べて十分に小さくなるので、ドリフト部６ａをドリフトする電子の大部分がドリフト部６ａの中央部を通ることになり、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分を通る電子の過剰な放出を防止することができ、しかも、隣り合う表面電極７の間を絶縁膜１６により絶縁することができる。また、本参考例の電界放射型電子源１０におけるドリフト部６ａの表面側には隣り合う表面電極７に跨ってシリコン酸化膜よりなる絶縁膜２６が形成されているので、隣り合う表面電極７の間の部位を通して電子が放出されるのを防ぐことができるとともに、クロストークを防ぐことができる。さらに、ドリフト部６ａにおける境界近傍の部分の電界強度が中央部の電界強度よりも小さくなることによって、ドリフト部６ａにおける境界近傍の部分の絶縁破壊を防止することができ、導電性層８と表面電極７との間に局所的に過大な電流が流れるのを防ぐことができる。また、本参考例の電界放射型電子源１０では、図９に示した従来構成の電界放射型電子源１０’と同様に、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【００６６】
なお、本参考例では、絶縁膜１６が、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度をドリフト部６ａの中央部の電界強度よりも小さくする電界緩和手段を構成している。
【００６７】
（実施形態３）
本実施形態の電界放射型電子源１０の基本構成は図１４に示した従来構成と略同じであって、図７に示すように、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の導電性層（以下、下部電極と称す）８と、下部電極８にそれぞれ重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨って下部電極８に交差（直交）する方向に列設された複数の表面電極７とを備えている。ここにおいて、下部電極８はタングステン薄膜により構成し、表面電極７は金薄膜からなる導電性薄膜により構成している。また、下部電極８の膜厚は２００ｎｍ、表面電極７の膜厚は１５ｎｍにそれぞれ設定されているが、これらの膜厚は特に限定するものではない。また、強電界ドリフト層６の厚さは１．５μｍ、ドリフト部６ａの厚さは１．５μｍにそれぞれ設定してあるが、強電界ドリフト層６およびドリフト部６ａの厚さも特に限定するものではない。なお、本実施形態では、絶縁性基板１１が基板を構成している。
【００６８】
本実施形態の電界放射型電子源１０では、図１４に示した従来構成と同様、絶縁性基板１１の一表面上に列設された複数の下部電極８と、強電界ドリフト層６上に列設された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と下部電極８との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と下部電極８との交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、表面電極７と下部電極８とからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する表面電極７と下部電極８との組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、表面電極７と下部電極８との間に印加する電圧は１０〜２０Ｖ程度になっている。ここにおいて、各表面電極７は、短冊状に形成され、長手方向の両端部上にそれぞれパッド２７が形成されている。また、各下部電極８も、短冊状に形成され、長手方向の両端部上にそれぞれパッド２８が形成されている。
【００６９】
本実施形態におけるドリフト部６ａは、上述の図９に示した電界放射型電子源１０’における強電界ドリフト層６と同様の構造を有しいると考えられ、図１１に示すように、少なくとも、導電性層８の表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、ドリフト部６ａは、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４を集中的に通り、注入された電子はシリコン酸化膜６４を通る強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１１中の矢印Ａの向きへ（図１１中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６のドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００７０】
なお、本実施形態では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化したものでもよい。強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図１１にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となる。
【００７１】
ところで、本実施形態の電界放射型電子源１０においては、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分と導電性層８との間で導電性層８上に絶縁膜１７が形成されている点に特徴がある。すなわち、ドリフト部６ａの中央部は導電性層８上に積層されているが、分離部６ｂとの境界近傍の部分においては絶縁膜１７が形成されている。また、ドリフト部６ａの導電性層８側には隣り合う表面電極７に跨ってシリコン酸化膜よりなる絶縁膜３７が形成されている。ここに、絶縁膜３７はドリフト部６ａの長手方向における両端部がそれぞれ各表面電極７の幅方向の一端部と重なっている。
【００７２】
なお、本実施形態では、各絶縁膜１７，３７をシリコン酸化膜により構成しているが、シリコン酸化膜に限らず、例えばシリコン窒化膜により構成してもよい。
【００７３】
しかして、本実施形態の電界放射型電子源１０では、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分と導電性層８との間で導電性層８上に絶縁膜１７が形成されていることにより、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度がドリフト部６ａの中央部の電界強度に比べて十分に小さくなるので、ドリフト部６ａをドリフトする電子の大部分がドリフト部６ａの中央部を通ることになり、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分を通る電子の過剰な放出を防止することができ、しかも、ドリフト部６ａの導電性層８側には隣り合う表面電極７に跨ってシリコン酸化膜よりなる絶縁膜３７が形成されているので、隣り合う表面電極７の間の部位を通して電子が放出されるのを防ぐことができるとともに、クロストークを防ぐことができる。さらに、ドリフト部６ａにおける境界近傍の部分の電界強度が中央部の電界強度よりも小さくなることによって、ドリフト部６ａにおける境界近傍の部分の絶縁破壊を防止することができ、導電性層８と表面電極７との間に局所的に過大な電流が流れるのを防ぐことができる。また、本実施形態の電界放射型電子源１０では、図９に示した従来構成の電界放射型電子源１０’と同様に、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【００７４】
なお、本実施形態では、絶縁膜１７が、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度をドリフト部６ａの中央部の電界強度よりも小さくする電界緩和手段を構成している。
【００７５】
（実施形態４）
本実施形態の電界放射型電子源１０の基本構成は図１４に示した従来構成と略同じであって、図８に示すように、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の導電性層（以下、下部電極と称す）８と、下部電極８を形成した絶縁性基板１１の上記一表面側に形成された強電界ドリフト層６と、強電界ドリフト層６の上で下部電極８に交差（直交）する方向に列設された複数の表面電極７とを備えている。ここにおいて、強電界ドリフト層６は、表面電極７と下部電極８との重なる領域において表面電極７側に形成された酸化した多孔質多結晶シリコン層よりなるドリフト部６ａと、表面電極７の長手方向において隣り合うドリフト部６ａの間に形成されたノンドープの多結晶シリコン層からなる分離部６ｂと、ドリフト部６ａにおける分離部６ａとの境界近傍の部分と導電性層８との間に介在させた高抵抗の第１の半導体層２３ｂと、ドリフト部６ａと下部電極８との間に形成された低抵抗の第２の半導体層２３ａと、下部電極８の長手方向において隣り合うドリフト部６ａ間に形成された分離部６ｃとを有している。
【００７６】
なお、下部電極８はタングステン薄膜により構成し、表面電極７は金薄膜からなる導電性薄膜により構成している。また、下部電極８の膜厚は２００ｎｍ、表面電極７の膜厚は１５ｎｍにそれぞれ設定されているが、これらの膜厚は特に限定するものではない。また、強電界ドリフト層６の厚さは１．５μｍ、ドリフト部６ａの厚さは１．０μｍにそれぞれ設定してあるが、強電界ドリフト層６およびドリフト部６ａの厚さも特に限定するものではない。なお、本実施形態では、絶縁性基板１１が基板を構成している。
【００７７】
本実施形態の電界放射型電子源１０では、図１４に示した従来構成と同様、絶縁性基板１１の一表面上に列設された複数の下部電極８と、強電界ドリフト層６上に列設された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と下部電極８との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と下部電極８との交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、表面電極７と下部電極８とからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する表面電極７と下部電極８との組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、表面電極７と下部電極８との間に印加する電圧は１０〜２０Ｖ程度になっている。ここにおいて、各表面電極７は、短冊状に形成され、長手方向の両端部上にそれぞれパッド２７が形成されている。また、各下部電極８も、短冊状に形成され、長手方向の両端部上にそれぞれパッド２８が形成されている。
【００７８】
本実施形態におけるドリフト部６ａは、上述の図９に示した電界放射型電子源１０’における強電界ドリフト層６と同様の構造を有しいると考えられ、図１１に示すように、少なくとも、導電性層８の表面側に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの微結晶シリコン層６３と、微結晶シリコン層６３の表面に形成され当該微結晶シリコン層６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、ドリフト部６ａは、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４を集中的に通り、注入された電子はシリコン酸化膜６４を通る強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１１中の矢印Ａの向きへ（図１１中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６のドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００７９】
なお、本実施形態では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化したものでもよい。強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図１１にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となる。
【００８０】
ところで、本実施形態の電界放射型電子源１０においては、上述のようにドリフト部６ａにおける分離部６ｂとの境界近傍の部分と導電性層８との間に高抵抗の第１の半導体層２３ｂを介在させ、ドリフト部６ａの中央部と導電性層８との間に第１の半導体層２３ｂに比べて抵抗が十分に小さな第２の半導体層２３ａを介在させている点に特徴がある。
【００８１】
しかして、本実施形態の電界放射型電子源１０では、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分と導電性層８との間に高抵抗の第１の半導体層２３ｂを介在させ、ドリフト部６ａの中央部と導電性層８との間に第１の半導体層２３ｂに比べて抵抗が十分に小さな第２の半導体層２３ａを介在させていることにより、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度がドリフト部６ａの中央部の電界強度に比べて十分に小さくなるので、ドリフト部６ａをドリフトする電子の大部分がドリフト部６ａの中央部を通ることになり、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分を通る電子の過剰な放出を防止することができ、しかも、隣り合うドリフト部６ａの間が分離部６ｂ若しくは分離部６ｃにより分離されているので、隣り合う表面電極７の間の部位を通して電子が放出されるのを防ぐことができるとともに、クロストークを防ぐことができる。さらに、ドリフト部６ａにおける境界近傍の部分の電界強度が中央部の電界強度よりも小さくなることによって、ドリフト部６ａにおける境界近傍の部分の絶縁破壊を防止することができ、導電性層８と表面電極７との間に局所的に過大な電流が流れるのを防ぐことができる。また、本実施形態の電界放射型電子源１０では、図９に示した従来構成の電界放射型電子源１０’と同様に、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【００８２】
なお、本実施形態では、第１の半導体層２３ｂと第２の半導体層２３ａとが、ドリフト部６ａにおける分離部６ｂとの境界近傍の部分の電界強度をドリフト部６ａの中央部の電界強度よりも小さくする電界緩和手段を構成している。要するに、上記電界緩和手段がドリフト部６ａにおける分離部６ｂとの境界近傍の部分と導電性層８との間に介在させた高抵抗の第１の半導体層２３ｂと、ドリフト部６ａにおける中央部と導電性層８との間に介在させた低抵抗の第２の半導体層２３ａとからなるので、表面電極７および導電性層８それぞれのパターンの制約をなくすことができる。
【００８３】
ところで、上記各実施形態においては、表面電極７を構成する導電性薄膜として金薄膜を用いているが、表面電極７の材料は金に限定されるものではなく、例えば、アルミニウム、クロム、タングステン、ニッケル、白金などの仕事関数が小さな材料を用いてもよい。ここに、金の仕事関数は５．１０ｅＶ、アルミニウムの仕事関数は４．２８ｅＶ、クロムの仕事関数は４．５０ｅＶ、タングステンの仕事関数は４．５５ｅＶ、ニッケルの仕事関数は５．１５ｅＶ、白金の仕事関数は５．６５ｅＶである。また、表面電極７を厚み方向に積層された複数層の薄膜電極層からなる導電性薄膜により構成してもよい。この場合、最上層の薄膜電極層としては、耐酸化性に優れ仕事関数が小さな性質を有する材料を採用し、最下層の薄膜電極層としては、仕事関数が小さく且つ強電界ドリフト層６との密着性が良い性質の材料を採用すればよい。ここに、最下層の薄膜電極層の材料は、最上層の薄膜電極層の材料に比べて強電界ドリフト層６中へ拡散しにくい（つまり、強電界ドリフト層６の材料中での拡散係数が小さい）性質を有していることが望ましい。
【００８４】
上述のような仕事関数が小さくかつ強電界ドリフト層６との密着性が良い性質を有する表面電極７を採用することにより、表面電極７が強電界ドリフト層６から剥離するのを防止することができ、表面電極７の断線を防止できるとともに経時安定性が向上し、また、製造時の歩留まりが高くなって低コスト化を図ることができる。
【００８５】
また、最上層の薄膜電極層としては例えば金を用い、最下層の薄膜電極層としては、クロムを用いればよいが、最下層の薄膜電極層としてはクロムの代わりに、ニッケル、白金、チタン、ジルコニウム、ロジウム、ハフニウム、イリジウムのいずれかあるいはそれらの酸化物を用いてもよい。最下層の薄膜電極層として、クロム、ニッケル、白金、チタン、ジルコニウム、ロジウム、ハフニウム、イリジウムのいずれかあるいはそれらの酸化物を用いることにより、最下層の薄膜電極層の材料コストを比較的安価にすることができる。
【００８６】
また、上記各実施形態では、導電性層（下部電極）８としてタングステン薄膜を用いているが、導電性層８の材料はタングステンに限定されるものではなく、タングステンの代わりに、アルミニウム、ニッケル、コバルト、クロム、ハフニウム、モリブデン、パラジウム、白金、ロジウム、タンタル、チタン、ジルコニウムのいずれかを用いてもよいし、これらの金属の酸化物やこれらの金属のうちの複数種類よりなる合金膜や、これらの金属とＳｉとの合金（例えば、アルミニウムを主成分としたＡｉ−Ｓｉ合金）やシリサイド膜を用いてもよい。
【００８７】
なお、導電性層８を厚み方向に積層された複数層の導電性膜からなる導電性層により構成してもよい。複数層の導電性膜により導電性層を構成する場合には、例えば最上層の導電性膜としてアルミニウムを用い、最下層の導電性膜としてはアルミニウムに比べて抵抗が小さな銅を用いればよい。
【００８８】
【発明の効果】
請求項１，２の発明は、基板と、基板の一表面側に形成された導電性層と、導電性層の表面側に形成された酸化若しくは窒化した多孔質半導体層よりなるドリフト部およびドリフト部の周囲に形成された分離部を有する強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、表面電極を導電性層に対して正極として電圧を印加したときにドリフト部に作用する電界により導電性層から注入された電子がドリフト部をドリフトし表面電極を通して放出されるようにし、ドリフト部における分離部との境界近傍の部分の電界強度をドリフト部の中央部の電界強度よりも小さくする電界緩和手段が設けられてなるものであり、ドリフト部における分離部との境界近傍の部分の電界強度をドリフト部の中央部の電界強度よりも小さくする電界緩和手段が設けられていることにより、ドリフト部における境界近傍の部分の電界強度が中央部の電界強度よりも小さくなってドリフト部をドリフトする電子は大部分がドリフト部の中央部を通ることになり、電子の過剰な放出を防止することができるという効果がある。しかも、ドリフト部における境界近傍の部分の電界強度が中央部の電界強度よりも小さくなることによって、ドリフト部における境界近傍の部分の絶縁破壊を防止することができ、導電性層と表面電極との間に局所的に過大な電流が流れるのを防ぐことができるという効果がある。
【００９０】
また、請求項１の発明は、電界緩和手段は、ドリフト部における前記境界近傍の部分と導電性層との間で導電性層上に形成された絶縁膜よりなるので、表面電極と導電性層とを複数個ずつ備え且つこれら複数の表面電極と複数の導電性層とを交差する方向に配設したマトリクス構造を採用する場合にクロストークの発生を防止することができるという効果がある。
【００９１】
また、請求項２の発明は、電界緩和手段は、ドリフト部における前記境界近傍の部分と導電性層との間に介在させた高抵抗の第１の半導体層と、ドリフト部の中央部と導電性層との間に介在させた低抵抗の第２の半導体層とからなるので、表面電極および導電性層それぞれのパターンの制約をなくすことができるという効果がある。
【図面の簡単な説明】
【図１】 参考例１を示す概略断面図である。
【図２】 実施形態１を示す概略断面図である。
【図３】 実施形態２を示す概略断面図である。
【図４】 参考例２を示す概略断面図である。
【図５】 参考例３を示す概略断面図である。
【図６】 参考例４を示す一部破断した斜視図である。
【図７】 実施形態３を示す一部破断した斜視図である。
【図８】 実施形態４を示す一部破断した斜視図である。
【図９】 従来例を示す概略断面図である。
【図１０】 同上の動作説明図である。
【図１１】 同上の動作説明図である。
【図１２】 他の従来例を示す概略断面図である。
【図１３】 同上の動作説明図である。
【図１４】 同上を応用したディスプレイの概略構成図である。
【符号の説明】
３ 半導体層
６ 強電界ドリフト層
６ａ ドリフト部
６ｂ 分離部
７ 表面電極
８ 導電性層
１０ 電界放射型電子源
１１ 絶縁性基板
１６ 絶縁膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a field emission electron source configured to emit an electron beam by field emission.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as a field emission electron source, there is a so-called Spindt type electrode disclosed in, for example, US Pat. No. 3,665,241. The Spindt-type electrode includes a substrate on which a large number of minute triangular pyramid-shaped emitter tips are arranged, a gate layer that has a radiation hole that exposes the tip of the emitter tip and is insulated from the emitter tip, And emitting an electron beam from the tip of the emitter chip through the radiation hole by applying a high voltage with the emitter chip as a negative electrode with respect to the gate layer in a vacuum.
[0003]
However, the Spindt-type electrode has a complicated manufacturing process and it is difficult to accurately configure a large number of triangular-pyramidal emitter chips. For example, it is difficult to increase the area when applied to a flat light emitting device or a display. There was a problem. In addition, since the electric field concentrates on the tip of the emitter tip of the Spindt-type electrode, when the degree of vacuum around the tip of the emitter tip is low and residual gas exists, the residual gas is turned into positive ions by emitted electrons. Because it is ionized and positive ions collide with the tip of the emitter tip, the tip of the emitter tip is damaged (for example, damage caused by ion bombardment), and the current density and efficiency of emitted electrons become unstable. There arises a problem that the life of the chip is shortened. Therefore, in a Spindt-type electrode, in order to prevent the occurrence of this kind of problem, a high vacuum (about 10-FivePa to about 10-6Pa), and there is a problem that the cost becomes high and the handling becomes troublesome.
[0004]
In order to improve this kind of problem, field emission electron sources of MIM (Metal Insulator Metal) type or MOS (Metal Oxide Semiconductor) type have been proposed. The former is a planar field emission electron source having a metal-insulating film-metal and the latter a metal-oxide film-semiconductor laminated structure. However, in order to increase the electron emission efficiency in this type of field emission electron source (in order to emit many electrons), it is necessary to reduce the thickness of the insulating film or the oxide film. If the film thickness of the insulating film or the oxide film is too thin, there is a risk of causing dielectric breakdown when a voltage is applied between the upper and lower electrodes of the laminated structure, and in order to prevent such dielectric breakdown, There is a problem that the electron emission efficiency (extraction efficiency) cannot be made very high because there is a restriction on the thinning of the insulating film and the oxide film.
[0005]
In recent years, as disclosed in JP-A-8-250766, a single crystal semiconductor substrate such as a silicon substrate is used, and a porous semiconductor layer (porous) is formed by anodizing one surface of the semiconductor substrate. A field emission electron source (semiconductor) configured to form a silicon thin film, form a metal thin film on the porous semiconductor layer, and apply a voltage between the semiconductor substrate and the metal thin film to emit electrons. Cold electron-emitting devices) have been proposed.
[0006]
However, the field emission electron source described in JP-A-8-250766 described above has a problem that it is difficult to increase the area and cost because the substrate is limited to a semiconductor substrate. Further, in the field emission electron source described in JP-A-8-250766, a so-called popping phenomenon is likely to occur during electron emission, and unevenness in the amount of electron emission is likely to occur. There is a problem that can be done.
[0007]
Therefore, the inventors of the present application disclosed in Japanese Patent Application Nos. 10-272340 and 10-272342 a rapid thermal oxidation (RTO) of a porous polycrystalline semiconductor layer (for example, a porous polycrystalline silicon layer). ) A field emission electron source in which a strong electric field drift layer in which electrons injected from the conductive substrate drift between the conductive substrate and the metal thin film (surface electrode) is formed by rapid thermal oxidation by technology. Proposed. For example, as shown in FIG. 9, the field emission electron source 10 ′ has a strong electric field drift composed of a porous polycrystalline silicon layer oxidized on the main surface (one surface) side of an n-type silicon substrate 1 which is a conductive substrate. A layer 6 is formed, a surface electrode 7 made of a metal thin film is formed on the strong electric field drift layer 6, and an ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1.
[0008]
In the field emission electron source 10 ′ having the configuration shown in FIG. 9, the surface electrode 7 is arranged in a vacuum, and the collector electrode 12 is arranged facing the surface electrode 7 as shown in FIG. Implanted from the n-type silicon substrate 1 by applying a DC voltage Vps as a positive electrode to the silicon substrate 1 (ohmic electrode 2) and applying a DC voltage Vc as a positive electrode to the surface electrode 7 with respect to the surface electrode 7 The drifted electrons drift through the strong electric field drift layer 6 and are emitted through the surface electrode 7 (note that the one-dot chain line in FIG.-Shows the flow). Therefore, it is desirable to use a material having a small work function as the surface electrode 7. Here, a current flowing between the surface electrode 7 and the ohmic electrode 2 is referred to as a diode current Ips, a current flowing between the collector electrode 12 and the surface electrode 7 is referred to as an emitted electron current Ie, and emitted electrons with respect to the diode current Ips. The larger the current Ie (the larger Ie / Ips), the higher the electron emission efficiency. In the field emission electron source 10 ', electrons can be emitted even when the DC voltage Vps applied between the surface electrode 7 and the ohmic electrode 2 is set to a low voltage of about 10 to 20V.
[0009]
In this field emission type electron source 10 ', the electron emission characteristic is less dependent on the degree of vacuum, and a popping phenomenon does not occur during electron emission, and electrons can be stably emitted with high electron emission efficiency. Here, as shown in FIG. 11, the strong electric field drift layer 6 includes at least columnar polycrystalline silicon grains 51 arranged on the main surface side of the n-type silicon substrate 1 that is a conductive substrate, and grains 51. A thin silicon oxide film 52 formed on the surface, a nanometer order microcrystalline silicon layer 63 interposed between the grains 51, and a crystal grain size of the microcrystalline silicon layer 63 formed on the surface of the microcrystalline silicon layer 63. The silicon oxide film 64, which is an insulating film having a small thickness, is considered to be included. That is, the strong electric field drift layer 6 is considered that the surface of each grain is porous and the crystalline state is maintained at the center of each grain. Therefore, most of the electric field applied to the strong electric field drift layer 6 intensively passes through the silicon oxide film 64, and the injected electrons are accelerated by the strong electric field passing through the silicon oxide film 64 and pass between the grains 51 of the polycrystalline silicon. Since drifting toward the surface in the direction of arrow A in FIG. 11 (upward in FIG. 11), the electron emission efficiency can be improved. Here, the electrons reaching the surface of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum. The film thickness of the surface electrode 7 is set to about 10 nm to 15 nm.
[0010]
By the way, if a conductive substrate formed on an insulating substrate such as a glass substrate is used instead of the semiconductor substrate such as the n-type silicon substrate 1 as the conductive substrate, the area of the electron source can be increased and the cost can be reduced. Can be realized.
[0011]
FIG. 12 shows a field emission electron source 10 ″ using a conductive substrate composed of an insulating substrate 11 made of a glass substrate and a conductive layer 8 formed on one surface of the insulating substrate 11. That is, FIG. As shown in FIG. 12, this field emission electron source 10 ″ has a conductive layer 8 made of a metal thin film (for example, a tungsten thin film) formed on one surface of an insulating substrate 11, and A strong electric field drift layer 6 made of a porous polycrystalline silicon layer oxidized or nitrided is formed, and a surface electrode 7 made of a metal thin film (for example, a gold thin film) is formed on the strong electric field drift layer 6. Here, the strong electric field drift layer 6 is formed by depositing a non-doped polycrystalline silicon layer on the conductive layer 8 and then making the polycrystalline silicon layer porous by anodizing, and further oxidizing or It is formed by nitriding.
[0012]
In this field emission electron source 10 ″, the surface electrode 7 is disposed in a vacuum, and the collector electrode 12 is disposed opposite to the surface electrode 7 as shown in FIG. The DC voltage Vps is applied as the positive electrode and the DC voltage Vc is applied with the collector electrode 12 as the positive electrode with respect to the surface electrode 7, so that electrons injected from the conductive layer 8 drift in the strong electric field drift layer 6. It is emitted through the surface electrode 7 (note that the alternate long and short dash line in FIG. 13 indicates the electrons e emitted through the surface electrode 7.-Shows the flow). Here, the current flowing between the surface electrode 7 and the conductive layer 8 is referred to as a diode current Ips, the current flowing between the collector electrode 12 and the surface electrode 7 is referred to as an emission electron current Ie, and is emitted with respect to the diode current Ips. The electron emission efficiency increases as the electron current Ie increases (Ie / Ips increases). In the field emission electron source 10 ″, electrons can be emitted even when the DC voltage Vps applied between the surface electrode 7 and the conductive layer 8 is set to a low voltage of about 10 to 20V.
[0013]
When the field emission electron source 10 ″ shown in FIG. 12 is applied as an electron source for a display, for example, the configuration shown in FIG. 14 may be adopted.
[0014]
In the display shown in FIG. 14, a glass substrate 14 is disposed facing the field emission electron source 10, and a collector electrode 12 and a phosphor layer 15 are provided on the surface of the glass substrate 14 facing the field emission electron source 10. It is. Here, the phosphor layer 15 is applied on the surface of the collector electrode 12 and emits visible light by electrons emitted from the field emission electron source 10. The glass substrate 14 is separated from the field emission electron source 10 by a spacer (not shown), and an airtight space formed between the glass substrate 14 and the field emission electron source 10 is evacuated.
[0015]
The field emission electron source 10 shown in FIG. 14 includes an insulating substrate 11 made of a glass substrate, a plurality of conductive layers 8 arranged on one surface of the insulating substrate 11, and a conductive layer 8 respectively. A strong electric field drift layer 6 having a drift portion 6a made of a plurality of oxidized porous polycrystalline silicon layers formed in an overlapping manner and a separating portion 6b made of a polycrystalline silicon layer filling between the drift portions 6a; A plurality of surface electrodes 7 arranged in a direction intersecting the conductive layer 8 across the drift portion 6a and the separation portion 6b on the layer 6 are provided.
[0016]
In this field emission type electron source 10, between a plurality of conductive layers 8 arranged on one surface of an insulating substrate 11 and a plurality of surface electrodes 7 arranged on a strong electric field drift layer 6. Since the drift portion 6a of the strong electric field drift layer 6 is sandwiched, the surface electrode 7 selected by applying a voltage between the selected pair of the surface electrode 7 and the conductive layer 8 as appropriate is selected. A strong electric field acts only on the drift portion 6a at a portion corresponding to the intersection between the conductive layer 8 and the conductive layer 8 to emit electrons. That is, this corresponds to the arrangement of the electron source at the lattice point of the lattice composed of the surface electrode 7 and the conductive layer 8, and a desired combination of the surface electrode 7 and the conductive layer 8 to which a voltage is applied is selected. Electrons can be emitted from lattice points. The voltage applied between the surface electrode 7 and the conductive layer 8 is about 10 to 20V.
[0017]
[Problems to be solved by the invention]
However, in the case where the drift portion 6a is patterned as in the field emission electron source 10 shown in FIG. 14, the electric field strength in the portion of the drift portion 6a of the strong electric field drift layer 6 in the vicinity of the boundary with the separation portion 6b drifts. The amount of emitted electrons per unit area at the portion in the vicinity of the boundary with the separation portion 6b in the drift portion 6a is larger than the electric field strength at the center portion of the drift portion 6a. There is a problem in that the amount of electrons emitted is larger than that, and electrons are excessively emitted through a portion of the drift portion 6a near the boundary with the separation portion 6b. Further, since the electric field intensity at the portion in the vicinity of the boundary with the separating portion 6b in the drift portion 6a is larger, the dielectric breakdown of the drift portion 6a occurs in the portion in the vicinity of the boundary (the drift portion 6a deteriorates), and the conductive layer 8 An excessively large current flows between the surface electrode 7 and the surface electrode 7, or when the excessive current flows, the drift electrode 6a, the surface electrode 7 made of a conductive thin film, and the conductive layer 8 generate heat locally, There were problems such as deterioration of the surface electrode 7 and expansion of the degree of deterioration of the drift portion 6a. The reason why the electric field strength in the vicinity of the boundary with the separation portion 6b in the drift portion 6a is larger than the electric field strength in the central portion of the drift portion 6a is that the thickness, porosity, oxidation, or nitridation of the drift portion 6a. It is conceivable that the degree is different between the central portion of the drift portion 6a and the portion in the vicinity of the boundary.
[0018]
The present invention has been made in view of the above reasons, and an object thereof is to provide a field emission electron source capable of preventing excessive emission of electrons.
[0019]
[Means for Solving the Problems]
  Claim1, 2In order to achieve the above object, the present invention provides a drift portion comprising a substrate, a conductive layer formed on one surface side of the substrate, and an oxidized or nitrided porous semiconductor layer formed on the surface side of the conductive layer. And a strong electric field drift layer having a separation part formed around the drift part, and a surface electrode formed on the strong electric field drift layer, and applying a voltage with the surface electrode as a positive electrode with respect to the conductive layer The electrons injected from the conductive layer by the electric field acting on the drift portion drift in the drift portion and are emitted through the surface electrode, and the electric field strength of the portion near the boundary with the separation portion in the drift portion is changed to the center of the drift portion. Electric field relaxation means for making the electric field intensity smaller than the electric field strength of the part, and the electric field intensity of the part in the vicinity of the boundary with the separation part in the drift part is characterized by By providing electric field relaxation means that makes the electric field intensity smaller than the electric field intensity in the central part, the electric field intensity in the vicinity of the boundary in the drift part becomes smaller than the electric field intensity in the central part, and most electrons drift in the drift part. Passes through the center of the drift portion, and excessive emission of electrons can be prevented. In addition, since the electric field strength in the portion near the boundary in the drift portion is smaller than the electric field strength in the center portion, dielectric breakdown in the portion near the boundary in the drift portion can be prevented, and the conductive layer and the surface electrode It is possible to prevent an excessive current from flowing between them.
[0021]
  Further, in claim 1Invention,electric fieldMitigationThe stage isThe portion in the vicinity of the boundary in the lift partAnd leadBetween electrical layersLed byBecause it consists of an insulating film formed on the conductive layer, tableSurface electrodeAnd leadA plurality of conductive layers and a plurality of theseTable ofSurface electrode and multipleGuidanceThe occurrence of crosstalk can be prevented in the case of adopting a matrix structure in which the conductive layer is disposed in a direction crossing the conductive layer.
[0022]
  Further, in claim 2Invention,electric fieldMitigationThe stage isThe portion in the vicinity of the boundary in the lift partAnd leadA high-resistance first semiconductor layer interposed between the conductive layer and, DeCentral part of liftAnd leadBecause it consists of a low-resistance second semiconductor layer interposed between the conductive layer, tableSurface electrode andGuidanceThe restrictions on the pattern of each conductive layer can be eliminated.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
  (Reference Example 1)
  Of this reference exampleThe basic configuration of the field emission electron source 10 is substantially the same as the conventional configuration shown in FIG. 12, and as shown in FIG. 1, a metal thin film (for example, a tungsten thin film) is formed on one surface of the insulating substrate 11. A strong electric field having a conductive layer 8 and a drift portion 6a made of an oxidized porous polycrystalline silicon layer on the conductive layer 8 and a separation portion 6b made of a polycrystalline silicon layer formed around the drift portion 6a. A drift layer 6 is formed, and a surface electrode 7 made of a metal thin film (for example, a gold thin film) is formed on the strong electric field drift layer 6. Here, the strong electric field drift layer 6 is formed by depositing a non-doped polycrystalline silicon layer on the entire surface on the one surface side of the insulating substrate 11 on which the conductive layer 8 is formed, and then drifting out of the polycrystalline silicon layer. A portion corresponding to the portion 6a is made porous by anodization (hereinafter, the porous portion is referred to as a porous polycrystalline silicon layer), and the porous polycrystalline silicon layer is oxidized by, for example, a rapid heating method. It is formed by. Here, the thickness of the conductive layer 8 is set to 200 nm, the thickness of the strong electric field drift layer 6 is set to 1.5 μm, the thickness of the drift portion 6 a is set to 1.0 μm, and the thickness of the surface electrode 7 is set to 15 nm. However, these numbers are only examples and are not particularly limited. In addition,In this reference exampleInsulating substrate 11 constitutes the substrate.
[0026]
  Of this reference exampleIn the strong electric field drift layer 6 in the field emission electron source 10, when forming the drift portion 6 a, the non-doped polycrystalline silicon layer is made porous from the surface in the depth direction so as not to reach the conductive layer 8. Since the porosity is stopped, the semiconductor layer 3 made of a part of the polycrystalline silicon layer is interposed between the drift portion 6a and the conductive layer 8, but the above-mentioned non-doped polycrystalline silicon layer The drift portion 6a may be formed on the conductive layer 8 without interposing the semiconductor layer 3 by making it porous from the surface until reaching the conductive layer 8 in the depth direction.
[0027]
  Of this reference exampleThe basic operation of the field emission electron source 10 is substantially the same as that of the conventional configuration shown in FIG. 12. Like the conventional configuration shown in FIG. 12, the surface electrode 7 is disposed in a vacuum and as shown in FIG. A collector electrode 12 is arranged opposite to the surface electrode 7, a DC voltage Vps is applied with the surface electrode 7 as a positive electrode with respect to the conductive layer 8, and a DC voltage Vc with the collector electrode 12 as a positive electrode with respect to the surface electrode 7. Is applied, the electrons injected from the conductive layer 8 by the electric field acting on the drift portion 6 a drift through the drift portion 6 a of the strong electric field drift layer 6 and are emitted through the surface electrode 7. In addition,In this reference exampleThe drift portion 6a is considered to have the same structure as the strong electric field drift layer 6 in the field emission electron source 10 ′ shown in FIG. 9, and at least the conductive layer as shown in FIG. 8, columnar polycrystalline silicon grains 51 arranged on the front surface side, a thin silicon oxide film 52 formed on the surface of the grains 51, a nanometer order microcrystalline silicon layer 63 interposed between the grains 51, A silicon oxide film 64 that is an insulating film formed on the surface of the microcrystalline silicon layer 63 and having a film thickness smaller than the crystal grain size of the microcrystalline silicon layer 63 is considered. In other words, it is considered that the drift portion 6a has a porous surface of each grain and maintains a crystalline state at the center of each grain. Therefore, most of the electric field applied to the strong electric field drift layer 6 intensively passes through the silicon oxide film 64, and the injected electrons are accelerated by the strong electric field passing through the silicon oxide film 64 and pass between the grains 51 of the polycrystalline silicon. Since drifting toward the surface in the direction of arrow A in FIG. 11 (upward in FIG. 11), the electron emission efficiency can be improved. Here, the electrons reaching the surface of the drift portion 6a of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum.
[0028]
  In addition,In this reference exampleIs formed by oxidizing the porous polycrystalline silicon layer of the drift portion 6a of the strong electric field drift layer 6, but may also be formed by nitriding the porous polycrystalline silicon layer of the drift portion 6a of the strong electric field drift layer 6. Alternatively, a porous semiconductor layer other than the porous polycrystalline silicon layer may be oxidized or nitrided. When the drift portion 6a of the strong electric field drift layer 6 is a nitrided porous polycrystalline silicon layer, each of the silicon oxide films 52 and 64 described with reference to FIG. 11 is a silicon nitride film.
[0029]
  by the way,Of this reference exampleThe field emission electron source 10 is characterized in that an insulating film 16 made of a silicon oxide film is interposed between a portion of the drift portion 6a near the boundary with the separation portion 6b and the surface electrode 7. That is, in the drift portion 6a, the surface electrode 7 is laminated in the central portion, but the insulating film 16 is laminated in the vicinity of the boundary with the separation portion 6b. In addition,In this reference exampleThe insulating film 16 is made of a silicon oxide film, but is not limited to a silicon oxide film, and may be made of, for example, a silicon nitride film.
[0030]
  ButOf this reference exampleIn the field emission electron source, an insulating film 16 is interposed between the surface electrode 7 and the portion in the vicinity of the boundary between the drift portion 6a and the separation portion 6b, so that the vicinity of the boundary between the drift portion 6a and the separation portion 6b. Is sufficiently smaller than the electric field strength at the central portion of the drift portion 6a, so that most of the electrons drifting through the drift portion 6a pass through the central portion of the drift portion 6a. It is possible to prevent excessive emission of electrons passing through a portion in the vicinity of the boundary with the separation portion 6b. In addition, since the electric field strength in the vicinity of the boundary in the drift portion 6a is smaller than the electric field strength in the central portion, it is possible to prevent dielectric breakdown in the portion in the vicinity of the boundary in the drift portion 6a. It is possible to prevent an excessive current from flowing locally between the electrode 7 and the electrode 7. Also,Of this reference exampleIn the field emission type electron source 10, as in the field emission type electron source 10 ′ having the conventional configuration shown in FIG. 9, the electron emission characteristics are less dependent on the degree of vacuum and no popping phenomenon occurs at the time of electron emission. Electrons can be emitted with high electron emission efficiency.
[0031]
  In addition,In this reference exampleThe insulating film 16 constitutes an electric field relaxation means for making the electric field strength in the portion of the drift portion 6a near the boundary with the separation portion 6b smaller than the electric field strength in the central portion of the drift portion 6a. In short, since the electric field relaxation means is composed of the insulating film 16 interposed between the portion of the drift portion 6a near the boundary with the separation portion 6b and the surface electrode 7, a plurality of surface electrodes 7 and conductive layers 8 are formed. In the case of adopting a matrix structure in which the plurality of surface electrodes 7 and the plurality of conductive layers 8 are arranged in a crossing direction, the adjacent surface electrodes 7 can be insulated by the insulating film 16. .
[0032]
  (Embodiment1)
  The basic configuration of the field emission electron source 10 of this embodiment is substantially the same as the conventional configuration shown in FIG. 12, and a metal thin film (for example, tungsten) is formed on one surface of the insulating substrate 11 as shown in FIG. A conductive layer 8 made of a thin film, an insulating film 17 made of a silicon oxide film patterned in a predetermined shape is formed on the conductive layer 8, and the conductive layer 8 and the insulating film 17 are formed. A strong electric field drift layer 6 having a drift portion 6a made of an oxidized porous polycrystalline silicon layer and an isolation portion 6b made of a polycrystalline silicon layer formed around the drift portion 6a is formed on the one surface side of the substrate 11. A surface electrode 7 made of a metal thin film (for example, a gold thin film) is formed on the strong electric field drift layer 6. Here, the strong electric field drift layer 6 is formed by depositing a non-doped polycrystalline silicon layer on the whole surface on the one surface side of the insulating substrate 11 on which the conductive layer 8 and the insulating film 17 are formed. The portion of the layer corresponding to the drift portion 6a is made porous by anodizing (hereinafter, the porous portion is referred to as a porous polycrystalline silicon layer), and the porous polycrystalline silicon layer is rapidly heated, for example. It is formed by oxidation by the method. Here, the thickness of the conductive layer 8 is set to 200 nm, the thickness of the strong electric field drift layer 6 is set to 1.5 μm, the thickness of the drift portion 6 a is set to 1.0 μm, and the thickness of the surface electrode 7 is set to 15 nm. However, these numbers are only examples and are not particularly limited. In this embodiment, the insulating substrate 11 constitutes the substrate.
[0033]
In the strong electric field drift layer 6 in the field emission electron source 10 of the present embodiment, when forming the drift portion 6a, the above-mentioned non-doped polycrystalline silicon layer is made porous from the surface in the depth direction and does not reach the conductive layer 8. In this way, since the porosity is stopped in the middle, the semiconductor layer 3 made of a part of the polycrystalline silicon layer is interposed between the drift portion 6a and the conductive layer 8, but the above-mentioned non-doped The drift portion 6a may be formed on the conductive layer 8 without interposing the semiconductor layer 3 by making the polycrystalline silicon porous from the surface until reaching the conductive layer 8 in the depth direction.
[0034]
The basic operation of the field emission electron source 10 of the present embodiment is substantially the same as the conventional configuration shown in FIG. 12, and like the conventional configuration shown in FIG. 12, the surface electrode 7 is disposed in a vacuum and FIG. The collector electrode 12 is disposed so as to face the surface electrode 7 as shown in FIG. 6, and the DC voltage Vps is applied with the surface electrode 7 as the positive electrode with respect to the conductive layer 8. By applying a DC voltage Vc as described above, electrons injected from the conductive layer 8 by the electric field acting on the drift portion 6 a drift through the drift portion 6 a of the strong electric field drift layer 6 and are emitted through the surface electrode 7. In addition, it is thought that the drift part 6a in this embodiment has the structure similar to the strong electric field drift layer 6 in the above-mentioned field emission type electron source 10 'shown in FIG. 9, and as shown in FIG. At least columnar polycrystalline silicon grains 51 arranged on the surface side of the conductive layer 8, a thin silicon oxide film 52 formed on the surface of the grains 51, and nanometer order microcrystals interposed between the grains 51 The silicon layer 63 is considered to be composed of a silicon oxide film 64 which is an insulating film formed on the surface of the microcrystalline silicon layer 63 and having a film thickness smaller than the crystal grain size of the microcrystalline silicon layer 63. In other words, it is considered that the drift portion 6a has a porous surface of each grain and maintains a crystalline state at the center of each grain. Therefore, most of the electric field applied to the strong electric field drift layer 6 intensively passes through the silicon oxide film 64, and the injected electrons are accelerated by the strong electric field passing through the silicon oxide film 64 and pass between the grains 51 of the polycrystalline silicon. Since drifting toward the surface in the direction of arrow A in FIG. 11 (upward in FIG. 11), the electron emission efficiency can be improved. Here, the electrons reaching the surface of the drift portion 6a of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum.
[0035]
In this embodiment, the drift portion 6a of the strong electric field drift layer 6 is formed of an oxidized porous polycrystalline silicon layer. However, the porous polycrystalline silicon layer obtained by nitriding the drift portion 6a of the strong electric field drift layer 6 is used. Alternatively, a porous semiconductor layer other than the porous polycrystalline silicon layer may be oxidized or nitrided. When the drift portion 6a of the strong electric field drift layer 6 is a nitrided porous polycrystalline silicon layer, each of the silicon oxide films 52 and 64 described with reference to FIG. 11 is a silicon nitride film.
[0036]
By the way, in the field emission type electron source 10 of this embodiment, the insulating film 17 is formed on the conductive layer 8 between the conductive layer 8 and the portion in the vicinity of the boundary with the separation portion 6b in the drift portion 6a. There is a feature in that. That is, only the semiconductor layer 3 is interposed between the drift portion 6a and the conductive layer 8 in the central portion, but the semiconductor layer 3 and the insulating film 17 are interposed in the vicinity of the boundary with the separation portion 6b. ing. In this embodiment, the insulating film 17 is composed of a silicon oxide film, but is not limited to a silicon oxide film, and may be composed of, for example, a silicon nitride film.
[0037]
Therefore, in the field emission electron source according to the present embodiment, the insulating film 17 is provided on the conductive layer 8 between the conductive layer 8 and the portion in the vicinity of the boundary with the separation portion 6b in the drift portion 6a. As a result, the electric field strength at the portion in the vicinity of the boundary with the separation portion 6b in the drift portion 6a is sufficiently smaller than the electric field strength at the center portion of the drift portion 6a, so that most of the electrons drifting through the drift portion 6a 6a passes through the central portion of the drift portion 6a, and excessive emission of electrons through the portion in the vicinity of the boundary with the separation portion 6b in the drift portion 6a can be prevented. In addition, since the electric field strength in the vicinity of the boundary in the drift portion 6a is smaller than the electric field strength in the central portion, it is possible to prevent dielectric breakdown in the portion in the vicinity of the boundary in the drift portion 6a. It is possible to prevent an excessive current from flowing locally between the electrode 7 and the electrode 7. Further, in the field emission electron source 10 of the present embodiment, as in the field emission electron source 10 ′ having the conventional configuration shown in FIG. 9, the electron emission characteristics are less dependent on the degree of vacuum, and a popping phenomenon occurs during electron emission. Electrons can be stably emitted with high electron emission efficiency without being generated.
[0038]
In the present embodiment, the insulating film 17 constitutes an electric field relaxation means that makes the electric field strength in the portion of the drift portion 6a near the boundary with the separation portion 6b smaller than the electric field strength in the center portion of the drift portion 6a. . In short, the electric field relaxation means is made of the insulating film 17 provided on the conductive layer 8 between the conductive layer 8 and the portion in the vicinity of the boundary between the drift portion 6a and the separation portion 6b. In the case of adopting a matrix structure in which a plurality of layers 8 are provided and the plurality of surface electrodes 7 and the plurality of conductive layers 8 are arranged in a crossing direction, the occurrence of crosstalk can be prevented.
[0039]
  (Embodiment2)
  The basic configuration of the field emission electron source 10 of the present embodiment is substantially the same as the conventional configuration shown in FIG. 12, and a metal thin film (for example, tungsten) is formed on one surface of the insulating substrate 11 as shown in FIG. A drift layer 6a composed of a porous polycrystalline silicon layer oxidized on the one surface side of the insulating substrate 11 on which the conductive layer 8 is formed and around the drift portion 6a. A strong electric field drift layer 6 having a separation portion 6 b made of the formed polycrystalline silicon layer is formed, and a surface electrode 7 made of a metal thin film (for example, a gold thin film) is formed on the strong electric field drift layer 6. Here, the strong electric field drift layer 6 is formed by depositing a non-doped polycrystalline silicon layer on the one surface side of the insulating substrate 11, and then anodizing a portion corresponding to the drift portion 6a in the polycrystalline silicon layer. (Hereinafter, the porous portion is referred to as a porous polycrystalline silicon layer), and the porous polycrystalline silicon layer is oxidized by, for example, a rapid heating method. Here, the thickness of the conductive layer 8 is set to 200 nm, the thickness of the strong electric field drift layer 6 is set to 1.5 μm, the thickness of the drift portion 6 a is set to 1.0 μm, and the thickness of the surface electrode 7 is set to 15 nm. However, these numbers are only examples and are not particularly limited. In this embodiment, the insulating substrate 11 constitutes the substrate.
[0040]
The basic operation of the field emission electron source 10 of the present embodiment is substantially the same as the conventional configuration shown in FIG. 12, and like the conventional configuration shown in FIG. 12, the surface electrode 7 is disposed in a vacuum and FIG. The collector electrode 12 is disposed so as to face the surface electrode 7 as shown in FIG. 6, and the DC voltage Vps is applied with the surface electrode 7 as the positive electrode with respect to the conductive layer 8. By applying a DC voltage Vc as described above, electrons injected from the conductive layer 8 by the electric field acting on the drift portion 6 a drift through the drift portion 6 a of the strong electric field drift layer 6 and are emitted through the surface electrode 7. In addition, it is thought that the drift part 6a in this embodiment has the structure similar to the strong electric field drift layer 6 in the above-mentioned field emission type electron source 10 'shown in FIG. 9, and as shown in FIG. At least columnar polycrystalline silicon grains 51 arranged on the surface side of the conductive layer 8, a thin silicon oxide film 52 formed on the surface of the grains 51, and nanometer order microcrystals interposed between the grains 51 The silicon layer 63 is considered to be composed of a silicon oxide film 64 which is an insulating film formed on the surface of the microcrystalline silicon layer 63 and having a film thickness smaller than the crystal grain size of the microcrystalline silicon layer 63. In other words, it is considered that the drift portion 6a has a porous surface of each grain and maintains a crystalline state at the center of each grain. Therefore, most of the electric field applied to the strong electric field drift layer 6 intensively passes through the silicon oxide film 64, and the injected electrons are accelerated by the strong electric field passing through the silicon oxide film 64 and pass between the grains 51 of the polycrystalline silicon. Since drifting toward the surface in the direction of arrow A in FIG. 11 (upward in FIG. 11), the electron emission efficiency can be improved. Here, the electrons reaching the surface of the drift portion 6a of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum.
[0041]
In this embodiment, the drift portion 6a of the strong electric field drift layer 6 is formed of an oxidized porous polycrystalline silicon layer. However, the porous polycrystalline silicon layer obtained by nitriding the drift portion 6a of the strong electric field drift layer 6 is used. Alternatively, a porous semiconductor layer other than the porous polycrystalline silicon layer may be oxidized or nitrided. When the drift portion 6a of the strong electric field drift layer 6 is a nitrided porous polycrystalline silicon layer, each of the silicon oxide films 52 and 64 described with reference to FIG. 11 is a silicon nitride film.
[0042]
By the way, in the field emission electron source 10 of the present embodiment, the first semiconductor layer 23b having a high resistance is interposed between the conductive layer 8 and a portion in the vicinity of the boundary with the separation portion 6b in the drift portion 6a. A feature is that a low-resistance second semiconductor layer 23a is interposed between the central portion of the drift portion 6a and the conductive layer 8. Here, the second semiconductor layer 23a is doped with impurities so that the resistance is sufficiently smaller than that of the first semiconductor layer 23b. Note that an ion implantation technique, a diffusion technique, or the like may be used for doping the impurities.
[0043]
Therefore, in the field emission electron source of the present embodiment, the first semiconductor layer 23b is interposed between the conductive layer 8 and the portion of the drift portion 6a near the boundary with the separation portion 6b, and the drift portion 6a Since the second semiconductor layer 23a having a sufficiently smaller resistance than the first semiconductor layer 23b is interposed between the central portion and the conductive layer 8, the vicinity of the boundary between the drift portion 6a and the separation portion 6b Is sufficiently smaller than the electric field strength at the central portion of the drift portion 6a, so that most of the electrons drifting through the drift portion 6a pass through the central portion of the drift portion 6a. It is possible to prevent excessive emission of electrons passing through a portion in the vicinity of the boundary with the separation portion 6b. In addition, since the electric field strength in the vicinity of the boundary in the drift portion 6a is smaller than the electric field strength in the central portion, it is possible to prevent dielectric breakdown in the portion in the vicinity of the boundary in the drift portion 6a. It is possible to prevent an excessive current from flowing locally between the electrode 7 and the electrode 7. Further, in the field emission electron source 10 of the present embodiment, as in the field emission electron source 10 ′ having the conventional configuration shown in FIG. 9, the electron emission characteristics are less dependent on the degree of vacuum, and a popping phenomenon occurs during electron emission. Electrons can be stably emitted with high electron emission efficiency without being generated.
[0044]
In the present embodiment, the first semiconductor layer 23b and the second semiconductor layer 23a have the electric field strength in the vicinity of the boundary between the drift portion 6a and the separation portion 6b, based on the electric field strength in the central portion of the drift portion 6a. It also constitutes electric field relaxation means for reducing the size. In short, the high-resistance first semiconductor layer 23b interposed between the conductive layer 8 and the portion of the drift portion 6a in the vicinity of the boundary with the separation portion 6b and the central portion of the drift portion 6a Since the low-resistance second semiconductor layer 23a interposed between the conductive layer 8 and the conductive layer 8 is provided, the restrictions on the patterns of the surface electrode 7 and the conductive layer 8 can be eliminated.
[0045]
  (Reference Example 2)
  Of this reference exampleThe basic configuration of the field emission electron source 10 is substantially the same as the conventional configuration shown in FIG. 12, and as shown in FIG. 4, a metal thin film (for example, a tungsten thin film) is formed on one surface of the insulating substrate 11. A strong electric field having a conductive layer 8 and a drift portion 6a made of an oxidized porous polycrystalline silicon layer on the conductive layer 8 and a separation portion 6b made of a polycrystalline silicon layer formed around the drift portion 6a. A drift layer 6 is formed, and a surface electrode 7 made of a metal thin film (for example, a gold thin film) is formed on the strong electric field drift layer 6. Here, the strong electric field drift layer 6 is formed by depositing a non-doped polycrystalline silicon layer on the entire surface on the one surface side of the insulating substrate 11 on which the conductive layer 8 is formed, and then drifting out of the polycrystalline silicon layer. A portion corresponding to the portion 6a is made porous by anodization (hereinafter, the porous portion is referred to as a porous polycrystalline silicon layer), and the porous polycrystalline silicon layer is oxidized by, for example, a rapid heating method. It is formed by. Here, the thickness of the conductive layer 8 is set to 200 nm, the thickness of the strong electric field drift layer 6 is set to 1.5 μm, the thickness of the drift portion 6 a is set to 1.0 μm, and the thickness of the surface electrode 7 is set to 15 nm. However, these numbers are only examples and are not particularly limited. In addition,In this reference exampleInsulating substrate 11 constitutes the substrate.
[0046]
  Of this reference exampleIn the strong electric field drift layer 6 in the field emission electron source 10, when forming the drift portion 6 a, the non-doped polycrystalline silicon layer is made porous from the surface in the depth direction so as not to reach the conductive layer 8. Since the porosity is stopped, the semiconductor layer 3 made of a part of the polycrystalline silicon layer is interposed between the drift portion 6a and the conductive layer 8, but the above-mentioned non-doped polycrystalline silicon layer The drift portion 6a may be formed on the conductive layer 8 without interposing the semiconductor layer 3 by making it porous from the surface until reaching the conductive layer 8 in the depth direction.
[0047]
  Of this reference exampleThe basic operation of the field emission electron source 10 is substantially the same as that of the conventional configuration shown in FIG. 12. Like the conventional configuration shown in FIG. 12, the surface electrode 7 is disposed in a vacuum and as shown in FIG. A collector electrode 12 is arranged opposite to the surface electrode 7, a DC voltage Vps is applied with the surface electrode 7 as a positive electrode with respect to the conductive layer 8, and a DC voltage Vc with the collector electrode 12 as a positive electrode with respect to the surface electrode 7. Is applied, the electrons injected from the conductive layer 8 by the electric field acting on the drift portion 6 a drift through the drift portion 6 a of the strong electric field drift layer 6 and are emitted through the surface electrode 7. In addition,In this reference exampleThe drift portion 6a is considered to have the same structure as the strong electric field drift layer 6 in the field emission electron source 10 ′ shown in FIG. 9, and at least the conductive layer as shown in FIG. 8, columnar polycrystalline silicon grains 51 arranged on the front surface side, a thin silicon oxide film 52 formed on the surface of the grains 51, a nanometer order microcrystalline silicon layer 63 interposed between the grains 51, A silicon oxide film 64 that is an insulating film formed on the surface of the microcrystalline silicon layer 63 and having a film thickness smaller than the crystal grain size of the microcrystalline silicon layer 63 is considered. In other words, it is considered that the drift portion 6a has a porous surface of each grain and maintains a crystalline state at the center of each grain. Therefore, most of the electric field applied to the strong electric field drift layer 6 intensively passes through the silicon oxide film 64, and the injected electrons are accelerated by the strong electric field passing through the silicon oxide film 64 and pass between the grains 51 of the polycrystalline silicon. Since drifting toward the surface in the direction of arrow A in FIG. 11 (upward in FIG. 11), the electron emission efficiency can be improved. Here, the electrons reaching the surface of the drift portion 6a of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum.
[0048]
  In addition,In this reference exampleIs formed by oxidizing the porous polycrystalline silicon layer of the drift portion 6a of the strong electric field drift layer 6, but may also be formed by nitriding the porous polycrystalline silicon layer of the drift portion 6a of the strong electric field drift layer 6. Alternatively, a porous semiconductor layer other than the porous polycrystalline silicon layer may be oxidized or nitrided. When the drift portion 6a of the strong electric field drift layer 6 is a nitrided porous polycrystalline silicon layer, each of the silicon oxide films 52 and 64 described with reference to FIG. 11 is a silicon nitride film.
[0049]
  by the way,Of this reference exampleThe field emission electron source 10 is characterized in that a cutout portion 7a is formed in a region where the surface electrode 7 overlaps a portion of the drift portion 6a in the vicinity of the boundary with the separation portion 6b. That is, in the drift portion 6a, the surface electrode 7 is laminated in the central portion, but the surface electrode 7 does not exist in the vicinity of the boundary with the separation portion 6b. In short, in the left-right direction of FIG. 4, the width of the surface electrode 7 is made smaller than the width of the drift portion 6a, and both ends of the surface electrode 7 are located inside the both ends of the drift portion 6a.
[0050]
  ButOf this reference exampleIn the field emission electron source, the notch 7a is formed in a region overlapping the portion of the drift portion 6a in the vicinity of the boundary with the separation portion 6b in the surface electrode 7, so that the vicinity of the boundary with the separation portion 6b in the drift portion 6a is formed. Is sufficiently smaller than the electric field strength at the central portion of the drift portion 6a, so that most of the electrons drifting through the drift portion 6a pass through the central portion of the drift portion 6a. It is possible to prevent excessive emission of electrons passing through a portion in the vicinity of the boundary with the separation portion 6b. In addition, since the electric field strength in the vicinity of the boundary in the drift portion 6a is smaller than the electric field strength in the central portion, it is possible to prevent dielectric breakdown in the portion in the vicinity of the boundary in the drift portion 6a. It is possible to prevent an excessive current from flowing locally between the electrode 7 and the electrode 7. Also,Of this reference exampleIn the field emission type electron source 10, as in the field emission type electron source 10 ′ having the conventional configuration shown in FIG. 9, the electron emission characteristics are less dependent on the degree of vacuum and no popping phenomenon occurs at the time of electron emission. Electrons can be emitted with high electron emission efficiency.
[0051]
  In addition,In this reference exampleThe notch portion 7a of the surface electrode 7 constitutes an electric field relaxation means for making the electric field strength in the portion of the drift portion 6a near the boundary with the separation portion 6b smaller than the electric field strength in the central portion of the drift portion 6a. Therefore,In this reference exampleCan prevent excessive emission of electrons only by changing the pattern of the surface electrode 7 (that is, only changing the mask for patterning the surface electrode 7).
[0052]
  (Reference Example 3)
  Of this reference exampleThe basic configuration of the field emission electron source 10 is substantially the same as the conventional configuration shown in FIG. 12, and as shown in FIG. 5, a metal thin film (for example, patterned in a predetermined shape on one surface of the insulating substrate 11). Of the drift portion 6a and the drift portion 6a made of a porous polycrystalline silicon layer oxidized on the one surface side of the insulating substrate 11 on which the conductive layer 8 is formed. A surface electrode made of a metal thin film (for example, a gold thin film) having a strong electric field drift layer 6 having a separating portion 6b made of a polycrystalline silicon layer formed in the periphery and patterned in a predetermined shape on the strong electric field drift layer 6 7 is formed. Here, the strong electric field drift layer 6 is formed by depositing a non-doped polycrystalline silicon layer on the entire surface on the one surface side of the insulating substrate 11 on which the conductive layer 8 is formed, and then drifting out of the polycrystalline silicon layer. A portion corresponding to the portion 6a is made porous by anodization (hereinafter, the porous portion is referred to as a porous polycrystalline silicon layer), and the porous polycrystalline silicon layer is oxidized by, for example, a rapid heating method. It is formed by. Here, the thickness of the conductive layer 8 is set to 200 nm, the thickness of the strong electric field drift layer 6 is set to 1.5 μm, the thickness of the drift portion 6 a is set to 1.0 μm, and the thickness of the surface electrode 7 is set to 15 nm. However, these numbers are only examples and are not particularly limited. In addition,In this reference exampleInsulating substrate 11 constitutes the substrate.
[0053]
  Of this reference exampleIn the strong electric field drift layer 6 in the field emission electron source 10, when forming the drift portion 6 a, the non-doped polycrystalline silicon layer is made porous from the surface in the depth direction so as not to reach the conductive layer 8. Since the porosity is stopped, the semiconductor layer 3 made of a part of the polycrystalline silicon layer is interposed between the drift portion 6a and the conductive layer 8, but the above-mentioned non-doped polycrystalline silicon layer The drift portion 6a may be formed on the conductive layer 8 without interposing the semiconductor layer 3 by making it porous from the surface until reaching the conductive layer 8 in the depth direction.
[0054]
  Of this reference exampleThe basic operation of the field emission electron source 10 is substantially the same as that of the conventional configuration shown in FIG. 12. Like the conventional configuration shown in FIG. 12, the surface electrode 7 is disposed in a vacuum and as shown in FIG. A collector electrode 12 is arranged opposite to the surface electrode 7, a DC voltage Vps is applied with the surface electrode 7 as a positive electrode with respect to the conductive layer 8, and a DC voltage Vc with the collector electrode 12 as a positive electrode with respect to the surface electrode 7. Is applied, the electrons injected from the conductive layer 8 by the electric field acting on the drift portion 6 a drift through the drift portion 6 a of the strong electric field drift layer 6 and are emitted through the surface electrode 7. In addition,In this reference exampleThe drift portion 6a is considered to have the same structure as the strong electric field drift layer 6 in the field emission electron source 10 ′ shown in FIG. 9, and at least the conductive layer as shown in FIG. 8, columnar polycrystalline silicon grains 51 arranged on the front surface side, a thin silicon oxide film 52 formed on the surface of the grains 51, a nanometer order microcrystalline silicon layer 63 interposed between the grains 51, A silicon oxide film 64 that is an insulating film formed on the surface of the microcrystalline silicon layer 63 and having a film thickness smaller than the crystal grain size of the microcrystalline silicon layer 63 is considered. In other words, it is considered that the drift portion 6a has a porous surface of each grain and maintains a crystalline state at the center of each grain. Therefore, most of the electric field applied to the strong electric field drift layer 6 intensively passes through the silicon oxide film 64, and the injected electrons are accelerated by the strong electric field passing through the silicon oxide film 64 and pass between the grains 51 of the polycrystalline silicon. Since drifting toward the surface in the direction of arrow A in FIG. 11 (upward in FIG. 11), the electron emission efficiency can be improved. Here, the electrons reaching the surface of the drift portion 6a of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum.
[0055]
  In addition,In this reference exampleIs formed by oxidizing the porous polycrystalline silicon layer of the drift portion 6a of the strong electric field drift layer 6, but may also be formed by nitriding the porous polycrystalline silicon layer of the drift portion 6a of the strong electric field drift layer 6. Alternatively, a porous semiconductor layer other than the porous polycrystalline silicon layer may be oxidized or nitrided. When the drift portion 6a of the strong electric field drift layer 6 is a nitrided porous polycrystalline silicon layer, each of the silicon oxide films 52 and 64 described with reference to FIG. 11 is a silicon nitride film.
[0056]
  by the way,Of this reference exampleThe field emission electron source 10 is characterized in that a cutout portion 8a is formed in a region of the conductive layer 8 that overlaps a portion of the drift portion 6a in the vicinity of the boundary with the separation portion 6b. That is, the conductive layer 8 is formed in a portion overlapping the central portion of the drift portion 6a, but a notch portion 8a is formed in a portion near the boundary with the separation portion 6b. In short, in the left-right direction of FIG. 5, the width of the conductive layer 8 is made smaller than the width of the drift portion 6a, and both ends of the conductive layer 8 are located inside the both ends of the drift portion 6a.
[0057]
  ButOf this reference exampleIn the field emission electron source, the notch 8a is formed in a region of the conductive layer 8 that overlaps the portion of the drift portion 6a in the vicinity of the boundary with the separation portion 6b, whereby the boundary between the drift portion 6a and the separation portion 6b. Since the electric field strength in the vicinity is sufficiently smaller than the electric field strength in the central portion of the drift portion 6a, most of the electrons drifting through the drift portion 6a pass through the central portion of the drift portion 6a. It is possible to prevent excessive emission of electrons passing through a portion in the vicinity of the boundary with the separation portion 6b in 6a. In addition, since the electric field strength in the vicinity of the boundary in the drift portion 6a is smaller than the electric field strength in the central portion, it is possible to prevent dielectric breakdown in the portion in the vicinity of the boundary in the drift portion 6a. It is possible to prevent an excessive current from flowing locally between the electrode 7 and the electrode 7. Also,Of this reference exampleIn the field emission type electron source 10, as in the field emission type electron source 10 ′ having the conventional configuration shown in FIG. 9, the electron emission characteristics are less dependent on the degree of vacuum and no popping phenomenon occurs at the time of electron emission. Electrons can be emitted with high electron emission efficiency.
[0058]
  In addition,In this reference exampleThe notch portion 8a of the conductive layer 8 constitutes an electric field relaxation means for making the electric field strength in the vicinity of the boundary between the drift portion 6a and the separation portion 6b smaller than the electric field strength in the central portion of the drift portion 6a. . Therefore,In this reference exampleCan prevent excessive emission of electrons only by changing the pattern of the conductive layer 8 (that is, only changing the mask for patterning the conductive layer 8).
[0059]
  (Reference Example 4)
  Of this reference exampleThe basic configuration of the field emission electron source 10 is substantially the same as the conventional configuration shown in FIG. 14, and as shown in FIG. 6, an insulating substrate 11 made of a glass substrate and a surface of the insulating substrate 11 are formed. A plurality of conductive layers (hereinafter referred to as lower electrodes) 8 arranged in a row, and a drift portion 6a and a drift portion 6a made of a plurality of oxidized porous polycrystalline silicon layers formed to overlap the lower electrode 8, respectively. A strong electric field drift layer 6 having a separation part 6b made of a polycrystalline silicon layer filling the gap, and a direction crossing (orthogonal) the lower electrode 8 across the drift part 6a and the separation part 6b on the strong electric field drift layer 6 And a plurality of surface electrodes 7 arranged in a row. Here, the lower electrode 8 is made of a tungsten thin film, and the surface electrode 7 is made of a conductive thin film made of a gold thin film. The film thickness of the lower electrode 8 is set to 200 nm, and the film thickness of the surface electrode 7 is set to 15 nm. However, these film thicknesses are not particularly limited. Further, although the thickness of the strong electric field drift layer 6 is set to 1.5 μm and the thickness of the drift portion 6a is set to 1.5 μm, the thickness of the strong electric field drift layer 6 and the drift portion 6a is not particularly limited. Absent. In addition,In this reference exampleThe insulating substrate 11 constitutes a substrate.
[0060]
  Of this reference exampleIn the field emission electron source 10, similarly to the conventional configuration shown in FIG. 14, a plurality of lower electrodes 8 arranged on one surface of the insulating substrate 11 and a plurality of electrodes arranged on the strong electric field drift layer 6. Since the drift portion 6a of the strong electric field drift layer 6 is sandwiched between the surface electrode 7 and the surface electrode 7 by appropriately selecting a pair of the surface electrode 7 and the lower electrode 8 and applying a voltage between the selected pairs. A strong electric field acts only on the drift portion 6a at a portion corresponding to the intersection of the selected surface electrode 7 and lower electrode 8, and electrons are emitted. In other words, this corresponds to the arrangement of the electron source at the lattice point of the lattice composed of the surface electrode 7 and the lower electrode 8, and a desired lattice point is selected by selecting a set of the surface electrode 7 and the lower electrode 8 to which a voltage is applied. It becomes possible to emit electrons from. The voltage applied between the surface electrode 7 and the lower electrode 8 is about 10 to 20V. Here, each surface electrode 7 is formed in a strip shape, and pads 27 are formed on both ends in the longitudinal direction. Each lower electrode 8 is also formed in a strip shape, and pads 28 are formed on both ends in the longitudinal direction.
[0061]
  In this reference exampleThe drift portion 6a is considered to have the same structure as the strong electric field drift layer 6 in the field emission electron source 10 ′ shown in FIG. 9, and at least the conductive layer as shown in FIG. 8, columnar polycrystalline silicon grains 51 arranged on the front surface side, a thin silicon oxide film 52 formed on the surface of the grains 51, a nanometer order microcrystalline silicon layer 63 interposed between the grains 51, A silicon oxide film 64 that is an insulating film formed on the surface of the microcrystalline silicon layer 63 and having a film thickness smaller than the crystal grain size of the microcrystalline silicon layer 63 is considered. In other words, it is considered that the drift portion 6a has a porous surface of each grain and maintains a crystalline state at the center of each grain. Therefore, most of the electric field applied to the strong electric field drift layer 6 intensively passes through the silicon oxide film 64, and the injected electrons are accelerated by the strong electric field passing through the silicon oxide film 64 and pass between the grains 51 of the polycrystalline silicon. Since drifting toward the surface in the direction of arrow A in FIG. 11 (upward in FIG. 11), the electron emission efficiency can be improved. Here, the electrons reaching the surface of the drift portion 6a of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum.
[0062]
  In addition,In this reference exampleIs formed by oxidizing the porous polycrystalline silicon layer of the drift portion 6a of the strong electric field drift layer 6, but may also be formed by nitriding the porous polycrystalline silicon layer of the drift portion 6a of the strong electric field drift layer 6. Alternatively, a porous semiconductor layer other than the porous polycrystalline silicon layer may be oxidized or nitrided. When the drift portion 6a of the strong electric field drift layer 6 is a nitrided porous polycrystalline silicon layer, each of the silicon oxide films 52 and 64 described with reference to FIG. 11 is a silicon nitride film.
[0063]
  by the way,Of this reference exampleThe field emission electron source 10 is characterized in that an insulating film 16 made of a silicon oxide film is interposed between a portion of the drift portion 6a near the boundary with the separation portion 6b and the surface electrode 7. That is, in the drift portion 6a, the surface electrode 7 is laminated in the central portion, but the insulating film 16 is laminated in the vicinity of the boundary with the separation portion 6b. Further, an insulating film 26 made of a silicon oxide film is formed across the adjacent surface electrodes 7 on the surface side of the drift portion 6a. Here, both end portions of the insulating film 26 in the longitudinal direction of the drift portion 6 a overlap with one end portion in the width direction of each surface electrode 7.
[0064]
  In addition,In this reference exampleEach of the insulating films 16 and 26 is composed of a silicon oxide film, but is not limited to a silicon oxide film, and may be composed of, for example, a silicon nitride film.
[0065]
  ButOf this reference exampleIn the field emission electron source 10, the boundary between the drift portion 6a and the separation portion 6b is provided by interposing the insulating film 16 between the surface electrode 7 and the portion in the vicinity of the boundary between the drift portion 6a and the separation portion 6b. Since the electric field strength in the vicinity is sufficiently smaller than the electric field strength in the central portion of the drift portion 6a, most of the electrons drifting through the drift portion 6a pass through the central portion of the drift portion 6a. It is possible to prevent excessive emission of electrons passing through a portion in the vicinity of the boundary with the separation portion 6b in 6a, and it is possible to insulate between the adjacent surface electrodes 7 by the insulating film 16. Also,Of this reference exampleSince the insulating film 26 made of a silicon oxide film is formed across the adjacent surface electrodes 7 on the surface side of the drift portion 6a in the field emission electron source 10, electrons pass through the portion between the adjacent surface electrodes 7. It can be prevented from being released, and crosstalk can be prevented. Furthermore, since the electric field strength in the portion near the boundary in the drift portion 6a is smaller than the electric field strength in the center portion, dielectric breakdown in the portion near the boundary in the drift portion 6a can be prevented, and the conductive layer 8 and the surface It is possible to prevent an excessive current from flowing locally between the electrode 7 and the electrode 7. Also,Of this reference exampleIn the field emission type electron source 10, as in the field emission type electron source 10 ′ having the conventional configuration shown in FIG. 9, the electron emission characteristics are less dependent on the degree of vacuum and no popping phenomenon occurs at the time of electron emission. Electrons can be emitted with high electron emission efficiency.
[0066]
  In addition,In this reference exampleThe insulating film 16 constitutes an electric field relaxation means for making the electric field strength in the portion of the drift portion 6a near the boundary with the separation portion 6b smaller than the electric field strength in the central portion of the drift portion 6a.
[0067]
  (Embodiment3)
  The basic configuration of the field emission electron source 10 of the present embodiment is substantially the same as the conventional configuration shown in FIG. 14, and as shown in FIG. 7, an insulating substrate 11 made of a glass substrate and an insulating substrate 11 A drift portion 6a comprising a plurality of conductive layers (hereinafter referred to as a lower electrode) 8 arranged on one surface and a plurality of oxidized porous polycrystalline silicon layers formed so as to overlap the lower electrode 8, respectively. And a strong electric field drift layer 6 having a separation part 6b made of a polycrystalline silicon layer filling the space between the drift part 6a and the lower electrode 8 across the drift part 6a and the separation part 6b on the strong electric field drift layer 6 ( And a plurality of surface electrodes 7 arranged in a direction orthogonal to each other. Here, the lower electrode 8 is made of a tungsten thin film, and the surface electrode 7 is made of a conductive thin film made of a gold thin film. The film thickness of the lower electrode 8 is set to 200 nm, and the film thickness of the surface electrode 7 is set to 15 nm. However, these film thicknesses are not particularly limited. Further, although the thickness of the strong electric field drift layer 6 is set to 1.5 μm and the thickness of the drift portion 6a is set to 1.5 μm, the thickness of the strong electric field drift layer 6 and the drift portion 6a is not particularly limited. Absent. In the present embodiment, the insulating substrate 11 constitutes the substrate.
[0068]
In the field emission electron source 10 of the present embodiment, a plurality of lower electrodes 8 arranged on one surface of the insulating substrate 11 and a column on the strong electric field drift layer 6 are arranged as in the conventional configuration shown in FIG. Since the drift part 6a of the strong electric field drift layer 6 is sandwiched between the plurality of surface electrodes 7 provided, a voltage is applied between the selected pair by appropriately selecting the pair of the surface electrode 7 and the lower electrode 8. When applied, a strong electric field acts only on the drift portion 6a at a portion corresponding to the intersection of the selected surface electrode 7 and lower electrode 8, and electrons are emitted. In other words, this corresponds to the arrangement of the electron source at the lattice point of the lattice composed of the surface electrode 7 and the lower electrode 8, and a desired lattice point is selected by selecting a set of the surface electrode 7 and the lower electrode 8 to which a voltage is applied. It becomes possible to emit electrons from. The voltage applied between the surface electrode 7 and the lower electrode 8 is about 10 to 20V. Here, each surface electrode 7 is formed in a strip shape, and pads 27 are formed on both ends in the longitudinal direction. Each lower electrode 8 is also formed in a strip shape, and pads 28 are formed on both ends in the longitudinal direction.
[0069]
The drift portion 6a in the present embodiment is considered to have a structure similar to that of the strong electric field drift layer 6 in the field emission electron source 10 ′ shown in FIG. 9, and as shown in FIG. Columnar polycrystalline silicon grains 51 arranged on the surface side of the conductive layer 8, a thin silicon oxide film 52 formed on the surface of the grains 51, and a nanometer order microcrystalline silicon layer interposed between the grains 51 63 and a silicon oxide film 64 which is an insulating film formed on the surface of the microcrystalline silicon layer 63 and having a film thickness smaller than the crystal grain size of the microcrystalline silicon layer 63. In other words, it is considered that the drift portion 6a has a porous surface of each grain and maintains a crystalline state at the center of each grain. Therefore, most of the electric field applied to the strong electric field drift layer 6 intensively passes through the silicon oxide film 64, and the injected electrons are accelerated by the strong electric field passing through the silicon oxide film 64 and pass between the grains 51 of the polycrystalline silicon. Since drifting toward the surface in the direction of arrow A in FIG. 11 (upward in FIG. 11), the electron emission efficiency can be improved. Here, the electrons reaching the surface of the drift portion 6a of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum.
[0070]
In this embodiment, the drift portion 6a of the strong electric field drift layer 6 is formed of an oxidized porous polycrystalline silicon layer. However, the porous polycrystalline silicon layer obtained by nitriding the drift portion 6a of the strong electric field drift layer 6 is used. Alternatively, a porous semiconductor layer other than the porous polycrystalline silicon layer may be oxidized or nitrided. When the drift portion 6a of the strong electric field drift layer 6 is a nitrided porous polycrystalline silicon layer, each of the silicon oxide films 52 and 64 described with reference to FIG. 11 is a silicon nitride film.
[0071]
By the way, in the field emission type electron source 10 of this embodiment, the insulating film 17 is formed on the conductive layer 8 between the conductive layer 8 and the portion in the vicinity of the boundary with the separation portion 6b in the drift portion 6a. There is a feature in that. That is, the central portion of the drift portion 6a is stacked on the conductive layer 8, but the insulating film 17 is formed in the vicinity of the boundary with the separation portion 6b. Further, an insulating film 37 made of a silicon oxide film is formed across the adjacent surface electrodes 7 on the conductive layer 8 side of the drift portion 6a. Here, both end portions of the insulating film 37 in the longitudinal direction of the drift portion 6 a overlap with one end portion of each surface electrode 7 in the width direction.
[0072]
In the present embodiment, each of the insulating films 17 and 37 is composed of a silicon oxide film, but is not limited to a silicon oxide film, and may be composed of, for example, a silicon nitride film.
[0073]
Thus, in the field emission electron source 10 of the present embodiment, the insulating film 17 is formed on the conductive layer 8 between the conductive layer 8 and the portion in the vicinity of the boundary with the separation portion 6b in the drift portion 6a. As a result, the electric field strength in the vicinity of the boundary with the separating portion 6b in the drift portion 6a is sufficiently smaller than the electric field strength in the central portion of the drift portion 6a, so that most of the electrons drifting through the drift portion 6a Passing through the center of the drift portion 6a, it is possible to prevent excessive emission of electrons passing through the portion of the drift portion 6a near the boundary with the separation portion 6b, and the conductive layer 8 side of the drift portion 6a. Since an insulating film 37 made of a silicon oxide film is formed across the adjacent surface electrodes 7, it is possible to prevent electrons from being emitted through the portion between the adjacent surface electrodes 7. In, it is possible to prevent the cross-talk. Furthermore, since the electric field strength in the portion near the boundary in the drift portion 6a is smaller than the electric field strength in the center portion, dielectric breakdown in the portion near the boundary in the drift portion 6a can be prevented, and the conductive layer 8 and the surface It is possible to prevent an excessive current from flowing locally between the electrode 7 and the electrode 7. Further, in the field emission electron source 10 of the present embodiment, as in the field emission electron source 10 ′ having the conventional configuration shown in FIG. 9, the electron emission characteristics are less dependent on the degree of vacuum, and a popping phenomenon occurs during electron emission. Electrons can be stably emitted with high electron emission efficiency without being generated.
[0074]
In the present embodiment, the insulating film 17 constitutes an electric field relaxation means that makes the electric field strength in the portion of the drift portion 6a near the boundary with the separation portion 6b smaller than the electric field strength in the center portion of the drift portion 6a. .
[0075]
  (Embodiment4)
  The basic configuration of the field emission electron source 10 of the present embodiment is substantially the same as the conventional configuration shown in FIG. 14, and as shown in FIG. 8, an insulating substrate 11 made of a glass substrate and an insulating substrate 11 A plurality of conductive layers (hereinafter referred to as lower electrodes) 8 arranged on one surface; a strong electric field drift layer 6 formed on the one surface side of the insulating substrate 11 on which the lower electrode 8 is formed; A plurality of surface electrodes 7 arranged in a direction intersecting (orthogonal) with the lower electrode 8 on the strong electric field drift layer 6 are provided. Here, the strong electric field drift layer 6 includes a drift portion 6 a made of an oxidized porous polycrystalline silicon layer formed on the surface electrode 7 side in a region where the surface electrode 7 and the lower electrode 8 overlap, and the longitudinal length of the surface electrode 7. Interposed between the conductive layer 8 and the separation portion 6b formed of a non-doped polycrystalline silicon layer formed between the drift portions 6a adjacent to each other in the direction, and the portion in the vicinity of the boundary between the separation portion 6a in the drift portion 6a. The high-resistance first semiconductor layer 23b, the low-resistance second semiconductor layer 23a formed between the drift portion 6a and the lower electrode 8, and the drift portion 6a adjacent in the longitudinal direction of the lower electrode 8 And a separation portion 6c formed on the surface.
[0076]
The lower electrode 8 is made of a tungsten thin film, and the surface electrode 7 is made of a conductive thin film made of a gold thin film. The film thickness of the lower electrode 8 is set to 200 nm, and the film thickness of the surface electrode 7 is set to 15 nm. However, these film thicknesses are not particularly limited. The thickness of the strong electric field drift layer 6 is set to 1.5 μm and the thickness of the drift portion 6a is set to 1.0 μm. However, the thickness of the strong electric field drift layer 6 and the drift portion 6a is not particularly limited. Absent. In the present embodiment, the insulating substrate 11 constitutes the substrate.
[0077]
In the field emission electron source 10 of the present embodiment, a plurality of lower electrodes 8 arranged on one surface of the insulating substrate 11 and a column on the strong electric field drift layer 6 are arranged as in the conventional configuration shown in FIG. Since the drift part 6a of the strong electric field drift layer 6 is sandwiched between the plurality of surface electrodes 7 provided, a voltage is applied between the selected pair by appropriately selecting the pair of the surface electrode 7 and the lower electrode 8. When applied, a strong electric field acts only on the drift portion 6a at a portion corresponding to the intersection of the selected surface electrode 7 and lower electrode 8, and electrons are emitted. In other words, this corresponds to the arrangement of the electron source at the lattice point of the lattice composed of the surface electrode 7 and the lower electrode 8, and a desired lattice point is selected by selecting a set of the surface electrode 7 and the lower electrode 8 to which a voltage is applied. It becomes possible to emit electrons from. The voltage applied between the surface electrode 7 and the lower electrode 8 is about 10 to 20V. Here, each surface electrode 7 is formed in a strip shape, and pads 27 are formed on both ends in the longitudinal direction. Each lower electrode 8 is also formed in a strip shape, and pads 28 are formed on both ends in the longitudinal direction.
[0078]
The drift portion 6a in the present embodiment is considered to have a structure similar to that of the strong electric field drift layer 6 in the field emission electron source 10 ′ shown in FIG. 9, and as shown in FIG. Columnar polycrystalline silicon grains 51 arranged on the surface side of the conductive layer 8, a thin silicon oxide film 52 formed on the surface of the grains 51, and a nanometer order microcrystalline silicon layer interposed between the grains 51 63 and a silicon oxide film 64 which is an insulating film formed on the surface of the microcrystalline silicon layer 63 and having a film thickness smaller than the crystal grain size of the microcrystalline silicon layer 63. In other words, it is considered that the drift portion 6a has a porous surface of each grain and maintains a crystalline state at the center of each grain. Therefore, most of the electric field applied to the strong electric field drift layer 6 intensively passes through the silicon oxide film 64, and the injected electrons are accelerated by the strong electric field passing through the silicon oxide film 64 and pass between the grains 51 of the polycrystalline silicon. Since drifting toward the surface in the direction of arrow A in FIG. 11 (upward in FIG. 11), the electron emission efficiency can be improved. Here, the electrons reaching the surface of the drift portion 6a of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum.
[0079]
In this embodiment, the drift portion 6a of the strong electric field drift layer 6 is formed of an oxidized porous polycrystalline silicon layer. However, the porous polycrystalline silicon layer obtained by nitriding the drift portion 6a of the strong electric field drift layer 6 is used. Alternatively, a porous semiconductor layer other than the porous polycrystalline silicon layer may be oxidized or nitrided. When the drift portion 6a of the strong electric field drift layer 6 is a nitrided porous polycrystalline silicon layer, each of the silicon oxide films 52 and 64 described with reference to FIG. 11 is a silicon nitride film.
[0080]
By the way, in the field emission type electron source 10 of the present embodiment, as described above, the first semiconductor layer 23b having a high resistance is provided between the conductive layer 8 and the portion in the vicinity of the boundary with the separation portion 6b in the drift portion 6a. This is characterized in that the second semiconductor layer 23a having a sufficiently smaller resistance than the first semiconductor layer 23b is interposed between the central portion of the drift portion 6a and the conductive layer 8.
[0081]
Therefore, in the field emission electron source 10 of the present embodiment, the first semiconductor layer 23b having a high resistance is interposed between the conductive layer 8 and the portion in the vicinity of the boundary with the separation portion 6b in the drift portion 6a. Since the second semiconductor layer 23a having a sufficiently smaller resistance than the first semiconductor layer 23b is interposed between the central portion of the drift portion 6a and the conductive layer 8, the separation portion 6b in the drift portion 6a. Since the electric field strength in the vicinity of the boundary between the two is sufficiently smaller than the electric field strength in the central portion of the drift portion 6a, most of the electrons drifting through the drift portion 6a pass through the central portion of the drift portion 6a. In addition, it is possible to prevent excessive emission of electrons passing through a portion in the vicinity of the boundary with the separation portion 6b in the drift portion 6a, and the separation portion 6b or the separation portion 6c separates between the adjacent drift portions 6a. Because it is, together with the electrons through site between the surface electrode 7 adjacent can be prevented from being released, it is possible to prevent crosstalk. Furthermore, since the electric field strength in the portion near the boundary in the drift portion 6a is smaller than the electric field strength in the center portion, dielectric breakdown in the portion near the boundary in the drift portion 6a can be prevented, and the conductive layer 8 and the surface It is possible to prevent an excessive current from flowing locally between the electrode 7 and the electrode 7. Further, in the field emission electron source 10 of the present embodiment, as in the field emission electron source 10 ′ having the conventional configuration shown in FIG. 9, the electron emission characteristics are less dependent on the degree of vacuum, and a popping phenomenon occurs during electron emission. Electrons can be stably emitted with high electron emission efficiency without being generated.
[0082]
In the present embodiment, the first semiconductor layer 23b and the second semiconductor layer 23a have the electric field strength in the vicinity of the boundary between the drift portion 6a and the separation portion 6b, based on the electric field strength in the central portion of the drift portion 6a. It also constitutes electric field relaxation means for reducing the size. In short, the high-resistance first semiconductor layer 23b interposed between the conductive layer 8 and the portion of the drift portion 6a in the vicinity of the boundary with the separation portion 6b and the central portion of the drift portion 6a Since the low-resistance second semiconductor layer 23a interposed between the conductive layer 8 and the conductive layer 8 is provided, the restrictions on the patterns of the surface electrode 7 and the conductive layer 8 can be eliminated.
[0083]
By the way, in each said embodiment, although the gold thin film is used as a conductive thin film which comprises the surface electrode 7, the material of the surface electrode 7 is not limited to gold, For example, aluminum, chromium, tungsten, A material having a small work function such as nickel or platinum may be used. Here, the work function of gold is 5.10 eV, the work function of aluminum is 4.28 eV, the work function of chromium is 4.50 eV, the work function of tungsten is 4.55 eV, the work function of nickel is 5.15 eV, The work function is 5.65 eV. Moreover, you may comprise the surface electrode 7 by the electroconductive thin film which consists of a several layer thin film electrode layer laminated | stacked on the thickness direction. In this case, as the uppermost thin film electrode layer, a material having excellent oxidation resistance and a small work function is adopted, and as the lowermost thin film electrode layer, the work function is small and the strong electric field drift layer 6 is used. A material having good adhesion may be used. Here, the material of the lowermost thin film electrode layer is less likely to diffuse into the strong electric field drift layer 6 than the material of the uppermost thin film electrode layer (that is, the diffusion coefficient in the material of the strong electric field drift layer 6 is smaller). It is desirable to have a small property.
[0084]
By adopting the surface electrode 7 having a small work function and good adhesion to the strong electric field drift layer 6 as described above, it is possible to prevent the surface electrode 7 from peeling from the strong electric field drift layer 6. In addition, the disconnection of the surface electrode 7 can be prevented and the stability over time can be improved, and the manufacturing yield can be increased and the cost can be reduced.
[0085]
In addition, for example, gold may be used as the uppermost thin film electrode layer, and chromium may be used as the lowermost thin film electrode layer, but nickel, platinum, titanium, Any of zirconium, rhodium, hafnium, iridium, or oxides thereof may be used. By using any one of chromium, nickel, platinum, titanium, zirconium, rhodium, hafnium, iridium or their oxide as the lowermost thin film electrode layer, the material cost of the lowermost thin film electrode layer can be made relatively low. can do.
[0086]
In each of the above embodiments, a tungsten thin film is used as the conductive layer (lower electrode) 8. However, the material of the conductive layer 8 is not limited to tungsten, and instead of tungsten, aluminum, nickel, Cobalt, chromium, hafnium, molybdenum, palladium, platinum, rhodium, tantalum, titanium, zirconium may be used, an oxide film of these metals or an alloy film made of a plurality of these metals, An alloy of these metals and Si (for example, an Ai-Si alloy containing aluminum as a main component) or a silicide film may be used.
[0087]
In addition, you may comprise the electroconductive layer 8 by the electroconductive layer which consists of a plurality of electroconductive films laminated | stacked on the thickness direction. When the conductive layer is formed of a plurality of conductive films, for example, aluminum may be used as the uppermost conductive film, and copper having a lower resistance than aluminum may be used as the lowermost conductive film.
[0088]
【The invention's effect】
  Claim1, 2The invention is formed around a drift portion and a drift portion, which includes a substrate, a conductive layer formed on one surface side of the substrate, and an oxidized or nitrided porous semiconductor layer formed on the surface side of the conductive layer. A strong electric field drift layer having a separated portion and a surface electrode formed on the strong electric field drift layer, and an electric field acting on the drift portion when a voltage is applied using the surface electrode as a positive electrode with respect to the conductive layer. Electrons injected from the conductive layer drift through the drift part and are emitted through the surface electrode, and the electric field strength in the vicinity of the boundary with the separation part in the drift part is made smaller than the electric field strength in the central part of the drift part. Electric field relaxation means provided with electric field relaxation means that makes the electric field strength of the drift portion near the boundary with the separation portion smaller than the electric field strength of the central portion of the drift portion. Since the step is provided, the electric field strength in the vicinity of the boundary in the drift portion is smaller than the electric field strength in the central portion, and most of the electrons drifting through the drift portion pass through the central portion of the drift portion. There is an effect that excessive emission of electrons can be prevented. In addition, since the electric field strength in the portion near the boundary in the drift portion is smaller than the electric field strength in the center portion, dielectric breakdown in the portion near the boundary in the drift portion can be prevented, and the conductive layer and the surface electrode There is an effect that it is possible to prevent an excessive current from flowing between them.
[0090]
  Further, in claim 1Invention, ElectricBoundary mitigation means, DeThe portion in the vicinity of the boundary in the lift partAnd leadBetween electrical layersLed byBecause it consists of an insulating film formed on the conductive layer, tableSurface electrodeAnd leadA plurality of conductive layers and a plurality of theseTable ofSurface electrode and multipleGuidanceThere is an effect that it is possible to prevent the occurrence of crosstalk in the case of adopting a matrix structure in which the conductive layer is disposed in a direction crossing the conductive layer.
[0091]
  Further, in claim 2Invention, ElectricBoundary mitigation means, DeThe portion in the vicinity of the boundary in the lift partAnd leadA high-resistance first semiconductor layer interposed between the conductive layer and, DeCentral part of liftAnd leadBecause it consists of a low-resistance second semiconductor layer interposed between the conductive layer, tableSurface electrode andGuidanceThere is an effect that the restriction of the pattern of each of the conductive layers can be eliminated.
[Brief description of the drawings]
[Figure 1]Reference example 1It is a schematic sectional drawing which shows.
FIG. 21It is a schematic sectional drawing which shows.
FIG. 32It is a schematic sectional drawing which shows.
[Fig. 4]Reference example 2It is a schematic sectional drawing shown.
[Figure 5]Reference Example 3It is a schematic sectional drawing shown.
[Fig. 6]Reference Example 4It is the partially broken perspective view shown.
FIG. 73FIG.
FIG. 84FIG.
FIG. 9 is a schematic sectional view showing a conventional example.
FIG. 10 is an operation explanatory diagram of the above.
FIG. 11 is an operation explanatory diagram of the above.
FIG. 12 is a schematic sectional view showing another conventional example.
FIG. 13 is an operation explanatory diagram of the above.
FIG. 14 is a schematic configuration diagram of a display to which the above is applied.
[Explanation of symbols]
  3 Semiconductor layer
  6 Strong electric field drift layer
  6a Drift part
  6b Separation part
  7 Surface electrode
  8 Conductive layer
  10 Field emission electron source
  11 Insulating substrate
  16 Insulating film

Claims (2)

基板と、基板の一表面側に形成された導電性層と、導電性層の表面側に形成された酸化若しくは窒化した多孔質半導体層よりなるドリフト部およびドリフト部の周囲に形成された分離部を有する強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、表面電極を導電性層に対して正極として電圧を印加したときにドリフト部に作用する電界により導電性層から注入された電子がドリフト部をドリフトし表面電極を通して放出されるようにし、ドリフト部における分離部との境界近傍の部分の電界強度をドリフト部の中央部の電界強度よりも小さくする電界緩和手段が設けられてなり、電界緩和手段は、ドリフト部における前記境界近傍の部分と導電性層との間で導電性層上に形成された絶縁膜よりなることを特徴とする電界放射型電子源。A drift part composed of a substrate, a conductive layer formed on one surface side of the substrate, an oxidized or nitrided porous semiconductor layer formed on the surface side of the conductive layer, and a separation part formed around the drift part A strong electric field drift layer and a surface electrode formed on the strong electric field drift layer, and the conductive layer is formed by an electric field acting on the drift portion when a voltage is applied with the surface electrode serving as a positive electrode with respect to the conductive layer. Electric field relaxation means that causes electrons injected from the drift portion to drift through the surface electrode and be emitted through the surface electrode, so that the electric field strength in the portion near the boundary with the separation portion in the drift portion is smaller than the electric field strength in the central portion of the drift portion it is provided, the electric field relaxation means, electrodeposition characterized by comprising an insulating film formed on the conductive layer between the vicinity of the boundary between the part and the conductive layer in the drift section Emission electron source. 基板と、基板の一表面側に形成された導電性層と、導電性層の表面側に形成された酸化若しくは窒化した多孔質半導体層よりなるドリフト部およびドリフト部の周囲に形成された分離部を有する強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、表面電極を導電性層に対して正極として電圧を印加したときにドリフト部に作用する電界により導電性層から注入された電子がドリフト部をドリフトし表面電極を通して放出されるようにし、ドリフト部における分離部との境界近傍の部分の電界強度をドリフト部の中央部の電界強度よりも小さくする電界緩和手段が設けられてなり、電界緩和手段は、ドリフト部における前記境界近傍の部分と導電性層との間に介在させた高抵抗の第１の半導体層と、ドリフト部の中央部と導電性層との間に介在させた低抵抗の第２の半導体層とからなることを特徴とする電界放射型電子源。 A drift part composed of a substrate, a conductive layer formed on one surface side of the substrate, an oxidized or nitrided porous semiconductor layer formed on the surface side of the conductive layer, and a separation part formed around the drift part A strong electric field drift layer and a surface electrode formed on the strong electric field drift layer, and the conductive layer by an electric field acting on the drift portion when a voltage is applied with the surface electrode serving as a positive electrode with respect to the conductive layer Electric field relaxation means for allowing electrons injected from the drift portion to drift through the surface electrode and be emitted through the surface electrode, and to make the electric field strength in the vicinity of the boundary with the separation portion in the drift portion smaller than the electric field strength in the central portion of the drift portion it is provided, the electric field relaxation means includes a first semiconductor layer of high resistance is interposed between the vicinity of the boundary between the part and the conductive layer in the drift section, the central portion of the drift region Electric field emission electron source you characterized by comprising a second semiconductor layer having a low resistance is interposed between the conductive layer.
JP2000326274A 2000-10-26 2000-10-26 Field emission electron source Expired - Fee Related JP3687522B2 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2000326274A JP3687522B2 (en) 2000-10-26 2000-10-26 Field emission electron source
TW090126440A TWI286773B (en) 2000-10-26 2001-10-25 Field emission type electron source
PCT/JP2001/009423 WO2002035572A1 (en) 2000-10-26 2001-10-26 Field emission type electron source
CN2006100048881A CN1825521B (en) 2000-10-26 2001-10-26 Field emission type electron source
EP01976835A EP1329926A4 (en) 2000-10-26 2001-10-26 Field emission type electron source
CN2006100048862A CN1825519B (en) 2000-10-26 2001-10-26 Field emission type electron source
US10/048,478 US6707061B2 (en) 2000-10-26 2001-10-26 Field emission type electron source
CNB018018580A CN1254839C (en) 2000-10-26 2001-10-26 Field emission type electron source
CNB2006100048877A CN100545984C (en) 2000-10-26 2001-10-26 Electric field radioactive electronic source
KR10-2002-7002766A KR100486951B1 (en) 2000-10-26 2001-10-26 Electric field emission type electron source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000326274A JP3687522B2 (en) 2000-10-26 2000-10-26 Field emission electron source

Publications (2)

Publication Number Publication Date
JP2002134001A JP2002134001A (en) 2002-05-10
JP3687522B2 true JP3687522B2 (en) 2005-08-24

Family

ID=18803490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000326274A Expired - Fee Related JP3687522B2 (en) 2000-10-26 2000-10-26 Field emission electron source

Country Status (2)

Country Link
JP (1) JP3687522B2 (en)
CN (3) CN1825521B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5342470B2 (en) * 2010-02-23 2013-11-13 パナソニック株式会社 Field emission electron source and light emitting device using the same
JP5783798B2 (en) * 2010-10-07 2015-09-24 シャープ株式会社 ELECTRON EMITTING ELEMENT AND DEVICE EQUIPPED WITH THE SAME
JP5784354B2 (en) * 2011-04-25 2015-09-24 シャープ株式会社 ELECTRON EMITTING ELEMENT AND ELECTRON EMITTING DEVICE HAVING THE SAME

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894078A (en) * 1996-02-26 1999-04-13 Advanced Bioconcept, Inc. Transgenic mouse expressing C-100 app
US5990605A (en) * 1997-03-25 1999-11-23 Pioneer Electronic Corporation Electron emission device and display device using the same
US6794805B1 (en) * 1998-05-26 2004-09-21 Matsushita Electric Works, Ltd. Field emission electron source, method of producing the same, and use of the same

Also Published As

Publication number Publication date
CN1825519B (en) 2012-01-11
CN1825521A (en) 2006-08-30
CN1825520A (en) 2006-08-30
CN1825519A (en) 2006-08-30
CN100545984C (en) 2009-09-30
JP2002134001A (en) 2002-05-10
CN1825521B (en) 2010-06-16

Similar Documents

Publication Publication Date Title
JP2897674B2 (en) Field emission type cold cathode and electron gun using the same
KR100486951B1 (en) Electric field emission type electron source
JP2812356B2 (en) Field emission type electron gun
JP3687522B2 (en) Field emission electron source
JP2809078B2 (en) Field emission cold cathode and method of manufacturing the same
JP3788228B2 (en) Field emission electron source
JP2897671B2 (en) Field emission cold cathode
JP4306070B2 (en) Field emission electron source
JP4120398B2 (en) Manufacturing method of field emission electron source
JP3985445B2 (en) Manufacturing method of field emission electron source
JPH0547296A (en) Electric field emission type electron source and manufacture thereof
JP3965937B2 (en) Field emission electron source
JP3539305B2 (en) Field emission type electron source and method of manufacturing the same
JP3582499B2 (en) Field emission electron source
JP2003197089A (en) Field emission electron source
JP3487230B2 (en) Field emission electron source, method of manufacturing the same, and display device
JP3076561B1 (en) Field emission type electron source and method of manufacturing the same
JP4120397B2 (en) Manufacturing method of field emission electron source
JP3780937B2 (en) Field emission electron source and manufacturing method thereof
JPH0620592A (en) Field emission cathode device and manufacture thereof
JP3709842B2 (en) Field emission electron source and manufacturing method thereof
JP4529011B2 (en) Cold electron-emitting device and manufacturing method thereof
JP3671875B2 (en) Field emission electron source
JP4433857B2 (en) Field emission electron source
JP2002352697A (en) Field emission electron source

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees