JP3671875B2 - Field emission electron source - Google Patents
Field emission electron source Download PDFInfo
- Publication number
- JP3671875B2 JP3671875B2 JP2001199837A JP2001199837A JP3671875B2 JP 3671875 B2 JP3671875 B2 JP 3671875B2 JP 2001199837 A JP2001199837 A JP 2001199837A JP 2001199837 A JP2001199837 A JP 2001199837A JP 3671875 B2 JP3671875 B2 JP 3671875B2
- Authority
- JP
- Japan
- Prior art keywords
- electron source
- insulating substrate
- electrode
- field emission
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源に関するものである。
【0002】
【従来の技術】
従来から、導電性基板の一表面側に酸化若しくは窒化した多孔質半導体層よりなる強電界ドリフト層を形成し、強電界ドリフト層上に表面電極を形成した電界放射型電子源が提案されている(例えば、特開平8−250766号公報、特開平9−259795号公報、特開平10−326557号公報、特許第2966842号、特許第2987140号など参照)。
【0003】
この種の電界放射型電子源としては、例えば図7に示す構成のものが知られている。図7に示す構成の電界放射型電子源10’は、導電性基板たるn形シリコン基板1の主表面側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層6が形成され、強電界ドリフト層6上に金属薄膜よりなる表面電極7が形成され、n形シリコン基板1の裏面にオーミック電極2が形成されている。なお、図7に示す例では、n形シリコン基板1と強電界ドリフト層6との間にノンドープの多結晶シリコン層3を介在させてあるが、多結晶シリコン層3を介在させずにn形シリコン基板1上に強電界ドリフト層6を形成した構成も提案されている。
【0004】
図7に示す構成の電界放射型電子源10’から電子を放出させるには、表面電極7に対向配置されたコレクタ電極21を設け、表面電極7とコレクタ電極21との間を真空とした状態で、表面電極7をn形シリコン基板1(オーミック電極2)に対して高電位側(正極)となるように表面電極7とn形シリコン基板1との間に直流電圧Vpsを印加するとともに、コレクタ電極21が表面電極7に対して高電位側となるようにコレクタ電極21と表面電極7との間に直流電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設定すれば、n形シリコン基板1から注入された電子が強電界ドリフト層6をドリフトし表面電極7を通して放出される(なお、図7中の一点鎖線は表面電極7を通して放出された電子e-の流れを示す)。表面電極7には仕事関数の小さな材料(例えば、金)が採用され、表面電極7の膜厚は10nm〜15nm程度に設定されている。
【0005】
上述の構成を有する電界放射型電子源10’では、表面電極7とオーミック電極2との間に流れる電流をダイオード電流Ipsと呼び、コレクタ電極21と表面電極7との間に流れる電流(つまり、表面電極7を通して放出される電子線による電流)をエミッション電流(放出電子電流)Ieと呼ぶことにすれば(図7参照)、ダイオード電流Ipsに対するエミッション電流Ieの比率(=Ie/Ips)が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源10では、表面電極7とオーミック電極2との間に印加する直流電圧Vpsを10〜20V程度の低電圧としても電子を放出させることができ、直流電圧Vpsが大きいほどエミッション電流Ieが大きくなる。
【0006】
この電界放射型電子源10’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【0007】
上述の電界放射型電子源10’では、強電界ドリフト層6が、導電性基板たるn形シリコン基板1上にノンドープの多結晶シリコン層を堆積させた後に、該多結晶シリコン層を陽極酸化処理にて多孔質化し、多孔質化された多結晶シリコン層(多孔質多結晶シリコン層)を急速加熱法によって例えば900℃の温度で酸化することにより形成されている。
【0008】
上述のようにして形成された強電界ドリフト層6は、図8に示すように、少なくとも、柱状の多結晶シリコンのグレイン(半導体結晶)51と、グレイン51の表面に形成された薄いシリコン酸化膜52と、グレイン51間に介在するナノメータオーダのシリコン微結晶63と、シリコン微結晶63の表面に形成され当該シリコン微結晶63の結晶粒径よりも小さな膜厚の酸化膜であるシリコン酸化膜64とから構成されると考えられる。すなわち、強電界ドリフト層6は、陽極酸化処理を行う前の多結晶シリコン層に含まれていた各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されているものと考えられる。したがって、強電界ドリフト層6に印加された電界の大部分はシリコン酸化膜64に集中的にかかり、注入された電子はシリコン酸化膜64にかかっている強電界により加速されグレイン51間を表面に向かって図8中の矢印の向き(図8の上向き)へドリフトするので、電子放出効率を向上させることができる。ここにおいて、このような強電界ドリフト層6を有する電界放射型電子源10’では、強電界ドリフト層6で発生した熱がグレイン51を通して放出されることによって電子放出時のポッピング現象の発生が防止されていると考えられる。なお、強電界ドリフト層6の表面に到達した電子はホットエレクトロンであると考えられ、表面電極7を容易にトンネルし真空中に放出される。
【0009】
上述の電界放射型電子源10’では、導電性基板としてn形シリコン基板を用いているが、図9に示すように、ガラス基板よりなる絶縁性基板11’の一表面上に導電性層12を形成したものを用いた電界放射型電子源10”も提案されている。ここに、上述の図7に示した電界放射型電子源10’と同様の構成要素には同一の符号を付して説明を省略する。
【0010】
図9に示す構成の電界放射型電子源10”から電子を放出させるには、表面電極7に対向配置されたコレクタ電極21を設け、表面電極7とコレクタ電極21との間を真空とした状態で、表面電極7が導電性層12に対して高電位側(正極)となるように表面電極7と導電性層12との間に直流電圧Vpsを印加するとともに、コレクタ電極21が表面電極7に対して高電位側となるようにコレクタ電極21と表面電極7との間に直流電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設定すれば、導電性層12から注入された電子が強電界ドリフト層6をドリフトし表面電極7を通して放出される(なお、図9中の一点鎖線は表面電極7を通して放出された電子e-の流れを示す。)
上述の構成を有する電界放射型電子源10”では、表面電極7と導電性層12との間に流れる電流をダイオード電流Ipsと呼び、コレクタ電極21と表面電極7との間に流れる電流(つまり、表面電極7を通して放出される電子線による電流)をエミッション電流(放出電子電流)Ieと呼ぶことにすれば(図9参照)、ダイオード電流Ipsに対するエミッション電流Ieの比率(=Ie/Ips)が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源10”では、表面電極7と導電性層12との間に印加する直流電圧Vpsを10〜20V程度の低電圧としても電子を放出させることができ、直流電圧Vpsが大きいほどエミッション電流Ieが大きくなる。
【0011】
また、図9に示した電界放射型電子源10”をディスプレイの電子源として応用する場合には、例えば図10に示す構成を採用すればよい。
【0012】
図10に示すディスプレイは、電界放射型電子源10を接着した平板状のガラス基板よりなるリヤプレート(図示せず)と、平板状のガラス基板よりなるフェースプレート30との間に枠状の支持用スペーサ(図示せず)を介在させてリヤプレートとフェースプレートとの間の空間を真空に保つように構成されている。なお、フェースプレート30における電界放射型電子源10との対向面にはITO膜よりなるコレクタ電極(透明電極)が形成されるとともに、コレクタ電極における電界放射型電子源10との対向面に、R,G,Bの3つの蛍光体セルからなる複数の画素が形成されている。
【0013】
図10に示した電界放射型電子源10は、ガラス基板よりなる絶縁性基板11’と、絶縁性基板11’の一表面上に列設された複数の導電性層よりなる下部電極12aと、下部電極12aに重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部6aおよびドリフト部6aの間を埋める多結晶シリコン層よりなる分離部6bとを有する強電界ドリフト層6と、強電界ドリフト層6の上で下部電極12aに交差する方向に形成された複数の表面電極7とを備えている。
【0014】
この電界放射型電子源10では、絶縁性基板11’の一表面上に列設された複数の下部電極12aと、強電界ドリフト層6上に形成された複数の表面電極7との間に強電界ドリフト層6のドリフト部6aが挟まれているから、表面電極7と下部電極12aとの組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極7と下部電極12aとの交点に相当する部位のドリフト部6aにのみ強電界が作用して電子が放出される。つまり、表面電極7と下部電極12aとからなるマトリクス(格子)の格子点に、表面電極7と下部電極12aとドリフト部6aとからなる電子源素子10aを配置したことに相当し、電圧を印加する表面電極7と下部電極12aとの組を選択することによって所望の電子源素子10aから電子を放出させることが可能になる。ここにおいて、ドリフト部6aは、上述の図8と同様の構成を有していると考えられる。すなわち、ドリフト部6aは、少なくとも、柱状の多結晶シリコンのグレイン(半導体結晶)51と、グレイン51の表面に形成された薄いシリコン酸化膜52と、グレイン51間に介在するナノメータオーダのシリコン微結晶63と、シリコン微結晶63の表面に形成され当該シリコン微結晶63の結晶粒径よりも小さな膜厚の酸化膜であるシリコン酸化膜64とから構成されると考えられる。
【0015】
ところで、上述のディスプレイでは、フェースプレート30とリヤプレートと支持用スペーサとで囲まれる気密空間が真空状態に保たれるので、画面の大面積化を図っても大気圧によってフェースプレート30とリヤプレートとが接触しないように、電界放射型電子源10とフェースプレート30との間に支持用スペーサとは別に補強用スペーサ(図示せず)を介在させている。
【0016】
【発明が解決しようとする課題】
ところで、上述の電界放射型電子源10を用いたディスプレイでは、薄型化および画面の大面積化が期待される。このようなディスプレイでは、電界放射型電子源10をリヤプレートに接着した後に、電界放射型電子源10とフェースプレート30との間に補強用スペーサを介在させてから真空引きする必要があるが、補強用スペーサは隣接する画素の間に配置する必要があり、しかも、外部から見えにくくする必要があるので、画素間の間隔を例えば50μm〜100μm程度とすると、画素の並設方向における補強用スペーサの幅を数μm、絶縁性基板11’の厚み方向における補強用スペーサの高さを数mm程度に設定してあり、補強用スペーサの配置に手間がかかるという不具合があった。
【0017】
本発明は上記事由に鑑みて為されたものであり、その目的は、ディスプレイの電子源として用いる場合にディスプレイの組立工程の簡略化を図れる電界放射型電子源を提供することにある。
【0018】
【課題を解決するための手段】
請求項1の発明は、上記目的を達成するために、絶縁性基板と、絶縁性基板の一表面側に形成され電子を放出する複数の電子源素子とを備え、絶縁性基板は、前記一表面側に離間して対向配置されるフェースプレートとの間の距離を規定距離に保つように前記一表面から厚み方向へ突出するセラミックからなる補強用スペーサが燒結法により一体形成されたセラミック基板からなり、絶縁性基板がSiC若しくはAlNからなり、補強用スペーサのセラミックがZrO2若しくはAl2O3若しくはSiCからなることを特徴とするものであり、ディスプレイの電子源として用いる場合に、従来のように組立時に電界放射型電子源とフェースプレートとの間に別体の補強用スペーサを配置する工程が不要となり、つまり、電界放射型電子源およびフェースプレートそれぞれに対して別体の補強用スペーサを位置決めして固定する工程が不要となり、ディスプレイの組立工程の簡略化を図れるとともにディスプレイの大面積化が容易になる。また、SiC若しくはAlNのようなセラミックはガラスに比べて熱伝導率が高いので、従来のように絶縁性基板としてガラス基板を用いている場合に比べて電子源素子で発生した熱を効率良く放熱させることができ、電子源としての信頼性を高めることができる。なお、補強用スペーサが一体形成されたセラミック基板は燒結法によって容易に形成することができ、補強用スペーサの形状としても種々の形状に容易に対応することができる。
【0019】
請求項2の発明は、請求項1の発明において、前記電子源素子は、前記絶縁性基板の前記一表面側に形成された下部電極と、前記厚み方向において下部電極に対向する表面電極と、下部電極と表面電極との間に介在する酸化若しくは窒化若しくは酸窒化した多孔質半導体層よりなるドリフト部とを備え、表面電極と下部電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により下部電極から注入された電子がドリフト部をドリフトし表面電極を通して放出されるので、前記電子源素子から放出される電子線の放出方向が前記表面電極の法線方向に揃いやすいから、複雑なシャドウマスクや電子収束レンズを設ける必要がなく、ディスプレイの薄型化を図れ、絶縁性基板の上記一表面からの補強用スペーサの突出高さを低くすることができる。
【0020】
請求項3の発明は、請求項2の発明において、前記セラミック基板は、前記下部電極が前記絶縁性基板に一体形成されているので、補強用スペーサに関係なく下部電極を形成することができる。したがって、前記下部電極のレイアウト設計が容易になる。
【0021】
請求項4の発明は、請求項1ないし請求項3の発明において、前記絶縁性基板は、前記フェースプレートとともに前記各電子源素子が収納される気密空間を形成するためのリヤプレートを兼ねるので、部品点数を削減でき、組立工程の工程数を削減できるとともに低コスト化を図れる。
【0023】
また、絶縁性基板がSiC若しくはAlNからなるので、絶縁性基板がAl2O3からなる場合に比べて熱伝導率が高くなり、各電子源素子で発生した熱を外部へ効率良く放熱させることが可能となる。
【0024】
また、補強用スペーサがZrO 2 若しくはAl 2 O 3 若しくはSiCからなり高抵抗であるので、補強用スペーサが絶縁体で形成されている場合に比べて電荷が溜まりにくくなり、フェースプレート側での電子の散乱に起因した補強用スペーサのチャージアップが起こりにくくなり、ディスプレイの信頼性を高めることができる。
【0026】
請求項5の発明は、請求項1ないし請求項4の発明において、前記補強用スペーサは、抵抗率が103〜109Ωcmであることを特徴とし、望ましい実施態様である。
【0027】
【発明の実施の形態】
(実施形態1)
以下、本実施形態の電界放射型電子源を用いるディスプレイについて図1および図2を参照しながら説明する。
【0028】
図1に示す構成のディスプレイは、電界放射型電子源10と平板状のガラス基板よりなるフェースプレート30とが対向配置されている。なお、図示していないがフェースプレート30における電界放射型電子源10との対向面には、ITO膜よりなるコレクタ電極(透明電極)が形成されるとともに、コレクタ電極における電界放射型電子源10との対向面に、R,G,Bの3つの蛍光体セルからなる複数の画素が形成されている。
【0029】
電界放射型電子源10は、一表面側に複数本の下部電極12aが列設された絶縁性基板11の一表面側に強電界ドリフト層6が積層されており、強電界ドリフト層6上に下部電極12aと直交する方向に形成された複数本の表面電極7を備えている。すなわち、下部電極12aと表面電極7とは強電界ドリフト層6を挟んで互いに直交するように配設されている。ここにおいて、強電界ドリフト層6は、複数本の下部電極12aと複数本の表面電極7との交差する部位それぞれに形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部6aと、ドリフト部6aの間を埋める多結晶シリコン層よりなる分離部6bとで構成されている。なお、下部電極12aは、絶縁性基板11の上記一表面側の表面を露出させた形で絶縁性基板11に埋設されており、絶縁性基板11の上記一表面と下部電極12aの上記表面とが同一面上に揃っている。下部電極12aは短冊状に形成され、長手方向の両端部上にそれぞれパッド27が形成されている。また、表面電極7は短冊状に形成され、長手方向の両端部でそれぞれパッド28に接続されている。
【0030】
この電界放射型電子源10では、絶縁性基板11の一表面側に列設された複数本の下部電極12aと、強電界ドリフト層6上に形成された複数本の表面電極7との間に強電界ドリフト層6のドリフト部6aが挟まれているから、表面電極7と下部電極12aとの組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極7と下部電極12aとの交点に相当する部位のドリフト部6aにのみ強電界が作用して電子が放出される。つまり、表面電極7と下部電極12aとからなるマトリクス(格子)の格子点に、表面電極7と下部電極12aとドリフト部6aとからなる電子源素子10aを配置したことに相当し、電圧を印加する表面電極7と下部電極12aとの組を選択することによって所望の電子源素子10aから電子を放出させることが可能になる。ここにおいて、ドリフト部6aは、上述の図8と同様の構成を有していると考えられる。すなわち、ドリフト部6aは、少なくとも、柱状の多結晶シリコンのグレイン(半導体結晶)51と、グレイン51の表面に形成された薄いシリコン酸化膜52と、グレイン51間に介在するナノメータオーダのシリコン微結晶63と、シリコン微結晶63の表面に形成され当該シリコン微結晶63の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜64とから構成されると考えられる。ここに、各グレイン51は絶縁性基板11の厚み方向に沿って形成されていると考えられる。上述の電子源素子10aでは、表面電極7を通して放出される電子線の放出方向が表面電極7の法線方向に揃いやすいから、複雑なシャドウマスクや電子収束レンズを設ける必要がなく、ディスプレイの薄型化を図れる。また、表面電極7と下部電極12aとの間に印加する電圧を10〜20V程度の低電圧としても電子を放出させることができるので、低消費電力化を図れる。
【0031】
ところで、本実施形態では、上述の絶縁性基板11として、図2に示すような構成のものを用いている。すなわち、本実施形態では、絶縁性基板11として、絶縁性基板11の上記一表面側に離間して対向配置されるフェースプレート30との間の距離を規定距離に保つように上記一表面から絶縁性基板11の厚み方向へ突出する補強用スペーサ11bおよび上記各下部電極12aが一体形成されたセラミック基板を用いている。なお、本実施形態における各補強用スペーサ11bは、下部電極12aに直交する方向に形成されており、強電界ドリフト層6の分離部6bを分断する形でフェースプレート30側へ突出している。ここに、補強用スペーサ11bは、短冊状に形成されており、下部電極12aの延長方向における厚みを画素間の間隔に応じて数μm程度、絶縁性基板11の厚み方向における高さを数mm程度に設定すればよい。このようなセラミック基板は、燒結法などによって容易に形成することができ、補強用スペーサ11bの形状としても種々の形状に容易に対応することができる。
【0032】
しかして、本実施形態における電界放射型電子源10では、補強用スペーサ11bが絶縁性基板11に一体形成されており、電界放射型電子源10の形成後に電界放射型電子源10に対して補強用スペーサ11bを位置決めする必要がないので、ディスプレイの電子源として用いる場合に、従来のように組立時に電界放射型電子源10とフェースプレート30との間に別体の補強用スペーサを配置する工程が不要となる。つまり、電界放射型電子源10およびフェースプレート30それぞれに対して別体の補強用スペーサを位置決めして固定する工程が不要となり、ディスプレイの組立工程の簡略化を図れるとともにディスプレイの大面積化が容易になる。
【0033】
また、本実施形態では、絶縁性基板11をリヤプレートとして使用可能な強度となるように厚みを設定してあり、絶縁性基板11が、フェースプレート30および支持用スペーサ(図示せず)とともに電子源素子10aが収納される気密空間を形成するためのリヤプレートを兼ねるので、部品点数を削減でき、組立工程の工程数を削減できるとともに低コスト化を図れる。ここにおいて、絶縁性基板11をフェースプレート30との熱膨張係数の小さい材料(例えば、Al2O3)により形成しておけば、組立工程において絶縁性基板11とフェースプレート30との熱膨張係数差に起因してフェースプレート30や絶縁性基板11が割れるのを防止することができる。また、Al2O3,AlN,SiCなどのセラミックはガラスに比べて熱伝導率が高いので、従来のようにガラス基板よりなる絶縁性基板11’を用いている場合に比べて電子源素子10aで発生した熱を効率良く放熱させることができ、電子源としての信頼性を高めることができる。特に、絶縁性基板11の主成分をSiCまたはAlNとしておけば、主成分がAl2O3の場合に比べて熱伝導率が高くなり、より放熱性を高めることができる。ここにおいて、ガラスの熱伝導率は、〜1W/mK、SiCの熱伝導率は60〜70W/mK、AlNの熱伝導率は、〜80W/mK、Al 2 O 3 の熱伝導率は10〜40W/mKである。
【0034】
なお、フェースプレート30と絶縁性基板10と支持用スペーサとで囲まれる気密空間の真空度は10-4Pa〜101Pa程度に設定されている。
【0035】
ところで、補強用スペーサ11bが絶縁体であると、フェースプレート30側で電子が散乱した場合、補強用スペーサ11bがチャージアップし、上記コレクタ電極と表面電極7との間に所望の電圧を印加できなくなる恐れがある。この種の不具合を解決するには、上記セラミック基板のうち少なくとも補強用スペーサ11bを高抵抗としておけばよい。補強用スペーサ11bを高抵抗としておけば、補強用スペーサ11bが絶縁体で形成されている場合に比べて電荷が溜まりにくくなり、フェースプレート30側での電子の散乱に起因した補強用スペーサ11bのチャージアップが起こりにくくなり、ディスプレイの信頼性を高めることができる。ここにおいて、高抵抗の補強用スペーサ11bの主成分としては、ZrO2,Al2O3,SiCから適宜選択すればよく、補強用スペーサ11bの抵抗率は103〜109Ωcm程度に設定することが望ましい。
【0036】
なお、本実施形態では図1および図2に示すように、絶縁性基板11に補強用スペーサ11bおよび下部電極12aが一体形成されたセラミック基板を用いているので、補強用スペーサ11bに関係なく下部電極12aを形成することができるから、下部電極12aのレイアウト設計が容易になるという利点があるが、必ずしも下部電極12aを絶縁性基板11に一体形成する必要はなく、例えば図3に示すように絶縁性基板11に補強用スペーサ11bのみが一体形成されたセラミック基板を用いてもよい。
【0037】
(実施形態2)
本実施形態の電界放射型電子源10の基本構成は実施形態1と略同じであって、図4および図5に示すように、絶縁性基板11として複数の角柱状の補強用スペーサ11bが一体形成されたセラミック基板を用いており、金属材料(例えば、Cr、Wなど)よりなる下部電極12aが絶縁性基板11の上記一表面から突出する形で形成されている点が相違する。ここにおいて、補強用スペーサ11bは強電界ドリフト層6の分離部6bを貫通する形で実施形態1にて説明したフェースプレート30(図1参照)側へ突出している。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
【0038】
しかして、本実施形態では、補強用スペーサ11bが角柱状の形状に形成されているので、補強用スペーサ11bが一体形成された絶縁性基板11の上記一表面側に所定形状にパターニングした下部電極12aを容易に形成することができ、下部電極12aのパターンや材料の変更に容易に対応することができる。
【0039】
(実施形態3)
本実施形態の電界放射型電子源10の基板構成は実施形態2と略同じであって、図6に示すように、絶縁性基板11の一表面側において隣り合う下部電極12a間を埋める絶縁部12bが形成されている点が相違する。ここにおいて、下部電極12aはn形多結晶シリコンにより形成され、絶縁部12bはノンドープの多結晶シリコンにより形成されている。本実施形態では、補強用スペーサ11bが一体形成された絶縁性基板11の上記一表面側にノンドープの多結晶シリコン層を成膜した後に、リソグラフィ技術およびイオン注入技術などを利用してn形多結晶シリコンよりなる下部電極12aを形成することで残りの部分がノンドープの多結晶シリコンよりなる絶縁部12bとなる。また、強電界ドリフト層6は、下部電極12aおよび絶縁部12bを覆うようにノンドープの多結晶シリコン層を成膜させた後に、当該多結晶シリコン層に陽極酸化処理や酸化処理などを施すことによってドリフト部6aを形成する。
【0040】
しかして、本実施形態では、隣り合う下部電極12a間に絶縁部12bが形成されているので、強電界ドリフト層6の表面の平坦性を向上させることができ、表面電極7の断線を防止することができる。
【0041】
ところで、上記各実施形態では、強電界ドリフト層6のドリフト部6aを酸化した多孔質多結晶シリコン層により形成しているが、ドリフト部6aを窒化若しくは酸窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化若しくは酸窒化して形成してもよい。ドリフト部6aを窒化した多孔質多結晶シリコン層とした場合には図8にて説明した各シリコン酸化膜52,64がいずれもシリコン窒化膜となり、ドリフト部6aを酸窒化した多孔質多結晶シリコン層とした場合には各シリコン酸化膜52,64がいずれもシリコン酸窒化膜となる。
【0042】
また、上述の各電子源素子10aは、フェースプレート30における電界放射型電子源10との対向面側に設けられたR,G,Bいずれかの蛍光体からなる個々のサブピクセル毎に形成されているので、表面電極7および下部電極12aを絶縁性基板11の厚み方向においてドリフト部6aに重なる部位にのみ形成して低抵抗の導電性材料からなるバス電極を設ければ、選択された電子源素子10aから電子線が放出されるまでの遅れ時間を短くすることができるとともに、配線での電圧降下によるエミッション電流の減少やばらつきを抑えることができる。
【0043】
【発明の効果】
請求項1の発明は、絶縁性基板と、絶縁性基板の一表面側に形成され電子を放出する複数の電子源素子とを備え、絶縁性基板は、前記一表面側に離間して対向配置されるフェースプレートとの間の距離を規定距離に保つように前記一表面から厚み方向へ突出するセラミックからなる補強用スペーサが燒結法により一体形成されたセラミック基板からなり、絶縁性基板がSiC若しくはAlNからなり、補強用スペーサのセラミックがZrO2若しくはAl2O3若しくはSiCからなるものであり、ディスプレイの電子源として用いる場合に、従来のように組立時に電界放射型電子源とフェースプレートとの間に別体の補強用スペーサを配置する工程が不要となり、つまり、電界放射型電子源およびフェースプレートそれぞれに対して別体の補強用スペーサを位置決めして固定する工程が不要となり、ディスプレイの組立工程の簡略化を図れるとともにディスプレイの大面積化が容易になるという効果がある。また、SiC若しくはAlNのようなセラミックはガラスに比べて熱伝導率が高いので、従来のように絶縁性基板としてガラス基板を用いている場合に比べて電子源素子で発生した熱を効率良く放熱させることができ、電子源としての信頼性を高めることができるという効果がある。なお、補強用スペーサが一体形成されたセラミック基板は燒結法によって容易に形成することができ、補強用スペーサの形状としても種々の形状に容易に対応することができる。
【0044】
請求項2の発明は、請求項1の発明において、前記電子源素子は、前記絶縁性基板の前記一表面側に形成された下部電極と、前記厚み方向において下部電極に対向する表面電極と、下部電極と表面電極との間に介在する酸化若しくは窒化若しくは酸窒化した多孔質半導体層よりなるドリフト部とを備え、表面電極と下部電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により下部電極から注入された電子がドリフト部をドリフトし表面電極を通して放出されるので、前記電子源素子から放出される電子線の放出方向が前記表面電極の法線方向に揃いやすいから、複雑なシャドウマスクや電子収束レンズを設ける必要がなく、ディスプレイの薄型化を図れ、絶縁性基板の上記一表面からの補強用スペーサの突出高さを低くすることができるという効果がある。
【0045】
請求項3の発明は、請求項2の発明において、前記セラミック基板は、前記下部電極が前記絶縁性基板に一体形成されているので、補強用スペーサに関係なく下部電極を形成することができるという効果がある。したがって、前記下部電極のレイアウト設計が容易になる。
【0046】
請求項4の発明は、請求項1ないし請求項3の発明において、前記絶縁性基板は、前記フェースプレートとともに前記各電子源素子が収納される気密空間を形成するためのリヤプレートを兼ねるので、部品点数を削減でき、組立工程の工程数を削減できるとともに低コスト化を図れるという効果がある。
【0048】
また、絶縁性基板がSiC若しくはAlNからなるので、絶縁性基板がAl2O3からなる場合に比べて熱伝導率が高くなり、各電子源素子で発生した熱を外部へ効率良く放熱させることが可能となるという効果がある。
【0049】
また、補強用スペーサがZrO 2 若しくはAl 2 O 3 若しくはSiCからなり高抵抗であるので、補強用スペーサが絶縁体で形成されている場合に比べて電荷が溜まりにくくなり、フェースプレート側での電子の散乱に起因した補強用スペーサのチャージアップが起こりにくくなり、ディスプレイの信頼性を高めることができるという効果がある。
【図面の簡単な説明】
【図1】実施形態1を示し、電界放射型電子源を用いたディスプレイの概略構成図である。
【図2】同上の要部概略斜視図である。
【図3】同上の他の構成例の要部概略斜視図である。
【図4】実施形態2を示す電界放射型電子源の概略斜視図である。
【図5】同上の要部概略斜視図である。
【図6】実施形態3を示す電界放射型電子源の概略断面図である。
【図7】従来例を示す電界放射型電子源の動作説明図である。
【図8】同上の電界放射型電子源の動作説明図である。
【図9】他の従来例を示す電界放射型電子源の動作説明図である。
【図10】同上を利用したディスプレイの概略構成図である。
【符号の説明】
6 強電界ドリフト層
6a ドリフト部
6b 分離部
7 表面電極
10 電界放射型電子源
10a 電子源素子
11 絶縁性基板
11b スペーサ
12a 下部電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a field emission electron source configured to emit an electron beam by field emission.
[0002]
[Prior art]
Conventionally, a field emission electron source has been proposed in which a strong electric field drift layer made of an oxidized or nitrided porous semiconductor layer is formed on one surface side of a conductive substrate, and a surface electrode is formed on the strong electric field drift layer. (For example, refer to JP-A-8-250766, JP-A-9-259795, JP-A-10-326557, JP2996642, JP2987140, etc.).
[0003]
As this type of field emission electron source, for example, one having the structure shown in FIG. 7 is known. In the field
[0004]
In order to emit electrons from the field
[0005]
In the field
[0006]
In this field emission type electron source 10 ', the electron emission characteristic is less dependent on the degree of vacuum, and a popping phenomenon does not occur during electron emission, and electrons can be stably emitted with high electron emission efficiency.
[0007]
In the field
[0008]
As shown in FIG. 8, the strong electric
[0009]
In the above-mentioned field
[0010]
In order to emit electrons from the field
In the field
[0011]
Further, when the field
[0012]
The display shown in FIG. 10 has a frame-like support between a rear plate (not shown) made of a flat glass substrate to which a field
[0013]
The field
[0014]
In this field emission
[0015]
By the way, in the above-described display, since the airtight space surrounded by the
[0016]
[Problems to be solved by the invention]
By the way, in the display using the field
[0017]
The present invention has been made in view of the above reasons, and an object of the present invention is to provide a field emission electron source capable of simplifying a display assembly process when used as an electron source of a display.
[0018]
[Means for Solving the Problems]
In order to achieve the above object, an invention according to
[0019]
According to a second aspect of the present invention, in the first aspect of the invention, the electron source element includes a lower electrode formed on the one surface side of the insulating substrate, a surface electrode facing the lower electrode in the thickness direction, A drift portion made of an oxidized or nitrided or oxynitrided porous semiconductor layer interposed between the lower electrode and the surface electrode is provided, and a voltage is applied between the surface electrode and the lower electrode with the surface electrode as a high potential side. Sometimes, electrons injected from the lower electrode due to an electric field acting on the drift portion drift through the drift portion and are emitted through the surface electrode. Therefore, the emission direction of the electron beam emitted from the electron source element is normal to the surface electrode. Since it is easy to align in the direction, there is no need to provide a complicated shadow mask or electron converging lens, the display can be thinned, and the reinforcing spacer from the above surface of the insulating substrate It is possible to reduce the projection height.
[0020]
According to a third aspect of the present invention, in the second aspect of the present invention, since the lower electrode of the ceramic substrate is integrally formed with the insulating substrate, the lower electrode can be formed regardless of the reinforcing spacer. Therefore, the layout design of the lower electrode is facilitated.
[0021]
According to a fourth aspect of the present invention, in the first to third aspects of the invention, the insulating substrate also serves as a rear plate for forming an airtight space in which the electron source elements are accommodated together with the face plate. The number of parts can be reduced, the number of assembly steps can be reduced, and the cost can be reduced.
[0023]
Also, Insulating substrateIs made of SiC or AlN, Insulating substrateIs Al2O3Compared with the case where it consists of, heat conductivity becomes high, and it becomes possible to efficiently radiate the heat generated in each electron source element to the outside.
[0024]
Also reinforcedSpacerIs ZrO 2 Or Al 2 O 3 Or SiC and highSince it is a resistor, charges are less likely to accumulate than when the reinforcing spacer is formed of an insulator, and the reinforcing spacer is less likely to be charged up due to electron scattering on the face plate side. Reliability can be increased.
[0026]
[0027]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
Hereinafter, a display using the field emission electron source of the present embodiment will be described with reference to FIGS.
[0028]
In the display having the configuration shown in FIG. 1, a field
[0029]
In the field
[0030]
In the field
[0031]
By the way, in this embodiment, the thing of a structure as shown in FIG. In other words, in the present embodiment, the insulating
[0032]
Thus, in the field
[0033]
In this embodiment, the thickness is set so that the insulating
[0034]
Note that the degree of vacuum in the airtight space surrounded by the
[0035]
By the way, if the reinforcing spacer 11b is an insulator, when electrons are scattered on the
[0036]
In this embodiment, as shown in FIGS. 1 and 2, since the ceramic substrate in which the reinforcing spacer 11b and the
[0037]
(Embodiment 2)
The basic configuration of the field
[0038]
In this embodiment, since the reinforcing spacer 11b is formed in a prismatic shape, the lower electrode patterned in a predetermined shape on the one surface side of the insulating
[0039]
(Embodiment 3)
The substrate configuration of the field
[0040]
Therefore, in this embodiment, since the insulating
[0041]
By the way, in each said embodiment, although the
[0042]
Further, each of the
[0043]
【The invention's effect】
The invention of
[0044]
According to a second aspect of the present invention, in the first aspect of the invention, the electron source element includes a lower electrode formed on the one surface side of the insulating substrate, a surface electrode facing the lower electrode in the thickness direction, A drift portion made of an oxidized or nitrided or oxynitrided porous semiconductor layer interposed between the lower electrode and the surface electrode is provided, and a voltage is applied between the surface electrode and the lower electrode with the surface electrode as a high potential side. Sometimes, electrons injected from the lower electrode due to an electric field acting on the drift portion drift through the drift portion and are emitted through the surface electrode. Therefore, the emission direction of the electron beam emitted from the electron source element is normal to the surface electrode. Since it is easy to align in the direction, there is no need to provide a complicated shadow mask or electron converging lens, the display can be thinned, and the reinforcing spacer from the above surface of the insulating substrate There is an effect that it is possible to reduce the projection height.
[0045]
According to a third aspect of the present invention, in the second aspect of the present invention, since the lower electrode of the ceramic substrate is integrally formed with the insulating substrate, the lower electrode can be formed regardless of the reinforcing spacer. effective. Therefore, the layout design of the lower electrode is facilitated.
[0046]
According to a fourth aspect of the present invention, in the first to third aspects of the invention, the insulating substrate also serves as a rear plate for forming an airtight space in which the electron source elements are accommodated together with the face plate. The number of parts can be reduced, the number of assembly processes can be reduced, and the cost can be reduced.
[0048]
Also, Insulating substrateIs made of SiC or AlN, Insulating substrateIs Al2O3Compared with the case where it consists of, there exists an effect that heat conductivity becomes high and it becomes possible to thermally radiate the heat generated in each electron source element to the outside efficiently.
[0049]
Also reinforcedSpacerIs ZrO 2 Or Al 2 O 3 Or SiC and highSince it is a resistor, charges are less likely to accumulate than when the reinforcing spacer is formed of an insulator, and the reinforcing spacer is less likely to be charged up due to electron scattering on the face plate side. There is an effect that reliability can be improved.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of a display using a field emission electron source according to a first embodiment.
FIG. 2 is a schematic perspective view of the main part of the above.
FIG. 3 is a schematic perspective view of a main part of another configuration example same as above.
4 is a schematic perspective view of a field emission electron
FIG. 5 is a schematic perspective view of the main part of the above.
6 is a schematic cross-sectional view of a field emission electron
FIG. 7 is an operation explanatory diagram of a field emission electron source showing a conventional example.
FIG. 8 is an operation explanatory diagram of the field emission electron source of the above.
FIG. 9 is an operation explanatory diagram of a field emission electron source showing another conventional example.
FIG. 10 is a schematic configuration diagram of a display using the above.
[Explanation of symbols]
6 Strong electric field drift layer
6a Drift part
6b Separation part
7 Surface electrode
10 Field emission electron source
10a Electron source element
11 Insulating substrate
11b Spacer
12a Lower electrode
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001199837A JP3671875B2 (en) | 2001-06-29 | 2001-06-29 | Field emission electron source |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001199837A JP3671875B2 (en) | 2001-06-29 | 2001-06-29 | Field emission electron source |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003016973A JP2003016973A (en) | 2003-01-17 |
JP3671875B2 true JP3671875B2 (en) | 2005-07-13 |
Family
ID=19037066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001199837A Expired - Fee Related JP3671875B2 (en) | 2001-06-29 | 2001-06-29 | Field emission electron source |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3671875B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110198570A1 (en) * | 2010-02-12 | 2011-08-18 | Research Triangle Institute | Self assembled nano dots (sand) and non-self assembled nano-dots (nsand) device structures and fabrication methods thereof to create spacers for energy transfer |
-
2001
- 2001-06-29 JP JP2001199837A patent/JP3671875B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003016973A (en) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7351996B2 (en) | Method of increasing efficiency of thermotunnel devices | |
JP5378045B2 (en) | Semiconductor device | |
US7589348B2 (en) | Thermal tunneling gap diode with integrated spacers and vacuum seal | |
US20210028082A1 (en) | Semiconductor device | |
US20090223548A1 (en) | Thermionic/Thermotunneling Thermo-Electrical Converter | |
JP3671875B2 (en) | Field emission electron source | |
JP2017143011A (en) | Electron emitting element | |
JP3687522B2 (en) | Field emission electron source | |
EP1780751A1 (en) | Spacer and electron emission display including the spacer | |
JP3965937B2 (en) | Field emission electron source | |
JP4314761B2 (en) | Display device | |
JP4682525B2 (en) | Color liquid crystal display | |
JP2003197089A (en) | Field emission electron source | |
JP3582499B2 (en) | Field emission electron source | |
JP3780937B2 (en) | Field emission electron source and manufacturing method thereof | |
JP3788228B2 (en) | Field emission electron source | |
JP2003109528A (en) | Display device | |
US7468577B2 (en) | Electron emission display having a spacer with inner electrode inserted therein | |
JP2003173751A (en) | Display device and its manufacturing method | |
JP2002198001A (en) | Image display device | |
JP3709842B2 (en) | Field emission electron source and manufacturing method thereof | |
JPH0567426A (en) | Electric field emission type electron source | |
JP2002352697A (en) | Field emission electron source | |
JP2002198000A (en) | Image display device | |
JP4120397B2 (en) | Manufacturing method of field emission electron source |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |