JP3959839B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP3959839B2
JP3959839B2 JP13360298A JP13360298A JP3959839B2 JP 3959839 B2 JP3959839 B2 JP 3959839B2 JP 13360298 A JP13360298 A JP 13360298A JP 13360298 A JP13360298 A JP 13360298A JP 3959839 B2 JP3959839 B2 JP 3959839B2
Authority
JP
Japan
Prior art keywords
heat sink
wiring board
semiconductor element
hole
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13360298A
Other languages
Japanese (ja)
Other versions
JPH11330322A (en
Inventor
嘉治 原田
俊夫 鈴木
広記 岩宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP13360298A priority Critical patent/JP3959839B2/en
Publication of JPH11330322A publication Critical patent/JPH11330322A/en
Application granted granted Critical
Publication of JP3959839B2 publication Critical patent/JP3959839B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、配線基板に実装された半導体素子の熱をヒートシンクを通じて放熱する手段を改善した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、配線基板上に実装された半導体素子の熱を放熱する手段として、種々の手段が提案されている。
【０００３】
【発明が解決しようとする課題】
この種の手段の一例として、配線基板に半導体素子を実装した構造において半導体素子が大電力用である場合には、配線基板の熱抵抗が大きいことから、半導体素子からの周囲への放熱性が問題になる。この問題に対処するために、特開平４−２７９０９７号公報、特開平９−６９５９２号公報のものがある。これらは、図１０に示すように配線基板１に熱伝導の良好なスルーホール２を形成したり、図１１に示すように配線基板１に熱伝導の良好な高熱伝導領域３を設けた上で、配線基板１上に半導体素子４を実装し、当該半導体素子４から発生した熱を、熱伝導の良好なスルーホール２或いは高熱伝導領域３を通じて配線基板１の裏面に設けられた放熱層５に逃がすことにより、放熱性を高めるものである。
【０００４】
しかしながら、このような構成では、配線基板１の裏面側に放熱層５を設ける構成であることから、その領域にはコンデンサ或いは抵抗等の部品を実装できないという問題がある。また、図１２に示すように放熱層５を配線基板１中に設け、表裏の両面に絶縁層６を形成する構成の場合は、裏面にも部品が実装できるものの、この絶縁層６により放熱性が低下してしまうという不具合を生じる。
【０００５】
一方、配線基板の放熱性を高める手段としては、図１３に示すように配線基板１上に接着剤でヒートシンク７を接着し、そのヒートシンク７上に接着剤で半導体素子４を接着する方法がある。さらに放熱性を向上させるために、特開平４−１７９２９８号公報のものがある。このものは、図１４に示すように配線基板１に角孔８を形成し、その角孔８にヒートシンク９を装着するというものである。このヒートシンク９の取付方法としては、シリコーン系の接着剤を使用し、脱落防止のためヒートシンク９の上部に０．２〜０．５ｍｍの鍔部を設けている。この場合、配線基板１とヒートシンク９の下面は同一面上に設定され、大形のヒートシンク１０を基板１の裏面に取付けることにより放熱性を向上している。尚、ヒートシンク９上には接着剤により半導体素子４が実装されており、当該半導体素子４がワイヤ１１により配線基板１上の配線パターンに電気的に接続されている。
【０００６】
しかしながら、このような構成では、ヒートシンク９が半導体素子４よりも大きいため、ワイヤ１１をヒートシンク９を避けて接続しなければならず、実装面積が広くなってしまう。また、脱落防止のための鍔部をヒートシンク９に一体に形成するので、ヒートシンク９のコストが高いという問題がある。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、配線基板上に実装された半導体素子の熱を簡単な形状で実装面積を小さくすることができるヒートシンクを通じて確実に放熱することができる半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明によれば、まず、半導体素子の下面にヒートシンクを接合する。このとき、半導体素子の一部がヒートシンクからはみ出す形態となる。
続いて、ヒートシンクを配線基板に形成された孔に挿入する。このとき、半導体素子におけるヒートシンクからのはみ出し部位が配線基板に引掛かり、ヒートシンクを位置決めすることができるので、半導体素子のはみ出し部位を配線基板に接着する。
従って、ヒートシンクに鍔部を設ける必要がなくなり、ヒートシンクの形状を簡単化することができると共に、ボンディングワイヤ領域を小さくすることができるので、実装面積を小さくすることができる。
【０００９】
請求項２の発明によれば、配線基板の孔の内周面には金属膜が形成されているので、配線基板の孔にヒートシンクが挿入された状態ではんだフローすると、ヒートシンクと孔の内周面との隙間部をはんだが上昇する。これにより、ヒートシンクを配線基板に固定することができると共に、ヒートシンクによる放熱効率を高めることができる。
【００１０】
請求項３の発明によれば、ヒートシンクの先端部にはんだペーストを塗布した状態で配線基板の孔に挿入すると、ヒートシンクと配線基板の孔との隙間部ははんだペーストが拡散するので、配線基板をリフローすることによりヒートシンクと配線基板の孔との隙間部にはんだを充填することができる。これにより、ヒートシンクを配線基板に固定することができると共に、ヒートシンクによる放熱効率を高めることができる。
【００１１】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の第１の実施の形態を図１乃至図３を参照して説明する。
図１は半導体装置の断面、図２は半導体装置を斜視して示している。これらの図１及び図２において、プリント基板３１（配線基板に相当）には孔３２が形成されており、その孔３２にＩＣチップ３３と一体化されたヒートシンク３４が挿入されている。この孔３２は、ヒートシンク３４よりも大きく且つＩＣチップ３３よりも小さく形成されている。また、ＩＣチップ３３上の電極とプリント基板３１上の電極とはワイヤ３５により接続されていると共に、ＩＣチップ３３全体が封止樹脂３６で封止されている。
【００１２】
ここで、上記構成の半導体装置の製造方法について説明する。まず、図３に示すようにプリント基板３１の孔３２よりも０．０５ｍｍ程度小さく形成したヒートシンク３４とＩＣチップ３３とを高熱伝導接着剤又ははんだにより予め接着しておく。このようにＩＣチップ３３とヒートシンク３４とが一体化した形態では、ＩＣチップの一部がヒートシンクからはみ出した形態となっている。
【００１３】
そして、ヒートシンク３４をプリント基板３１の孔３２に挿入した状態で、ＩＣチップ３３におけるヒートシンク３４からのはみ出し部位をプリント基板３１に接着剤で接着する。このとき、ＩＣチップ３３における突出部位は鍔部として機能し、ヒートシンク３４がプリント基板３１から脱落してしまうことを防止することができる。
続いて、ＩＣチップ３３上の電極とプリント基板３１上の電極とをワイヤ３５で接続してから、ワイヤ３５及びＩＣチップ３３全体を封止樹脂３６で充填して保護する。
【００１４】
このような構成によれば、ヒートシンク３４はＩＣチップ３３より小さいので、ワイヤ３５のボンディングワイヤ領域を小さい領域に設定でき、封止樹脂３６の範囲を狭くしたまま放熱性を高めることができる。
【００１５】
（第２の実施の形態）
次に本発明の第２の実施の形態を図４を参照して説明するに、第１の実施の形態と同一部分には同一符号を付して説明を省略する。この第２実施の形態は、ヒートシンクをはんだによりプリント基板に接合したことを特徴とする。
即ち、プリント基板３１に形成された孔３２の内周壁には金属メッキ３７が施されている。また、プリント基板３１の内層には銅箔の配線３８が施されており、孔３２の金属メッキ３７と電気的に接続している。
【００１６】
このようなプリント基板３１を用いて、ＩＣチップ３３と一体化されたヒートシンク３４をプリント基板３１の孔３２に挿入した状態でＩＣチップ３３をプリント基板３１に接着してから、ワイヤ３５を接続すると共に封止樹脂３６で封止する。
ここで、ヒートシンク３４と孔３２の内周面との間には隙間部が形成されていることから、プリント基板３１をはんだフローすると、はんだが表面張力により隙間部に上昇して充填される。これにより、ヒートシンク３４と孔３２の金属メッキ３７とがはんだで接合されてそれらの間の熱伝導を高めることができる。
【００１７】
このような構成によれば、ヒートシンク３４とプリント基板３１の配線３８とをはんだで接合することができるので、ＩＣチップ３３からの熱をヒートシンク３４を通じてプリント基板３１の内層である銅箔の配線３８に効率よく拡がるようになり、放熱性が向上する。
この場合、プリント基板３１にはリード部品を実装するためのはんだフローの工程が本来的に必要であることから、工程が増加してしまうことはない。
【００１８】
ところで、この第２の実施の形態では、はんだフローを利用していることから、ヒートシンク３４と孔３２の内周面との隙間部が完全に埋まらず、ボイドが発生することがある。
そこで、図５に示すように、ＩＣチップ３３を取付けたヒートシンク３４の下部にはんだペースト３９を付着し、それをプリント基板３１の孔３２に挿入してから、はんだフローする。この場合、はんだペースト３９は隙間部全体に拡散するので、これをはんだフローすることにより、ヒートシンク３４と孔３２の金属メッキ３７とをはんだで完全に接合することができ、放熱性をさらに高めることができる。
【００１９】
尚、上記各実施の形態においてＩＣチップ３３よりも大なるヒートシンク３４を用いるようにしてもよい。つまり、図６に示すようにＩＣチップ３３におけるワイヤ３５の接合方向を例えば図示上下方向に揃え、長尺状のヒートシンク３４の長手方向を図示左右方向に設定したり、図７に示すようにヒートシンク３４をＩＣチップ３３に対して傾けた状態で接合することにより、封止樹脂３６の塗布範囲を拡大することなくヒートシンク３４の形状を大きくすることができることから、放熱性を向上することができる。
【００２０】
また、ヒートシンク３４の下部は図８に示すようにプリント基板３１の下面から突出するようにしてもよく、さらにその突出部の表面を凹凸状に形成することにより、放熱性をさらに向上することができる。
さらに、図９に示すようにヒートシンク３４の下部或いはプリント基板３１の裏面に大形の放熱用の金属部材４０を接着することによりさらに放熱性を高めることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における半導体装置の断面を示す模式図
【図２】 半導体装置の斜視図
【図３】 一体化されたＩＣチップとヒートシンクの側面図
【図４】 本発明の第２の実施の形態における半導体装置の断面を示す模式図
【図５】 変形の形態におけるＩＣチップ及びヒートシンクを示す側面図
【図６】 変形の形態におけるＩＣチップ及びヒートシンクの平面図
【図７】 変形の形態を示す図６相当図
【図８】 変形の形態を示す図４相当図
【図９】 変形の形態を示す図４相当図
【図１０】 従来例における半導体装置の断面を示す模式図
【図１１】 他の従来例を示す図１０相当図
【図１２】 他の従来例を示す図１０相当図
【図１３】 他の従来例を示す図１０相当図
【図１４】 他の従来例を示す図１０相当図
【符号の説明】
３１はプリント基板（配線基板）、３３はＩＣチップ（半導体素子）、３４はヒートシンクである。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device in which means for radiating heat of a semiconductor element mounted on a wiring board through a heat sink is improved.
[0002]
[Prior art]
Conventionally, various means have been proposed as means for dissipating heat from a semiconductor element mounted on a wiring board.
[0003]
[Problems to be solved by the invention]
As an example of this type of means, when a semiconductor element is used for high power in a structure in which a semiconductor element is mounted on a wiring board, the heat resistance of the wiring board is large, so that heat dissipation from the semiconductor element to the surroundings is possible. It becomes a problem. In order to cope with this problem, Japanese Patent Laid-Open Nos. 4-279097 and 9-69592 are known. They may be formed a good through-hole 2 of the heat conduction to the wiring board 1 as shown in FIG. 10, in terms of a good high thermal conductivity region 3 of the heat conduction provided on the wiring board 1 as shown in FIG. 11 The semiconductor element 4 is mounted on the wiring board 1, and the heat generated from the semiconductor element 4 is applied to the heat dissipation layer 5 provided on the back surface of the wiring board 1 through the through hole 2 or the high heat conduction region 3 with good heat conduction. By escaping, heat dissipation is improved.
[0004]
However, in such a configuration, since the heat dissipating layer 5 is provided on the back side of the wiring substrate 1, there is a problem that a component such as a capacitor or a resistor cannot be mounted in that region. In addition, in the case where the heat dissipation layer 5 is provided in the wiring board 1 and the insulating layers 6 are formed on both the front and back surfaces as shown in FIG. 12 , components can be mounted on the back surface. This causes a problem that it is lowered.
[0005]
On the other hand, as a means of increasing the heat dissipation of the circuit board, there is a method of bonding the heat sink 7 by adhesive on the wiring board 1 as shown in FIG. 13, to bond the semiconductor element 4 with an adhesive thereon a heat sink 7 . In order to further improve heat dissipation, there is one disclosed in Japanese Patent Laid-Open No. 4-179298. As shown in FIG. 14 , a square hole 8 is formed in the wiring board 1 and a heat sink 9 is attached to the square hole 8. As a method for attaching the heat sink 9, a silicone-based adhesive is used, and a flange portion of 0.2 to 0.5 mm is provided on the upper portion of the heat sink 9 to prevent falling off. In this case, the lower surfaces of the wiring substrate 1 and the heat sink 9 are set on the same surface, and the heat dissipation is improved by attaching a large heat sink 10 to the back surface of the substrate 1. The semiconductor element 4 is mounted on the heat sink 9 by an adhesive, and the semiconductor element 4 is electrically connected to the wiring pattern on the wiring board 1 by wires 11.
[0006]
However, in such a configuration, since the heat sink 9 is larger than the semiconductor element 4, the wire 11 must be connected avoiding the heat sink 9, which increases the mounting area. Moreover, since the collar part for preventing drop-off is formed integrally with the heat sink 9, there is a problem that the cost of the heat sink 9 is high .
[0007]
The present invention has been made in view of the above circumstances, and an object of the present invention is to reliably dissipate heat of a semiconductor element mounted on a wiring board through a heat sink that can reduce the mounting area with a simple shape. An object of the present invention is to provide a method for manufacturing a semiconductor device.
[0008]
[Means for Solving the Problems]
According to the first aspect of the present invention, first, a heat sink is bonded to the lower surface of the semiconductor element. At this time, a part of the semiconductor element protrudes from the heat sink.
Subsequently, the heat sink is inserted into a hole formed in the wiring board. At this time, the protruding portion of the semiconductor element from the heat sink is caught on the wiring board, and the heat sink can be positioned. Therefore, the protruding portion of the semiconductor element is bonded to the wiring board.
Therefore, it is not necessary to provide a flange on the heat sink, the shape of the heat sink can be simplified, and the bonding wire region can be reduced, so that the mounting area can be reduced.
[0009]
According to the invention of claim 2, since the metal film is formed on the inner peripheral surface of the hole of the wiring board, if the solder flow is performed with the heat sink inserted into the hole of the wiring board, the inner periphery of the heat sink and the hole The solder rises through the gap with the surface. Thereby, while being able to fix a heat sink to a wiring board, the heat dissipation efficiency by a heat sink can be improved.
[0010]
According to the invention of claim 3, when the solder paste is applied to the tip of the heat sink and inserted into the hole of the wiring board, the solder paste diffuses in the gap between the heat sink and the hole of the wiring board. By reflowing, the gap between the heat sink and the hole of the wiring board can be filled with solder. Thereby, while being able to fix a heat sink to a wiring board, the heat dissipation efficiency by a heat sink can be improved .
[0011]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, a description will be given of a first embodiment of the present invention with reference to FIGS.
1 is a cross-sectional view of the semiconductor device, and FIG. 2 is a perspective view of the semiconductor device. 1 and 2 , a hole 32 is formed in a printed board 31 (corresponding to a wiring board), and a heat sink 34 integrated with the IC chip 33 is inserted into the hole 32. The hole 32 is formed larger than the heat sink 34 and smaller than the IC chip 33. The electrodes on the IC chip 33 and the electrodes on the printed circuit board 31 are connected by wires 35 and the entire IC chip 33 is sealed with a sealing resin 36.
[0012]
Here, a method for manufacturing the semiconductor device having the above structure will be described. First, as shown in FIG. 3 , the heat sink 34 and the IC chip 33 formed to be smaller than the hole 32 of the printed board 31 by about 0.05 mm are bonded in advance with a high thermal conductive adhesive or solder. Thus, in the form in which the IC chip 33 and the heat sink 34 are integrated, a part of the IC chip protrudes from the heat sink.
[0013]
Then, with the heat sink 34 inserted into the hole 32 of the printed circuit board 31, the protruding portion of the IC chip 33 from the heat sink 34 is bonded to the printed circuit board 31 with an adhesive. At this time, the protruding portion of the IC chip 33 functions as a flange, and the heat sink 34 can be prevented from falling off the printed board 31.
Subsequently, after the electrodes on the IC chip 33 and the electrodes on the printed circuit board 31 are connected by the wire 35, the wire 35 and the entire IC chip 33 are filled with the sealing resin 36 for protection.
[0014]
According to such a configuration, since the heat sink 34 is smaller than the IC chip 33, the bonding wire region of the wire 35 can be set to a small region, and heat dissipation can be improved while the range of the sealing resin 36 is narrowed.
[0015]
(Second Embodiment)
Next be described a second embodiment of the present invention with reference to FIG. 4, the embodiment and the same parts of the first embodiment will not be described are denoted by the same reference numerals. The second embodiment is characterized in that the heat sink is joined to the printed circuit board with solder.
That is, metal plating 37 is applied to the inner peripheral wall of the hole 32 formed in the printed circuit board 31. A copper foil wiring 38 is provided on the inner layer of the printed board 31 and is electrically connected to the metal plating 37 in the hole 32.
[0016]
Using such a printed circuit board 31, the IC chip 33 is bonded to the printed circuit board 31 with the heat sink 34 integrated with the IC chip 33 inserted into the hole 32 of the printed circuit board 31, and then the wire 35 is connected. At the same time, it is sealed with a sealing resin 36.
Here, since a gap portion is formed between the heat sink 34 and the inner peripheral surface of the hole 32, when the printed circuit board 31 is soldered, the solder rises and fills the gap portion due to surface tension. Thereby, the heat sink 34 and the metal plating 37 of the hole 32 are joined by solder, and the heat conduction between them can be improved.
[0017]
According to such a configuration, the heat sink 34 and the wiring 38 of the printed circuit board 31 can be joined by solder. Therefore, the heat from the IC chip 33 is transferred through the heat sink 34 and the copper foil wiring 38 that is the inner layer of the printed circuit board 31. It spreads efficiently and heat dissipation is improved.
In this case, since the solder flow process for mounting the lead component is inherently required on the printed circuit board 31, the process does not increase.
[0018]
By the way, in this 2nd Embodiment, since the solder flow is utilized, the clearance gap between the heat sink 34 and the internal peripheral surface of the hole 32 may not be completely filled, but a void may generate | occur | produce.
Therefore, as shown in FIG. 5 , a solder paste 39 is attached to the lower part of the heat sink 34 to which the IC chip 33 is attached, and the solder paste 39 is inserted into the hole 32 of the printed circuit board 31 and then the solder flow is performed. In this case, since the solder paste 39 diffuses over the entire gap portion, the heat sink 34 and the metal plating 37 of the hole 32 can be completely joined with the solder by flowing the solder paste, thereby further improving the heat dissipation. Can do.
[0019]
In each of the above embodiments, the heat sink 34 larger than the IC chip 33 may be used. In other words, align the bonding direction of the wire 35, for example, in the vertical direction in the figure in the IC chip 33 as shown in FIG. 6, to set the longitudinal direction of the elongated heat sink 34 in the illustrated right direction, the heat sink as shown in FIG. 7 By joining 34 in an inclined state with respect to the IC chip 33, the shape of the heat sink 34 can be increased without expanding the application range of the sealing resin 36, and thus heat dissipation can be improved.
[0020]
Further, the lower portion of the heat sink 34 may protrude from the lower surface of the printed circuit board 31 as shown in FIG. 8 , and the heat dissipation can be further improved by forming the surface of the protruding portion in an uneven shape. it can.
Further, as shown in FIG. 9 , the heat dissipation can be further enhanced by bonding a large heat dissipation metal member 40 to the lower portion of the heat sink 34 or the back surface of the printed board 31 .
[ Brief description of the drawings]
FIG. 1 is a schematic diagram showing a cross section of a semiconductor device according to a first embodiment of the present invention. FIG. 2 is a perspective view of the semiconductor device. FIG. 3 is a side view of an integrated IC chip and a heat sink . FIG . 5 is a side view showing an IC chip and a heat sink in a modified embodiment. FIG . 6 is a plan view of the IC chip and the heat sink in a modified embodiment . 7 corresponds Figure 4 shows the embodiment of FIG. 4 corresponds diagram 6 corresponds diagram [the embodiment of FIG. 8 a variation showing a form of deformation [9] modified view [10] the cross section of the semiconductor device in the conventional example schematic view [11] other prior art showing an example Figure 10 corresponds view [12] Figure 10 corresponds view showing another conventional example [13] Figure 10 corresponds view showing another conventional example [14] other showing Figure 10 corresponds diagram showing a conventional example of the description of the code]
3 1 printed board (circuit board), 33 IC chip (semiconductor device), 34 is a heat sink.

Claims (3)

配線基板上に実装された半導体素子の熱をヒートシンクを通じて放熱する構成の半導体装置の製造方法において、
前記半導体素子の下面に当該半導体素子の一部がはみ出した形態となるようにヒートシンクを接合してから、前記ヒートシンクを前記配線基板に形成された孔に挿入した状態で前記半導体素子における前記ヒートシンクからのはみ出し部位を前記配線基板に接着したことを特徴とする半導体装置の製造方法。In a manufacturing method of a semiconductor device configured to dissipate heat of a semiconductor element mounted on a wiring board through a heat sink,
A heat sink is joined so that a part of the semiconductor element protrudes from the lower surface of the semiconductor element, and then the heat sink is inserted into a hole formed in the wiring board from the heat sink in the semiconductor element. A method of manufacturing a semiconductor device, characterized in that an overhanging portion is bonded to the wiring board. 配線基板上に実装された半導体素子の熱をヒートシンクを通じて放熱する構成の半導体装置の製造方法において、
前記配線基板の孔の内周面に金属膜を形成し、
前記半導体素子の下面に当該半導体素子の一部がはみ出した形態となるようにヒートシンクを接合してから、前記ヒートシンクを前記配線基板に形成された孔に挿入した状態で前記配線基板をはんだフローすることにより前記ヒートシンクと前記孔の内周面との隙間部にはんだを充填したことを特徴とする半導体装置の製造方法。 In a manufacturing method of a semiconductor device configured to dissipate heat of a semiconductor element mounted on a wiring board through a heat sink,
Forming a metal film on the inner peripheral surface of the hole of the wiring board;
A heat sink is joined so that a part of the semiconductor element protrudes from the lower surface of the semiconductor element, and then the soldering flow is performed on the wiring board in a state where the heat sink is inserted into a hole formed in the wiring board. method of manufacturing a semi-conductor device you characterized in that filled with solder in the gap portion between the inner peripheral surface of the said heat sink hole by. 配線基板上に実装された半導体素子の熱をヒートシンクを通じて放熱する構成の半導体装置の製造方法において、
前記配線基板の孔の内周面に金属膜を形成し、
前記半導体素子の下面に当該半導体素子の一部がはみ出した形態となるようにヒートシンクを接合してから、前記ヒートシンクの先端部にはんだペーストを塗布した状態で前記配線基板の孔に挿入してから前記配線基板をリフローすることにより前記ヒートシンクと前記孔の内周面との隙間部にはんだを充填したことを特徴とする半導体装置の製造方法。 In a manufacturing method of a semiconductor device configured to dissipate heat of a semiconductor element mounted on a wiring board through a heat sink,
Forming a metal film on the inner peripheral surface of the hole of the wiring board;
After joining the heat sink so that a part of the semiconductor element protrudes from the lower surface of the semiconductor element, and then inserting it into the hole of the wiring board with the solder paste applied to the tip of the heat sink the heat sink and method for manufacturing a semi-conductor device you characterized in that filled with solder in the gap portion between the inner peripheral surface of the hole by reflowing the wiring board.
JP13360298A 1998-05-15 1998-05-15 Manufacturing method of semiconductor device Expired - Fee Related JP3959839B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13360298A JP3959839B2 (en) 1998-05-15 1998-05-15 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13360298A JP3959839B2 (en) 1998-05-15 1998-05-15 Manufacturing method of semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007084580A Division JP4345835B2 (en) 2007-03-28 2007-03-28 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11330322A JPH11330322A (en) 1999-11-30
JP3959839B2 true JP3959839B2 (en) 2007-08-15

Family

ID=15108647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13360298A Expired - Fee Related JP3959839B2 (en) 1998-05-15 1998-05-15 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3959839B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391093B1 (en) * 2001-01-04 2003-07-12 삼성전자주식회사 Ball Grid Array package mounting heat sink
JP2018046225A (en) * 2016-09-16 2018-03-22 株式会社豊田自動織機 Board device
US10141182B1 (en) * 2017-11-13 2018-11-27 Nxp Usa, Inc. Microelectronic systems containing embedded heat dissipation structures and methods for the fabrication thereof

Also Published As

Publication number Publication date
JPH11330322A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
US6324072B1 (en) Microelectronic component of sandwich construction
JP6021504B2 (en) Printed wiring board, printed circuit board, and printed circuit board manufacturing method
JP3259420B2 (en) Flip chip connection structure
JP2006502595A (en) Semiconductor device package
US20140110833A1 (en) Power module package
US6841887B2 (en) Semiconductor chip soldering land pattern
JP3603354B2 (en) Hybrid integrated circuit device
JPH11312769A (en) Heat sink assembly for device heat dissipation
JPH1074795A (en) Semiconductor device and its manufacture
JP2012099688A (en) Circuit device and method of manufacturing the same
JP3959839B2 (en) Manufacturing method of semiconductor device
JP3527162B2 (en) Electronic component heat dissipation structure and electronic component manufacturing method
JP4345835B2 (en) Semiconductor device and manufacturing method thereof
JP3931696B2 (en) Electronic equipment
JP2002151634A (en) Board radiator
JPH08148647A (en) Semiconductor device
JP2000315747A (en) Semiconductor package
JP4193702B2 (en) Semiconductor package mounting structure
CN213601858U (en) Intensive packaging structure for chip electrode welding interconnection
JPH0513963A (en) Electronic component mounting board
JPH10125833A (en) Bga type package mounting substrate and bga type package mounting method
JP2000286378A (en) Resin sealed semiconductor device
JPH11163197A (en) Semiconductor mounting board
JP2003023126A (en) Semiconductor device
JP3117688B2 (en) Semiconductor package for surface mounting

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070507

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees