JPH11330322A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH11330322A
JPH11330322A JP13360298A JP13360298A JPH11330322A JP H11330322 A JPH11330322 A JP H11330322A JP 13360298 A JP13360298 A JP 13360298A JP 13360298 A JP13360298 A JP 13360298A JP H11330322 A JPH11330322 A JP H11330322A
Authority
JP
Japan
Prior art keywords
wiring board
heat sink
heat
semiconductor device
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13360298A
Other languages
Japanese (ja)
Other versions
JP3959839B2 (en
Inventor
Yoshiharu Harada
嘉治 原田
Toshio Suzuki
俊夫 鈴木
Hiroki Iwamiya
広記 岩宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP13360298A priority Critical patent/JP3959839B2/en
Publication of JPH11330322A publication Critical patent/JPH11330322A/en
Application granted granted Critical
Publication of JP3959839B2 publication Critical patent/JP3959839B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

PROBLEM TO BE SOLVED: To surely dissipate the heat generated from a semiconductor element mounted on a wiring board. SOLUTION: Through holes 26 and a heat dissipating layer 25 are formed in a printed board 21 and the heat generated from an IC chip 22 mounted on the board 21 is dissipated from the heat dissipating layer 25 through the holes 26. A highly heat conductive area 28 is formed through the board 21 and connected to the heat dissipating layer 25 in a heat transferable state. In addition, a heat dissipating member 29 is mounted on the board 21 to surround the IC chip 22 and stuck to the highly heat conductive area 28. Therefore, the heat dissipating efficiency of a semiconductor device can be improved, because the heat generated from the IC chip 22 is radiated through the through holes 26, heat dissipating layer 25, and heat dissipating member 29.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、配線基板に実装さ
れた半導体素子の熱を放熱する手段を改善した半導体装
置及びその製造方法を提供することにある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is to provide a semiconductor device having improved means for radiating heat of a semiconductor element mounted on a wiring board and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来より、配線基板上に実装された半導
体素子の熱を放熱する手段として、種々の手段が提案さ
れている。
2. Description of the Related Art Conventionally, various means have been proposed as means for radiating heat of a semiconductor element mounted on a wiring board.

【0003】[0003]

【発明が解決しようとする課題】この種の手段の一例と
して、配線基板に半導体素子を実装した構造において半
導体素子が大電力用である場合には、配線基板の熱抵抗
が大きいことから、半導体素子からの周囲への放熱性が
問題になる。この問題に対処するために、特開平4−2
79097号公報、特開平9−69592号公報のもの
がある。これらは、図20に示すように配線基板1に熱
伝導の良好なスルーホール2を形成したり、図21に示
すように配線基板1に熱伝導の良好な高熱伝導領域3を
設けた上で、配線基板1上に半導体素子4を実装し、当
該半導体素子4から発生した熱を、熱伝導の良好なスル
ーホール2或いは高熱伝導領域3を通じて配線基板1の
裏面に設けられた放熱層5に逃がすことにより、放熱性
を高めるものである。
As one example of this kind of means, when a semiconductor element is used for high power in a structure in which a semiconductor element is mounted on a wiring board, the semiconductor substrate has a large thermal resistance. Heat dissipation from the element to the surroundings becomes a problem. To address this problem, Japanese Patent Laid-Open No.
79097 and JP-A-9-69592. These are formed by forming through holes 2 with good heat conduction in the wiring board 1 as shown in FIG. 20 or providing a high heat conduction region 3 with good heat conduction in the wiring board 1 as shown in FIG. The semiconductor element 4 is mounted on the wiring board 1, and the heat generated from the semiconductor element 4 is transferred to the heat dissipation layer 5 provided on the back surface of the wiring board 1 through the through hole 2 or the high heat conduction region 3 having good heat conduction. By releasing the heat, the heat dissipation is improved.

【0004】しかしながら、このような構成では、配線
基板1の裏面側に放熱層5を設ける構成であることか
ら、その領域にはコンデンサ或いは抵抗等の部品を実装
できないという問題がある。また、図22に示すように
放熱層5を配線基板1中に設け、表裏の両面に絶縁層6
を形成する構成の場合は、裏面にも部品が実装できるも
のの、この絶縁層6により放熱性が低下してしまうとい
う不具合を生じる。
However, in such a configuration, since the heat radiation layer 5 is provided on the back surface side of the wiring board 1, there is a problem that components such as a capacitor or a resistor cannot be mounted in that region. Further, as shown in FIG. 22, a heat radiation layer 5 is provided in the wiring board 1, and an insulating layer 6 is provided on both front and back surfaces.
In the case of the configuration in which is formed, although components can be mounted on the back surface, there is a problem that the heat dissipation is reduced by the insulating layer 6.

【0005】一方、配線基板の放熱性を高める手段とし
ては、図23に示すように配線基板1上に接着剤でヒー
トシンク7を接着し、そのヒートシンク7上に接着剤で
半導体素子4を接着する方法がある。さらに放熱性を向
上させるために、特開平4−179298号公報のもの
がある。このものは、図24に示すように配線基板1に
角孔8を形成し、その角孔8にヒートシンク9を装着す
るというものである。このヒートシンク9の取付方法と
しては、シリコーン系の接着剤を使用し、脱落防止のた
めヒートシンク9の上部に0.2〜0.5mmの鍔部を
設けている。この場合、配線基板1とヒートシンク9の
下面は同一面上に設定され、大形のヒートシンク10を
基板1の裏面に取付けることにより放熱性を向上してい
る。尚、ヒートシンク9上には接着剤により半導体素子
4が実装されており、当該半導体素子4がワイヤ11に
より配線基板1上の配線パターンに電気的に接続されて
いる。
On the other hand, as means for improving the heat dissipation of the wiring board, as shown in FIG. 23, a heat sink 7 is bonded on the wiring board 1 with an adhesive, and the semiconductor element 4 is bonded on the heat sink 7 with an adhesive. There is a way. In order to further improve the heat radiation, there is one disclosed in JP-A-4-179298. In this embodiment, as shown in FIG. 24, a square hole 8 is formed in the wiring board 1, and a heat sink 9 is mounted in the square hole 8. As a method for attaching the heat sink 9, a silicone-based adhesive is used, and a flange of 0.2 to 0.5 mm is provided on the upper part of the heat sink 9 to prevent the adhesive from falling off. In this case, the lower surfaces of the wiring board 1 and the heat sink 9 are set on the same plane, and the heat radiation is improved by attaching a large heat sink 10 to the back surface of the substrate 1. The semiconductor element 4 is mounted on the heat sink 9 with an adhesive, and the semiconductor element 4 is electrically connected to a wiring pattern on the wiring board 1 by wires 11.

【0006】しかしながら、このような構成では、ヒー
トシンク9が半導体素子4よりも大きいため、ワイヤ1
1をヒートシンク9を避けて接続しなければならず、実
装面積が広くなってしまう。また、脱落防止のための鍔
部をヒートシンク9に一体に形成するので、ヒートシン
ク9のコストが高いという問題がある。
However, in such a configuration, since the heat sink 9 is larger than the semiconductor element 4, the wire 1
1 must be connected while avoiding the heat sink 9, and the mounting area becomes large. In addition, since the flange for preventing falling off is formed integrally with the heat sink 9, there is a problem that the cost of the heat sink 9 is high.

【0007】一方、配線基板の放熱性を高める手段とし
ては、特開平8−78795号公報に示されるように、
配線基板にスルーホールを形成し、半導体素子の熱を配
線基板の裏面に逃がす構造が提案されている。
On the other hand, as means for improving the heat dissipation of the wiring board, as disclosed in Japanese Patent Application Laid-Open No. 8-78795,
There has been proposed a structure in which a through hole is formed in a wiring board and heat of the semiconductor element is released to the back surface of the wiring board.

【0008】しかしながら、通常の配線基板の製造方法
で形成されるスルーホールは0.3〜1.0mm程度の
孔の内壁に10〜20μm程度の銅のメッキが施されて
いるだけでほとんどは空洞であり、熱伝導の効果は小さ
い。この場合、スルーホール内を例えばはんだで充填す
ることによる熱伝導を高めることが望ましいが、半導体
素子或いはその他の部品を配線基板に実装する工程にお
いてスルーホール内にはんだを充填することができるも
のの、スルーホール内をはんだが完全に充填することは
できない。つまり、半導体素子を配線基板にはんだ付け
する構成では、通常他の表面実装部品と同様にはんだペ
ースト印刷によりはんだをスルーホールに充填すること
ができるが、1回の印刷で供給されるはんだ量は厚さに
して約100μm程度が普通であり、スルーホール内を
完全に埋めるには十分ではない。このため、十分なはん
だ量を供給するためには、ペーストの複数回印刷或いは
ディスペンスによるはんだ供給を追加して実施する必要
があり、工程増加につながる。
However, most of the through-holes formed by the usual method of manufacturing a wiring board are hollow, only the inner wall of a hole of about 0.3 to 1.0 mm is plated with copper of about 10 to 20 μm. And the effect of heat conduction is small. In this case, it is desirable to enhance the heat conduction by filling the through hole with, for example, solder.However, although the solder can be filled in the through hole in a process of mounting the semiconductor element or other components on the wiring board, Solder cannot completely fill the through hole. In other words, in the configuration in which the semiconductor element is soldered to the wiring board, the solder can be filled into the through-hole by solder paste printing as in the case of other surface mount components, but the amount of solder supplied in one printing is The thickness is usually about 100 μm, which is not enough to completely fill the through hole. For this reason, in order to supply a sufficient amount of solder, it is necessary to perform additional printing of the paste or supply of solder by dispensing, which leads to an increase in the number of processes.

【0009】本発明は上記事情に鑑みてなされたもの
で、その目的は、配線基板上に実装された半導体素子の
熱を確実に放熱することができる半導体装置及びその製
造方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device and a method for manufacturing the same, which can surely radiate heat of a semiconductor element mounted on a wiring board. is there.

【0010】[0010]

【課題を解決するための手段】請求項1の発明によれ
ば、半導体素子の熱は配線基板中に設けられた高熱伝導
領域を通じて放熱される。ところが、高熱伝導領域は配
線基板中に設けられていることから、配線基板の裏面に
部品を装着することができるものの、高熱伝導領域を表
面に露出させた構成に比較して、放熱性が低下してい
る。この場合、配線基板上には放熱用部材が設けられて
おり、その放熱用部材が高熱伝導領域に伝熱的に接続さ
れていることから、半導体素子の熱を放熱用部材を通じ
て効率よく放熱することができる。
According to the first aspect of the present invention, the heat of the semiconductor element is radiated through the high heat conduction region provided in the wiring board. However, since the high heat conduction area is provided in the wiring board, components can be mounted on the back side of the wiring board, but the heat dissipation is lower than in the configuration where the high heat conduction area is exposed on the front side. doing. In this case, a heat-dissipating member is provided on the wiring board, and the heat-dissipating member is thermally conductively connected to the high heat conduction region, so that heat of the semiconductor element is efficiently dissipated through the heat-dissipating member. be able to.

【0011】請求項2の発明によれば、放熱用部材は半
導体素子を囲繞する形状に形成されているので、半導体
素子の封止部材が流れてしまうことを阻止でき、封止面
積を小さくすることができる。
According to the second aspect of the present invention, since the heat radiating member is formed in a shape surrounding the semiconductor element, it is possible to prevent the sealing member of the semiconductor element from flowing, thereby reducing the sealing area. be able to.

【0012】請求項3の発明によれば、まず、半導体素
子の下面にヒートシンクを接合する。このとき、半導体
素子の一部がヒートシンクからはみ出す形態となる。続
いて、ヒートシンクを配線基板に形成された孔に挿入す
る。このとき、半導体素子におけるヒートシンクからの
はみ出し部位が配線基板に引掛かり、ヒートシンクを位
置決めすることができるので、半導体素子のはみ出し部
位を配線基板に接着する。従って、ヒートシンクに鍔部
を設ける必要がなくなり、ヒートシンクの形状を簡単化
することができると共に、ボンディングワイヤ領域を小
さくすることができるので、実装面積を小さくすること
ができる。
According to the third aspect of the present invention, first, a heat sink is joined to the lower surface of the semiconductor element. At this time, a part of the semiconductor element protrudes from the heat sink. Subsequently, the heat sink is inserted into the hole formed in the wiring board. At this time, the protruding portion of the semiconductor element from the heat sink is hooked on the wiring board, and the heat sink can be positioned, so that the protruding portion of the semiconductor element is bonded to the wiring board. Therefore, it is not necessary to provide a flange portion on the heat sink, and the shape of the heat sink can be simplified, and the bonding wire area can be reduced, so that the mounting area can be reduced.

【0013】請求項4の発明によれば、配線基板の孔の
内周面には金属膜が形成されているので、配線基板の孔
にヒートシンクが挿入された状態ではんだフローする
と、ヒートシンクと孔の内周面との隙間部をはんだが上
昇する。これにより、ヒートシンクを配線基板に固定す
ることができると共に、ヒートシンクによる放熱効率を
高めることができる。
According to the fourth aspect of the present invention, since the metal film is formed on the inner peripheral surface of the hole of the wiring board, when the solder flow is performed with the heat sink inserted into the hole of the wiring board, the heat sink and the hole are formed. The solder rises in the gap with the inner peripheral surface. Thus, the heat sink can be fixed to the wiring board, and the heat radiation efficiency of the heat sink can be increased.

【0014】請求項5の発明によれば、ヒートシンクの
先端部にはんだペーストを塗布した状態で配線基板の孔
に挿入すると、ヒートシンクと配線基板の孔との隙間部
ははんだペーストが拡散するので、配線基板をリフロー
することによりヒートシンクと配線基板の孔との隙間部
にはんだを充填することができる。これにより、ヒート
シンクを配線基板に固定することができると共に、ヒー
トシンクによる放熱効率を高めることができる。
According to the fifth aspect of the present invention, when the solder paste is applied to the tip of the heat sink and inserted into the hole of the wiring board, the solder paste diffuses in the gap between the heat sink and the hole of the wiring board. By reflowing the wiring board, it is possible to fill the gap between the heat sink and the hole of the wiring board with solder. Thus, the heat sink can be fixed to the wiring board, and the heat radiation efficiency of the heat sink can be increased.

【0015】請求項6の発明によれば、配線基板をはん
だフローすると、スルーホール内にはんだが上昇して充
填される。そして、半導体素子を配線基板に実装する
と、半導体素子の熱はスルーホール内に充填されたはん
だを通じて効率よく放熱される。
According to the sixth aspect of the present invention, when the solder flows through the wiring board, the solder rises and fills the through holes. When the semiconductor element is mounted on the wiring board, the heat of the semiconductor element is efficiently radiated through the solder filled in the through holes.

【0016】請求項7の発明によれば、ヒートシンクを
配線基板に接着した状態では、ヒートシンクの下面に形
成された溝部が配線基板のスルーホールと連通する。そ
して、配線基板をはんだフローすると、スルーホール内
をはんだが上昇して充填されると共に、はんだがヒート
シンクの溝部内に濡れ拡がって充填される。これによ
り、ヒートシンクに実装された半導体素子の熱はヒート
シンクの溝部内及びスルーホール内に充填されたはんだ
を通じて効率よく放熱される。
According to the present invention, when the heat sink is bonded to the wiring board, the groove formed on the lower surface of the heat sink communicates with the through hole of the wiring board. When the solder flows through the wiring board, the solder rises and fills the through holes, and the solder spreads and fills the grooves of the heat sink. Thereby, the heat of the semiconductor element mounted on the heat sink is efficiently radiated through the solder filled in the groove and the through hole of the heat sink.

【0017】請求項8の発明によれば、半導体素子を配
線基板上に実装すると、スペース部材により半導体素子
と配線基板との間に隙間部が形成される。そして、配線
基板をはんだフローすると、スルーホール内にはんだが
上昇して充填されると共に、半導体素子と配線基板との
隙間部にはんだが濡れ拡がって充填される。これによ
り、半導体素子の熱は当該半導体素子と配線基板との間
の隙間部及びスルーホール内に充填されたはんだを通じ
て効率よく放熱される。
According to the present invention, when the semiconductor element is mounted on the wiring board, a gap is formed between the semiconductor element and the wiring board by the space member. Then, when the solder flows through the wiring board, the solder rises and fills the through holes, and the solder wets and spreads and fills the gap between the semiconductor element and the wiring board. Thereby, the heat of the semiconductor element is efficiently radiated through the solder filled in the gap between the semiconductor element and the wiring board and the through hole.

【0018】請求項9乃至12の発明によれば、ヒート
シンクを配線基板上に実装すると、スペース部材により
ヒートシンクと配線基板との間に隙間部が形成される。
そして、配線基板をはんだフローすると、スルーホール
内にはんだが上昇して充填されると共に、ヒートシンク
と配線基板との間の隙間部にはんだが濡れ拡がって充填
される。これにより、半導体素子の熱はヒートシンクと
配線基板との隙間部及びスルーホール内に充填されたは
んだを通じて効率よく放熱される。
According to the ninth to twelfth aspects of the invention, when the heat sink is mounted on the wiring board, a gap is formed between the heat sink and the wiring board by the space member.
Then, when the solder flows through the wiring board, the solder rises and fills the through holes, and the solder wets and spreads and fills the gap between the heat sink and the wiring board. Thereby, the heat of the semiconductor element is efficiently radiated through the solder filled in the gap between the heat sink and the wiring board and the through hole.

【0019】請求項13の発明によれば、はんだペース
トが溶解することによりはんだが濡れ拡がるものの、は
んだペーストが塗布される金属パターンはスルーホール
と接合された金属パターンと分離して設けられているの
で、はんだがスルーホールまで濡れ拡がってしまうこと
はなく、半導体素子またはヒートシンクと配線基板との
間に隙間部を確実に形成することができる。
According to the thirteenth aspect of the present invention, although the solder is melted and spreads by dissolving the solder paste, the metal pattern to which the solder paste is applied is provided separately from the metal pattern bonded to the through hole. Therefore, the solder does not spread to the through hole and the gap can be reliably formed between the semiconductor element or the heat sink and the wiring board.

【0020】請求項14の発明によれば、本発明をIC
パッケージに適用することが可能となる。
According to the fourteenth aspect, the present invention relates to an IC
It can be applied to packages.

【0021】[0021]

【発明の実施の形態】(第1の実施の形態)以下、本発
明の第1の実施の形態を図1を参照して説明する。図1
は半導体装置の断面を模式的に示している。この図1に
おいて、プリント基板21(配線基板に相当)上にはI
Cチップ22(半導体素子に相当)が高熱伝導接着剤2
3により実装されており、そのICチップ22とプリン
ト基板21上の電極24とがワイヤ25により接続され
ている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment of the present invention will be described below with reference to FIG. FIG.
Schematically shows a cross section of the semiconductor device. In FIG. 1, the printed circuit board 21 (corresponding to a wiring board) has an I
C chip 22 (corresponding to a semiconductor element) is made of high heat conductive adhesive 2
3, and the IC chip 22 and the electrodes 24 on the printed circuit board 21 are connected by wires 25.

【0022】プリント基板21は多層基板であり、中間
層には放熱性を高めるために内層配線により放熱層26
が形成されていると共に、その放熱層26(高熱伝導領
域に相当)を貫通するようにプリント基板21にスルー
ホール27が複数形成されている。
The printed circuit board 21 is a multi-layer board.
Are formed, and a plurality of through holes 27 are formed in the printed circuit board 21 so as to penetrate the heat radiation layer 26 (corresponding to a high heat conduction region).

【0023】ここで、プリント基板21においてワイヤ
25用の電極24の近傍には放熱層26を貫通するよう
に高熱伝導領域28が形成されており、その高熱伝導領
域28においてプリント基板21から突出する部位に高
熱伝導接着剤又ははんだにより金属等の高熱伝導部材か
らなる放熱用部材29が装着されている。この場合、放
熱用部材29はICチップ22を囲繞する形状に形成さ
れており、その内方にICチップ22保護用の封止樹脂
30が充填されている。
Here, a high heat conduction region 28 is formed in the printed board 21 near the electrode 24 for the wire 25 so as to penetrate the heat radiation layer 26, and protrudes from the printed board 21 in the high heat conduction region 28. A heat dissipating member 29 made of a high heat conductive member such as a metal is attached to the portion by using a high heat conductive adhesive or solder. In this case, the heat dissipating member 29 is formed in a shape surrounding the IC chip 22, and the inside thereof is filled with a sealing resin 30 for protecting the IC chip 22.

【0024】このような構成により、ICチップ22で
発生した熱はスルーホール27を通じて放熱層26に拡
散すると共に、高熱伝導領域28から放熱用部材29を
通じて空気中に放熱されるので、高放熱特性を得ること
ができる。
With such a configuration, the heat generated in the IC chip 22 is diffused to the heat radiation layer 26 through the through hole 27 and is radiated from the high heat conduction region 28 to the air through the heat radiation member 29, so that the heat radiation characteristic is high. Can be obtained.

【0025】しかも、プリント基板21の表裏の両面は
絶縁層が設けられており、そこに配線パターンを形成す
ることができるので、プリント基板21においてICチ
ップ22の実装部位と反対面にも部品を実装することが
でき、部品の実装密度を高めることができる。
Furthermore, since insulating layers are provided on both the front and back surfaces of the printed circuit board 21 and a wiring pattern can be formed thereon, parts can be formed on the printed circuit board 21 on the surface opposite to the mounting portion of the IC chip 22. It can be mounted, and the component mounting density can be increased.

【0026】また、放熱用部材29はICチップ22の
封止樹脂30(一般的には液状樹脂)の流出防止部材と
しても用いられており、封止樹脂30の端部位置を規制
することができるので、封止面積を縮小することができ
る。従って、ICチップを高粘度の封止樹脂により囲
い、その内部領域に低粘度の封止樹脂を塗布する構成に
比較して、高放熱構造を達成しながら封止面積を小さく
することができる。尚、高熱伝導領域28はスルーホー
ル27と同じ構造を採用しても良い。
The heat dissipating member 29 is also used as a member for preventing the sealing resin 30 (generally, liquid resin) from flowing out of the IC chip 22, and can regulate the end position of the sealing resin 30. Therefore, the sealing area can be reduced. Therefore, compared to a configuration in which the IC chip is surrounded by a high-viscosity sealing resin and a low-viscosity sealing resin is applied to an inner region thereof, the sealing area can be reduced while achieving a high heat dissipation structure. The high heat conduction region 28 may have the same structure as the through hole 27.

【0027】(第2の実施の形態)次に本発明の第2の
実施の形態を図2乃至図4を参照して説明する。図2は
半導体装置の断面、図3は半導体装置を斜視して示して
いる。これらの図2及び図3において、プリント基板3
1(配線基板に相当)には孔32が形成されており、そ
の孔32にICチップ33と一体化されたヒートシンク
34が挿入されている。この孔32は、ヒートシンク3
4よりも大きく且つICチップ33よりも小さく形成さ
れている。また、ICチップ33上の電極とプリント基
板31上の電極とはワイヤ35により接続されていると
共に、ICチップ33全体が封止樹脂36で封止されて
いる。
(Second Embodiment) Next, a second embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a cross-sectional view of the semiconductor device, and FIG. 3 is a perspective view of the semiconductor device. 2 and 3, the printed circuit board 3
A hole 32 is formed in 1 (corresponding to a wiring board), and a heat sink 34 integrated with an IC chip 33 is inserted into the hole 32. The hole 32 is provided in the heat sink 3
4 and smaller than the IC chip 33. The electrodes on the IC chip 33 and the electrodes on the printed board 31 are connected by wires 35, and the entire IC chip 33 is sealed with a sealing resin 36.

【0028】ここで、上記構成の半導体装置の製造方法
について説明する。まず、図4に示すようにプリント基
板31の孔32よりも0.05mm程度小さく形成した
ヒートシンク34とICチップ33とを高熱伝導接着剤
又ははんだにより予め接着しておく。このようにICチ
ップ33とヒートシンク34とが一体化した形態では、
ICチップの一部がヒートシンクからはみ出した形態と
なっている。
Here, a method of manufacturing the semiconductor device having the above configuration will be described. First, as shown in FIG. 4, the heat sink 34 and the IC chip 33 formed about 0.05 mm smaller than the hole 32 of the printed circuit board 31 are bonded in advance with a high thermal conductive adhesive or solder. In the form in which the IC chip 33 and the heat sink 34 are integrated as described above,
A part of the IC chip protrudes from the heat sink.

【0029】そして、ヒートシンク34をプリント基板
31の孔32に挿入した状態で、ICチップ33におけ
るヒートシンク34からのはみ出し部位をプリント基板
31に接着剤で接着する。このとき、ICチップ33に
おける突出部位は鍔部として機能し、ヒートシンク34
がプリント基板31から脱落してしまうことを防止する
ことができる。
Then, with the heat sink 34 inserted into the hole 32 of the printed circuit board 31, the portion of the IC chip 33 protruding from the heat sink 34 is adhered to the printed circuit board 31 with an adhesive. At this time, the projecting portion of the IC chip 33 functions as a flange, and the heat sink 34
Can be prevented from dropping off from the printed circuit board 31.

【0030】続いて、ICチップ33上の電極とプリン
ト基板31上の電極とをワイヤ35で接続してから、ワ
イヤ35及びICチップ33全体を封止樹脂36で充填
して保護する。
Subsequently, after the electrodes on the IC chip 33 and the electrodes on the printed circuit board 31 are connected by wires 35, the wires 35 and the entire IC chip 33 are filled with a sealing resin 36 and protected.

【0031】このような構成によれば、ヒートシンク3
4はICチップ33より小さいので、ワイヤ35のボン
ディングワイヤ領域を小さい領域に設定でき、封止樹脂
36の範囲を狭くしたまま放熱性を高めることができ
る。
According to such a configuration, the heat sink 3
Since 4 is smaller than the IC chip 33, the bonding wire area of the wire 35 can be set to a small area, and the heat dissipation can be enhanced while the range of the sealing resin 36 is narrowed.

【0032】(第3の実施の形態)次に本発明の第3の
実施の形態を図5を参照して説明するに、第2の実施の
形態と同一部分には同一符号を付して説明を省略する。
この第3実施の形態は、ヒートシンクをはんだによりプ
リント基板に接合したことを特徴とする。
(Third Embodiment) Next, a third embodiment of the present invention will be described with reference to FIG. 5. The same parts as those of the second embodiment are denoted by the same reference numerals. Description is omitted.
The third embodiment is characterized in that a heat sink is joined to a printed circuit board by soldering.

【0033】即ち、プリント基板31に形成された孔3
2の内周壁には金属メッキ37が施されている。また、
プリント基板31の内層には銅箔の配線38が施されて
おり、孔32の金属メッキ37と電気的に接続してい
る。
That is, the holes 3 formed in the printed circuit board 31
Metal plating 37 is applied to the inner peripheral wall of the second. Also,
A copper foil wiring 38 is provided on the inner layer of the printed board 31, and is electrically connected to the metal plating 37 of the hole 32.

【0034】このようなプリント基板31を用いて、I
Cチップ33と一体化されたヒートシンク34をプリン
ト基板31の孔32に挿入した状態でICチップ33を
プリント基板31に接着してから、ワイヤ35を接続す
ると共に封止樹脂36で封止する。
Using such a printed board 31, I
The IC chip 33 is bonded to the printed circuit board 31 with the heat sink 34 integrated with the C chip 33 inserted into the hole 32 of the printed circuit board 31, and then the wires 35 are connected and sealed with the sealing resin 36.

【0035】ここで、ヒートシンク34と孔32の内周
面との間には隙間部が形成されていることから、プリン
ト基板31をはんだフローすると、はんだが表面張力に
より隙間部に上昇して充填される。これにより、ヒート
シンク34と孔32の金属メッキ37とがはんだで接合
されてそれらの間の熱伝導を高めることができる。
Since a gap is formed between the heat sink 34 and the inner peripheral surface of the hole 32, when the printed circuit board 31 is subjected to a solder flow, the solder rises into the gap due to surface tension to fill the gap. Is done. Thereby, the heat sink 34 and the metal plating 37 of the hole 32 are joined by the solder, and the heat conduction between them can be enhanced.

【0036】このような構成によれば、ヒートシンク3
4とプリント基板31の配線38とをはんだで接合する
ことができるので、ICチップ33からの熱をヒートシ
ンク34を通じてプリント基板31の内層である銅箔の
配線38に効率よく拡がるようになり、放熱性が向上す
る。この場合、プリント基板31にはリード部品を実装
するためのはんだフローの工程が本来的に必要であるこ
とから、工程が増加してしまうことはない。
According to such a configuration, the heat sink 3
4 and the wiring 38 of the printed circuit board 31 can be joined by solder, so that the heat from the IC chip 33 can be efficiently spread to the wiring 38 of the copper foil which is the inner layer of the printed circuit board 31 through the heat sink 34, The performance is improved. In this case, since a solder flow process for mounting the lead component on the printed circuit board 31 is inherently necessary, the number of processes does not increase.

【0037】ところで、この第3の実施の形態では、は
んだフローを利用していることから、ヒートシンク34
と孔32の内周面との隙間部が完全に埋まらず、ボイド
が発生することがある。
In the third embodiment, since the solder flow is used, the heat sink 34 is used.
The gap between the hole and the inner peripheral surface of the hole 32 may not be completely filled, and a void may be generated.

【0038】そこで、図6に示すように、ICチップ3
3を取付けたヒートシンク34の下部にはんだペースト
39を付着し、それをプリント基板31の孔32に挿入
してから、はんだフローする。この場合、はんだペース
ト39は隙間部全体に拡散するので、これをはんだフロ
ーすることにより、ヒートシンク34と孔32の金属メ
ッキ37とをはんだで完全に接合することができ、放熱
性をさらに高めることができる。
Therefore, as shown in FIG.
Solder paste 39 is attached to the lower part of the heat sink 34 to which the solder paste 3 is attached, and the solder paste 39 is inserted into the hole 32 of the printed circuit board 31, and then the solder flow is performed. In this case, since the solder paste 39 is diffused throughout the gap, the heat sink 34 and the metal plating 37 of the hole 32 can be completely joined by solder by flowing the solder paste 39, thereby further improving heat dissipation. Can be.

【0039】尚、上記第2〜第4の実施の形態において
ICチップ33よりも大なるヒートシンク34を用いる
ようにしてもよい。つまり、図7に示すようにICチッ
プ33におけるワイヤ35の接合方向を例えば図示上下
方向に揃え、長尺状のヒートシンク34の長手方向を図
示左右方向に設定したり、図8に示すようにヒートシン
ク34をICチップ33に対して傾けた状態で接合する
ことにより、封止樹脂36の塗布範囲を拡大することな
くヒートシンク34の形状を大きくすることができるこ
とから、放熱性を向上することができる。
In the second to fourth embodiments, a heat sink 34 larger than the IC chip 33 may be used. That is, as shown in FIG. 7, the bonding directions of the wires 35 in the IC chip 33 are aligned, for example, in the vertical direction in the figure, and the longitudinal direction of the long heat sink 34 is set in the horizontal direction in the figure. By joining the IC chip 33 in an inclined state with respect to the IC chip 33, the shape of the heat sink 34 can be increased without expanding the application range of the sealing resin 36, so that the heat dissipation can be improved.

【0040】また、ヒートシンク34の下部は図9に示
すようにプリント基板31の下面から突出するようにし
てもよく、さらにその突出部の表面を凹凸状に形成する
ことにより、放熱性をさらに向上することができる。
The lower portion of the heat sink 34 may project from the lower surface of the printed circuit board 31 as shown in FIG. 9, and the heat dissipation is further improved by forming the surface of the projecting portion in an uneven shape. can do.

【0041】さらに、図10に示すようにヒートシンク
34の下部或いはプリント基板31の裏面に大形の放熱
用の金属部材40を接着することによりさらに放熱性を
高めることができる。
Further, as shown in FIG. 10, a large heat dissipating metal member 40 is adhered to the lower portion of the heat sink 34 or the back surface of the printed circuit board 31, so that the heat dissipation can be further enhanced.

【0042】(第4の実施の形態)次に本発明の第4の
実施の形態を図11及び図12を参照して説明する。図
11は半導体装置の断面を模式的に示している。この図
11において、プリント基板41には内層配線による放
熱層42が形成されていると共に、その放熱層42を貫
通するようにスルーホール43が形成されている。この
スルーホール43の内部ははんだ44がほぼ完全にボイ
ド無く充填されている。
(Fourth Embodiment) Next, a fourth embodiment of the present invention will be described with reference to FIGS. FIG. 11 schematically shows a cross section of the semiconductor device. In FIG. 11, a heat radiating layer 42 of an inner layer wiring is formed on a printed board 41, and a through hole 43 is formed to penetrate the heat radiating layer 42. The inside of the through hole 43 is almost completely filled with the solder 44 without voids.

【0043】プリント基板41においてスルーホール4
3上となる位置にICチップ45が実装されており、そ
のICチップ45とプリント基板41とがワイヤ46に
より接続されている。また、ICチップ45全体は封止
樹脂47で充填されている。このような構成により、I
Cチップ45の熱はスルーホール43に充填されたはん
だ44を通じてプリント基板41の裏面及び放熱層42
に効果的に放熱することができる。
In the printed circuit board 41, the through holes 4
An IC chip 45 is mounted at a position above the IC chip 3, and the IC chip 45 and the printed board 41 are connected by wires 46. The entire IC chip 45 is filled with a sealing resin 47. With such a configuration, I
The heat of the C chip 45 is transmitted to the back surface of the printed circuit board 41 and the heat radiation layer 42 through the solder 44 filled in the through hole 43.
The heat can be dissipated effectively.

【0044】図12は上記構成の半導体装置の製造工程
を示している。 (a)まず、プリント基板41の表面に表面実装部品4
8をはんだ印刷法を使用したリフローはんだ付けにより
はんだ付けする。 (b)次に、リード部品49のリード49aをプリント
基板41のスルーホールに挿入し、プリント基板41の
裏面からはんだフローではんだ付けする。このとき、I
Cチップ45が実装されるべき部位にある放熱用のスル
ーホール43内に表面張力によりはんだ44が上昇して
充填される。 (c)その後、プリント基板41のスルーホール43上
となる位置にICチップ45を実装し、ワイヤ46によ
りICチップ45上の電極とプリント基板41上の電極
とを接続してから、封止樹脂47を充填する。これによ
り、COB(Chip On Board )実装が完成する。
FIG. 12 shows a manufacturing process of the semiconductor device having the above configuration. (A) First, the surface mount component 4 is mounted on the surface of the printed circuit board 41.
8 is soldered by reflow soldering using a solder printing method. (B) Next, the leads 49a of the lead components 49 are inserted into the through holes of the printed board 41, and soldered from the back surface of the printed board 41 by a solder flow. At this time, I
The solder 44 rises and fills in the through hole 43 for heat radiation at the portion where the C chip 45 is to be mounted due to surface tension. (C) After that, the IC chip 45 is mounted at a position on the through hole 43 of the printed circuit board 41, and the electrodes on the IC chip 45 and the electrodes on the printed circuit board 41 are connected by wires 46, and then the sealing resin Fill 47. Thus, COB (Chip On Board) mounting is completed.

【0045】このような構成によれば、はんだフローに
よるはんだ付けを、スルーホール43上にICチップ4
5が実装されていない状態で行うようにしたので、スル
ーホール43の基板表面側の開口が保たれ、スルーホー
ル43へのはんだの充填を円滑に行うことができ、ボイ
ドの発生を防止することができる。
According to such a structure, the IC chip 4 is soldered on the through hole 43 by the solder flow.
5 is not mounted, the opening of the through hole 43 on the substrate surface side is maintained, the solder can be smoothly filled into the through hole 43, and the generation of voids is prevented. Can be.

【0046】この場合、スルーホール43を有する構造
においてははんだフローによるはんだ付けは必ず必要で
あることから、工程が増加することはない。また、この
実施の形態は、図11に示すような部品構成の場合の工
程であるが、この他の場合にも、はんだ充填時にスルー
ホール43の開口部が保たれる工程であれば、自由に工
程順序は設定可能である。
In this case, in the structure having the through holes 43, since the soldering by the solder flow is necessarily required, the number of steps does not increase. Although this embodiment is a process in the case of a component configuration as shown in FIG. 11, any other process may be used as long as the opening of the through-hole 43 is maintained during solder filling. The process order can be set.

【0047】(第5の実施の形態)次に本発明の第5の
実施の形態を半導体装置を図13及び図14を参照して
説明する。この第5の実施の形態は、半導体基板の製作
順序を変更することなくスルーホール内にはんだをボイ
ドなく充填したことを特徴とする。
(Fifth Embodiment) Next, a fifth embodiment of the present invention will be described with reference to FIGS. The fifth embodiment is characterized in that the through holes are filled with the solder without voids without changing the manufacturing order of the semiconductor substrate.

【0048】即ち、上記第4の実施の形態では、表面実
装部品48とICチップ45の実装とは別工程になる
が、これらの部品を同一工程または連続工程での実装の
方がライン上都合が良い場合が多い。特に、両者共はん
だ付け実装の場合は、1回のはんだ印刷で両者共実装可
能であり、効率がよい。また、リード部品のような比較
的大形の部品がある上でのCOB実装は、ワイヤボンド
工程等で難点もあるため、避ける方が好ましい場合もあ
る。
That is, in the fourth embodiment, the mounting process of the surface mounting component 48 and the IC chip 45 is performed in a separate process, but mounting these components in the same process or in a continuous process is more convenient on the line. Is often good. In particular, when both are mounted by soldering, both can be mounted by one-time solder printing, which is efficient. In addition, COB mounting on a relatively large component such as a lead component has a difficulty in a wire bonding process or the like, and therefore, it may be preferable to avoid it in some cases.

【0049】しかしながら、このような構成を採用した
場合は、図12に示す工程順が(a)→(c)→(b)
となり、はんだフロー時にはスルーホール43の開口部
がICチップ45により閉鎖されてしまって、はんだフ
ロー時にはんだがスルーホール43を上昇しなくなり、
ボイドが発生するようになる。
However, when such a configuration is adopted, the process order shown in FIG. 12 is (a) → (c) → (b)
During the solder flow, the opening of the through-hole 43 is closed by the IC chip 45, so that the solder does not rise through the through-hole 43 during the solder flow,
Voids are generated.

【0050】そこで、この第5の実施の形態では、IC
チップ45の下にヒートシンク50を使用するようにし
た。このヒートシンク50はICチップ45が短時間で
大電力を発生する場合などは一時的な熱の吸収のために
従来構造でも使用されるものであり、斯様なICチップ
45の実装に際しては新たな付加構成材料とはならな
い。但し、従来のヒートシンクは通常箱形の形状である
が、本実施の形態のヒートシンクはスルーホール43の
開口部を閉鎖しないように下面に溝部51を設けた構造
が採用されている。
Therefore, in the fifth embodiment, the IC
A heat sink 50 was used below the chip 45. This heat sink 50 is also used in a conventional structure for temporarily absorbing heat when the IC chip 45 generates a large amount of power in a short time. When such an IC chip 45 is mounted, a new heat sink 50 is used. It is not an additional constituent material. However, the conventional heat sink has a generally box shape, but the heat sink of the present embodiment employs a structure in which a groove 51 is provided on the lower surface so as not to close the opening of the through hole 43.

【0051】この場合、プリント基板41上にヒートシ
ンク50を接着すると共に、そのヒートシンク50上に
ICチップ45を接着した状態ではんだフローすると、
プリント基板41のスルーホール43はヒートシンク5
0の溝部51を通じて開口しているので、はんだフロー
時にはんだがスルーホール43を上昇するようになる。
このとき、ヒートシンク50の溝部51の中もはんだが
濡れ拡がって充填されることから、ヒートシンク50の
熱伝導効果及び吸熱効果も向上する。
In this case, when the heat sink 50 is bonded to the printed circuit board 41 and the IC chip 45 is bonded to the heat sink 50, the solder flow is performed.
The through hole 43 of the printed circuit board 41 is a heat sink 5
Since the opening is formed through the groove 51, the solder rises through the through hole 43 during the flow of the solder.
At this time, since the solder also spreads and fills the groove 51 of the heat sink 50, the heat conducting effect and the heat absorbing effect of the heat sink 50 are also improved.

【0052】このような構成によれば、従来の製造方法
を採用しながら、スルーホール43及びヒートシンク5
0の溝部51にはんだをボイドなく充填することができ
るので、ICチップ45の放熱性を高めながら容易に実
施することができる。
According to such a configuration, the through hole 43 and the heat sink 5 can be formed while employing the conventional manufacturing method.
Since the groove 51 can be filled with the solder without voids, the heat dissipation of the IC chip 45 can be easily increased.

【0053】この場合、ヒートシンク50の形状は、図
13及び図14に示す形状に限定されることなく、スル
ーホール43の開口部の抜け道を形成する形状であれば
どのような形状であってもよい。尚、本実施の形態で
は、封止樹脂47はヒートシンク50の溝部51による
スルーホール43の抜け道を閉鎖しないように塗布する
必要がある。
In this case, the shape of the heat sink 50 is not limited to the shapes shown in FIGS. 13 and 14, and may be any shape as long as it forms a passage for the opening of the through hole 43. Good. In the present embodiment, the sealing resin 47 needs to be applied so as not to close the passage of the through hole 43 by the groove 51 of the heat sink 50.

【0054】(第6の実施の形態)次に本発明の第6の
実施の形態を半導体装置の断面を模式的に示す図15を
参照して説明する。上記第5の実施の形態では、ヒート
シンクに溝部を形成する等の加工を施したが、本実施の
形態では、従来通りの箱形の単純な構造のヒートシンク
を用いることを特徴とする。
(Sixth Embodiment) Next, a sixth embodiment of the present invention will be described with reference to FIG. 15, which schematically shows a cross section of a semiconductor device. In the fifth embodiment, processing such as forming a groove in the heat sink is performed. However, the present embodiment is characterized in that a conventional heat sink having a simple box shape is used.

【0055】即ち、プリント基板41の表面に部分的に
凸部52(スペーサ部材に相当)を形成し、その上にヒ
ートシンク53を載置することで、プリント基板41と
ヒートシンク53との間に隙間部を形成し、その隙間部
を通じてスルーホール43の抜け道を形成するようにし
た。この凸部52はダムシルク印刷により形成すること
ができる。このダムシルク印刷とは、通常のCOB実装
構造で用いられるもので、液状封止樹脂の流れ止めのた
め、ICチップ周囲に印刷で形成される枠を形成するの
に用いられるもので、高さが数十μm〜数百μm程度の
ものである。このダムシルク印刷時に凸部52も同時に
印刷することにより工程及びコストが増加することはな
い。勿論、この凸部52は通常のシルク印刷により形成
するようにしてもよいものの、この場合、凸部52の高
さは低くなる。
That is, by forming a convex portion 52 (corresponding to a spacer member) partially on the surface of the printed board 41 and mounting the heat sink 53 thereon, a gap is formed between the printed board 41 and the heat sink 53. A portion is formed, and a passage for the through hole 43 is formed through the gap. The projection 52 can be formed by dam silk printing. This dam silk printing is used in the ordinary COB mounting structure, and is used to form a frame formed by printing around the IC chip to stop the flow of the liquid sealing resin, and the height is It is about several tens μm to several hundred μm. By simultaneously printing the projections 52 during the dam silk printing, the steps and costs do not increase. Of course, the projection 52 may be formed by ordinary silk printing, but in this case, the height of the projection 52 is reduced.

【0056】このような構成によれば、第5の実施の形
態と同様な作用効果を得ることができる。尚、凸部52
としては小さな絶縁性部品を接着によりプリント基板4
1に設けるようにしてもよい。
According to such a configuration, the same function and effect as in the fifth embodiment can be obtained. In addition, the convex portion 52
Printed circuit board 4 by bonding small insulating parts
1 may be provided.

【0057】また、ヒートシンク53の下面は平面でよ
いことから、ヒートシンク53を用いることなくICチ
ップ45をプリント基板41に直接装着する構成にも適
用できる。この場合、ICチップ44下面がはんだ接合
可能な材料となっていれば、フローはんだによるはんだ
がICチップ45に直接接合されるため、熱伝導効果は
高くなる。
Since the lower surface of the heat sink 53 may be flat, the present invention can be applied to a configuration in which the IC chip 45 is directly mounted on the printed circuit board 41 without using the heat sink 53. In this case, if the lower surface of the IC chip 44 is made of a material that can be solder-bonded, the solder by flow solder is directly bonded to the IC chip 45, so that the heat conduction effect is enhanced.

【0058】また、ICチップ45の下面にバンプを形
成することによりICチップ45とプリント基板41と
の間に隙間部を形成するようにしてもよい。また、ヒー
トシンク53またはICチップ45をプリント基板41
に接着剤により装着するようにしてもよく、この場合
は、スルーホール43の開口部を閉鎖しなければ凸部に
接着しても、或いはプリント基板41の表面に直接接着
してもよい。
Further, a gap may be formed between the IC chip 45 and the printed board 41 by forming a bump on the lower surface of the IC chip 45. Further, the heat sink 53 or the IC chip 45 is attached to the printed circuit board 41.
In this case, if the opening of the through hole 43 is not closed, it may be bonded to the convex portion, or may be directly bonded to the surface of the printed circuit board 41.

【0059】さらに、ヒートシンク53またはICチッ
プ45をプリント基板41にはんだで接続する場合は、
プリント基板41上の電極にしかはんだを接合すること
ができないが、凸部52の高さが十分に高く、はんだペ
ーストの印刷の高さがそれより低い場合は、電極上のみ
印刷したのでは接合が困難となるため、図16に示すよ
うにはんだペースト54(スペーサ部材に相当)を凸部
52の上へもはみ出して印刷する。このとき、はんだペ
ースト54がスルーホール43を塞がないようにする必
要がある。
When the heat sink 53 or the IC chip 45 is connected to the printed circuit board 41 by soldering,
Solder can be joined only to the electrodes on the printed circuit board 41, but if the height of the projections 52 is sufficiently high and the height of the printed solder paste is lower than that, it is possible to join only by printing on the electrodes. Therefore, as shown in FIG. 16, the solder paste 54 (corresponding to a spacer member) protrudes onto the projection 52 and is printed. At this time, it is necessary to prevent the solder paste 54 from blocking the through hole 43.

【0060】また、はんだまたは接着剤(スペーサ部材
に相当)によりICチップ45とプリント基板41との
間に隙間部を形成するようにしてもよい。つまり、図1
7示すように、はんだ(または接着剤)55をスルーホ
ール43の開口部を塞がないように部分的に塗布または
印刷してICチップ45を実装した状態でリフローする
ことによりプリント基板41に接合する。
Further, a gap may be formed between the IC chip 45 and the printed board 41 by using a solder or an adhesive (corresponding to a spacer member). That is, FIG.
As shown in FIG. 7, the solder (or the adhesive) 55 is partially applied or printed so as not to block the opening of the through hole 43 and is reflowed in a state where the IC chip 45 is mounted, thereby joining to the printed circuit board 41. I do.

【0061】このとき、はんだ(または接着剤)55は
ICチップ45の全面には拡散せず隙間ができ、その隙
間の高さははんだまたは接着剤の接合高さ分だけ確保さ
れることになる。
At this time, the solder (or the adhesive) 55 does not spread over the entire surface of the IC chip 45 and a gap is formed, and the height of the gap is secured by the bonding height of the solder or the adhesive. .

【0062】このような構成によれば、特別な形状のヒ
ートシンクを用いたり、プリント基板41上に特別な部
品を接合したりすることなく、スルーホール43内には
んだをボイドなく充填することができるので、ICチッ
プ45の放熱性を高めることができる。
According to such a configuration, the through hole 43 can be filled with the solder without voids without using a specially shaped heat sink or joining a special component on the printed circuit board 41. Therefore, the heat dissipation of the IC chip 45 can be improved.

【0063】尚、ICチップ45をプリント基板41に
はんだ接合する場合は、溶融したはんだは電極上を横に
濡れ拡がる性質があるため、プリント基板上の電極パタ
ーンは図18に示すようにスルーホール43につながる
電極56とはんだが接合される電極57(金属パターン
に相当)を分離して形成するのが望ましい。また、いず
れの構成においても封止樹脂は第5の実施の形態と同
様、スルーホールの抜け道を塞ぐことのないように塗布
する必要がある。
When the IC chip 45 is soldered to the printed circuit board 41, the molten solder has a property of spreading laterally on the electrodes, so that the electrode pattern on the printed circuit board is formed as shown in FIG. It is desirable to separate and form the electrode 56 connected to 43 and the electrode 57 (corresponding to a metal pattern) to which the solder is joined. Also, in any of the configurations, the sealing resin needs to be applied so as not to block the through hole of the through hole as in the fifth embodiment.

【0064】(第7の実施の形態)次に本発明をモール
ドICに適用した第7の実施の形態を半導体装置の断面
を模式的に示す図19を参照して説明する。即ち、上記
第5の実施の形態と同一形状のヒートシンク50上にリ
ードフレーム58を介してICチップ45が実装されて
おり、そのICチップ45上の電極がワイヤ45により
リードフレーム59,60と接続されている。
(Seventh Embodiment) Next, a seventh embodiment in which the present invention is applied to a molded IC will be described with reference to FIG. 19 schematically showing a cross section of a semiconductor device. That is, the IC chip 45 is mounted on the heat sink 50 having the same shape as that of the fifth embodiment via the lead frame 58, and the electrodes on the IC chip 45 are connected to the lead frames 59 and 60 by the wires 45. Have been.

【0065】ここで、ICチップ45全体は樹脂により
パッケージされており、斯様な構成のモールドIC61
の下面からヒートシンク50の下面が露出している。こ
の場合、モールドIC61がプリント基板41に実装さ
れた状態で、プリント基板41に形成されたスルーホー
ル43とヒートシンク50の溝部51とが連通するよう
になる。
Here, the entire IC chip 45 is packaged with resin, and the molded IC 61 having such a configuration is formed.
The lower surface of the heat sink 50 is exposed from the lower surface of the substrate. In this case, in a state where the mold IC 61 is mounted on the printed board 41, the through holes 43 formed in the printed board 41 communicate with the grooves 51 of the heat sink 50.

【0066】そして、このような構成のモールドIC6
1をはんだフローすると、はんだがスルーホール43内
を上昇してヒートシンク50の溝部51に濡れ拡がって
充填されるようになる。
Then, the mold IC 6 having such a configuration is formed.
When the solder 1 flows, the solder rises in the through hole 43 and spreads and fills the groove 51 of the heat sink 50.

【0067】このような構成によれば、モールドIC6
1をプリント基板41に実装した状態ではんだフローす
ることができるので、第6の実施の形態と同様の作用効
果を得ることができる。尚、モールドIC61にヒート
シンクがない場合であっても、モールドIC61自体の
下面に溝等を設けても同様な作用効果を得ることができ
る。
According to such a configuration, the mold IC 6
Since the solder flow can be performed in a state where 1 is mounted on the printed circuit board 41, the same operation and effect as in the sixth embodiment can be obtained. Note that even when the molded IC 61 does not have a heat sink, a similar effect can be obtained by providing a groove or the like on the lower surface of the molded IC 61 itself.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態における半導体装置
の断面を示す模式図
FIG. 1 is a schematic view showing a cross section of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態における半導体装置
の断面を示す模式図
FIG. 2 is a schematic view showing a cross section of a semiconductor device according to a second embodiment of the present invention;

【図3】半導体装置の斜視図FIG. 3 is a perspective view of a semiconductor device.

【図4】一体化されたICチップとヒートシンクの側面
FIG. 4 is a side view of an integrated IC chip and a heat sink.

【図5】本発明の第3の実施の形態における半導体装置
の断面を示す模式図
FIG. 5 is a schematic view showing a cross section of a semiconductor device according to a third embodiment of the present invention.

【図6】変形の形態におけるICチップ及びヒートシン
クを示す側面図
FIG. 6 is a side view showing an IC chip and a heat sink in a modified embodiment.

【図7】変形の形態におけるICチップ及びヒートシン
クの平面図
FIG. 7 is a plan view of an IC chip and a heat sink in a modified embodiment.

【図8】変形の形態を示す図7相当図FIG. 8 is a view corresponding to FIG. 7, showing a modified embodiment.

【図9】変形の形態を示す図5相当図FIG. 9 is a diagram corresponding to FIG. 5, showing a modified embodiment.

【図10】変形の形態を示す図5相当図FIG. 10 is a diagram corresponding to FIG. 5, showing a modified embodiment.

【図11】本発明の第4の実施の形態における半導体装
置の断面を示す模式図
FIG. 11 is a schematic view showing a cross section of a semiconductor device according to a fourth embodiment of the present invention.

【図12】製造工程を示す図FIG. 12 is a view showing a manufacturing process.

【図13】本発明の第5の実施の形態における半導体装
置を示す斜視図
FIG. 13 is a perspective view showing a semiconductor device according to a fifth embodiment of the present invention.

【図14】半導体装置の断面を示す模式図FIG. 14 is a schematic view illustrating a cross section of a semiconductor device.

【図15】本発明の第6の実施の形態における半導体装
置の断面を示す模式図
FIG. 15 is a schematic view showing a cross section of a semiconductor device according to a sixth embodiment of the present invention.

【図16】変形の形態におけるプリント基板の断面を示
す模式図
FIG. 16 is a schematic view showing a cross section of a printed circuit board according to a modified embodiment.

【図17】変形の形態におけるプリント基板の断面を示
す模式図
FIG. 17 is a schematic view showing a cross section of a printed circuit board according to a modified embodiment.

【図18】電極を示す図FIG. 18 shows an electrode.

【図19】本発明の第7の実施の形態におけるモールド
ICの断面を示す模式図
FIG. 19 is a schematic view showing a cross section of a mold IC according to a seventh embodiment of the present invention.

【図20】従来例における半導体装置の断面を示す模式
FIG. 20 is a schematic view showing a cross section of a semiconductor device in a conventional example.

【図21】他の従来例を示す図20相当図FIG. 21 is a diagram corresponding to FIG. 20, showing another conventional example.

【図22】他の従来例を示す図20相当図FIG. 22 is a diagram corresponding to FIG. 20, showing another conventional example.

【図23】他の従来例を示す図20相当図FIG. 23 is a diagram corresponding to FIG. 20, showing another conventional example.

【図24】他の従来例を示す図20相当図FIG. 24 is a diagram corresponding to FIG. 20 showing another conventional example.

【符号の説明】[Explanation of symbols]

21はプリント基板(配線基板)、22はICチップ
(半導体素子)、26は放熱層(高熱伝導領域)、27
はスルーホール、28は高熱伝導領域、29は放熱用部
材、31はプリント基板(配線基板)、33はICチッ
プ(半導体素子)、34はヒートシンク、41はプリン
ト基板(配線基板)、43はスルーホール、44ははん
だ、45はICチップ(半導体素子)、50はヒートシ
ンク、52は凸部(スペーサ部材)、53はヒートシン
ク、54ははんだペースト(スペーサ部材)、55はは
んだ(スペーサ部材)、56は電極(金属パターン)、
61はモールドICである。
21 is a printed circuit board (wiring board), 22 is an IC chip (semiconductor element), 26 is a heat dissipation layer (high heat conduction area), 27
Is a through hole, 28 is a high heat conduction area, 29 is a heat dissipating member, 31 is a printed board (wiring board), 33 is an IC chip (semiconductor element), 34 is a heat sink, 41 is a printed board (wiring board), and 43 is a through board. A hole, 44 is solder, 45 is an IC chip (semiconductor element), 50 is a heat sink, 52 is a projection (spacer member), 53 is a heat sink, 54 is a solder paste (spacer member), 55 is a solder (spacer member), 56 Is an electrode (metal pattern),
61 is a mold IC.

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 配線基板上に実装された半導体素子の熱
を当該配線基板中に設けられた高熱伝導領域を通じて放
熱する構成の半導体装置において、 前記配線基板上に前記高熱伝導領域に伝熱的に設けられ
た放熱用部材を備えたことを特徴とする半導体装置。
1. A semiconductor device having a configuration in which heat of a semiconductor element mounted on a wiring board is radiated through a high heat conduction area provided in the wiring board, wherein heat is transferred to the high heat conduction area on the wiring board. A semiconductor device comprising: a heat-dissipating member provided in a semiconductor device.
【請求項2】 前記放熱用部材は、前記半導体素子を囲
繞する形状に形成されていることを特徴とする請求項1
記載の半導体装置。
2. The heat radiation member is formed in a shape surrounding the semiconductor element.
13. The semiconductor device according to claim 1.
【請求項3】 配線基板上に実装された半導体素子の熱
をヒートシンクを通じて放熱する構成の半導体装置の製
造方法において、 前記半導体素子の下面に当該半導体素子の一部がはみ出
した形態となるようにヒートシンクを接合してから、前
記ヒートシンクを前記配線基板に形成された孔に挿入し
た状態で前記半導体素子における前記ヒートシンクから
のはみ出し部位を前記配線基板に接着したことを特徴と
する半導体装置の製造方法。
3. A method of manufacturing a semiconductor device having a configuration in which heat of a semiconductor element mounted on a wiring board is radiated through a heat sink, wherein a part of the semiconductor element protrudes from a lower surface of the semiconductor element. A method of manufacturing a semiconductor device, comprising: bonding a heat sink; and adhering a portion of the semiconductor element protruding from the heat sink to the wiring substrate in a state where the heat sink is inserted into a hole formed in the wiring substrate. .
【請求項4】 前記配線基板の孔の内周面に金属膜を形
成し、 前記半導体素子における前記ヒートシンクのはみ出し部
位を前記配線基板に接着するのに代えて、前記配線基板
をはんだフローすることにより前記ヒートシンクと前記
孔の内周面との隙間部にはんだを充填したことを特徴と
する請求項3記載の半導体装置の製造方法。
4. A method of forming a metal film on an inner peripheral surface of a hole of the wiring board, and soldering the wiring board instead of bonding a protruding portion of the heat sink in the semiconductor element to the wiring board. 4. The method according to claim 3, wherein the gap between the heat sink and the inner peripheral surface of the hole is filled with solder.
【請求項5】 前記配線基板の孔の内周面に金属膜を形
成し、 前記半導体素子における前記ヒートシンクのはみ出し部
位を前記配線基板に接着するのに代えて、前記ヒートシ
ンクの先端部にはんだペーストを塗布した状態で前記配
線基板の孔に挿入してから前記配線基板をリフローする
ことにより前記ヒートシンクと前記孔の内周面との隙間
部にはんだを充填したことを特徴とする請求項3記載の
半導体装置の製造方法。
5. A metal film is formed on an inner peripheral surface of a hole of the wiring board, and instead of bonding a protruding portion of the heat sink in the semiconductor element to the wiring board, a solder paste is provided on a tip end of the heat sink. 4. A gap between the heat sink and the inner peripheral surface of the hole is filled with solder by reflowing the wiring board after inserting the wiring board into the hole of the wiring board in a state where the solder is applied. Of manufacturing a semiconductor device.
【請求項6】 配線基板上に実装された半導体素子の熱
を当該配線基板のスルーホールを通じて放熱する構成の
半導体装置の製造方法において、 前記配線基板をはんだフローすることにより前記スルー
ホールにはんだを充填してから、前記半導体素子を前記
配線基板に実装したことを特徴とする半導体素子の製造
方法。
6. A method of manufacturing a semiconductor device having a configuration in which heat of a semiconductor element mounted on a wiring board is radiated through a through hole of the wiring board. A method for manufacturing a semiconductor device, wherein the semiconductor device is mounted on the wiring board after filling.
【請求項7】 配線基板上にヒートシンクを介して実装
された半導体素子の熱を当該ヒートシンク及び上記配線
基板のスルーホールを通じて放熱する構成の半導体装置
の製造方法において、 前記ヒートシンクを当該ヒートシンクの下面に形成され
た溝部が前記配線基板のスルーホールと連通した状態で
前記配線基板に接着してから、前記配線基板をはんだフ
ローすることにより前記スルーホール及び前記ヒートシ
ンクの溝部にはんだを充填したことを特徴とする半導体
装置の製造方法。
7. A method for manufacturing a semiconductor device having a configuration in which heat of a semiconductor element mounted on a wiring board via a heat sink is radiated through the heat sink and through holes of the wiring board, wherein the heat sink is provided on a lower surface of the heat sink. The method is characterized in that the formed groove is bonded to the wiring board in a state of communicating with the through hole of the wiring board, and then the wiring board is subjected to a solder flow to fill the grooves of the through hole and the heat sink with solder. Manufacturing method of a semiconductor device.
【請求項8】 配線基板上に実装された半導体素子の熱
を当該配線基板のスルーホールを通じて放熱する構成の
半導体装置の製造方法において、 前記半導体素子をスペーサ部材により前記配線基板との
間に隙間部を形成した状態で実装してから、前記配線基
板をはんだフローすることにより前記スルーホール及び
前記半導体素子と前記配線基板との隙間部にはんだを充
填したことを特徴とする半導体装置の製造方法。
8. A method of manufacturing a semiconductor device having a configuration in which heat of a semiconductor element mounted on a wiring board is radiated through through holes of the wiring board, wherein a gap is provided between the semiconductor element and the wiring board by a spacer member. A method of manufacturing the semiconductor device, wherein the solder is filled in the through-hole and the gap between the semiconductor element and the wiring board by solder-flowing the wiring board after mounting in a state where a portion is formed. .
【請求項9】 配線基板上にヒートシンクを介して実装
された半導体素子の熱を当該ヒートシンク及び上記配線
基板のスルーホールを通じて放熱する構成の半導体装置
の製造方法において、 前記ヒートシンクをスペーサ部材により前記配線基板と
の間に隙間部を形成した状態で実装してから、前記配線
基板をはんだフローすることにより前記スルーホール及
び前記ヒートシンクと前記配線基板との隙間部にはんだ
を充填したことを特徴とする半導体装置の製造方法。
9. A method for manufacturing a semiconductor device having a configuration in which heat of a semiconductor element mounted on a wiring board via a heat sink is radiated through the heat sink and through holes of the wiring board. After mounting with a gap formed between the wiring board and the board, the gap between the through hole and the heat sink and the wiring board is filled with solder by performing a solder flow on the wiring board. A method for manufacturing a semiconductor device.
【請求項10】 前記スペーサ部材は前記配線基板上若
しくは前記半導体素子の下面に設けられた凸部であるこ
とを特徴とする請求項8または9記載の半導体装置の製
造方法。
10. The method of manufacturing a semiconductor device according to claim 8, wherein said spacer member is a protrusion provided on said wiring board or on a lower surface of said semiconductor element.
【請求項11】 前記スペーサ部材は、接着剤であるこ
とを特徴とする請求項8または9記載の半導体装置の製
造方法。
11. The method according to claim 8, wherein the spacer member is an adhesive.
【請求項12】 前記スペーサ部材ははんだペーストで
あり、 前記配線基板をリフローすることにより前記半導体素子
若しくは前記ヒートシンクを当該配線基板との間に隙間
部を形成した状態に保持したことを特徴とする請求項8
または9記載の半導体装置の製造方法。
12. The semiconductor device according to claim 12, wherein the spacer member is a solder paste, and the semiconductor element or the heat sink is held in a state in which a gap is formed between the spacer and the wiring board by reflowing the wiring board. Claim 8
Or a method for manufacturing a semiconductor device according to item 9.
【請求項13】 前記はんだペーストが塗布される金属
パターンは、前記スルーホールと接続された金属パター
ンと分離して設けられていることを特徴とする請求項1
2記載の半導体装置の製造方法。
13. The metal pattern to which the solder paste is applied is provided separately from the metal pattern connected to the through hole.
3. The method for manufacturing a semiconductor device according to item 2.
【請求項14】 前記半導体素子は前記ヒートシンクと
伝熱的に一体化された状態でモールドされていると共
に、そのモールドパッケージから前記ヒートシンクが外
部に露出していることを特徴とする請求項7または請求
項9乃至13の何れかに記載の半導体装置の製造方法。
14. The semiconductor device according to claim 7, wherein the semiconductor element is molded in a state of being thermally integrated with the heat sink, and the heat sink is exposed to the outside from the molded package. A method for manufacturing a semiconductor device according to claim 9.
JP13360298A 1998-05-15 1998-05-15 Manufacturing method of semiconductor device Expired - Fee Related JP3959839B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13360298A JP3959839B2 (en) 1998-05-15 1998-05-15 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13360298A JP3959839B2 (en) 1998-05-15 1998-05-15 Manufacturing method of semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007084580A Division JP4345835B2 (en) 2007-03-28 2007-03-28 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11330322A true JPH11330322A (en) 1999-11-30
JP3959839B2 JP3959839B2 (en) 2007-08-15

Family

ID=15108647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13360298A Expired - Fee Related JP3959839B2 (en) 1998-05-15 1998-05-15 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3959839B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391093B1 (en) * 2001-01-04 2003-07-12 삼성전자주식회사 Ball Grid Array package mounting heat sink
JP2018046225A (en) * 2016-09-16 2018-03-22 株式会社豊田自動織機 Board device
CN109786259A (en) * 2017-11-13 2019-05-21 恩智浦美国有限公司 Microelectronics system and its manufacturing method containing embedded radiating structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391093B1 (en) * 2001-01-04 2003-07-12 삼성전자주식회사 Ball Grid Array package mounting heat sink
JP2018046225A (en) * 2016-09-16 2018-03-22 株式会社豊田自動織機 Board device
CN109786259A (en) * 2017-11-13 2019-05-21 恩智浦美国有限公司 Microelectronics system and its manufacturing method containing embedded radiating structure

Also Published As

Publication number Publication date
JP3959839B2 (en) 2007-08-15

Similar Documents

Publication Publication Date Title
KR101694657B1 (en) Semiconductor chip package having improved heating structure
JP4910439B2 (en) Semiconductor device
JP4159861B2 (en) Method for manufacturing heat dissipation structure of printed circuit board
JP6021504B2 (en) Printed wiring board, printed circuit board, and printed circuit board manufacturing method
JP4691455B2 (en) Semiconductor device
JP3259420B2 (en) Flip chip connection structure
JP2008078271A (en) Printed-circuit board equipped with heat dissipating structure, and its manufacturing method
JP4742893B2 (en) Heating device mounting apparatus and heat dissipation device
JP2006024755A (en) Circuit board
JP2012191002A (en) Semiconductor device
JPH11312769A (en) Heat sink assembly for device heat dissipation
US8867227B2 (en) Electronic component
JP6984257B2 (en) Electronic device
JP3353501B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP4345835B2 (en) Semiconductor device and manufacturing method thereof
JPH11330322A (en) Semiconductor device and its manufacture
JP2710986B2 (en) Electronic equipment
JP3527162B2 (en) Electronic component heat dissipation structure and electronic component manufacturing method
JP2007258448A (en) Semiconductor device
JP2003273479A (en) Heat radiating structure of heat generating electronic component
JPH09312358A (en) Ic package
JP2004014870A (en) Circuit module and its producing method
US20230036995A1 (en) Power supply module and power device
US8101870B2 (en) Method for manufacturing printed circuit board, printed circuit board, and electronic apparatus
JP2017162994A (en) Mounting structure of heating component and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070507

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees